[go: up one dir, main page]

JP2522524B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2522524B2
JP2522524B2 JP63196453A JP19645388A JP2522524B2 JP 2522524 B2 JP2522524 B2 JP 2522524B2 JP 63196453 A JP63196453 A JP 63196453A JP 19645388 A JP19645388 A JP 19645388A JP 2522524 B2 JP2522524 B2 JP 2522524B2
Authority
JP
Japan
Prior art keywords
frame
semiconductor element
lead
semiconductor device
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63196453A
Other languages
English (en)
Other versions
JPH0245969A (ja
Inventor
泰弘 山地
健司 高橋
寿春 桜井
正志 室町
博 原田
一市 米中
享 原田
貢 宮本
一男 沼尻
晴之 島川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP63196453A priority Critical patent/JP2522524B2/ja
Priority to US07/381,843 priority patent/US5198883A/en
Priority to SG1996009104A priority patent/SG50702A1/en
Priority to SG1996003194A priority patent/SG47613A1/en
Priority to DE68927285T priority patent/DE68927285T2/de
Priority to EP89307740A priority patent/EP0354696B1/en
Priority to EP94106948A priority patent/EP0610971B1/en
Priority to DE68929251T priority patent/DE68929251T2/de
Priority to MYPI89001055A priority patent/MY105095A/en
Priority to KR1019890011189A priority patent/KR920008254B1/ko
Publication of JPH0245969A publication Critical patent/JPH0245969A/ja
Application granted granted Critical
Publication of JP2522524B2 publication Critical patent/JP2522524B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はリードフレームを用いた半導体装置の製造方
法に関するもので、高集積度の半導体装置に好適なもの
である。
〔従来の技術〕
従来の半導体装置は第18（ａ）図の透視平面図および
第18（ｂ）図の素子断面図に示すように半導体素子１が
リードフレームのダイパッド２上に固着され、ダイパッ
ド２の周囲に放射状に配設されたリード３と半導体素子
１上の電極４とが金属ワイヤ５によって接続され、リー
ドの外側部分を除いて全体が樹脂６により封止された構
造となっている。
近年、半導体素子の集積度向上の強い要求に伴って半
導体素子の寸法は大型化する一方で、樹脂封止後の外囲
器の外形寸法は実装上の要求から現状維持あるいはより
小型化が要求されている。
ところで、樹脂封止後に樹脂より突出したリード（外
部リード）は続く曲げ工程で所定形状に切断および曲げ
が行われるが、このためには樹脂内に存在するリード
（内部リード）の長さＬは曲げ工程で加えられる力に耐
え得るだける十分な長さLcritが必要である。したがっ
て外囲器の外形寸法をＭ×Ｎ（Ｍ＞Ｎ）、素子の一辺の
長さをＣとして、第18図を参照すると、従来の構造で
は Ｃ＜Ｎ（2Lcrit＋α） の関係を満足するようにＣを定めなければならない。こ
こでαはダイパッド端辺とリード間の距離その他の条件
から必要とされる余裕寸法である。また、内部リード長
が短い場合には内部リードを伝わって水分が半導体素子
に到達しやすくなって耐湿信頼性が劣化するため、上記
Lcritまで短くすることはできない。このため、Lcritの
値は比較的大きなものとなり、搭載可能な半導体素子の
大きさは外囲器よりもかなり小さくなる。
このような問題を解決する手法の一つとして特開昭62
-154764号公報に示されたものがある。
〔発明が解決しようとする課題〕
ここに示された半導体装置では半導体素子の短辺に電
極を集中させ、大形の半導体素子の搭載を可能にしてい
るが、リードを半導体素子の周囲に配置する構造に変化
はなく、外囲器端部からボンディングワイヤとリードと
の接合部までの距離を十分にとることができないので、
半導体装置の信頼性が十分でない。
また、ワイヤボンディングが行われる際、内部リード
を押さえるとき、タイバー部の自由度が少なく変形が起
こり難いため、内部リードが半導体素子に密着しにくい
という問題があった。
また、「“隠し玉",300ミルに大チップを入れるリー
ドフレーム」，日経マイクロデバイス1988年５月号第54
頁〜第57頁に開示された、半導体素子の上面あるいは下
面にリードを配置した構造が提案されている。ここに示
された構造では第19図および第20図に示されたように半
導体素子の一辺に電極が集中しているので、リードの長
さが一定でなく信頼性は依然として十分でない。特に、
ハッチングを施した最端部のリードではこの問題が顕著
である。また、電極を半導体素子の短辺に集中して配置
しているため、第20図に示すように設計変更でリードを
追加するような場合には全部の内部リードの配置を変え
ない限り収まらないことがあり、設計の自由度に欠け
る。
以上のように、従来の半導体装置においては全体の大
きさを増大させずに大型の半導体素子を高い信頼性をも
って実装することは困難であった。
そこで、本発明は、内部リードを半導体素子に密着し
やすくして安定したワイヤボンディングが行われるよう
にし、十分な耐湿信頼性を有するとともに小型で高集積
度であり、かつ設計の自由度の大きい半導体装置の製造
方法を提供することを目的とする。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法によれば、 上面周辺部に複数の電極を備えた半導体素子を搭載す
るためのダイパッド部と、曲部を備えたタイバー部と、
該タイバー部が連結された切り欠き部とを有する第一の
枠部を形成する工程と、 前記第一の枠部における前記ダイパッド部がデプレス
されるように前記タイバー部を変形させる工程と、 前記ダイパッド部に半導体素子を搭載して固着する工
程と、 前記半導体素子の長手方向の中央線から等距離だけ離
れ、かつ対応する前記電極からの距離がほぼ等しい位置
に内端部が配置され、前記半導体素子の外方に伸びた複
数の内部リードであって、前記複数の電極間を前記中央
線に対して直角方向に延びる第１の部分と、前記中央線
から等距離だけ離れた位置で前記中央線に平行な方向又
は角度をなした方向に折り曲げられた第２の部分を有す
る前記内部リードを備えた第二の枠部を形成する工程
と、 前記第二の枠部を前記第一の枠部と接合した枠体を形
成する工程と、 前記枠体を、前記デプレスされた深さよりやや浅い堀
込み深さを備えたヒータ部と逃げ部を備えた押さえ部と
の間に押さえ込む工程と、 前記内部リードの内端部と前記半導体素子の前記電極
とをワイヤで連結する工程と、 この状態で所定部分を樹脂封止して樹脂成形体を形成
する工程と、 この樹脂成形体から突出した前記第一および第二の枠
部の不要部分を除去し、突出したリードを成形する工程
とを備えたことを特徴とする。
〔作用〕
本発明による半導体装置の製造方法によれば、ダイパ
ッド部を、曲部を備えたタイバー部を介して第一の枠部
の切り欠き部に連結し、デプレスされた深さよりやや浅
い堀込み深さを備えたヒータ部と逃げ部を備えた押さえ
部との間に枠体を押さえ込むようにしているので、内部
リードが半導体素子に密着しやすくして安定したワイヤ
ボンディングが行われる。さらに、ダイパッドの上に載
置された半導体素子の上面にリードを配置しているの
で、高集積度の大きなチップを用いることができ、ま
た、半導体素子の電極と内部リード先端部がほぼ同じ長
さのワイヤボンディングで接続されるため、半導体装置
の外部から侵入する水分の移動経路長さが十分大きくな
って耐湿信頼性が向上する。
さらに、２枚の枠体を用いて半導体装置を安定して製
造することが可能となる。
〔実施例〕
以下、本発明の実施例を図面を参照して詳細に説明す
る。
第１図（ａ）は本発明にかかる方法を適用して製造さ
れた半導体装置の構成を示す透視平面図、第１図（ｂ）
はその断面図である。
この半導体装置では従来装置と同様にダイパッド部
（ベッド部）12上に半導体素子（チップあるいはペレッ
ト）11が搭載されて固着されているが、内部リード13は
半導体素子11の上面でその内部に伸び、内部リード先端
部と半導体素子11の周辺部に設けられた対応する電極14
とはボンディングワイヤ15によって接続されている。全
体は樹脂封止されており、内部リード13の下面と半導体
素子11の表面の間にも封止用樹脂が介在している。
この実施例において幅Ｎの外囲器の内部に封入できる
半導体素子の幅Ｃは Ｃ＜Ｎ−α′ の関係を満足すればよい。ここでα′は前述したのと同
様に種々の制約から必要とされる余裕寸法であるが、内
部リードが半導体素子の上まで延びたことにより従来よ
りも制約が減少し、Ｎに比べて小さい値となるので、Ｃ
の値にかなり近い値となって素子の大形化が可能であ
る。また、外囲器の端部からリードボンディング箇所Ｘ
点までの距離Ｒ′はＣの値に影響されず Ｒ′＜Ｎ−β ただしβは余裕寸法 の範囲で選択できるため内部リードの長さおよびワイヤ
の長さを十分長く取ることができ、従来問題であった水
分の侵入経路が短いことに伴う耐湿信頼性の低下の問題
は生じない。
第２図は本発明の方法を適用して製造された半導体装
置の他の例を示す断面図であって、第１図と同じ構成要
素には同じ符号を付けている。この例では内部リードの
下面に絶縁性材料、例えばポリイミドなどの絶縁テープ
17を貼付けた構成となっている。この構成では絶縁テー
プ17の厚さを適当に選ぶことにより半導体素子11の表面
から内部リードが浮き上がらないようにできるため、内
部リードへのワイヤボンディング（セカンドボンディン
グ）を安定に行うことができる他、半導体素子への衝撃
が減少して半導体素子11の表面に形成されているパッシ
ベーションのクラックなどを防止することができる。
また、第３図はさらに他の例を示す断面図であって、
半導体素子の表面に絶縁コーティング層18を形成したも
のである。このコーティング層18としては例えばポリイ
ミド、ポリウレタンなどの絶縁性材料が使用され、ワイ
ヤボンディングの際、半導体素子表面のパッシベーショ
ンクラックを効果的に防止することができる。
第４図および第５図は内部リード13の下面への絶縁テ
ープ17の取り付けの他の例を説明する図であって第４図
（ａ）は第４図（ｂ）の平面図のＡ−Ａ′断面図であ
り、第２図の場合と同様に各内部リード13の下面にハッ
チングで示すように絶縁テープ17が貼り付けられている
が、その貼り付け位置は内部リードの先端部のみであ
る。
同様に第５図（ａ）は第５図（ｂ）の平面図のＢ−
Ｂ′断面図であり、この例の場合には絶縁テープ19はダ
イパッド12上に位置する全内部リード13を共通に支える
ように広い面積となっている。この例では各リードが安
定に支えられるため、セカンドボンディングをきわめて
安定に行うことができる。
次に本発明にかかる半導体装置の製造方法をその詳細
を示す第６図を参照して説明する。
まず、ダイパッド23のみが枠部21にタイバー22を介し
て連結された１層目リードフレーム20を準備する。この
リードフレームではタイバー22には下方に曲げられるい
わゆるデプレス加工が行われ、ダイパッド23の上面は少
なくとも搭載すべき半導体素子の厚さ分だけ枠部31の上
面よりも低下している。また、枠部31上面の所定箇所24
には部分錫めっきが選択的に施されている。さらに位置
合わせ孔25が少なくとも３カ所設けられている（第６図
（ａ））。
次に、このダイパッド23上に導電性接着剤（図示せ
ず）を塗布し、半導体素子11をその上に搭載後、加熱処
理して固着させダイボンディングを行う（第６図
（ｂ））。
次に、第６図（ｃ）に示すようにダイボンディングを
完了した１層目リードフレームに、リード32のみが第２
の枠体31に連結された第２のリードフレーム30をその位
置合わせ孔33を前述した位置合わせ孔25と一致させて重
ね合わせ、部分錫（Sn）メッキ１層目リードフレームの
錫メッキ24と２層目リードフレームの錫メッキ34が施さ
れている所定の溶接箇所をスポット（抵抗）溶接する。
すなわち第７図に示すように２枚のリードフレームの間
に錫メッキ層が挾まれた状態となる。この実施例では、
第６図（ｃ）から明らかなように２層目リードフレーム
30の下面の溶接予定箇所にも１層目と同様に部分錫メッ
キ34が施されている。これは溶接性の向上を主目的とす
るものである。すなわち、本発明で使用するリードフレ
ームとは目的や形状は全く異なるもののフォトカプラ等
において２枚の板から構成されるリードフレーム状のも
のが従来からあり、機械的なカシメや単純な抵抗溶接に
より接合が行われていたが、前者はリードフレームの変
形を避けることができず、本発明のように高精度が要求
されるリードフレームの形成には不適である。また、高
集積の半導体装置には加工の容易さからDIPなどで多用
される42アロイよりもむしろ銅系材料が用いられるが、
この銅系材料のように電気伝導度の良好なものでは抵抗
値が小さいために発熱が少なく、また発生した熱も逃げ
やすいために溶接性が劣り、かつ十分な熱を発生させる
ように大電流を用いた溶接が行われることから、電極と
素材間に高温が発生して溶接電極のスティッキングが発
生して溶接電極の寿命を縮めることが多いという問題が
あった。
これに対して錫は低融点であるため、これを溶接箇所
に挾むことにより、あまり高温を要することなく接合が
可能となり、溶接条件を緩和しても安定した溶接状態を
得ることができる。
このような錫めっき層を形成する箇所は重ね合わされ
る２枚のリードフレームの枠の対向面に、各辺の少なく
とも１か所に例えば直径３〜5mmの大きさで設けるのが
好ましく、メッキ厚さは合計で３〜５μｍとするのがよ
い。
また、ここでは錫を用いているが、はんだ（Pb-S
n）、Au-Snなどの錫系合金のように融点が300℃以下の
低融点でかつ電気伝導度や熱伝導度の小さいもの、リー
ドフレーム素材と合金を形成しやすいものを２枚のリー
ドフレーム間に挾むことができる。この場合、メッキ以
外に薄い膜を挾むこともできる。さらにメッキを２枚の
リードフレームの一方のみに施すこともでき、溶接予定
箇所だけでなく、全面にメッキを施してもよい。
第８図は１層目リードフレームと２層目リードフレー
ムの溶接を安定に行うことのできる溶接部の形状の例を
示す説明図である。この実施例では溶接を行うフレーム
部分は２層目リードフレームでは第８図（ａ）に示すよ
うに円形の孔の中に横状部材26が残存するように材料が
除去され、１層目リードフレームでは第８図（ｂ）に示
すように円形の孔の中に縦状部材35が残存するように材
料がの除去されている。したがってこれらを重ね合わせ
たときには溶接部は第８図（ｃ）に示すように十字状に
重なりあい、両フレームが接触するのは中央の極めて狭
い面積の部分となる。この状態でスポット溶接を行うと
発生した熱が広い面積を占めるフレーム部分に移行しに
くくなって十字状の重なり部分に発生した熱が集中する
ため、電極の摩耗等の影響を受けることなく安定した溶
接が可能となる。
このように本発明で使用するリードフレームにおいて
はダイパッド23がタイバー22を介して第１の枠部21に連
結された第１のリードフレーム20とリード32のみが第２
の枠部31に連結された第２のリードフレーム30が重ね合
わされて接合された２重リードフレームとなっており、
これを用いて半導体素子と結合された状態が第６図
（ｄ）に示される。
次にリード先端部とこれに対応する半導体素子の電極
とをワイヤ15で接続するワイヤボンディングを行う（第
６図（ｅ））。通常の半導体装置では内部リードは半導
体素子の外側に存在しているのでワイヤボンディング時
にはこの内部リードが不安定にならないようにその下部
に支持用のステージが位置するようになっているが、こ
のような半導体装置では内部リードが半導体素子の上に
存在しているため支持用のステージを挿入することはで
きない。しかも第６図（ｆ）に示すようにダイパッド23
および半導体素子11はワイヤボンディング装置のヒータ
部材41の上に密着しているが、内部リードは半導体素子
11表面から浮いた状態にある。このため、第６図（ｇ）
に示すように押さえ部材42で内部リード32を下方に押し
付けて内部リード32先端部を半導体素子11の表面に密着
させ、ワイヤボンディングを行うようにしている。
ワイヤボンディング完了後押さえ部材42を上方に退避
させれば内部リード32は再び半導体素子11の表面から離
れた状態となる。この状態で通常の半導体装置の場合と
同様に金型にリードフレームを挿入し、トランスファモ
ールド法等で樹脂封止を行うと樹脂封止体51が得られる
（第６図（ｈ））。
樹脂封止完了後に樹脂封止体51から突出した外部リー
ド13′のメッキ、リードを固定しているダムバーの除
去、リードの切断を行い（第４図（ｉ））、さらに外部
リード13′の曲げ加工を行って実装用形状となった外部
リード13″を得て半導体装置が完成する（第６図
（ｊ））。
第９図は半導体素子11上の電極14と２層目リードフレ
ームの内部リード32との位置関係を示す平面図である。
これらによれば、各内部リード32は隣接する電極14間
を通過するようになっており、内部リード先端部32aは
電極の存在する方向へ屈曲されて電極と内部リード先端
部のボンディングパッドとを接続するワイヤ15の下方に
内部リード32が存在しないようになっている。
この様子は１本の内部リードとワイヤとの関係を示す
拡大図である第10図によりさらに詳細に説明される。い
ま、内部リード32が直線状でその先端部32aと半導体素
子11の電極14をボンディングワイヤ15で接続するものと
すると（第10図（ａ））、ボンディングワイヤ15は内部
リード32の端部と交差点Ｄ部で接触する可能性がある。
これは第６図（ｆ）（ｇ）において前述したように、ワ
イヤボンディング工程では内部リード32へのボンディン
グを安定に行うために内部リード32が半導体素子11上に
押し付けられており、ワイヤボンディング終了後にはタ
イバー部22の弾性によって再び半導体素子11の表面から
浮き上がるためである。第11図はこの様子の拡大図であ
って、内部リード32が浮き上がったためにワイヤが引っ
張られ、Ｄ部として示された内部リードの角部でワイヤ
15が内部リード32と接触してワイヤ15のダメージが発生
することがある。したがって、第10図（ｂ）に示される
ように内部リード32の先端の一部32bで電極14が存在す
る方向に屈曲させ、ボンディングパッド32aと電極14を
接続するワイヤ15が内部リード32の直上を通らないよう
にしている。
また、同様の理由により内部リード先端部のパッド形
状は第12図（ｂ）に示すように角部のない円形などの形
状が望ましい。これにより、パッドにワイヤが接触した
場合にも、第12図（ａ）に示す四角形状のような鋭角を
有する形状の場合に比べて応力が分散され、ダメージが
少なく、断線の危険が減少することになる。さらに内部
リード32の先端が半導体素子11の表面に密着した状態で
ワイヤボンディングが行われる際の衝撃によって起きる
応力集中を防止でき、パッシベーション膜のクラックな
どのダメージが低減する。
第13図は１層目リードフレーム20においてダイパッド
部23を枠部21に連結しているタイバー22の長さを増加さ
せるために枠部21側に切欠きを設け、かつ１層目リード
フレームと２層目リードフレームの内法寸法を変えた例
を示している。前述したようにタイバー部で曲げを行っ
てダイパッドを枠部より低い位置に沈める（デプレス）
ようにしており、前述したようにこの実施例ではワイヤ
ボンディングの際にはヒータ41に支持された半導体素子
11上の内部リード32を半導体素子11表面に密着させるよ
うにフレーム押さえ42を用いて押さえる必要があるが、
第14図に示すようにタイバー部22が短いm1の長さである
場合にはフレーム押さえ42の端部42aからタイバーの曲
げ部22aまでの距離L1が短くて自由度が少なく、タイバ
ー22の変形が起こり難く１層目リードフレームの下面と
ダイパッド23の下面との高さの差d1がヒータ41の押さえ
部分の厚さh1より大きく、２層目リードフレームが半導
体素子表面に密着しにくいという問題がある。
この問題を解決するために、第15図に示すように枠部
21へのタイバー22の連結部分で切欠き22bを設けてタイ
バーの長さをm2にすると共にフレーム押さえについても
タイバー22の変形を吸収できるように逃げ部42bを形成
しておくと、第15図（ａ）に示すようにフレーム押さえ
端部42aからタイバーの曲げ部22aまでの距離はL2に伸
び、タイバー22の変形が容易となってダイパッド下面か
ら２層目リードフレームの上面までの高さはd2となって
内部リード32が半導体素子上に密着しやすくなるため、
安定したワイヤボンディングが可能となる。
また、２枚重ねリードフレームを用いて樹脂封止を行
う際、第16図のように２枚のリードフレームの枠部の内
側端部が金型61,62のキャビティ65の端部と一致してい
る場合には両リードフレームの重ね合わせ部から樹脂が
洩れ、リードに付着してバリ取りや切断／折り曲げ工程
で重大な支障を来し、あるいは接続の信頼性を低下させ
ることになる。そこで、この実施例においては第13図お
よびそのＥ−Ｅ′断面図である第17図に示すように特に
タイバー22の存在する側で１層目リードフレーム20の内
法寸法を２層目リードフレーム30の内法寸法よりも例え
ば0.2mm以上大きく取り、この間に金型63の押さえ部63a
を挿入できるようにしている。これにより、樹脂の洩れ
が防止でき、品質および作業効率が向上することにな
る。
〔発明の効果〕
以上のように本発明にかかる半導体装置の製造方法に
よれば、内部リードを半導体素子に密着しやすくして安
定したワイヤボンディングが可能となる。また、２重リ
ードフレームを用いてダイパッドとリードとを別個に形
成した上で半導体素子の上に内部リードを配置できるた
め、小さなパッケージに大きな半導体素子を収納するこ
とができ、半導体装置の高集積化に対応することができ
る。また、内部リードが半導体素子の上に配置されるこ
とによりリードおよびワイヤの長さが十分とれるため、
水分の侵入経路が長くなって耐湿信頼性が向上する。
また、２重リードフレームを用いて半導体装置を容易
に製造することができる。
【図面の簡単な説明】
第１図は本発明により製造された半導体装置の構成を示
す説明図、第２図および第３図は半導体装置の他の例を
示す断面図、第４図および第５図は内部リードの下面に
絶縁材料を設けた例を示す説明図、第６図は本発明にか
かる半導体装置の製造方法の工程別説明図、第７図はリ
ードフレーム製造の際に用いられる溶接方法を説明する
断面図、第８図は溶接性を向上させるための手段を示す
説明図、第９図は内部リードとワイヤとの関係を示す平
面図、第10図は内部リードの屈曲を示す拡大平面図、第
11図はリードのダメージの発生原因を示す説明図、第12
図は好ましいボンディングパッド形状を示す説明図、第
13図はタイバーを長くし、１層目と２層目で内法寸法を
変えたリードフレーム構造を示す平面図、第14図はタイ
バー短い場合の問題点を示す説明図、第15図はタイバー
を長くした状態を示す説明図、第16図および第17図は樹
脂封止に使用する金型構造を示す説明図、第18図は従来
の半導体装置の構成を示す説明図、第19図および第20図
は大きな半導体素子を収納するために従来提案されてい
る半導体装置の構成を示す透視平面図である。 1,11……半導体素子、2,12……ダイパッド、3,13……リ
ード、4,14……電極、5,15……ボンディングワイヤ、6,
16……封止用樹脂、17,19……絶縁性テープ、18……絶
縁コーティング膜、20……１層目リードフレーム、21,3
1……枠部、22……タイバー、23……ダイパッド、24,34
……錫メッキ、25,33……位置決め孔、32……リード、3
2a……ボンディングパッド、41……ヒータ、42……押さ
え部材、51……樹脂封止体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桜井 寿春 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 室町 正志 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 原田 博 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 米中 一市 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 原田 享 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 宮本 貢 神奈川県川崎市幸区小向東芝町１ 株式 会社東芝多摩川工場内 (72)発明者 沼尻 一男 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイコンエンジニアリング株式会 社内 (72)発明者 島川 晴之 神奈川県川崎市川崎区駅前本町25番地１ 東芝マイコンエンジニアリング株式会 社内 (56)参考文献 特開 昭52−127756（ＪＰ，Ａ) 特開 昭62−40752（ＪＰ，Ａ) 特開 昭59−66157（ＪＰ，Ａ) 特開 昭62−88349（ＪＰ，Ａ) 実開 昭60−37253（ＪＰ，Ｕ)

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】上面周辺部に複数の電極を備えた半導体素
    子を搭載するためのダイパッド部と、曲部を備えたタイ
    バー部と、該タイバー部が連結された切り欠き部とを有
    する第一の枠部を形成する工程と、 前記第一の枠部における前記ダイパッド部がデプレスさ
    れるように前記タイバー部を変形させる工程と、 前記ダイパッド部に半導体素子を搭載して固着する工程
    と、 前記半導体素子の長手方向の中央線から等距離だけ離
    れ、かつ対応する前記電極からの距離がほぼ等しい位置
    に内端部が配置され、前記半導体素子の外方に伸びた複
    数の内部リードであって、前記複数の電極間を前記中央
    線に対して直角方向に延びる第１の部分と、前記中央線
    から等距離だけ離れた位置で前記中央線に平行な方向又
    は角度をなした方向に折り曲げられた第２の部分を有す
    る前記内部リードを備えた第二の枠部を形成する工程
    と、 前記第二の枠部を前記第一の枠部と接合した枠体を形成
    する工程と、 前記枠体を、前記デプレスされた深さよりやや浅い堀込
    み深さを備えたヒータ部と逃げ部を備えた押さえ部との
    間に押さえ込む工程と、 前記内部リードの内端部と前記半導体素子の前記電極と
    をワイヤで連結する工程と、 この状態で所定部分を樹脂封止して樹脂成形体を形成す
    る工程と、 この樹脂成形体から突出した前記第一および第二の枠部
    の不要部分を除去し、突出したリードを成形する工程と
    を備えた半導体装置の製造方法。
  2. 【請求項２】前記内部リードの下面に絶縁性の緩衝部材
    を固着させる工程をさらに備えたことを特徴とする請求
    項１に記載の半導体装置の製造方法。
  3. 【請求項３】第二の枠部の第一の枠部への接合が抵抗溶
    接で行われることを特徴とする請求項１記載の半導体装
    置の製造方法。
JP63196453A 1988-08-06 1988-08-06 半導体装置の製造方法 Expired - Lifetime JP2522524B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP63196453A JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法
US07/381,843 US5198883A (en) 1988-08-06 1989-07-19 Semiconductor device having an improved lead arrangement and method for manufacturing the same
SG1996003194A SG47613A1 (en) 1988-08-06 1989-07-31 Semiconductor device having an improved lead arrangement and method for manufacturing the same
DE68927285T DE68927285T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen
EP89307740A EP0354696B1 (en) 1988-08-06 1989-07-31 Semiconductor device assembly comprising a lead frame structure
EP94106948A EP0610971B1 (en) 1988-08-06 1989-07-31 Semiconductor device assembly comprising a leadframe structure
SG1996009104A SG50702A1 (en) 1988-08-06 1989-07-31 Semiconductor device having an improved lead arrangement and method for manufacturing the same
DE68929251T DE68929251T2 (de) 1988-08-06 1989-07-31 Halbleiteranordnung mit Leiterrahmen
MYPI89001055A MY105095A (en) 1988-08-06 1989-08-02 Semiconductor device having an improved lead arrangement and method for manufacturing the same.
KR1019890011189A KR920008254B1 (ko) 1988-08-06 1989-08-05 개선된 리드구조를 갖춘 반도체장치와 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63196453A JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6057839A Division JP2522640B2 (ja) 1994-03-28 1994-03-28 リ―ドフレ―ムおよびリ―ドフレ―ム完成体

Publications (2)

Publication Number Publication Date
JPH0245969A JPH0245969A (ja) 1990-02-15
JP2522524B2 true JP2522524B2 (ja) 1996-08-07

Family

ID=16358064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63196453A Expired - Lifetime JP2522524B2 (ja) 1988-08-06 1988-08-06 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US5198883A (ja)
EP (2) EP0354696B1 (ja)
JP (1) JP2522524B2 (ja)
KR (1) KR920008254B1 (ja)
DE (2) DE68927285T2 (ja)
MY (1) MY105095A (ja)
SG (2) SG50702A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009134012A3 (ko) * 2008-04-29 2009-12-23 일진소재산업(주) 전자 부품용 금속 프레임

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5068712A (en) * 1988-09-20 1991-11-26 Hitachi, Ltd. Semiconductor device
JP2708191B2 (ja) * 1988-09-20 1998-02-04 株式会社日立製作所 半導体装置
US5278101A (en) * 1989-06-28 1994-01-11 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JPH0650749B2 (ja) * 1989-06-28 1994-06-29 株式会社東芝 半導体装置及びその製造方法
JPH0693469B2 (ja) * 1989-11-28 1994-11-16 株式会社東芝 樹脂封止型半導体装置
JP2509422B2 (ja) * 1991-10-30 1996-06-19 三菱電機株式会社 半導体装置及びその製造方法
EP0550013B1 (en) * 1991-12-27 2000-07-26 Fujitsu Limited Semiconductor device and method of producing the same
JPH05206354A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 半導体圧力センサおよびその製造方法
DE4345302C2 (de) * 1992-06-05 2003-12-11 Mitsubishi Electric Corp Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur und Zuführungsdraht-Rahmen zur Verwendung bei der Herstellung einer Halbleitervorrichtung mit LOC-Struktur
JP3088193B2 (ja) * 1992-06-05 2000-09-18 三菱電機株式会社 Ｌｏｃ構造を有する半導体装置の製造方法並びにこれに使用するリードフレーム
SG44840A1 (en) * 1992-09-09 1997-12-19 Texas Instruments Inc Reduced capacitance lead frame for lead on chip package
US5661336A (en) * 1994-05-03 1997-08-26 Phelps, Jr.; Douglas Wallace Tape application platform and processes therefor
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
US5811875A (en) * 1995-06-29 1998-09-22 Samsung Electronics Co., Ltd. Lead frames including extended tie-bars, and semiconductor chip packages using same
JP3426804B2 (ja) * 1995-09-20 2003-07-14 三菱電機株式会社 半導体装置用リードフレームおよび半導体装置
JP3299421B2 (ja) * 1995-10-03 2002-07-08 三菱電機株式会社 電力用半導体装置の製造方法およびリードフレーム
US5770479A (en) 1996-01-11 1998-06-23 Micron Technology, Inc. Bonding support for leads-over-chip process
DE19704385C2 (de) * 1996-02-09 1998-04-09 Mci Computer Gmbh Verfahren zum Verbinden von Halbleiterchips mit einem Anschlußrahmen
US6072228A (en) * 1996-10-25 2000-06-06 Micron Technology, Inc. Multi-part lead frame with dissimilar materials and method of manufacturing
JP2877122B2 (ja) * 1997-01-20 1999-03-31 ソニー株式会社 半導体装置及びリードフレーム
JP3487173B2 (ja) * 1997-05-26 2004-01-13 セイコーエプソン株式会社 Ｔａｂ用テープキャリア、集積回路装置及び電子機器
US6087195A (en) * 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
US6265761B1 (en) * 1999-05-07 2001-07-24 Maxim Integrated Products, Inc. Semiconductor devices with improved lead frame structures
GB2350720A (en) * 1999-06-04 2000-12-06 Cts Comp Technology System Cor Coupling terminals of a lead frame
KR100621990B1 (ko) * 1999-07-09 2006-09-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US6576988B2 (en) * 1999-08-30 2003-06-10 Micron Technology, Inc. Semiconductor package
KR100355794B1 (ko) * 1999-10-15 2002-10-19 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지
US6762067B1 (en) * 2000-01-18 2004-07-13 Fairchild Semiconductor Corporation Method of packaging a plurality of devices utilizing a plurality of lead frames coupled together by rails
TW454314B (en) * 2000-05-30 2001-09-11 Gen Semiconductor Of Taiwan Lt Semiconductor device packaging assembly and method for manufacturing the same
JP2002076233A (ja) * 2000-09-04 2002-03-15 Mitsubishi Electric Corp 半導体装置
JP2002176130A (ja) * 2000-12-08 2002-06-21 Mitsubishi Electric Corp 封止型半導体装置およびそれに用いられるリードフレーム
CN114334750B (zh) * 2022-03-09 2022-06-07 宁波德洲精密电子有限公司 引线框架的封装结构及其封装工艺

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127756A (en) * 1976-04-19 1977-10-26 Nec Corp Semiconductor unit
JPS53132975A (en) * 1977-04-26 1978-11-20 Toshiba Corp Semiconductor device
JPS568862A (en) * 1979-07-04 1981-01-29 Nec Corp Manufacture of lead frame for semiconductor device
JPS5624959A (en) * 1979-08-07 1981-03-10 Nec Kyushu Ltd Semiconductor lead frame
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
JPS5737841A (en) * 1980-08-18 1982-03-02 Toshiba Corp Semiconductor device
JPS5875863A (ja) * 1981-10-13 1983-05-07 フエアチヤイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン ハイブリツド回路モジユ−ル及びその製造方法
JPS58154241A (ja) * 1982-03-10 1983-09-13 Hitachi Ltd 半導体装置及びその製法
JPS5966157A (ja) * 1982-10-08 1984-04-14 Fujitsu Ltd 半導体装置及びその製造方法
US4441118A (en) * 1983-01-13 1984-04-03 Olin Corporation Composite copper nickel alloys with improved solderability shelf life
JPS6037253U (ja) * 1983-08-23 1985-03-14 日本電気株式会社 半導体装置
US4563811A (en) * 1983-10-28 1986-01-14 At&T Technologies, Inc. Method of making a dual-in-line package
JPS60120543A (ja) * 1983-12-05 1985-06-28 Hitachi Ltd 半導体装置およびそれに用いるリ−ドフレ−ム
JPS60189958A (ja) * 1984-03-09 1985-09-27 Nec Kansai Ltd 半導体装置
JPS6132452A (ja) * 1984-07-25 1986-02-15 Hitachi Ltd リ−ドフレ−ムとそれを用いた電子装置
JPS61160957A (ja) * 1985-01-09 1986-07-21 Miyota Seimitsu Kk リ−ドフレ−ム
JPS6240752A (ja) * 1985-08-16 1987-02-21 Fujitsu Ltd 半導体装置
JPS6285453A (ja) * 1985-10-09 1987-04-18 Sumitomo Metal Mining Co Ltd Ｉｃ用リ−ドフレ−ム材
JPS6288349A (ja) * 1985-10-15 1987-04-22 Toshiba Corp 半導体装置用金属フレ−ムの抵抗溶接方法
JPS62142388A (ja) * 1985-12-17 1987-06-25 Mitsubishi Electric Corp 半導体レ−ザ装置
JPS62142338A (ja) * 1985-12-17 1987-06-25 Shinko Electric Ind Co Ltd 半導体装置用パツケ−ジ
JPS6315454A (ja) * 1986-07-08 1988-01-22 Fujitsu Ltd 半導体装置用リ−ドフレ−ム
JPS6331149A (ja) * 1986-07-25 1988-02-09 Fujitsu Ltd 半導体装置
JPS6344750A (ja) * 1986-08-12 1988-02-25 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法およびこれに用いるリ−ドフレ−ム
JPS6395639A (ja) * 1986-10-09 1988-04-26 Mitsubishi Electric Corp テ−プキヤリア
US4803540A (en) * 1986-11-24 1989-02-07 American Telephone And Telegraph Co., At&T Bell Labs Semiconductor integrated circuit packages
US4791473A (en) * 1986-12-17 1988-12-13 Fairchild Semiconductor Corporation Plastic package for high frequency semiconductor devices
US4835120A (en) * 1987-01-12 1989-05-30 Debendra Mallik Method of making a multilayer molded plastic IC package
US4796078A (en) * 1987-06-15 1989-01-03 International Business Machines Corporation Peripheral/area wire bonding technique
JPH0834281B2 (ja) * 1987-09-10 1996-03-29 松下電子工業株式会社 半導体装置
JPH0724275B2 (ja) * 1987-11-06 1995-03-15 三菱電機株式会社 半導体装置
JPH01123427A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 樹脂封止形の半導体装置
JP2862557B2 (ja) * 1989-03-20 1999-03-03 宮崎沖電気株式会社 半導体装置
WO1990015438A1 (en) * 1989-06-08 1990-12-13 Unistructure, Inc. Beam lead and semiconductor device structure and method for fabricating integrated structure
JP2569939B2 (ja) * 1989-10-23 1997-01-08 日本電気株式会社 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009134012A3 (ko) * 2008-04-29 2009-12-23 일진소재산업(주) 전자 부품용 금속 프레임

Also Published As

Publication number Publication date
DE68927285D1 (de) 1996-11-07
KR900004006A (ko) 1990-03-27
EP0354696B1 (en) 1996-10-02
EP0610971B1 (en) 2000-09-27
DE68929251T2 (de) 2001-05-23
JPH0245969A (ja) 1990-02-15
DE68929251D1 (de) 2000-11-02
US5198883A (en) 1993-03-30
EP0610971A1 (en) 1994-08-17
KR920008254B1 (ko) 1992-09-25
EP0354696A3 (en) 1991-03-06
MY105095A (en) 1994-08-30
EP0354696A2 (en) 1990-02-14
SG50702A1 (en) 1998-07-20
DE68927285T2 (de) 1997-03-06
SG47613A1 (en) 1998-04-17

Similar Documents

Publication Publication Date Title
JP2522524B2 (ja) 半導体装置の製造方法
US5652461A (en) Semiconductor device with a convex heat sink
KR100235308B1 (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
JP4388586B2 (ja) 半導体装置
JP4294161B2 (ja) スタックパッケージ及びその製造方法
US20070126092A1 (en) Leadless semiconductor package and method of manufacture
US6441400B1 (en) Semiconductor device and method of fabricating the same
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
US6518653B1 (en) Lead frame and semiconductor device
JP4635471B2 (ja) 半導体装置及びその製造方法、半導体装置の実装構造並びにリードフレーム
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0774287A (ja) ヒートシンク付き半導体装置及びそのヒートシンクの製造方法
JP2522640B2 (ja) リ―ドフレ―ムおよびリ―ドフレ―ム完成体
EP0723293B1 (en) Semiconductor device with a heat sink and method of producing the heat sink
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2006216993A (ja) 樹脂封止型半導体装置
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
JP4764608B2 (ja) 半導体装置
KR100575859B1 (ko) 볼 그리드 어레이 패키지
KR100268925B1 (ko) 리드프레임및이를이용한반도체패키지
JP2582534B2 (ja) 半導体装置の製造方法
CN119208282A (zh) 引线框架结构及其封装结构
JP2001044351A (ja) 半導体装置およびその製造方法
KR19980014930A (ko) 이층다이패드 구조를 갖는 리드 프레임을 이용한 트랜지스터 패키지
JPH065768A (ja) リードフレームおよびその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090531

Year of fee payment: 13