JP2023504732A

JP2023504732A - 周波数合成における安定した調整可能なアクティブフィードバックアナログフィルタの使用

Info

Publication number: JP2023504732A
Application number: JP2022533578A
Authority: JP
Inventors: スタールニールセン，ヨーゲン
Original assignee: アンロテックリミテッド
Priority date: 2019-12-05
Filing date: 2020-12-04
Publication date: 2023-02-06
Also published as: CN115427911A; US11909400B2; US20230006662A1; WO2021111416A1; EP4070171A1

Abstract

ＲＦ信号を生成するための方法及び装置は、複数の周波数成分を有する合成ＲＦ信号を生成するためにデジタル信号コンポーネントを使用する。アナログフィルタが、合成ＲＦ信号をフィルタリングするため使用される。アナログフィルタは、１つ又は複数の可変共振器と、通過帯域によって規定される信号ループに接続された可変ゲインブロックとを有する調整可能なアクティブフィードバック回路である。アナログフィルタは、アナログフィルタの通過帯域が、合成ＲＦ信号の複数の周波数成分の１つ又は複数の所望の周波数成分と重なるように、かつ通過帯域が約１％以下の相対帯域幅を有するように調整される。

Description

本願は、無線周波数（ＲＦ）用途のための周波数合成に関し、特に、周波数ホッピング通信などの高速周波数スイッチング用途に関する。

無線通信における任意の周波数の必要性は、周波数合成のための多数のデバイスの創出をもたらした。現在、いくつかの周波数変換技術が従来技術で利用可能であるが、種々の周波数ホップ通信システムの台頭により、ダイレクトデジタルシーケンス（Direct Digital Sequence）（ＤＤＳ）が広く使用されるようになった。

従来のＤＤＳは、固定周波数精密基準クロックソース（fixed-frequency precision reference clock source）を参照する周波数調整可能及び位相調整可能な出力信号の両方を生成する手段として、デジタルデータ処理ブロックを使用するための技術である。本質的に、基準クロック周波数は、周波数制御レジスタ（ＦＣＲ）内に格納されたプログラマブルバイナリチューニングワード（binary tuning word）に記載されたスケーリングファクタ（scaling factor）によって、ＤＤＳアーキテクチャにおいて「分割される」。この「分割」は、一般に、最大合成周波数を、基準発振器クロック周波数の半分であるナイキスト周波数制限に制限する。従来のＤＤＳ１０のブロック図が図１に示されており、周波数制御レジスタ（ＦＣＲ）１２、数値制御発振器（ＮＣＯ）１４、基準発振器１６、デジタル－アナログ変換器１８、及び再構成ローパスフィルタ１９などのようなデジタル信号コンポーネントを含んでいる。

従来の数値制御発振器（ＮＣＯ）は、所望のトランシーバ周波数変換及び信号相関に必要な汎用局部発振器（ＬＯ）のＤＳＰ実装である。ＮＣＯは、同じ基準発振器クロックによって駆動され、ＦＣＲによって制御される。チューニングワードは、典型的には２４～４８ビット長であり、位相及び振幅増分の点で高い解像度を有するルックアップテーブル（ＬＵＴ）によって大部分が駆動され、その結果、大きなリードオンリーメモリ（ＲＯＭ）が必要とされる。ＮＣＯ内にしばしば含まれるのは、典型的には、望ましくないスプリアス出力信号を除去する広帯域調整可能なＤＳＰベースのフィルタである。ＮＣＯに高速デジタル－アナログ変換器（ＤＡＣ）を加えると、アナログコンポーネントの駆動に適したアナログ正弦波ＲＦ出力が得られる。ここで、用語ＲＦは、低周波又は高周波いずれにも限定されない。典型的には、このアナログ出力は、結果として生じる周波数合成の望ましくない高周波スプリアス成分を全て除去するために、ローパスフィルタに追加的に通される。従来のＤＤＳは、典型的には、デジタル信号処理に大きく依存する。図２は、１４ビットアキュムレータを備え、４ビットディザを備え、１２ビットＤＡＣを備えた大型ＲＯＭＬＵＴを有する１００ＭＨｚクロックＤＤＳによって生成される７ＭＨｚ信号の例を示す。

ＤＤＳ出力の顕著な利点は、それが、課された周波数及び位相変調に関係なく、位相コヒーレントであることである。また、連続周波数掃引と同様に、ある周波数出力から別の周波数出力への遷移は、遷移中に時間同期する場合がある。これは、現代のレーダ及び無線通信の実装において重要である。ＤＤＳの有用性は、位相ロックループ（ＰＬＬ）ベースの周波数合成に基づくＬＯに典型的であるように、周波数遷移が位相コヒーレンスを失うことなく広い周波数インターバルにわたって瞬間的であり得ることである。

従って、通信システムでは、ＤＤＳに基づく変調された信号は、より高いデータスループットにマップすることができる、１つの送信データバーストから次の送信データバーストへコヒーレントのままであり得る。周波数アジャイルレーダ用途では、送信信号は、複数のパルスにわたってコヒーレントのままである。従って、ターゲットに関するより多くの信号情報が、リターンエコー信号から抽象化され得る。例えば、ターゲットまでの距離は、周波数が変化するにつれて、戻り信号の位相から推定することができる。

ＤＤＳ周波数合成アーキテクチャのいくつかの欠点は、以下を含むことがある：
－電力：ＤＳＰベースの信号処理及びＤＳＰベースのＮＣＯに対する比較的高い電力要求がある。一例では、３．５ＧＨｚで動作する装置は、４Ｗまで消費することがあり、ハンドヘルド通信にとって重大な課題を提起する。
－出力周波数：原理的に、ＤＤＳは、０Ｈｚからクロック周波数の任意の高調波まで、正弦波出力を生成することができる。しかしながら、ＤＤＳは、より高い合成周波数での潜在的に高い時間領域応答歪みのために、高周波数に関して基準クロック周波数の半分に効果的に制限される。さらに、出力周波数は、クロック周波数の同じ１／２のナイキスト周波数によって制限される。
－制御ＦＣＲに必要な大容量メモリ。
－回路フットプリント。

しかしながら、ＤＤＳの主な欠点は、合成された正弦波信号の意図された周波数成分の周りに存在するスプリアス周波数成分の数である。これらは、周波数変換を妨害するだけでなく、相互変調歪をもたらす可能性のある隣接周波数帯域を妨害する。

所望の周波数の近傍においてスプリアス周波数成分で歪まない周波数スペクトルを有する純粋な正弦波周波数基準信号は、現代のＲＦ通信アーキテクチャの高性能信号処理アーキテクチャに有益である。ＤＤＳＬＵＴ及びＤＡＣは、ＤＤＳによって生成されるＲＦ信号のサイクル当たりのＤＡＣ読み出しサンプル数が存在するように、高いクロックレートをサポートしなければならないが、将来の５Ｇネットワーキング要件は、２０ＧＨｚをはるかに上回る周波数である。この純粋な合成周波数を作成することは、ＤＤＳ技術を使用することが困難である場合がある。

一態様によれば、信号を生成する方法が提供され、前記方法は：デジタル信号コンポーネントを用いて、複数の周波数成分を有する合成信号を生成するステップと；通過帯域を有するアナログフィルタを用いて、前記合成信号をフィルタリングするステップであって、前記アナログフィルタは、１つ又は複数の可変共振器と、信号ループに接続された可変ゲインブロックとを有する調整可能なアクティブフィードバック回路を有する、ステップと；前記アナログフィルタの前記通過帯域が、前記合成信号の複数の周波数成分の１つ又は複数の所望の周波数成分と重なるように、かつ、前記通過帯域が約１％以下の相対帯域幅を有するように、前記アナログフィルタを調整するステップと；を含む。

他の態様によれば、本方法は、単独で又は組み合わせて、以下の要素のうちの１つ又は複数をさらに含み得る：合成信号は、複数の周波数成分が複数の変換された周波数成分を含むように、周波数変換され得る；合成信号は、合成信号が周波数変換される前後にフィルタリングされ得る；１つ又は複数の所望の周波数成分は、１つ又は複数の所望の周波数成分の０．０１％～０．１％に近い可能性のある周波数成分の中からフィルタリングされ得る；アナログフィルタは複数のアナログフィルタを含み得、複数のアナログフィルタは、複数の別個の通過帯域を含み得る；本方法は、合成信号を構成するステップ及びアナログフィルタを１つ又は複数の異なる所望の周波数成分に調整するステップをさらに含み得る。

一態様によれば、信号を生成するための装置が提供され、前記装置は、複数の周波数成分を有する合成信号を生成するシンセサイザと；合成信号を処理するように接続されたアナログフィルタであって、前記アナログフィルタは、合成信号をフィルタリングする通過帯域を有し、前記アナログフィルタは、１つ又は複数の可変共振器と、信号ループに接続された可変ゲインブロックとを有する調整可能なアクティブフィードバック回路を有する、アナログフィルタと；前記シンセサイザ及び前記アナログフィルタに接続されたコントローラと；を有する。前記コントローラは、前記アナログフィルタの前記通過帯域が前記複数の周波数成分の１つ又は複数の所望の周波数成分と重なるようにアナログフィルタを調整する命令を含み得、前記アナログフィルタは、約１％以下の通過帯域の相対帯域幅を生成することができる。

他の態様によれば、装置は、単独で又は組み合わせて、以下の要素のうちの１つ以上をさらに含み得る：複数の周波数成分が複数の変換された周波数成分を含むように、合成信号を変換するように適合された周波数変換器があり得る；アナログフィルタは、シンセサイザと周波数変換器との間に接続され得、さらに、周波数変換器の下流に接続された追加のアナログフィルタを有し得る；１つ又は複数の所望の周波数成分は、所望の周波数成分の約０．１％から約１％の範囲内にある周波数成分の中からフィルタリングされ得る；アナログフィルタは、複数のアナログフィルタを含み得る；シンセサイザは、複数の周波数成分を調整するように適合され得、コントローラは、さらに、異なる所望の周波数成分にアナログフィルタを調整する命令を含み得る。

他の態様では、上述の特徴は、当業者によって認識されるように、任意の合理的な組み合わせで組み合わされ得る。

これらの特徴及び他の特徴は、添付の図面を参照する以下の説明からより明白になるであろう。図面は、説明のためのものに過ぎず、いかなる意味においても限定されるものではない。
従来のダイレクトデジタルシーケンス（ＤＤＳ）回路のブロック図である。１００ＭＨｚクロックを使用して７ＭＨｚ信号を生成するＤＤＳ時間領域応答を示すグラフである。ＡＴＦ－ＤＤＳのブロック図である。アクティブフィードバックループ内に１つ又は複数の可変共振器を有するアナログフィルタのブロック図である。アクティブフィードバックループ内に１つ又は複数の可変共振器を有するアナログフィルタのブロック図である。アクティブフィードバックループ内に１つ又は複数の可変共振器を有するアナログフィルタのブロック図である。９３ＭＨｚにおける高周波スプリアストーンの１つを示す１００ＭＨｚクロックを用いて７ＭＨｚ信号を生成した従来のＤＤＳのスペクトルのプロットである。図４の７ＭＨｚ信号を中心としたアナログフィルタの滑らかな正規化された周波数応答とＡＴＦ－ＤＤＳの構造化された正規化された出力スペクトルのプロットである。基本波が７ＭＨｚ、クロックが１００ＭＨｚの周波数変換されたＤＤＳ出力のスペクトル、アナログフィルタの周波数応答、及びＡＴＦアナログフィルタリングされたＤＤＳ信号の正規化された出力スペクトルを示すグラフである。周波数変換されたＤＤＳ出力、調整されたアナログ通過帯域、及び1９３ＭＨｚを中心とするフィルタリングされた周波数応答のプロットである。ＡＴＦフィルタ及び所望の正弦波出力キャリア信号を生成するための周波数変換とＤＤＳの組み合わせのブロック図である。ＡＴＦフィルタ及びキャリブレーションの要素としての追加された電力検出器を備えたＤＤＳのブロック図である。

次に、ＲＦ信号を生成するための方法及び装置について説明する。デジタル信号コンポーネントが、複数の周波数成分を有する合成信号を生成するために使用される。合成信号はアナログフィルタによってフィルタリングされる。アナログフィルタは、１つ又は複数の可変共振器を有する調整可能なアクティブフィードバック回路、及び信号ループに接続された可変ゲインブロックであり得る。アナログフィルタは、１つ又は複数のＤＤＳ合成周波数成分を選択するために、合成信号に調整可能な通過帯域を適用する。通過帯域を狭くする及び／又は調整することによって、方法及び装置は、所望の周波数コンテンツ（frequency content）を有するアナログ信号が生成させることを可能にする。これは、最小の帯域幅で、所望の周波数において、所望の連続単一周波数アナログ信号の近似値を生成するために使用され得る。このようなアナログ調整可能フィルタ（ＡＴＦ）を用いて実装された回路は、本明細書ではＡＴＦ－ＤＤＳと呼ばれる。本明細書に記載される周波数合成回路は、ＤＤＳという用語を使用するが、回路は、ＤＤＳの周知の設計以外のデジタル信号コンポーネントを使用してもよく、回路は、その後で所望の出力信号を生成するために適切にフィルタリングされ得る合成信号を生成するために使用する異なる回路設計に基づいてもよいことが理解されるであろう。

一例では、図３ａは、ＤＤＳ１０の下流の狭帯域、アナログ、高性能調整可能フィルタ１００を使用するＡＴＦ－ＤＤＳ２０のブロック図を示す。この例では、ＡＴＦ－ＤＤＳ２０は、周波数制御レジスタ（ＦＣＲ）１２、数値制御発振器（ＮＣＯ）１４、基準発振器１６、及びデジタル－アナログ変換器１８のような、図１に示すものと同様のデジタル信号コンポーネントを含む。これらのコンポーネントは、当該技術分野で知られており、当該技術分野で知られているように接続され、作動される。これらのコンポーネントの出力は、所望のアナログ出力２２を生成するためにアナログフィルタ１００に入力される。本明細書に記載されるように通過帯域を調整するためなど、アナログフィルタ１００を制御するコントローラ２４が、好ましくは、含まれる。また、コントローラ２４は、１つ又は複数の他の回路コンポーネントを制御するように接続され得、ユーザ入力、予めプログラムされたパラメータ、又はそれらの組み合わせに基づいて動作し得る。ＡＴＦ－ＤＤＳの具体的な制御技術については、これ以上議論しない。図３ａに示されるＡＴＦ－ＤＤＳ２０は、図１に示されるような再構成ローパスフィルタ１９を含まず、代わりにアナログ出力を生成するためのアナログフィルタ１００を含むことに留意されたい。特定の意図された用途によって必要とされる場合、他のフィルタ及び他のコンポーネントをＤＤＳ１０の下流で使用してもよいことが理解されよう。

アクティブフィードバックアナログフィルタ１００が、中心周波数及び通過帯域の幅の両方に関して調整可能である狭い通過帯域フィルタを提供するために使用され得る。これは、ＤＤＳ１０によって生成される合成信号に種々の程度の選択性が適用されることを可能にする。例えば、通過帯域は、相対周波数の１％以下の幅を有するように調整され得、所望の周波数セットにわたって拡張する（extend）ように周波数において調整され得る。通過帯域は、また、いくつかの状況に対して望まれる場合、より広い周波数を有するように調整され得る。このようにして、ユーザは、ＤＤＳ１０によって生成された合成信号内の周波数成分の中から１つ又は複数の周波数成分を選択し得る。いくつかの例では、通過帯域は、隣接する望ましくない周波数成分の０．０１％～０．１％に近く成り得る１つ又は複数の所望の周波数成分を選択するように調整され得る。ＡＴＦ－ＤＤＳ２０は、例えば、スペクトル上に隣接しない周波数成分、望ましくない周波数成分、又は他の望ましくない特徴によって分離される周波数成分を選択するために、１より多い通過帯域を生成し得る、より複雑な構造を備えて設計され得ることが理解されよう。加えて、ＡＴＦ１００を調整することによって、アナログ出力信号の周波数成分も変更され、これは、例えば周波数ホッピング用途において有用であり得る。他の、より複雑な回路設計も、様々な用途のために使用され得る。

アナログフィルタ１００として使用され得る調整可能な帯域通過フィルタのいくつかの例は、「Variable Filter」と題する米国特許第10,050,604号（ニールセン他）に記載されている。これらのフィルタは、改善された性能及び周波数範囲を達成するために狭帯域幅フィルタとして使用される安定した、調整可能なアクティブフィードバックフィルタであるように設計され得る。アナログＡＴＦフィルタ１００の例を図３ｂ～図３ｄに示す。

図３ｂを参照すると、アナログ調整可能フィルタ１００は、入力１０２、出力１０４、共振器カップリング１０６、可変共振器１０８、及び可変スケーリングブロック１１２を備えたフィードバックループ１１０を含み得る。図３ｃを参照すると、アナログ調整可能フィルタ１００は、直列に接続された複数の可変共振器１０６を含む。図３ｄを参照すると、アナログフィルタ１００は、可変共振器１０６を含み得、これらの各々は、全体のフィードバックループ１１０内に接続されたスケーリングブロック１１２ａを有する個々の可変フィードバックループ１１０ａを有し得る。共振器の数及び全体的な回路アーキテクチャは、ユーザの好み又は所与の用途の要件に従って変化し得ることが理解されるであろう。

本明細書に記載される設計は、例えば、より少ない電力を使用するより小さなコンポーネントを利用することによって実装され得、他の既知のＤＤＳ設計と比較してオフチップコンポーネントを持たずに、チップレベルで実装され得る。

上述した従来技術により生成されるような、１００ＭＨｚクロックを使用する合成された７ＭＨｚＤＤＳ信号の構造化された周波数領域の応答が、図４のラベル付き線４２に示され、７ＭＨｚでの線スペクトル成分を示す。図７の高度に構造化された信号に見られる、図２の時間領域応答において階段状のひずみを生成する、９３ＭＨｚ及び10７ＭＨｚなどの高次周波数項である。

典型的には、ローパス補間フィルタが、これらの高次周波数項を抑制するためにＤＤＳと共に使用され、この例では７ＭＨｚである基本周波数を残す。この所望の基本トーンの位相雑音は、ＤＤＳを駆動する基準クロック信号からの位相雑音と、ＤＤＳのデジタル処理のジッタとを含み得る。

従って、ローパスフィルタを有するＤＤＳは、所望の基本周波数がクロック周波数の分数であるとき、周波数合成のために良好に動作する。異なる周波数を生成するために、ＤＤＳ出力は、周波数変換器を用いて変換され得る。例えば、周波数は、固定周波数ＬＯ信号によりなど、当技術分野で知られているようにアップコンバートされ（up-converted）得る。不要な周波数スプリアスは、概して、周波数スプリアスの拡散を制御するために、ローパス固定フィルタを使用してアップコンバージョン（up-conversion）の前に、ＤＤＳ出力から除去される。アップコンバージョンにより、ＤＤＳの帯域幅は、正及び負の周波数の両方が同相成分と直交位相成分の両方を生成する直交ＤＤＳによって生成され得るので、クロック周波数の帯域幅に近づく。しかしながら、このような単側波帯のアップコンバージョンは、典型的には同相及び直交信号合成のための２つのＤＤＳ－ＤＡＣ出力、並びに一対の整合周波数ミキサを必要とする。ミキサ対の不整合は、望ましくない側波帯に周波数スプリアスを生じさせる。また、ＤＤＳ周波数がクロック周波数の半分のナイキスト限界に近づくと、ローパスフィルタ遷移要件が過剰になる。従って、周波数スプリアス性能と与えられた固定ローパスフィルタの複雑さの妥協がある。周波数を変換する他の方法もまた、適当な改変を加えて使用され得る。

ＤＤＳの重要な有用性は、任意の数の周波数ステップにわたって時間位相コヒーレントである準正弦波信号の精密合成である。上述のように、良好な性能は、精密な高速ＤＡＣと大きいＬＵＴを必要とする。典型的には、周波数範囲は、上述の理由により、ＤＤＳクロック周波数の一部に制限される。従って、ＤＤＳ合成周波数ホッピングに基づく通信トランシーバやレーダのような用途では、高性能、高速ＤＤＳが要求される。これは、典型的には、電力消費、回路サイズ及びコストが二次的な問題である大型の高価なプラットフォームでは問題ではないが、より小さい低コストのコンポーネントでは、低コストＤＤＳは、十分な性能を提供しない可能性がある。低コストＤＤＳの例は、ＬＵＴがＦＰＧＡのためのファームウェアの一部である特定の用途にあるかもしれない。

シンセサイザクロック周波数を超えた合成出力信号周波数の拡張

本明細書に記載されるアーキテクチャは、低複雑度のＤＤＳからのデジタル信号コンポーネントを、本明細書でＡＴＦ－ＤＤＳとして記載されるアクティブフィードバック狭帯域可変周波数フィルタと結合することによって、シンセサイザクロック周波数を越えて周波数を達成することを可能にする。簡単のために、デジタル信号コンポーネントは、本明細書ではＤＤＳと称する。一例では、可変周波数フィルタを使用して、ＤＤＳ出力の所望の基本周波数成分を追跡し、望ましくないスプリアス成分を抑制し得る。これにより、線５２としてラベル付けされた図５及び線７２としてラベル付けされた図７に示された単一の支配的周波数成分でクリーン出力スペクトルが得られる。ＡＴＦ－ＤＤＳは、送信信号生成に理想的な低歪み時間領域正弦波信号及び受信機における信号相関を提供するために使用され得る。他の例では、ＡＴＦ－ＤＤＳは、隣接する周波数成分をフィルタリングすることによって、１より多い通過帯域を有するアナログフィルタを使用することによって、又は複数のＡＴＦフィルタを使用することによって、１より多い周波数成分を選択するために使用され得る。

ＡＴＦ－ＤＤＳは、アナログフィルタがＤＤＳのナイキスト周波数制限の影響を受けずに、ＤＤＳ出力の広範囲の周波数成分を選択するために使用され得るので、クロック基準周波数を著しく下げることを可能にする。従って、生成される出力周波数範囲は、そのような可変周波数フィルタを使用しないＤＤＳにおけるように、クロック周波数の一部（fraction）に制限される代わりに、基準クロック周波数の数倍に拡張され得る。これは、必要なクロック周波数だけでなく、ＲＯＭＬＵＴのサイズが縮小されることを可能にし得る。さらに、可変周波数アナログフィルタは、有限精度ＤＡＣから生じる広帯域幅量子化ノイズの多くを除去するために使用され得る。これは、ＤＡＣに必要とされる精度を低下させるだけでなく、より少ないサンプルビットが必要とされるので、ＲＯＭＬＵＴのサイズも減少させる。

図５は、上述の７ＭＨｚのＤＤＳ信号に適用される高性能アナログフィルタの一例を示す。アナログ可変周波数狭帯域アナログフィルタの正規化周波数応答を上部に示し、結果として得られたアナログフィルタによってフィルタリングされたＡＴＦ－ＤＤＳ構造化スペクトルを下部に示す。この例で使用されるアナログフィルタは、ニールセンらに記載されているように、カスケード接続された高性能アクティブアナログ調整可能フィルタからなる。特に、本明細書のＡＴＦは、参照される特許の２つのカスケード接続された可変フィルタコンポーネントを有し、ここで、フィルタセクションの主極の数は変化し得る。追加の極及び／又は追加の調整可能フィルタモジュールを使用するＡＴＦのための追加のアーキテクチャは除外されない。

別の例として、方形波２００ＭＨｚＬＯによってアップコンバートされた上述のＤＤＳ（１００ＭＨｚクロック及び７ＭＨｚ基本波）を考える。アナログフィルタのない１８０ＭＨｚと２２０ＭＨｚの間のＤＤＳスペクトルの一部は、構造化された上側トレース、ラベル付き線６６として図６に示されている。２０７ＭＨｚの上側波帯変調スペクトル成分と1９３ＭＨｚの下側波帯スペクトル成分の両方が、アップコンバージョンプロセスによって生成された他の多くのスペクトル成分と共に存在することに留意されたい。前述したように、滑らかな中心トレース、ラベル付き線６２は、アナログフィルタの周波数応答である。下部構造化トレース、ラベル付き線６４は、２０７ＭＨｚで所望の上側波帯の選択を示す、得られたフィルタリングされたスペクトルである。

このシミュレーションで明らかにされるように、１００ＭＨｚクロックで動作するＤＤＳは、ＤＤＳクロックの数倍の調整帯域幅（tuning bandwidth）にわたって準正弦波波形を合成することができる。

個々のホップの周波数増分がＤＤＳクロック周波数を越えて広がり得る周波数ホッピング通信システムの適用を考慮する。それは、異なるミキサースペクトル成分の間をジャンプする必要がある。しかしながら、これらのスペクトル成分の全ては、元のＤＤＳクロックに関して位相コヒーレントである。したがって、位相コヒーレンスは周波数ホップにおいて維持される。これは、追加の変調情報が、キャリア波形にパックされることを可能にし、全体の情報スループットを増加させる。

図７に示された別の例では、ＤＤＳ出力は、ＬＯでアップコンバートされない。代わりに、ＤＤＳ出力の高調波成分は、アナログフィルタを適切に調整することによって利用される。同じＡＴＦの周波数伝達関数のプロットが示されており、これは現在、線７２としてラベル付けされた１６７のＱを有する1９３ＭＨｚの成分の周波数で中心合わせされ、下の結果として得られる構造化された出力フィルタスペクトルは線７４としてラベル付けされている。

所望の結果を達成するために、ＤＤＳ構成、アナログフィルタ及び周波数変換のさらなる組み合わせが考慮され得る。図８には、設計変更の一例が示されており、ＡＴＦ１００でフィルタリングされている適度なＤＤＳ１０出力が示され、これは、固定ＬＯ２０４に接続された周波数変換ブロック２０２を使用してより高い周波数に変換され、次いでマイクロ波周波数でさらにフィルタリングされる。任意の周波数が、固定ＬＯ２０４と組み合わせてＤＤＳを適切に構成することによって、又は調整可能ＬＯ２０４を提供することによって達成され得る。別の例では、アナログフィルタ１００は、所望の帯域幅を有するアナログ信号を可能にするために、多極帯域通過応答を有し得る。さらなる例では、アナログフィルタ１００は、複数の異なる通過帯域を有するフィルタ応答を適用し得る。

ＡＴＦの較正

ＡＴＦ－ＤＤＳを較正するために、内蔵されているダイオード／ＤＡＣと同じくらい簡単であり得る電力検出器が追加され得る。図９に示すように、２つのＡＴＦフィルタを有するＤＤＳのコンテキストにおける較正方法は、以下の通りであり得る：

ＤＤＳは、特定のクロック周波数及び基本周波数でプログラムされ得、得られた周波数スペクトルは、正確に知られている決定論的な周波数成分からなり得る。

ＡＴＦは次いで周波数でスイープされ得、電力検出器の出力に基づいて周波数成分のパターンを記録する。

特定の周波数における振幅は、次いで、周波数制御によって最大化され得る。

ＤＤＳ周波数は、次いで、わずかに変化され得、電力検出器出力の低下が記録される。

電力検出器出力は、フィルタの帯域幅を推定するために使用され得る。

それに応じて、ＡＴＦループゲインは設定され得る。

高性能ＡＴＦ－ＤＤＳとの従来技術のＤＤＳの性能の比較

ＤＳＰ－ＤＤＳのデータシートは非常に詳細であり得るが、既存のＤＤＳの例と、調整可能なアクティブフィードバックアナログ調整可能フィルタ（ＡＴＦ－ＤＤＳ）と一体化された同じＤＤＳとの間の主要な相違点のいくつかを表１に示す。表１に列挙された結果は、例示のみを目的としており、特定の回路に依存して変化し得ることが理解されるであろう。

見て分かるように、調整可能なアクティブフィードバックアナログフィルタをＤＤＳアーキテクチャに組み込むことは、そのようなアナログフィルタを伴わないＤＤＳに対して、実質的により小さいフットプリントで、線形性とノイズ除去の減少を伴わずに、はるかに低い電力で実質的により高い周波数範囲のシンセサイザをもたらし得る。

いくつかの例では、より低いクロックレート及び／又はより低いビット解像度のＤＡＣを有するＤＤＳのようなより低い解像度のＤＤＳが、ＤＤＳの結果として生じる複数の出力周波数成分のＡＴＦイネーブルされた選択を使用することによって、低歪み正弦波信号を合成するために、１つ又は複数のアナログ調整可能フィルタ（ＡＴＦ）と共に使用され得る。これはまた、任意の周波数で信号を生成するための周波数変換の使用を含み得る。ＡＴＦは、所望の周波数成分及び必要に応じて調整される帯域幅に自動的に調整され、この周波数成分を他の望ましくない周波数成分から分離する。これは、ＡＴＦ通過帯域が、特定のアプリケーション要件に応じて動的にプログラムされ得るので、非常に柔軟な方法であり得る。その他の利点は、以下の能力をふくみ得る：
・ＡＴＦ－ＤＤＳ出力の不要な周波数成分のより多くの抑圧のために帯域幅を狭くする；
・より速い出力変化のために帯域幅を増やす；
・位相及び振幅変調を伴うＡＴＦ－ＤＤＳのために、ＡＴＦを相応の（commensurate）帯域幅に調整する；
・適用され得る任意の周波数ホッピング変調にかかわらず、改善されたスペクトル純度及び位相コヒーレンスをもたらし得る適度な位相及び振幅分解能のＬＵＴから作成される、自己較正の、機敏なＬＯベースの周波数合成の実施を可能にする。

この特許文献では、「有する、含む」という用語は、その非限定的な意味で、その用語の後にあるアイテムが含まれることを意味するために使用されているが、特に言及されていないアイテムは除外されない。不定冠詞「１つの（ａ）」による要素への言及は、文脈が、要素の１つのみが存在することを明らかに要求しない限り、要素の１より多くが存在する可能性を排除しない。

以下の特許請求の範囲は、上記の例及び図面に記載された好ましい実施形態によって限定されるべきではなく、全体としての説明と一致する最も広い解釈が与えられるべきである。

Claims

信号を生成する方法であって、前記方法は：
デジタル信号コンポーネントを使用して、複数の周波数成分を有する合成信号を生成するステップと；
通過帯域を有するアナログフィルタを使用して前記合成信号をフィルタリングするステップであって、前記アナログフィルタは、１つ又は複数の可変共振器と、信号ループに接続された可変ゲインブロックとを有する調整可能なアクティブフィードバック回路を有する、ステップと；
前記アナログフィルタの前記通過帯域が、前記合成信号の複数の周波数成分の１つ又は複数の所望の周波数成分と重複するように、かつ、前記通過帯域が約１％以下の相対帯域幅を有するように、前記アナログフィルタを調整するステップと；を含む、
方法。
前記複数の周波数成分が複数の変換された周波数成分を含むように、前記合成信号を周波数変換するステップをさらに含む、
請求項１に記載の方法。
前記合成信号が周波数変換される前、前記合成信号が周波数変換された後、又は前記合成信号が周波数変換される前後の両方に、前記合成信号をフィルタリングするステップをさらに含む、
請求項２に記載の方法。
前記１つ又は複数の所望の周波数成分が、前記１つ又は複数の所望の周波数成分の０．０１％～０．１％に近い周波数成分の中からフィルタリングされる、
請求項１に記載の方法。
前記アナログフィルタは、複数のアナログフィルタを含む、
請求項１に記載の方法。
前記複数のアナログフィルタは、複数の別個の通過帯域を有する、
請求項５に記載の方法。
前記合成信号を構成するステップ及び前記アナログフィルタを１つ又は複数の異なる所望の周波数成分に調整するステップをさらに含む、
請求項１に記載の方法。
信号を発生するための装置であって、前記装置は：
複数の周波数成分を有する合成信号を生成するシンセサイザと；
前記合成信号を処理するように接続されたアナログフィルタであって、前記アナログフィルタは、前記合成信号をフィルタリングする通過帯域を有し、前記アナログフィルタは、１つ又は複数の可変共振器と、信号ループに接続された可変ゲインブロックとを有する調整可能なアクティブフィードバック回路を有する、アナログフィルタと；
前記シンセサイザ及び前記アナログフィルタに接続されたコントローラであって、前記コントローラは：
前記アナログフィルタの前記通過帯域が前記複数の周波数成分の１つ又は複数の所望の周波数成分と重なるように前記アナログフィルタを調整する命令を含み、前記アナログフィルタは約１％以下の前記通過帯域の相対帯域幅を生成することができる、
コントローラと；を有する、
装置。
前記複数の周波数成分が複数の変換された周波数成分を含むように、前記合成信号を変換するように構成された周波数変換器をさらに有する、
請求項８に記載の装置。
前記アナログフィルタは前記シンセサイザと前記周波数変換器との間に接続され、前記周波数変換器の下流に接続された追加のアナログフィルタをさらに有する、
請求項９に記載の装置。
前記１つ又は複数の所望の周波数成分は、前記１つ又は複数の所望の周波数成分の約０．１％～約１％に近い周波数成分の中からフィルタリングされる、
請求項８に記載の装置。
前記アナログフィルタは、複数のアナログフィルタを含む、
請求項８に記載の装置。
前記シンセサイザは、前記複数の周波数成分を調整するように構成され、前記コントローラは、前記アナログフィルタを異なる１つ又は複数の所望の周波数成分に調整するための命令をさらに含む、
請求項８に記載の装置。