[go: up one dir, main page]

JP2023014357A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2023014357A
JP2023014357A JP2022193916A JP2022193916A JP2023014357A JP 2023014357 A JP2023014357 A JP 2023014357A JP 2022193916 A JP2022193916 A JP 2022193916A JP 2022193916 A JP2022193916 A JP 2022193916A JP 2023014357 A JP2023014357 A JP 2023014357A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
semiconductor film
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022193916A
Other languages
English (en)
Inventor
純一 肥塚
Junichi Hizuka
正美 神長
Masami Kaminaga
行徳 島
Yukinori Shima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023014357A publication Critical patent/JP2023014357A/ja
Priority to JP2024204655A priority Critical patent/JP2025022953A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756Amorphous oxide semiconductors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40Crystalline structures
    • H10D62/405Orientations of crystalline planes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6758Thin-film transistors [TFT] characterised by the insulating substrates

Landscapes

  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)

Abstract

Figure 2023014357000001
【課題】セルフアライン構造の酸化物半導体膜を用いたトランジスタにおいて、高い電気
特性を有し、且つ安定した電気特性を付与したトランジスタを提供する。
【解決手段】酸化物絶縁膜上の酸化物半導体膜と、酸化物半導体膜に接するゲート絶縁膜
と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、酸化物半導体膜と接す
る窒化絶縁膜と、酸化物半導体膜と接する一対の導電膜とを有するトランジスタを備える
半導体装置であって、酸化物半導体膜は、第1の領域と、第2の領域とを有し、第1の領
域は、ゲート絶縁膜と接し、第2の領域は、窒化物絶縁膜及び一対の導電膜と接する。ま
た、少なくとも第2の領域は、不純物元素を有し、第2の領域は、第1の領域と不純物元
素の濃度が異なる。
【選択図】図1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特
に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それら
の駆動方法、またはそれらの製造方法に関する。特に、本発明の一態様は、電界効果トラ
ンジスタを有する半導体装置に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(薄膜トランジ
スタ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路
(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トラ
ンジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られて
いるが、その他の材料として酸化物半導体が注目されている。
酸化物半導体を用いたトランジスタとしては、より高機能な半導体装置への応用のため
に、より高い電気特性が求められている。例えば、トランジスタのチャネル形成領域とな
る酸化物半導体膜の一部の領域上に、ゲート電極、及びゲート絶縁膜を形成したのち、酸
化物半導体膜のゲート電極、及びゲート絶縁膜に覆われていない領域を低抵抗化してソー
ス領域、及びドレイン領域を形成するセルフアライン(自己整合)構造のトランジスタが
報告されている(例えば、特許文献1参照)。
特開2007-220817号公報 特開2011-228622号公報
特許文献1においては、低抵抗のソース領域、及びドレイン領域を自己整合的に形成す
るために、酸化物半導体膜のゲート電極、及びゲート絶縁膜に覆われていない領域に層間
絶縁膜としてプラズマCVD法により窒化シリコン膜を形成し、当該窒化シリコン膜に含
まれる水素を酸化物半導体膜に導入し、低抵抗領域を形成していた。しかしながら、この
方法においては、チャネル形成領域にも水素が拡散する可能性があり、安定した半導体特
性を得ることが難しいという問題があった。
そこで、本発明の一態様は、セルフアライン構造の酸化物半導体膜を用いたトランジス
タにおいて、高い電気特性を有するトランジスタを提供することを課題の一とする。また
は、本発明の一態様は、電気特性のばらつきの少ないトランジスタの作製方法を提供する
ことを課題の一とする。または、本発明の一態様は、消費電力が低減された表示装置の作
製方法を提供する。または、本発明の一態様は、新規な表示装置の作製方法を提供する。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、絶縁膜上の酸化物半導体膜と、酸化物半導体膜の第1の領域と接す
るゲート絶縁膜と、ゲート絶縁膜を介して酸化物半導体膜と重なるゲート電極と、酸化物
半導体膜の第2の領域と接する窒化物絶縁膜と、酸化物半導体膜の第2の領域と接する一
対の導電膜とを有し、第1の領域と第2の領域の不純物元素の濃度が異なるトランジスタ
を有する半導体装置である。なお、第1の領域より第2の領域の不純物元素の濃度が高い
なお、不純物元素は希ガス元素であり、該不純物元素は第1の領域及び第2の領域に含
まれる。または、不純物元素は、水素、ホウ素、窒素、フッ素、アルミニウム、またはリ
ンであり、第2の領域に含まれる。
また、窒化物絶縁膜は、窒化シリコン膜であってもよい。
また、ゲート電極と、窒化物絶縁膜の間に、酸化物絶縁膜を有してもよい。また、ゲー
ト電極は、酸化物半導体膜と同じ金属元素を有してもよい。その場合、ゲート電極は、導
電性を有する酸化物半導体膜で形成される。
本発明の一態様により、セルフアライン構造の酸化物半導体膜を用いたトランジスタに
おいて、高い電気特性を有するトランジスタを提供することができる。または、本発明の
一態様により、電気特性のばらつきの少ない当該トランジスタの作製方法を提供すること
ができる。または、本発明の一態様は、消費電力が低減された表示装置の作製方法を提供
することができる。または、本発明の一態様は、新規な表示装置の作製方法を提供するこ
とができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一態様を示す断面図及び拡大図。 半導体装置の一態様を示す断面図。 酸化物半導体の断面TEM像および局所的なフーリエ変換像。 酸化物半導体膜のナノビーム電子回折パターンを示す図、および透過電子回折測定装置の一例を示す図。 透過電子回折測定による構造解析の一例を示す図、および平面TEM像。 実施の形態に係る、表示装置のブロック図及び回路図。 実施の形態に係る、電子機器。 計算に用いたモデルを説明する図。 Loff領域におけるドナー密度とId-Vg特性の関係を説明する図。 Loff領域のドナー密度に対するオン電流と電界効果移動度の関係を説明する図。 Loff領域におけるドナー密度とId-Vg特性の関係を説明する図。 抵抗率の温度依存性を説明する図。 トランジスタの構造を説明する断面図及び拡大図。 トランジスタの構造を説明する断面図及び拡大図。 トランジスタの構造を説明する断面図及び拡大図。 InGaZnO結晶構造を説明する図。 水素に関する欠陥の形成エネルギーを説明する図。 -H間距離に対する相対エネルギーを説明する図。 内から水素が抜け出す経路およびエネルギー変化を説明する図。 水素の拡散経路およびエネルギー変化を説明する図。 水素に関する欠陥の形成エネルギーを説明する図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する
。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱するこ
となく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される
。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、
実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、
必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書等における「第1」、「第2」、「第3」などの序数詞は、構成要素の
混同を避けるために付すものであり、数的に限定するものではないことを付記する。
なお、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」ま
たは「直下」であることを限定するものではない。例えば、「ゲート絶縁膜上のゲート電
極」の表現であれば、ゲート絶縁膜とゲート電極との間に他の構成要素を含むものを除外
しない。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に
限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり
、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「
配線」が一体となって形成されている場合なども含む。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合
や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このた
め、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いること
ができるものとする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
(実施の形態1)
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図1乃至図4を
用いて説明する。
図1に、半導体装置に含まれるトランジスタの一例として、トップゲート・セルフアラ
イン構造のトランジスタの断面図を示す。
図1に示すトランジスタは、基板51上に形成された絶縁膜53と、絶縁膜53上に形
成された酸化物半導体膜55と、酸化物半導体膜55に接するゲート絶縁膜57と、ゲー
ト絶縁膜57と接し、且つ酸化物半導体膜55と重畳するゲート電極59と、を有する。
なお、酸化物半導体膜55は、第1の領域55a及び該第1の領域55aを挟む第2の領
域55b、55cを有する。また、ゲート電極59は、酸化物半導体膜55の第1の領域
55aと重畳する。トランジスタにおいて、第2の領域55b、55cに接する窒化物絶
縁膜65が設けられる。
また、窒化物絶縁膜65に接する絶縁膜67がトランジスタに設けられてもよい。また
、窒化物絶縁膜65及び絶縁膜67の開口部において、酸化物半導体膜55の第2の領域
55b、55cと接する一対の導電膜68、69が、トランジスタに設けられてもよい。
酸化物半導体膜55において、第1の領域55aと、第2の領域55b、55cとは、
不純物元素の濃度が異なる。不純物元素の代表例としては、水素、ホウ素、窒素、フッ素
、アルミニウム、リン、希ガス元素等がある。希ガス元素の代表例としては、ヘリウム、
ネオン、アルゴン、クリプトン及びキセノンがある。
不純物元素が希ガス元素であって、酸化物半導体膜55をスパッタリング法で形成する
場合、第1の領域55a及び第2の領域55b、55cはそれぞれ希ガス元素を含む。さ
らに、第1の領域55aと比較して、第2の領域55b、55cの方が、希ガス元素の濃
度が高い。これは、酸化物半導体膜55がスパッタリング法で形成される場合、スパッタ
リングガスとして希ガスを用いるため、酸化物半導体膜55に希ガスが含まれること、及
び第2の領域55b、55cにおいて、酸素欠損を形成するために、意図的に希ガスを添
加することが原因である。なお、第2の領域55b、55cにおいて、第1の領域55a
と異なる希ガス元素が添加されていてもよい。
不純物元素が、水素、ホウ素、窒素、フッ素、アルミニウム、またはリンの場合、第2
の領域55b、55cにのみ不純物元素を有する。このため、第1の領域55aと比較し
て、第2の領域55b、55cの方が不純物元素の濃度が高い。
また、酸化物半導体膜55において、第1の領域55aと、第2の領域55b、55c
とは、水素の濃度が異なる。具体的には、第1の領域55aと比較して、第2の領域55
b、55cの方が水素の濃度が高い。
酸化物半導体膜55において、窒化物絶縁膜65と接することで、窒化物絶縁膜65に
含まれる水素が酸化物半導体膜55の第2の領域55b、55cに拡散する。この結果、
第1の領域55aと比較して、第2の領域55b、55cの方が水素の濃度が高い。
第2の領域55b、55cの二次イオン質量分析法(SIMS:Secondary
Ion Mass Spectrometry)により得られる水素濃度は、8×10
atoms/cm以上、好ましくは1×1020atoms/cm以上、好ましく
は5×1020atoms/cm以上である。なお、第1の領域55aの二次イオン質
量分析法により得られる水素濃度は、5×1019atoms/cm以下、好ましくは
1×1019atoms/cm以下、好ましくは5×1018atoms/cm以下
、好ましくは1×1018atoms/cm以下、好ましくは5×1017atoms
/cm以下、好ましくは1×1016atoms/cm以下である。
第1の領域55aの水素濃度を上記範囲とすることで、第1の領域55aにおけるキャ
リアである電子の生成を抑制することが可能である。この結果、トランジスタは、しきい
値電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
酸化物半導体膜に含まれる酸素欠損と水素の相互作用により、酸化物半導体膜の抵抗率
が低減する。具体的には、酸化物半導体膜に含まれる酸素欠損に水素が入ることで、キャ
リアである電子が生成される。この結果、導電率が高くなる。酸化物半導体膜55におい
て、第1の領域55aと比較して、第2の領域55b、55cは、水素濃度が高く、且つ
不純物元素の添加による酸素欠損量が多い。このため、代表的には、第2の領域55b、
55cの抵抗率は、1×10-3Ωcm以上1×10Ωcm未満、さらに好ましくは、
抵抗率が1×10-3Ωcm以上1×10-1Ωcm未満である。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素
欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体
は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体とい
うことができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に
対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物
半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸
化物半導体と同程度の透光性を有する。
よって、トランジスタにおいて、第2の領域55b、55cは、酸化物導電体で形成さ
れている。また、第2の領域55b、55cは、低抵抗領域として機能する。よって、図
1に示す構造のトランジスタは、オン電流が高い。
また、本実施の形態に示すトランジスタは、第2の領域55b、55cに、不純物元素
の添加することで、酸素欠損を形成し、且つ水素を添加している。このため、第2の領域
55b、55cにおける抵抗率を低減することが可能であるとともに、トランジスタごと
の第2の領域55b、55cの抵抗率のばらつきを低減することが可能である。すなわち
、第2の領域に不純物元素を添加することで、第2の領域55b、55cの抵抗率の制御
が可能である。
以下に、図1に示す構成の詳細について説明する。
基板51としては、様々な基板を用いることができ、特定のものに限定されることはな
い。基板の一例としては、半導体基板(例えば単結晶基板またはシリコン基板)、SOI
基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、
ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを
有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィ
ルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウ
ケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム
、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテ
レフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォ
ン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の合
成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化
ビニル、またはポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイ
ミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基
板、単結晶基板、またはSOI基板などを用いてトランジスタを製造することによって、
特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいト
ランジスタを製造することができる。このようなトランジスタによって回路を構成すると
、回路の低消費電力化、または回路の高集積化を図ることができる。
また、基板51として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成
してもよい。または、基板51とトランジスタの間に剥離層を設けてもよい。剥離層は、
その上に半導体装置を一部あるいは全部完成させた後、基板51より分離し、他の基板に
転載するのに用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の
基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン
膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成
等を用いることができる。
トランジスタが転載される基板の一例としては、上述したトランジスタを形成すること
が可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィ
ルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン
、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、
再生ポリエステル)などを含む)、皮革基板、またはゴム基板などがある。これらの基板
を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの
形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる
絶縁膜53は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することが
できる。なお、酸化物半導体膜55との界面特性を向上させるため、絶縁膜53において
少なくとも酸化物半導体膜55と接する領域は酸化物絶縁膜で形成することが好ましい。
また、絶縁膜53として加熱により酸素を放出する酸化絶縁膜を用いることで、加熱処理
により絶縁膜53に含まれる酸素を、酸化物半導体膜55に移動させることが可能である
ため好ましい。
絶縁膜53として、例えば酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜
、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜またはGa
-Zn酸化物膜などを用いればよく、積層または単層で設けることができる。
酸化物半導体膜55は、代表的には、In-Ga酸化物膜、In-Zn酸化物膜、In
-M-Zn酸化物膜(Mは、Al、Ga、Y、Zr、Sn、La、Ce、またはNd)等
の金属酸化物膜で形成される。なお、酸化物半導体膜55は、透光性を有する。
なお、酸化物半導体膜55がIn-M-Zn酸化物であるとき、InとMの原子数比率
は、InおよびMの和を100atomic%としたときInが25atomic%より
多く、Mが75atomic%未満、さらに好ましくはInが34atomic%より多
く、Mが66atomic%未満とする。
酸化物半導体膜55は、エネルギーギャップが2eV以上、好ましくは2.5eV以上
、より好ましくは3eV以上である。
酸化物半導体膜55の厚さは、3nm以上200nm以下、好ましくは3nm以上10
0nm以下、さらに好ましくは3nm以上50nm以下とする。
酸化物半導体膜55がIn-M-Zn酸化物膜(MはAl、Ga、Y、Zr、Sn、L
a、Ce、またはNd)の場合、In-M-Zn酸化物膜を成膜するために用いるスパッ
タリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好まし
い。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn
=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、I
n:M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1
:2等が好ましい。なお、成膜される酸化物半導体膜55の原子数比はそれぞれ、誤差と
して上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス4
0%の変動を含む。
また、酸化物半導体膜55において、第14族元素の一つであるシリコンや炭素が含ま
れると、酸化物半導体膜55において酸素欠損が増加し、n型化してしまう。このため、
酸化物半導体膜55におけるシリコンや炭素の濃度(二次イオン質量分析法により得られ
る濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms
/cm以下とする。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性
(ノーマリーオフ特性ともいう。)を有する。
また、酸化物半導体膜55において、二次イオン質量分析法により得られるアルカリ金
属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは
2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸
化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大
してしまうことがある。このため、酸化物半導体膜55のアルカリ金属またはアルカリ土
類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプ
ラスとなる電気特性(ノーマリーオフ特性ともいう。)を有する。
また、酸化物半導体膜55に窒素が含まれていると、キャリアである電子が生じ、キャ
リア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用い
たトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜におい
て、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法に
より得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
酸化物半導体膜55の不純物を低減することで、酸化物半導体膜のキャリア密度を低減
することができる。このため、酸化物半導体膜17は、キャリア密度が1×1017個/
cm以下、好ましくは1×1015個/cm以下、好ましくは1×1013個/cm
以下、好ましくは1×1011個/cm以下である。
酸化物半導体膜55として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を
用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。こ
こでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損量の少ない)ことを高純度真
性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物
半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合があ
る。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値
電圧がプラスとなる電気特性(ノーマリーオフ特性ともいう。)になりやすい。また、高
純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、
トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性で
ある酸化物半導体膜は、オフ電流が著しく小さく、ソース電極とドレイン電極間の電圧(
ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナラ
イザの測定限界以下、すなわち1×10-13A以下という特性を得ることができる。従
って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動
が小さく、信頼性の高いトランジスタとなる場合がある。
また、酸化物半導体膜55は、例えば非単結晶構造でもよい。非単結晶構造は、例えば
、後述するCAAC-OS(C Axis Aligned Crystalline
Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または
非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CA
AC-OSは最も欠陥準位密度が低い。
なお、酸化物半導体膜55が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、CAAC-OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい
。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAA
C-OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合が
ある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領
域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有
する場合がある。
ゲート絶縁膜57は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成する
ことができる。なお、酸化物半導体膜55との界面特性を向上させるため、ゲート絶縁膜
57において少なくとも酸化物半導体膜55と接する領域は酸化物絶縁膜で形成すること
が好ましい。ゲート絶縁膜57として、例えば酸化シリコン膜、酸化窒化シリコン膜、窒
化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化ガリ
ウム膜またはGa-Zn酸化物膜などを用いればよく、積層または単層で設けることがで
きる。
また、ゲート絶縁膜57として、酸素、水素、水等のブロッキング効果を有する絶縁膜
を設けることで、酸化物半導体膜55からの酸素の外部への拡散と、外部から酸化物半導
体膜55への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効
果を有する絶縁膜としては、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウ
ム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニ
ウム膜、酸化窒化ハフニウム膜等がある。
また、ゲート絶縁膜57として、ハフニウムシリケート(HfSiO)、窒素が添加
されたハフニウムシリケート(HfSi)、窒素が添加されたハフニウムアル
ミネート(HfAl)、酸化ハフニウム、酸化イットリウムなどのhigh-
k材料を用いることでトランジスタのゲートリークを低減できる。
ゲート絶縁膜57の厚さは、5nm以上400nm以下、より好ましくは10nm以上
300nm以下、より好ましくは50nm以上250nm以下とするとよい。
ゲート電極59は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッ
ケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成
分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる
。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用い
てもよい。また、ゲート電極13は、単層構造でも、二層以上の積層構造としてもよい。
例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、ア
ルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二
層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒
化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜
を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにそ
の上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその
上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、
タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた元
素の一または複数組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、ゲート電極59は、インジウム錫酸化物、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを含む
インジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記
透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
窒化物絶縁膜65として、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化
酸化アルミニウム等を用いて形成することができる。窒化物絶縁膜65に含まれる水素濃
度は、1×1022atoms/cm以上であると好ましい。
一対の導電膜68、69は、アルミニウム、チタン、クロム、ニッケル、銅、イットリ
ウム、ジルコニウム、モリブデン、鉄、コバルト、銀、タンタル、またはタングステンな
どの金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例え
ば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、チタン
膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層す
る二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタ
ン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、マンガ
ンを含む銅膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン
膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチ
タン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と
、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層
し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造、マンガン
を含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等
がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよ
い。
絶縁膜67は、絶縁膜53またはゲート絶縁膜57の材料を適宜用いることができる。
次に、図1に示すトランジスタの作製方法について、図2及び図3を用いて説明する。
トランジスタ10を構成する膜(絶縁膜、酸化物半導体膜、金属酸化物膜、導電膜等)
は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積(
PLD)法を用いて形成することができる。あるいは、塗布法や印刷法で形成することが
できる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法
が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD(有機金属
化学気相堆積)法やALD(原子層成膜)法を使ってもよい。
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが
順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば
、それぞれのスイッチングバルブ(高速バルブともよぶ。)を切り替えて2種類以上の原
料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガ
スと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の
原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリ
アガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。
また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第
2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原子層
を成膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単原子
層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆
性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数に
よって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを
作製する場合に適している。
図2(A)に示すように、基板51上に、絶縁膜53及び酸化物半導体膜54を形成す
る。
絶縁膜53は、スパッタリング法、CVD法、蒸着法、パルスレーザー堆積(PLD)
法、印刷法、塗布法等を適宜用いて形成することができる。また、基板51上に絶縁膜を
形成した後、該絶縁膜に酸素を添加して、絶縁膜53を形成することができる。絶縁膜に
添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等が
ある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等
がある。
酸化物半導体膜54の形成方法について以下に説明する。絶縁膜53上にスパッタリン
グ法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱CVD法等により
酸化物半導体膜を形成する。次に、酸化物半導体膜上にリソグラフィ工程によりマスクを
形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図2(A
)に示すように、酸化物半導体膜54を形成することができる。この後、マスクを除去す
る。
また、酸化物半導体膜54として印刷法を用いることで、素子分離された酸化物半導体
膜54を直接形成することができる。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、RF電源装置、AC電源装置、DC電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合
ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス
比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を150℃以上750℃以下、好ましくは150℃以上450℃以下、さらに好まし
くは200℃以上350℃以下として、酸化物半導体膜を成膜することで、CAAC-O
S膜を形成することができる。
また、後述するCAAC-OS膜を成膜するために、以下の条件を適用することが好ま
しい。
成膜時の不純物混入を抑制することで、不純物によって結晶状態が崩れることを抑制で
きる。例えば、成膜室内に存在する不純物濃度(水素、水、二酸化炭素及び窒素など)を
低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が
-80℃以下、好ましくは-100℃以下である成膜ガスを用いる。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメー
ジを軽減すると好ましい。成膜ガス中の酸素割合は、30体積%以上、好ましくは100
体積%とする。
また、酸化物半導体膜を形成した後、加熱処理を行い、酸化物半導体膜の脱水素化また
は脱水化をしてもよい。加熱処理の温度は、代表的には、150℃以上基板歪み点未満、
好ましくは250℃以上450℃以下、更に好ましくは300℃以上450℃以下とする
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行う。または、不活性ガス雰囲気で加熱した後、酸素雰囲
気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれな
いことが好ましい。処理時間は3分以上24時間以下とする。
該加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜することで、さらには酸化物半導体膜を形成した後
、加熱処理を行うことで、酸化物半導体膜において、水素濃度を5×1019atoms
/cm以下、より好ましくは1×1019atoms/cm以下、5×1018at
oms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは
5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm
以下とすることができる。
ALDを利用する成膜装置により酸化物半導体膜、例えばIn-Ga-Zn-O膜を成
膜する場合には、In(CHガスとOガスを順次繰り返し導入してIn-O層を
形成し、その後、Ga(CHガスとOガスを同時に導入してGa-O層を形成し
、更にその後Zn(CHとOガスを同時に導入してZn-O層を形成する。なお
、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてIn-Ga-O層
やIn-Zn-O層、Ga-Zn-O層などの混合化合物層を形成してもよい。なお、O
ガスに変えてAr等の不活性ガスでバブリングしたHOガスを用いてもよいが、Hを
含まないOガスを用いる方が好ましい。また、In(CHガスにかえて、In(
ガスを用いてもよい。また、Ga(CHガスにかえて、Ga(C
ガスを用いてもよい。また、Zn(CHガスを用いてもよい。
ここでは、スパッタリング法により、厚さ35nmの酸化物半導体膜を形成した後、当
該酸化物半導体膜上にマスクを形成し、酸化物半導体膜の一部を選択的にエッチングする
。次に、マスクを除去した後、窒素及び酸素を含む混合ガス雰囲気で加熱処理を行うこと
で、酸化物半導体膜54を形成する。
なお、加熱処理は、350℃より高く650℃以下、好ましくは450℃以上600℃
以下で行うことで、後述するCAAC化率が、60%以上100%未満、好ましくは80
%以上100%未満、好ましくは90%以上100%未満、より好ましくは95%以上9
8%以下である酸化物半導体膜を得ることができる。また、水素、水等の含有量が低減さ
れた酸化物半導体膜を得ることが可能である。すなわち、不純物濃度が低く、欠陥準位密
度の低い酸化物半導体膜を形成することができる。
次に、図2(B)に示すように、絶縁膜56を形成した後、ゲート電極59を形成する
絶縁膜56は、のちの工程によりゲート絶縁膜となる絶縁膜である。絶縁膜56は、ス
パッタリング法、CVD法、真空蒸着法、パルスレーザー堆積(PLD)法、熱CVD法
等で形成する。
絶縁膜56として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガス
としては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコン
を含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等が
ある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜56として酸化ガリウム膜を形成する場合、MOCVD(Metal O
rganic Chemical Vapor Deposition)法を用いて形成
することができる。
また、絶縁膜56として、MOCVD法やALD法などの熱CVD法を用いて、酸化ハ
フニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウム
アルコキシド溶液、代表的にはテトラキスジメチルアミドハフニウム(TDMAH))を
気化させた原料ガスと、酸化剤としてオゾン(O)の2種類のガスを用いる。なお、テ
トラキスジメチルアミドハフニウムの化学式はHf[N(CHである。また、
他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
また、絶縁膜56として、MOCVD法やALD法などの熱CVD法を用いて、酸化ア
ルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメ
チルアルミニウムTMAなど)を気化させた原料ガスと、酸化剤としてHOの2種類の
ガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CHである。また
、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミ
ニウム、アルミニウムトリス(2,2,6,6-テトラメチル-3,5-ヘプタンジオナ
ート)などがある。なお、ALD法で形成することで、被覆率が高く、膜厚の薄い絶縁膜
56を形成することが可能である。
また、絶縁膜56として、MOCVD法やALD法などの熱CVD法を用いて、酸化シ
リコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含
まれる塩素を除去し、酸化性ガス(O、一酸化二窒素)のラジカルを供給して吸着物と
反応させる。
ここでは、絶縁膜56として、プラズマCVD法により酸化窒化シリコン膜を形成する
ゲート電極59の形成方法を以下に示す。はじめに、スパッタリング法、真空蒸着法、
パルスレーザー堆積(PLD)法、熱CVD法等により導電膜を形成し、導電膜上にリソ
グラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜の一部をエッチン
グして、ゲート電極59を形成する。この後、マスクを除去する。
なお、ゲート電極59は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジ
ェット法等で形成してもよい。
また、ALDを利用する成膜装置により導電膜としてタングステン膜を成膜することが
できる。この場合には、WFガスとBガスを順次繰り返し導入して初期タングス
テン膜を形成し、その後、WFガスとHガスを同時に導入してタングステン膜を形成
する。なお、Bガスに代えてSiHガスを用いてもよい。
次に、図2(C)に示すように、ゲート電極59をマスクとして絶縁膜56をエッチン
グして、ゲート絶縁膜57を形成する。
次に、図2(D)に示すように、ゲート電極59をマスクとして、酸化物半導体膜54
に不純物元素62を添加する。この結果、酸化物半導体膜においてゲート電極59に覆わ
れていない領域に不純物元素62が添加される。なお、不純物元素62の添加によるダメ
ージを受け、酸化物半導体膜には、欠陥、代表的には酸素欠損が形成される。
不純物元素62の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処
理法等がある。
不純物元素62の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すれ
ばよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧10kV、ドーズ
量は1×1013ions/cm以上1×1016ions/cm以下とすればよく
、例えば、1×1014ions/cmとすればよい。また、イオン注入法でリンイオ
ンの添加を行う場合、加速電圧30kV、ドーズ量は1×1013ions/cm以上
5×1016ions/cm以下とすればよく、例えば、1×1015ions/cm
とすればよい。
なお、不純物元素62の代わりに、酸化物半導体膜54に紫外線等を照射して、酸化物
半導体膜54に酸素欠損を形成してもよい。または、酸化物半導体膜54にレーザ光を照
射して、酸化物半導体膜54に酸素欠損を形成してもよい。
次に、図3(A)に示すように、酸化物半導体膜54、ゲート絶縁膜57、及びゲート
電極59上に、窒化物絶縁膜64を形成する。窒化物絶縁膜64の形成方法としては、ス
パッタリング法、CVD法、真空蒸着法、パルスレーザー堆積(PLD)法等がある。
窒化物絶縁膜64には水素が含まれているため、酸化物半導体膜54において、不純物
元素が添加された領域と窒化物絶縁膜64とが接することで、窒化物絶縁膜64に含まれ
る水素が、酸化物半導体膜であって、且つ不純物元素が添加された領域に移動する。この
結果、不純物元素が添加されない第1の領域55a及び不純物元素及び水素を含む第2の
領域55b、55cを有する酸化物半導体膜55が形成される。なお、第2の領域55b
、55cに含まれる水素は一部拡散するため、第2の領域55b、55cの一部はゲート
絶縁膜57と重なる場合がある。
第2の領域55b、55cは、第1の領域55aを挟む。
また、第2の領域55b、55cは、不純物元素の添加により生じた酸素欠損、及び水
素が含まれる。酸素欠損及び水素の相互作用により、第2の領域55b、55cは導電性
が高くなる。すなわち、第2の領域55b、55cは、低抵抗領域となる。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上基板
歪み点未満、好ましくは200℃以上450℃以下、更に好ましくは300℃以上450
℃以下とする。当該工程により、第2の領域55b、55cの導電性がさらに高まる。
次に、図3(B)に示すように、絶縁膜66を形成してもよい。絶縁膜66を形成する
ことで、のちに形成される一対の導電膜と、ゲート電極59との間における寄生容量を低
減することができる。
次に、窒化物絶縁膜64及び絶縁膜66に開口部を形成し、第2の領域55b、55c
の一部を露出させた後、一対の導電膜68、69を形成する(図3(C)参照。)。
一対の導電膜68、69は、ゲート電極59と同様の形成方法を適宜用いることができ
る。
以上の工程により、トランジスタを作製することができる。
本実施の形態に示すトランジスタは、ゲート電極59と、一対の導電膜68、69が重
なる領域がないため、寄生容量を低減することが可能であり、オン電流が大きい。また、
本実施の形態に示すトランジスタは、安定して抵抗率の低い領域を形成可能なため、従来
と比べ、オン電流は向上し、電気特性のバラツキは低減する。
<トランジスタのId-Vg特性とオフセット領域のドナー密度について>
ここで、トランジスタのId-Vg特性とオフセット領域のドナー密度について計算し
た結果を説明する。
計算に使用したモデルを図18に示す。図18に示すトランジスタは、基板51と、基
板51上に形成された絶縁膜52と、絶縁膜52上に形成された絶縁膜53と、絶縁膜5
3上に形成される酸化物半導体膜55と、酸化物半導体膜55に接するゲート絶縁膜57
と、ゲート絶縁膜57と接するゲート電極59と、を有する。なお、酸化物半導体膜55
は、第1の領域55a及び該第1の領域55aを挟む第2の領域55b、55cを有する
。ゲート電極59は、酸化物半導体膜55の第1の領域55aと重畳する。第2の領域5
5bは、導電膜68と接するソース領域またはドレイン領域(以下、S/D領域と示す。
)55b_2と、第1の領域55a及びS/D領域55b_2の間のオフセット領域(以
下、Loff領域という。)55b_1と、領域55b_3とを有する。また、第2の領
域55cは、導電膜69と接するS/D領域55c_2と、第1の領域55a及びS/D
領域55c_2の間のLoff領域55c_1と、領域55c_3とを有する。Loff
領域55b_1、55c_1はゲート電極59と重ならない。トランジスタにおいて、第
2の領域55b、55cに接する窒化物絶縁膜65が設けられる。
また、窒化物絶縁膜65に接する絶縁膜67がトランジスタに設けられる。窒化物絶縁
膜65及び絶縁膜67の開口部において、酸化物半導体膜55の第2の領域55b、55
cと接する一対の導電膜68、69が、トランジスタに設けられる。
次に、計算に用いたパラメータを表1に示す。
Figure 2023014357000002
トランジスタは、Loff領域55b_1、55c_1を有する。Loff領域55b
_1、55c_1のドナー密度が小さいと、Loff領域55b_1、55c_1が寄生
抵抗となってしまい、オン電流の低下の原因となる。そこで図18に示したモデル及び表
1に示したパラメータを使って、Loff領域55b_1、55c_1のドナー密度と、
トランジスタのId-Vg特性の関係を計算した。Loff領域のドナー密度を1×10
14[1/cm]、1×1015[1/cm]、1×1016[1/cm]、1×
1017[1/cm]、1×1018[1/cm]、1×1019[1/cm]と
して、トランジスタのId-Vg特性を計算した結果を、図19示す。
図19に示したグラフから分かるように、Loff領域のドナー密度が低いときには、
オン電流が低く、移動度も劣化している。一方Loff領域のドナー密度が高いときは、
オン電流や移動度の劣化は認められず、優れたId-Vg特性が得られている。
次に、図20にオン電流と移動度(飽和移動度の最大値)をドナー密度に対してプロッ
トしたグラフを示す。図20において、左縦軸はオン電流を示し、右縦軸は移動度をし、
横軸は、Loff領域におけるドナー密度の指数を示す。また、図20において、四角印
はゲート電圧が10Vのときのオン電流を示し、三角印は、ゲート電圧が20Vのときの
オン電流を示し、菱型印は、ゲート電圧が10Vのときの移動度を示す。
図20から、優れたオン電流や移動度を得るためには、理想系のトランジスタにおいて
は少なくとも1×1018[1/cm]のドナーをLoff領域に添加することが必要
となることが分かる。
次に、トランジスタの飽和特性を調べるために、Id-Vd特性を計算した結果を図2
1に示す。なお、図21において、グラフごとに縦軸のスケールが異なっている。
図21に示したId-Vd特性において、Loff領域のドナー密度が1×1017
1/cm]以下のモデルでは、線形領域のId-Vd曲線の形状が、通常のFETの特
性とは異なっていることが分かる。一方、Loff領域のドナー密度が1×1018[1
/cm]以上のモデルでは、線形領域、飽和領域ともに優れた特性を示す。
以上の計算結果から、少なくとも1×1018[1/cm]のドナーをLoff領域
に導入することで、優れたId-Vd特性のトランジスタを作製するが可能であることが
分かる。
<酸化物導電体膜>
ここで、酸化物導電体で形成される膜(以下、酸化物導電体膜という。)における、抵
抗率の温度依存性について、図22を用いて説明する。
ここでは、酸化物導電体膜を有する試料を作製した。酸化物導電体膜としては、酸化物
半導体膜が窒化シリコン膜に接することで形成された酸化物導電体膜(OC_SiN
、ドーピング装置において酸化物半導体膜にアルゴンが添加され、且つ窒化シリコン膜と
接することで形成された酸化物導電体膜(OC_Ar dope+SiN)、またはプ
ラズマ処理装置において酸化物半導体膜がアルゴンプラズマに曝され、且つ窒化シリコン
膜と接することで形成された酸化物導電体膜(OC_Ar plasma+SiN)を
作製した。なお、窒化シリコン膜は、水素を含む。
酸化物導電体膜(OC_SiN)を含む試料の作製方法を以下に示す。ガラス基板上
に、厚さ400nmの酸化窒化シリコン膜をプラズマCVD法により形成した後、酸素プ
ラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加熱により酸素を放
出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコ
ン膜上に、原子数比がIn:Ga:Zn=1:1:1.2のIn-Ga-Zn酸化物をス
パッタリングターゲットに用いたスパッタリング法により、厚さ100nmのIn-Ga
-Zn酸化物膜を形成し、450℃の窒素雰囲気で加熱処理した後、450℃の窒素及び
酸素の混合ガス雰囲気で加熱処理した。次に、プラズマCVD法で、厚さ100nmの窒
化シリコン膜を形成した。次に、350℃の窒素及び酸素の混合ガス雰囲気で加熱処理し
た。
酸化物導電体膜(OC_Ar dope+SiN)を含む試料の作製方法を以下に示
す。ガラス基板上に、厚さ400nmの酸化窒化シリコン膜をプラズマCVD法により形
成した後、酸素プラズマに曝し、酸素イオンを酸化窒化シリコン膜に添加することで、加
熱により酸素を放出する酸化窒化シリコン膜を形成した。次に、加熱により酸素を放出す
る酸化窒化シリコン膜上に、原子数比がIn:Ga:Zn=1:1:1.2のIn-Ga
-Zn酸化物をスパッタリングターゲットに用いたスパッタリング法により、厚さ100
nmのIn-Ga-Zn酸化物膜を形成し、450℃の窒素雰囲気で加熱処理した後、4
50℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。次に、ドーピング装置を用いて
、In-Ga-Zn酸化物膜に、加速電圧を10kVとし、ドーズ量が5×1014/c
のアルゴンを添加して、In-Ga-Zn酸化物膜に酸素欠損を形成した。次に、プ
ラズマCVD法で、厚さ100nmの窒化シリコン膜を形成した。次に、350℃の窒素
及び酸素の混合ガス雰囲気で加熱処理した。
酸化物導電体膜(OC_Ar plasma+SiN)を含む試料の作製方法を以下
に示す。ガラス基板上に、厚さ400nmの酸化窒化シリコン膜をプラズマCVD法によ
り形成した後、酸素プラズマに曝すことで、加熱により酸素を放出する酸化窒化シリコン
膜を形成した。次に、加熱により酸素を放出する酸化窒化シリコン膜上に、原子数比がI
n:Ga:Zn=1:1:1.2のIn-Ga-Zn酸化物をスパッタリングターゲット
に用いたスパッタリング法により、厚さ100nmのIn-Ga-Zn酸化物膜を形成し
、450℃の窒素雰囲気で加熱処理した後、450℃の窒素及び酸素の混合ガス雰囲気で
加熱処理した。次に、プラズマ処理装置において、アルゴンプラズマを発生させ、加速さ
せたアルゴンイオンをIn-Ga-Zn酸化物膜に衝突させることで酸素欠損を形成した
。次に、プラズマCVD法で、厚さ100nmの窒化シリコン膜を形成した。次に、35
0℃の窒素及び酸素の混合ガス雰囲気で加熱処理した。
次に、各試料の抵抗率を測定した結果を図22に示す。ここで、抵抗率の測定は4端子
のvan-der-Pauw法で行った。図22において、横軸は測定温度を示し、縦軸
は抵抗率を示す。また、酸化物導電体膜(OC_SiN)の測定結果を四角印で示し、
酸化物導電体膜(OC_Ar dope+SiN)の測定結果を丸印で示し、酸化物導
電体膜(OC_Ar plasma+SiN)の測定結果を三角印で示す。
なお、図示しないが、窒化シリコン膜と接しない酸化物半導体膜は、抵抗率が高く、抵
抗率の測定が困難であった。このため、酸化物導電体膜は、酸化物半導体膜より抵抗率が
低いことがわかる。
図22からわかるように、酸化物導電体膜(OC_Ar dope+SiN)及び酸
化物導電体膜(OC_Ar plasma+SiN)は、酸素欠損及び水素を含むため
、抵抗率の変動が小さい。代表的には、80K以上290K以下において、抵抗率の変動
率は、±20%未満である。または、150K以上250K以下において、抵抗率の変動
率は、±10%未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェ
ルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜をトラ
ンジスタのソース領域及びドレイン領域として用いることで、酸化物導電体膜とソース電
極及びドレイン電極として機能する導電膜との接触がオーミック接触となり、酸化物導電
体膜とソース電極及びドレイン電極として機能する導電膜との接触抵抗を低減できる。ま
た、酸化物導電体の抵抗率は温度依存性が低いため、酸化物導電体膜とソース電極及びド
レイン電極として機能する導電膜との接触抵抗の変動量が少なく、信頼性の高いトランジ
スタを作製することが可能である。
<変形例1>
ここでは、本実施の形態に示すトランジスタの変形例について、図23乃至図25を用
いて説明する。図23に示すトランジスタは、基板821上の絶縁膜824上に形成され
た酸化物半導体膜828と、酸化物半導体膜828に接する絶縁膜837と、絶縁膜83
7と接し且つ酸化物半導体膜828と重畳する導電膜840と、を有する。なお、絶縁膜
837は、ゲート絶縁膜としての機能を有する。また、導電膜840は、ゲート電極とし
ての機能を有する。
また、酸化物半導体膜828に接する絶縁膜846、及び絶縁膜846に接する絶縁膜
847が、トランジスタに設けられている。また、絶縁膜846及び絶縁膜847の開口
部において、酸化物半導体膜828と接する導電膜856、857が、トランジスタに設
けられている。なお、導電膜856、857は、ソース電極及びドレイン電極としての機
能を有する。また、絶縁膜847及び導電膜856、857と接する絶縁膜862が設け
られている。
なお、本実施の形態に示すトランジスタの構成要素、並び該構成要素に接する導電膜及
び絶縁膜は、他の実施の形態に示すトランジスタの構成、並びに該構成に接する導電膜及
び絶縁膜を適宜用いることができる。
図23(A)に示すトランジスタにおいて、酸化物半導体膜828は、導電膜840と
重なる領域に形成される領域828aと、領域828aを挟み、且つ不純物元素を含む領
域828b、828cとを有する。また、導電膜856、857は、領域828b、82
8cと接する。領域828aはチャネル領域として機能する。領域828b、828cは
、領域828aと比較して、抵抗率が低く、低抵抗領域ということができる。また、領域
828b、828cは、ソース領域及びドレイン領域として機能する。
または、図23(B)に示すトランジスタのように、酸化物半導体膜828において、
導電膜856、857と接する領域828d、828eに、不純物元素が添加されていな
くともよい。この場合、導電膜856、857と接する領域828d、828eと領域8
28aとの間に、不純物元素を有する領域828b、828cを有する。なお、領域82
8d、828eは、導電膜856、857に電圧が印加されると導電性を有するため、ソ
ース領域及びドレイン領域としての機能を有する。
なお、図23(B)に示すトランジスタは、導電膜856、857を形成した後、導電
膜840及び導電膜856、857をマスクとして、不純物元素を酸化物半導体膜に添加
することで、形成できる。
導電膜840において、導電膜840の端部がテーパ形状であってもよい。即ち、絶縁
膜837及び導電膜840が接する面と、導電膜840の側面となす角度θ1が、90°
未満、または10°以上85°以下、または15°以上85°以下、または30°以上8
5°以下、または45°以上85°以下、または60°以上85°以下であってもよい。
角度θ1を、90°未満、または10°以上85°以下、または15°以上85°以下、
または30°以上85°以下、または45°以上85°以下、または60°以上85°以
下とすることで、絶縁膜837及び導電膜840の側面における絶縁膜846の被覆性を
高めることが可能である。
次に、領域828b、828cの変形例について説明する。なお、図23(C)乃至図
23(F)は、図23(A)に示す酸化物半導体膜828の近傍の拡大図である。ここで
は、チャネル長Lは、一対の不純物元素を含む領域の間隔である。
図23(C)に示すように、チャネル長方向の断面形状において、領域828a及び領
域828b、828cの境界が、絶縁膜837を介して、導電膜840の端部と、一致ま
たは略一致している。即ち、上面形状において、領域828a及び領域828b、828
cの境界が、導電膜840の端部と、一致または該略一致している。
または、図23(D)に示すように、チャネル長方向の断面形状において、領域828
aが、導電膜840の端部と重ならない領域を有する。該領域はオフセット領域としての
機能を有する。チャネル長方向におけるオフセット領域の長さをLoffと示す。なお、
オフセット領域が複数ある場合は、一つのオフセット領域の長さをLoffという。L
ffは、チャネル長Lに含まれる。また、Loffは、チャネル長Lの20%未満、また
は10%未満、または5%未満、または2%未満である。
または、図23(E)に示すように、チャネル長方向の断面形状において、領域828
b、828cが、絶縁膜837を介して、導電膜840と重なる領域を有する。該領域は
オーバーラップ領域としての機能を有する。チャネル長方向におけるオーバーラップ領域
の長さをLovと示す。Lovは、チャネル長Lの20%未満、または10%未満、また
は5%未満、または2%未満である。
または、図23(F)に示すように、チャネル長方向の断面形状において、領域828
aと領域828bの間に領域828fを有し、領域828aと領域828cの間に領域8
28gを有する。領域828f、828gは、領域828b、828cより不純物元素の
濃度が低く、抵抗率が高い。ここでは、領域828f、828gは、絶縁膜837と重な
るが、絶縁膜837及び導電膜840と重なってもよい。
なお、図23(C)乃至図23(F)においては、図23(A)に示すトランジスタの
説明をしたが、図23(B)に示すトランジスタにおいても、図23(C)乃至図23(
F)の構造を適宜適用することができる。
図24(A)に示すトランジスタは、絶縁膜837の端部が、導電膜840の端部より
外側に位置する。即ち、絶縁膜837が、導電膜840から迫り出した形状を有する。領
域828aから絶縁膜846を遠ざけることが可能であるため、絶縁膜846に含まれる
窒素、水素等が、チャネル領域として機能する領域828aに入り込むのを抑制すること
ができる。
図24(B)に示すトランジスタは、絶縁膜837及び導電膜840がテーパ形状であ
り、且つそれぞれのテーパ部の角度が異なる。即ち、絶縁膜837及び導電膜840が接
する面と、導電膜840の側面のなす角度θ1と、酸化物半導体膜828及び絶縁膜83
7が接する面と、絶縁膜837の側面のなす角度θ2との角度が異なる。角度θ2は、9
0°未満、または30°以上85°以下、または45°以上70°以下であってもよい。
例えば、角度θ2が角度θ1より大きいと、領域828aから絶縁膜846を遠ざけるこ
とが可能であるため、絶縁膜846に含まれる窒素、水素等が、チャネル領域として機能
する領域828aに入り込むのを抑制することができると共に、絶縁膜846の被覆性が
高まる。また、角度θ2が角度θ1より小さいと、トランジスタの微細化が可能である。
次に、領域828b、828cの変形例について、図24(C)乃至図24(F)を用
いて説明する。なお、図24(C)乃至図24(F)は、図24(A)に示す酸化物半導
体膜828の近傍の拡大図である。
図24(C)に示すように、チャネル長方向の断面形状において、領域828a及び領
域828b、828cの境界が、導電膜840の端部と、絶縁膜837を介して、一致ま
たは該略一致している。即ち、上面形状において、領域828a及び領域828b、82
8cの境界が、導電膜840の端部と、一致若しくは略一致している。
または、図24(D)に示すように、チャネル長方向の断面形状において、領域828
aが、導電膜840と重ならない領域を有する。該領域はオフセット領域としての機能を
有する。即ち、上面形状において、領域828b、828cの端部が、絶縁膜837の端
部と、一致または略一致しており、導電膜840の端部と重ならない。
または、図24(E)に示すように、チャネル長方向の断面形状において、領域828
b、828cが、絶縁膜837を介して、導電膜840と重なる領域を有する。該領域を
オーバーラップ領域という。即ち、上面形状において、領域828b、828cの端部が
、導電膜840と重なる。
または、図24(F)に示すように、チャネル長方向の断面形状において、領域828
aと領域828bの間に領域828fを有し、領域828aと領域828cの間に領域8
28gを有する。領域828f、828gは、領域828b、828cより不純物元素の
濃度が低く、抵抗率が高い。ここでは、領域828f、828gは、絶縁膜837と重な
るが、絶縁膜837及び導電膜840と重なってもよい。
なお、図24(C)乃至図24(F)においては、図24(A)に示すトランジスタの
説明をしたが、図24(B)に示すトランジスタにおいても、図24(C)乃至図24(
F)の構造を適宜適用することが可能である。
図25(A)に示すトランジスタは、導電膜840が積層構造であり、絶縁膜837と
接する導電膜840a、及び導電膜840aに接する導電膜840bを有する。また、導
電膜840aの端部は、導電膜840bの端部より外側に位置する。即ち、導電膜840
aが、導電膜840bから迫り出した形状を有する。
次に、領域828b、828cの変形例について説明する。なお、図25(B)乃至図
25(E)は、図25(A)に示す酸化物半導体膜828の近傍の拡大図である。
図25(B)に示すように、チャネル長方向の断面形状において、領域828a及び領
域828b、828cの境界が、導電膜840に含まれる導電膜840aの端部と、絶縁
膜837を介して、一致または略一致している。即ち、上面形状において、領域828a
及び領域828b、828cの境界が、導電膜840の端部と、一致または略一致してい
る。
または、図25(C)に示すように、チャネル長方向の断面形状において、領域828
aが、導電膜840と重ならない領域を有する。該領域はオフセット領域としての機能を
有する。即ち、上面形状において、領域828b、828cの端部が、導電膜840の端
部と重ならない。
または、図25(D)に示すように、チャネル長方向の断面形状において、領域828
b、828cが、導電膜840、ここでは導電膜840aと重なる領域を有する。該領域
をオーバーラップ領域という。即ち、上面形状において、領域828b、828cの端部
が、導電膜840aと重なる。
または、図25(E)に示すように、チャネル長方向の断面形状において、領域828
aと領域828bの間に領域828fを有し、領域828aと領域828cの間に領域8
28gを有する。不純物元素は、導電膜840aを通過して領域828f、828gに添
加されるため、領域828f、828gは、領域828b、828cより不純物元素の濃
度が低く、抵抗率が高い。なお、ここでは、領域828f、828gは、導電膜840a
と重なるが、導電膜840a及び導電膜840bと重なってもよい。
なお、絶縁膜837の端部が、導電膜840aの端部より外側に位置してもよい。
または、絶縁膜837の側面は湾曲してしてもよい。
または、絶縁膜837がテーパ形状であってもよい。即ち、酸化物半導体膜828及び
絶縁膜837が接する面と、絶縁膜837の側面のなす角度が90°未満、好ましくは3
0°以上90°未満であってもよい。
図25(E)に示すように、酸化物半導体膜828が、領域828b、828cより、
不純物元素の濃度が低く、抵抗率が高い領域828f、828gを有することで、ドレイ
ン領域の電界緩和が可能である。そのため、ドレイン領域の電界に起因したトランジスタ
のしきい値電圧の変動などの劣化を低減することが可能である。
<変形例2>
本実施の形態では、ゲート電極59を導電膜で形成したが、酸化物半導体膜55に含ま
れる第2の領域55b、55cと同様に、導電性を有する酸化物半導体膜を用いてゲート
電極59aを形成してもよい(図4参照。)。導電性を有する酸化物半導体膜は、酸化物
半導体膜55と同様に透光性を有するため、透光性を有するトランジスタを作製すること
ができる。
なお、導電性を有する酸化物半導体膜は、金属で形成された導電膜と比較すると抵抗率
が高いため、基板51として大面積基板を用いる場合、ゲート電極59aに接続する導電
膜77を絶縁膜67上に設けることが好ましい。
図4に示すトランジスタの作製方法を、図2及び図3を用いて説明する。
図2(B)の工程において、ゲート電極59の代わりに酸化物半導体膜を形成する。
次に、図2(C)に示すように、ゲート絶縁膜57を形成した後、酸化物半導体膜54
及びゲート絶縁膜57上の酸化物半導体膜に不純物元素62を添加する。
次に、図3(A)に示すように、窒化物絶縁膜64を形成することで、酸化物半導体膜
55に含まれる第2の領域55b、55cと同様に、導電性を有する酸化物半導体膜を有
するゲート電極59a(図4参照。)を形成することができる。
次に、開口部を有する絶縁膜67を形成した後、一対の導電膜68、69と同様に、ゲ
ート電極59aに接続する導電膜77(図4参照。)を作製する。
以上の工程により、セルフアライン構造のトランジスタを作製することが可能である。
<変形例3>
本実施の形態では、窒化物絶縁膜65は、酸化物半導体膜55と接しているが、図5(
B)に示すように、窒化物絶縁膜64と酸化物半導体膜55の間に絶縁膜56を有しても
よい。図5(B)に示す絶縁膜56は、ゲート絶縁膜として機能する。また、絶縁膜56
において、窒化物絶縁膜64に含まれる水素が酸化物半導体膜55へ拡散する厚さが好ま
しく、代表的には、1nm以上100nm以下、または5nm以上50nm以下、または
10nm以上30nmとすることができる。以下に、作製方法を説明する。
図2(A)及び図2(B)の工程を経て、図5(A)に示すように、基板51上に絶縁
膜53、酸化物半導体膜55、絶縁膜56、及びゲート電極59を形成する。次に、酸化
物半導体膜55に不純物元素62を添加する。この際、不純物元素62の濃度プロファイ
ルのピークが酸化物半導体膜55に位置するように、不純物元素62を添加することが好
ましい。
次に、図5(B)に示すように、窒化物絶縁膜64を形成することで、不純物元素が添
加されない第1の領域55a、並びに不純物元素及び水素を含む第2の領域55b、55
cを有する酸化物半導体膜55を形成することができる。
また、こののち、実施の形態1と同様に、絶縁膜67、一対の導電膜68、69を形成
してもよい。
<変形例4>
本実施の形態とは異なる方法を用いたトランジスタの作製方法について説明する。本変
形例では、図2及び図3に示す作製方法と比較して、不純物を添加するタイミングが異な
る。
図2(A)及び図2(B)の工程を経て、図6(A)に示すように、基板51上に絶縁
膜53、酸化物半導体膜54、絶縁膜56、及びゲート電極59を形成する。次に、酸化
物半導体膜54に不純物元素62を添加する。この際、不純物元素の濃度プロファイルの
ピークが酸化物半導体膜54に位置するように、不純物元素62を添加することが好まし
い。
次に、図6(B)に示すように、ゲート電極59をマスクとして、絶縁膜56をエッチ
ングして、ゲート絶縁膜57を形成する。
次に、図6(C)に示すように、窒化物絶縁膜64を形成することで、不純物元素が添
加されない第1の領域55a、並びに不純物元素及び水素を含む第2の領域55b、55
cを有する酸化物半導体膜55を形成することができる。
また、こののち、実施の形態1と同様に、絶縁膜67、一対の導電膜68、69を形成
してもよい。
<変形例5>
本実施の形態とは異なる方法を用いたトランジスタの作製方法について説明する。本変
形例では、図2及び図3並びに図6に示す作製方法と比較して、不純物を添加するタイミ
ングが異なる。
図2(A)乃至図2(C)の工程を経て、図7(A)に示すように、基板51上に、絶
縁膜53、酸化物半導体膜54、ゲート絶縁膜57、及びゲート電極59を形成する。
次に、図7(B)に示すように、窒化物絶縁膜64を形成する。この結果、酸化物半導
体膜54の一部に水素が移動する。
次に、図7(C)に示すように、酸化物半導体膜54に不純物元素62を添加する。こ
の際、不純物元素の濃度プロファイルのピークが酸化物半導体膜54に位置するように、
不純物元素62を添加することが好ましい。以上の工程により、不純物元素が添加されな
い第1の領域55aと、不純物元素及び水素を含む第2の領域55b、55cとを有する
酸化物半導体膜55を形成することができる。
また、こののち、実施の形態1と同様に、絶縁膜67、一対の導電膜68、69を形成
してもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、実施の形態1と異なる構造のトランジスタ及びその作製方法につい
て、図8乃至図10を用いて説明する。
図8は、本実施の形態に示すトランジスタの断面図であり、ゲート電極59bの側面に
側壁絶縁膜61を有する点が実施の形態1に示すトランジスタと異なる。
図8に示すトランジスタは、基板51と、基板51上に形成された絶縁膜53と、絶縁
膜53上に形成された酸化物半導体膜55と、酸化物半導体膜55に接するゲート絶縁膜
57aと、ゲート絶縁膜57aと接するゲート電極59bと、を有する。なお、酸化物半
導体膜55は、第1の領域55a及び該第1の領域55aを挟む第2の領域55b、55
cを有する。ゲート電極59bは、酸化物半導体膜55の第1の領域55aと重畳する。
トランジスタにおいて、第2の領域55b、55cに接する窒化物絶縁膜65が設けられ
る。また、チャネル長方向の断面において、ゲート電極59bの側面と窒化物絶縁膜65
との間に形成された側壁絶縁膜61を有する。
ゲート電極59bの底面(ゲート絶縁膜57aと接する面)及び側面でなす角度を、7
0°以上90°以下とすることが好ましい。この結果、ゲート電極59bの側面に側壁絶
縁膜61を形成しやすい。また、チャネル長が小さい微細構造のトランジスタを作製する
ことができる。
ゲート電極59bは、実施の形態1に示すゲート電極59、59aの材料を適宜用いる
ことができる。
側壁絶縁膜61は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化
シリコン膜等を用いて形成することができる。
酸化物半導体を用いたトランジスタは、シリコン半導体を用いたトランジスタと比較し
て、室温においてオフ電流が小さいことが知られている。これは熱励起によって生じるキ
ャリアが少ない、つまりキャリア密度が小さいためであると考えられている。そして、キ
ャリア密度が小さい材料を用いたトランジスタにおいても、チャネル長を短くすることで
しきい値電圧の変動などが現れることがある。
そこで、本実施の形態に示すトランジスタのように、側壁絶縁膜61を設けることで、
第1の領域55aにおいて、ゲート電極59bと重ならない領域を設けることができる。
即ち、第1の領域55aにおけるチャネル領域55dと、低抵抗領域である第2の領域5
5b、55cとの間に、オフセット領域55e、55fを設けることができる。オフセッ
ト領域55e、55fが、チャネル領域55dの両端に設けられることで、酸化物半導体
膜55の第2の領域55b、55c間に加わる電界、特にドレイン電極と接する第2の領
域近傍における電界集中を緩和することができるため、しきい値電圧の変動などを抑制す
ることができる。また、電界集中を緩和できるため、電界集中によってトランジスタが破
壊されることを抑制することができる。換言すると、トランジスタは、耐圧が向上され、
電気特性劣化を抑制されたトランジスタである。また、オフセット領域55e、55fを
有することで、ドレイン電極に電圧を印加する電圧-温度ストレス試験における劣化や、
電流ストレスにおける劣化を低減することができる。
図8に示すトランジスタの作製方法について、図9及び図10を用いて説明する。
実施の形態1と同様に、図9(A)に示すように、基板51上に、絶縁膜53、酸化物
半導体膜54、絶縁膜56、及びゲート電極59bを形成する。
次に、絶縁膜56及びゲート電極59b上に絶縁膜を形成した後、該絶縁膜をRIE法
(Reactive ion etching:反応性イオンエッチング)法などの異方
性エッチングにより加工することで、ゲート電極59bの側面に接する側壁絶縁膜61を
自己整合的に形成することができる(図9(B)参照。)。また、当該工程において絶縁
膜56をエッチングして、ゲート絶縁膜57aを形成する。
次に、図9(C)に示すように、ゲート電極59b及び側壁絶縁膜61をマスクとして
、酸化物半導体膜54に不純物元素62を添加し、酸化物半導体膜54の一部に酸素欠損
を有する領域を形成する。
次に、図10(A)に示すように、酸化物半導体膜54、ゲート絶縁膜57a、及びゲ
ート電極59b上に、窒化物絶縁膜64を形成する。この結果、不純物元素が添加されな
い第1の領域55a及び不純物元素及び水素を含む第2の領域55b、55cを有する酸
化物半導体膜55が形成される。こののち、加熱処理を行ってもよい。
次に、図10(B)に示すように、絶縁膜66を形成してもよい。
次に、窒化物絶縁膜64及び絶縁膜66に開口部を形成し、第2の領域55b、55c
の一部を露出させた後、一対の導電膜68、69を形成する(図10(C)参照。)。
以上の工程により、セルフアライン構造のトランジスタを作製することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、実施の形態1及び実施の形態2に適用可能な酸化物半導体膜の構造
について、図11を用いて説明する。なお、ここでは、実施の形態1に示すトランジスタ
を用いて説明するが、適宜実施の形態2に示すトランジスタに本実施の形態を適用するこ
とが可能である。
図11(A)に示すトランジスタは、実施の形態1の図1に示すトランジスタと同じ構
造であるが、酸化物半導体膜55の構造が異なる。酸化物半導体膜55近傍を囲む破線7
1の拡大図を図11(B)乃至図11(D)に示す。
図11(B)に示すように、酸化物半導体膜55は、絶縁膜53と接する第1の酸化物
半導体膜55_1と、第1の酸化物半導体膜55_1及びゲート絶縁膜57と接する第2
の酸化物半導体膜55_2を有する。
または、図11(C)に示すように、酸化物半導体膜55は、絶縁膜53と接する第2
の酸化物半導体膜55_2と、第2の酸化物半導体膜55_2及びゲート絶縁膜57と接
する第3の酸化物半導体膜55_3を有する。
または、図11(D)に示すように、酸化物半導体膜55は、絶縁膜53と接する第1
の酸化物半導体膜55_1と、第1の酸化物半導体膜55_1と接する第2の酸化物半導
体膜55_2と、第2の酸化物半導体膜55_2及びゲート絶縁膜57と接する第3の酸
化物半導体膜55_3を有する。
第1の酸化物半導体膜55_1、第2の酸化物半導体膜55_2、及び第3の酸化物半
導体膜55_3がIn-M-Zn酸化物膜(Mは、Al、Ti、Ga、Y、Zr、Sn、
La、Ce、NdまたはHf)の場合、第1の酸化物半導体膜55_1及び第3の酸化物
半導体膜55_3をIn:M:Zn=x:y:z[原子数比]、第2の酸化物半導
体膜55_2をIn:M:Zn=x:y:z[原子数比]とすると、y/x
/xよりも大きく、好ましくは、y/xがy/xよりも1.5倍以上であ
る。さらに好ましくは、y/xがy/xよりも2倍以上大きく、より好ましくは
、y/xがy/xよりも3倍以上大きい。このとき、第1の酸化物半導体膜55
_1及び第3の酸化物半導体膜55_3において、yがx以上であると、当該第2の
酸化物半導体膜55_2を用いたトランジスタに安定した電気特性を付与できるため好ま
しい。一方、yがxの3倍以上になると、当該第2の酸化物半導体膜55_2を用い
たトランジスタの電界効果移動度が低下してしまうため、yはxの3倍未満であると
好ましい。
第2の酸化物半導体膜55_2がIn-M-Zn酸化物膜(Mは、Ga、Y、Zr、L
a、Ce、またはNd)の場合、第2の酸化物半導体膜55_2を成膜するために用いる
ターゲットにおいて、金属元素の原子数比をIn:M:Zn=x:y:zとすると
/yは、1/3以上6以下、さらには1以上6以下であって、z/yは、1
/3以上6以下、さらには1以上6以下であることが好ましい。なお、z/yを1以
上6以下とすることで、第2の酸化物半導体膜55_2としてCAAC-OS膜が形成さ
れやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1
:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:1.5、In:
M:Zn=2:1:2.3、In:M:Zn=2:1:3、In:M:Zn=3:1:2
等がある。
第1の酸化物半導体膜55_1及び第3の酸化物半導体膜55_3がIn-M-Zn酸
化物膜(Mは、Ga、Y、Zr、La、Ce、またはNd)の場合、第1の酸化物半導体
膜55_1及び第3の酸化物半導体膜55_3を成膜するために用いるターゲットにおい
て、金属元素の原子数比をIn:M:Zn=x:y:zとすると/y<x
/yであって、z/yは、1/3以上6以下、さらには1以上6以下であること
が好ましい。なお、z/yを1以上6以下とすることで、第1の酸化物半導体膜55
_1及び第3の酸化物半導体膜55_3としてCAAC-OS膜が形成されやすくなる。
ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:3:2、In
:M:Zn=1:3:4、In:M:Zn=1:3:6、In:M:Zn=1:3:8、
In:M:Zn=1:4:3、In:M:Zn=1:4:4、In:M:Zn=1:4:
5、In:M:Zn=1:4:6、In:M:Zn=1:6:3、In:M:Zn=1:
6:4、In:M:Zn=1:6:5、In:M:Zn=1:6:6、In:M:Zn=
1:6:7、In:M:Zn=1:6:8、In:M:Zn=1:6:9等がある。
なお、第1の酸化物半導体膜55_1、第2の酸化物半導体膜55_2及び第3の酸化
物半導体膜55_3の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス
40%の変動を含む。
なお、原子数比はこれらに限られず、必要とする半導体特性に応じて適切な原子数比の
ものを用いればよい。
また、図11(D)において、第1の酸化物半導体膜55_1及び第3の酸化物半導体
膜55_3は同じ金属原子数比でもよい。例えば、第1の酸化物半導体膜55_1及び第
3の酸化物半導体膜55_3としてIn:Ga:Zn=1:3:2、1:3:4、または
1:4:5の原子数比のIn-Ga-Zn酸化物を用いてもよい。
または、図11(D)において、第1の酸化物半導体膜55_1及び第3の酸化物半導
体膜55_3は異なった金属原子数比でもよい。例えば、第1の酸化物半導体膜55_1
としてIn:Ga:Zn=1:3:2の原子数比のIn-Ga-Zn酸化物を用い、第3
の酸化物半導体膜55_3としてIn:Ga:Zn=1:3:4または1:4:5の原子
数比のIn-Ga-Zn酸化物を用いてもよい。
第1の酸化物半導体膜55_1及び第3の酸化物半導体膜55_3の厚さは、3nm以
上100nm以下、好ましくは3nm以上50nm以下とする。第2の酸化物半導体膜5
5_2の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さ
らに好ましくは3nm以上50nm以下とする。なお、第1の酸化物半導体膜55_1及
び第3の酸化物半導体膜55_3はそれぞれ第2の酸化物半導体膜55_2より厚さを薄
くすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。また
、第3の酸化物半導体膜55_3に含まれる酸素が一対の導電膜68、69に拡散し、一
対の導電膜68、69が酸化するのを防ぐため、第3の酸化物半導体膜55_3の膜厚は
薄い方が好ましい。
第1の酸化物半導体膜55_1、第2の酸化物半導体膜55_2、及び第3の酸化物半
導体膜55_3それぞれの界面は、STEM(Scanning Transmissi
on Electron Microscopy)を用いて観察することができる。
第1の酸化物半導体膜55_1、第2の酸化物半導体膜55_2、及び第3の酸化物半
導体膜55_3は、実施の形態1に示す酸化物半導体膜55の結晶構造を適宜用いること
ができる。
第2の酸化物半導体膜55_2と比較して酸素欠損の生じにくい酸化物半導体膜を第2
の酸化物半導体膜55_2の上または/及び下に接して設けることで、第2の酸化物半導
体膜55_2における酸素欠損を低減することができる。また、第2の酸化物半導体膜5
5_2は、第2の酸化物半導体膜55_2を構成する金属元素の一以上を有する第1の酸
化物半導体膜55_1または/及び第3の酸化物半導体膜55_3と接するため、第1の
酸化物半導体膜55_1と第2の酸化物半導体膜55_2との界面、第2の酸化物半導体
膜55_2と第3の酸化物半導体膜55_3との界面における界面準位密度が極めて低い
。このため、第2の酸化物半導体膜55_2に含まれる酸素欠損を低減することが可能で
ある。
また、第2の酸化物半導体膜55_2が、構成元素の異なる絶縁膜(例えば、酸化シリ
コン膜を含むゲート絶縁膜)と接する場合、界面準位が形成され、該界面準位はチャネル
を形成することがある。このような場合、しきい値電圧の異なる第2のトランジスタが出
現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、第
2の酸化物半導体膜55_2を構成する金属元素を一種以上含む第1の酸化物半導体膜5
5_1が第2の酸化物半導体膜55_2と接するため、第1の酸化物半導体膜55_1と
第2の酸化物半導体膜55_2の界面に界面準位を形成しにくくなる。よって第1の酸化
物半導体膜55_1を設けることにより、トランジスタのしきい値電圧などの電気特性の
ばらつきを低減することができる。
また、ゲート絶縁膜57と第2の酸化物半導体膜55_2との界面にチャネルが形成さ
れる場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しか
しながら、第2の酸化物半導体膜55_2を構成する金属元素を一種以上含む第3の酸化
物半導体膜55_3が第2の酸化物半導体膜55_2に接して設けられるため、第2の酸
化物半導体膜55_2と第3の酸化物半導体膜55_3との界面ではキャリアの散乱が起
こりにくく、トランジスタの電界効果移動度を高くすることができる。
また、第1の酸化物半導体膜55_1及び第3の酸化物半導体膜55_3は、絶縁膜5
3及びゲート絶縁膜57の構成元素が第2の酸化物半導体膜55_2へ混入し、不純物に
よる準位が形成されることを抑制するためのバリア膜としても機能する。
例えば、絶縁膜53及びゲート絶縁膜57として、シリコンを含む絶縁膜を用いる場合
、絶縁膜53及びゲート絶縁膜57中のシリコン、または絶縁膜53及びゲート絶縁膜5
7中に混入されうる炭素が、第1の酸化物半導体膜55_1または/及び第3の酸化物半
導体膜55_3の中へ界面から数nm程度まで混入することがある。シリコン、炭素等の
不純物が第2の酸化物半導体膜55_2中に入ると不純物準位を形成し、不純物準位がド
ナーとなり電子を生成することでn型化することがある。
しかしながら、第1の酸化物半導体膜55_1及び第3の酸化物半導体膜55_3の膜
厚が、数nmよりも厚ければ、混入したシリコン、炭素等の不純物が第2の酸化物半導体
膜55_2にまで到達しないため、不純物準位の影響は低減される。
以上のことから、本実施の形態に示すトランジスタは、しきい値電圧などの電気特性の
ばらつきが低減されたトランジスタである。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、実施の形態1乃至実施の形態3に適用可能な酸化物半導体膜の構造
について、図12を用いて説明する。なお、ここでは、実施の形態1に示すトランジスタ
を用いて説明するが、適宜実施の形態2または実施の形態3に示すトランジスタに本実施
の形態を適用することが可能である。
本実施の形態に示すトランジスタは、図12に示すように、絶縁膜53を介して酸化物
半導体膜55と重なるゲート電極73を有することを特徴とする。
ゲート電極73の電位をゲート電極59と異なる電位とすることで、トランジスタのし
きい値電圧を制御することが可能であり、ノーマリーオフのトランジスタを作製すること
ができる。または、ゲート電極73の電位をゲート電極59と同じ電位とすることで、ト
ランジスタのオン電流を増大させることが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと
適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、上記実施の形態で説明したトランジスタにおいて、酸化物半導体膜
に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体(以下、単結晶酸化物半導体という。)
、多結晶構造の酸化物半導体(以下、多結晶酸化物半導体という。)、微結晶構造の酸化
物半導体(以下、微結晶酸化物半導体という。)、及び非晶質構造の酸化物半導体(以下
、非晶質酸化物半導体という。)の一以上で構成されてもよい。また、酸化物半導体膜は
、CAAC-OS膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半
導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、
CAAC-OS及び微結晶酸化物半導体について説明する。
<CAAC-OS>
まずは、CAAC-OS膜について説明する。
CAAC-OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである
CAAC-OS膜を透過型電子顕微鏡(TEM:Transmission Elec
tron Microscope)によって観察すると、明確な結晶部同士の境界、即ち
結晶粒界(グレインバウンダリーともいう。)を確認することが困難である。そのため、
CAAC-OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
CAAC-OS膜を、試料面と概略平行な方向からTEMによって観察(断面TEM観
察)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹
凸を反映した形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
一方、CAAC-OS膜を、試料面と概略垂直な方向からTEMによって観察(平面T
EM観察)すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
図13(a)は、CAAC-OS膜の断面TEM像である。また、図13(b)は、図
13(a)をさらに拡大した断面TEM像であり、理解を容易にするために原子配列を強
調表示している。
図13(c)は、図13(a)のA-O-A’間において、丸で囲んだ領域(直径約4
nm)の局所的なフーリエ変換像である。図13(c)より、各領域においてc軸配向性
が確認できる。また、A-O間とO-A’間とでは、c軸の向きが異なるため、異なるグ
レインであることが示唆される。また、A-O間では、c軸の角度が14.3°、16.
6°、26.4°のように少しずつ連続的に変化していることがわかる。同様に、O-A
’間では、c軸の角度が-18.3°、-17.6°、-15.9°と少しずつ連続的に
変化していることがわかる。
なお、CAAC-OS膜に対し、電子回折を行うと、配向性を示すスポット(輝点)が
観測される。例えば、CAAC-OS膜の上面に対し、例えば1nm以上30nm以下の
電子線を用いる電子回折(ナノビーム電子回折ともいう。)を行うと、スポットが観測さ
れる(図14(A)参照。)。
断面TEM観察および平面TEM観察より、CAAC-OS膜の結晶部は配向性を有し
ていることがわかる。
なお、CAAC-OS膜に含まれるほとんどの結晶部は、一辺が100nm未満の立方
体内に収まる大きさである。従って、CAAC-OS膜に含まれる結晶部は、一辺が10
nm未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。た
だし、CAAC-OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領
域を形成する場合がある。例えば、平面TEM像において、2500nm以上、5μm
以上または1000μm以上となる結晶領域が観察される場合がある。
CAAC-OS膜に対し、X線回折(XRD:X-Ray Diffraction)
装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC-OS
膜のout-of-plane法による解析では、回折角(2θ)が31°近傍にピーク
が現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属され
ることから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に
概略垂直な方向を向いていることが確認できる。
一方、CAAC-OS膜に対し、c軸に概略垂直な方向からX線を入射させるin-p
lane法による解析では、2θが56°近傍にピークが現れる場合がある。このピーク
は、InGaZnOの結晶の(110)面に帰属される。InGaZnOの単結晶酸
化物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)
として試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面
に帰属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、2θを
56°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、CAAC-OS膜では、異なる結晶部間ではa軸およびb軸の配向は
不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平
行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に
配列した金属原子の各層は、結晶のab面に平行な面である。
なお、結晶部は、CAAC-OS膜を成膜した際、または加熱処理などの結晶化処理を
行った際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面ま
たは上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の
形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS膜の被形成
面または上面の法線ベクトルと平行にならないこともある。
また、CAAC-OS膜中において、c軸配向した結晶部の分布が均一でなくてもよい
。例えば、CAAC-OS膜の結晶部が、CAAC-OS膜の上面近傍からの結晶成長に
よって形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶
部の割合が高くなることがある。また、不純物の添加されたCAAC-OS膜は、不純物
が添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成され
ることもある。
なお、InGaZnOの結晶を有するCAAC-OS膜のout-of-plane
法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現
れる場合がある。2θが36°近傍のピークは、CAAC-OS膜中の一部に、c軸配向
性を有さない結晶が含まれることを示している。CAAC-OS膜は、2θが31°近傍
にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC-OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC-OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性また
は実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体
膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当
該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノ
ーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度
真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体
膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる
。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する
時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高
く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定とな
る場合がある。
また、CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
また、CAAC-OS膜を用いたトランジスタを有する半導体装置は折り曲げても壊れ
にくい。このため、可撓性を有する半導体装置にCAAC-OS膜を用いたトランジスタ
を用いることが好ましい。
<nc-OS>
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、TEMによる観察像では、明確に結晶部を確認することが困
難である場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm
以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10
nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocry
stal)を有する酸化物半導体膜を、nc-OS(nanocrystalline
Oxide Semiconductor)膜と呼ぶ。また、nc-OS膜は、例えば、
TEMによる観察像では、結晶粒界を明確に確認することが困難である場合がある。
nc-OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以
上3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXRD
装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を
示すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ径
(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行
うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、
結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回
折を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子回折を行
うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、n
c-OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観
測される場合がある(図14(B)参照。)。
nc-OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-
OS膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、C
AAC-OS膜のうち、二種以上を有する積層膜であってもよい。
酸化物半導体膜が複数の構造を有する場合、ナノビーム電子回折を用いることで構造解
析が可能となる場合がある。
図14(C)に、電子銃室70と、電子銃室70の下の光学系72と、光学系72の下
の試料室74と、試料室74の下の光学系76と、光学系76の下の観察室80と、観察
室80に設置されたカメラ78と、観察室80の下のフィルム室82と、を有する透過電
子回折測定装置を示す。カメラ78は、観察室80内部に向けて設置される。なお、フィ
ルム室82を有さなくても構わない。
また、図14(D)に、図14(C)で示した透過電子回折測定装置内部の構造を示す
。透過電子回折測定装置内部では、電子銃室70に設置された電子銃から放出された電子
が、光学系72を介して試料室74に配置された物質88に照射される。物質88を通過
した電子は、光学系76を介して観察室80内部に設置された蛍光板92に入射する。蛍
光板92では、入射した電子の強度に応じたパターンが現れることで透過電子回折パター
ンを測定することができる。
カメラ78は、蛍光板92を向いて設置されており、蛍光板92に現れたパターンを撮
影することが可能である。カメラ78のレンズの中央、および蛍光板92の中央を通る直
線と、蛍光板92の上面と、の為す角度は、例えば、15°以上80°以下、30°以上
75°以下、または45°以上70°以下とする。該角度が小さいほど、カメラ78で撮
影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっ
ていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カ
メラ78をフィルム室82に設置しても構わない場合がある。例えば、カメラ78をフィ
ルム室82に、電子84の入射方向と対向するように設置してもよい。この場合、蛍光板
92の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
試料室74には、試料である物質88を固定するためのホルダが設置されている。ホル
ダは、物質88を通過する電子を透過するような構造をしている。ホルダは、例えば、物
質88をX軸、Y軸、Z軸などに移動させる機能を有していてもよい。ホルダの移動機能
は、例えば、1nm以上10nm以下、5nm以上50nm以下、10nm以上100n
m以下、50nm以上500nm以下、100nm以上1μm以下などの範囲で移動させ
る精度を有すればよい。これらの範囲は、物質88の構造によって最適な範囲を設定すれ
ばよい。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定す
る方法について説明する。
例えば、図14(D)に示すように物質におけるナノビームである電子84の照射位置
を変化させる(スキャンする)ことで、物質の構造が変化していく様子を確認することが
できる。このとき、物質88がCAAC-OS膜であれば、図14(A)に示したような
回折パターンが観測される。または、物質88がnc-OS膜であれば、図14(B)に
示したような回折パターンが観測される。
ところで、物質88がCAAC-OS膜であったとしても、部分的にnc-OS膜など
と同様の回折パターンが観測される場合がある。したがって、CAAC-OS膜の良否は
、一定の範囲におけるCAAC-OS膜の回折パターンが観測される領域の割合(CAA
C化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC-OS膜で
あれば、CAAC化率は、50%以上、好ましくは80%以上、さらに好ましくは90%
以上、より好ましくは95%以上となる。なお、CAAC-OS膜と異なる回折パターン
が観測される領域の割合を非CAAC化率と表記する。
一例として、成膜直後(as-sputteredと表記。)、または酸素を含む雰囲
気における450℃加熱処理後のCAAC-OS膜を有する各試料の上面に対し、スキャ
ンしながら透過電子回折パターンを取得した。ここでは、5nm/秒の速度で60秒間ス
キャンしながら回折パターンを観測し、観測された回折パターンを0.5秒ごとに静止画
に変換することで、CAAC化率を導出した。なお、電子線としては、プローブ径が1n
mのナノビームを用いた。なお、同様の測定は6試料に対して行った。そしてCAAC化
率の算出には、6試料における平均値を用いた。
各試料におけるCAAC化率を図15(A)に示す。成膜直後のCAAC-OS膜のC
AAC化率は75.7%(非CAAC化率は24.3%)であった。また、450℃加熱
処理後のCAAC-OS膜のCAAC化率は85.3%(非CAAC化率は14.7%)
であった。成膜直後と比べて、450℃加熱処理後のCAAC化率が高いことがわかる。
即ち、高い温度(例えば400℃以上)における加熱処理によって、非CAAC化率が低
くなる(CAAC化率が高くなる)ことがわかる。また、500℃未満の加熱処理におい
ても高いCAAC化率を有するCAAC-OS膜が得られることがわかる。
ここで、CAAC-OS膜と異なる回折パターンのほとんどはnc-OS膜と同様の回
折パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することが
できなかった。したがって、加熱処理によって、nc-OS膜と同様の構造を有する領域
が、隣接する領域の構造の影響を受けて再配列し、CAAC化していることが示唆される
図15(B)および図15(C)は、成膜直後および450℃加熱処理後のCAAC-
OS膜の平面TEM像である。図15(B)と図15(C)とを比較することにより、4
50℃加熱処理後のCAAC-OS膜は、膜質がより均質であることがわかる。即ち、高
い温度における加熱処理によって、CAAC-OS膜の膜質が向上することがわかる。
このような測定方法を用いれば、複数の構造を有する酸化物半導体膜の構造解析が可能
となる場合がある。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、本発明の一態様の表示装置の構成例について説明する。
<構成例>
図16(A)は、本発明の一態様の表示装置の上面図であり、図16(B)は、本発明
の一態様の表示装置の画素に液晶素子を適用する場合に用いることができる画素回路を説
明するための回路図である。また、図16(C)は、本発明の一態様の表示装置の画素に
有機EL素子を適用する場合に用いることができる画素回路を説明するための回路図であ
る。
画素部に配置するトランジスタは、上記実施の形態に従って形成することができる。ま
た、当該トランジスタはnチャネル型とすることが容易なので、駆動回路のうち、nチャ
ネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同
一基板上に形成する。このように、画素部や駆動回路に上記実施の形態に示すトランジス
タを用いることにより、信頼性の高い表示装置を提供することができる。
アクティブマトリクス型表示装置のブロック図の一例を図16(A)に示す。表示装置
の基板700上には、画素部701、第1の走査線駆動回路702、第2の走査線駆動回
路703、信号線駆動回路704を有する。画素部701には、複数の信号線が信号線駆
動回路704から延伸して配置され、複数の走査線が第1の走査線駆動回路702、及び
第2の走査線駆動回路703から延伸して配置されている。なお走査線と信号線との交差
領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装
置の基板700はFPC(Flexible Printed Circuit)等の接
続部を介して、タイミング制御回路(コントローラ、制御ICともいう)に接続されてい
る。
図16(A)では、第1の走査線駆動回路702、第2の走査線駆動回路703、信号
線駆動回路704は、画素部701と同じ基板700上に形成される。そのため、外部に
設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板
700外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増
える。同じ基板700上に駆動回路を設けた場合、その配線間の接続数を減らすことがで
き、信頼性の向上、または歩留まりの向上を図ることができる。
<液晶表示装置>
また、画素の回路構成の一例を図16(B)に示す。ここでは、VA型液晶表示装置の
画素に適用することができる画素回路を示す。
この画素回路は、一つの画素に複数の画素電極を有する構成に適用できる。それぞれの
画素電極は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動で
きるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電
極に印加する信号を、独立して制御できる。
トランジスタ716のゲート配線712と、トランジスタ717のゲート配線713に
は、異なるゲート信号を与えることができるように分離されている。一方、データ線とし
て機能するソース電極またはドレイン電極714は、トランジスタ716とトランジスタ
717で共通に用いられている。トランジスタ716とトランジスタ717は上記実施の
形態で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶
表示装置を提供することができる。
トランジスタ716と電気的に接続する第1の画素電極と、トランジスタ717と電気
的に接続する第2の画素電極の形状について説明する。第1の画素電極と第2の画素電極
の形状は、スリットによって分離されている。第1の画素電極はV字型に広がる形状を有
し、第2の画素電極は第1の画素電極の外側を囲むように形成される。
トランジスタ716のゲート電極はゲート配線712と接続され、トランジスタ717
のゲート電極はゲート配線713と接続されている。ゲート配線712とゲート配線71
3に異なるゲート信号を与えてトランジスタ716とトランジスタ717の動作タイミン
グを異ならせ、液晶の配向を制御できる。
また、容量配線710と、誘電体として機能するゲート絶縁膜と、第1の画素電極また
は第2の画素電極と電気的に接続する容量電極とで保持容量を形成してもよい。
マルチドメイン構造は、一画素に第1の液晶素子718と第2の液晶素子719を備え
る。第1の液晶素子718は第1の画素電極と対向電極とその間の液晶層とで構成され、
第2の液晶素子719は第2の画素電極と対向電極とその間の液晶層とで構成される。
なお、図16(B)に示す画素回路は、これに限定されない。例えば、図16(B)に
示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、または論理回
路などを追加してもよい。
<有機EL表示装置>
画素の回路構成の他の一例を図16(C)に示す。ここでは、有機EL素子を用いた表
示装置の画素構造を示す。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が
、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そし
て、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発
光素子は、電流励起型の発光素子と呼ばれる。
図16(C)は、適用可能な画素回路の一例を示す図である。ここではnチャネル型の
トランジスタを1つの画素に2つ用いる例を示す。なお、本発明の一態様の酸化物半導体
膜は、nチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当
該画素回路は、デジタル時間階調駆動を適用することができる。
適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作につ
いて説明する。
画素720は、スイッチング用トランジスタ721、駆動用トランジスタ722、発光
素子724及び容量素子723を有している。スイッチング用トランジスタ721は、ゲ
ート電極が走査線726に接続され、第1の電極(ソース電極及びドレイン電極の一方)
が信号線725に接続され、第2の電極(ソース電極及びドレイン電極の他方)が駆動用
トランジスタ722のゲート電極に接続されている。駆動用トランジスタ722は、ゲー
ト電極が容量素子723を介して電源線727に接続され、第1の電極が電源線727に
接続され、第2の電極が発光素子724の第1の電極(画素電極)に接続されている。発
光素子724の第2の電極は共通電極728に相当する。共通電極728は、同一基板上
に形成される共通電位線と電気的に接続される。
スイッチング用トランジスタ721および駆動用トランジスタ722は上記実施の形態
で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機EL
表示装置を提供することができる。
発光素子724の第2の電極(共通電極728)の電位は低電源電位に設定する。なお
、低電源電位とは、電源線727に供給される高電源電位より低い電位であり、例えばG
ND、0Vなどを低電源電位として設定することができる。発光素子724の順方向のし
きい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子7
24に印加することにより、発光素子724に電流を流して発光させる。なお、発光素子
724の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向
しきい値電圧を含む。
なお、容量素子723は駆動用トランジスタ722のゲート容量を代用することにより
省略できる。駆動用トランジスタ722のゲート容量については、チャネル形成領域とゲ
ート電極との間で容量が形成されていてもよい。
次に、駆動用トランジスタ722に入力する信号について説明する。電圧入力電圧駆動
方式の場合、駆動用トランジスタ722が十分にオンするか、オフするかの二つの状態と
なるようなビデオ信号を、駆動用トランジスタ722に入力する。なお、駆動用トランジ
スタ722を線形領域で動作させるために、電源線727の電圧よりも高い電圧を駆動用
トランジスタ722のゲート電極にかける。また、信号線725には、電源線電圧に駆動
用トランジスタ722の閾値電圧Vthを加えた値以上の電圧をかける。
アナログ階調駆動を行う場合、駆動用トランジスタ722のゲート電極に発光素子72
4の順方向電圧に駆動用トランジスタ722の閾値電圧Vthを加えた値以上の電圧をか
ける。なお、駆動用トランジスタ722が飽和領域で動作するようにビデオ信号を入力し
、発光素子724に電流を流す。また、駆動用トランジスタ722を飽和領域で動作させ
るために、電源線727の電位を、駆動用トランジスタ722のゲート電位より高くする
。ビデオ信号をアナログとすることで、発光素子724にビデオ信号に応じた電流を流し
、アナログ階調駆動を行うことができる。
なお、画素回路の構成は、図16(C)に示す画素構成に限定されない。例えば、図1
6(C)に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタまたは
論理回路などを追加してもよい。
図16で例示した回路に上記実施の形態で例示したトランジスタを適用する場合、低電
位側にソース電極(第1の電極)、高電位側にドレイン電極(第2の電極)がそれぞれ電
気的に接続される構成とする。さらに、制御回路等により第1のゲート電極の電位を制御
し、第2のゲート電極には図示しない配線によりソース電極に与える電位よりも低い電位
など、上記で例示した電位を入力可能な構成とすればよい。
例えば、本明細書等において、表示素子、表示素子を有する装置である表示装置、発光
素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、または様
々な素子を有することが出来る。表示素子、表示装置、発光素子または発光装置は、例え
ば、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機E
L素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDな
ど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、液晶素子、
電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプ
レイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表
示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シ
ャッター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレ
ーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、
エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブを
用いた表示素子などの少なくとも一つを有している。これらの他にも、電気的または磁気
的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有してい
ても良い。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電
子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(F
ED)またはSED方式平面型ディスプレイ(SED:Surface-conduct
ion Electron-emitter Display)などがある。液晶素子を
用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型
液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディ
スプレイ)などがある。電子インク、電子粉流体、または電気泳動素子を用いた表示装置
の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液
晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極として
の機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニ
ウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRA
Mなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減する
ことができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
(実施の形態7)
本実施の形態では、酸化物半導体膜が、酸素欠損及び水素を含むことで、抵抗率が低減
することについて説明する。具体的には、上述した酸化物半導体膜55に含まれる第2の
領域55b、55cに形成されるVHについて説明する。なお、ここでは、酸素欠損V
中に水素原子Hがある状態をVHと表記する。
<1-a 計算手法>
ここで、In-Ga-Zn酸化物(以下、IGZOと示す。)中の酸素欠損(以下、V
と示す。)及び水素が同時に存在することによる影響を、第一原理計算を用いて調べた
。はじめに、Vのできやすい酸素サイト、及び水素原子の存在形態を調べた。次に、V
の内側または外側における水素原子の安定性について調べた。最後に、安定に存在しや
すい欠陥の遷移レベルを算出した。
第一原理計算には、Vienna Ab initio Simulation Pa
ckage(VASP)を使用した。また、ハイブリッド汎関数には、Heyd-Scu
seria-Ernzerhof(HSE)汎関数を用い、交換相関ポテンシャルには、
Perdew-Burke-Ernzerhof(PBE)型のGeneralized
-Gradient-Approximation(GGA)を用い、擬ポテンシャルに
はprojector augmented-wave(PAW)法を用いた。Vの内
側または外側における水素原子の安定性に関する計算ではGGAを使用し、形成エネルギ
ーや遷移レベルの計算ではバンドギャップの精度が要求されるためHSE汎関数を使用し
た。GGAを用いた場合、エネルギーのカットオフは500eV、k-pointはMo
nkhorst-Packメッシュの2×2×3サンプリングとした。また、HSE汎関
数を用いた場合、エネルギーのカットオフは800eV、k-pointのサンプリング
はΓ点のみとした。また、HSE汎関数におけるスクリーニングパラメータを2nm-1
、Hartree-Fockの交換項の比率を0.25とした。
<1-b 欠陥の形成エネルギー>
欠陥濃度cは、欠陥Dの形成エネルギー(Eform(D))及び数式(1)より算出
される。
Figure 2023014357000003
ここで、Nsitesは欠陥Dが形成されうるサイトの数、kはボルツマン定数、T
は温度である。つまり、形成エネルギーが小さいほど欠陥Dは形成されやすいといえる。
そこで、形成エネルギーを、数式(2)式より算出した。
Figure 2023014357000004
ここで、Etot(D)は電荷qの欠陥Dをもつセルの全エネルギー、Etot(b
ulk)は完全結晶の全エネルギー、Δnは原子iの増減数、μは原子iの化学ポテ
ンシャル、εVBMは価電子帯上端(VBM)のエネルギー、ΔVは参照ポテンシャル
に関する補正項、Eはフェルミエネルギーである。このとき、フェルミエネルギーが0
eVの位置は、VBMに相当する。化学ポテンシャルは環境に依存する。そこで、酸素の
化学ポテンシャル(μ)の上限(酸素リッチ条件)を酸素分子の全エネルギーの半分と
した。この時の水素の化学ポテンシャル(μ)は、水分子の全エネルギーから酸素の化
学ポテンシャルを引いた値の半分とした。
なお、酸素リッチ条件とは、例えば、酸素欠損が生じたときに、該酸素欠損に酸素が入
りやすい条件、即ち、酸素欠損の形成が抑制される条件である。
一方、水素リッチ条件での水素の化学ポテンシャル(μ)は水素分子の全エネルギー
の半分とし、この時の酸素の化学ポテンシャルは、下限(酸素プア条件)となるが、水分
子の全エネルギーからμの2倍を引いた値とした。
なお、酸素プア条件とは、酸素欠損が生じたときに、酸素欠損の形成が促進される条件
である。
<1-c 欠陥の遷移レベル>
欠陥の種類によっては、異なる荷電状態への遷移を伴う準位(遷移レベルともいう。)
がバンドギャップ内に存在し、準位の深さとフェルミ準位の位置によってキャリアの捕獲
や放出の要因となる。そこで、欠陥Dの遷移レベル(ε(q/q’))を、以下の数式(
3)より算出した。
Figure 2023014357000005
数式(3)より得られる値は、価電子帯上端を0.0eVとした時の遷移レベルの位置
を表す。言い換えると、バンドギャップから遷移レベルを引いた値は、伝導帯下端(CB
M)からの深さに相当することになる。また、フェルミ準位がε(q/q’)よりも価電
子帯側であれば、その欠陥は荷電状態qで安定であり、伝導帯側であれば、その欠陥は荷
電状態q’で安定であるといえる。
<1-d 原子の拡散>
次に、Nudged Elastic Band(NEB)法を用いて、原子の拡散過
程における経路および活性障壁を調べた。NEB法とは、始状態と終状態を結ぶ状態の中
で必要なエネルギーが最も低くなる状態を探し出す手法である。原子が受ける力が0.5
eV/nm以下となるまで原子座標を緩和させる計算を行った。
<1-e 計算構造>
通常、欠陥を有するセルは、完全結晶に対して1個の欠陥が存在するように作成される
が、3次元の周期境界条件を設定するため、欠陥同士の相互作用を小さくするには欠陥同
士の間隔を広げる、つまり、格子サイズを大きくする必要がある。ホモロガス構造である
InGaO(ZnO)結晶では、格子定数a(およびb)は、cに対して非常に小さ
い。そのため、aおよびb軸方向の格子サイズをcと同程度にしようとすると、原子数が
非常に多くなってしまう。そこで、m=1において格子ベクトルを(420)、(040
)、(211)とした後に、格子定数cを1/3倍にして得られる112原子のスーパー
セル(InGaZnO)を用意した(図26参照。)。これにより、欠陥同士の間隔が
最短軸長の方向でも0.8nm以上となる。
また、InGaO(ZnO)(m=1)ではInO層間には、Ga、Zn、およ
びOで構成されている層((Ga,Zn)O層)が2層存在する。この2層におけるGa
およびZnの配列は、エネルギーが最も低くなる配置を選んだ。このとき、酸素に対して
最近接となる金属原子の組み合わせより、酸素サイトは図26のO(1)からO(4)
示す4種類存在する。具体的には、3個のInと1個のZnと結合するOサイト(O(1
)、3個のInと1個のGaと結合するOサイト(O(2))、ab面方向に1個のG
aと2個のZnと結合するOサイト(O(3))、ab面方向に2個のGaと1個のZn
と結合するOサイト(O(4))である。
はじめに、完全結晶に対して、格子定数および原子座標の最適化をGGAあるいはHS
E汎関数を用いて行った。得られた格子定数およびバンドギャップを表2に示す。比較の
ために、実験で得られた格子定数およびバンドギャップも併せて記載する。GGAを用い
た場合、格子定数は実験値と比較すると過大評価され、バンドギャップは過小評価されて
いる。一方、HSE汎関数を用いた場合、格子定数およびバンドギャップは実測に近い値
となっている。ちなみに計算で得られた格子定数aとbがわずかに異なるのは、Gaおよ
びZnの配置によるものである。
Figure 2023014357000006
<2-a Vのできやすいサイト>
と水素が同時に存在する影響を調べるには、まずは、Vと水素それぞれの知見を
得る必要がある。
はじめに、Vのできやすいサイトについて調べた。完全結晶から1個の酸素を抜き出
すことでVを有するセルを作成し、HSE汎関数を用いて原子の配置の緩和を実施した
。酸素リッチ条件で算出したVの形成エネルギーを表3に示す。
Figure 2023014357000007
表3において、nは酸素に隣接する金属原子M(=In、Ga、Zn)の配位数を示
す。
酸素サイトO(1)におけるVの形成エネルギーは、酸素サイトO(2)よりも小さ
い。酸素サイトO(1)および酸素サイトO(2)の酸素は4配位であり、ともに3個の
Inと結合している。残りの1つの結合相手が、酸素サイトO(1)ではZnであり、酸
素サイトO(2)ではGaである。この違いが形成エネルギーの差の主要因と考えるなら
、Gaは、Znよりも酸素との結合が強いと推測される。また、酸素サイトO(3)にお
けるVの形成エネルギーは、酸素サイトO(4)よりも小さい。酸素サイトO(3)
、ab面方向に結合しているGaの数が酸素サイトO(4)よりも少ない。したがって、
Ga-O間の結合が強いと言える。以上のことから、Vは、Gaとの配位数が少ない酸
素サイトO(1)あるいは酸素サイトO(3)で形成されやすいと考えられる。
また、Vの遷移レベルを表3に示す。酸素サイトO(3)および酸素サイトO(4)
では、Vのε(2+/+)の遷移レベルはε(+/0)の遷移レベルよりも伝導帯側に
位置している。また、酸素サイトO(1)のVのε(2+/+)とε(+/0)の遷移
レベルはほぼ等しい。このことから、フェルミ準位を価電子帯側から伝導帯側へシフトさ
せると、V を経ずにV 2+からV へと遷移することが分かる。すなわち、V
は、ZnOの時と同様にnegative-U挙動を示す。さらに、形成エネルギーの小
さい酸素サイトO(1)と酸素サイトO(3)でのVのε(2+/0)の遷移レベルは
、伝導帯下端(フェルミエネルギーが3.15eV)から約0.8eVと深い位置に存在
する。このことから、IGZO中のVは深いドナーであることが示唆される。これは結
晶性InGaO(ZnO)(m=3)の結果と一致する。
<2-b 水素の存在形態>
次に水素の存在形態について調べた。IGZO中の水素は、格子間に水素原子あるいは
水素分子として存在する場合と、酸素と結合して存在する場合が考えられる。そこで、I
nO層と(Ga,Zn)O層間の八面体格子間(図26のInt(5))に、水素原子
(Hoct)あるいは水素分子((Hoct)を配置したセルと、c軸と平行なGa
-O bondの酸素において、Gaと反対側で酸素原子と結合した水素原子(bond
ed-H)をもつセルの計3つを用意し、それぞれ原子緩和をHSE汎関数を用いて行っ
た。
フェルミエネルギーに対する形成エネルギーの変化を図27に示す。図27(A)に、
酸素リッチ条件で算出した形成エネルギーを示し、図27(B)に、酸素プア条件で算出
した形成エネルギーを示す。ここでは、水素原子1個あたりの形成エネルギーで比較する
ために、図27中の(Hoctの形成エネルギーは、半分の値で記載している。また
、フェルミエネルギーが0eVは、VBMに相当し、フェルミエネルギーが3.15eV
は、CBMに相当する。また、図27(A)及び図27(B)において、直線の傾きが0
の場合、各欠陥が電荷中性の状態を示し、直線の傾きが負の場合、マイナスの電荷を帯び
た状態を示し、直線の傾きが正の場合、プラスの電荷を帯びた状態を示す。
水素分子(Hoctは、VBMから2.82eVまでは電荷中性の状態で存在し、
2.82eVからCBMまでは、マイナスの電荷を帯びた状態で存在することが分かった
また、水素原子Hoctは、VBMから2.17eVまでは、電荷中性の状態存在し、
2.17eVからCBMまでは、マイナスの電荷を帯びた状態で存在する。なお、安定な
oct は確認できなかった。
そして、酸素原子と結合した水素原子(bonded-H)は、VBMから2.82e
Vまでは、プラスの電荷を帯びた状態で存在し、2.82eVからCBMまでは、中性状
態で存在することが分かった。
各配置の形成エネルギーを比較した結果、IGZO中の水素は、バンドギャップ内の領
域全てにおいて、酸素条件に関わらず、酸素原子と結合した水素原子(bonded-H
)で安定に存在しやすいことが分かった。
<2-c VとHが同時に存在する時の安定な構造>
上述した<2-a>、<2-b>では、Vと水素の安定性を別々に評価した。V
水素原子が単一セル内に存在する場合、水素原子とVが離れて存在する状態と、V
に水素原子が入り込んだ状態(VH)とが考えられる。そこで、ここではどちらの状態
が安定であるかを調べた。
が酸素サイトO(1)に存在し、かつ、水素原子1個が任意の位置に存在するセル
と、Vが酸素サイトO(3)に存在し、かつ、水素原子1個が任意の位置に存在するセ
ルを用意した。それぞれのセルに対して原子緩和を実施した。ここでは、交換相関ポテン
シャルにGGAを用いた。Vの中心から水素原子までの距離に対する全エネルギーの相
対値をプロットしたものを図28に示す。なお、Vの中心は、結合した酸素原子が脱離
する前に存在した位置である。V内に水素原子が入りこんだ時(VH)を0nmとし
、このときをエネルギーの基準とした。図28において、四角印は酸素サイトO(1)
が存在する場合、三角印は酸素サイトO(3)にVが存在する場合である。また、
破線Aは、水素原子1個をV内に入れたセルにおけるエネルギーの相対値であり、破線
Bは、水素原子1個をさまざまな酸素の近くに配置したセルにおけるエネルギーの相対値
である。計算の結果、どちらの酸素サイトでも、破線B内よりも破線A内のプロットの方
がエネルギーが低いため、Vと水素原子が離れて存在するよりもVHの方が安定であ
ることが分かった。
水素原子とVが離れて存在する状態と、V内に水素原子が入り込んだ状態(V
)、該2つの状態のどちらが安定であるかを、上記GGAを用いた計算とは異なる方法で
調べるために、形成エネルギー(Eform)から定義される結合エネルギー(E)を
、数式(4)を用いて計算した。ここでは、交換相関ポテンシャルにHSE汎関数を用い
た。
Figure 2023014357000008
なお、数式(4)において、Eform(V)+Eform(bonded-H)は
、水素原子とVが離れて存在する状態の形成エネルギーであり、Eform(VH)
は、V内に水素原子が入り込んだ状態(VH)の形成エネルギーである。
図31に、酸素サイトO(3)に存在するVの形成エネルギー(細実線で示す。)、
酸素原子と結合した水素原子(bonded-H)の形成エネルギー(一点鎖線で示す。
)、酸素サイトO(3)に形成されたVHの形成エネルギー(破線で示す。)、および
結合エネルギー(E)(太実線で示す。)を、フェルミエネルギーの関数としてプロッ
トした結果を示す。図31(A)及び図31(B)はそれぞれ、酸素リッチ条件、酸素プ
ア条件での計算結果である。
数式(4)より、結合エネルギーEが正の時、V内に水素原子が入り込んだ状態(
H)は安定である。図31において、フェルミ準位が1.85eV以上のとき、E
は正である。キャリア濃度の高い場合を考えると、フェルミ準位は伝導帯下端に近く、フ
ェルミ準位が1.85eV以上である。よって、V内に水素原子が入り込んだ状態(V
H)は、水素原子とVが離れて存在する状態よりも安定である。
図28より、Vと水素原子が存在する場合、VHで存在する方が安定であることが
分かった。しかし、VHの水素原子がV内から容易に脱出するようであれば、水素原
子はV内にとどまらずに膜中を拡散することになる。そこで、VHの水素原子がV
内から抜け出して、V近傍の酸素と結合するまでの水素の拡散過程およびその時の活性
障壁をNEB法により調査した。ここでは、交換相関ポテンシャルにGGAを用いた。
ここでは、始状態を、VHを有するセル、終状態を、VおよびV近傍の酸素原子
と結合した水素原子を有するセル(即ち、図28の計算において、水素原子とVが離れ
て存在する状態のセル)とした。そして、経路内の最大エネルギーから始状態あるいは終
状態のエネルギーを引くことで、活性障壁を算出した。V内から水素が抜け出す経路お
よびエネルギー変化を図29に示す。酸素サイトO(1)において、Vから水素が抜け
出す拡散経路として、経路A、Bを想定した(図29(A))。これらの経路について計
算したところ、経路Aの方が活性障壁は小さく、この時の活性障壁は1.52eVであっ
た。
また、酸素サイトO(3)において、Vから水素が抜け出す拡散経路として、経路C
、Dを想定した(図29(B))。これらの経路について計算したところ、経路Cの方が
活性障壁は小さく、この時の活性障壁は1.61eVであった。
から抜け出した後、水素はV内に戻るあるいは別の酸素に拡散する。水素は、A
およびCの逆方向(それぞれ、A’、C’と示す。)でV内に戻る。水素が、別の酸素
に拡散する経路E、Fについて、経路AおよびCの終状態を始状態にセットして、NEB
計算を行った。水素の拡散経路およびエネルギー変化を図30に示す。
経路A’、C’、E、Fの活性障壁はそれぞれ0.46eV、0.34eV、0.38
eV、0.03eVであった。
次に、上記で得られた活性障壁より、水素拡散の起こる反応頻度Γを、以下の数式(5
)式より見積もった。
Figure 2023014357000009
ここで、νは頻度因子、Eは活性障壁である。
νを1.0×1013/secと仮定した場合、350℃におけるV内の水素が抜け
出す頻度、V内に水素が入り込む頻度および別の酸素に拡散する頻度を表4に示す。
Figure 2023014357000010
表4より、酸素サイトO(1)およびO(3)では、水素は高い頻度でV内に入るが
、350℃においてV内から水素は抜け出しにくい。したがって、水素が一旦V内に
入り込むと抜け出しにくいことから、VHは安定に存在する。
<2-d VHの遷移レベル>
上述した<2-c VとHが同時に存在する時の安定な構造>より、Vと水素が同
時に存在する時、VHとして安定に存在することが分かった。そこで、VHの遷移レ
ベルを算出した。VHのε(+/0)遷移レベルは酸素サイトO(1)にVHがある
場合は3.03eV、酸素サイトO(3)にVHがある場合は2.97eVであった。
いずれのVHのε(+/0)遷移レベルも伝導帯下端付近に位置していることから、s
hallow donorと考えられる。また、VHはドナーとして振る舞うため、V
Hを有するIGZOは抵抗率が低く、導電性を有することが明らかになった。
(実施の形態8)
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を
備えた画像再生装置(代表的にはDVD:Digital Versatile Dis
c等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置)に用いるこ
とができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器
として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍、ビデオカメラ、
デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレ
イ)、ナビゲーションシステム、音響再生装置(カーオーディオ、デジタルオーディオプ
レイヤー等)、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払
い機(ATM)、自動販売機などが挙げられる。これら電子機器の具体例を図17に示す
図17(A)は携帯型ゲーム機であり、筐体901、筐体902、表示部903、表示
部904、マイクロフォン905、スピーカー906、操作キー907、スタイラス90
8等を有する。なお、図17(A)に示した携帯型ゲーム機は、2つの表示部903と表
示部904とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されな
い。
図17(B)は携帯データ端末であり、第1の筐体911、第2の筐体912、第1表
示部913、第2表示部914、接続部915、操作キー916等を有する。第1表示部
913は第1の筐体911に設けられており、第2表示部914は第2の筐体912に設
けられている。そして、第1の筐体911と第2の筐体912とは、接続部915により
接続されており、第1の筐体911と第2の筐体912の間の角度は、接続部915によ
り変更が可能である。第1表示部913における映像を、接続部915における第1の筐
体911と第2の筐体912との間の角度に従って、切り替える構成としても良い。また
、第1表示部913および第2表示部914の少なくとも一方に、位置入力装置としての
機能が付加された表示装置を用いるようにしても良い。なお、位置入力装置としての機能
は、表示装置にタッチパネルを設けることで付加することができる。或いは、位置入力装
置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設ける
ことでも、付加することができる。
図17(C)はノート型パーソナルコンピュータであり、筐体921、表示部922、
キーボード923、ポインティングデバイス924等を有する。
図17(D)は電気冷凍冷蔵庫であり、筐体931、冷蔵室用扉932、冷凍室用扉9
33等を有する。
図17(E)はビデオカメラであり、第1の筐体941、第2の筐体942、表示部9
43、操作キー944、レンズ945、接続部946等を有する。操作キー944および
レンズ945は第1の筐体941に設けられており、表示部943は第2の筐体942に
設けられている。そして、第1の筐体941と第2の筐体942とは、接続部946によ
り接続されており、第1の筐体941と第2の筐体942の間の角度は、接続部946に
より変更が可能である。表示部943における映像を、接続部946における第1の筐体
941と第2の筐体942との間の角度に従って切り替える構成としても良い。
図17(F)は普通自動車であり、車体951、車輪952、ダッシュボード953、
ライト954等を有する。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。

Claims (1)

  1. 酸化物絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に接するゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記酸化物半導体膜と重なるゲート電極と、
    前記酸化物半導体膜と接する窒化絶縁膜と、
    前記酸化物半導体膜と接する一対の導電膜とを有し、
    前記酸化物半導体膜は、第1の領域と、第2の領域とを有し、
    前記第1の領域は、前記ゲート絶縁膜と接し、
    前記第2の領域は、前記窒化物絶縁膜及び前記一対の導電膜と接し、
    少なくとも前記第2の領域は、不純物元素を有し、
    第2の領域は、前記第1の領域と不純物元素の濃度が異なる、半導体装置。
JP2022193916A 2013-12-06 2022-12-05 半導体装置 Withdrawn JP2023014357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024204655A JP2025022953A (ja) 2013-12-06 2024-11-25 半導体装置

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2013253473 2013-12-06
JP2013253473 2013-12-06
JP2014053865 2014-03-17
JP2014053865 2014-03-17
JP2014135737 2014-07-01
JP2014135737 2014-07-01
JP2019153619A JP2019197935A (ja) 2013-12-06 2019-08-26 半導体装置
JP2021067847A JP2021103797A (ja) 2013-12-06 2021-04-13 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021067847A Division JP2021103797A (ja) 2013-12-06 2021-04-13 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024204655A Division JP2025022953A (ja) 2013-12-06 2024-11-25 半導体装置

Publications (1)

Publication Number Publication Date
JP2023014357A true JP2023014357A (ja) 2023-01-26

Family

ID=53272035

Family Applications (5)

Application Number Title Priority Date Filing Date
JP2014243839A Withdrawn JP2016027597A (ja) 2013-12-06 2014-12-02 半導体装置
JP2019153619A Withdrawn JP2019197935A (ja) 2013-12-06 2019-08-26 半導体装置
JP2021067847A Withdrawn JP2021103797A (ja) 2013-12-06 2021-04-13 半導体装置
JP2022193916A Withdrawn JP2023014357A (ja) 2013-12-06 2022-12-05 半導体装置
JP2024204655A Pending JP2025022953A (ja) 2013-12-06 2024-11-25 半導体装置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2014243839A Withdrawn JP2016027597A (ja) 2013-12-06 2014-12-02 半導体装置
JP2019153619A Withdrawn JP2019197935A (ja) 2013-12-06 2019-08-26 半導体装置
JP2021067847A Withdrawn JP2021103797A (ja) 2013-12-06 2021-04-13 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024204655A Pending JP2025022953A (ja) 2013-12-06 2024-11-25 半導体装置

Country Status (2)

Country Link
US (1) US9923097B2 (ja)
JP (5) JP2016027597A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188062A (ja) 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP6585354B2 (ja) 2014-03-07 2019-10-02 株式会社半導体エネルギー研究所 半導体装置
US10002971B2 (en) 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
CN107112364B (zh) * 2014-12-16 2020-09-08 夏普株式会社 半导体装置、其制造方法、及具备半导体装置的显示装置
CN106409919A (zh) * 2015-07-30 2017-02-15 株式会社半导体能源研究所 半导体装置以及包括该半导体装置的显示装置
WO2017029576A1 (en) * 2015-08-19 2017-02-23 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI650817B (zh) 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
JP6851166B2 (ja) 2015-10-12 2021-03-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9852926B2 (en) * 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
JP6821982B2 (ja) * 2015-10-27 2021-01-27 天馬微電子有限公司 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
CN105632896B (zh) * 2016-01-28 2018-06-15 深圳市华星光电技术有限公司 制造薄膜晶体管的方法
KR20250054131A (ko) * 2016-02-12 2025-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함하는 표시 장치
CN110506328A (zh) 2017-04-28 2019-11-26 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN111788698B (zh) 2018-03-07 2025-07-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
US11289475B2 (en) 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
JP7534083B2 (ja) * 2019-11-26 2024-08-14 株式会社ジャパンディスプレイ 薄膜トランジスタの製造方法
US11404543B2 (en) 2020-06-19 2022-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method thereof
CN114823917A (zh) * 2022-05-24 2022-07-29 广东省科学院半导体研究所 金属氧化物薄膜晶体管器件及其制作方法和显示面板
CN119422456A (zh) * 2022-06-10 2025-02-11 株式会社日本显示器 薄膜晶体管及电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2012119667A (ja) * 2010-11-11 2012-06-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013016783A (ja) * 2011-06-10 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013077812A (ja) * 2011-09-13 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013214731A (ja) * 2012-03-05 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013219336A (ja) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013236072A (ja) * 2012-04-13 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2226847B1 (en) 2004-03-12 2017-02-08 Japan Science And Technology Agency Amorphous oxide and thin film transistor
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP2455975B1 (en) 2004-11-10 2015-10-28 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577256B (zh) 2005-11-15 2011-07-27 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5704790B2 (ja) * 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR20120093864A (ko) 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011043194A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011048959A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20170072965A (ko) * 2009-11-13 2017-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제조방법, 및 트랜지스터
KR101945171B1 (ko) * 2009-12-08 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101804589B1 (ko) * 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
US9209314B2 (en) * 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130087784A1 (en) * 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
SG11201504615UA (en) * 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
JP5881388B2 (ja) * 2011-11-28 2016-03-09 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130187150A1 (en) * 2012-01-20 2013-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6175244B2 (ja) * 2012-02-09 2017-08-02 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US9735280B2 (en) * 2012-03-02 2017-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US9231111B2 (en) * 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI687748B (zh) * 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) * 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6486660B2 (ja) * 2013-11-27 2019-03-20 株式会社半導体エネルギー研究所 表示装置
JP6556998B2 (ja) * 2013-11-28 2019-08-07 株式会社半導体エネルギー研究所 表示装置
US20150155313A1 (en) * 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2016001712A (ja) * 2013-11-29 2016-01-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2015083029A1 (en) * 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2012119667A (ja) * 2010-11-11 2012-06-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2012209543A (ja) * 2011-03-11 2012-10-25 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013016783A (ja) * 2011-06-10 2013-01-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013077812A (ja) * 2011-09-13 2013-04-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2013214731A (ja) * 2012-03-05 2013-10-17 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013219336A (ja) * 2012-03-14 2013-10-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2013236072A (ja) * 2012-04-13 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
US9923097B2 (en) 2018-03-20
JP2021103797A (ja) 2021-07-15
JP2016027597A (ja) 2016-02-18
JP2019197935A (ja) 2019-11-14
JP2025022953A (ja) 2025-02-14
US20150162452A1 (en) 2015-06-11

Similar Documents

Publication Publication Date Title
JP2023014357A (ja) 半導体装置
JP7710011B2 (ja) 発光装置
US11876126B2 (en) Method for manufacturing semiconductor device
JP6975830B2 (ja) 半導体装置
JP7631405B2 (ja) 半導体装置の作製方法
JP2023080099A (ja) 発光装置
TWI688084B (zh) 顯示裝置
US9859444B2 (en) Semiconductor device, display device, input/output device, and electronic device
JP2020123754A (ja) 半導体装置
JP2022140509A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240910

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20241126