JP2015075612A - 表示ドライバ - Google Patents

Abstract

【課題】占有面積の増大を抑えながら表示データの配列を自ら変更することができる表示ドライバを提供する。【解決手段】複数表示ラインの表示ラインデータを受け取って表示パネルを駆動制御する表示ドライバは外部から供給された表示ラインデータを格納するためにラインメモリを有する。前記ラインメモリに対する表示ラインデータの書き込みと読み出しを制御すると共に、ラインメモリから読み出されたデータを用いて表示ラインデータのピクセルデータを並べ替えて表示駆動データを生成する論理回路を備え、駆動回路が前記論理回路から出力される駆動データに基づいて表示パネルを表示ライン単位で駆動する。前記駆動回路は前記論理回路及び前記ラインメモリを挟んでその両側に分離配置され、前記ラインメモリの記憶容量は表示フレームの表示ライン数よりも少ないライン数に対応する。【選択図】図１

Description

本発明は、表示パネルを駆動制御する表示ドライバに係り、特に、ホスト装置から供給される表示ラインデータの並び替えを行う技術に関し、例えば液晶表示ドライバに適用して有効な技術に関する。

表示ドライバはホスト装置から表示フレームの表示ラインデータを入力し、表示パネルの表示ラインの走査駆動に同期したタイミングで当該表示ラインに応じた表示ラインデータを用いて信号ラインを駆動する。信号ラインの駆動には対応する表示ラインデータによって選択した階調電圧を用いる。

ホスト装置からの表示データを受け取る記憶装置として例えば特許文献１に記載の如くフレームバッファメモリを持つものがある。フレームバッファメモリを持つことによって表示タイミングに対してホスト装置による表示データの供給に大きなタイミング余裕ができる。しかしながら、フレームバッファメモリによる表示ドライバの占有面積の増大は避け難く、表示面積に対する表示パネルの小型化の要請には答えられない。

これに対して特許文献２に記載の如くホスト装置からの表示データを複数段のラインラッチで順次受け取って処理するものもある。ラインラッチは信号電極の駆動端子の並設方向に沿ってビット配列される。

特開２０１３−１１４１１６号公報 特開２０１１−１３３５４３号公報

本発明者はホスト装置から供給された表示ラインデータの配列を表示ドライバ側で変更することについて検討した。例えば表示画像の拡大のための処理、或いは表示パネルを構成する画素のサブピクセルのマッピングにピクセルデータの配列を対応させたりする処理である。これは、ホスト装置に負担をかけないようにするためである。このとき、表示ドライバにプロセッシングユニット及びフレームバッファメモリを配置し、プロセッシングユニットがフレームバッファメモリに格納された表示データをリード・モディファイ・ライトして対応することも可能であるが、それでは表示ドライバが大型化して表示パネルの小型化の要請に答え難いことが明らかにされた。

本発明は、占有面積の増大を抑えながら表示データの配列を自ら変更することができる表示ドライバを提供しようとするものである。

上記並びにその他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、複数表示ラインの表示ラインデータを受け取って表示パネルを駆動制御する表示ドライバは外部から供給された表示ラインデータを格納するためにラインメモリを有する。前記ラインメモリに対する表示ラインデータの書き込みと読み出しを制御すると共に、ラインメモリから読み出されたデータを用いて表示ラインデータのピクセルデータを並べ替えて表示駆動データを生成する論理回路を備え、駆動回路が前記論理回路から出力される駆動データに基づいて表示パネルを表示ライン単位で駆動する。前記駆動回路は前記論理回路及び前記ラインメモリを挟んでその両側に分離配置され、前記ラインメモリの記憶容量は表示フレームの表示ライン数よりも少ないライン数に対応する。

本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。

すなわち、論理回路とラインメモリを用いることにより、駆動端子に沿って配置されるラインラッチの段数を増やしたりラインラッチ間の転送経路に多数のマルチプレクサを配置するといった、狭い場所に多数の回路要素を追加する複雑な構成を必要とせず、フレームメモリを採用する場合のような占有面積の増大の虞もなく、表示ラインデータにおけるピクセルデータの配列を表示ドライバ側で変更することができる。

図１は表示ドライバの一例を示すブロック図である。 図２は論理回路の具体例を示すブロック図である。 図３は入力表示ラインデータの一部を例示する説明図である。 図４は表示拡大のための並べ替え結果を例示する説明図である。 図５は表示拡大のための並べ替えモードでの動作タイミングを例示するタイミングチャートである。 図６は入力表示ラインデータの一部を例示する説明図である。 図７はサブピクセルデータの縦、横及び斜め移動を行った並べ替えの結果を例示する説明図である。 図８は図７の並べ替えを行う場合の動作タイミングを例示するタイミングチャートである。 図９はサブピクセルデータの縦移動を行った並べ替えの結果を例示する説明図である。 図１０はサブピクセルデータの縦及び横移動を行った並べ替えの結果を例示する説明図である。 図１１はサブピクセルデータの縦及び横移動を行った別の並べ替えの結果を例示する説明図である。

１．実施の形態の概要
先ず、本願において開示される実施の形態について概要を説明する。実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕<<ラインメモリと論理回路>>
複数表示ラインの表示ラインデータ（ＤＴ＿ＤＩＳＰ）を受け取って表示パネル（３）を駆動制御する表示ドライバ（１）は、外部から供給される表示ラインデータを入力する入力回路と、前記入力回路に入力した表示ラインデータを格納可能なラインメモリ（１１）と、前記ラインメモリに対する表示ラインデータの書き込みと読み出しを制御すると共に、ラインメモリから読み出されたデータを用いて表示ラインデータのピクセルデータを並べ替えて表示駆動データを生成する論理回路（１０）と、前記論理回路から出力される駆動データに基づいて表示パネルを表示ライン単位で駆動する駆動回路（１３＿Ａ，１３＿Ｂ，１４＿Ａ，１４＿Ｂ）とを有する。前記駆動回路は前記論理回路及び前記ラインメモリを挟んでその両側に分離配置される。前記ラインメモリは表示フレームの表示ライン数よりも少ないライン数に対応する記憶容量を有する。

これによれば、論理回路とラインメモリを用いることにより、駆動端子に沿って配置されるラインラッチの段数を増やしたりラインラッチ間の転送経路に多数のマルチプレクサを配置するといった、狭い場所に多数の回路要素を追加する複雑な構成を必要とすることなく表示ラインデータの並べ替えを行うことができる。また、そのような複雑な構成を採用する場合に比べてレイアウト面積を小さくすることができる。且つ、フレームメモリを採用する場合のような占有面積の大幅な増大の虞もない。更に、表示ラインデータのピクセルデータの配列を表示ドライバ側で変更することができる。即ち、表示ドライバ側でのデータ処理の自由度を増すことができ、ホスト装置の負担軽減に資することにもなる。

〔２〕<<表示パネルのサブピクセルのマッピングに応じたピクセルデータの並べ替え>>
項１において、前記論理回路は、前記入力回路に入力された表示ラインデータを前記ラインメモリに格納すると共に、入力された当該表示ラインデータと、この表示ラインデータの表示ラインの直前の表示ラインに係り前記ラインメモリから読み出された表示ラインデータとを用いて、表示ピクセル単位で同一表示ライン内又は隣接表示ライン間でピクセルデータの並べ替えを行うことによって、表示パネルの画素を構成するサブピクセルのマッピングにピクセルデータの配列を対応させる（図７乃至図１１）。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、表示パネルの画素を構成するサブピクセルのマッピングにピクセルデータの配列を対応させることができる。

〔３〕<<拡大>>
項１において前記論理回路は、１表示ライン毎に対応する表示ラインデータをｎ回読み出してピクセル単位で同一ピクセルデータをｎ回繰返し配置することによって画像拡大のための表示ラインデータの並べ替えを行う（図５、図６）。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、拡大表示のためのデータ操作を行うことができる。

〔４〕<<サブピクセルデータの縦、横及び斜め移動>>
項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの第２サブピクセル位置に並べ替え、第２表示ラインデータの第２サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第２サブピクセル位置に並べ替え、第３表示ラインデータの第２サブピクセル位置のサブピクセルデータを第３表示ラインデータの第１サブピクセル位置に移動させる処理を、最後の表示ラインまで順次繰返す（図７、図８）。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、同一又は隣接する表示ラインデータ間でサブピクセルデータの縦、横及び斜め移動が可能である。

〔５〕<<サブピクセルデータの縦、横及び斜め移動>>
項２において前記論理回路は、入力回路に入力された第１表示ラインデータに対してその第１サブピクセル位置のサブピクセルデータをラインメモリに格納する処理と、入力回路に入力された次の第２表示ラインデータに対してその第２サブピクセル位置のサブピクセルデータをラインメモリに格納すると共に、前記ラインメモリから前記第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを読み出し、読み出した前記第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを当該入力された前記第２表示ラインデータの第２サブピクセル位置に並べ替える処理と、入力回路に入力された次の第３表示ラインデータに対してその第１サブピクセル位置のサブピクセルデータをラインメモリに格納すると共に、入力された第３表示ラインデータの第２サブピクセル位置のサブピクセルデータを当該第３表示ラインデータの第１サブピクセル位置に並べ替え、且つ前記ラインメモリから第２表示ラインデータの第２サブピクセル位置のサブピクセルデータを読み出し、読み出した前記第２表示ラインデータの第２サブピクセル位置のサブピクセルデータを当該入力された前記第３表示ラインデータの第２サブピクセル位置に並べ替える処理とを、最後の表示ラインまで順次繰返す（図７、図８）。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、同一又は隣接する表示ラインデータ間でサブピクセルデータの縦、横及び斜め移動が可能である。

〔６〕<<サブピクセルデータの縦移動>>
項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを次の第２表示ラインデータの第１サブピクセル位置に並べ替え、前記第１表示ラインデータに続く第２表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第１サブピクセル位置に並べ替える処理を、最後の表示ラインデータまで順次繰返す。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、隣接する表示ラインデータ間でサブピクセルデータの縦移動が可能である（図９）。

〔７〕<<サブピクセルデータの縦及び横移動>>
項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で右シフトする処理と、前記第２表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第１サブピクセル位置に並べ替える処理と、前記第３表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第３表示ラインデータに続く第４表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で右シフトする処理とを、最後の表示ラインデータまで順次繰返す（図１０）。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、同一及び隣接する表示ラインデータ間でサブピクセルデータの縦及び横移動が可能である。

〔８〕<<サブピクセルデータの縦及び横移動>>
項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で左シフトする処理と、前記第２表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第１サブピクセル位置に並べ替える処理と、前記第３表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第３表示ラインデータに続く第４表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で左シフトする処理とを、最後の表示ラインデータまで順次繰返す（図１１）。

これによれば、ホスト装置に負担をかけずに表示ドライバそれ自体で、同一及び隣接する表示ラインデータ間でサブピクセルデータの縦及び横移動が可能である。

〔９〕<<偶数番目／奇数番目のサブピクセル位置>>
項４乃至８の何れか１項において、前記第１サブピクセル位置は表示ラインデータの先頭から偶数番目の各サブピクセル位置であり、前記第２サブピクセル位置は表示ラインデータの先頭から奇数番目の各サブピクセル位置である。

これによれば、偶数番目のサブピクセル位置のデータを格納する記憶領域と奇数番目のサブピクセル位置のデータを格納する記憶領域とをラインメモリが備えることによって項４乃至８の何れの処理も簡単に実現することができる。

２．実施の形態の詳細
実施の形態について更に詳述する。

＜表示ドライバ>
図１には表示ドライバの一例が示される。図１に示される表示ドライバ１は、特に制限されないが、単結晶シリコンのような１個の半導体基板にＣＭＯＳ集積回路製造技術によって形成されている。

表示ドライバ１はホスト装置としてのホストプロセッサ２から複数表示ラインの表示ラインデータを受け取って液晶表示パネル（ＬＣＤパネルとも記す）３を駆動制御する。

特に図示はしないが、液晶表示パネル３は、所謂ＴＦＴ（Thin Film Transistor）液晶表示パネルとして構成され、図１のＸ方向に複数本の走査電極及びコモン電極が形成され、Ｙ方向に複数本の信号電極が形成され、夫々の交点位置に画素が形成される。１画素は例えばＲＧＢの３個のサブピクセルによって構成される。サブピクセルは、走査電極にゲートが接続され、ソースに信号電極が接続され、ドレインには一方がコモン電極に接続された容量が接続される。この容量が液晶素子及び電荷保持用である。コモン電極及び走査電極には表示の走査タイミング（水平同期タイミング）に同期してコモン電圧及び走査駆動電圧が印加され、走査線毎の水平同期期間毎に、信号電極には表示データに応じた階調駆動信号が与えられる。これにより、表示ライン毎に夫々のサブピクセルの液晶素子の遮光状態が決定されて、液晶表示パネル３に画像が表示される。

表示ドライバ１は液晶表示パネル３の表示ラインに沿って（Ｘ方向に沿って）長手辺を有する長方を呈する。表示ドライバ１の長手方向中央部には論理回路１０、ラインメモリ（ＬＮＭＲＹ）１１、及び入力回路としてのホストインタフェース回路（ＨＳＴＩＦ）１２が配置され、その両側に、ソースアンプ回路１３＿Ａ，１３＿Ｂ及びラインラッチ回路１４＿Ａ、１４＿Ｂが配置される。その他に、電源回路、階調電圧発生回路、基準電圧発生回路、ゲート駆動信号発生回路等の周辺回路１５が配置される。

ホストインタフェース回路１２はホスト装置としてのホストプロセッサ２から供給される表示ラインデータを入力する入力回路である。ホストプロセッサ２が供給する表示ラインデータを以下便宜的に入力表示ラインデータと記す。特に制限されないが、入力表示ラインデータはホスト装置側でフレームバッファに描画された画像データに対する表示ライン順の画素データ、或いはビデオデータのようなストリームデータとされる。

ラインメモリはホストインタフェース回路１２に入力した入力表示ラインデータを格納可能なメモリであり、例えばＳＲＡＭで構成される。その記憶容量は、例えば、この表示ドライバ１が表示駆動可能とする液晶表示パネル３の最大表示ラインサイズのサブピクセル数にそれぞれ対応される記憶ビット数の第１記憶領域（第１メモリライン）と第２記憶領域（第２メモリライン）とを有する。

論理回路１０は、ラインメモリ１１に対する入力表示ラインデータの書き込みと読み出しを制御すると共に、ホストインタフェース回路１２から受け取った入力表示ラインデータ及びラインメモリ１１から読み出したデータを用いて、表示ラインデータのピクセルデータを並べ替えるアクセス制御とデータ処理を行って、表示駆動データを生成する。論理回路１０から出力される表示駆動データはラインラッチ回路１４＿Ａ，１４＿Ｂに与えられ、与えられた表示駆動データは表示タイミングにしたがってソースアンプ回路１３＿Ａ，１３＿Ｂで増幅され、それによって液晶表示パネル３の信号電極は水平走査期間毎に表示ライン単位で駆動される。表示ラインの走査電極は水平走査期間毎にゲート駆動信号が順次切替えられて駆動される。

上記ソースアンプ回路１３＿Ａ，１３＿Ｂの各アンプから出力される表示駆動信号（階調電圧信号）Ｓ１〜Ｓｎは液晶表示パネル３の夫々の信号電極に対応される。表示駆動信号Ｓ１〜Ｓｎを出力する駆動端子（外部出力端子）は、特に図示はしないが、図１の表示駆動信号Ｓ１〜Ｓｎの配列にしたがって表示ドライバ１の長手辺に沿って配置されている。

図２には論理回路の具体例が示される。論理回路１０はデータ処理部２０及びラインメモリ制御部３０を有する。ラインメモリ制御部３０は、アドレスカウンタ（ＡＤＲＣＯＵＮＴ）３１、リードライトクロック制御回路（ＲＷＣＫＣＮＴ）３２、読出しデータ制御回路（ＲＤＣＮＴ）３３、及び書き込みデータ制御回路（ＷＤＣＮＴ）３４を有する。アドレスカウンタ（ＡＤＲＣＯＵＮＴ）３１、リードライトクロック制御回路（ＲＷＣＫＣＮＴ）３２、及び書き込みデータ制御回路（ＷＤＣＮＴ）３４はホストインタフェース回路１２から与えられる動作クロックＣＫに同期して動作する。読出しデータ制御回路（ＲＤＣＮＴ）３３及びデータ処理部２０は図示を省略する表示動作用のクロックに同期動作される。

ホストインタフェース回路１２はホストプロセッサ２から表示ラインデータが供給されると、入力表示データＤＴ＿ＤＩＳＰを論理回路１０に与えると共に、入力表示データの表示ライン単位でデータの確定期間に活性化されるデータイネーブル信号ＤＥを出力する。即ち、データイネーブル信号ＤＥは表示ライン周期でデータ確定期間に活性化される信号であり、例えば入力表示データの水平同期信号に基づいて生成することができる。

ラインメモリ１１の第１メモリライン（第２メモリライン）に書き込みを行う場合、リードライトクロック制御回路ＲＷＣＫＣＮＴが第１メモリラインライトリードモード信号ＭＤ＿ＦＭＬ（第２メモリラインライトリードモード信号ＭＤ＿ＳＭＬ）でラインメモリ１１にライトモード（例えばハイレベル）を指示し、その間に第１メモリラインライトリードクロックＣＫ＿ＦＭＬ（第２メモリラインライトリードクロックＣＫ＿ＳＭＬ）をクロック変化させて書き込みアクセスサイクルを規定する。更に、アドレスカウンタ（ＡＤＲＣＯＵＮＴ）３１から第１メモリライン（第２メモリライン）のメモリセルを順次指定する第１メモリラインアドレス信号ＡＤＲ＿ＦＭＬ（第２メモリラインアドレス信号ＡＤＲ＿ＳＭＬ）をラインメモリ１１に出力すると共に、書き込みデータ制御回路（ＷＤＣＮＴ）３４が第１メモリライン書き込みデータＷＤ＿ＦＭＬ（第２メモリライン書き込みデータＷＤ＿ＳＭＬ）を順次ラインメモリ１１に出力する。

一方、ラインメモリ１１の第１メモリライン（第２メモリライン）から読出しを行う場合、リードライトクロック制御回路ＲＷＣＫＣＮＴが第１メモリラインライトリードモード信号ＭＤ＿ＦＭＬ（第２メモリラインライトリードモード信号ＭＤ＿ＳＭＬ）でラインメモリ１１にリードモード（例えばローレベル）を指示し、その間に第１メモリラインライトリードクロックＣＫ＿ＦＭＬ（第２メモリラインライトリードクロックＣＫ＿ＳＭＬ）をクロック変化させて読み出しアクセスサイクルを規定する。更に、アドレスカウンタ（ＡＤＲＣＯＵＮＴ）３１から第１メモリライン（第２メモリライン）のメモリセルを順次指定する第１メモリラインアドレス信号ＡＤＲ＿ＦＭＬ（第２メモリラインアドレス信号ＡＤＲ＿ＳＭＬ）をラインメモリ１１に出力することによって、第１メモリライン読出しデータＲＤ＿ＦＭＬ（第２メモリライン読出しデータＲＤ＿ＳＭＬ）が順次ラインメモリ１１から読出しデータ制御回路（ＲＤＣＮＴ）３３に出力される。

書き込みデータ制御回路（ＷＤＣＮＴ）３４は、今回ラインメモリ１１に書き込んだ第１メモリライン書き込みデータＷＤ＿ＦＭＬ（第２メモリライン書き込みデータＷＤ＿ＳＭＬ）を第１処理データＦＰＤとしてデータ処理部に２０に供給可能にされ、また、読出しデータ制御回路（ＲＤＣＮＴ）３３は、ラインメモリ１１から読み出された第１メモリライン読出しデータＲＤ＿ＦＭＬ（第２メモリライン読出しデータＲＤ＿ＳＭＬ）を第２処理データＳＰＤとしてデータ処理部に２０に供給可能にされる。第２処理データＳＰＤは第１処理データＦＰＤの次の表示ラインのデータになる。

データ処理部２０は第１処理データＦＰＤと第２処理データＳＰＤの双方又は一方を用いて入力表示データのサブピクセルデータに対する並べ替え動作を行う。並べ替えられたデータは表示ライン毎の表示駆動データＤＴ＿ＤＲＶとしてラインラッチ回路１４＿Ａ，１４＿Ｂに供給される。

入力表示データのサブピクセルデータに対する並べ替え動作モードは、特に制限されないが、レジスタ設定によるプログラマブルな指定、モード端子による指定、又はモード固定など、適宜の方式とすることができる。ここではその指定のための構成について詳細な説明は省略する。以下では、表示拡大のための並べ替えモードと、液晶表示パネル３の画素を構成するサブピクセルのマッピングにピクセルデータの配列を対応させる並べ替えモードとに大別して、夫々の並べ替え動作モードについて説明する。アドレスカウンタ（ＡＤＲＣＯＵＮＴ）３１、リードライトクロック制御回路（ＲＷＣＫＣＮＴ）３２、読出し制御回路（ＲＤＣＮＴ）３３、及び書き込み制御回路（ＷＴＣＮＴ）３４の動作形態も並べ替え動作モードに応じて決まる。

<<表示拡大のための並べ替え>>
図３には入力表示ラインデータの一部が例示される。特に制限されないが、本明細書では１画素をＲＧＢ三色のデータで表すものとし、１画素をＲｘｙ，Ｇｘｙ，Ｂｘｙの三色のサブピクセルデータで表す。図３では入力表示ラインデータとして、第１表示ラインの第１画素データＰ１１はサブピクセルデータＲ１１、Ｇ１１，Ｂ１１で表され、第２画素データＰ１２はサブピクセルデータＲ１２、Ｇ１２，Ｂ１２で表され、その第２表示ラインの第１画素データＰ２１はサブピクセルデータＲ２１、Ｇ２１，Ｂ２１で表され、その第２画素データＰ２２はサブピクセルデータＲ２２、Ｇ２２，Ｂ２２で表される。

表示拡大の並べ替えモードでは、１表示ライン毎に対応する表示ラインデータをｎ回読み出してピクセル単位で同一ピクセルデータをｎ回繰返し配置することによって画像拡大のための表示ラインータの並べ替えを行う操作が行われることになる。

図４には表示拡大のための並べ替え結果が例示される。図４は４倍の拡大を行った例である。１個の画素のピクセルデータを縦及び横に拡張して配置することによって拡大された表示駆動データＤＴ＿ＤＲＶを得ることができる。当然であるが入力表示ラインデータのサイズは最大表示サイズの１／４以下のサイズである。

図５には表示拡大のための並べ替えモードでの動作タイミングが例示される。ＨＦＰは水平帰線期間を意味する。Ｌｉｎｅ１，Ｌｉｎｅ２，Ｌｉｎｅ３は表示ライン毎の入力表示ラインデータを意味する。この例では奇数番目の表示ラインの表示ラインデータは第１メモリラインに格納され、偶数番目の表示ラインの表示ラインデータは第２メモリラインに格納される。メモリラインからの読出しは同一メモリラインから２回連続して行われる。データ処理部２０は同一データの第１回目の読出しデータに対してピクセルデータの配置を１ピクセル置きとし、ブランクのピクセル位置に第２回目の読出しデータの対応ピクセルデータを配置することによって４倍の拡大表示可能な表示駆動データＤＴ＿ＤＲＶを得る。

駆動データＤＴ＿ＤＲＶはラインラッチ回路１４＿Ａ，１４＿Ｂの初段ラッチから終段ラッチに内部転送され、ゲート駆動タイミングに同期して終段ラッチの表示駆動データＤＴ＿ＤＲＶを用いてソースアンプ回路１３＿Ａ，１３＿Ｂで液晶表示パネル３の信号電極を駆動する。

<<パネルのサブピクセルマッピングにピクセルデータの配列を対応させる並べ替えモード>>
図６には入力表示ラインデータの一部が例示される。ここでは各表示ラインで４画素のピクセルデータが４表示ライン分例示される。表記の規則は図３と同様である。

液晶表示パネル３のサブピクセルのマッピングに応じたピクセルデータの並べ替えでは、ホストインタフェース回路１２に入力された表示ラインデータをラインメモリ１１に格納すると共に、入力された当該表示ラインデータと、この表示ラインデータの表示ラインの直前の表示ラインに係り前記ラインメモリ１１から読み出された表示ラインデータとを用いて、表示ピクセル単位で同一表示ライン内又は隣接表示ライン間でピクセルデータの並べ替えを行う操作が行われることになる。

図７にはサブピクセルデータの縦、横及び斜め移動を行った並べ替えの結果が例示される。図７では、第１表示ラインデータの偶数番目のサブピクセル位置（第１サブピクセル位置）のサブピクセルデータ（Ｇ１１，Ｒ１２，Ｂ１２，…）を前記第１表示ラインデータに続く第２表示ラインデータの奇数番目のサブピクセル位置（第２サブピクセル位置）に並べ替え、第２表示ラインデータの奇数番目のサブピクセル位置のサブピクセルデータ（Ｒ２１，Ｂ２１，Ｇ２２，…）を前記第２表示ラインデータに続く第３表示ラインデータの奇数番目のサブピクセル位置に並べ替え、第３表示ラインデータの奇数番目のサブピクセル位置のサブピクセルデータ（Ｒ３１，Ｂ３１，Ｇ３２，…）を第３表示ラインデータの偶数番目のサブピクセル位置に並べ替える処理を、最後の表示ラインまで順次繰返して表示ラインデータの並べ替えが行われる。

図８には図７の並べ替えを行う場合の動作タイミングが例示される。ＬｉｎｅＦＰは垂直帰線期間を意味する。Ｌｉｎｅ１Ａ＋１Ｂ，Ｌｉｎｅ２Ａ＋２Ｂ，Ｌｉｎｅ３Ａ＋３Ｂは表示ライン毎の入力表示ラインデータを意味する。このとき、ＬｉｎｅＸＡ＋ＸＢにおけるＸは表示ラインの番号、Ａは奇数番目のサブピクセルデータ、Ｂは偶数番目のサブピクセルデータを意味する。この例では奇数番目の表示ラインの偶数番目のサブピクセルデータが第１メモリラインに格納され、偶数番目の表示ラインの奇数番目のサブピクセルデータが第２メモリラインに格納される。データイネーブル信号ＥＮによるイネーブルサイクル毎にメモリラインからの読出しは第１メモリラインと第２メモリラインとの間で交互に行われる。データ処理部２０はラインメモリ１１から偶数番目のサブピクセルデータが読み出されたときは、当該偶数番目のサブピクセルデータと、そのときホストインタフェース回路１２から入力された表示ラインデータのうちの偶数番目のサブピクセルデータとを用いて、サブピクセルデータの並べ替えを行う。これによって図７の第２表示ラインに示されるような並び替えが行われる。一方、データ処理部２０はラインメモリ１１から奇数番目のサブピクセルデータが読み出されたときは、当該奇数番目のサブピクセルデータと、そのときホストインタフェース回路１２から入力された表示ラインデータのうちの奇数番目のサブピクセルデータとを用いて、サブピクセルデータの並べ替えを行う。これによって図７の第３表示ラインに示されるような並び替えが行われる。この操作が繰返されることによって、図７のように並べ替えられた表示駆動データＤＴ＿ＤＲＶが得られる。

駆動データＤＴ＿ＤＲＶはラインラッチ回路１４＿Ａ，１４＿Ｂの初段ラッチから終段ラッチに内部転送され、ゲート駆動タイミングに同期して終段ラッチの表示駆動データＤＴ＿ＤＲＶを用いてソースアンプ回路１３＿Ａ，１３＿Ｂで液晶表示パネルの信号電極を駆動する。

論理回路１０による図７の並べ替え方法を更に詳述する。ホストインタフェース回路１２に入力された第１表示ラインデータに対してその偶数番目のサブピクセル位置のサブピクセルデータをラインメモリ１１に格納する。ホストインタフェース回路１２に入力された次の第２表示ラインデータに対してその奇数番目のサブピクセル位置のサブピクセルデータをラインメモリ１１に格納すると共に、前記ラインメモリ１１から前記第１表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを読み出し、読み出した当該サブピクセルデータを、そのとき入力された前記第２表示ラインデータの奇数番目のサブピクセル位置に並べ替える。ホストインタフェース回路１２に入力された次の第３表示ラインデータに対してその偶数番目のサブピクセル位置のサブピクセルデータをラインメモリ１１に格納すると共に、入力された第３表示ラインデータの奇数番目のサブピクセル位置のサブピクセルデータを当該第３表示ラインデータの偶数番目のサブピクセル位置に並べ替え、且つ前記ラインメモリから第２表示ラインデータの奇数番目のサブピクセル位置のサブピクセルデータを読み出し、読み出したサブピクセルデータを、今回入力された前記第３表示ラインデータの奇数番目のサブピクセル位置に並べ替える。それらの処理を最後の表示ラインまで順次繰返して表示ラインデータの並べ替えが行われる。

図９にはサブピクセルデータの縦移動を行った並べ替えの結果が例示される。図９では、第１表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを次の第２表示ラインデータの偶数番目のサブピクセル位置に並べ替え、前記第１表示ラインデータに続く第２表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの偶数番目のサブピクセル位置に並べ替える処理を、最後の表示ラインデータまで順次繰返して表示ラインデータの並べ替えが行われる。

図１０にはサブピクセルデータの縦及び横移動を行った並べ替えの結果が例示される。図１０では、第１表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの偶数番目のサブピクセル位置に並べ替えから、当該表示ラインの各サブピクセルデータをサブピクセル単位で右シフトする処理と、前記第２表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの偶数番目のサブピクセル位置に並べ替える処理と、前記第３表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第３表示ラインデータに続く第４表示ラインデータの偶数番目のサブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で右シフトする処理とを、最後の表示ラインデータまで順次繰返して表示ラインデータの並べ替えが行われる。

図１１にはサブピクセルデータの縦及び横移動を行った別の並べ替えの結果が例示される。図１１では、第１表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの偶数番目のサブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で左シフトする処理と、前記第２表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの偶数番目のサブピクセル位置に並べ替える処理と、前記第３表示ラインデータの偶数番目のサブピクセル位置のサブピクセルデータを前記第３表示ラインデータに続く第４表示ラインデータの偶数番目のサブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で左シフトする処理とを、最後の表示ラインデータまで順次繰返して表示ラインデータの並べ替えが行われる。

図１０及び図１１の並べ替えを行う場合には、ホストインタフェース回路１２に与えられた表示ラインデータの偶数番目のサブピクセルデータとその前の表示ラインに係るラインメモリ１１から読み出された奇数番目のサブピクセルデータが必要になるので、ラインメモリ１１には各表示ラインの奇数番目のサブピクセルデータを格納することが必要になる。

上記実施の形態によれば以下の作用効果を得る。

図１の表示ドライバ１によれば、論理回路１０とラインメモリ１１を用いることにより、駆動信号Ｓ１〜Ｓｎを出力する駆動端子に沿って配置されるラインラッチ回路１４＿Ａ，１４＿Ｂのラッチ段数を増やしたりラッチ段の間の転送経路に多数のマルチプレクサを配置するといった、狭い場所に多数の回路要素を追加する複雑な構成を必要とすることなく入力表示ラインデータにおけるピクセルデータの並べ替えを行うことができる。また、そのような複雑な構成を採用する場合に比べて表示ドライバ１のレイアウト面積を小さくすることができる。且つ、表示ドライバ１にフレームメモリを採用する場合のような占有面積の大幅な増大の虞もない。更に、表示ラインデータのピクセルデータの配列を表示ドライバ１側で変更することができる。即ち、表示ドライバ１側でのデータ処理の自由度を増すことができ、ホストプロセッサ２の負担軽減に資することにもなる。

図７及び図８で説明した手法によれば、ホストプロセッサ２に負担をかけずに表示ドライバ１それ自体で、液晶表示パネル３の画素を構成するサブピクセルのマッピングにピクセルデータの配列を対応させることができる。例えば、ホストプロセッサ２に負担をかけずに表示ドライバ１それ自体で、同一又は隣接する表示ラインデータ間でサブピクセルデータの縦、横及び斜め移動と同様の並べ替えが可能である。その他、隣接する表示ラインデータ間でサブピクセルデータの縦移動と同様に並べ替えや、同一及び隣接する表示ラインデータ間でサブピクセルデータの縦及び横移動と同様の並べ替えが可能である。

更に、図４及び図５で説明した手法によれば、ホストプロセッサ２に負担をかけずに表示ドライバ１それ自体で、拡大表示のためのデータ操作を行うことができる。

本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、サブピクセルデータはＲＧＢの各データに限定されず、青色色差成分、赤色色差成分、及び輝度成分の各サブピクセルデータであってもよい。

表示ドライバは静電容量方式などによるタッチパネルの検出動作を制御するタッチパネルコントローラをオンチップした半導体装置として実現することも可能である。

サブピクセルに対する並べ替えのパターンは上記実施の形態に限定されず、適宜変更可能である。

表示パネルは液晶表示パネルに限定されず、プラズマディスプレイパネル、エレクトロルミネッセンスディスプレイパネルなどであってもよい。

１ 表示ドライバ
２ ホストプロセッサ
３ 液晶表示パネル
１０ 論理回路
１１ ラインメモリ（ＬＮＭＲＹ）
１２ ホストインタフェース回路（ＨＳＴＩＦ）
１３＿Ａ，１３＿Ｂ ソースアンプ回路
１４＿Ａ、１４＿Ｂ ラインラッチ回路
１５ 周辺回路
２０ データ処理部
３０ ラインメモリ制御部
３１ アドレスカウンタ（ＡＤＲＣＯＵＮＴ）
３２ リードライトクロック制御回路（ＲＷＣＫＣＮＴ）
３３ 読出しデータ制御回路（ＲＤＣＮＴ）
３４ 書き込みデータ制御回路（ＷＤＣＮＴ）
ＭＤ＿ＦＭＬ 第１メモリラインライトリードモード信号
ＭＤ＿ＳＭＬ 第２メモリラインライトリードモード信号
ＣＫ＿ＦＭＬ 第１メモリラインライトリードクロック
ＣＫ＿ＳＭＬ 第２メモリラインライトリードクロック
ＡＤＲ＿ＦＭＬ 第１メモリラインアドレス信号
ＡＤＲ＿ＳＭＬ 第２メモリラインアドレス信号
ＷＤ＿ＦＭＬ 第１メモリライン書き込みデータ
ＷＤ＿ＳＭＬ 第２メモリライン書き込みデータ
ＲＤ＿ＦＭＬ 第１メモリライン読出しデータ
ＲＤ＿ＳＭＬ 第２メモリライン読出しデータ
ＤＥ データイネーブル信号
ＣＫ 動作クロック信号
ＤＴ＿ＤＩＳＰ 表示ラインデータ
ＤＴ＿ＤＲＶ 表示駆動データ

Claims (9)

1. 複数表示ラインの表示ラインデータを受け取って表示パネルを駆動制御する表示ドライバであって、
   外部から供給される表示ラインデータを入力する入力回路と、
   前記入力回路に入力した表示ラインデータを格納可能なラインメモリと、
   前記ラインメモリに対する表示ラインデータの書き込みと読み出しを制御すると共に、ラインメモリから読み出されたデータを用いて表示ラインデータのピクセルデータを並べ替えて表示駆動データを生成する論理回路と、
   前記論理回路から出力される駆動データに基づいて表示パネルを表示ライン単位で駆動する駆動回路とを有し、
   前記駆動回路は前記論理回路及び前記ラインメモリを挟んでその両側に分離配置され、
   前記ラインメモリは表示フレームの表示ライン数よりも少ないライン数に対応する記憶容量を有する、表示ドライバ。
2. 請求項１において、前記論理回路は、前記入力回路に入力された表示ラインデータを前記ラインメモリに格納すると共に、入力された当該表示ラインデータと、この表示ラインデータの表示ラインの直前の表示ラインに係り前記ラインメモリから読み出された表示ラインデータとを用いて、表示ピクセル単位で同一表示ライン内又は隣接表示ライン間でピクセルデータの並べ替えを行うことによって、表示パネルの画素を構成するサブピクセルのマッピングにピクセルデータの配列を対応させる、表示ドライバ。
3. 請求項１において前記論理回路は、１表示ライン毎に対応する表示ラインデータをｎ回読み出してピクセル単位で同一ピクセルデータをｎ回繰返し配置することによって画像拡大のための表示ラインデータの並べ替えを行う、表示ドライバ。
4. 請求項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの第２サブピクセル位置に並べ替え、第２表示ラインデータの第２サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第２サブピクセル位置に並べ替え、第３表示ラインデータの第２サブピクセル位置のサブピクセルデータを第３表示ラインデータの第１サブピクセル位置に並べ替える処理を、最後の表示ラインまで順次繰返す、表示ドライバ。
5. 請求項２において前記論理回路は、入力回路に入力された第１表示ラインデータに対してその第１サブピクセル位置のサブピクセルデータをラインメモリに格納する処理と、
   入力回路に入力された次の第２表示ラインデータに対してその第２サブピクセル位置のサブピクセルデータをラインメモリに格納すると共に、前記ラインメモリから前記第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを読み出し、読み出した前記第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを当該入力された前記第２表示ラインデータの第２サブピクセル位置に並べ替える処理と、
   入力回路に入力された次の第３表示ラインデータに対してその第１サブピクセル位置のサブピクセルデータをラインメモリに格納すると共に、入力された第３表示ラインデータの第２サブピクセル位置のサブピクセルデータを当該第３表示ラインデータの第１サブピクセル位置に並べ替え、且つ前記ラインメモリから第２表示ラインデータの第２サブピクセル位置のサブピクセルデータを読み出し、読み出した前記第２表示ラインデータの第２サブピクセル位置のサブピクセルデータを当該入力された前記第３表示ラインデータの第２サブピクセル位置に並べ替える処理とを、最後の表示ラインまで順次繰返す、表示ドライバ。
6. 請求項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを次の第２表示ラインデータの第１サブピクセル位置に並べ替え、前記第１表示ラインデータに続く第２表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第１サブピクセル位置に並べ替える処理を、最後の表示ラインデータまで順次繰返す、表示ドライバ。
7. 請求項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で右シフトする処理と、
   前記第２表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第１サブピクセル位置に並べ替える処理と、
   前記第３表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第３表示ラインデータに続く第４表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で右シフトする処理とを、最後の表示ラインデータまで順次繰返す、表示ドライバ。
8. 請求項２において前記論理回路は、第１表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第１表示ラインデータに続く第２表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で左シフトする処理と、
   前記第２表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第２表示ラインデータに続く第３表示ラインデータの第１サブピクセル位置に並べ替える処理と、
   前記第３表示ラインデータの第１サブピクセル位置のサブピクセルデータを前記第３表示ラインデータに続く第４表示ラインデータの第１サブピクセル位置に並べ替えてから、当該表示ラインの各サブピクセルデータをサブピクセル単位で左シフトする処理とを、最後の表示ラインデータまで順次繰返す、表示ドライバ。
9. 請求項４乃至８の何れか１項において、前記第１サブピクセル位置は表示ラインデータの先頭から偶数番目の各サブピクセル位置であり、前記第２サブピクセル位置は表示ラインデータの先頭から奇数番目の各サブピクセル位置である、表示ドライバ。

Images