[go: up one dir, main page]

JP2015001470A - 基板検査装置 - Google Patents

基板検査装置 Download PDF

Info

Publication number
JP2015001470A
JP2015001470A JP2013126741A JP2013126741A JP2015001470A JP 2015001470 A JP2015001470 A JP 2015001470A JP 2013126741 A JP2013126741 A JP 2013126741A JP 2013126741 A JP2013126741 A JP 2013126741A JP 2015001470 A JP2015001470 A JP 2015001470A
Authority
JP
Japan
Prior art keywords
unit
inspection
voltage
substrate
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013126741A
Other languages
English (en)
Inventor
山下 宗寛
Munehiro Yamashita
宗寛 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nidec Advance Technology Corp
Original Assignee
Nidec Read Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nidec Read Corp filed Critical Nidec Read Corp
Priority to JP2013126741A priority Critical patent/JP2015001470A/ja
Priority to KR1020140070473A priority patent/KR20140146535A/ko
Priority to CN201410261002.6A priority patent/CN104237669A/zh
Priority to TW103120590A priority patent/TW201500743A/zh
Publication of JP2015001470A publication Critical patent/JP2015001470A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/1272Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of cable, line or wire insulation, e.g. using partial discharge measurements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Testing Relating To Insulation (AREA)

Abstract

【課題】 絶縁検査時において発生する配線パターン間のスパーク現象を正確に検出する基板検査装置の提供。
【解決手段】 基板に形成される複数の配線パターン間の絶縁検査を行う基板検査装置であって、第一検査部と第二検査部との間に所定の電位差を設定するために、第二検査部に接続されるとともに該第二検査部に電圧を印加する電源手段と、第一検査部と第二検査部の間の電圧を検出する検出手段と、検出手段が検出する電圧に電圧降下の発生が生じた場合に、第一検査部と第二検査部に不良が存在するとして判定する判定手段を有し、選出手段は、導通状態をON/OFFとする切替部と、切替部と直列接続される電圧降下部を備えてなり、検出手段は、一方端が第一検査部と抵抗部との間に導通接続されていることを特徴とする。
【選択図】 図1

Description

本発明は、基板に形成される複数の配線パターン同士の絶縁検査に関し、特に絶縁検査時において発生する配線パターン間のスパーク現象を正確に検出する基板検査装置に関する。
基板上に形成される配線パターンは、この基板に載置されるICや半導体部品又はその他の電子部品に電気信号を送受信するために用いられる。このような配線パターンは、その基板の用途により種々に形成されている。このため、配線パターンが正確に且つ良好状態で形成されることを確認する電気的検査が実施されている。
このような配線パターンの検査には、導通検査と絶縁検査が通常実施される。導通検査は、配線パターンが所定の二点間を電気的に接続していることを確認する検査であり、絶縁検査は、配線パターン同士が短絡していない状態を確認する検査である。
特に、絶縁検査では、配線パターン同士の絶縁性を検査するため、配線パターン間に所定の電圧を印加して、配線パターン間の抵抗値を算出することで、配線パターン間の絶縁性を検査する。
このような絶縁検査では、上記の如き配線パターン間の抵抗値を算出するために、配線パターン間に電位差を生じさせるために電力を供給することになるが、配線パターン自体の細りや太り、または銅粉などの異物が存在する場合には、配線パターン間の抵抗値を測定する前に、一方の配線パターンから他方の配線パターンへ電荷の放電(スパーク現象)が生じる場合がある。このようなスパーク現象は、配線パターン間の不良として知られている。
このようなスパーク現象不良を検出するために、例えば、特許文献1の技術が知られている。この特許文献1に開示される技術では、配線パターン間の電圧を電圧印加開始から検査測定を実施する所定のタイミングまで検出するとともに、スパーク現象に起因する電圧降下の発生の有無を検出することで、スパーク現象を捉えようとするものである。
一方、昨今の基板は、極めて小さくかつ複雑に製造されるようになっている。このため、配線パターン自体も複雑且つ微細に形成されるとともに、そのピッチも狭く形成される。更に、このように配線パターンが複雑且つ微細に形成されることにより、配線パターン上に設定される検査点も増大することになる。このため、基板検査装置は、検査点の増加に伴い、基板と基板検査装置を電気的に接続する基板検査治具などの浮遊容量が大きくなる問題を有していた。
上記の如く、基板の配線パターンの複雑化と微細化が進むにつれて、この基板の絶縁検査の精度向上も要求される。このような場合でも、配線パターン間絶縁検査を行うためには、配線パターン間のスパーク現象が問題となる。
しかしながら、特許文献1に開示される技術では、配線パターン間の電圧が所定の電圧となるまでの電圧印加開始から検査電圧に到達するまでの間のスパーク検査は問題無く検出することができるが、配線パターン間の電圧が検査電圧に到達してから、所定の検査タイミングとなるまでの間(電圧が定常状態の場合)の配線パターン間のスパーク現象を確実かつ正確にと捉えることができない場合があった。
これは、基板の配線パターンの複雑化且つ微細化に伴って、スパーク現象の電圧降下が小さい場合が生じており、このような小さな電圧降下ではスパーク現象による電圧降下であるのか他の要因による電圧降下であるのかを正確に判定することできない問題が生じている。
特開2003−172757号公報
本発明は、このような実情に鑑みてなされたもので、微細化及び複雑化された基板の配線パターンの絶縁検査を実施する場合であっても、配線パターン間のスパーク現象を正確に検出することのできる基板検査装置を提供する。
請求項1記載の発明は、基板に形成される複数の配線パターン間の絶縁検査を行う基板検査装置であって、前記複数の配線パターンから検査対象となる一つの配線パターンを第一検査部として選出するとともに、該第一検査部以外の検査対象となる全ての配線パターンを第二検査部として選出する選出手段と、前記第一検査部と前記第二検査部との間に所定の電位差を設定するために、前記第二検査部に接続されるとともに該第二検査部に電圧を印加する電源手段と、前記第一検査部と第二検査部の間の電圧を検出する検出手段と、前記検出手段が検出する電圧に電圧降下の発生が生じた場合に、前記第一検査部と第二検査部に不良が存在するとして判定する判定手段を有し、前記選出手段は、導通状態をON/OFFとする切替部と、前記切替部と直列接続される電圧降下部を備えてなり、前記検出手段は、一方端が前記第一検査部と前記抵抗部との間に導通接続されていることを特徴とする基板検査装置を提供する。
請求項1記載の発明によれば、第一検査部と第二検査部との間(検査対象間)に所定の電位差を設定し、第一検査部と第二検査部の間の電圧を検出する検出手段を設けることで、検出手段が検出する電圧の降下の発生が生じた場合に、検査対象間にスパーク現象が生じたことを検出することがきる。特に、この検出手段の一方端が、第一検査部と抵抗部との間に導通接続されているため、スパーク現象が生じた場合に流れる電流はこの抵抗部を介して、検査対象間を流れることになる。つまり、この抵抗部の両端に電圧降下が生じることになるとともに、検出手段はこの電圧降下を確実に検出することができる。したがって、検査時間を長くする必要もなく、スパーク現象を確実に捉えることができる。
本発明にかかる基板検査装置の概略構成図であり、基板との関係を示している。 本発明にかかる基板検査装置の動作を表す概略図である。 本発明にかかる基板検査装置が検出する電圧の変化を時系列に示した図である。
本発明を実施するための最良の形態を説明する。
本発明は、基板上に形成される複数の配線パターンの絶縁検査を行う場合に発生するスパーク現象を検出するための基板検査装置及びその方法に関する。図1は、本発明に係る基板検査装置の一実施形態の概略構成図である。本発明に係る実施形態の基板検査装置1は、電力供給手段2、電圧検出手段3、電流検出手段4、制御手段6、切替手段7、電流供給端子8、電圧検出端子9、表示手段10を備えてなる。図1で示される一実施形態では、本発明の基板検査装置1と、検査対象となる基板CBと、基板検査装置1と基板CBとを電気的に接続するコタンクトプローブCPが示されている。
本発明の基板検査装置1では、後述する電流抵抗部SWrを用いることにより、電圧検出手段3が検出する電圧情報が、基板検査装置1の内部浮遊容量や内部部品等の影響を受けることなく、検査対象間の電圧変化を確実に捉えることができる。
図1に示される基板CBは、4つの配線パターンP1〜P4を有している。この基板CBが有する配線パターンは、設計される基板CBに応じてその数及び形状が適宜設定される。図1の基板CBでは、一の字状の配線パターンP1と、Tの字状の配線パターンP2と、十の字状の配線パターンP3とP4が示されている。
図1では、各配線パターンP1〜P4に電気的に接触する4本のコンタクトプローブCPが示されている。このコンタクトプローブCPは、基板検査装置1と基板CBを電気的に導通可能に接続する。また、このコンタクトプローブCPの配置位置や配置本数は、基板CBに形成される配線パターンに応じて適宜設定されることになる。尚、図1の実施形態では、後述する上流側及び下流側電流供給端子と上流側及び下流側電圧検出端子とを1本のコンタクトプローブCPで、配線パターン上に設けられる所定検査位置に導通可能に接触させているが、電流供給端子と電圧検出端子の夫々を別々の2本のコンタクトプローブCPで所定検査位置に導通可能に接触させてもよい。
電力供給手段2は、検査対象となる配線パターンと他の配線パターンとの間(以下、検査対象間)に、絶縁検査を行うための所定の電圧を印加させる。
この電力供給手段2は、直流電源又は交流電源を用いることができ、特に限定されるものではなく、検査対象間に所定の電圧を印加させることができるものであれば全て用いることができる。また、電力供給手段2は、例えば、カレント・コントローラー(Current Controller)を利用することもできる。カレント・コントローラーを用いる場合では、カレント・コントローラーにより、所定の配線パターンに電流を供給して、検査対象間に所定の電圧を印加することになる。この電力供給手段2が印加することになる電圧は、上記の説明の如き200〜250Vに設定される。
電圧検出手段3は、検査対象間の電圧を検出する。この電圧検出手段3は、例えば、電圧計を用いることができるが特に限定されるものではなく、検査対象間の電圧を検出することができるものであればよい。この電圧検出手段3は、検査対象間に電力供給手段2により所定の電位差が生じるように、電力が印加され始めてから、検査対象間が所定電位差に到達した後の所定の時間経過後(所定のタイミング)までの間、検査対象間の電位を検出することができる。この電圧検出手段3が捉える電圧の変化量により、検査対象間のスパーク現象の有無を判定することができるようになる。
電流検出手段4は、検査対象間の電流を検出する。この電流検出手段4は、例えば、電流計を用いることができるが特に限定されるものではなく、検査対象間に流れる電流値を検出することができればよい。この電流検出手段4の電流値と検査対象間の電圧値により、検査対象間の抵抗値を算出することができる。また、この抵抗値により、検査対象間の絶縁状態の良否を判定することになる。
電流供給端子8は、検査対象間の電流を供給するために、各配線パターンPとコンタクトプローブCPを介して接続される。この電流供給端子8は、電力供給手段2の上流側(正極側)と配線パターンPを接続する上流側電流供給端子81と、電力供給手段2の下流側(負極側)又は電流検出手段4と配線パターンPとを接続する下流側電流供給端子82を有している。
図1で示される如く、この電流供給端子8の上流側電流供給端子81及び下流側電流供給端子82は、夫々の配線パターンPに対して設けられている。これらの上流側電流供給端子81と下流側電流供給端子82は、夫々に切替手段7のスイッチ素子SWを有しており、この切替手段7のスイッチ素子SWのON/OFF動作により、接続状態/未接続状態が設定されることになる。
この電流供給端子8は、スイッチ素子SWと直列接続される抵抗部R1又は抵抗部R4を有している。特に、上流側電流供給端子81に抵抗部R1を有することにより、スパーク現象が生じた場合の過電流が必ずこの抵抗部R1を経由して、検査対象間を流れることになり、この際に生じる電圧降下を電圧検出手段3が確実に検出することができるようになる。この抵抗部R1は、例えば、10〜100Ω程度の抵抗値を有する抵抗を採用することができる。
電圧検出端子9は、検査対象間の電圧を検出するために、各配線パターンPとコンタクトプローブCPを介して接続される。この電圧検出端子9は、電圧検出手段3の上流側(正極側)と配線パターンPを接続する上流側電圧検出端子91と、電圧検出手段3の下流側(負極側)と配線パターンPを接続する下流側電圧検出端子92を有してなる。図1で示される如く、この電圧検出端子9の上流側電圧検出端子91及び下流側電圧検出端子92は、夫々の配線パターンPに対して設けられている。これらの上流側電圧検出端子91と下流側電圧検出端子92は、電流供給端子8と同様、夫々に切替手段7のスイッチ素子SWを有しており、この切替手段7のスイッチ素子SWのON/OFF動作により、接続状態/未接続状態が設定されることになる。電圧検出端子91には、スイッチ素子SWと直列接続される抵抗部R2又は抵抗部R3を有していることが好ましい。この抵抗部R2又は抵抗部R3は、上記の抵抗部R1又は抵抗部R4と同じ構成を採用することができる。
電流供給端子8と電圧検出端子9は、図1で示される如く、配線パターンPに導通接触する一本のコンタクトプローブCPに対して、4つの端子が配置されることになるとともに、各端子のON/OFF制御を行う4つのスイッチ素子SWが備えられることになる。
尚、図1では、上流側電流供給端子81の動作を制御するスイッチ素子を符号SW1とし、上流側電圧検出端子91の動作を制御するスイッチ素子を符号SW2とし、下流側電流供給端子82の動作を制御するスイッチ素子を符号SW3とし、下流側電圧検出端子92の動作を制御するスイッチ素子を符号SW4として示している。
切替手段7は、上記した各コンタクトプローブCPに導通接続される複数のスイッチ素子SWから構成されている。この切替手段7は、後述する制御手段6からの動作信号により。ON/OFFの動作が制御されることになる。
電圧検出手段3と電流検出手段4が検出する電圧値や電流値は、後述する制御手段6へ、経過時間情報が付与されて(時系列的な情報として)送信される。
制御手段6は、検査対象となる配線パターンPを選出したり、電圧検出手段3からの電圧値を基にスパーク現象を検出したり、切替手段7の動作の指示信号を送信する。この制御手段6は、図1で示される如く、選出手段61、判定手段62、記憶手段63を備えていることが好ましい。
記憶手段63は、基板CBの配線パターンPに関する情報、この配線パターンPの検査点に関する情報、検出される検出値の情報が記憶される。この記憶手段63に絶縁検査に必要な情報が格納され、これらの情報を用いることによって、絶縁検査が行われることになるとともに、検出される各検出値が格納される。
選出手段61は、基板CBの複数の配線パターンPから検査対象となる配線パターンPを選出し、検査対象の配線パターンPを特定する。この選出手段61が検査対象の配線パターンPを特定することにより、順次、絶縁検査が行われる配線パターンが選出される。この選出手段61が行う検査対象の配線パターンの選出方法は、予め記憶手段63に検査対象となる配線パターンの順番が設定され、この順番に従って検査対象の配線パターンが選出される方法を例示することができる。この選出方法は、上記の如き方法を採用することもできるが、検査対象となる配線パターンが順序良く選出される方法であれば特に限定されない。
この選出手段61が行う具体的な配線パターンの選出は、切替手段7を用いることにより実施される。例えば、切替手段7の各スイッチ素子SWのON/OFF制御を行うことにより、検査対象となる配線パターンを選出することができる。この実施形態の基板検査装置1では、検査対象となる配線パターンが電力供給手段2と接続されるための上流側電流供給端子81と接続されるように、スイッチ素子SWがONされることになる。また同時に、上流側電圧検出手段91とこの配線パターンが接続されるようにスイッチ素子SWがONされる。
例えば、図1で示される実施形態では、配線パターンP1を検査対象とする場合、選出手段61が、配線パターンP1に接続する上流側電流供給端子81と上流側電圧検出端子91を選出し、これら端子81、91のスイッチ素子SW1とスイッチ素子SW2をONさせるように促す信号を送信する。この信号を切替手段7が受信することにより、スイッチ素子SW1とスイッチ素子SW2が動作することになる。また、この場合、検査対象の配線パターン以外の配線パターン(残りの配線パターン)に対応するスイッチSW3とスイッチSW4がONされるように促す信号が送信される。
上記の説明の如く、選出手段61によって、基板CBの複数の配線パターンPから検査対象となる配線パターンPが選択されることになる。この第一実施形態で示される基板検査装置1の選出手段61が選出する配線パターンPは、基板CB上に形成された複数の配線パターンから1本の配線パターンPが選出される。つまり、選出手段61により選出された1本の配線パターンPと、残り全ての配線パターンPとの間で絶縁検査が実施される。このように、配線パターンPが選出されることにより、絶縁検査を効率良く処理することができる。
判定手段62は、電圧検出手段3からの電圧値を基に、スパーク現象の発生を判定する。この判定手段62が行う判定は、時系列的に記憶される電圧値が電圧降下(電圧値が時系列に対してマイナスの変化)を捉えた場合に、スパーク現象が発生していると判定するように設定されている。つまり、この判定手段62は、電圧値の時間的変化量がマイナスとなった場合に、スパーク現象が生じたと認識するように設定される。尚、スパーク現象が検出されると、後述する表示手段10にその旨が連絡される。
本発明の電圧検出手段3は、抵抗部R1よりも配線パターンPに近い位置で、一方端が導通接続されている。従来の絶縁検査中にスパーク現象を検出する場合に比して、抵抗部R1の両端にスパーク現象に起因する電圧降下が現れるようになる。このため、検査対象間の電位差が所定電位差に到達した後から実際の絶縁検査のために電流値を検出する所定のタイミングまで、確実に電圧の変化を検出することができるようになる。
表示手段10は、絶縁検査の状態を表示する。この表示手段10は、スパーク現象の発見が表示されることになる。
以上が本発明に係る第一実施形態の基板検査装置1の構成の説明である。
この第一実施形態の基板検査装置1の動作を説明する。
まず、検査対象となる基板CBの配線パターンPの情報などが記憶手段63に格納される。また基板CBが所定の検査位置に配置され、基板CB上に形成される配線パターンP上の検査点にコンタクトプローブCPが配置される。
基板CBが準備されると絶縁検査が開始される。まず、選出手段61が、検査対象となる配線パターンPを選出する。選出手段61が検査対象となる配線パターンを選出すると、この選出手段61は切替手段7へこの検査対象として選出された配線パターンPの上流側電流供給端子81と上流側電圧検出端子91が特定される。そして、この特定された上流側電流供給端子81と上流側電圧検出端子91を接続状態とするためのスイッチ素子SW1、SW2がONされるように、選出手段61から動作信号が切替手段7へ送信される。
切替手段7は、選出手段61からのスイッチ素子のON/OFF動作に関する信号を受信すると、この信号に従ってスイッチ素子SWのON/OFF制御が行われる。
例えば、配線パターンP1が検査対象の配線パターンとなる場合、配線パターンP1に対応する上流側電流供給端子81と上流側電圧検出端子91に接続されるスイッチ素子SW1、SW2がONとなる。またこのとき同時に、この配線パターンP1以外の配線パターンP2乃至配線パターンP4に接触されるコンタクトプローブCPが、夫々下流側電流供給端子82と接続状態となるために、夫々の下流側電流供給端子82のスイッチ素子SW4が、夫々ONとなるように制御される。
図2は、本発明に係る基板検査装置の動作状態を示す一実施形態である。この図2で示される動作状態では、上記の説明の如く、配線パターンP1が検査対象として選出されている。このため、配線パターンP1は、スイッチ素子SW1とスイッチSW2がONされており、上流側電流供給端子81と上流側電圧検出端子91と接続されている。このとき、検査対象以外の配線パターンP2乃至配線パターンP4は、スイッチ素子SW4がONされて、下流側電流供給端子82が夫々接続されている。尚、スイッチ素子SW3は、OFF状態のままである。
上記の如きスイッチ素子SWが、ON又はOFF制御されると、検査対象間の電位差が所定の電位差となるように、検査対象の配線パターンP1に電流が印加される。
このとき、電圧検出手段3は、電力供給手段2から電力が供給されている間、検出する電圧値を制御手段6へ送信している。制御手段6は、電圧値を受け取ると、判定手段62において、電圧降下が生じているかどうかを判定する。このとき、電圧値が時系列的に減少していれば、判定手段62はスパーク現象が発生した判定をし、その旨が表示手段10へ送られて表示されることになる。
図3ではスパーク現象が生じた場合の例を示しており、電圧降下が生じた箇所Aにおいてスパーク現象が生じている。図3では、時刻t0において、本発明の基板検査装置1の電力供給手段2が、検査対象間に所定の電位差を印加するための電力の供給を行う。より具体的には、例えば、電力供給手段2が電流を供給することにより、検査対象間の電位差を大きくすることができる。なお、図3では、電圧検出手段3が検出する電圧値を符号Vpで示しており、電力供給手段2が供給する電圧値を符号Vsとして参考までに記載している。
このとき、電圧印加開始時t0から時刻t1までは、検査対象間の電圧が所定の電圧に到達するまでの期間であり、時刻t3にて絶縁検査が実施されることになる。この時刻t1から時刻t3までは、検査対象間の電圧が所定の電圧が到達してから、所定時間経過後に絶縁検査が実施されるように設定されている。この期間において、本発明は、正確にスパーク現象を検出することができる。この期間において、例えばカレントリミット回路により、電流値が制限されている場合には、この回路の存在により従来では検出できなかった小さな過電流のスパーク現象が生じた場合であっても、電圧降下部5を小さな過電流が通過することによって、確実に検出することができるからである。
1・・・・基板検査装置
2・・・・電力供給手段
3・・・・電圧検出手段
5・・・・電圧降下部
6・・・・制御手段
7・・・・選出手段
8・・・・電流供給端子
9・・・・電圧検出端子
CB・・・単位基板

Claims (1)

  1. 基板に形成される複数の配線パターン間の絶縁検査を行う基板検査装置であって、
    前記複数の配線パターンから検査対象となる一つの配線パターンを第一検査部として選出するとともに、該第一検査部以外の検査対象となる全ての配線パターンを第二検査部として選出する選出手段と、
    前記第一検査部と前記第二検査部との間に所定の電位差を設定するために、前記第二検査部に接続されるとともに該第二検査部に電圧を印加する電源手段と、
    前記第一検査部と第二検査部の間の電圧を検出する検出手段と、
    前記検出手段が検出する電圧に電圧降下の発生が生じた場合に、前記第一検査部と第二検査部に不良が存在するとして判定する判定手段を有し、
    前記選出手段は、導通状態をON/OFFとする切替部と、前記切替部と直列接続される電圧降下部を備えてなり、
    前記検出手段は、一方端が前記第一検査部と前記抵抗部との間に導通接続されていることを特徴とする基板検査装置。
JP2013126741A 2013-06-17 2013-06-17 基板検査装置 Pending JP2015001470A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013126741A JP2015001470A (ja) 2013-06-17 2013-06-17 基板検査装置
KR1020140070473A KR20140146535A (ko) 2013-06-17 2014-06-11 기판검사장치
CN201410261002.6A CN104237669A (zh) 2013-06-17 2014-06-12 基板检查装置
TW103120590A TW201500743A (zh) 2013-06-17 2014-06-13 基板檢查裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013126741A JP2015001470A (ja) 2013-06-17 2013-06-17 基板検査装置

Publications (1)

Publication Number Publication Date
JP2015001470A true JP2015001470A (ja) 2015-01-05

Family

ID=52226143

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013126741A Pending JP2015001470A (ja) 2013-06-17 2013-06-17 基板検査装置

Country Status (4)

Country Link
JP (1) JP2015001470A (ja)
KR (1) KR20140146535A (ja)
CN (1) CN104237669A (ja)
TW (1) TW201500743A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200249276A1 (en) * 2019-02-01 2020-08-06 Intel Corporation Techniques in ensuring functional safety (fusa) systems
CN113533909A (zh) * 2020-04-15 2021-10-22 雅马哈精密科技株式会社 检查装置以及检查方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11953645B2 (en) 2021-03-18 2024-04-09 Richtek Technology Corporation Foreign object detection method and power side capable of detecting foreign object
TWI777703B (zh) * 2021-03-18 2022-09-11 立錡科技股份有限公司 異物偵測方法及具有異物偵測功能之電源端

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202016A (ja) * 1998-01-16 1999-07-30 Sony Chem Corp 回路基板の検査方法及び装置
JP2003172757A (ja) * 2001-09-26 2003-06-20 Nidec-Read Corp 回路基板の絶縁検査装置及び絶縁検査方法
JP2008089485A (ja) * 2006-10-04 2008-04-17 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP2009109379A (ja) * 2007-10-31 2009-05-21 Hioki Ee Corp 絶縁検査装置
JP2010249802A (ja) * 2009-03-26 2010-11-04 Daikin Ind Ltd 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3953087B2 (ja) * 2005-10-18 2007-08-01 日本電産リード株式会社 絶縁検査装置及び絶縁検査方法
JP2008002823A (ja) * 2006-06-20 2008-01-10 Nidec-Read Corp 基板検査装置及び基板検査方法
JP4925042B2 (ja) * 2006-11-14 2012-04-25 日本電産リード株式会社 絶縁検査装置
JP4664334B2 (ja) * 2007-07-20 2011-04-06 東京エレクトロン株式会社 検査方法
JP5391869B2 (ja) * 2009-06-26 2014-01-15 日本電産リード株式会社 基板検査方法
JP5496620B2 (ja) * 2009-11-25 2014-05-21 日置電機株式会社 絶縁検査装置および絶縁検査方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202016A (ja) * 1998-01-16 1999-07-30 Sony Chem Corp 回路基板の検査方法及び装置
JP2003172757A (ja) * 2001-09-26 2003-06-20 Nidec-Read Corp 回路基板の絶縁検査装置及び絶縁検査方法
JP2008089485A (ja) * 2006-10-04 2008-04-17 Nidec-Read Corp 絶縁検査装置及び絶縁検査方法
JP2009109379A (ja) * 2007-10-31 2009-05-21 Hioki Ee Corp 絶縁検査装置
JP2010249802A (ja) * 2009-03-26 2010-11-04 Daikin Ind Ltd 集積回路における外部端子の開放/短絡検査方法及び集積回路における外部端子の開放/短絡検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200249276A1 (en) * 2019-02-01 2020-08-06 Intel Corporation Techniques in ensuring functional safety (fusa) systems
US10901035B2 (en) * 2019-02-01 2021-01-26 Intel Corporation Techniques in ensuring functional safety (fusa) systems
CN113533909A (zh) * 2020-04-15 2021-10-22 雅马哈精密科技株式会社 检查装置以及检查方法

Also Published As

Publication number Publication date
TW201500743A (zh) 2015-01-01
CN104237669A (zh) 2014-12-24
KR20140146535A (ko) 2014-12-26

Similar Documents

Publication Publication Date Title
JP6252106B2 (ja) 接触子のメンテナンス方法及び検査装置
US9606162B2 (en) Insulation inspection method and insulation inspection apparatus
JP4369949B2 (ja) 絶縁検査装置及び絶縁検査方法
KR101112696B1 (ko) 기판검사방법
JP2015001470A (ja) 基板検査装置
JP2008203077A (ja) 回路検査装置及び回路検査方法
CN103543389A (zh) 绝缘检查方法及绝缘检查装置
JP2009002894A (ja) 回路基板検査方法および回路基板検査装置
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
JP2008076266A (ja) 基板検査装置及び基板検査方法
JP4928316B2 (ja) 絶縁検査装置
JP5474685B2 (ja) 擬似放電発生器および回路基板検査装置
JP2011247788A (ja) 絶縁検査装置および絶縁検査方法
JP6255833B2 (ja) 基板検査方法及び基板検査装置
JP2010249664A (ja) 回路基板検査装置および回路基板検査方法
JP4999143B2 (ja) 基板検査装置
JP6219074B2 (ja) 絶縁検査装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160413

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170126

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170228