JPH11202016A - 回路基板の検査方法及び装置 - Google Patents
回路基板の検査方法及び装置Info
- Publication number
- JPH11202016A JPH11202016A JP10007008A JP700898A JPH11202016A JP H11202016 A JPH11202016 A JP H11202016A JP 10007008 A JP10007008 A JP 10007008A JP 700898 A JP700898 A JP 700898A JP H11202016 A JPH11202016 A JP H11202016A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- voltage
- inspected
- circuit board
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000007689 inspection Methods 0.000 claims abstract description 40
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】
【課題】 複数の配線パターンからなる回路基板の各配
線パターンの導通検査を、配線パターンに高電圧を印加
することなく、簡便な装置で安価に行えるようにする。 【解決手段】 複数の配線パターンからなる回路基板１
Ａの各配線パターンＬ1,Ｌ2,Ｌ3の導通検査を、被検査
配線パターンＬ2の一方の端子Ｐと電圧印加手段２２と
の間に直列に抵抗Ｒ1を挿入して該電圧印加手段２２か
ら被検査配線パターンＬ2に電圧を印加すると共に、少
なくとも該被検査配線パターンＬ2に隣接する他の配線
パターンＬ1,Ｌ3をＧＮＤ電位に接地し、被検査配線パ
ターンＬ2の他の端子Ｑの電圧を検出し、該検出電圧と
電圧印加手段２２の出力電圧とを対比することにより行
う。
線パターンの導通検査を、配線パターンに高電圧を印加
することなく、簡便な装置で安価に行えるようにする。 【解決手段】 複数の配線パターンからなる回路基板１
Ａの各配線パターンＬ1,Ｌ2,Ｌ3の導通検査を、被検査
配線パターンＬ2の一方の端子Ｐと電圧印加手段２２と
の間に直列に抵抗Ｒ1を挿入して該電圧印加手段２２か
ら被検査配線パターンＬ2に電圧を印加すると共に、少
なくとも該被検査配線パターンＬ2に隣接する他の配線
パターンＬ1,Ｌ3をＧＮＤ電位に接地し、被検査配線パ
ターンＬ2の他の端子Ｑの電圧を検出し、該検出電圧と
電圧印加手段２２の出力電圧とを対比することにより行
う。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の配線パター
ンからなる回路基板の各配線パターンの導通検査を行う
回路基板の検査方法とそのための検査装置に関する。
ンからなる回路基板の各配線パターンの導通検査を行う
回路基板の検査方法とそのための検査装置に関する。
【０００２】
【従来の技術】複数の配線パターンが形成されているプ
リント配線板、フレキシブル回路基板等の回路基板を構
成する各配線パターンの断線の有無や他の配線パターン
とのショートの有無等を調べる導通検査の方法として
は、従来、各配線パターンを一本ずつピックアップし、
それに電圧を印加することにより導通チェックをするこ
とがなされている。
リント配線板、フレキシブル回路基板等の回路基板を構
成する各配線パターンの断線の有無や他の配線パターン
とのショートの有無等を調べる導通検査の方法として
は、従来、各配線パターンを一本ずつピックアップし、
それに電圧を印加することにより導通チェックをするこ
とがなされている。
【０００３】このための検査装置としては、例えば、図
２に示すように、複数の配線パターンＬが形成されてい
る回路基板１の各配線パターンＬに順次電圧を印加して
いく切換回路１１と、この切換回路１１に所定の電圧を
印加するコントローラ１２と、配線パターンＬの導通チ
ェックを行う判別回路１３からなる検査装置１０が使用
されている。またこの場合、検査する配線パターンＬに
印加する電圧は、５Ｖ程度とされている。
２に示すように、複数の配線パターンＬが形成されてい
る回路基板１の各配線パターンＬに順次電圧を印加して
いく切換回路１１と、この切換回路１１に所定の電圧を
印加するコントローラ１２と、配線パターンＬの導通チ
ェックを行う判別回路１３からなる検査装置１０が使用
されている。またこの場合、検査する配線パターンＬに
印加する電圧は、５Ｖ程度とされている。
【０００４】
【発明が解決しようとする課題】ところで、配線パター
ンのピッチが０．３ｍｍ程度（パターン間隔０．１ｍｍ
程度）にファイン化した回路基板においては、配線パタ
ーン間に残存している不要な微細パターンが、回路間を
ショートさせる場合がある。また、かかる微細パターン
の抵抗は数１００ｋΩ〜数ＭΩとなる。
ンのピッチが０．３ｍｍ程度（パターン間隔０．１ｍｍ
程度）にファイン化した回路基板においては、配線パタ
ーン間に残存している不要な微細パターンが、回路間を
ショートさせる場合がある。また、かかる微細パターン
の抵抗は数１００ｋΩ〜数ＭΩとなる。
【０００５】しかしながら、配線パターンに印加する電
圧を５Ｖ程度とする従来の検査装置では、数ｋΩ程度の
抵抗は検出することができるが、数１００ｋΩ〜数ＭΩ
の高抵抗は検出できないという問題がある。
圧を５Ｖ程度とする従来の検査装置では、数ｋΩ程度の
抵抗は検出することができるが、数１００ｋΩ〜数ＭΩ
の高抵抗は検出できないという問題がある。
【０００６】このような問題に対しては、検査する配線
パターンに印加する電圧を上げることが考えられ、２５
０Ｖ程度の高電圧を印加する検査装置も市販されてい
る。
パターンに印加する電圧を上げることが考えられ、２５
０Ｖ程度の高電圧を印加する検査装置も市販されてい
る。
【０００７】しかし、印加電圧をこのように大きくする
と、配線パターンのピッチが０．３ｍｍ程度とファイン
化の進んだ回路基板では、パターン間で放電が生じ、か
えって導通チェックをすることができないという問題が
ある。さらに、印加電圧を大きくした検査装置は高価で
あるという問題もある。
と、配線パターンのピッチが０．３ｍｍ程度とファイン
化の進んだ回路基板では、パターン間で放電が生じ、か
えって導通チェックをすることができないという問題が
ある。さらに、印加電圧を大きくした検査装置は高価で
あるという問題もある。
【０００８】本発明は以上のような従来技術の問題点を
解決しようとするものであり、複数の配線パターンから
なる回路基板の各配線パターンの導通を検査する方法あ
るいは装置において、配線パターンに高電圧を印加しな
くても、配線パターンの断線の有無やショートの有無を
検査できるようにすることを目的としている。
解決しようとするものであり、複数の配線パターンから
なる回路基板の各配線パターンの導通を検査する方法あ
るいは装置において、配線パターンに高電圧を印加しな
くても、配線パターンの断線の有無やショートの有無を
検査できるようにすることを目的としている。
【０００９】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、複数の配線パターンからなる回路基板の
各配線パターンの導通を検査する回路基板の検査方法で
あって、被検査配線パターンの一方の端子と電圧印加手
段との間に直列に抵抗を挿入して該電圧印加手段から被
検査配線パターンに電圧を印加すると共に、少なくとも
該被検査配線パターンに隣接する他の配線パターンをＧ
ＮＤ電位に接地し、被検査配線パターンの他の端子の電
圧を検出することにより被検査配線パターンの導通を検
査することを特徴とする回路基板の検査方法を提供す
る。
達成するため、複数の配線パターンからなる回路基板の
各配線パターンの導通を検査する回路基板の検査方法で
あって、被検査配線パターンの一方の端子と電圧印加手
段との間に直列に抵抗を挿入して該電圧印加手段から被
検査配線パターンに電圧を印加すると共に、少なくとも
該被検査配線パターンに隣接する他の配線パターンをＧ
ＮＤ電位に接地し、被検査配線パターンの他の端子の電
圧を検出することにより被検査配線パターンの導通を検
査することを特徴とする回路基板の検査方法を提供す
る。
【００１０】また、この方法を実施する装置として、複
数の配線パターンからなる回路基板の各配線パターンの
導通検査を行う回路基板の検査装置であって、被検査配
線パターンの一方の端子に電圧を印加する電圧印加手
段、該電圧印加手段と被検査配線パターンとの間に直列
に挿入された抵抗、被検査配線パターンの他の端子の電
圧を検出する電圧検出手段、及び電圧を印加する端子と
電圧を検出する端子とを順次被検査配線パターンとする
他の配線パターンの端子に切り換え、かつ少なくとも該
被検査配線パターンに隣接する他の配線パターンをＧＮ
Ｄ電位に接地する切換回路からなることを特徴とする検
査装置を提供する。
数の配線パターンからなる回路基板の各配線パターンの
導通検査を行う回路基板の検査装置であって、被検査配
線パターンの一方の端子に電圧を印加する電圧印加手
段、該電圧印加手段と被検査配線パターンとの間に直列
に挿入された抵抗、被検査配線パターンの他の端子の電
圧を検出する電圧検出手段、及び電圧を印加する端子と
電圧を検出する端子とを順次被検査配線パターンとする
他の配線パターンの端子に切り換え、かつ少なくとも該
被検査配線パターンに隣接する他の配線パターンをＧＮ
Ｄ電位に接地する切換回路からなることを特徴とする検
査装置を提供する。
【００１１】本発明によれば、被検査配線パターンとそ
れに電圧を印加する電圧印加手段との間に直列に抵抗を
挿入するので、被検査配線パターンが正常な導通状態で
あれば、その被検査配線パターンの検出電圧としては、
電圧印加手段が印加する電圧が検出される。これに対し
て、配線パターン間が不要な微細パターン等によって隣
接する他の配線パターンとショートしている場合には、
当該他の配線パターンの端子はＧＮＤ電位に接地されて
いることから、被検査配線パターンの検出電圧は、その
被検査配線パターンと電圧印加手段との間に直列に挿入
された抵抗の電圧降下分だけ低くなる。したがって、電
圧印加手段によって被検査配線パターンに高電圧を印加
することなく、被検査配線パターンのショートの有無を
判断することが可能となる。また、被検査配線パターン
が断線している場合には、被検査配線パターンの検出電
圧はＧＮＤ電位となるので、被検査配線パターンの断線
も容易に判断することが可能となる。
れに電圧を印加する電圧印加手段との間に直列に抵抗を
挿入するので、被検査配線パターンが正常な導通状態で
あれば、その被検査配線パターンの検出電圧としては、
電圧印加手段が印加する電圧が検出される。これに対し
て、配線パターン間が不要な微細パターン等によって隣
接する他の配線パターンとショートしている場合には、
当該他の配線パターンの端子はＧＮＤ電位に接地されて
いることから、被検査配線パターンの検出電圧は、その
被検査配線パターンと電圧印加手段との間に直列に挿入
された抵抗の電圧降下分だけ低くなる。したがって、電
圧印加手段によって被検査配線パターンに高電圧を印加
することなく、被検査配線パターンのショートの有無を
判断することが可能となる。また、被検査配線パターン
が断線している場合には、被検査配線パターンの検出電
圧はＧＮＤ電位となるので、被検査配線パターンの断線
も容易に判断することが可能となる。
【００１２】
【実施例】以下、本発明の一実施例を図面に基づいて具
体的に説明する。
体的に説明する。
【００１３】図１は、本発明の検査装置２０によって、
ベース基板２上に面付けされた回路基板１Ａ及び回路基
板１Ｂの検査を行う場合の回路の説明図である。なお、
同図（ａ）及び（ｂ）は、それぞれこの検査装置２０で
回路基板１Ａの異なる配線パターンＬ1 、Ｌ2 が当該導
通検査対象となっている状態を示している。
ベース基板２上に面付けされた回路基板１Ａ及び回路基
板１Ｂの検査を行う場合の回路の説明図である。なお、
同図（ａ）及び（ｂ）は、それぞれこの検査装置２０で
回路基板１Ａの異なる配線パターンＬ1 、Ｌ2 が当該導
通検査対象となっている状態を示している。
【００１４】この検査装置２０は、導通検査を行う当該
回路基板１Ａの各端子が接続される切換回路２１、電圧
印加手段２２、切換回路２１と電圧印加手段２２との間
に直列に挿入された抵抗Ｒ1、及び電圧検出器２３から
なっている。
回路基板１Ａの各端子が接続される切換回路２１、電圧
印加手段２２、切換回路２１と電圧印加手段２２との間
に直列に挿入された抵抗Ｒ1、及び電圧検出器２３から
なっている。
【００１５】切換回路２１は、回路基板１Ａ、１Ｂを構
成する各配線パターンのうち、導通検査を行う当該被検
査配線パターンの一方の端子Ｐに所定の電圧を印加でき
るようにすると共に、その被検査配線パターンの他の端
子Ｑの電圧を検出できるようにし、さらにこの電圧を印
加する端子Ｐと電圧を測定する端子Ｑを他の配線パター
ンの当該端子に順次切り換えるものである。また、この
切換回路２１は、少なくとも、被検査配線パターンに隣
接する他の配線パターン（例えば、被検査配線パターン
がＬ2である場合の配線パターンＬ1 、Ｌ3）をＧＮＤ電
位に接地する。
成する各配線パターンのうち、導通検査を行う当該被検
査配線パターンの一方の端子Ｐに所定の電圧を印加でき
るようにすると共に、その被検査配線パターンの他の端
子Ｑの電圧を検出できるようにし、さらにこの電圧を印
加する端子Ｐと電圧を測定する端子Ｑを他の配線パター
ンの当該端子に順次切り換えるものである。また、この
切換回路２１は、少なくとも、被検査配線パターンに隣
接する他の配線パターン（例えば、被検査配線パターン
がＬ2である場合の配線パターンＬ1 、Ｌ3）をＧＮＤ電
位に接地する。
【００１６】電圧印加手段２２は、抵抗Ｒ1を介して被
検査配線パターンに所定の電圧を印加するものである。
この印加電圧の大きさは、被検査配線パターンの抵抗値
に応じて適宜定めることができるが、５０Ｖ以下とする
ことが好ましく、通常５〜５０Ｖ程度とする。
検査配線パターンに所定の電圧を印加するものである。
この印加電圧の大きさは、被検査配線パターンの抵抗値
に応じて適宜定めることができるが、５０Ｖ以下とする
ことが好ましく、通常５〜５０Ｖ程度とする。
【００１７】電圧検出器２３は、電圧を印加される被検
査配線パターンの端子Ｐの反対側の端子Ｑに接続され、
その端子Ｑの電位を検出する。この電圧検出器２３では
後述するように、切換回路２１と電圧印加手段２２との
間の抵抗Ｒ1による電圧降下を検出できる程度の検出精
度があればよく、一般的な電圧検出器を使用することが
できる。
査配線パターンの端子Ｐの反対側の端子Ｑに接続され、
その端子Ｑの電位を検出する。この電圧検出器２３では
後述するように、切換回路２１と電圧印加手段２２との
間の抵抗Ｒ1による電圧降下を検出できる程度の検出精
度があればよく、一般的な電圧検出器を使用することが
できる。
【００１８】切換回路２１と電圧印加手段２２との間の
抵抗Ｒ1は、この検査装置２０に特徴的な構成である。
この抵抗Ｒ1の抵抗値は、電圧印加手段２２による印加
電圧の大きさ、被検査配線パターンの抵抗値等に応じて
適宜設定することができるが、通常、５０ｋΩ〜５００
ｋΩとすることが好ましい。また、この抵抗Ｒ1は、必
要に応じて可変抵抗としてもよい。
抵抗Ｒ1は、この検査装置２０に特徴的な構成である。
この抵抗Ｒ1の抵抗値は、電圧印加手段２２による印加
電圧の大きさ、被検査配線パターンの抵抗値等に応じて
適宜設定することができるが、通常、５０ｋΩ〜５００
ｋΩとすることが好ましい。また、この抵抗Ｒ1は、必
要に応じて可変抵抗としてもよい。
【００１９】この検査装置２０を用いて回路基板１Ａの
配線パターンの導通を検査する方法としては、まず、こ
の検査装置２０の切換回路２１の各端子と回路基板１Ａ
の配線パターンの各端子とを接続し、電圧印加手段２２
から、検査する当該配線パターンの一方の端子Ｐに抵抗
Ｒ1を介して所定の電圧を印加し、他方の端子Ｑの電圧
を電圧検出器２３で検出する。
配線パターンの導通を検査する方法としては、まず、こ
の検査装置２０の切換回路２１の各端子と回路基板１Ａ
の配線パターンの各端子とを接続し、電圧印加手段２２
から、検査する当該配線パターンの一方の端子Ｐに抵抗
Ｒ1を介して所定の電圧を印加し、他方の端子Ｑの電圧
を電圧検出器２３で検出する。
【００２０】このとき、図１（ａ）に示すように、導通
を検査する配線パターンＬ1が断線しておらず、また、
他の配線パターンとショートもしていない場合には、電
圧検出器２３には、電圧印加手段２２による印加電圧が
そのまま検出される。例えば、電圧印加手段２２の出力
電圧が１２Ｖの場合、電圧検出器２３における検出電圧
も１２Ｖとなる。
を検査する配線パターンＬ1が断線しておらず、また、
他の配線パターンとショートもしていない場合には、電
圧検出器２３には、電圧印加手段２２による印加電圧が
そのまま検出される。例えば、電圧印加手段２２の出力
電圧が１２Ｖの場合、電圧検出器２３における検出電圧
も１２Ｖとなる。
【００２１】これに対して、図１（ｂ）に示すように、
導通を検査する配線パターンＬ2 が、隣接する他の配線
パターンＬ3 と抵抗Ｒ0の微細パターンでショートして
いる場合には、電圧検出器２３には、切換回路２１と電
圧印加手段２２との間の抵抗Ｒ1の電圧降下分の電圧が
低く検出される。
導通を検査する配線パターンＬ2 が、隣接する他の配線
パターンＬ3 と抵抗Ｒ0の微細パターンでショートして
いる場合には、電圧検出器２３には、切換回路２１と電
圧印加手段２２との間の抵抗Ｒ1の電圧降下分の電圧が
低く検出される。
【００２２】例えば、配線パターンＬ2 と配線パターン
Ｌ3 とをショートさせる微細パターンの抵抗Ｒ0が１０
ＭΩ、電圧印加手段２２の出力電圧が１２Ｖ、抵抗Ｒ1
が１００ＫΩである場合、電圧検出器２３には、次式
Ｌ3 とをショートさせる微細パターンの抵抗Ｒ0が１０
ＭΩ、電圧印加手段２２の出力電圧が１２Ｖ、抵抗Ｒ1
が１００ＫΩである場合、電圧検出器２３には、次式
【００２３】
【数１】
【００２４】により１１．８８Ｖとなり、前述のショー
トのない配線パターンの場合に対して０．１２Ｖ低く検
出される。したがって、この抵抗Ｒ1の電圧降下分の電
圧変位があることにより、配線パターンＬ2 のショート
を容易に検出することができる。
トのない配線パターンの場合に対して０．１２Ｖ低く検
出される。したがって、この抵抗Ｒ1の電圧降下分の電
圧変位があることにより、配線パターンＬ2 のショート
を容易に検出することができる。
【００２５】このようにこの検査装置２０によると、配
線パターン間に放電を生じさせるような高電圧を印加す
ることなく、簡便な装置で確実に配線パターンのショー
トを検出することができる。また、このような配線パタ
ーンのショートの検出により、この回路基板１Ａを不良
基板と判定することができ、その時点で面順次に配置さ
れている次の回路基板１Ｂの導通検査を同様に行えばよ
い。
線パターン間に放電を生じさせるような高電圧を印加す
ることなく、簡便な装置で確実に配線パターンのショー
トを検出することができる。また、このような配線パタ
ーンのショートの検出により、この回路基板１Ａを不良
基板と判定することができ、その時点で面順次に配置さ
れている次の回路基板１Ｂの導通検査を同様に行えばよ
い。
【００２６】この検査装置２０において、被検査配線パ
ターンが断線している場合には、電圧検出器２３の検出
電圧は、電圧印加手段２２による電圧の印加に関わら
ず、ＧＮＤ電位のままとなるから、配線パターンの断線
の有無を検出することができる。またそれによって、回
路基板１Ａの良否を判定することができる。
ターンが断線している場合には、電圧検出器２３の検出
電圧は、電圧印加手段２２による電圧の印加に関わら
ず、ＧＮＤ電位のままとなるから、配線パターンの断線
の有無を検出することができる。またそれによって、回
路基板１Ａの良否を判定することができる。
【００２７】なお、上述のように配線パターンＬ2 と配
線パターンＬ3 とがショートしている場合において、配
線パターンＬ3 が断線しているときには、電圧検出器２
３で上述のような電圧降下を検出できない場合もある
が、配線パターンＬ3 を被検査配線パターンとしたとき
にその断線が検出されるので、回路基板１Ａの良否の判
定は確実に行うことができる。
線パターンＬ3 とがショートしている場合において、配
線パターンＬ3 が断線しているときには、電圧検出器２
３で上述のような電圧降下を検出できない場合もある
が、配線パターンＬ3 を被検査配線パターンとしたとき
にその断線が検出されるので、回路基板１Ａの良否の判
定は確実に行うことができる。
【００２８】
【発明の効果】本発明によれば、複数の配線パターンか
らなる回路基板の各配線パターンの導通検査を、配線パ
ターンに高電圧を印加しなくても簡便に安価な装置で行
うことができる。
らなる回路基板の各配線パターンの導通検査を、配線パ
ターンに高電圧を印加しなくても簡便に安価な装置で行
うことができる。
【図１】本発明の回路基板の検査装置の回路の説明図で
ある。
ある。
【図２】従来の回路基板の検査装置の回路の説明図であ
る。
る。
１、１Ａ、１Ｂ 回路基板 ２ ベース基板 １０ 検査装置 １１ 切換回路 １２ コントローラ １３ 判別回路 ２０ 検査装置 ２１ 切換回路 ２２ 電圧印加手段 ２３ 電圧検出器 Ｌ、Ｌ1、Ｌ2 配線パターン Ｒ0 配線パターンを短絡させる微細パターンの抵抗 Ｒ1 電圧印加手段と被検査配線パターンとの間に挿
入された抵抗
入された抵抗
Claims (6)
- 【請求項１】 複数の配線パターンからなる回路基板の
各配線パターンの導通を検査する回路基板の検査方法で
あって、被検査配線パターンの一方の端子と電圧印加手
段との間に直列に抵抗を挿入して該電圧印加手段から被
検査配線パターンに電圧を印加すると共に、少なくとも
該被検査配線パターンに隣接する他の配線パターンをＧ
ＮＤ電位に接地し、被検査配線パターンの他の端子の電
圧を検出することにより被検査配線パターンの導通を検
査することを特徴とする回路基板の検査方法。 - 【請求項２】 電圧印加手段と被検査配線パターンとの
間に直列に挿入する抵抗を、５０ｋΩ〜５００ｋΩとす
る請求項１記載の検査方法。 - 【請求項３】 電圧印加手段の出力電圧を、５０Ｖ以下
とする請求項１又は２記載の検査方法。 - 【請求項４】 複数の配線パターンからなる回路基板の
各配線パターンの導通検査を行う回路基板の検査装置で
あって、被検査配線パターンの一方の端子に電圧を印加
する電圧印加手段、該電圧印加手段と被検査配線パター
ンとの間に直列に挿入された抵抗、被検査配線パターン
の他の端子の電圧を検出する電圧検出手段、及び電圧を
印加する端子と電圧を検出する端子とを順次被検査配線
パターンとする他の配線パターンの端子に切り換え、か
つ少なくとも該被検査配線パターンに隣接する他の配線
パターンをＧＮＤ電位に接地する切換回路からなること
を特徴とする検査装置。 - 【請求項５】 電圧印加手段と被検査配線パターンとの
間に直列に挿入された抵抗が、５０ｋΩ〜５００ｋΩで
ある請求項４記載の検査装置。 - 【請求項６】 電圧印加手段の出力電圧が、５０Ｖ以下
である請求項４又は５記載の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00700898A JP3227697B2 (ja) | 1998-01-16 | 1998-01-16 | 回路基板の検査方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00700898A JP3227697B2 (ja) | 1998-01-16 | 1998-01-16 | 回路基板の検査方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11202016A true JPH11202016A (ja) | 1999-07-30 |
| JP3227697B2 JP3227697B2 (ja) | 2001-11-12 |
Family
ID=11654041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00700898A Expired - Fee Related JP3227697B2 (ja) | 1998-01-16 | 1998-01-16 | 回路基板の検査方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3227697B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140354316A1 (en) * | 2013-06-04 | 2014-12-04 | Nidec-Read Corporation | Circuit board inspection method, circuit board inspection apparatus and circuit board inspection tool |
| JP2015001470A (ja) * | 2013-06-17 | 2015-01-05 | 日本電産リード株式会社 | 基板検査装置 |
| JP2015111082A (ja) * | 2013-12-06 | 2015-06-18 | 富士通テレコムネットワークス株式会社 | 布線試験装置、布線試験方法及び基準値測定装置 |
-
1998
- 1998-01-16 JP JP00700898A patent/JP3227697B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140354316A1 (en) * | 2013-06-04 | 2014-12-04 | Nidec-Read Corporation | Circuit board inspection method, circuit board inspection apparatus and circuit board inspection tool |
| EP2811304A1 (en) * | 2013-06-04 | 2014-12-10 | Nidec-Read Corporation | Circuit board inspection method, circuit board inspection apparatus and circuit board inspection tool |
| KR20140142661A (ko) * | 2013-06-04 | 2014-12-12 | 니혼덴산리드가부시키가이샤 | 기판 검사 장치, 기판 검사 방법 및 기판 검사용 지그 |
| JP2014235112A (ja) * | 2013-06-04 | 2014-12-15 | 日本電産リード株式会社 | 基板検査方法、基板検査装置及び基板検査用治具 |
| JP2015001470A (ja) * | 2013-06-17 | 2015-01-05 | 日本電産リード株式会社 | 基板検査装置 |
| JP2015111082A (ja) * | 2013-12-06 | 2015-06-18 | 富士通テレコムネットワークス株式会社 | 布線試験装置、布線試験方法及び基準値測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3227697B2 (ja) | 2001-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100796171B1 (ko) | 접촉식 싱글사이드 프로브와 이를 이용한 도선의 단선 및단락 검사장치 및 그 방법 | |
| JP3228982B2 (ja) | インサーキット試験装置 | |
| JP2003050256A5 (ja) | ||
| JP3227697B2 (ja) | 回路基板の検査方法及び装置 | |
| US5504422A (en) | Polarity testing process and device for electrolytic capacitors | |
| JP3163265B2 (ja) | フラットケーブルと多層基板の検査装置及び検査方法 | |
| KR20210049257A (ko) | 인쇄회로기판의 검사장치 및 그 제어방법 | |
| US6442718B1 (en) | Memory module test system with reduced driver output impedance | |
| JPH10142271A (ja) | 回路基板のパターン静電容量測定方法 | |
| JP2004221574A (ja) | バイパスコンデンサの実装・非実装検査方法および多層基板のスルーホール断線検出方法 | |
| JP4231682B2 (ja) | バイパスコンデンサの実装検査方法 | |
| JP3524049B2 (ja) | 配線パタ−ンの検査方法 | |
| JPH0130429B2 (ja) | ||
| US20080088318A1 (en) | Method to test transparent-to-test capacitors | |
| JP4982543B2 (ja) | 多層基板のスルーホール断線検出方法 | |
| JPH1183957A (ja) | 検査装置及び検査方法 | |
| JP2000346898A (ja) | 配線板の検査装置および検査方法 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JP2007333492A (ja) | 電気的接触状態の検査方法および装置 | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JPH03244142A (ja) | 半導体デバイスの検査方法 | |
| JPS6345544A (ja) | プリント基板検査装置 | |
| KR20080092523A (ko) | 접촉식 싱글사이드 프로브와 이를 이용한 도선의 단선 및단락 검사장치 및 그 방법 | |
| JPH1126904A (ja) | 電子回路基板及びその基板種類判別方法並びにその基板検査方法 | |
| KR20040080787A (ko) | 인쇄회로기판 검사장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080907 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090907 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |