JP2014204195A - 利得制御回路、及び、超音波画像装置 - Google Patents

Abstract

【課題】小型化を図った利得制御回路、及び、超音波画像装置を提供する。
【解決手段】利得制御回路は、時間経過に対して線形的に変化する第１電圧を生成する電圧生成部と、前記電圧生成部によって生成される第１電圧を二乗した第２電圧を出力する電圧二乗部と、前記電圧二乗部から出力される第２電圧に応じて、時間変化に対して抵抗値が二乗で変化する抵抗特性を有する抵抗部と、前記抵抗部の抵抗値に応じて、ゲインが時間経過に対して二乗で変化する増幅部とを含む。
【選択図】図５

Description

本発明は、利得制御回路、及び、超音波画像装置に関する。

従来より、データを連続的に送信する無線送信装置であって、ゲインをステップ状に切替えると共に切替過程において連続的にゲインを制御可能としたステップゲイン制御部を含む無線送信装置がある（例えば、特許文献１参照）。

この無線送信装置は、ステップゲイン制御部による少なくともゲインの切替えを行うまでの間を連続的にゲインを制御可能とした連続ゲイン制御部と、メモリとをさらに含む。

このメモリには、ステップゲイン制御部のゲインと制御電圧との関係を格納した第１のテーブルと、連続ゲイン制御部のゲインと制御電圧との関係を格納した第２のテーブルとが含まれる。

また、このメモリには、ステップゲイン制御部のゲイン切替過程の制御電圧時間プロファイルを格納した第３のテーブルと、ステップゲイン制御部のゲイン切替過程に於ける連続ゲイン制御部の制御電圧時間プロファイルを格納した第４のテーブルとがさらに含まれる。

また、この無線送信装置は、指令された送信パワーに従って、第１〜第４のテーブルを参照してステップゲイン制御部の制御電圧と連続ゲイン制御部の制御電圧を出力して送信パワーの制御を行う制御処理部をさらに含む。

特開２００２−１８５３４１号公報

ところで、従来の無線送信装置は、ゲインを制御するために、ステップゲイン制御部及びメモリ等を含むため、回路の規模が大きい。

そこで、小型化を図った利得制御回路、及び、超音波画像装置を提供することを目的とする。

本発明の実施の形態の利得制御回路は、時間経過に対して線形的に変化する第１電圧を生成する電圧生成部と、前記電圧生成部によって生成される第１電圧を二乗した第２電圧を出力する電圧二乗部と、前記電圧二乗部から出力される第２電圧に応じて、時間変化に対して抵抗値が二乗で変化する抵抗特性を有する抵抗部と、前記抵抗部の抵抗値に応じて、ゲインが時間経過に対して二乗で変化する増幅部とを含む。

小型化を図った利得制御回路、及び、超音波画像装置を提供することができる。

前提技術の利得制御回路１を含む超音波画像装置５を示す図である。 生体の内部での超音波の減衰特性と、利得制御回路１の時間ゲイン制御特性を示す図である。 前提技術のＴＧＣアンプ１Ａの一例を示す図である。 実施の形態１の利得制御回路１００を含む超音波画像装置５００を示す図である。 実施の形態１の利得制御回路１００の時間ゲイン制御特性を示す図である。 実施の形態１の利得制御回路１００の回路構成例と各部の電圧又は抵抗の時間特性を示す図である。 図６（Ａ）に示す利得制御回路１００のゲイン特性を示す図である。 実施の形態２の利得制御回路２００の回路構成例を示す図である。 図８に示す利得制御回路２００の利得特性を示す図である。

以下、本発明の利得制御回路、及び、超音波画像装置を適用した実施の形態について説明する前に、実施の形態の前提になる前提技術による利得制御回路、及び、超音波画像装置について説明する。

図１は、前提技術の利得制御回路１を含む超音波画像装置５を示す図である。図２は、生体の内部での超音波の減衰特性と、利得制御回路１の時間ゲイン制御特性を示す図である。

超音波画像装置５は、トランスデューサ１０、スイッチ２０、ＡＦＥ(Analog Front End)３０、受信側ビームフォーマ４０、制御回路５０、送信側ビームフォーマ６０、高電圧パルサ７０、及び画像処理装置４００を含む。

図１には、トランスデューサ１０、スイッチ２０、及びＡＦＥ３０を１つずつ（１組）示すが、実際の超音波画像装置５では、トランスデューサ１０、スイッチ２０、及びＡＦＥ３０は、複数組配設される。

また、超音波画像装置５は、例えば、トランスデューサ１０、ＡＦＥ３０、受信側ビームフォーマ４０、制御回路５０、送信側ビームフォーマ６０、及び画像処理装置４００については、半導体製造技術によって製造される半導体装置又は半導体集積回路として実現することができるものである。

トランスデューサ１０は、電圧と超音波を変換する装置である。トランスデューサ１０は、高電圧パルサ７０からスイッチ２０を経て入力されるパルス電圧を超音波に変換して出力する。また、トランスデューサ１０は、出力した超音波が目標物によって反射された反射波を電圧に変換してスイッチ２０に出力する。

なお、反射波は、トランスデューサ１０から出力される超音波が目標物で反射されてトランスデューサ１０に戻るエコーである。また、目標物は、例えば、生体であり、典型的には人体である。

スイッチ２０は、三端子型のスイッチであり、トランスデューサ１０、ＡＦＥ３０、及び高電圧パルサ７０の間に接続される。スイッチ２０は、スイッチ部２１及び２２を有する。スイッチ２０のスイッチ部２１及び２２のオン／オフの切り替えは、制御回路５０によって行われる。

スイッチ部２１は、トランスデューサ１０とＡＦＥ３０との間の接続状態を切り替える。スイッチ部２２は、トランスデューサ１０と高電圧パルサ７０との間の接続状態を切り替える。スイッチ２０は、スイッチ部２１及び２２のオン／オフを切り替えることにより、トランスデューサ１０の接続先をＡＦＥ３０又は高電圧パルサ７０に切り替える。

スイッチ２０は、超音波画像装置５が超音波を目標物に出力する際は、スイッチ部２１をオフにするとともに、スイッチ部２２をオンにすることにより、トランスデューサ１０と高電圧パルサ７０を接続する。

また、スイッチ２０は、超音波画像装置５が反射波（エコー）を受信するときは、スイッチ部２１をオンにするとともに、スイッチ部２２をオフにすることにより、トランスデューサ１０とＡＦＥ３０とを接続する。

スイッチ２０は、高電圧パルサ７０からトランスデューサ１０にパルス状の高電圧（例えば、１００Ｖ程度）を供給する経路に含まれるため、高電圧に耐えられる構造であることが必要である。

スイッチ２０としては、送信機器（トランスミッタ）と受信機器（レシーバ）とを切り替える、所謂トランスミッタ／レシーバ（Ｔｘ／Ｒｘ）スイッチを用いればよい。Ｔｘ／Ｒｘスイッチは、例えば、ダイオードブリッジを用いたもの、又は、機械的に接続を切り替えるものであればよい。

ＡＦＥ３０は、スイッチ２０のスイッチ部２１と、受信側ビームフォーマ４０との間に接続される。ＡＦＥ３０は、ＬＮＡ(Low Noise Amplifier：ローノイズアンプ)３１０、利得制御回路１、ＬＰＦ(Low Pass Filter：ローパスフィルタ)３２０、ＡＤＣ(Analog to Digital Converter：ＡＤコンバータ)３３０を有する。

ＬＮＡ３１０は、スイッチ２０を介してトランスデューサ１０から入力される反射波を増幅する。反射波は、トランスデューサ１０から出力される超音波に比べて減衰しているため、ＡＦＥ３０に入力する反射波を増幅するためにＬＮＡ３１０を設けている。ＬＮＡ３１０で増幅された反射波は、利得制御回路１に入力される。

利得制御回路１は、ＬＮＡ３１０とＬＰＦ３２０との間に設けられており、反射波の信号ゲインを時間軸方向において制御する。利得制御回路１は、ＴＧＣ(Time Gain Control/Compensation)アンプ１Ａ、アンプ２Ａ、及びＤＡＣ(Digital to Analog Converter：ＤＡコンバータ)３Ａを有する。

ＤＡＣ３Ａには、制御回路５０から、利得制御回路１が入力信号のゲインを増大させる増大量を決定するための制御信号が入力される。この制御信号は、時間の経過に伴って、ＤＡＣ３Ａのデジタルコードを階段状に増大させるための信号である。

ＤＡＣ３Ａは、制御信号に基づくデジタル値を表す制御電圧を出力し、制御電圧はアンプ２Ａで増幅され、制御電圧ＶｃｔとしてＴＧＣアンプ１Ａの制御端子に入力される。

ＴＧＣアンプ１Ａは、アンプ２Ａから入力される制御電圧Ｖｃｔに基づいて、反射波の信号ゲインを時間軸方向において制御する。

なお、以下では、ＴＧＣアンプ１Ａの動作を説明する際に、反射波の信号ゲインを時間軸方向において制御すると称すが、反射波の信号ゲインを時間軸方向において制御することは、反射波の信号ゲインを時間軸方向において補償することと同義である。

ここで、例えば、超音波画像装置５で人体の腹部の内部の画像を取得する場合には、トランスデューサ１０から出力される超音波は人体に吸収されるため、超音波の信号ゲインは、人体の内部で大幅に減衰される。このため、反射波の信号ゲインは、トランスデューサ１０から出力される超音波の信号ゲインに比べて大幅に低くなる。

人体における超音波信号の信号減衰量は、約１ｄＢ／（ＭＨｚ・ｃｍ）である。このため、人体における超音波信号の信号減衰量は、図２（Ａ）に示すように、超音波画像装置５でモニタする箇所の体表からの深度が深くなるほど、超音波信号の減衰量は大きくなる。

ところで、超音波の速度は音速であり、これは、人体の内部を伝搬する場合においても、人体の外部を伝搬する場合においてもほぼ同様と考えることができる。

従って、超音波画像装置５で人体の腹部の内部の画像を取得する場合には、モニタする箇所の深度と、トランスデューサ１０から出力される超音波がモニタする箇所で反射されてトランスデューサ１０で検出されるまでの時間とは、比例関係にあると言える。これは、トランスデューサ１０を人体の表面に当てた場合、深度の２倍の距離が、超音波の伝搬距離になるからである。

このため、ＴＧＣアンプ１Ａは、図２（Ｂ）に示すように、深度に比例する時間に応じて、反射波の信号ゲインを制御するような線形的な時間ゲイン制御特性を有している。この線形的な時間ゲイン制御特性は、制御回路５０から入力される制御信号によって動作するＤＡＣ３Ａのデジタルコードが階段状に増大されることによって実現される。

ＬＰＦ３２０は、ＴＧＣアンプ１ＡとＡＤＣ３３０との間に設けられている。ＬＰＦ３２０は、ＴＧＣアンプ１Ａで増幅された反射波から、周波数の高いノイズ成分等を除去してＡＤＣ３３０に出力する。

ＡＤＣ３３０は、ＬＰＦ３２０の出力側に設けられており、ＡＦＥ３０の出力段である。ＡＤＣ３３０は、ＬＰＦ３２０から入力される反射波をデジタル変換して受信側ビームフォーマ４０に出力する。

受信側ビームフォーマ４０は、ＡＦＥ３０のＡＤＣ３３０から出力されるデジタル信号を表示用の画像フレーム信号に変換して出力する。

制御回路５０は、スイッチ２０、受信側ビームフォーマ４０、ＤＡＣ３Ａ、及び送信側ビームフォーマ６０の制御を行う。

制御回路５０は、スイッチ２０のスイッチ部２１及び２２のオン／オフの切り替え制御を行う。また、制御回路５０は、受信側ビームフォーマ４０に対しては、デジタル信号を表示用の画像フレーム信号に変換して出力するために必要な制御を行う。

また、制御回路５０は、ＤＡＣ３Ａに対しては、利得制御回路１が入力信号のゲインを増大させる増大量を決定するための制御信号を入力する。この制御信号は、時間の経過に伴って、ＤＡＣ３Ａのデジタルコードを階段状に増大させるための信号である。

また、制御回路５０は、送信側ビームフォーマ６０の駆動制御を行う。制御回路５０による総員側ビームフォーマ６０の駆動制御は、トランスデューサ１０のアレイ状に配列された複数の変換部から順番に超音波が出力されるように、高電圧パルサ７０を駆動するための駆動信号を生成する制御である。

高電圧パルサ７０は、送信側ビームフォーマ６０から入力される駆動パターンに応じたパルス状の高電圧を出力する。パルス状の高電圧は、スイッチ２０を介してトランスデューサ１０で超音波に変換され、トランスデューサ１０のアレイ状に配列された複数の変換部から順番に超音波が出力される。

このような超音波画像装置５において、制御回路５０が送信側ビームフォーマ６０の駆動制御を行うことにより、高電圧パルサ７０から出力されるパルス状の高電圧によってトランスデューサ１０から超音波が出力される。

また、超音波画像装置５は、目標物で反射された反射波をトランスデューサ１０で受信し、ＡＦＥ３０で反射波の信号ゲインを制御して、受信側ビームフォーマ４０に出力する。受信側ビームフォーマ４０は、ＡＦＥ３０から出力されるデジタル信号を表示用の画像フレーム信号に変換して画像処理装置４００に出力する。

画像処理装置４００は、受信側ビームフォーマ４０から入力される画像フレーム信号に基づいて、目標物の画像を表す画像信号を生成する。画像処理装置４００が生成する画像信号は、液晶モニタ等に表示される。

ところで、前提技術による利得制御回路１は、アンプ２Ａ及びＤＡＣ３Ａを含むため、利得制御回路１は比較的大きな回路となる。特に、ＤＡＣ３Ａは、制御回路５０から入力されるアナログ信号をデジタル変換するために、複数ビット数分のキャパシタを変換段として有する。

このため、前提技術による利得制御回路１は、小型化が困難である。小型化が困難であることは、利得制御回路１を半導体装置として実現する場合において、消費電力の増大、又は、製造コストの上昇等を招く原因になり得る。

また、前提技術による利得制御回路１のＴＧＣアンプ１Ａとしては、例えば、図３に示すようなオペアンプを用いた負帰還型の増幅器を用いることが考えられる。図３は、前提技術のＴＧＣアンプ１Ａの一例を示す図である。

図３に示す増幅器１Ｂは、オペアンプ１Ｃを用いた反転増幅回路であり、ゲインＡは、入力抵抗Ｒ１と帰還抵抗Ｒ２の比（Ａ＝Ｒ２／Ｒ１）として定まる。入力抵抗Ｒ１と帰還抵抗Ｒ２としては、ともに可変抵抗器が用いられている。

可変抵抗器は、例えば、抵抗器とスイッチの組を複数組並列に接続し、スイッチを切り替えることによって並列接続される抵抗器の数を変えることにより、合成抵抗値を変えるものである。

しかしながら、ゲインＡは、入力抵抗Ｒ１と帰還抵抗Ｒ２の抵抗値の比で決まるため、上述のような可変抵抗器を入力抵抗Ｒ１と帰還抵抗Ｒ２として用いるＴＧＣアンプ１Ａでは、ゲインＡはステップ状に変化する離散的な値をとり、例えば、図２（Ｂ）に示すように線形的なゲイン特性を実現するのは困難である。

また、ゲインが大きくなると（例えば、３０ｄＢ以上）、オペアンプの増幅率の限界を超えてしまい、１段のオペアンプ１Ｃを用いた増幅器１Ｂでは、利得制御回路１の時間ゲイン制御特性を実現することは困難である。

そこで、以下で説明する実施の形態１、２では、小型化が可能で、良好な時間ゲイン制御特性を有する利得制御回路と超音波画像装置を提供することを目的とする。

＜実施の形態１＞
図４は、実施の形態１の利得制御回路１００を含む超音波画像装置５００を示す図である。図５は、実施の形態１の利得制御回路１００の時間ゲイン制御特性を示す図である。

実施の形態１の超音波画像装置５００は、前提技術の超音波画像装置５（図１参照）のＡＦＥ３０と制御回路５０を、それぞれ、ＡＦＥ３００と制御回路３５０に置き換えたものである。その他の構成要素は、全体技術の超音波画像装置５と同様であるため、同様の構成要素には同一符号を付し、その説明を省略する。

超音波画像装置５００は、トランスデューサ１０、スイッチ２０、ＡＦＥ３００、受信側ビームフォーマ４０、制御回路３５０、送信側ビームフォーマ６０、高電圧パルサ７０、及び画像処理装置４００を含む。

図４には、トランスデューサ１０とＡＦＥ３００とを１つずつ（一対）示すが、実際の超音波画像装置５００では、トランスデューサ１０とＡＦＥ３００とは、複数対配設される。

実施の形態１の超音波画像装置５００では、スイッチ２０は、トランスデューサ１０、ＡＦＥ３００、及び高電圧パルサ７０の間に接続される。スイッチ２０は、超音波画像装置５００が反射波（エコー）を受信するときは、スイッチ部２１をオンにするとともに、スイッチ部２２をオフにすることにより、トランスデューサ１０とＡＦＥ３００とを接続する。

ＡＦＥ３００は、スイッチ２０のスイッチ部２１と、受信側ビームフォーマ４０との間に接続される。ＡＦＥ３００は、ＬＮＡ３１０、利得制御回路１００、ＬＰＦ３２０、及びＡＤＣ３３０を有する。ＡＦＥ３００は、図１に示すＡＦＥ３０のＴＧＣアンプ１を利得制御回路１００に置き換えたものであり、その他の構成以外は同様である。

利得制御回路１００は、ＬＮＡ３１０とＬＰＦ３２０との間に設けられており、反射波の信号ゲインを時間軸方向において制御するＴＧＣ(Time Gain Control/Compensation)型の利得制御回路である。ここで、反射波の信号ゲインを時間軸方向において制御することは、反射波の信号ゲインを時間軸方向において補償することと同義である。

利得制御回路１００は、深度に比例する時間に応じて、反射波の信号ゲインを補償するような時間ゲイン制御特性を有している。利得制御回路１００の時間ゲイン制御特性については、図７を用いて後述する
ＬＰＦ３２０は、利得制御回路１００とＡＤＣ３３０との間に設けられている。ＬＰＦ３２０は、利得制御回路１００で増幅された反射波から、周波数の高いノイズ成分等を除去してＡＤＣ３３０に出力する。

ＡＤＣ３３０は、ＬＰＦ３２０の出力側に設けられており、ＡＦＥ３００の出力段である。ＡＤＣ３３０は、ＬＰＦ３２０から入力される反射波をデジタル変換して受信側ビームフォーマ４０に出力する。

受信側ビームフォーマ４０は、ＡＦＥ３００のＡＤＣ３３０から出力されるデジタル信号を表示用の画像フレーム信号に変換して出力する。

制御回路３５０は、受信側ビームフォーマ４０、ＡＦＥ３００、及び送信側ビームフォーマ６０の制御を行う。制御回路３５０は、ＡＦＥ３００にトリガー信号を入力すること以外は、前提技術の制御回路５０と同様である。

次に、図５を用いて、実施の形態１の利得制御回路１００の構成について説明する。

図５は、実施の形態１の利得制御回路１００と各部の電圧又は抵抗の時間特性を示す図である。

図５（Ａ）に示すように、利得制御回路１００は、電圧生成部１１０、電圧二乗部１２０、抵抗部１３０、及び増幅部１４０を含む。

電圧生成部１１０は、時間経過に対して線形的に変化する電圧Ｖｃｔ１を生成する電圧生成部の一例である。電圧生成部１１０は、制御回路３５０（図４参照）からトリガー信号が入力されると、電圧Ｖｃｔ１の生成を開始する。

電圧生成部１１０が生成する電圧Ｖｃｔ１は、例えば、図５（Ｂ）に示すように、時間ｔの経過に対して線形的に増大する。図５（Ｂ）に示す電圧Ｖｃｔ１は、次式（１）で表される。

Ｖｃｔ１＝αｔ ・・・（１）
αは、電圧生成部１１０が出力する電圧Ｖｃｔ１の時間変化率（α≠０）を表す。

なお、電圧生成部１１０は、時間経過に対して線形的に変化する電圧Ｖｃｔ１を生成できればよく、電圧Ｖｃｔ１は、時間ｔの経過に対して線形的に低下してもよい。

電圧二乗部１２０は、電圧生成部１１０によって生成される電圧Ｖｃｔ１を二乗した電圧Ｖｃｔ２を出力する電圧二乗部の一例である。電圧二乗部１２０が生成する電圧Ｖｃｔ２は、例えば、図５（Ｃ）に示すように、時間ｔの経過に対して二次関数的に増大する。この二次関数は、電圧Ｖｃｔ１を二乗することによって得られる。

図５（Ｃ）に示す電圧Ｖｃｔ２は、次式（２）で表される。

Ｖｃｔ２＝βＶｃｔ１２＝β（αｔ）２ ・・・（２）
βは、電圧二乗部１２０において電圧Ｖｃｔ１を二乗する際の係数（β≠０）を表す。

抵抗部１３０は、電圧二乗部１２０から出力される電圧Ｖｃｔ２に応じて変化する抵抗値を有する抵抗部の一例である。抵抗部１３０の抵抗値は、電圧Ｖｃｔ２に応じて変化するため、時間経過に対して二次関数的に増大する特性を有する。抵抗部１３０の抵抗値Ｒａは、増幅部１４０に入力される。

図５（Ｄ）に示す抵抗値Ｒａは、次式（３）で表される。

Ｒａ＝Ｒ０＋γＶｃｔ２＝Ｒ０＋γβ（αｔ）２ ・・・（３）
γは、抵抗部１３０の抵抗値が変化する際の係数（γ≠０）を表す。

増幅部１４０は、抵抗部１３０の抵抗値に応じて、ゲインが時間経過に対して二次関数的に変化する利得調整部の一例である。増幅部１４０は、入力電圧Ｖｉを増幅して出力電圧Ｖｏとして出力する。出力電圧Ｖｏは、利得制御回路１００の出力である。

増幅部１４０のゲインＡは、Ａ＝δＲａで表される。このため、ゲインＡは、次式（４）で表される。

Ａ＝δＲ０＋γβδ（αｔ）２ ・・・（４）
δは増幅部１４０のゲインＡに含まれる係数（δ≠０）である。増幅部１４０のゲインＡは、抵抗部１３０の抵抗値Ｒａに応じて二次関数的に変化する。

増幅部１４０のゲインＡが二次関数的に変化するのは、ゲインＡが抵抗部１３０の抵抗値Ｒａに基づいた値であり、抵抗値Ｒａは、電圧生成部１１０が生成する電圧Ｖｃｔ１を二乗した電圧Ｖｃｔ２に応じて変化するためである。

以上のように、実施の形態１の利得制御回路１００は、図５に示すように、電圧生成部１１０が生成する線形的に変化する電圧Ｖｃｔ１を電圧二乗部１２０で二乗して電圧Ｖｃｔ２を生成する。

また、利得制御回路１００は、抵抗部１３０において、電圧Ｖｃｔ２に基づいて時間経過に対して二次関数的に増大する特性を有する抵抗値Ｒａを生成して出力し、増幅部１４０は、抵抗値Ｒａに応じて二次関数的に変化するゲインＡで入力電圧Ｖｉのゲインを制御する。

従って、利得制御回路１００の出力電圧Ｖｏは、電圧生成部１１０が生成する電圧Ｖｃｔ１を二乗した電圧Ｖｃｔ２に基づいて、時間経過に対して二次関数的に変化する時間ゲイン制御特性を有する。

ここで、利得制御回路１００の増幅部１４０のゲインＡは、電圧生成部１１０が生成する電圧Ｖｃｔ１を二乗した電圧Ｖｃｔ２に基づいて生成される二次関数的なゲインであるため、厳密にはｌｏｇ２（Ａ）はｌｏｇ10（ｔ）には比例しない。

しかしながら、電圧生成部１１０、電圧二乗部１２０、抵抗部１３０、及び増幅部１４０の係数α、β、γ、及びδを調整することにより、少なくとも一部の区間では、ｌｏｇ２（Ａ）がｌｏｇ10（ｔ）に比例するものとして取り扱うことができる。

このように係数の調整を行うことにより、利得制御回路１００は、出力電圧Ｖｏのログリニアな特性を実現することができる。

次に、図６を用いて、実施の形態１の利得制御回路１００のより詳細な回路構成例について説明する。

図６は、実施の形態１の利得制御回路１００の回路構成例と各部の電圧又は抵抗の時間特性を示す図である。図６（Ａ）には、図５に示す電圧生成部１１０、電圧二乗部１２０、抵抗部１３０、及び増幅部１４０の具体的な回路構成の一例を示す。また、図６（Ｂ）〜（Ｆ）には、各部の電圧又は抵抗の時間特性を示す。

図６（Ａ）に示すように、電圧生成部１１０は、入力部１１１、スイッチ１１２、１１３、定電流源１１４、キャパシタ１１５、及び出力部１１６を含む。

入力部１１１には、基準電圧Ｖｒが入力される。基準電圧Ｖｒは、電圧生成部１１０の出力電圧の初期値になる電圧である。入力部１１１には、スイッチ１１２が接続される。

スイッチ１１２は、入力部１１１と出力部１１６との間に直列に挿入される。スイッチ１１２の切り替えは、制御回路３５０（図４参照）から入力されるトリガー信号に基づいて行われる。スイッチ１１２は、電圧生成部１１０の出力電圧を初期値Ｖｒにリセットする際にオンにされ、リセット後にオフにされる。

スイッチ１１３は、一端（図６（Ａ）中の上側の端子）がスイッチ１１２と出力部１１６との間に接続され、他端（図６（Ａ）中の下側の端子）が定電流源１１４の入力部（図６（Ａ）中の上側の端子）に接続される。スイッチ１１３の切り替えは、制御回路３５０（図４参照）から入力されるトリガー信号に基づいて行われる。スイッチ１１３は、電圧生成部１１０の出力電圧を初期値Ｖｒにリセットする際にオフにされ、リセット後にオンにされる。

定電流源１１４は、入力部（図６（Ａ）中の上側の端子）がスイッチ１１３に接続され、出力部（図６（Ａ）中の下側の端子）が接地される。定電流源１１４の出力する電流値をＩｂとする。電流Ｉｂは、キャパシタ１１５の電荷を放電する放電電流として用いられる。

キャパシタ１１５は、一端（図６（Ａ）中の上側の端子）がスイッチ１１２と出力部１１６との間に接続され、他端（図６（Ａ）中の下側の端子）は接地される。キャパシタ１１５は、入力部１１１と出力部１１６との間において、スイッチ１１３及び定電流源１１４と並列に接続される。キャパシタ１１５の静電容量をＣとする。

出力部１１６は、電圧生成部１１０の内側では、スイッチ１１２、１１３、及びキャパシタ１１５に接続され、電圧生成部１１０の外側では、電圧二乗部１２０の入力部１２１に接続される。

なお、入力部１１１と出力部１１６は、それぞれ、電圧生成部１１０の信号入力部と信号出力部である。ここでは、電圧生成部１１０が入力部１１１と出力部１１６を含むものとして説明を行うが、入力部１１１と出力部１１６をそれぞれ入力端子と出力端子として取り扱ってもよい。

電圧二乗部１２０は、入力部１２１、ＰＭＯＳＦＥＴ(p-type Metal Oxide Semiconductor Field Effect Transistor)１２２、抵抗器１２３、及び出力部１２４を含む。

入力部１２１は、電圧二乗部１２０の入力部である。入力部１２１は、電圧生成部１１０の出力部１１６と、ＰＭＯＳＦＥＴ１２２のゲートとに接続される。

ＰＭＯＳＦＥＴ１２２は、ソースが電源Ｖｄｄに接続され、ゲートが入力部１２１に接続され、ドレインが抵抗器１２３と出力部１２４とに接続される。ＰＭＯＳＦＥＴ１２２は、電圧生成部１１０の出力電圧によって駆動される。

ＰＭＯＳＦＥＴ１２２は、飽和領域で駆動される。これは、ＰＭＯＳＦＥＴ１２２のゲートに入力される電圧Ｖｃｔ１を二乗した電圧Ｖｃｔ２を得るためである。ＰＭＯＳＦＥＴ１２２を飽和領域で動作させるための条件については後述する。

抵抗器１２３は、一端（図６（Ａ）中の上側の端子）がＰＭＯＳＦＥＴ１２２のドレインと出力部１２４とに接続され、他端（図６（Ａ）中の下側の端子）が接地される。

出力部１２４は、ＰＭＯＳＦＥＴ１２２のドレインと、抵抗器１２３と、増幅器１４０の入力部１４１とに接続される。

なお、入力部１２１と出力部１２４は、それぞれ、電圧二乗部１２０の信号入力部と信号出力部である。ここでは、電圧二乗部１２０が入力部１２１と出力部１２４を含むものとして説明を行うが、入力部１２１と出力部１２４をそれぞれ入力端子と出力端子として取り扱ってもよい。

抵抗部１３０は、図６（Ａ）に示す回路構成では、増幅器１４０に含まれている。抵抗部１３０は、ＮＭＯＳＦＥＴ(n-type Metal Oxide Semiconductor Field Effect Transistor)１３１を含む。ＮＭＯＳＦＥＴ１３１のゲートは増幅器１４０の入力部１４１に接続され、ドレインはＮＭＯＳＦＥＴ１４３のソースに接続され、ソースは接地されている。

増幅部１４０は、入力部１４１、抵抗器１４２、ＮＭＯＳＦＥＴ１４３、及び出力部１４４を含む。また、増幅部１４０は、抵抗部１３０を含む。

入力部１４１は、電圧二乗部１２０の出力部１２４と、抵抗部１３０のＮＭＯＳＦＥＴ１３１のゲートとに接続されている。

抵抗器１４２は、電源Ｖｄｄと、ＮＭＯＳＦＥＴ１４３のドレインとの間に接続されている。抵抗器１４２の抵抗値はＲＬである。

ＮＭＯＳＦＥＴ１４３は、ゲートに入力電圧Ｖｉが入力され、ドレインが抵抗器１４２に接続され、ソースが抵抗部１３０のＮＭＯＳＦＥＴ１３１のドレインに接続されている。すなわち、ＮＭＯＳＦＥＴ１４３のゲートは、ＡＦＥ３００のＬＮＡ３１０（図４参照）の出力部に接続されている。ＮＭＯＳＦＥＴ１４３は、ゲートに入力される入力信号によって動作する。

出力部１４４は、抵抗器１４２と、ＮＭＯＳＦＥＴ１４３のドレインとに接続されている。出力部１４４は、増幅部１４０の出力電圧Ｖｏを出力する。また、出力部１４４は、利得制御回路１００の出力部である。このため、出力部１４４は、ＡＦＥ３００のＬＰＦ３２０の入力部に接続される。

このような増幅部１４０は、ＮＭＯＳＦＥＴ１４３のソースが抵抗部１３０のＮＭＯＳＦＥＴ１３１のドレインに接続されることにより、所謂ソース・デジェネレーション(source degeneration)の構成を有している。

ここで、ＮＭＯＳＦＥＴ１４３の伝達コンダクタンスの逆数がＮＭＯＳＦＥＴ１３１のオン抵抗Ｒｏｎに比べて十分に大きいとすると、増幅部１４０のゲインＡは、抵抗器１４２の抵抗値ＲＬと、ＮＭＯＳＦＥＴ１３１のオン抵抗Ｒｏｎとの比として、次式（５）で表される。

Ａ＝ＲＬ／Ｒｏｎ＝γＲＲＬＩ０＋（βγＲＲＬＩｂ２ｔ２）／Ｃ２ ・・・（５）
すなわち、図６（Ａ）に示す利得制御回路１００のゲインＡは、式（４）で示す図５に示す利得制御回路１００のゲインＡと同様である。

次に、図６（Ａ）に示す利得制御回路１００の動作について説明する。

図６（Ａ）に示す回路構成を有する利得制御回路１１０において、制御回路３５０（図４参照）からトリガー信号が電圧生成部１１０に入力されると、出力電圧Ｖｃｔ１は、図６（Ｂ）に示すように、初期値Ｖｒにリセットされた後に、線形的に低下する。

より具体的には、まず、スイッチ１１２がオンされるとともにスイッチ１１３がオフされることによってキャパシタ１１５の両端間電圧がＶｒなり、これによって出力電圧Ｖｃｔ１が初期値Ｖｒにリセットされる。

出力電圧Ｖｃｔ１が初期値Ｖｒにリセットされた後に、スイッチ１１２がオフにされるとともにスイッチ１１３がオンにされることにより、キャパシタ１１５に蓄積された電荷は、定電流源１１４の電流Ｉｂによって引き抜かれる。

この結果、出力電圧Ｖｃｔ１は、図６（Ｂ）に示すように、時間経過に伴って線形的に減少する。出力電圧Ｖｃｔ１は、次式（６）で表される。

Ｖｃｔ１＝（Ｉｂ／Ｃ）ｔ ・・・（６）
また、電圧二乗部１２０では、電圧生成部１１０の出力電圧Ｖｃｔ１の低下に伴い、徐々にＰＭＯＳＦＥＴ１２２がオンになり、飽和領域で動作する。

ここで、ＰＭＯＳＦＥＴ１２２を飽和領域で動作させるためのバイアス条件について説明する。

ＰＭＯＳＦＥＴ１２２が飽和領域で動作するためには、ＰＭＯＳＦＥＴ１２２のドレイン電圧（Ｖｄｄ−Ｖｃｔ２）が、ＰＭＯＳＦＥＴ１２２のオーバドライブ電圧（Ｖｄｄ−Ｖｃｔ１−Ｖｔｈｐ）以上であることが必要である。このため、バイアス条件は次式（７）になる。

Ｖｄｄ−Ｖｃｔ１−Ｖｔｈｐ≧Ｖｄｄ−Ｖｃｔ２ ・・・（７）
ここで、ＶｔｈｐはＰＭＯＳＦＥＴ１２２の閾値電圧である。

すなわち、ＰＭＯＳＦＥＴ１２２は式（７）を満たすような初期状態、および電圧範囲になるように、バイアス条件を設定すればよい。

以上のようなバイアス条件でＰＭＯＳＦＥＴ１２２を駆動させることにより、電圧二乗部１２０のＰＭＯＳＦＥＴ１２２のソース−ドレイン間に流れる電流Ｉｐは、図６（Ｃ）に示すようになり、次式（８）で表される。

Ｉｐ＝Ｉ０＋βＶｃｔ１２＝Ｉ０＋β（Ｉｂ／Ｃ）２ｔ２ ・・・（８）
このように、ＰＭＯＳＦＥＴ１２２のソース−ドレイン間に流れる電流Ｉｐは、二次曲線的に増大する特性を有する。

そして、電圧二乗部１２０の出力電圧Ｖｃｔ２は、図６（Ｄ）に示すようになり、次式（９）で表される。

Ｖｃｔ２＝ＲＩｐ＝ＲＩ０＋ＲβＶｃｔ１２＝ＲＩ０＋Ｒβ（Ｉｂ／Ｃ）２ｔ２ ・・・（９）
すなわち、電圧二乗部１２０の出力電圧Ｖｃｔ２は、電圧生成部１１０の出力電圧Ｖｃｔ１を二乗した値となる。なお、Ｉ０は、ソース−ドレイン間に流れる電流Ｉｐの初期値である。

このような電圧二乗部１２０の出力電圧Ｖｃｔ２が抵抗部１３０のＮＭＯＳＦＥＴ１３１のゲートに入力されると、出力電圧Ｖｃｘ２の上昇に伴い、ＮＭＯＳＦＥＴ１３１はオンされる。

増幅部１４０では、入力電圧Ｖｉが入力されることにより、ＮＭＯＳＦＥＴ１４３がオンになり、ＮＭＯＳＦＥＴ１３１もオンになるため、抵抗器１４３、ＮＭＯＳＦＥＴ１４３のドレイン−ソース間、及びＮＭＯＳＦＥＴ１３１のドレイン−ソース間に電流が流れ、増幅部１４０の出力電圧Ｖｏが出力される。

ここで、抵抗部１３０のＮＭＯＳＦＥＴ１３１は、線形領域で動作することが条件になる。線形領域では、ゲート電圧に対してオン抵抗が変わるからである。

ＮＭＯＳＦＥＴ１３１のゲート電圧に相当する電圧二乗部１２０の出力電圧Ｖｃｔ２は、ＮＭＯＳＦＥＴ１３１の閾値電圧Ｖｔｈｎ以上であることが第１の条件であり、かつ、ＮＭＯＳＦＥＴ１３１のドレイン電圧Ｖａがオーバドライブ電圧（Ｖｃｔ２−Ｖｔｈｎ）以下であることが第２の条件である。すなわち、次式（１０）、（１１）が成立することが必要である。

Ｖｃｔ２≧Ｖｔｈｎ ・・・（１０）
Ｖｃｔ２−Ｖｔｈｎ≧Ｖａ ・・・（１１）
ここで、式（１０）、（１１）のＶｔｈｎはＮＭＯＳＦＥＴ１３１の閾値電圧であり、ＶａはＮＭＯＳＦＥＴ１３１のドレイン電圧である。

このため、ＮＭＯＳＦＥＴ１３１は式（２）と式（３）を満たすような初期状態、および電圧範囲になるようにバイアス条件を設定すればよい。

線形領域で動作されるＮＭＯＳＦＥＴ１３１のオン抵抗Ｒｏｎは、図６（Ｅ）に示すように、時間経過に伴って二次関数に反比例するように二次曲線的に低下する。オン抵抗Ｒｏｎは、次式（１２）で表される。

Ｒｏｎ＝１／γＶｃｔ２＝１／γ｛ＲＩ０＋Ｒβ（Ｉｂ／Ｃ）２ｔ２｝ ・・・（１２）
このため、増幅部１４０のゲインＡ（＝ＲＬ／Ｒｏｎ）は、次式（１３）で表され、図６（Ｆ）に示すように、時間経過に対して、二次関数的に増大する特性を有することになる。

Ａ＝ＲＲＬ｛Ｉ０＋β（Ｉｂ／Ｃ）２ｔ２｝／γ ・・・（１３）
次に、図７を用いて、図６（Ａ）に示す利得制御回路１００のゲイン特性について説明する。

図７は、図６（Ａ）に示す利得制御回路１００のゲイン特性を示す図である。

図７に示すゲイン特性は式（５）に基づいて各種パラメータを調整し、時間ゲイン制御特性（ＴＧＣ）を再現した例である。

まず、時間ゲイン制御特性（ＴＧＣ）が再現すべき生体内における超音波の減衰特性を求める。超音波の音速Ｃは、生体内でほぼ一定のＣ＝１５３０［ｍ／ｓ］であり、超音波がトランスデューサ１０から生体に照射されて深さＤの部位で反射して戻ってくるまでにかかる時間ｔは、ｔ＝２Ｄ／Ｃで求められる。

一方で、生体内における信号減衰率を１ｄＢ／（ＭＨｚ・ｃｍ）とすると、周波数が１ＭＨｚの超音波の減衰率は、１ｄＢ／ｃｍとなり、時間ｔ［μｓ］に対する減衰量Ａｔｔは次式（１４）となる。

Ａｔｔ＝（１５３０×１０−４×ｔ）／２ ・・・（１４）
式（１４）に基づいて、時間ｔに対する減衰量Ａｔｔをプロットすると、図７（Ａ）に破線で示す減衰量の特性を得る。

また、式（５）に、Ｉ０＝１００［μＡ］、Ｒ＝９００［Ω］、ＲＬ＝１３００［Ω］、Ｉｂ＝１［μＡ］、Ｃ＝３００［ｐＦ］、β＝０．００１、γ＝０．０１を代入して得るゲイン特性を図７（Ａ）に実線で示す。

図７（Ａ）から分かるように、ｔ＝０μｓからｔ＝３００μｓ程度までは、ゲイン特性は減衰量の特性と同等の値を示しており、時間ゲイン制御特性を実現していることが分かる。

また、ｔ＝３００μｓ以後には近似による多少の誤差はあるが、超音波画像装置５００においては、受信側ビームフォーマ４０でビームフォーミング処理を行うため、この程度のゲイン誤差は問題にならない。

また、ｔ＝３００μｓでは、ゲイン特性が飽和することでゲイン補償が弱くなるが、利得制御回路１００（図４参照）の後段のＡＤＣ３３０のダイナミックレンジ以上に減衰する領域までは、理論上信号を受信して処理することは可能である。

図７（Ｂ）は、図７（Ａ）の横軸（時間）を深度に変換したゲイン特性と減衰量の特性を示す。ゲイン補償がほぼ理想通りになる範囲は、体内深度が０ｃｍから２０ｃｍ程度までだが、実用上は問題ないレベルであると言える。

以上のように、実施の形態１の利得制御回路１００によれば、時間変化に対して二次関数的に増大するゲイン特性を実現することができる。このようなゲイン特性は、時間ゲイン制御特性の一例であり、図７（Ａ）、（Ｂ）に一例として示したように、ログリニアな特性を有する。

従って、利得制御回路１００を含む超音波画像装置５００（図４参照）で人体の画像を取得する場合には次のようになる。すなわち、超音波が人体に吸収されて図２（Ａ）に示すように減衰しても、図７（Ａ）、（Ｂ）に示すログリニアなゲイン特性によって反射波の信号ゲインを制御することにより、深度によらず、ほぼ一定の信号レベルの画像フレーム信号を受信側ビームフォーマ４０から出力できる。

この結果、画像処理装置４００は、深度によらずに信号レベルが略一定の画像信号を生成することができる。

このような利得制御回路１００は、図４乃至図６に示すように、前提技術の利得制御回路１（図１参照）のようにＤＡＣを含まないため、小型化を図ることができる。

特に、前提技術の利得制御回路１（図１参照）のようにＤＡＣ３Ａ、アンプ２Ａ、及びＲＧＣアンプ１Ａを用いる代わりに、図６に示すように、飽和領域で動作させるＰＭＯＳＦＥＴ１２２を用いることによって二次関数的な特性を実現した利得制御回路１００を用いることにより、小型化を図ることができる。

また、前提技術の利得制御回路１のＤＡＣ３Ａ（図１参照）のように消費電力の大きな素子を用いないので、実施の形態１の利得制御回路１００は、消費電力を低減することができる。

また、実施の形態１の利得制御回路１００は、小型化を図れることにより、半導体装置としての利得制御回路１００を製造する際の材料が少なくて済むので、低コスト化を図ることができる。

なお、以上では、利得制御回路１００の抵抗部１３０が増幅部１４０に含まれる形態について説明したが、抵抗部１３０と増幅部１４０はこのような構成に限定されるものではない。

例えば、図３に示すオペアンプ１Ｃのような増幅部１４０を用い、オペアンプ１Ｃの入力抵抗Ｒ１又は帰還抵抗Ｒ２を、抵抗部１３０のように抵抗値が時間経過に応じて変化する抵抗器に置き換えることによって、時間経過に応じてゲインＡが変化するようにしてもよい。

＜実施の形態２＞
図８は、実施の形態２の利得制御回路２００の回路構成例を示す図である。

図８に示す利得制御回路２００は、図６に示す実施の形態１の利得制御回路１００の増幅部１４０を、増幅部２４０に置き換えたものである。このため、電圧生成部１１０、電圧二乗部１２０、及び抵抗部１３０の構成は、実施の形態１の利得制御回路１００と同様であり、その説明を省略する。

利得制御回路２００は、電圧生成部１１０、電圧二乗部１２０、抵抗部１３０、及び増幅部２４０を含む。抵抗部１３０は、利得制御回路２００では、増幅器２４０に含まれている。

増幅部２４０は、入力部２４１、電圧入力部２４２、抵抗器２４３、及び出力部２４４を含む。また、増幅部２４０は、抵抗部１３０を含む。増幅部２４０は、利得調整部の一例である。実施の形態２の増幅部２４０が信号に与える利得は１未満であるため、増幅部２４０は、１未満の増幅率で信号を減衰させる。このため、増幅部２４０は、減衰部として取り扱うことができるものである。

入力部２４１は、電圧二乗部１２０の出力部１２４と、抵抗部１３０のＮＭＯＳＦＥＴ１３１のゲートとに接続されている。

電圧入力部２４２には、利得制御回路２００の入力電圧Ｖｉが入力される。すなわち、電圧入力部２４２は、ＡＦＥ３００のＬＮＡ３１０（図４参照）の出力部に接続される。

抵抗器２４３は、電圧入力部２４２と、出力部２４４との間に接続されている。また、抵抗器２４３と出力部２４４との間には、増幅部１３０のＮＭＯＳＦＥＴ１３１のドレインが接続される。抵抗器２４３の抵抗値はＲ１である。

出力部２４４は、抵抗器２４３と、増幅部１３０のＮＭＯＳＦＥＴ１３１のドレインとに接続されている。出力部２４４は、増幅部２４０の出力電圧Ｖｏを出力する。また、出力部２４４は、利得制御回路２００の出力部である。このため、出力部２４４は、ＡＦＥ３００のＬＰＦ３２０の入力部に接続される。

このような増幅部２４０の減衰率Ａｔｔ２は次式（１４）で表される。

Ａｔｔ２＝Ｒｏｎ／（Ｒ１＋Ｒｏｎ） ・・・（１４）
すなわち、増幅部２４０の減衰率Ａｔｔ２は、１より小さい値であり、利得制御回路２００の利得の一例である。利得制御回路２００は、入力電圧Ｖｉの信号ゲインを減衰率Ａｔｔ２分だけ低下させた出力電圧Ｖｏを出力する。

ここで、増幅部１３０のＮＭＯＳＦＥＴ１３１のオン抵抗Ｒｏｎを表す式（１２）（実施の形態１参照）を用いると、増幅部２４０の減衰率Ａｔｔ２を表す式（１４）は、次式（１５）のように変形できる。

減衰率Ａｔｔ２＝［１＋Ｒ１γ｛ＲＩ０＋Ｒβ（Ｉｂ／Ｃ）２ｔ２｝］−１ ・・・（１５）
このため、増幅部２４０の減衰率Ａｔｔ２の値は１未満であり、時間経過に対して、二次関数に反比例するように二次曲線的に減少する特性になる。

このように、減衰率Ａｔｔ２が１未満であって、時間経過に対して二次関数に反比例するように二次曲線的に減少する利得特性を有する利得制御回路２００は、例えば、利得制御回路２００の前段にあるＬＮＡ３１０（図４参照）の増幅率が非常に大きく、ＬＮＡ３１０の出力の信号ゲインを減衰させたい場合に、実施の形態１の利得制御回路１００（図４参照）の代わりに用いればよい。

次に、図９を用いて、図８に示す利得制御回路２００の利得特性について説明する。

図９は、図８に示す利得制御回路２００の利得特性を示す図である。

図９に示す利得特性は、式（１５）に基づいて各種パラメータを調整し、式（１５）によって与えられる減衰率Ａｔｔ２による信号レベルの減衰量を表す。

式（１５）に、Ｉ０＝１００［μＡ］、Ｒ＝９００［Ω］、Ｒ１＝２５０［Ω］、Ｉｂ＝１［μＡ］、Ｃ＝１３０［ｐＦ］、β＝０．００１、γ＝０．０１を代入して得る減衰量の特性を図９（Ａ）に実線で示す。なお、図９（Ａ）に破線で示す特性は、実施の形態１で求めた式（１４）によって表される減衰量Ａｔｔの特性である。

図９（Ａ）から分かるように、ｔ＝０μｓからｔ＝３００μｓ程度までは、減衰率Ａｔｔ２の減衰量を表す特性は、減衰量Ａｔｔの特性と同等の値を示している。このため、式（１５）によって与えられる減衰率Ａｔｔ２の減衰量は、実施の形態１において式（５）によって得られるゲインＡのような値であり、ログリニアな特性を示すことが分かる。

すなわち、利得制御回路２００の前段にあるＬＮＡ３１０（図４参照）の増幅率が非常に大きく、ＬＮＡ３１０の出力の信号ゲインを減衰させたい場合に、実施の形態２のゲイン制御回路２００を用いれば、実施の形態１の時間ゲイン制御特性の逆特性のような特性で、ＬＮＡ３１０の出力の信号ゲインを減衰させることができる。

また、ｔ＝３００μｓ以後には近似による多少の誤差はあるが、超音波画像装置５００においては、受信側ビームフォーマ４０でビームフォーミング処理を行うため、この程度の誤差は問題にならない。

また、ｔ＝３００μｓでは、減衰量の特性が飽和するが、利得制御回路２００（図４参照）の後段のＡＤＣ３３０のダイナミックレンジ以上に減衰する領域までは、理論上信号を受信して処理することは可能である。

図９（Ｂ）は、図９（Ａ）の横軸（時間）を深度に変換した減衰量の特性を示す。利得の補償がほぼ理想通りになる範囲は、体内深度が０ｃｍから２０ｃｍ程度までだが、実用上は問題ないレベルであると言える。

以上、実施の形態２の利得制御回路２００によれば、時間変化に対して二次関数的に減少する利得特性を実現することができる。このような利得特性は、時間ゲイン制御特性の逆特性のような特性であり、図９（Ａ）、（Ｂ）に一例として示したように、ログリニアな特性を有する。

このような利得制御回路２００は、前提技術の利得制御回路１（図１参照）のようにＤＡＣを含まないため、実施の形態１の利得制御回路２００と同様に、小型化を図ることができる。

また、前提技術の利得制御回路１のＤＡＣ３Ａ（図１参照）のように消費電力の大きな素子を用いないので、実施の形態２の利得制御回路２００は、消費電力を低減することができる。

また、実施の形態２の利得制御回路２００は、小型化を図れることにより、半導体装置としての利得制御回路２００を製造する際の材料が少なくて済むので、低コスト化を図ることができる。

以上、本発明の例示的な実施の形態の利得制御回路、及び、超音波画像装置について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
（付記１）
時間経過に対して線形的に変化する第１電圧を生成する電圧生成部と、
前記電圧生成部によって生成される第１電圧を二乗した第２電圧を出力する電圧二乗部と、
前記電圧二乗部から出力される第２電圧に応じて、時間経過に対して抵抗値が二乗で変化する抵抗特性を有する抵抗部と、
前記抵抗部の抵抗値に応じて、利得が時間経過に対して二乗で変化する利得調整部と
を含む、利得制御回路。
（付記２）
前記電圧生成部は、
入力部と出力部との間に一端が接続されるキャパシタと、
前記入力部と前記出力部との間で前記キャパシタと並列に接続される定電流源と
を有し、前記出力部から前記第１電圧を出力する、付記１記載の利得制御回路。
（付記３）
前記電圧二乗部は、主経路が電源と基準電位点との間に接続されるとともに、制御端子が前記電圧生成部の前記出力部に接続される第１トランジスタを有し、前記第１トランジスタは、飽和領域で駆動されることにより、前記第１電圧を二乗した前記第２電圧を出力する、付記１又は２記載の利得制御回路。
（付記４）
前記抵抗部は、制御端子が前記電圧二乗部の出力部に接続され、前記電圧二乗部から前記制御端子に前記第２電圧が入力されることにより、時間経過に対して抵抗値が二乗で変化する抵抗特性を有する第２トランジスタを有する、付記１乃至３のいずれか一項記載の利得制御回路。
（付記５）
前記利得調整部は第１抵抗器を有し、前記第１抵抗器の抵抗値に対する前記抵抗部の抵抗値の比によって決まるゲインを有する、付記１乃至４のいずれか一項記載の利得制御回路。
（付記６）
前記利得調整部の利得は、前記抵抗部の抵抗値に応じて、利得が時間経過に対して二次関数に反比例するように変化する、付記１乃至４のいずれか一項記載の利得制御回路。
（付記７）
超音波を出力し、目標物で反射された反射波を電圧信号に変換する変換部と、
前記変換部から出力される電圧信号のゲインを制御する利得制御回路と、
前記利得制御回路によってゲインが制御された電圧信号に基づき、画像処理を行う画像処理部と
を含み、
前記利得制御回路は、
時間経過に対して線形的に変化する第１電圧を生成する電圧生成部と、
前記電圧生成部によって生成される第１電圧を二乗した第２電圧を出力する電圧二乗部と、
前記電圧二乗部から出力される第２電圧に応じて、時間経過に対して抵抗値が二乗で変化する抵抗特性を有する抵抗部と、
前記抵抗部の抵抗値に応じて、利得が時間経過に対して二乗で変化する利得調整部と
を有する、超音波画像装置。

５００ 超音波画像装置
１０ トランスデューサ
２０ スイッチ
３００ ＡＦＥ
４０ 受信側ビームフォーマ
３５０ 制御回路
６０ 送信側ビームフォーマ
７０ 高電圧パルサ
４００ 画像処理装置
１００、２００ 利得制御回路
１１０ 電圧生成部
１２０ 電圧二乗部
１３０ 抵抗部
１４０、２４０ 増幅部

Claims (6)

1. 時間経過に対して線形的に変化する第１電圧を生成する電圧生成部と、
   前記電圧生成部によって生成される第１電圧を二乗した第２電圧を出力する電圧二乗部と、
   前記電圧二乗部から出力される第２電圧に応じて、時間経過に対して抵抗値が二乗で変化する抵抗特性を有する抵抗部と、
   前記抵抗部の抵抗値に応じて、利得が時間経過に対して二乗で変化する利得調整部と
   を含む、利得制御回路。
2. 前記電圧生成部は、
   入力部と出力部との間に一端が接続されるキャパシタと、
   前記入力部と前記出力部との間で前記キャパシタと並列に接続される定電流源と
   を有し、前記出力部から前記第１電圧を出力する、請求項１記載の利得制御回路。
3. 前記電圧二乗部は、主経路が電源と基準電位点との間に接続されるとともに、制御端子が前記電圧生成部の前記出力部に接続される第１トランジスタを有し、前記第１トランジスタは、飽和領域で駆動されることにより、前記第１電圧を二乗した前記第２電圧を出力する、請求項１又は２記載の利得制御回路。
4. 前記抵抗部は、制御端子が前記電圧二乗部の出力部に接続され、前記電圧二乗部から前記制御端子に前記第２電圧が入力されることにより、時間経過に対して抵抗値が二乗で変化する抵抗特性を有する第２トランジスタを有する、請求項１乃至３のいずれか一項記載の利得制御回路。
5. 前記利得調整部は第１抵抗器を有し、前記第１抵抗器の抵抗値に対する前記抵抗部の抵抗値の比によって決まるゲインを有する、請求項１乃至４のいずれか一項記載の利得制御回路。
6. 超音波を出力し、目標物で反射された反射波を電圧信号に変換する変換部と、
   前記変換部から出力される電圧信号のゲインを制御する利得制御回路と、
   前記利得制御回路によってゲインが制御された電圧信号に基づき、画像処理を行う画像処理部と
   を含み、
   前記利得制御回路は、
   時間経過に対して線形的に変化する第１電圧を生成する電圧生成部と、
   前記電圧生成部によって生成される第１電圧を二乗した第２電圧を出力する電圧二乗部と、
   前記電圧二乗部から出力される第２電圧に応じて、時間経過に対して抵抗値が二乗で変化する抵抗特性を有する抵抗部と、
   前記抵抗部の抵抗値に応じて、利得が時間経過に対して二乗で変化する利得調整部と
   を有する、超音波画像装置。

Images