JP2023132111A

JP2023132111A - タイムゲインコントロール回路

Info

Publication number: JP2023132111A
Application number: JP2022037251A
Authority: JP
Inventors: 健太浅見; Kenta Asami; 椋一菅沼; Ryoichi Suganuma; 浩史森平; Hiroshi Morihira
Original assignee: D Clue Technologies Co Ltd
Current assignee: D Clue Technologies Co Ltd
Priority date: 2022-03-10
Filing date: 2022-03-10
Publication date: 2023-09-22
Anticipated expiration: 2042-03-10
Also published as: JP7369811B2

Abstract

【課題】低消費電力化及び低電圧化するタイムゲインコントロール回路を提供する。【解決手段】タイムゲインコントロール回路１は、音波信号を電気信号である受信信号に変換して他端から出力する振動子ＯＳＣと、直列に接続される複数の抵抗Ｒ６～Ｒ０を有する抵抗ストリングと、夫々が複数の抵抗の間に一端が接続される複数のスイッチＳＷ６～ＳＷ０と、複数のスイッチの他端に入力が接続される低雑音増幅回路１２と、複数のスイッチＳＷ６～ＳＷ０の開閉状態を制御するスイッチ制御回路１１と、を有する。スイッチ制御回路１１は、スイッチをオンさせる場合には、オンさせるスイッチの１つ下位側のスイッチと同時にオンする期間を経て１つのスイッチのみがオンする状態とし、スイッチをオフする場合には、オフさせるスイッチの１つ上位側のスイッチと同時にオンする期間を経てスイッチをオンからオフに切り替える。【選択図】図１

Description

本発明はタイムゲインコントロール回路に関し、例えば、超音波診断装置に適用されるタイムゲインコントロール回路に関する。

超音波診断装置は、観測対象物に対して発した音波の反射波を受信し、受信した反射波から観測対象物の画像を生成する。このとき反射波は、観測対象物と超音波診断装置の探触子との距離が遠くなるほど探触子への到達時間が遅くなる。また、反射波は、観測対象物と超音波診断装置の探触子との距離が遠くなるほど探触子への到達したときの減衰量が大きくなる。このようなことから、超音波診断装置では、時間とともに減衰量が小さくなるタイムゲインコントロール回路を用いて反射波の受信を行う。このタイムゲインコントロール回路の一例が特許文献１に開示されている。

特許文献１に記載の探触子は、診断部位に超音波を送信し反射波である受信信号を受信する探触子であって、複数の振動子と、複数の振動子のそれぞれに対応した複数の低雑音増幅回路と、時間の経過と共に上昇する制御信号を時間経過と共に上昇する第１のバイアス信号と時間経過と共に下降する第２のバイアス信号とに変換し複数の低雑音増幅回路を制御するシングル差動変換器とを有し、低雑音増幅回路は、振動子からの電気信号を減衰させる減衰器と、減衰器の出力信号を第１のバイアス信号により時間経過と共に徐々に大きくなるように増幅する第１の増幅回路と、第２のバイアス信号により時間経過と共に徐々に小さくなるように増幅する第２の増幅回路と、第１と第２の増幅回路の出力を減算する減算器を備える。

そして、特許文献１に記載の探触子では、可変減衰器を抵抗と可変電流源となるトランジスタとの直列接続で減衰度を時間経過と共に小さくする可変機能を実現する。すなわち、特許文献１に記載の探触子では、振動子の出力インピーダンス及び送受切替スイッチのオン抵抗と、抵抗と可変電流源となるトランジスタの合成抵抗と、により信号を分圧し、減衰器の減衰度を制御する（特許文献１の段落００３５）。

特開２０２０－３９５４２号公報

近年、超音波診断装置のポータブル化が進められており、低消費電力化と内部回路の動作電源電圧の低電圧化が求められている。しかしながら、特許文献１に記載の探触子では、十分な低消費電力化と低電圧化を実現することが出来ない問題がある。

一実施の形態にかかるタイムゲインコントロール回路は、一端が接地端子に接続され、音波信号を電気信号である受信信号に変換して他端から出力する振動子と、直列に接続される複数の抵抗を有し、一端が前記振動子の他端に接続され、他端が前記接地端子に接続される抵抗ストリングと、それぞれが前記複数の抵抗に含まれる抵抗の前記振動子の他端側の端部に一端が接続される複数のスイッチと、前記複数のスイッチの他端に入力が接続される低雑音増幅回路と、前記複数のスイッチの開閉状態を制御するスイッチ制御回路と、を有し、前記スイッチ制御回路は、前記複数のスイッチのうち前記接地端子側のスイッチを下位側、前記振動子の他端側のスイッチを上位側とした場合、下位から上位に向かってオンさせる前記スイッチを切り替え、前記スイッチをオンさせる場合には、オンさせるスイッチの１つ下位側のスイッチと同時にオンする期間を経て１つの前記スイッチのみがオンする状態とし、前記スイッチをオフする場合には、オフさせるスイッチの１つ上位側のスイッチと同時にオンする期間を経て前記スイッチをオンからオフに切り替える。

一実施の形態にかかるタイムゲインコントロール回路は、探触子を低消費電力化と低電圧化することができる。

実施の形態１にかかるタイムゲインコントロール回路の回路図である。実施の形態１にかかるタイムゲインコントロール回路のスイッチの回路図である。実施の形態１にかかるスイッチ制御回路のブロック図である。実施の形態１にかかるスイッチ制御信号生成回路の回路図である。実施の形態１にかかるスイッチ制御回路の動作を説明するタイミングチャートである。実施の形態１にかかるタイムゲインコントロール回路のスイッチ制御シーケンスを説明する図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

実施の形態１
実施の形態１にかかるタイムゲインコントロール回路１は、例えば、超音波診断装置の探触子に搭載される回路であり、受信音波を電気信号に変換して受信信号を後段回路に伝達する。このとき、タイムゲインコントロール回路１は、一定の周期で受信信号を増幅する受信サイクルを繰り返すが、受信サイクルの開始から時間が経過するに従ってゲインが増加するように構成される。

そこで、図１に実施の形態１にかかるタイムゲインコントロール回路１の回路図を示す。図１に示すように、実施の形態１にかかるタイムゲインコントロール回路１は、減衰段２と、出力段３と、を有する。減衰段２は、時間とともに受信信号に適用する減衰量を小さくする。出力段３は、減衰段２を通過した受信信号を固定ゲインで増幅する。この減衰段２と出力段３を組み合わせると、タイムゲインコントロール回路１は、受信サイクルの開始から時間が経過するに従ってゲインが増加するように動作する。

また、図１に示す例は、タイムゲインコントロール回路１は、超音波診断装置の探触子に適用されるものであり、入力端子として振動子ＯＳＣを有する。振動子ＯＳＣは、音波信号を電気信号に変換する。そして、振動子ＯＳＣで変換された電気信号が減衰段２の入力される受信信号となる。振動子ＯＳＣは、一端が接地端子に接続され、音波信号を電気信号である受信信号に変換して他端から出力する。

減衰段２は、抵抗ストリングと、複数のスイッチ（例えば、スイッチＳＷ０～ＳＷ６）、スイッチ制御回路１１を有する。抵抗ストリングは、直列に接続される複数の抵抗（例えば、抵抗Ｒ０～Ｒ６）を有し、一端が振動子の他端に接続され、他端が接地端子に接続される。また、複数のスイッチは、それぞれが複数の抵抗に含まれる抵抗の振動子の他端側の端部に一端が接続される。

より具体的には、抵抗ストリングは、抵抗Ｒ６が最も接地端子側に配置され、抵抗Ｒ０が振動子ＯＳＣの他端側に配置され、抵抗Ｒ６から抵抗Ｒ０に向かって抵抗Ｒ５～Ｒ１の順で各抵抗が配置される。そして、スイッチＳＷ０～ＳＷ６は、スイッチＳＷ６の一端が抵抗Ｒ６の振動子ＯＳＣ側の端部（例えば、抵抗Ｒ６と抵抗Ｒ５とを接続するノード）に接続され、スイッチＳＷ０の一端が抵抗Ｒ０の振動子ＯＳＣ側の端部（例えば、振動子ＯＳＣの他端が接続されるノード）に接続される。そして、スイッチＳＷ５～ＳＷ１の一端は、抵抗Ｒ５～Ｒ１の振動子ＯＳＣ側の端部に接続される。また、以下の説明では、スイッチＳＷ６～ＳＷ０は、接地端子側のスイッチを下位側、振動子の他端側のスイッチを上位側とする。

スイッチ制御回路１１は、複数のスイッチ（例えば、スイッチＳＷ６～ＳＷ０）の開閉状態を制御する。より具体的には、スイッチ制御回路１１は、受信サイクル毎に下位から上位に向かってオンさせるスイッチを切り替える。このとき、スイッチ制御回路１１は、スイッチをオンさせる場合には、オンさせるスイッチの１つ下位側のスイッチと同時にオンする期間を経て１つの前記スイッチのみがオンする状態とし、スイッチをオフする場合には、オフさせるスイッチの１つ上位側のスイッチと同時にオンする期間を経てスイッチをオンからオフに切り替える。

また、スイッチ制御回路１１は、スイッチＳＷ６～ＳＷ０に対応するスイッチ制御信号ＳＷＣ６～ＳＷＣ０を生成する。そして、スイッチ制御回路１１は、定電流により生成される定電流をコンデンサに入出力することにより決定される時定数により立ち上がりエッジと立ち下がりエッジの傾きが決定されるスイッチ制御信号ＳＷ６～ＳＷ０をスイッチ毎に生成する。このスイッチ制御回路１１の詳細は後述する。

出力段３は、ＬＮＡ（低雑音増幅回路）１２及びバンドパスフィルタ１３を有する。ＬＮＡ１２は、複数のスイッチの他端に入力が接続され、入力された信号を電流増幅してバンドパスフィルタ１３に出力する。バンドパスフィルタ１３は、予め決定された帯域の周波数を有する信号を出力端子Ｔｏに出力する。バンドパスフィルタ１３の帯域は、例えば１ＭＨｚ～６ＭＨｚ程度である。この周波数帯域は、被観測物と被観測物における音波の減衰率と必要とされる距離分解能と、の妥協点として決定される。

続いて、スイッチＳＷ６～ＳＷ０の構成について説明する。図２に実施の形態１にかかるタイムゲインコントロール回路１のスイッチの回路図を示す。スイッチＳＷ６～ＳＷ０は同じ構成であるため、図２では、スイッチＳＷ６～ＳＷ０の１つを示した。図２に示すように、スイッチＳＷ６～ＳＷ０は、それぞれＮＭＯＳトランジスタＭＮ及びＰＭＯＳトランジスタＭＰを有する。つまり、スイッチＳＷ６～ＳＷ０は、それぞれトランスファスイッチとして構成される。スイッチとしてトランスファスイッチを用いることで受信信号の振幅に寄らず、受信信号をＬＮＡ１２に正しく伝達することが出来る。

そして、スイッチＳＷ６～ＳＷ０は、ＮＭＯＳトランジスタＭＮのドレインとＰＭＯＳトランジスタＭＰのドレインとが接続され、スイッチの一端となり、この一端が抵抗Ｒ６～Ｒ０に接続される。また、スイッチＳＷ６～ＳＷ０は、ＮＭＯＳトランジスタＭＮのソースとＰＭＯＳトランジスタＭＰのソースとが接続され、スイッチの他端となり、この一端がＬＮＡ１２に接続される。また、スイッチＳＷ６～ＳＷ０には、スイッチ制御信号ＳＷＣｋ（図２に示す例では、ｋは０～６）が差動信号として与えられる。図２では差動信号の一方をＳＷＣｋｐとし、他方をＳＷＣｋｎとした。

続いて、スイッチ制御回路１１の構成について説明する。図３に実施の形態１にかかるスイッチ制御回路１１のブロック図を示す。図３に示すように、スイッチ制御回路１１は、カウンタ２１、デコーダ２２、ラッチ２３、スイッチ制御信号生成回路２４を有する。またスイッチ制御回路１１には、図示しない他の回路からクロック信号ＣＬＫ１、ＣＬＫ２及びリセット信号ＲＥＳＥＴが入力される。

カウンタ２１は、クロック信号ＣＬＫ１の数をカウントしてカウント値をカウントアップする。また、カウンタ２１は、リセット信号ＲＥＳＥＴに基づきカウント値を初期値にリセットする。デコーダ２２は、カウント値に応じた制御番号を生成する。ラッチ２３は、クロック信号ＣＬＫ２に応じてデコーダ２２が出力した制御番号を取り込むとともに保持する。スイッチ制御信号生成回路２４は、複数のスイッチ（例えば、スイッチＳＷ６～ＳＷ０）の数に応じた数の複数のスイッチ制御信号（ＳＷ６～ＳＷ０）を生成する。ここで、スイッチ制御信号生成回路２４は、制御番号に関連付けられたスイッチ制御信号の立ち上がりと立ち下がりを制御する。

ここで、スイッチ制御信号生成回路２４について詳細に説明する。そこで、図４に実施の形態１にかかるスイッチ制御信号生成回路２４の回路図を示す。図４に示すように、スイッチ制御信号生成回路２４は、タイミング制御回路３１、共通電流源と個別出力段回路を有する。スイッチ制御信号生成回路２４は、個別出力段回路をスイッチ制御信号の１つの信号毎（例えば差動信号毎）に有する。図４では、スイッチ制御信号ＳＷＣ６ｐを生成する個別出力段回路のみを示した。また、タイミング制御回路３１及び共通電流源は、複数の個別出力段回路に対して１つが設けられるものとする。

具体的には、スイッチ制御信号生成回路２４は、共通電流源と１つの個別出力段回路とによりタイミング制御信号となる差動信号の１つをハイレベルかロウレベルのいずれかに制御する。このとき、個別出力段回路は、定電流源により生成される定電流をコンデンサに入出力することにより決定される時定数により信号の立ち上がりエッジと立ち下がりエッジの傾きを決定する。このとき、共通電流源と１つの個別出力段回路を組み合わせた時定数回路は、信号の立ち上がり、或いは、立ち下がりの際の傾きを、１つのトランジスタのトランジスタサイズにより決定される駆動力で信号のレベルを切り替えるときよりも小さくする。そして、スイッチ制御信号生成回路２４では、共通電流源と複数の個別出力段回路は、組み合わされることで複数の時定数回路を構成し、制御番号に応じて動作させる個別出力段回路を切り替えることで、複数のスイッチ制御信号の信号レベルを個別に制御する。具体的には、スイッチ制御信号生成回路２４では、タイミング制御回路３１によりが、ラッチ２３から伝達される制御番号に応じて動作させる時定数回路を切り替える。

図４に示すように、共通電流源は、定電流源Ｉｓ１、Ｉｓ２、ＮＭＯＳトランジスタＮ１、ＰＭＯＳトランジスタＰ１を有する。定電流源Ｉｓ１は、一端が電源配線ＡＶＤＤに接続される。ＮＭＯＳトランジスタＮ１は、ソースが接地配線ＡＶＳＳに接続され、ゲートとドレインが接続される。また、ＮＭＯＳトランジスタＮ１のドレインには定電流源Ｉｓ１の他端が接続される。定電流源Ｉｓ２は、一端が接地配線ＡＶＳＳに接続される。ＰＭＯＳトランジスタＰ１は、ソースが電源配線ＡＶＤＤに接続され、ゲートとドレインが接続される。また、ＰＭＯＳトランジスタＰ１のドレインには定電流源Ｉｓ２の他端が接続される。

また、個別出力段回路は、スイッチＳＷ６１～ＳＷ６４、ＰＭＯＳトランジスタＰ６２、ＮＭＯＳトランジスタＮ６２、コンデンサＣ６を有する。ＰＭＯＳトランジスタＰ６２は、ソースが電源配線ＡＶＤＤに接続され、ゲートがスイッチＳＷ６１を介してＰＭＯＳトランジスタＰ１のゲートに接続される。また、スイッチＳＷ６２は、ＰＭＯＳトランジスタＰ６２のゲートと電源配線ＡＶＤＤとの間に接続される。つまり、ＰＭＯＳトランジスタＰ６２及びＰＭＯＳトランジスタＰ１は、スイッチＳＷ６１がオン、スイッチＳＷ６２がオフとなった状態で、定電流源Ｉｓ２で生成される定電流と、ＰＭＯＳトランジスタＰ１とＰＭＯＳトランジスタＰ６２のトランジスタサイズ比と、により決定される定電流をＰＭＯＳトランジスタＰ６２のドレインから吐き出すカレントミラーを構成する。

ＮＭＯＳトランジスタＮ６２は、ソースが接地配線ＡＶＳＳに接続され、ゲートがスイッチＳＷ６３を介してＮＭＯＳトランジスタＮ１のゲートに接続される。また、スイッチＳＷ６４は、ＮＭＯＳトランジスタＮ６２のゲートと接地配線ＡＶＳＳとの間に接続される。つまり、ＮＭＯＳトランジスタＮ６２及びＮＭＯＳトランジスタＮ１は、スイッチＳＷ６３がオン、スイッチＳＷ６４がオフとなった状態で、定電流源Ｉｓ１で生成される定電流と、ＮＭＯＳトランジスタＮ１とＮＭＯＳトランジスタＮ６２のトランジスタサイズ比と、により決定される定電流をＮＭＯＳトランジスタＮ６２のドレインから吸い込むカレントミラーを構成する。

そして、ＰＭＯＳトランジスタＰ６２のドレインとＮＭＯＳトランジスタＮ６２のドレインが接続されるノードが個別出力段回路の出力端子となり、当該出力端子と接地配線ＡＶＳＳとの間にコンデンサＣ６が接続される。

ここで、スイッチＳＷ６１～ＳＷ６４は、タイミング制御回路３１により開閉状態が制御される。タイミング制御回路３１は、スイッチ制御信号を立ち上げる際には、スイッチＳＷ６１、ＳＷ６４をオン、スイッチＳＷ６２、ＳＷ６３をオフとする。タイミング制御回路３１は、スイッチ制御信号を立ち下げる際には、スイッチＳＷ６２、ＳＷ６３をオン、スイッチＳＷ６１、ＳＷ６４をオフとする。また、タイミング制御回路３１は、スイッチ制御信号の信号レベルを維持する際には、スイッチＳＷ６２、ＳＷ６４をオン、スイッチＳＷ６１、ＳＷ６３をオフとする。

続いて、実施の形態１にかかるスイッチ制御回路１１の動作を説明する。図５に実施の形態１にかかるスイッチ制御回路１１の動作を説明するタイミングチャートを示す。図５に示すように、スイッチ制御回路１１は、タイミングＴ１においてリセット信号ＲＥＳＥＴの立ち下がりに応じて、カウント値及びラッチ出力を初期値（例えば、０）にリセットする。また、スイッチ制御信号生成回路２４には、ラッチ２３から制御番号として０が与えられるため、スイッチ制御信号生成回路２４は、スイッチ制御信号ＳＷＣ６をオン状態に切り替える。これにより、スイッチＳＷ６がオンした状態となる。

続いて、タイミングＴ２においてクロック信号ＣＬＫ１の立ち上がりエッジがカウンタ２１に入力されると、カウンタ２１がカウント値を０から１にカウントアップする。その後、タイミングＴ３においてクロック信号ＣＬＫ２の立ち上がりエッジがラッチ２３に入力されると、ラッチ２３は、その時点でのデコーダ２２の出力値（例えば、１）を取り込む。これにより、制御番号が０から１に切り替わる。これにより、スイッチ制御信号生成回路２４は、スイッチ制御信号ＳＷＣ６をオン状態に維持しつつ、スイッチ制御信号ＳＷＣ５をオフ状態からオン状態に切り替える。これにより、スイッチＳＷ６とスイッチＳＷ５の両方がオンした状態となる。

続いて、タイミングＴ４においてクロック信号ＣＬＫ１の立ち上がりエッジがカウンタ２１に入力されると、カウンタ２１がカウント値を１から２にカウントアップする。その後、タイミングＴ５においてクロック信号ＣＬＫ２の立ち上がりエッジがラッチ２３に入力されると、ラッチ２３は、その時点でのデコーダ２２の出力値（例えば、２）を取り込む。これにより、制御番号が１から２に切り替わる。これにより、スイッチ制御信号生成回路２４は、スイッチ制御信号ＳＷＣ６をオン状態からオフ状態に切り替え、スイッチ制御信号ＳＷＣ５をオン状態で維持する。これにより、スイッチＳＷ６はオフ状態なり、スイッチＳＷ５がオンした状態となる。

続いて、実施の形態１にかかるタイムゲインコントロール回路１の動作について説明する。そこで、図６に実施の形態１にかかるタイムゲインコントロール回路１のスイッチ制御シーケンスを説明する図を示す。なお、図６に示すスイッチ制御シーケンスは、１つの受信サイクルについて示したものであり、タイムゲインコントロール回路１は、受信サイクル毎に図６に示したスイッチ制御シーケンスを繰り返す。また、図６で示すスイッチ制御シーケンスは、主にスイッチ制御回路１１で実行される。さにに、図６では、当該スイッチ制御シーケンスにより、スイッチ状態が切り替わることにより減衰段２で受信信号を減衰させる際の減衰量もスイッチ制御シーケンスに関連付けて示した。

図６に示すように、実施の形態１にかかるタイムゲインコントロール回路１では、受信サイクルの開始時にリセット信号ＲＥＳＴを一端ロウレベルにすることで、カウント値を初期値（例えば、０）にリセットするとともに、スイッチＳＷ６をオンさせる。これにより、減衰段２では、ＬＮＡ１２に伝達される受信信号に、抵抗Ｒ６と抵抗Ｒ５～Ｒ０の合成抵抗で抵抗分圧され、約１５ｄＢの減衰量が適用される。

そして、実施の形態１にかかるタイムゲインコントロール回路１では、カウント値を一つずつ上げながら、オンさせるスイッチを上位側に遷移させていく。このとき、タイムゲインコントロール回路１は、スイッチ制御回路１１は、スイッチＳＷ６～ＳＷ０の何れかをオンさせる場合には、オンさせるスイッチの１つ下位側のスイッチと同時にオンする期間を経て１つのスイッチのみがオンする状態とし、スイッチＳＷ６～ＳＷ０のいずれかをオフする場合には、オフさせるスイッチの１つ上位側のスイッチと同時にオンする期間を経てスイッチをオンからオフに切り替える。これにより、図６に示す例では、カウント値が奇数となるタイミングでは、上下に連続する２つのスイッチがオン状態なり、カウント値が偶数となるタイミングでは、１つのスイッチのみがオン状態となるようにスイッチ状態が遷移する。

このように、２つのスイッチが同時にオン状態となる期間と、１つのスイッチのみがオン状態となる期間と、を交互に経ることで、タイムゲインコントロール回路１は、７つの抵抗を用いて、受信信号に１３段階の減衰量を適用することが可能になる。

上記説明より、実施の形態１にかかるタイムゲインコントロール回路１では、２つのスイッチが同時にオン状態となる期間と、１つのスイッチのみがオン状態となる期間と、を交互に経て減衰量を可変させることで、１段階辺りの減衰量の変化量を小さくする。これにより、実施の形態１にかかるタイムゲインコントロール回路１は、スイッチ切り替え時に受信信号に重畳する切替えノイズの大きさを、２つのスイッチが同時にオン状態となる期間を設けること無くスイッチを切り替える場合よりも小さくすることができる。

また、実施の形態１にかかるタイムゲインコントロール回路１では、スイッチＳＷ６～ＳＷ０の開閉状態を切り替えるスイッチ制御信号の論理レベル切り替え時の電圧変化に、一定の時定数を設けて、電圧変化時の傾きを緩やかにする。これにより、受信信号に重畳するノイズ量は、時定数制御を行わないスイッチ開閉状態切り替え制御の場合に比べて半分以下に抑制することができる。

そして、スイッチ制御信号の時定数制御と、スイッチの同時オン期間の挿入制御シーケンスの２つを適用したタイムゲインコントロール回路１では、受信信号に重畳されるスイッチ切替えノイズは、これら制御を行わない場合の１０分の１程度に抑制できることが発明者らにより検証された。

このように、実施の形態１にかかるタイムゲインコントロール回路１では、高いノイズ抑制効果を得ることができるが、このときスイッチ制御を行うスイッチ制御回路１１は、スイッチ制御信号生成回路２４以外は論理回路であって消費電力は極めて少ない。また、スイッチ制御信号生成回路２４では、常に電流を消費する共通電流源を用いるが、時定数を大きくするためには、共通電流源に備えられる定電流源が流す電流は少なくする必要があり、共通電流源の消費電流は極めて少ない。また、減衰段２の抵抗ストリングについても、直列に接続された抵抗を多く含み、これらの合成抵抗を高くすることで消費電流は抑制される。このようなことから、実施の形態１にかかるタイムゲインコントロール回路１は、消費電力を抑制しながら、低ノイズな受信信号を生成する受信処理を行うことができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

１タイムゲインコントロール回路
２減衰段
３出力段
１１スイッチ制御回路
１２ＬＮＡ
１３バンドパスフィルタ
２１カウンタ
２２デコーダ
２３ラッチ
２４スイッチ制御信号生成回路
３１タイミング制御回路
ＯＳＣ振動子
Ｔｏ出力端子
ＭＰＰＭＯＳトランジスタ
ＭＮＮＭＯＳトランジスタ
Ｉｓ１定電流源
Ｉｓ２定電流源

Claims

一端が接地端子に接続され、音波信号を電気信号である受信信号に変換して他端から出力する振動子と、
直列に接続される複数の抵抗を有し、一端が前記振動子の他端に接続され、他端が前記接地端子に接続される抵抗ストリングと、
それぞれが前記複数の抵抗に含まれる抵抗の前記振動子の他端側の端部に一端が接続される複数のスイッチと、
前記複数のスイッチの他端に入力が接続される低雑音増幅回路と、
前記複数のスイッチの開閉状態を制御するスイッチ制御回路と、を有し、
前記スイッチ制御回路は、
前記複数のスイッチのうち前記接地端子側のスイッチを下位側、前記振動子の他端側のスイッチを上位側とした場合、下位から上位に向かってオンさせる前記スイッチを切り替え、
前記スイッチをオンさせる場合には、オンさせるスイッチの１つ下位側のスイッチと同時にオンする期間を経て１つの前記スイッチのみがオンする状態とし、
前記スイッチをオフする場合には、オフさせるスイッチの１つ上位側のスイッチと同時にオンする期間を経て前記スイッチをオンからオフに切り替えるタイムゲインコントロール回路。
前記スイッチ制御回路は、定電流源により生成される定電流をコンデンサに入出力することにより決定される時定数により立ち上がりエッジと立ち下がりエッジの傾きが決定されるスイッチ制御信号を前記スイッチ毎に生成する請求項１に記載のタイムゲインコントロール回路。
前記スイッチ制御回路は、
クロック信号の数をカウントしてカウント値をカウントアップするカウンタと、
前記カウント値に応じた制御番号を生成するデコーダと、
前記複数のスイッチの数に応じた数の複数のスイッチ制御信号を生成するスイッチ制御信号生成回路と、を有し、
前記スイッチ制御信号生成回路は、前記制御番号に関連付けられた前記スイッチ制御信号の立ち上がりと立ち下がりを制御する請求項１に記載のタイムゲインコントロール回路。
前記スイッチ制御信号生成回路は、
前記スイッチ制御信号毎に設けられ、定電流源により生成される定電流をコンデンサに入出力することにより決定される時定数により立ち上がりエッジと立ち下がりエッジの傾きが決定する複数の時定数回路と、
前記制御番号に応じて動作させる前記時定数回路を切り替えるタイミング制御回路と、
を有する請求項３に記載のタイムゲインコントロール回路。