JP2014136658A - Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法 - Google Patents

Abstract

【課題】ＦｅドーピングによりＳｉ汚染の影響を抑制しつつも、スループットを低下させることなくＦｅのメモリー効果を抑制可能なIII族窒化物半導体エピタキシャルウェハおよびその製造方法を提供する。
【解決手段】III族窒化物半導体基板２と、III族窒化物半導体基板２上に形成された少なくとも２層のIII族窒化物半導体層３と、を備えたIII族窒化物半導体エピタキシャルウェハであって、III族窒化物半導体基板２として、Ｆｅが添加されたものを用い、III族窒化物半導体基板２の直上に形成される第１のIII族窒化物半導体層４は、そのIII族窒化物半導体基板２との界面付近に、III族窒化物半導体基板２からの拡散によりＦｅが添加されており、そのＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上である。
【選択図】図１

Description

本発明は、III族窒化物半導体エピタキシャルウェハおよびその製造方法に関するものである。

III族元素のインジウム、ガリウム、アルミニウムとＶ族元素の窒素からなるIII族窒化物半導体は、III族元素の組成比を制御することにより、紫外域から可視域の大部分の領域をカバーする革新的な高効率発光デバイスの材料として開発が進められ、実用化されている。

また、III族窒化物半導体は、高い飽和電子速度と高い絶縁破壊耐圧を有するため、将来的には高周波領域で桁違いの高効率・高出力を実現する電子デバイス用材料としての応用も期待されている。

III族窒化物半導体を用いた電子デバイスとして、電界効果トランジスタがある。電界効果トランジスタは、半絶縁性の結晶基板の上に組成の異なるIII族窒化物半導体層（III族窒化物半導体薄膜）を複数積層して形成される。半絶縁性の基板結晶（以下、基板という）としては、炭化ケイ素基板やIII族窒化物半導体基板が用いられている。

ところで、III族窒化物半導体エピタキシャルウェハを製造する際に、使用する基板の種類によらず共通の問題となっているのが、基板表面のＳｉによる汚染である。たとえきわめて清浄な表面の基板を入手できたとしても、空気中に基板表面がさらされるだけでＳｉが付着してしまい、この付着したＳｉがIII族窒化物半導体中でドナーとして働き、基板とIII族窒化物半導体層（エピタキシャル層）の界面に低抵抗層が形成されてしまい、ブレークダウン電圧が低くなってしまう。

この問題を解決するために、従来より、基板と直接接触するIII族窒化物半導体層の成長初期段階において、フェロセンを用いて鉄（Ｆｅ）をドーピングし、基板とIII族窒化物半導体層（エピタキシャル層）の界面付近を高抵抗化するという対策がとられている（特許文献１，２参照）。

ただし、フェロセンを用いたＦｅドーピングでは、メモリー効果が著しいために、基板とIII族窒化物半導体層（エピタキシャル層）の界面付近のみならず、デバイス全体に悪影響を及ぼしてしまうという問題がある。

このようなメモリー効果の影響を回避するために、特許文献１では、III族窒化物半導体層の成長中にフェロセンラインの十分なパージを行うという方法が提案されている。この方法では、基板の直上のIII族窒化物半導体層（この場合ＧａＮ層）が成長中断中に劣化するのを防ぐためにＡｌＮもしくはＡｌＧａＮ混晶のキャップ層を形成してから十分なパージを行ったうえで、その後に以降のIII族窒化物半導体層を成長することが必要であった。

すなわち、図４に示すように、従来方法により製造したIII族窒化物半導体エピタキシャルウェハ４１では、基板４２上にIII族窒化物半導体層を形成した後にキャップ層４４を形成してフェロセンラインのパージを行い、その後III族窒化物半導体層の成長を再開するため、基板４２上に、第１のIII族窒化物半導体層４３、キャップ層４４、第２のIII族窒化物半導体層４５、電子供給層４６を順次積層した構造となる。

特許第５０１３２１８号公報 特開２００９−２１３６２号公報

上述のフェロセンラインのパージする従来方法によれば、電子供給層４６のＦｅによる汚染の影響は回避できるものの、本来不必要なＡｌＮもしくはＡｌＧａＮ混晶からなるキャップ層４４を形成する必要が生じ、さらに、フェロセンラインの十分なパージを行うために、III族窒化物半導体層の成長の際に３０分程度の成長中断が必要となり、スループットが著しく低下してしまうという問題があった。

本発明は上記事情に鑑み為されたものであり、ＦｅドーピングによりＳｉ汚染の影響を抑制しつつも、スループットを低下させることなくＦｅのメモリー効果を抑制可能なIII族窒化物半導体エピタキシャルウェハおよびその製造方法を提供することを目的とする。

本発明は上記目的を達成するために創案されたものであり、III族窒化物半導体基板と、該III族窒化物半導体基板上に形成された少なくとも２層のIII族窒化物半導体層と、を備えたIII族窒化物半導体エピタキシャルウェハであって、前記III族窒化物半導体基板として、Ｆｅが添加されたものを用い、前記III族窒化物半導体基板の直上に形成される前記III族窒化物半導体層である第１のIII族窒化物半導体層は、その前記III族窒化物半導体基板との界面付近に、前記III族窒化物半導体基板からの拡散によりＦｅが添加されており、そのＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上であるIII族窒化物半導体エピタキシャルウェハである。

前記III族窒化物半導体基板のＦｅ濃度が２×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下であってもよい。

前記III族窒化物半導体基板のＦｅ濃度が１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下であってもよい。

また、本発明は、III族窒化物半導体基板と、該III族窒化物半導体基板上に形成された少なくとも２層のIII族窒化物半導体層と、を備えたIII族窒化物半導体エピタキシャルウェハの製造方法であって、前記III族窒化物半導体基板として、Ｆｅが添加されたものを用い、前記III族窒化物半導体基板の直上に形成される前記III族窒化物半導体層である第１のIII族窒化物半導体層の前記III族窒化物半導体基板との界面付近に、前記III族窒化物半導体基板からの拡散によりＦｅを添加し、前記第１のIII族窒化物半導体層のＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度をＳｉ濃度の３倍以上とするIII族窒化物半導体エピタキシャルウェハの製造方法である。

成長温度を１０００℃以上１２００℃以下とし、成長温度での総保持時間を１０００秒以上８０００秒以下としてもよい。

本発明によれば、ＦｅドーピングによりＳｉ汚染の影響を抑制しつつも、スループットを低下させることなくＦｅのメモリー効果を抑制可能なIII族窒化物半導体エピタキシャルウェハおよびその製造方法を提供できる。

本発明の一実施の形態に係るIII族窒化物半導体エピタキシャルウェハの構造を示す断面図である。 本発明において、ＳｉとＦｅのIII族窒化物半導体中の拡散係数の温度依存特性を示すグラフ図である。 本発明において、乾燥後ＭＯＣＶＤ装置のグローブボックスに投入するまでの時間と、第１のIII族窒化物半導体層成長後の、III族窒化物半導体基板と第１のIII族窒化物半導体層の界面のＳｉ濃度との関係を示すグラフ図である。 従来のIII族窒化物半導体エピタキシャルウェハの構造を示す断面図である。

以下、本発明の実施の形態を添付図面にしたがって説明する。

図１は、本実施の形態に係るIII族窒化物半導体エピタキシャルウェハの構造を示す断面図である。

図１に示すように、III族窒化物半導体エピタキシャルウェハ１は、III族窒化物半導体基板２と、III族窒化物半導体基板２上に形成された少なくとも２層のIII族窒化物半導体層３と、を備えている。

本実施の形態では、III族窒化物半導体基板２として、窒化ガリウム（ＧａＮ）基板を用いた。

また、本実施の形態では、III族窒化物半導体層３を、III族窒化物半導体基板２の直上に形成された第１のIII族窒化物半導体層４と、第１のIII族窒化物半導体層４上に形成された電子供給層５と、で構成した。なお、III族窒化物半導体層３の構成はこれに限定されるものではなく、例えば３層以上としてもよい。本実施の形態では、第１のIII族窒化物半導体層４がＧａＮからなり、電子供給層５がＡｌＧａＮからなる場合を説明する。

上述のように、第１のIII族窒化物半導体層４のIII族窒化物半導体基板２との界面付近にＦｅを添加することによって、Ｓｉ汚染による低抵抗化を抑制して半絶縁性を保持することが可能である。しかし、従来方法のようなフェロセンを用いたＦｅドーピングでは、電子供給層のＦｅ汚染を防ぐためにパージが必須であり、スループットの低下は避けられなかった。

本発明者らは、フェロセンを用いたＦｅドーピングに代わるＦｅ添加方法について鋭意研究し、III族窒化物半導体中のＦｅの拡散係数およびＳｉの拡散係数を詳細に調べたところ、III族窒化物半導体中のＦｅの拡散係数の方が、III族窒化物半導体中のＳｉの拡散係数よりも大きいことを見出した。

本発明者らは、この知見を基に、第１のIII族窒化物半導体層４に添加するＦｅを気相原料によって供給せず、III族窒化物半導体基板２中に含まれるＦｅを拡散することによって供給することを考え、第１のIII族窒化物半導体層４において、Ｓｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度をＳｉ濃度の３倍以上とすることで、所望の効果、すなわちＳｉ汚染による低抵抗層の形成を抑制できることを見出し、本発明に至った。

すなわち、本実施の形態に係るIII族窒化物半導体エピタキシャルウェハ１は、III族窒化物半導体基板２として、Ｆｅが添加されたものを用い、第１のIII族窒化物半導体層４は、そのIII族窒化物半導体基板２との界面付近に、III族窒化物半導体基板２からの拡散によりＦｅが添加されており、そのＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上であるものである。

なお、第１のIII族窒化物半導体層４において、Ｓｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域でＦｅ濃度がＳｉ濃度の３倍未満になると、Ｓｉによる低抵抗化によりブレークダウン電圧の低下などの不具合が発生する。

ここで、III族窒化物半導体（ここではＧａＮ）中のＦｅとＳｉの濃度および拡散係数について説明しておく。

III族窒化物半導体基板２と第１のIII族窒化物半導体層４の界面にパイルアップされているＳｉ濃度は、成長装置にIII族窒化物半導体基板２を導入する直前の洗浄の有無や、III族窒化物半導体基板２が収められていた容器から取り出し、成長装置に導入するまでの時間によって、５×１０¹⁷〜１×１０¹⁹ｃｍ^-3の範囲で変化し、このＳｉの総量は、成長装置に導入した時点でおおむね確定する。

その確定された総量のＳｉがIII族窒化物半導体層３の成長中に第１のIII族窒化物半導体層４等に対しいわゆるドライブイン拡散していく。このとき、III族窒化物半導体基板２と第１のIII族窒化物半導体層４の界面から第１のIII族窒化物半導体層４側にｘ（ｃｍ）離れた位置でのＳｉ濃度をＮ_s（ｃｍ^-3）とし、パイルアップしたＳｉの濃度をＱ（ｃｍ^-2）、ＳｉのIII族窒化物半導体中の拡散係数をＤ_s（ｃｍ²／ｓ）、成長温度での総保持時間をｔ（ｓ）とすると、［数１］に示す式（１）の関係が得られる。

なお、ＳｉのIII族窒化物半導体中の拡散係数Ｄ_sは、温度によって変化する。すなわち、III族窒化物半導体基板２と第１のIII族窒化物半導体層４の界面にパイルアップしたＳｉの濃度は、成長温度が高いほど、また成長時間で保持時間が長いほどそのピーク濃度が減少し、当該界面からより離れた領域まで拡散する。この拡散は、III族窒化物半導体基板２側にも第１のIII族窒化物半導体層４側にも生じる。

ここで、III族窒化物半導体基板２として十分に高濃度のＦｅが含まれるものを用いると、III族窒化物半導体基板２から第１のIII族窒化物半導体層４側にＦｅが拡散する。このとき、Ｆｅが含まれるIII族窒化物半導体基板２は十分厚いので、拡散によってＦｅ原料濃度が減少しないとみなすことができる。よって、III族窒化物半導体基板２と第１のIII族窒化物半導体層４の界面から第１のIII族窒化物半導体層４側にｘ（ｃｍ）離れた位置でのＦｅ濃度をＮ_f（ｃｍ^-3）とし、III族窒化物半導体基板２のＦｅ濃度をＮ_f0（ｃｍ^-3）、ＦｅのIII族窒化物半導体中の拡散係数をＤ_f（ｃｍ²／ｓ）、成長温度での総保持時間をｔ（ｓ）とすると、［数２］に示す式（２）の関係が得られる。

なお、ＦｅのIII族窒化物半導体中の拡散係数Ｄ_fも、上述のＳｉのIII族窒化物半導体中の拡散係数Ｄ_sと同様に、温度によって変化する。本発明者らが実験により求めた、ＳｉのIII族窒化物半導体中の拡散係数Ｄ_s、およびＦｅのIII族窒化物半導体中の拡散係数Ｄ_fの温度依存特性を図２に示す。図２に示すように、少なくとも８００℃以上１２００℃以下の温度範囲で、Ｄ_f＞Ｄ_sとなっていることが分かる。

式（１），（２）、図２の温度依存特性より得られる拡散係数Ｄ_s，Ｄ_f、および、成長温度を成長開始まで基板の管理状況もしくは直前の前処理から期待されるパイルアップしたＳｉ濃度Ｑを用い、第１のIII族窒化物半導体層４のＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上となるように、III族窒化物半導体基板２のＦｅ濃度Ｎ_f0、成長温度での総保持時間ｔを決定する。

このとき、III族窒化物半導体基板２のＦｅ濃度Ｎ_f0は、２×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下であるとよく、より好ましくは、１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下であるとよい。

また、成長温度は１０００℃以上１２００℃以下とし、成長温度での総保持時間ｔは１０００秒以上８０００秒以下とすることが望ましい。なお、成長温度での総保持時間ｔは、全てのIII族窒化物半導体層３の成長が終わった後に、成長温度に保ったまま必要な時間だけ保持することで調整が可能である。

ここで、参考のため、III族窒化物半導体基板としてＦｅを添加しないＧａＮ基板を用い、これをフッ化水素酸：硝酸＝１２：１の液に５分間浸漬し、純水で十分なリンスを行い、Ｎ₂ブロー乾燥を施した後、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置のグローブボックスに投入するまでの時間と、厚さ３００ｎｍのＧａＮを第１のIII族窒化物半導体層として成長した後の、III族窒化物半導体基板と第１のIII族窒化物半導体層の界面のＳｉ濃度との関係を図３に示す。なお、第１のIII族窒化物半導体層の原料としては、アンモニアガスとＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）を用いた。また、界面のＳｉ濃度は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により分析した。

図３に示すように、乾燥後グローブボックスに投入するまでの放置時間が長いほどＳｉ濃度が高くなることがわかる。乾燥後グローブボックスに投入するまでの放置時間は、できるだけ短くすることが望ましい。

以上説明したように、本実施の形態に係るIII族窒化物半導体エピタキシャルウェハ１では、III族窒化物半導体基板２として、Ｆｅが添加されたものを用い、III族窒化物半導体基板２の直上に形成される第１のIII族窒化物半導体層４は、そのIII族窒化物半導体基板２との界面付近に、III族窒化物半導体基板２からの拡散によりＦｅが添加されており、そのＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度をＳｉ濃度の３倍以上としている。

本実施の形態では、従来方法のようにＦｅを気相で供給せず、III族窒化物半導体基板２からの拡散によりＦｅを供給しているため、パージなどの余計な工程を行わずとも、電子供給層５のＦｅによる汚染の影響を回避し、メモリー効果の発現を回避することができることが可能になる。

本実施の形態では、製造時にＦｅを除去するためのパージの必要がなく、キャップ層を形成する必要もなくなるため、余計な構造や余計な工程を省くことができ、スループットを向上させつつも、第１のIII族窒化物半導体層４におけるＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度をＳｉ濃度の３倍以上としてＳｉ汚染の影響を抑制することができる。

すなわち、本発明によれば、ＦｅドーピングによりＳｉ汚染の影響を抑制しつつも、スループットを低下させることなくＦｅのメモリー効果を抑制可能なIII族窒化物半導体エピタキシャルウェハ１を実現できる。

本発明は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で種々の変更を加え得ることは勿論である。

（実施例１）
Ｆｅを２×１０¹⁸ｃｍ^-3含むＧａＮ基板をIII族窒化物半導体基板２として用い、これをフッ化水素酸：硝酸＝１２：１の液に５分間浸漬した後、純水で十分なリンスを行い、Ｎ₂ブロー乾燥を施した。乾燥後にＭＯＣＶＤのグローブボックスに投入するまでの時間を１分間とし、III族窒化物半導体基板２の上に原料としてアンモニアガスとＴＭＧ（Ｔｒｉ Ｍｅｔｈｙｌ Ｇａｌｌｉｕｍ）を用いて高純度のＧａＮ層を第１のIII族窒化物半導体層４として３００ｎｍ程度の厚さで形成した。その後、アンモニアガスとＴＭＡ（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ）、およびＴＭＧを用いて、膜厚４０ｎｍのＡｌＧａＮ層を電子供給層５として形成した。成長温度は１１００℃、成長温度での総保持時間を１２００秒とした。

成長後にＳＩＭＳ分析によりＳｉ濃度とＦｅ濃度の深さプロファイルを調べたところ、Ｓｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上となっていることが確認できた。その後、ＨＥＭＴ構造を作製し、電気特性を評価したところ、所望のとおりリーク電流が抑制され、メモリー効果が抑制されていることが確認できた。

（実施例２）
Ｆｅを１×１０²⁰ｃｍ^-3含むＧａＮ基板をIII族窒化物半導体基板２として用い、これをフッ化水素酸：硝酸＝１２：１の液に５分間浸漬した後、純水で十分なリンスを行い、Ｎ₂ブロー乾燥を施した。乾燥後にＭＯＣＶＤのグローブボックスに投入するまでの時間を６０分間とし、III族窒化物半導体基板２の上に原料としてアンモニアガスとＴＭＧを用いて高純度のＧａＮ層を第１のIII族窒化物半導体層４として３００ｎｍ程度の厚さで形成した。その後、アンモニアガスとＴＭＡ、およびＴＭＧを用いて、膜厚４０ｎｍのＡｌＧａＮ層を電子供給層５として形成した。成長温度は１１００℃、成長温度での総保持時間を１２００秒とした。

成長後にＳＩＭＳ分析によりＳｉ濃度とＦｅ濃度の深さプロファイルを調べたところ、Ｓｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上となっていることが確認できた。その後、ＨＥＭＴ構造を作製し、電気特性を評価したところ、所望のとおりリーク電流が抑制され、メモリー効果が抑制されていることが確認できた。

（比較例）
Ｆｅを１×１０¹⁸ｃｍ^-3含むＧａＮ基板をIII族窒化物半導体基板として用い、これをフッ化水素酸：硝酸＝１２：１の液に５分間浸漬した後、純水で十分なリンスを行い、Ｎ₂ブロー乾燥を施した。乾燥後にＭＯＣＶＤのグローブボックスに投入するまでの時間を１分間とし、III族窒化物半導体基板の上に原料としてアンモニアガスとＴＭＧを用いて高純度のＧａＮ層を第１のIII族窒化物半導体層として３００ｎｍ程度の厚さで形成した。その後、アンモニアガスとＴＭＡ、およびＴＭＧを用いて、膜厚４０ｎｍのＡｌＧａＮ層を電子供給層として形成した。成長温度は１１００℃、成長温度での総保持時間を１２００秒とした。

成長後にＳＩＭＳ分析によりＳｉ濃度とＦｅ濃度の深さプロファイルを調べたところ、III族窒化物半導体基板と第１のIII族窒化物半導体層との界面から１５０ｎｍの深さまでＦｅ濃度がＳｉ濃度の３倍に満たない領域となっていた。その後、ＨＥＭＴ構造を作製し、電気特性を評価したところ、リーク電流の発生が確認され、所望の効果が得られなかった。

実施例１，２、および比較例の結果より、III族窒化物半導体基板２のＦｅ濃度を２×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下とすることで、メモリー効果を抑制可能であることが分かる。

１ III族窒化物半導体エピタキシャルウェハ
２ III族窒化物半導体基板
３ III族窒化物半導体層
４ 第１のIII族窒化物半導体層
５ 電子供給層

Claims (5)

1. III族窒化物半導体基板と、
   該III族窒化物半導体基板上に形成された少なくとも２層のIII族窒化物半導体層と、を備えたIII族窒化物半導体エピタキシャルウェハであって、
   前記III族窒化物半導体基板として、Ｆｅが添加されたものを用い、
   前記III族窒化物半導体基板の直上に形成される前記III族窒化物半導体層である第１のIII族窒化物半導体層は、
   その前記III族窒化物半導体基板との界面付近に、前記III族窒化物半導体基板からの拡散によりＦｅが添加されており、
   そのＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度がＳｉ濃度の３倍以上である
   ことを特徴とするIII族窒化物半導体エピタキシャルウェハ。
2. 前記III族窒化物半導体基板のＦｅ濃度が２×１０¹⁸ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である
   請求項１記載のIII族窒化物半導体エピタキシャルウェハ。
3. 前記III族窒化物半導体基板のＦｅ濃度が１×１０¹⁹ｃｍ^-3以上１×１０²⁰ｃｍ^-3以下である
   請求項２記載のIII族窒化物半導体エピタキシャルウェハ。
4. III族窒化物半導体基板と、
   該III族窒化物半導体基板上に形成された少なくとも２層のIII族窒化物半導体層と、を備えたIII族窒化物半導体エピタキシャルウェハの製造方法であって、
   前記III族窒化物半導体基板として、Ｆｅが添加されたものを用い、
   前記III族窒化物半導体基板の直上に形成される前記III族窒化物半導体層である第１のIII族窒化物半導体層の前記III族窒化物半導体基板との界面付近に、前記III族窒化物半導体基板からの拡散によりＦｅを添加し、
   前記第１のIII族窒化物半導体層のＳｉ濃度が２×１０¹⁵ｃｍ^-3以上である領域全域にわたってＦｅ濃度をＳｉ濃度の３倍以上とする
   ことを特徴とするIII族窒化物半導体エピタキシャルウェハの製造方法。
5. 成長温度を１０００℃以上１２００℃以下とし、成長温度での総保持時間を１０００秒以上８０００秒以下とする
   請求項４記載のIII族窒化物半導体エピタキシャルウェハの製造方法。