JP2014027559A - Ｅｂｇ構造体および回路基板 - Google Patents

Abstract

【課題】電磁波の遮断特性が向上したＥＢＧ構造体を提供する。
【解決手段】実施の形態のＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造体は、第１の導電体で形成される電極部と、電極部上に設けられる第１の絶縁層と、第１の絶縁層上に電極部に略平行に設けられ、第１の空隙を有し、第２の導電体で形成されるパッチ部と、パッチ部上に設けられる第２の絶縁層と、第１の絶縁層内のパッチ部と電極部との間に設けられ、パッチ部と電極部とに接続される第１のビアと、第１および第２の絶縁層内に設けられ、第１の空隙を貫通し、電極部に接続される第２のビアを備える。
【選択図】図１

Description

本発明の実施の形態は、ＥＢＧ構造体および回路基板に関する。

例えば、従来のデジタル・アナログ・ＲＦ混在回路を搭載する回路基板、ＳＯＣ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）、擬似ＳＯＣ等では、素子間の相互の電磁界干渉やＧＮＤ（グラウンド）、電源に伝播するノイズが誤動作を引き起こすという問題がある。この問題を回避するためには、素子間のスペースを大きく取る必要がある。このため、チップ面積や実装面積の縮小が困難であるという問題があった。

このスペースを削減させる手段として、例えば、ＧＮＤ、または、電源に伝播する、回路動作に有害な周波数領域のノイズを防ぐためのフィルタが使われる。この場合、遮断帯域という限られた周波数領域内のノイズレベルを落とすフィルタを利用する。フィルタは、例えば、インダクタチップとキャパシタ等の電子部品を用いて形成される。このため、例えば回路基板等に実装される電子部品の増加を招くことは避けられない。

そこで、チップ部品でフィルタを形成するより、回路基板等の縮小効果が高いことから、誘電体の基板内にＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造を設けることが考案されている。そして、このようなＥＢＧ構造の電磁波遮断特性の更なる特性向上が望まれている。

また、ＥＢＧ構造の場合、遮断帯域を低い周波数領域（６ＧＨｚ以下）に設定した場合、ＥＢＧ構造が大きくなり、回路基板等が小型化できないという問題が残っている。また、広いストッパバンド領域を確保することが困難であるという問題がある。

これに対して、ＥＢＧ構造の特性を向上させたり、大きさを縮小させたりするために、ＥＢＧ構造を改良する取り組みが行われている。

特開２００９−２１８９６６号公報

本発明が解決しようとする課題は、電磁波の遮断特性が向上したＥＢＧ構造体を提供することにある。

実施の形態のＥＢＧ構造体は、第１の導電体で形成される電極部と、前記電極部上に設けられる第１の絶縁層と、前記第１の絶縁層上に前記電極部に略平行に設けられ、第１の空隙を有し、第２の導電体で形成されるパッチ部と、前記パッチ部上に設けられる第２の絶縁層と、前記第１の絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続される第１のビアと、前記第１および第２の絶縁層内に設けられ、前記第１の空隙を貫通し、前記電極部に接続される第２のビアを備える。

第１の実施の形態の回路基板の模式図である。 第１の実施の形態の電磁界解析結果を示す図である。 第１の実施の形態のシミュレーションに用いたＥＢＧ構造体を示す模式図である。 第２の実施の形態のＥＢＧ構造体の要部の模式斜視図である。 第２の実施の形態の電磁界解析結果を示す図である。 第２の実施の形態のシミュレーションに用いたＥＢＧ構造体を示す模式図である。 金属のパッチ部の１辺長と遮断周波数の関係を示す図である。 第３の実施の形態の回路基板の模式図である。

本明細書中、「半導体デバイス（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ）」とは、ＳＯＣ（ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）を含む半導体チップのみならず、例えば、複数の半導体チップを樹脂で接着し、相互のチップ間を配線層で接続する半導体部品、いわゆる疑似ＳＯＣ（ｐｓｅｕｄｏ ｓｙｓｔｅｍ ｏｎ ｃｈｉｐ）も包含する概念である。

本明細書中、「半導体部品（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｃｏｍｐｏｎｅｎｔ）」とは、半導体デバイスが封止された半導体パッケージのみならず半導体デバイスが封止されていない状態のいわゆるベアチップも包含する概念である。

本明細書中、「電子部品（ｅｌｅｃｔｒｏｎｉｃ ｃｏｍｐｏｎｅｎｔ）」とは、半導体部品や、アンテナ、コンデンサまたは抵抗等の受動部品等、電子的に機能する部品全般を包含する概念とする。

本明細書中、「プリント配線板（ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ）」とは、導電体のプリント配線を形成した板であり、電子部品が実装されていない状態のもの、いわゆるベアボードを意味する。

本明細書中、「回路基板（ｃｉｒｃｕｉｔ ｂｏａｒｄ）」とは、プリント配線板に電子部品が実装された状態のものを意味する。

また、本明細書中、ＥＢＧ構造体の「遮断帯域」は、例えば、挿入損失を示すＳパラメータであるＳ２１等が−２０ｄＢ以下、すなわち、−２０ｄＢより遮断量（挿入損失）の大きい周波数帯域で定義するものとする。

（第１の実施の形態）
本実施の形態のＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造体は、第１の導電体で形成される電極部と、電極部上に設けられる第１の絶縁層と、第１の絶縁層上に電極部に略平行に設けられ、第１の空隙を有し、第２の導電体で形成されるパッチ部と、パッチ部上に設けられる第２の絶縁層と、第１の絶縁層内のパッチ部と電極部との間に設けられ、パッチ部と電極部とに接続される第１のビアと、第１および第２の絶縁層内に設けられ、第１の空隙を貫通し、電極部に接続される第２のビアを備える。

また、本実施の形態の回路基板は、上記ＥＢＧ構造体を備える。

本実施の形態のＥＢＧ構造体は、上記構成を備えることにより、例えば、第２のビアがバッチ部の第１の空隙を貫通しない構成と比較して、ノイズとなる電磁波に対する遮断特性を向上させることが可能となる。また、第２のビアがパッチ部を貫通させる構成とすることで、グラウンド電位または電源電位の伝送経路形成の自由度が増大する。したがって、回路基板や半導体部品の小型化を実現することが可能となる。

以下、ＥＢＧ構造体が回路基板を構成するプリント配線板内に形成される場合を例に説明する。

図１は、本実施の形態の回路基板の模式図である。図１（ａ）は回路基板の模式断面図、図１（ｂ）はＥＢＧ構造体の要部の模式斜視図である。

回路基板１００には、プリント配線板１０上に、複数の電子部品１２ａ、１２ｂ、１２ｃ、１２ｄが、例えばバンプ部１４を介して実装される。電子部品１２ａ、１２ｂ、１２ｃ、１２ｄは、例えば、ロジックＬＳＩ、メモリ等の半導体部品あるいはコンデンサ、抵抗、コイル等の受動部品である。半導体部品は、ＳＯＣや疑似ＳＯＣであってもかまわない。

プリント配線板１０内にＥＢＧ構造体２０が形成される。ＥＢＧ構造体２０は、第１の導電体で形成される電極部２２と、電極部２２上に設けられる第１の絶縁層２４と、第１の絶縁層２４上に電極部２２に略平行に設けられ、第１の空隙２６を有し、第２の導電体で形成されるパッチ部２８と、パッチ部２８上に設けられる第２の絶縁層３０と、第１の絶縁層２４内のパッチ部２８と電極部２２との間に設けられ、パッチ部２８と電極部２２とに接続される第１のビア３２と、第１および第２の絶縁層２４、３０内に設けられ、第１の空隙２６を貫通し、電極部２２に接続される第２のビア３４を備える。

図１（ａ）中、点線で囲まれた領域が、ＥＢＧ構造体２０の１ユニットとなる。この１ユニットが規則的あるいは周期的に配置される構成となっている。本実施の形態のＥＢＧ構造体は、いわゆるマッシュルーム構造である。

電極部２２は、例えば、グラウンド面またはグラウンド線である。電源面または電源線であってもかまわない。電極部２２は、いわゆるリファレンス面である。第１の導電体は、例えば、アルミニウム（Ａｌ）または金（Ａｕ）等の金属である。

第１の絶縁層２４は、例えば、樹脂で形成される。

パッチ部２８は、第２の導電体で形成される。第２の導電体は、例えば、アルミニウム（Ａｌ）または金（Ａｕ）等の金属である。パッチ部２８の形状は、特に限定されるものではなく、四角形、円形、その他の形状であってもかまわない。

パッチ部２８のサイズは、所望の遮断帯域（ストップバンド領域）を得るために最適化される。パッチ部２８のサイズは、回路基板等のサイズを小さくする観点から、１０ｍｍ角以下であることが望ましい。

パッチ部２８には、第１の空隙２６が設けられている。第１の空隙２６の形状は、特に限定されるものではなく、四角形、円形、その他の形状であってもかまわない。

第２の絶縁層３０は、例えば、樹脂で形成される。

第１のビア３２、第２のビア３４はそれぞれ導電体で形成される。用いられる導電体は特に限定されず、金属、半導体、または導電性の樹脂であってもかまわない。

第１のビア３２は、第１の絶縁層２４内のパッチ部２８と電極部２２との間に設けられ、パッチ部２８と電極部２２とに接続されている。一方、第２のビア３４は、第１の絶縁層２４、第２の絶縁層３０内に設けられる。

第２のビア３４は、パッチ部２８の第１の空隙２６を貫通し、電極部２２と接続される。第２のビア３４は、プリント配線板１０上に実装される電子部品１２ａ〜ｄに、バンプ部１４を介して電気的に接続され、グラウンド電位または電源電位を供給する配線として機能する。

図２は、本実施の形態の電磁界解析結果を示す図である。解析はシミュレーションにより行っている。図３は、シミュレーションに用いたＥＢＧ構造体を示す模式図である。図３（ａ）が、第２のビア３４がパッチ部２８を貫通しない構造（非貫通ビア）、図３（ｂ）が、第２のビア３４がパッチ部２８を貫通する構造（貫通ビア）である。

それぞれ端子１から信号を入力した時に、端子２に通過する信号の周波数依存性を評価している。図２の横軸は伝送信号の周波数、縦軸は挿入損失（Ｓ２１パラメータ）である。また図２の黒丸が第２のビア３４がパッチ部２８を貫通しない構造、白丸が第２のビア３４がパッチ部２８を貫通する構造の通過特性（遮断特性）である。

図２から明らかなように、第２のビア３４がパッチ部２８を貫通する構造の場合に、挿入損失が大きくなるとともに、遮断帯域の幅が広がっていることが分かる。このように、本実施の形態のＥＢＧ構造体２０によれば、電磁波に対する遮断特性を向上させることが可能となる。

これは、第２のビア３４を上下方向に流れる電流に起因するＴＥＭ（Ｔｒａｎｓｖｅｒｓｅ Ｅｌｅｃｔｒｉｃ Ｗａｖｅ）が、電流がパッチ部２８に設けられる第１の空隙２６を貫通して流れることにより、効率よくバッチ部２８で遮断されるからと考えられる。

また、本実施の形態では、第２のビア３４がパッチ部２８を貫通する構造をとることで、ＥＢＧ構造体２０を設ける時の、グラウンド線または電源線の引き回しの自由度が増大する。例えば、グラウンド線または電源線となる第２のビア３４が、ＥＢＧ構造体２０のパッチ部２８を避けて設ける必要があるとする。すると、グラウンド線または電源線の引き回しのために必要な領域が増大し、回路基板等の面積増大につながる。また、グラウンド線または電源線の引き回しによる抵抗増大が、グラウンド電位や電源電位の不安定性を引き起こす恐れもある。

本実施の形態によれば、第２のビア３４がパッチ部２８を貫通する構造をとることで、最短距離でのグラウンド線または電源線の引き回しが可能となる。したがって、回路基板等の小型化、および、グラウンド電位や電源電位の安定化に寄与する。

なお、ＥＢＧ構造体が回路基板を構成するプリント配線板内に形成される場合を例に説明した。しかしながら、ＥＢＧ構造体は、例えば、疑似ＳＯＣやＳＯＣ等の半導体部品の中に、半導体デバイスと一体化して形成されるものであってもかまわない。

また、１個のパッチ部２８に第１の空隙２６が１個設けられる場合を例に説明した。しかしながら、例えば、１個のパッチ部２８に第１の空隙２６を２個以上複数設け、複数の第２のビア３４がこれらの空隙を貫通する構造とすることも可能である。

また、パッチ部２８が複数個、周期的に配列する場合を例に説明したが、パッチ部２８が１個、あるいは、不規則に配列する場合を排除するものではない。

（第２の実施の形態）
本実施の形態のＥＢＧ構造体は、電極部が、パッチ部の直下の領域に第２の空隙を備えること以外は第１の実施の形態のＥＢＧ構造体と同様である。したがって、第１の実施の形態と重複する内容については記述を省略する。

図４は、本実施の形態のＥＢＧ構造体の要部の模式斜視図である。図４（ａ）が全体図、図４（ｂ）が電極部のみを示す図である。

図４（ａ）、（ｂ）に示すように、本実施の形態のＥＢＧ構造体は、電極部２２が、パッチ部２８の直下の領域に、スリット状の第２の空隙４０を備える。ここで、パッチ部２８の直下の領域とは、電極部２２の面に、電極部２２の面の法線方向にパッチ部２８を投影した領域を意味する。

本実施の形態によれば、ＥＢＧ構造体のパッチ部２８のサイズや、第１のビアの長さ等を抑制しつつ、例えば、１ＧＨｚ近傍の低周波帯域のノイズを遮断することが可能となる。

図５は、本実施の形態の電磁界解析結果を示す図である。解析はシミュレーションにより行っている。図６は、シミュレーションに用いたＥＢＧ構造体を示す模式図である。図６（ａ）は上面図、図６（ｂ）が断面図、図６（ｃ）が電極部の第２の空隙のパターンを示す図である。

電極部２２は４０ｍｍ×２０ｍｍ、金属のパッチ部２８は１０ｍｍ×１０ｍｍ、第１のビア３２の長さは０．８ｍｍとした。バッチ部２８は間隔０．５ｍｍで、３個配置した。電極部２２のパッチ部２８の直下の領域に、１ｍｍ×１０ｍｍのスリットを第２の空隙４０として設けた。

端子１から信号を入力した時に、端子２に通過する信号の挿入損失（Ｓ２１）の周波数依存性を評価している。同様に、端子４と端子３間の挿入損失（Ｓ３４）、端子１と端子３間の挿入損失（Ｓ３１）、端子１と端子４間の挿入損失（Ｓ４１）を評価している。比較のため、ＥＢＧ構造体がない場合のＳ２１特性も評価し、図５に示している。

図５の横軸は伝送信号の周波数、縦軸は挿入損失である。いずれの場合でも、１ＧＨｚという低周波の電磁波を遮断することが可能となる。特に、端子となる第２のビア３４が２個ともパッチ部２８を貫通する場合（Ｓ３４）、端子間の距離がより大きい場合（Ｓ３１）と比較しても、遮断量が大きくなっていることが分かる。

本実施の形態において、パッチ部２８のサイズが１０ｍｍ×１０ｍｍ、第１のビア３２の長さが０．８ｍｍと、比較的小さなサイズのＥＢＧ構造体で１ＧＨｚという低周波の遮断特性が実現されている。これは、電極部２２に第２の空隙４０を設けることにより、パッチ部２８と電極部２２の容量結合を低減させたことに起因すると考えられる。そして、第２のビア３４がパッチ部２８を貫通する構造とすることにより、第２のビア３４からのＴＥＭ波を遮断し、遮断量（挿入損失）を増大させることが可能となる。

図７は、金属のパッチ部の１辺長と遮断周波数の関係を示す図である。電極部２２に第２の空隙４０を設けず、第２のビア３４もパッチ部２８を貫通させず、正方形のパッチ部の１辺長をパラメータとして遮断周波数を評価している。第１のビア長が１ｍｍ以下となる条件で評価している。

図７の横軸は金属のパッチ部の１辺長、縦軸は遮断周波数帯域の中央値である。図７から明らかなように、遮断周波数はパッチ部２８を大きくすれば低下するが、３０ｍｍ角でも１ＧＨｚに到達することができない。３０ｍｍ角のパッチ部は、回路基板等の小型化を考えると実用的なサイズとは言い難い。

図７中、星（☆）印が本実施の形態で実現できる特性である。本実施の形態の構造により、小さなサイズのＥＢＧ構造体で、１ＧＨｚの遮断が実現できることが分かる。

なお、第２の空隙４０の形状はスリット状に限らず、Ｌ字形状、四角形、円形、その他の形状であってもかまわない。

また、第２の空隙４０の間隔は、遮断しようとする周波数に対応する波長の１／２、１／４または１／８とすることが望ましい。

もっとも、第２の空隙４０の間隔を、遮断しようとする周波数に対応する波長の、１／２、１／４または１／８以外に設定することや、ランダムにすることを排除するものではない。

（第３の実施の形態）
本実施の形態の回路基板は、回路基板に複数の電子部品が実装されることで異なる機能を備える複数の回路ブロックが形成される。そして、異なる回路ブロックには異なるパッチ部を貫通する第２のビアが接続される。第１または第２の実施の形態と重複する内容については記述を省略する。

図８は、本実施の形態の回路基板の模式図である。図８（ａ）は上面図、図８（ｂ）は図８（ａ）のＡＡ断面図、図８（ｃ）は図８（ａ）のＢＢ断面図である。

本実施の形態の回路基板２００は、複数の電子部品が実装されることで異なる機能を備える複数の回路ブロック、例えば、回路ブロックＡ、回路ブロックＢ、回路ブロックＣが形成されている。例えば、回路ブロックＡはデジタル回路、回路ブロックＢはアナログ回路、回路ブロックＣはＲＦ回路である。

なお、回路ブロックは、複数の電子部品の集合であっても、ＳＯＣや疑似ＳＯＣ等の単体の電子部品であってもかまわない。

図８（ｂ）、（ｃ）に示すように、異なる回路ブロックには異なるパッチ部２８を貫通する第２のビア３４が接続される。なお、プリント配線基板１０に形成されるＥＢＧ構造体２０は、第１または第２の実施の形態で説明したＥＢＧ構造体である。

このように、異なる回路ブロックには異なるパッチ部２８を貫通する第２のビア３４を接続することで、回路ブロック毎のグラウンドまたは電源のアイソレーションを高めることが可能となる。したがって、それぞれの回路ブロックのグラウンドまたは電源の安定性が向上し、回路基板の誤動作が抑制される。

以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、ＥＢＧ構造体、回路基板等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされるＥＢＧ構造体、回路基板等に関わる要素を適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全てのＥＢＧ構造体、回路基板が、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。

１０ プリント配線板
１２ａ〜ｄ 電子部品
２０ ＥＢＧ構造体
２２ 電極部
２４ 第１の絶縁層
２６ 第１の空隙
２８ パッチ部
３０ 第２の絶縁層
３２ 第１のビア
３４ 第２のビア
４０ 第２の空隙
５０ 第２のＥＢＧ構造体
１００ 回路基板
２００ 回路基板

Claims (17)

1. 第１の導電体で形成される電極部と、
   前記電極部上に設けられる第１の絶縁層と、
   前記第１の絶縁層上に前記電極部に略平行に設けられ、第１の空隙を有し、第２の導電体で形成されるパッチ部と、
   前記パッチ部上に設けられる第２の絶縁層と、
   前記第１の絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続される第１のビアと、
   前記第１および第２の絶縁層内に設けられ、前記第１の空隙を貫通し、前記電極部に接続される第２のビアを備えることを特徴とするＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造体。
2. 前記電極部が、前記パッチ部の直下の領域に第２の空隙を備えることを特徴とする請求項１記載のＥＢＧ構造体。
3. 前記電極部がグラウンド面、グラウンド線、電源面または電源線であることを特徴とする請求項１または請求項２記載のＥＢＧ構造体。
4. 前記第２の空隙が周期的に配置されることを特徴とする請求項１ないし請求項３いずれか一項記載のＥＢＧ構造体。
5. 前記第１の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であり、前記第２の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であることを特徴とする請求項１ないし請求項４いずれか一項記載のＥＢＧ構造体。
6. 第１の導電体で形成される電極部と、
   前記電極部上に設けられる第１の絶縁層と、
   前記第１の絶縁層上に前記電極部に略平行に設けられ、第１の空隙を有し、第２の導電体で形成され周期的に配列される複数のパッチ部と、
   前記パッチ部上に設けられる第２の絶縁層と、
   前記第１の絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続される第１のビアと、
   前記第１および第２の絶縁層内に設けられ、前記第１の空隙を貫通し、前記電極部に接続される第２のビアを備えることを特徴とするＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造体。
7. 前記電極部が、前記パッチ部の直下の領域に第２の空隙を備えることを特徴とする請求項６記載のＥＢＧ構造体。
8. 前記電極部がグラウンド面、グラウンド線、電源面または電源線であることを特徴とする請求項６または請求項７記載のＥＢＧ構造体。
9. 前記第２の空隙が周期的に配置されることを特徴とする請求項６ないし請求項８いずれか一項記載のＥＢＧ構造体。
10. 前記第１の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であり、前記第２の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であることを特徴とする請求項６ないし請求項９いずれか一項記載のＥＢＧ構造体。
11. 複数の電子部品が実装される回路基板であって、
    第１の導電体で形成される電極部と、
    前記電極部上に設けられる第１の絶縁層と、
    前記第１の絶縁層上に前記電極部に略平行に設けられ、第１の空隙を有し、第２の導電体で形成される複数のパッチ部と、
    前記パッチ部上に設けられる第２の絶縁層と、
    前記第１の絶縁層内の前記パッチ部と前記電極部との間に設けられ、前記パッチ部と前記電極部とに接続される第１のビアと、
    前記第１および第２の絶縁層内に設けられ、前記第１の空隙を貫通し、前記電子部品および前記電極部に接続される第２のビアを有するＥＢＧ（Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｂａｎｄ Ｇａｐ）構造体を備える回路基板。
12. 前記電極部が、前記パッチ部の直下の領域に第２の空隙を備えることを特徴とする請求項１１記載の回路基板。
13. 前記電極部がグラウンド面、グラウンド線、電源面または電源線であることを特徴とする請求項１１または請求項１２記載の回路基板。
14. 前記第２の空隙が周期的に配置されることを特徴とする請求項１１ないし請求項１３いずれか一項記載の回路基板。
15. 前記第１の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であり、前記第２の導電体がアルミニウム（Ａｌ）または金（Ａｕ）であることを特徴とする請求項１１ないし請求項１４いずれか一項記載の回路基板。
16. 前記回路基板に前記複数の電子部品が実装されることで異なる機能を備える複数の回路ブロックが形成され、異なる前記回路ブロックには異なる前記パッチ部を貫通する第２のビアが接続されることを特徴とする請求項１１ないし請求項１５いずれか一項記載の回路基板。
17. 前記複数のパッチ部が周期的に配置されることを特徴とする請求項１１ないし１６いずれか一項記載の回路基板