JP2010278309A - 回路基板の製造方法および回路装置の製造方法 - Google Patents
回路基板の製造方法および回路装置の製造方法 Download PDFInfo
- Publication number
- JP2010278309A JP2010278309A JP2009130654A JP2009130654A JP2010278309A JP 2010278309 A JP2010278309 A JP 2010278309A JP 2009130654 A JP2009130654 A JP 2009130654A JP 2009130654 A JP2009130654 A JP 2009130654A JP 2010278309 A JP2010278309 A JP 2010278309A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- circuit board
- manufacturing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 121
- 238000000034 method Methods 0.000 claims description 29
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000011159 matrix material Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 4
- 238000000926 separation method Methods 0.000 abstract description 17
- 229910000679 solder Inorganic materials 0.000 description 14
- 239000000463 material Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 11
- 239000011347 resin Substances 0.000 description 11
- 238000007789 sealing Methods 0.000 description 8
- 238000005452 bending Methods 0.000 description 4
- 239000000945 filler Substances 0.000 description 4
- 238000004080 punching Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000007743 anodising Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001721 transfer moulding Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】本発明の回路基板の製造方法では、基板を分離するために構成される溝同士が交差する領域を切除して分離領域34を形成している。第1溝30と第2溝32とを基板10の上面に形成すると、除去することが困難なバリが、第1溝30と第2溝32とが交差する箇所に形成される。本発明では、これらの溝が交差する箇所を部分的に除去することで、発生したバリを除去される部分と共に基板10から取り去ることが可能となる。結果的に、導電性のバリが基板10に残存しないので、バリに起因したショートの発生が防止される。
【選択図】図3
Description
本実施の形態では、図1から図5を参照して、回路基板および回路装置の製造方法を説明する。
導電パターン24は、厚みが50μm程度の銅を主材料とする金属膜を、所定形状にウェットエッチングすることにより形成される。更にまた、後に回路素子と接続される箇所を除外して、絶縁膜22の上面および導電パターン24は全面的にソルダーレジストにより被覆される。
図6および図7を参照して、上記した製造方法により製造される回路装置の構成を説明する。製造される回路装置の一例として、図6を参照して発光モジュール50を説明し、図7を参照して混成集積回路装置60の構成を説明する。
12 ダイシングライン
14 ダイシングライン
16 ユニット
18 酸化膜
20 酸化膜
22 絶縁膜
24、24A−24F 導電パターン
26 カットソー
26A ブレード
28 カットソー
28A ブレード
30 第1溝
32 第2溝
34 除去領域
36 ソルダーレジスト
38 半田
40 発光装置
40A、40B、40C、40D 発光装置
42 支持部
44 カッター
46 第3溝
48 第4溝
50 発光モジュール
52 回路基板
52A、52B、52C、52D、52E、52F、52G、52H 側面
54 切欠き部
54A、54B 端子部
55 傾斜面
56 傾斜面
58 封止樹脂
60 混成集積回路装置
62 回路素子
64 リード
Claims (8)
- 複数の導電パターンから構成されるユニットがマトリックス状に形成された基板を用意する工程と、
前記基板の一主面に、各前記ユニットの境界に沿って互いに直交する第1溝および第2溝を設ける工程と、
前記第1溝および前記第2溝が設けられた箇所にて、前記基板を各前記ユニット毎に分離する工程と、を備え、
前記基板の前記第1溝と第2溝とが交差する箇所を部分的に除去することにより除去領域を設けることを特徴とする回路基板の製造方法。 - 前記第1溝および前記第2溝を設ける工程では、
前記第1溝および前記第2溝に対応する前記基板の他主面に、第3溝および第4溝を設けることを特徴とする請求項1記載の回路基板の製造方法。 - 前記除去領域の形状は、前記第1溝または前記第2溝に重なる位置に角部を備えた多角形形状であることを特徴とする請求項2記載の回路基板の製造方法。
- 前記第1溝と前記第2溝とが交差する箇所および前記第3溝と前記第4溝とが交差する箇所ではバリが発生し、
前記除去領域を設ける際に、前記基板の除去される部分と共に前記バリを前記基板から分離することを特徴とする請求項3記載の回路基板の製造方法。 - 前記除去領域は、プレス加工または切断加工により形成されることを特徴とする請求項4記載の回路基板の製造方法。
- 前記基板は、前記一主面および前記他主面が酸化膜により被覆されたアルミニウムを主体とする金属基板であり、
前記第1溝、前記第2溝、前記第3溝および前記第4溝は、高速で回転するダイシングソーにて前記基板を研削加工することにより形成されることを特徴とする請求項5記載の回路基板の製造方法。 - 前記ダイシングソーが前記基板を研削する際の、前記ダイシングソーに備えられたブレードの進行方向は、前記ダイシングソーの進行方向と同じ方向であることを特徴とする請求項6記載の回路基板の製造方法。
- 請求項1から請求項7のいずれかに記載された回路基板の製造方法により製造された回路基板に回路素子を固着する工程を備えたことを特徴とする回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130654A JP2010278309A (ja) | 2009-05-29 | 2009-05-29 | 回路基板の製造方法および回路装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009130654A JP2010278309A (ja) | 2009-05-29 | 2009-05-29 | 回路基板の製造方法および回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010278309A true JP2010278309A (ja) | 2010-12-09 |
Family
ID=43424988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130654A Pending JP2010278309A (ja) | 2009-05-29 | 2009-05-29 | 回路基板の製造方法および回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010278309A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101569192B1 (ko) | 2013-01-14 | 2015-11-16 | 조기우 | 경연성 인쇄회로기판의 제조 방법 |
JP2016134538A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社デンソー | 積層基板 |
AT522987A3 (de) * | 2019-09-20 | 2021-04-15 | KSG GmbH | Verfahren zum Herstellen eines metallischen Einlegeteils und einer Anordnung für eine Leiterplatte, metallisches Einlegeteil und Leiterplatte |
JP7506713B2 (ja) | 2022-06-24 | 2024-06-26 | 日本特殊陶業株式会社 | 配線基板 |
US12023931B2 (en) | 2020-07-31 | 2024-07-02 | Canon Kabushiki Kaisha | Liquid ejection head and manufacturing method thereof |
JP7564024B2 (ja) | 2021-03-12 | 2024-10-08 | 日本特殊陶業株式会社 | 配線基板 |
JP7564025B2 (ja) | 2021-03-12 | 2024-10-08 | 日本特殊陶業株式会社 | 配線基板 |
WO2025027940A1 (ja) * | 2023-07-28 | 2025-02-06 | 日本発條株式会社 | 集合基板及びその製造方法並びに回路基板の製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181060U (ja) * | 1981-05-14 | 1982-11-17 | ||
JPH0263614A (ja) * | 1988-08-31 | 1990-03-02 | Fujikura Ltd | ホウロウ基板とその製造方法 |
JPH03252191A (ja) * | 1990-03-01 | 1991-11-11 | Matsushita Electric Ind Co Ltd | 金属基材絶縁基板 |
JP2005191149A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
-
2009
- 2009-05-29 JP JP2009130654A patent/JP2010278309A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57181060U (ja) * | 1981-05-14 | 1982-11-17 | ||
JPH0263614A (ja) * | 1988-08-31 | 1990-03-02 | Fujikura Ltd | ホウロウ基板とその製造方法 |
JPH03252191A (ja) * | 1990-03-01 | 1991-11-11 | Matsushita Electric Ind Co Ltd | 金属基材絶縁基板 |
JP2005191149A (ja) * | 2003-12-24 | 2005-07-14 | Sanyo Electric Co Ltd | 混成集積回路装置の製造方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101569192B1 (ko) | 2013-01-14 | 2015-11-16 | 조기우 | 경연성 인쇄회로기판의 제조 방법 |
JP2016134538A (ja) * | 2015-01-21 | 2016-07-25 | 株式会社デンソー | 積層基板 |
AT522987A3 (de) * | 2019-09-20 | 2021-04-15 | KSG GmbH | Verfahren zum Herstellen eines metallischen Einlegeteils und einer Anordnung für eine Leiterplatte, metallisches Einlegeteil und Leiterplatte |
AT522987B1 (de) * | 2019-09-20 | 2021-12-15 | KSG GmbH | Verfahren zum Herstellen eines metallischen Einlegeteils und einer Anordnung für eine Leiterplatte, metallisches Einlegeteil und Leiterplatte |
US12023931B2 (en) | 2020-07-31 | 2024-07-02 | Canon Kabushiki Kaisha | Liquid ejection head and manufacturing method thereof |
JP7520622B2 (ja) | 2020-07-31 | 2024-07-23 | キヤノン株式会社 | 液体吐出ヘッドおよびその製造方法 |
JP7564024B2 (ja) | 2021-03-12 | 2024-10-08 | 日本特殊陶業株式会社 | 配線基板 |
JP7564025B2 (ja) | 2021-03-12 | 2024-10-08 | 日本特殊陶業株式会社 | 配線基板 |
JP7506713B2 (ja) | 2022-06-24 | 2024-06-26 | 日本特殊陶業株式会社 | 配線基板 |
WO2025027940A1 (ja) * | 2023-07-28 | 2025-02-06 | 日本発條株式会社 | 集合基板及びその製造方法並びに回路基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5108496B2 (ja) | 回路基板およびその製造方法、回路装置およびその製造方法 | |
JP2010278309A (ja) | 回路基板の製造方法および回路装置の製造方法 | |
US9842794B2 (en) | Semiconductor package with integrated heatsink | |
JP2008288285A (ja) | 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 | |
JP6394634B2 (ja) | リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法 | |
CN100438719C (zh) | 混合集成电路装置及其制造方法 | |
JP2014216622A (ja) | 発光装置の製造方法 | |
US8846422B2 (en) | Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture | |
JP2010232471A (ja) | 半導体装置の製造方法および半導体装置 | |
CN103855058A (zh) | 电子元件制造装置及制造方法 | |
JP2003318312A (ja) | 混成集積回路装置 | |
JP2008124195A (ja) | 発光装置およびその製造方法 | |
KR100637819B1 (ko) | 혼성 집적 회로 장치 및 그 제조 방법 | |
KR20160083660A (ko) | 렌즈 삽입부 내에 접합 홈을 구비하는 칩 기판 | |
JP2004006585A (ja) | 混成集積回路装置の製造方法 | |
JP4606447B2 (ja) | 中板の金属基板の製造方法。 | |
JP2006100750A (ja) | 回路装置およびその製造方法 | |
JP2011129754A (ja) | 回路装置およびその製造方法 | |
JP2003318334A (ja) | 混成集積回路装置 | |
JP2008147512A (ja) | 発光装置およびその製造方法 | |
JP6800523B2 (ja) | パッケージ基板の加工方法 | |
JP7086903B2 (ja) | 発光装置 | |
US11398592B2 (en) | Method for manufacturing light emitting module and light emitting module | |
CN101226887A (zh) | 晶片切割方法 | |
JP2006237375A (ja) | ダイシング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110606 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120514 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131029 |