[go: up one dir, main page]

JP2010232471A - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP2010232471A
JP2010232471A JP2009079134A JP2009079134A JP2010232471A JP 2010232471 A JP2010232471 A JP 2010232471A JP 2009079134 A JP2009079134 A JP 2009079134A JP 2009079134 A JP2009079134 A JP 2009079134A JP 2010232471 A JP2010232471 A JP 2010232471A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
semiconductor
substrate
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009079134A
Other languages
English (en)
Inventor
Takehiko Maeda
武彦 前田
Yuko Sato
祐子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2009079134A priority Critical patent/JP2010232471A/ja
Publication of JP2010232471A publication Critical patent/JP2010232471A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】簡易な手順で、放熱板を含む構造体を切断する際のバリの発生を防ぐ。
【解決手段】切断前パッケージ構造１１０は、基板１０２と、基板上に配置されたヒートスプレッダ１０６とを含む。ヒートスプレッダは、Ｘ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａの交点にそれぞれ貫通孔１０６ａが形成され、当該貫通孔が、ヒートスプレッダを構成する材料よりも延性の低い低延性材料１０４で埋め込まれている。このような切断前パッケージ構造を、Ｘ方向切断ラインおよびＹ方向切断ラインにそれぞれ沿って切断し、複数の半導体装置に個片化する。
【選択図】図６

Description

本発明は、半導体装置の製造方法および半導体装置に関する。
特許文献１（特開２００３−２４９５１２号公報）には、（ａ）複数の放熱体が一体化してなる集合体を、型の凹部にセットし、（ｂ）複数の半導体チップが平面的に並べて搭載されてなる基板を、複数の半導体チップを凹部内に配置するように型にセットし、（ｃ）凹部に封止材を充填することで、複数の半導体チップを封止するとともに、集合体を取り付けることを含む半導体装置の製造方法が記載されている。この後、この構造体を切断して個片化する。
しかし、通常、放熱板は、銅等の延性が高い金属材料により構成されており、切断時に材料が延びてバリが発生するという問題があった。このようなバリが発生すると、実装時にバリが脱落し、実装不良の原因となる。
特許文献２（特開２００６−４１２６１号公報）には、フィルム上に複数のベアチップがパッケージ化された被加工物を、高速回転する切削ブレードによってフィルム側の面から切削加工して、少なくともフィルム部分を複数のチップに分割した後に、各チップのコーナー部分に生じたバリを除去するバリ除去方法が記載されている。当該方法において、切削ブレードと被加工物との対向位置で切削ブレードの回転方向と逆方向に被加工物を切削ブレードに対して相対移動させて、切削加工によって形成された切削溝を切削ブレードによってなぞることによって、コーナー部分に生じたバリを、なぞられた切削溝に対して直交する他の切削溝に逃がさないように、切削ブレードと各チップとの間に挟み込んで除去している。
特許文献３（特開２００１−２６７４７８号公報）には、ヒートスプレッダとなる金属板の片面に上溝を設ける工程、該金属板に配線層を有する基板を接着するとともに上記の上溝に樹脂を充填する工程、金属板の別の面に下溝を設けて上下の溝を連結する工程を少なくとも有する半導体装置の製造方法が記載されている。
特許文献４（特開２０００−７７５７５号公報）には、ダイ上に、接地パッドに接続される支持部を有する放熱体（ヒートスプレッダ）が配置されたパッケージが記載されている。ここで、ヒートスプレッダは、平面視でダイと重なる中央部で膜厚が厚くなっている。
特開２００３−２４９５１２号公報 特開２００６−４１２６１号公報 特開２００１−２６７４７８号公報 特開２０００−７７５７５号公報
しかし、特許文献２に記載の技術でも、完全にバリを除くのは困難だった。特許文献１や特許文献２に記載された技術において、バリの発生を防ぐのが困難であることを図２４を参照して説明する。図２４は、ヒートスプレッダ６の構成を示す平面図である。まず、ヒートスプレッダ６をダイシングライン８ａに沿って、第１の方向（図中上から下方向）に切断する（図２４（ａ））。次いで、ヒートスプレッダ６をダイシングライン８ｂに沿って、第１の方向と直交する第２の方向（図中左から右方向）に切断する（図２４（ｂ））。このとき、ダイシングライン８ａ上では、既にヒートスプレッダ６が切断・除去されている。そのため、ヒートスプレッダ６をダイシングライン８ｂに沿って横方向に切断する際に生じたバリ１０が、ダイシングライン８ａ上に残ってしまう。このような構成となった場合に、特許文献２に記載された技術のように、再度ダイシングライン８ａに沿って、第１の方向と反対側の方向（図中下から上方向）にブレードでなぞっても、バリ１０がダイシングライン８ｂ上に移動するだけで、一旦発生したバリ１０を完全に除去するのは困難である（図２４（ｃ））。
本発明によれば、
基板と、
前記基板の一面上に配置され、Ｘ方向のＸ方向切断ラインおよび前記Ｘ方向と交差するＹ方向のＹ方向切断ラインの交点にそれぞれ貫通孔が形成された放熱板であって、当該貫通孔が当該放熱板を構成する材料よりも延性の低い低延性材料で埋め込まれている放熱板と、
を含む構造体を、前記Ｘ方向切断ラインおよび前記Ｙ方向切断ラインにそれぞれ沿って切断し、複数の半導体装置に個片化する工程を含む半導体装置の製造方法が提供される。
本発明によれば、
基板と、
前記基板に形成された半導体素子と、
前記基板の一面を覆うように配置された放熱板と、
を含み、
前記放熱板は四隅が除かれ、前記四隅には、当該放熱板を構成する材料よりも延性の低い低延性材料が形成されている半導体装置が提供される。
放熱板が銅等の延性の高い材料で構成されている場合、構造体を切断用ブレードで切断する際に当該材料が延びてバリが発生してしまう。しかし、本発明の構成によれば、切断ラインの交点に放熱板を構成する材料よりも延性の低い材料が充填されているため、放熱板を構成する材料の延びを抑えることができ、バリの発生を抑えることができる。これにより、実装不良を防ぐことができる。
ここで、切断ラインの交点に何も形成されていないと、放熱板を構成する材料の延びを抑えることはできない。そのため、たとえば特許文献２に記載されたように、発生したバリを除去しようとしても、たとえばＸ方向切断ラインに沿って除去作業を行った場合は、上述したように、バリがＹ方向切断ラインの方向に変形し、逆にＹ方向切断ラインに沿って除去作業を行った場合には、バリがＸ方向切断ラインの方向に変形してしまい、一旦バリが発生してしまうと、これを完全に除くのは困難である。本発明の構成によれば、バリの発生自体を防ぐことができるため、簡易な手順で、実装不良を防ぐことができる。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置などの間で変換したものもまた、本発明の態様として有効である。
本発明によれば、簡易な手順で、放熱板を含む構造体を切断する際のバリの発生を防いで、実装不良を防ぐことができる。
本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す平面図である。 本発明の実施の形態におけるヒートスプレッダの構成を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す断面図である。 金型から外した切断前パッケージ構造の構成を示す断面図である。 金型から外した切断前パッケージ構造の構成を示す平面図である。 本発明の実施の形態におけるヒートスプレッダの構成を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す断面図である。 金型から外した切断前パッケージ構造の構成を示す断面図である。 金型から外した切断前パッケージ構造の構成を示す平面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態におけるヒートスプレッダの構成を示す平面図である。 本発明の実施の形態における半導体装置の製造手順を示す断面図である。 金型から外した切断前パッケージ構造の構成を示す断面図である。 金型から外した切断前パッケージ構造の構成を示す平面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 本発明の実施の形態における切断前パッケージ構造の構成を示す断面図である。 本発明の実施の形態における半導体装置の構成を示す断面図である。 従来技術の問題点を説明するための図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施の形態）
図１は、本実施の形態における半導体装置１００の構成を示す断面図である。図２は、本実施の形態における半導体装置１００の構成を示す平面図である。図１は、図２のａ−ａ線に沿った断面構造に対応する。
半導体装置１００は、基板１０２と、基板１０２の一面に搭載された半導体素子１２０と、基板１０２上に形成され、半導体素子１２０を封止する封止樹脂１０４と、封止樹脂１０４上に配置されたヒートスプレッダ（放熱板）１０６とを含む。基板１０２の半導体素子１２０が搭載された一面と反対側の面には、半田ボール１２６が設けられている。また、半導体素子１２０は、ボンディングワイヤ１２２を介して基板１０２の配線と接続されている。ボンディングワイヤ１２２も封止樹脂１０４により封止されている。基板１０２は、たとえば、樹脂層と配線パターンとが積層された多層配線基板とすることができる。
平面視において、ヒートスプレッダ１０６は、基板１０２上の四隅を除いた箇所ほぼ全面に設けられる。また、本実施の形態において、ヒートスプレッダ１０６が形成されていない四隅には、封止樹脂１０４が形成されている。封止樹脂１０４は、ヒートスプレッダ１０６を構成する材料よりも延性の低い材料とすることができる。本実施の形態において、ヒートスプレッダ１０６は、銅により構成することができる。
ここで、ヒートスプレッダ１０６の封止樹脂１０４と接する面と反対側の一面（図１中上面）とその四隅に露出した封止樹脂１０４の表面とは高さがほぼ等しく形成することができる。
次に、図３および図４を参照して、本実施の形態における半導体装置１００の製造手順を説明する。
図３は、本実施の形態におけるヒートスプレッダ１０６の構成を部分的に示す平面図である。
本実施の形態において、ヒートスプレッダ１０６には、Ｘ方向（図中横方向）のＸ方向切断ライン１０８ｂおよびＸ方向に直交するＹ方向（図中縦方向）のＹ方向切断ライン１０８ａの交点１０８にそれぞれ貫通孔１０６ａが形成されている。ここで、貫通孔１０６ａの直径は、後に切断前パッケージ構造を個片化する際のパッケージ切断用ブレードの歯の幅よりも広くなるように形成することができる。本実施の形態において、ヒートスプレッダ１０６は、平板とすることができる。ここで、たとえば、平板に形成されたヒートスプレッダ１０６の該当箇所を打ち抜く等により貫通孔１０６ａを形成することができる。また、シート状のヒートスプレッダ材料を打ち抜いて、個々のヒートスプレッダ１０６を形成する際に、同時に貫通孔１０６ａを打ち抜くこともできる。
本実施の形態において、図３に示したようなヒートスプレッダ１０６を用いて、金型２００により、半導体素子１２０を封止樹脂１０４で封止する。図４（ａ）は、図３に示したヒートスプレッダ１０６のｂ−ｂ線に沿った断面構造に対応する。
まず、基板１０２上に複数の半導体素子１２０を搭載し、ボンディングワイヤ１２２を介して基板１０２の配線と接続しておく。次いで、ワイヤボンディング済みの複数の半導体素子１２０が搭載された基板１０２を、半導体素子１２０が搭載された面が下型２０２と向かい合うようにして、金型２００の上型２０４に配置する。また、金型２００の下型２０２にヒートスプレッダ１０６を配置する。このような状態で、金型２００の導入口から封止樹脂１０４を導入する（図４（ｂ））。これにより、半導体素子１２０およびボンディングワイヤ１２２が封止樹脂１０４で封止されるとともに、ヒートスプレッダ１０６の貫通孔１０６ａ内にも封止樹脂１０４が充填される（図４（ｃ））。この時、ヒートスプレッダ１０６と下型２０２との間に、リリースフィルム（たとえば４Ｈ−４Ｆ共重合物のフィルム、不図示）を敷いておいてもよい。リリースフィルムを敷くことで、貫通孔１０６ａ内に充填された封止樹脂１０４と下型２０２とが直接接しなくなるため、金型２００からの取り外しが容易になる。
なお、図４では、金型２００の導入口から封止樹脂１０４を導入するトランスファーモールド方式による樹脂封止を例示したが、樹脂封止は、これに限定されるものではない。たとえば、樹脂封止は、圧縮成形方式で行うこともできる。この場合も、トランスファーモールド方式と同様に、ワイヤボンディング済みの複数の半導体素子１２０が搭載された基板１０２を、半導体素子１２０が搭載された面が下型２０２と向かい合うようにして、金型２００の上型２０４に配置する。次いで、金型２００の下型２０２にヒートスプレッダ１０６を配置した状態で、封止樹脂のプリフォーム（体）をヒートスプレッダ１０６上に載置し、その後、プリフォーム（体）を加熱溶融しながら上型２０４と下型２０２とを閉じ合わせて樹脂封止する。
図５は、金型２００から外し、基板１０２の半導体素子１２０が搭載された一面と反対側の面に外部端子（半田ボール１２６）を形成した切断前パッケージ構造１１０の構成を示す断面図である。図６は、金型２００から外した切断前パッケージ構造１１０の構成を部分的に示す平面図である。図５は、図６のｃ−ｃ線に沿った断面構造に対応する。切断前パッケージ構造１１０は、ＭＡＰ方式（多数個取り）の半導体パッケージとすることができる。
このような構成の切断前パッケージ構造１１０を、パッケージ切断用ブレード（不図示）でＸ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａに沿って切断する。これにより、図１および図２を参照して説明した半導体装置１００が得られる。
本実施の形態において、ヒートスプレッダ１０６には、Ｘ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａの交点１０８に貫通孔１０６ａが形成されており、貫通孔１０６ａには封止樹脂１０４が埋め込まれる。ここで、封止樹脂１０４は、ヒートスプレッダ１０６を構成する材料よりも延性が低い。そのため、切断前パッケージ構造１１０をパッケージ切断用ブレードで切断する際に、パッケージ切断用ブレードによる切断部のだれやのびが発生しないようにすることができる。そのため、切断前パッケージ構造１１０をパッケージ切断用ブレードで切断する際に、交点１０８でのバリの発生を防ぐことができ、実装不良を防ぐことができる。
また、ヒートスプレッダ１０６に貫通孔１０６ａを設けておくだけで、半導体素子１２０を封止樹脂１０４で封止する際に一体成型で貫通孔１０６ａ内に封止樹脂１０４を埋め込む構成とすることができ、簡易な手順で上記の効果を得ることができる。
本実施の形態において、ヒートスプレッダ１０６には、Ｘ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａの交点１０８に選択的に貫通孔１０６ａを形成するので、ヒートスプレッダ１０６を貫通する貫通孔１０６ａを形成しても、複数の半導体素子１２０に対応する平板のヒートスプレッダ１０６が分離されることがない。そのため、簡易な手順で、バリの発生を防ぐことのできる構成が得られる。一方、特許文献３に記載の技術では、ヒートスプレッダを個片化する際に、切断用砥石が樹脂層のみを切断するように、切断ライン全体にわたって溝を形成している。そのため、上溝と下溝とをそれぞれ形成する必要があり、工程が複雑になる。そのため、経済性に優れないという問題がある。
さらに、図１および図２に示した半導体装置１００において、温度サイクル等がかかって半導体装置１００に反りが生じた場合に応力が集中するコーナー部に半導体素子１２０を埋め込む封止樹脂１０４が一体形成されている。そのため、ヒートスプレッダ１０６と封止樹脂１０４との剥がれを生じさせる応力が低減されるため、品質の高いパッケージが得られる。
（第２の実施の形態）
図７は、本実施の形態におけるヒートスプレッダ１０６の構成を部分的に示す平面図である。
本実施の形態において、ヒートスプレッダ１０６の貫通孔１０６ａを予め、ヒートスプレッダ１０６を構成する材料よりも延性の低い低延性材料１３０で埋め込んでおく点で、第１の実施の形態と異なる。
本実施の形態においても、ヒートスプレッダ１０６には、Ｘ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａの交点１０８にそれぞれ貫通孔１０６ａが形成されている。本実施の形態において、ヒートスプレッダ１０６の貫通孔１０６ａには、低延性材料１３０が埋め込まれている。低延性材料１３０は、たとえば、後に半導体素子１２０を封止する封止樹脂１０４と同様の樹脂材料により構成することができる。また、低延性材料１３０は、たとえば、銅より延性の低い金属やセラミック等により構成することもできる。
本実施の形態において、低延性材料１３０は、たとえば、貫通孔１０６ａに対応する直径を有する棒状に形成した後、それをヒートスプレッダ１０６の膜厚に応じて切断してチップ化することができる。次いで、各チップを貫通孔１０６ａに埋め込むことにより低延性材料１３０が貫通孔１０６ａに埋め込まれたヒートスプレッダ１０６を形成することができる。また、低延性材料１３０として樹脂を用いる場合、印刷技術等を用いて、ヒートスプレッダ１０６の貫通孔１０６ａ内に低延性材料１３０を埋め込むこともできる。
本実施の形態において、図７に示したようなヒートスプレッダ１０６を用いて、金型２００により、半導体素子１２０を封止樹脂１０４で封止する。図８（ａ）は、図７に示したヒートスプレッダ１０６のｄ−ｄ線に沿った断面構造に対応する。
本実施の形態においても、まず、基板１０２上に複数の半導体素子１２０を搭載し、ボンディングワイヤ１２２を介して基板１０２の配線と接続しておく。次いで、ワイヤボンディング済みの複数の半導体素子１２０が搭載された基板１０２を、半導体素子１２０が搭載された面が下型２０２と向かい合うようにして、金型２００の上型２０４に配置する。また、金型２００の下型２０２にヒートスプレッダ１０６を配置する。このような状態で、金型２００の導入口から封止樹脂１０４を導入する（図８（ｂ））。これにより、半導体素子１２０およびボンディングワイヤ１２２が封止樹脂１０４で封止される（図８（ｃ））。
図９は、金型２００から外し、基板１０２の半導体素子１２０が搭載された一面と反対側の面に外部端子（半田ボール１２６）を形成した切断前パッケージ構造１１０の構成を示す断面図である。図１０は、金型２００から外した切断前パッケージ構造１１０の構成を示す平面図である。図９は、図１０のｅ−ｅ線に沿った断面構造に対応する。
このような構成の切断前パッケージ構造１１０を、パッケージ切断用ブレード（不図示）でＸ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａに沿って切断する。これにより、図１１に示した構成の半導体装置１００が得られる。
本実施の形態において、ヒートスプレッダ１０６には、Ｘ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａの交点１０８に貫通孔１０６ａが形成されており、貫通孔１０６ａには低延性材料１３０が埋め込まれる。ここで、低延性材料１３０は、ヒートスプレッダ１０６を構成する材料よりも延性が低い。そのため、切断前パッケージ構造１１０をパッケージ切断用ブレードで切断する際に、パッケージ切断用ブレードによる切断部のだれやのびが発生しないようにすることができる。そのため、切断前パッケージ構造１１０をパッケージ切断用ブレードで切断する際に、交点１０８でのバリの発生を防ぐことができる。
（第３の実施の形態）
図１２は、本実施の形態におけるヒートスプレッダ１０６の構成を示す平面図である。
本実施の形態において、ヒートスプレッダ１０６に、平面視で半導体素子１２０と重なる箇所に、半導体素子１２０の方向に突出する凹部１０６ｂが形成されている点で第１の実施の形態と異なる。
本実施の形態においても、ヒートスプレッダ１０６には、Ｘ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａの交点１０８にそれぞれ貫通孔１０６ａが形成されている。また、本実施の形態において、ヒートスプレッダ１０６には、ヒートスプレッダ１０６を基板１０２上に配置したときに半導体素子１２０と重なる箇所に、凹部１０６ｂが形成されている。
本実施の形態において、図１２に示したようなヒートスプレッダ１０６を用いて、金型２００により、半導体素子１２０を封止樹脂１０４で封止する。図１３（ａ）は、図１２に示したヒートスプレッダ１０６のｆ−ｆ線に沿った断面構造に対応する。本実施の形態において、ヒートスプレッダ１０６は、凹部１０６ｂが設けられた箇所およびその外周部の全面にわたって、略等しい厚みを有する構成とすることができる。また、凹部１０６ｂの形状は、円形状、矩形状、または多角形状等とすることができる。いずれの場合も、凹部１０６ｂは、たとえば、プレス加工により形成することができる。
本実施の形態においても、まず、基板１０２上に複数の半導体素子１２０を搭載し、ボンディングワイヤ１２２を介して基板１０２の配線と接続しておく。次いで、ワイヤボンディング済みの複数の半導体素子１２０が搭載された基板１０２を、半導体素子１２０が搭載された面が下型２０２と向かい合うようにして、金型２００の上型２０４に配置する。また、金型２００の下型２０２にヒートスプレッダ１０６を配置する。このとき、ヒートスプレッダ１０６は、凹部１０６ｂが半導体素子１２０の方向に突出するように配置する。このような状態で、金型２００の導入口から封止樹脂１０４を導入する（図１３（ｂ））。これにより、半導体素子１２０およびボンディングワイヤ１２２が封止樹脂１０４で封止されるとともに、ヒートスプレッダ１０６の貫通孔１０６ａ内にも封止樹脂１０４が充填される（図１３（ｃ））。
図１４は、金型２００から外し、基板１０２の半導体素子１２０が搭載された一面と反対側の面に外部端子（半田ボール１２６）を形成した切断前パッケージ構造１１０の構成を示す断面図である。図１５は、金型２００から外した切断前パッケージ構造１１０の構成を示す平面図である。図１４は、図１５のｇ−ｇ線に沿った断面構造に対応する。
このような構成の切断前パッケージ構造１１０を、パッケージ切断用ブレード（不図示）でＸ方向切断ライン１０８ｂおよびＹ方向切断ライン１０８ａに沿って切断する。これにより、図１６に示した構成の半導体装置１００が得られる。
本実施の形態においても、第１の実施の形態と同様の効果が得られる。また、本実施の形態において、ヒートスプレッダ１０６に凹部１０６ｂを設けておくことにより、ヒートスプレッダ１０６と半導体素子１２０との距離を近くすることができ、ヒートスプレッダ１０６による放熱性能を向上することができる。
本実施の形態において、ヒートスプレッダ１０６の凹部１０６ｂは、プレス加工で形成することができるため、コストアップすることなく、簡易な手順で上記の効果を得ることができる。ヒートスプレッダ１０６の凹部１０６ｂと貫通孔１０６ａとは、同時に形成することもできる。特許文献４（特開２０００−７７５７５号公報）に記載の技術では、ヒートスプレッダの中央部のみ膜厚が厚くなる構成となっており、エッチング工程や曲げ加工等加工工程が多く、コストが著しく増大するという問題があった。本実施の形態においては、コストを増大することなく、放熱性能を向上できる半導体装置を提供することができる。
また、図１７に示すように、半導体素子１２０とヒートスプレッダ１０６の凹部１０６ｂとの間に、放熱ペースト１３２を設けることもできる。放熱ペースト１３２は、たとえばヒートスプレッダ１０６および基板１０２を金型２００にセットする前に、基板１０２上に搭載された各半導体素子１２０の上面に塗布しておくことができる。このような構成により、半導体素子１２０からヒートスプレッダ１０６への放熱が向上するため、パッケージの放熱性能を向上することができる。
また、本実施の形態で説明した凹部１０６ｂを有するヒートスプレッダ１０６を用いた場合も、第２の実施の形態で説明したように、ヒートスプレッダ１０６の貫通孔１０６ａを予め、ヒートスプレッダ１０６を構成する材料よりも延性の低い低延性材料１３０で埋め込んでおく構成とすることもできる。
なお、以上の第１から第３の実施の形態においては、半導体素子１２０が、ボンディングワイヤ１２２を介して基板１０２と接続される構成を示したが、半導体素子１２０は、基板１０２とフリップチップ接続された構成とすることもできる。
図１８から図２０にこのような構成の半導体装置１００の断面図を示す。図１８（ａ）に示したように、半導体素子１２０は、その素子形成面が基板１０２の一面と対向するように、基板１０２の一面上に形成され、端子１４２を介して基板１０２に形成された配線等と接続される。また、半導体素子１２０と基板１０２との間には、アンダーフィル１４０が形成されている。図１８（ａ）に示した半導体装置１００は、半導体素子１２０がフリップチップ接続で基板１０２と接続されている点を除き、図１に示した半導体装置１００と同様の構成を有する。同様に、１８（ｂ）に示した半導体装置１００は、半導体素子１２０がフリップチップ接続で基板１０２と接続されている点を除き、図１１に示した半導体装置１００と同様の構成を有する。
また、半導体素子１２０をフリップチップ接続で基板１０２と接続した構成においては、図１９に示したように、半導体素子１２０は、封止樹脂１０４で封止されていない構成とすることもできる。図１９（ａ）に示した半導体装置１００において、ヒートスプレッダ１０６は、半導体素子１２０の素子形成面とは反対側の面上に、当該面と接して設けられている。また、図１９（ｂ）に示した半導体装置１００において、ヒートスプレッダ１０６は、半導体素子１２０の素子形成面とは反対側の面上に、放熱ペースト１３２を介して設けられている。このような場合、ヒートスプレッダ１０６の貫通孔１０６ａは、低延性材料１３０で埋め込んだ構成とすることができる。
また、半導体素子１２０をフリップチップ接続で基板１０２と接続した構成においても、以上の第３の実施の形態で説明したように、ヒートスプレッダ１０６に、平面視で半導体素子１２０と重なる箇所に、半導体素子１２０の方向に突出する凹部１０６ｂが形成された構成とすることができる。図２０（ａ）、図２０（ｂ）、および図２０（ｃ）に、このような構成の半導体装置１００の断面図を示す。
さらに、以上の第１から第３の実施の形態においては、各半導体装置１００に、それぞれ一つの半導体素子１２０が設けられた構成を示したが、各半導体装置１００には、複数の半導体素子が設けられた構成とすることもできる。たとえば、図２１（ａ）に示したように、基板１０２の一面に、半導体素子１２０ａと半導体素子１２０ｂとが並置された構成とすることができる。この場合、切断前パッケージ構造１１０において、Ｘ方向切断ラインおよびＹ方向切断ラインでそれぞれ囲まれた領域に、半導体素子１２０ａと半導体素子１２０ｂとが並置された構成とすることができる。
また、たとえば、図２１（ｂ）に示したように、基板１０２の一面に、半導体素子１２０ａと半導体素子１２０ｂとが積層された構成とすることもできる。この場合も、切断前パッケージ構造１１０において、Ｘ方向切断ラインおよびＹ方向切断ラインでそれぞれ囲まれた領域に、半導体素子１２０ａと半導体素子１２０ｂとが積層された構成とすることができる。
（第４の実施の形態）
以上の実施の形態では、複数の半導体素子１２０が搭載された基板１０２上にヒートスプレッダ１０６を配置するとともに、封止樹脂１０４で複数の半導体素子１２０を封止する例を示したが、本発明のヒートスプレッダは、半導体ウェハ上で再配線や保護膜や端子の形成を行い、その後に個片化するウェハレベルパッケージに適用することもできる。
図２２は、ウェハレベルパッケージの切断前パッケージ構造３１０の構成を示す断面図である。
本実施の形態において、基板３０２は、シリコンウェハ等の半導体ウェハとすることができる。基板３０２の一面には、接着剤（不図示）を介してヒートスプレッダ３０６が貼り付けられている。ここで、本実施の形態において、ヒートスプレッダ３０６は、以上の実施の形態で説明したヒートスプレッダ１０６と同様の構成を有する。ヒートスプレッダ３０６には、貫通孔３０６ａが設けられている。図２２（ａ）に示したように、たとえば、貫通孔３０６ａは、低延性材料１３０と同様の材料である低延性材料３３０により埋め込まれた構成とすることができる。基板３０２の一面とは反対側の他面には、再配線のための配線や保護膜等を含む配線層３０４が形成されている。配線層３０４により、複数の半導体素子が構成される。また、配線層３０４が基板３０２と接する面と反対側の面には、外部端子３２０が形成されている。
さらに、本実施の形態において、図２２（ｂ）に示したように、基板３０２とヒートスプレッダ３０６との間には、封止樹脂３３４が形成されていてもよく、貫通孔３０６ａが封止樹脂３３４により埋め込まれていてもよい。また、図２２（ｃ）に示したように、貫通孔３０６ａ内は、封止樹脂３３４とは別体の低延性材料３３０で埋め込まれた構成とすることもできる。
本実施の形態においても、Ｘ方向切断ライン（不図示）およびＹ方向切断ライン（不図示）の交点３０８に貫通孔３０６ａが形成されており、貫通孔３０６ａには封止樹脂３３４または低延性材料３３０が埋め込まれる。ここで、封止樹脂３３４および低延性材料３３０は、いずれもヒートスプレッダ３０６を構成する材料よりも延性が低い。そのため、切断前パッケージ構造３１０をパッケージ切断用ブレードで切断する際に、パッケージ切断用ブレードによる切断部のだれやのびが発生しないようにすることができる。そのため、切断前パッケージ構造３１０をパッケージ切断用ブレードで切断する際に、交点３０８でのバリの発生を防ぐことができる。
図２３（ａ）、図２３（ｂ）、および図２３（ｃ）は、それぞれ、図２２（ａ）、図２２（ｂ）、および図２２（ｃ）の切断前パッケージ構造３１０を切断ラインに沿って切断して個片化した半導体装置３００の構成を示す断面図である。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
以上の実施の形態で説明した構成に加えて、たとえば、ヒートスプレッダの貫通孔の内壁を粗化させた構成とすることもできる。これにより、ヒートスプレッダと封止樹脂や低延性材料との密着性を良好にすることができ、剥がれの可能性を低減させることができる。また、ヒートスプレッダと基板との間に封止樹脂を設ける構成の場合、ヒートスプレッダの封止樹脂との接着面を粗化させた構成とすることもできる。これにより、ヒートスプレッダと封止樹脂との密着性を良好にすることができ、剥がれの可能性を低減させることができる。
また、ヒートスプレッダの貫通孔の内壁面に凹凸形状や段差を設けた構成とすることもできる。また、ヒートスプレッダの貫通孔の内壁面に凹凸形状や段差を設けるとともに、内壁を粗化させた構成とすることもできる。このような構成により、ヒートスプレッダと封止樹脂や低延性材料との密着性を良好にすることができ、剥がれの可能性を低減させることができる。
１００ 半導体装置
１０２ 基板
１０４ 封止樹脂
１０６ ヒートスプレッダ
１０６ａ 貫通孔
１０６ｂ 凹部
１０８ 交点
１０８ａ Ｙ方向切断ライン
１０８ｂ Ｘ方向切断ライン
１１０ 切断前パッケージ構造
１２０ 半導体素子
１２０ａ 半導体素子
１２０ｂ 半導体素子
１２２ ボンディングワイヤ
１２６ 半田ボール
１３０ 低延性材料
１３２ 放熱ペースト
１４０ アンダーフィル
１４２ 端子
２００ 金型
２０２ 下型
２０４ 上型
３００ 半導体装置
３０２ 基板
３０４ 配線層
３０６ ヒートスプレッダ
３０６ａ 貫通孔
３０８ 交点
３１０ 切断前パッケージ構造
３２０ 外部端子
３３０ 低延性材料
３３４ 封止樹脂

Claims (24)

  1. 基板と、
    前記基板の一面上に配置され、Ｘ方向のＸ方向切断ラインおよび前記Ｘ方向と交差するＹ方向のＹ方向切断ラインの交点にそれぞれ貫通孔が形成された放熱板であって、当該貫通孔が当該放熱板を構成する材料よりも延性の低い低延性材料で埋め込まれている放熱板と、
    を含む構造体を、前記Ｘ方向切断ラインおよび前記Ｙ方向切断ラインにそれぞれ沿って切断し、複数の半導体装置に個片化する工程を含む半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記複数の半導体装置に個片化する工程において、前記貫通孔の幅よりも幅の狭い切断用ブレードを用いて前記構造体を切断する半導体装置の製造方法。
  3. 請求項１または２に記載の半導体装置の製造方法において、
    前記放熱板は、銅により構成された半導体装置の製造方法。
  4. 請求項３に記載の半導体装置の製造方法において、
    前記放熱板表面には、金属めっきが施されている半導体装置の製造方法。
  5. 請求項１から４いずれかに記載の半導体装置の製造方法において、
    前記低延性材料は樹脂である半導体装置の製造方法。
  6. 請求項１から５いずれかに記載の半導体装置の製造方法において、
    前記構造体は、前記基板の前記一面上に形成された複数の半導体素子と、前記基板の前記一面と前記放熱板の間に形成された樹脂と、をさらに含む半導体装置の製造方法。
  7. 請求項１から５いずれかに記載の半導体装置の製造方法において、
    前記構造体は、素子形成面が前記基板の前記一面と対向するように、当該基板の前記一面上に形成された複数の半導体素子をさらに含む半導体装置の製造方法。
  8. 請求項７に記載の半導体装置の製造方法において、
    前記構造体は、各前記半導体素子の前記素子形成面と反対の面と、前記放熱板との間に形成された樹脂をさらに含む半導体装置の製造方法。
  9. 請求項６または８に記載の半導体装置の製造方法において、
    前記複数の半導体装置に個片化する工程の前に、
    前記貫通孔が形成された前記放熱板と、前記複数の半導体素子が搭載された前記基板とを、前記複数の半導体素子が前記放熱板と対向するように間隔を隔てて配置し、前記放熱板と前記基板との間に前記樹脂を形成して前記複数の半導体素子を前記樹脂で封止する工程をさらに含む半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記低延性材料は、前記樹脂であって、
    前記複数の半導体素子を前記樹脂で封止する工程において、前記樹脂を形成する前には、前記放熱板の前記貫通孔には前記低延性材料が埋め込まれておらず、前記複数の半導体素子を前記樹脂で封止する際に、前記貫通孔にも前記樹脂を埋め込む半導体装置の製造方法。
  11. 請求項９に記載の半導体装置の製造方法において、
    前記複数の半導体素子を前記樹脂で封止する工程の前に、前記放熱板の前記貫通孔に前記低延性材料を埋め込む工程をさらに含む半導体装置の製造方法。
  12. 請求項６から１１いずれかに記載の半導体装置の製造方法において、
    前記構造体において、前記Ｘ方向切断ラインおよび前記Ｙ方向切断ラインでそれぞれ囲まれた領域に、複数の前記半導体素子が並置された構成を有する半導体装置の製造方法。
  13. 請求項６から１１いずれかに記載の半導体装置の製造方法において、
    前記構造体において、前記Ｘ方向切断ラインおよび前記Ｙ方向切断ラインでそれぞれ囲まれた領域に、複数の前記半導体素子が積層された構成を有する半導体装置の製造方法。
  14. 請求項１から５いずれかに記載の半導体装置の製造方法において、
    前記基板は、前記一面とは反対側の他面に複数の半導体素子が形成された半導体ウェハであり、
    前記放熱板は、前記半導体ウェハの前記一面を覆うように設けられた半導体装置の製造方法。
  15. 請求項１４に記載の半導体装置の製造方法において、
    前記構造体は、前記半導体ウェハの前記一面と前記放熱板との間に形成された樹脂をさらに含む半導体装置の製造方法。
  16. 請求項１５に記載の半導体装置の製造方法において、
    前記複数の半導体装置に個片化する工程の前に、
    前記貫通孔が形成された前記放熱板と、前記半導体ウェハの前記一面とを、対向するように間隔を隔てて配置し、前記放熱板と前記半導体ウェハとの間に前記樹脂を形成して前記半導体ウェハを前記樹脂で封止する工程をさらに含む半導体装置の製造方法。
  17. 請求項６から１３いずれかに記載の半導体装置の製造方法において、
    前記放熱板には、平面視で各前記半導体素子と重なる箇所に、当該半導体素子に近づく方向に突出した凹部が形成された半導体装置の製造方法。
  18. 基板と、
    前記基板に形成された半導体素子と、
    前記基板の一面を覆うように配置された放熱板と、
    を含み、
    前記放熱板は四隅が除かれ、前記四隅には、当該放熱板を構成する材料よりも延性の低い低延性材料が形成されている半導体装置。
  19. 請求項１８に記載の半導体装置において、
    前記半導体素子が、前記基板の前記一面に形成された半導体装置。
  20. 請求項１９に記載の半導体装置において、
    前記基板の前記一面上に形成され、前記半導体素子を封止する樹脂をさらに含む半導体装置。
  21. 請求項２０に記載の半導体装置において、
    前記低延性材料は、前記樹脂である半導体装置。
  22. 請求項１９から２１いずれかに記載の半導体装置において、
    前記基板の前記一面には、複数の前記半導体素子が並置された構成を有する半導体装置。
  23. 請求項１９から２１いずれかに記載の半導体装置において、
    前記基板の前記一面には、複数の前記半導体素子が積層された構成を有する半導体装置。
  24. 請求項１９から２３いずれかに記載の半導体装置において、
    前記放熱板には、平面視で前記半導体素子と重なる箇所に、当該半導体素子に近づく方向に突出した凹部が形成された半導体装置。
JP2009079134A 2009-03-27 2009-03-27 半導体装置の製造方法および半導体装置 Pending JP2010232471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009079134A JP2010232471A (ja) 2009-03-27 2009-03-27 半導体装置の製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009079134A JP2010232471A (ja) 2009-03-27 2009-03-27 半導体装置の製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2010232471A true JP2010232471A (ja) 2010-10-14

Family

ID=43048011

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009079134A Pending JP2010232471A (ja) 2009-03-27 2009-03-27 半導体装置の製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2010232471A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102036762B1 (ko) * 2018-05-15 2019-10-28 주식회사 네패스 반도체 패키지
WO2019221406A1 (ko) * 2018-05-15 2019-11-21 주식회사 네패스 반도체 패키지
KR20190130946A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 히트싱크를 탑재한 반도체 패키지
KR20190130947A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 반도체 패키지
KR20190130950A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2006294832A (ja) * 2005-04-11 2006-10-26 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102486A (ja) * 1999-07-28 2001-04-13 Seiko Epson Corp 半導体装置用基板、半導体チップ搭載基板、半導体装置及びその製造方法、回路基板並びに電子機器
JP2002151633A (ja) * 2000-11-08 2002-05-24 Citizen Watch Co Ltd 樹脂封止型半導体装置
JP2003249512A (ja) * 2002-02-25 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004327556A (ja) * 2003-04-22 2004-11-18 Matsushita Electric Works Ltd 半導体装置及びその製造方法
JP2006294832A (ja) * 2005-04-11 2006-10-26 Renesas Technology Corp 半導体装置の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
JP2013191690A (ja) * 2012-03-13 2013-09-26 Shin Etsu Chem Co Ltd 半導体装置及びその製造方法
US9401290B2 (en) 2012-03-13 2016-07-26 Shin-Etsu Chemical Co., Ltd. Semiconductor apparatus and method for producing the same
JP2017183521A (ja) * 2016-03-30 2017-10-05 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
KR102036762B1 (ko) * 2018-05-15 2019-10-28 주식회사 네패스 반도체 패키지
KR102023100B1 (ko) * 2018-05-15 2019-11-04 주식회사 네패스 반도체 패키지
WO2019221406A1 (ko) * 2018-05-15 2019-11-21 주식회사 네패스 반도체 패키지
KR20190130946A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 히트싱크를 탑재한 반도체 패키지
KR20190130947A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 반도체 패키지
KR20190130950A (ko) * 2018-05-15 2019-11-25 주식회사 네패스 반도체 패키지
KR102131268B1 (ko) 2018-05-15 2020-07-08 주식회사 네패스 반도체 패키지
KR102167021B1 (ko) * 2018-05-15 2020-10-19 주식회사 네패스 히트싱크를 탑재한 반도체 패키지
KR102168214B1 (ko) 2018-05-15 2020-10-21 주식회사 네패스 반도체 패키지
US11404347B2 (en) 2018-05-15 2022-08-02 Nepes Co., Ltd. Semiconductor package

Similar Documents

Publication Publication Date Title
US9842794B2 (en) Semiconductor package with integrated heatsink
JP2010232471A (ja) 半導体装置の製造方法および半導体装置
EP3440697B1 (en) Flat no-leads package with improved contact leads
US20180190562A1 (en) Electronic device having a grooved chip
WO2014129351A1 (ja) 半導体装置とその製造方法
US20100273296A1 (en) Thermally Enhanced Wafer Level Package
CN103165531B (zh) 管芯结构及其制造方法
JP2010251408A (ja) 半導体装置及びその製造方法並びに電子装置
US9502392B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
JP2011049560A (ja) 集積回路構造および集積回路構造を形成する方法
TWI567894B (zh) 晶片封裝
US11710684B2 (en) Package with separate substrate sections
JP6213554B2 (ja) 半導体装置
JP6797234B2 (ja) 半導体パッケージ構造体及びその製造方法
US20090203171A1 (en) Semiconductor device fabricating method
US11721654B2 (en) Ultra-thin multichip power devices
TW201239998A (en) Method for mold array process to prevent peripheries of substrate exposed
CN103065984B (zh) 用于半导体器件的封装方法
TWI582867B (zh) 晶片封裝製程
TWI431728B (zh) 具強化式基座之半導體封裝構造
TWI719006B (zh) 半導體裝置
CN207977306U (zh) 半导体封装
KR102050130B1 (ko) 반도체 패키지 및 그 제조 방법
JP5056429B2 (ja) 半導体装置の製造方法
CN108091616B (zh) 一种芯片的封装方法以及封装结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108