[go: up one dir, main page]

JP2010219272A - 電子部品の実装構造体、及び電子部品の実装方法 - Google Patents

電子部品の実装構造体、及び電子部品の実装方法 Download PDF

Info

Publication number
JP2010219272A
JP2010219272A JP2009064006A JP2009064006A JP2010219272A JP 2010219272 A JP2010219272 A JP 2010219272A JP 2009064006 A JP2009064006 A JP 2009064006A JP 2009064006 A JP2009064006 A JP 2009064006A JP 2010219272 A JP2010219272 A JP 2010219272A
Authority
JP
Japan
Prior art keywords
electronic component
terminal
bump electrode
core
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009064006A
Other languages
English (en)
Inventor
Akihito Narita
明仁 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009064006A priority Critical patent/JP2010219272A/ja
Publication of JP2010219272A publication Critical patent/JP2010219272A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】端子表面の酸化膜の影響による実装時の電極間の接触不良を解消して良好な導電接続状態を確保することができ、さらに低コスト化が可能な電子部品の実装構造体、及び電子部品の実装方法を提供する。
【解決手段】本発明の電子部品121の実装構造体10は、バンプ電極12を有する電子部品121を、端子11を有する基板111上に実装してなる電子部品121の実装構造体10であって、バンプ電極12は、樹脂からなるコア13と、コア13の表面に設けられた導電膜14とを有するとともに、その表面に多数の凹凸を有し、所定の表面粗さとなっており、端子11の表面の露出する部位全体を覆うように酸化膜11aが形成されており、電子部品121は、実装時に凹凸によって酸化膜11aの少なくとも一部が破断されて端子11の表面が露出されることにより、バンプ電極12と端子11とが導電接触されていることを特徴とする。
【選択図】図4

Description

本発明は、電子部品の実装構造体、及び電子部品の実装方法に関するものである。
従来、各種の電子機器に搭載される回路基板や液晶表示装置においては、半導体IC等の電子部品を基板上に実装する技術が用いられている。例えば、液晶表示装置には、液晶パネルを駆動するための液晶駆動用ICチップが実装される。この液晶駆動用ICチップは、液晶パネルを構成するガラス基板に直接実装される場合もあり、また、液晶パネルに実装されるフレキシブル基板(FPC)上に実装される場合もある。前者による実装構造はCOG(Chip On Glass)構造と呼ばれ、後者はCOF(Chip On FPC)構造と呼ばれている。
このような実装構造に用いられる基板には、配線パターンに接続するランド(端子)が形成されている。一方、電子部品には、電気的接続を得るためのバンプ電極が形成されている。そして、前記ランドにバンプ電極を接続させた状態で、前記基板上に電子部品を実装することにより、電子部品の実装構造体が形成されている。
ところで、前記の実装構造体においては、基板上に電子部品がより強固にかつ確実に接続していることが望まれている。特に、ランドやバンプ電極がそれぞれ複数ずつあり、複数のランド−バンプ電極間をそれぞれ接続させる場合には、全てのランド−バンプ電極間が良好に接続していることが、信頼性を確保するうえで重要となっている。
ところが、一般にランドやバンプ電極は金属によって形成されているため、接合時に合わせずれが生じたり、あるいはランドやバンプ電極の位置精度が悪いことによってこれらの間で位置ずれが生じたりする。この場合に、これらランドとバンプ電極との間(電極間)で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
また、基板やICなどの電子部品の反りや、ランドとバンプ電極などの形成高さのばらつきによって、電極間の距離が一定でなくなる。これにより、電極間で十分な接合強度が得られず、接触不良(導電不良)を起こしてしまうおそれがあった。
このような不都合を防止するため、従来、台形状断面を有する導体パターンを有し、この導体パターン上に金属導電層を形成するとともに、この金属導電層の表面に多数の凹凸を付与したプリント配線板が提供されている(例えば、特許文献1参照)。
このプリント配線板によれば、前記の金属導電層表面の凹凸によるアンカー効果により、部品実装時に圧力がかかっても、電子部品のバンプ電極が基板の電極上を滑ったり、ずれ落ちて傾いたりしないため、実装歩留まりが向上するとされている。
特開2002−261407号公報
特許文献1の技術にあっては、金属導電層表面の凹凸によるアンカー効果により、部品実装時に圧力がかかっても、電子部品のバンプ電極が基板の電極上を滑ったり、ずれ落ちて傾いたりしないようにできると考えられるが、以下のように問題点もある。
特許文献1では、端子上の金属導電層の表面にニッケルめっき及び金めっき処理が施されている。これにより、金属導電層の表面が酸化されることを防止し、接続抵抗を安定させることができる点では好ましいが、ニッケルや金は高価であるため、したがって、得られる電子部品の実装構造体のコストが高くなってしまう。
一方、前記実装構造体の低コスト化のために、例えば銅からなる端子に金めっき処理を施さずに基板上の端子を露出させる、いわゆるめっきなし基板が検討されている。しかしながら、端子にめっき処理を施さないと、端子の表面に酸化膜が形成されてしまう。このため、酸化膜の影響により実装時に電極間で接触不良となり抵抗値が上昇し、良好な導電接続状態が確保できないおそれがある。また、端子の表面の酸化膜を除去するためには、新たな工程を追加する必要があり、生産効率やコストの面で好ましくない。
本発明はこのような事情に鑑みてなされたものであって、端子表面の酸化膜の影響による実装時の電極間の接触不良を解消して良好な導電接続状態を確保することができ、さらに低コスト化が可能な電子部品の実装構造体、及び電子部品の実装方法を提供することを目的とする。
上記の課題を解決するため、本発明の電子部品の実装構造体は、バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造体であって、前記バンプ電極は、樹脂からなるコアと、該コアの表面に設けられた導電膜とを有するとともに、その表面に多数の凹凸を有し、所定の表面粗さとなっており、前記端子の表面の露出する部位全体を覆うように酸化膜が形成されており、前記電子部品は、実装時に前記凹凸によって前記酸化膜の少なくとも一部が破断されて前記端子の表面が露出されることにより、前記バンプ電極と前記端子とが導電接触されていることを特徴とする。
この構成によれば、バンプ電極が所定の表面粗さになるように、その表面に多数の凹凸が設けられているので、実装時に前記凹凸によって端子表面の酸化膜が突き破られて、バンプ電極と端子とが導電接続状態となる。このように、端子表面に酸化膜が形成されている場合でも、実装時においてバンプ電極の表面に設けられた凹凸の凸部に荷重が集中するため、端子表面の酸化膜が容易に突き破られ、バンプ電極と端子とが導電接触するようになる。したがって、端子表面の酸化膜の影響による実装時の電極間の接触不良を解消して良好な導電接続状態を確保することができる。また、特許文献1のように端子に金めっき処理を施さないので、得られる電子部品の実装構造体の低コスト化を図ることができる。
また、上記電子部品の実装構造体においては、前記表面粗さが15〜30nmの範囲内となっていることが望ましい。
この構成によれば、バンプ電極の表面の導電膜の表面粗さが適度に設定されるので、実装時に端子表面の酸化膜を好適に突き破ることができる。一方、導電膜の表面粗さが15nm未満となると、凹凸の凸部が小さすぎてしまい、実装時に端子表面の酸化膜を好適に突き破ることができない場合がある。また、導電膜の表面粗さが30nmを超えると、凹凸の凸部が大きすぎてしまい、実装時に端子にクラックを生じさせ、接触不良等の不具合が起こる場合がある。
また、上記電子部品の実装構造体においては、前記端子が、銅からなることが望ましい。
この構成によれば、端子の良好な導電性を確保できるとともに、低コスト化を図ることが可能となる。
本発明の電子部品の実装方法は、バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装方法であって、前記バンプ電極は、樹脂からなるコアと、該コアの表面に設けられた導電膜とを有するとともに、その表面に多数の凹凸を有し、所定の表面粗さとなっており、前記端子の表面の露出する部位全体を覆うように酸化膜が形成されており、前記電子部品を前記基板に押圧し、前記凹凸によって前記酸化膜の少なくとも一部を破断させて前記端子の表面を露出させ、前記バンプ電極と前記端子とを導電接触させる工程を有することを特徴とする。
このようにすれば、バンプ電極が所定の表面粗さになるように設けられた多数の凹凸によって、実装時に端子の表面の酸化膜が突き破られるので、バンプ電極と端子とが導電接続状態となる。このように、端子表面に酸化膜が形成されている場合でも、実装時において導電膜に設けられた凹凸の凸部に荷重が集中するため、端子表面の酸化膜が容易に突き破られ、バンプ電極と端子とが導電接触するようになる。したがって、端子表面の酸化膜の影響による実装時の電極間の接触不良を解消して良好な導電接続状態を確保することができる。
また、上記電子部品の実装方法においては、前記バンプ電極は、前記コアをプラズマ処理して該コアの表面に前記凹凸を形成した後に、前記凹凸が形成された前記コアに前記導電膜を形成することで、その表面が前記表面粗さになるように形成されてもよい。
このようにすれば、例えばアルゴンガスや酸素ガスを用いたプラズマアッシング等のプラズマ処理によって、樹脂からなるコアの表面を所定の表面粗さになるように荒らすことができる。したがって、プラズマ処理の際に、プラズマ強度や処理時間等の各種条件を適宜変更することによって、バンプ電極が所定の表面粗さになるように、コアの表面に所定の大きさの凹凸を付与することができる。また、所定の表面粗さになるようにコアの表面が荒らされるので、コアの表面に導電膜を形成する際にコアと導電膜との密着性を向上させることができる。
また、上記電子部品の実装方法においては、前記バンプ電極は、前記コアに前記導電膜を形成した後に、該コアの表面に形成された前記導電膜をプラズマ処理して該導電膜の表面に前記凹凸を形成することで、その表面が前記表面粗さになるように形成されてもよい。
このようにすれば、例えばアルゴンガスを用いたプラズマアッシング等のプラズマ処理によって、コアの表面に形成された導電膜の表面を所定の表面粗さになるように荒らすことができる。したがって、プラズマ処理の際に、プラズマ強度や処理時間等の各種条件を適宜変更することによって、バンプ電極が所定の表面粗さになるように、導電膜の表面に所定の大きさの凹凸を付与することができる。また、コアの表面に導電膜を形成した後にプラズマ処理されるので、コアと導電膜との接触領域以外にも凹凸を形成できる。このため、端子とバンプ電極との間(電極間)に封止樹脂を設ける場合、導電膜と封止樹脂との密着性が向上し、その結果、電極間の接合強度を高めることができる。
本発明が適用された液晶表示装置の構造を模式的に示す概略斜視図である。 本発明に係る実装構造体の要部拡大図である。 バンプ電極の概略構成を示す側断面図である。 本発明の電子部品の実装方法を順に示す工程図である。 他の例の電子部品の実装方法を順に示す工程図である。 バンプ電極の表面状態を示す図である。 従来の実施構造体を説明するための図である。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等が異なっている。
(電子部品の実装構造体)
図1は本発明に係る電子部品の実装構造体を適用した液晶表示装置を示す模式図である。まず、図1を用いて本発明に係る電子部品の実装構造体の適用例を説明する。
図1において符号100は液晶表示装置であり、この液晶表示装置100は、液晶パネル110と、電子部品(液晶駆動用ICチップ)121とを有して構成されている。なお、この液晶表示装置100には、図示しないものの、偏光板、反射シート、バックライト等の付帯部材が、必要に応じて適宜設けられるものとする。
液晶パネル110は、ガラスや合成樹脂からなる基板111及び112を備えて構成されたものである。基板111と基板112とは、相互に対向配置され、図示しないシール材によって相互に貼り合わされている。基板111と基板112の間には、電気光学物質である液晶(図示略)が封入されている。基板111の内面上には、ITO(Indium Tin Oxide)などの透明導電材料からなる電極111aが形成されている。基板112の内面上には前記電極111aに対向配置される電極112aが形成されている。
電極111aは、同じ材質で一体に形成された配線111bに接続されて、基板111に設けられた基板張出部111Tの内面上に引き出されている。基板張出部111Tは、基板111の端部において基板112の外形よりも外側に張り出された部分である。配線111bの一端側は、端子111bxとなっている。電極112aも、同じ材質で一体に形成された配線112bに接続されて、図示しない上下導通部を介して基板111上の配線111cに導電接続されている。この配線111cも、ITOで形成されている。配線111cは基板張出部111T上に引き出され、その一端側は端子111cxとなっている。基板張出部111Tの端縁近傍には入力配線111dが形成されており、その一端側は端子111dxとなっている。該端子111dxは、前記端子111bx及び111cxと対向配置されている。また、入力配線111dの他端側は、入力端子111dyとなっている。
基板張出部111T上には、熱硬化性樹脂からなる封止樹脂122を介して、本発明に係る電子部品121が実装されている。この電子部品121は、例えば液晶パネル110を駆動する液晶駆動用ICチップである。電子部品121の下面には、本発明に係る多数のバンプ電極(図示略)が形成されており、これらのバンプ電極は、基板張出部111T上の端子111bx,111cx,111dxにそれぞれ導電接続されている。これにより、基板111上に電子部品121が実装されてなる、本発明の実装構造体が形成されている。
また、基板張出部111T上の前記入力端子111dyの配列領域には、異方性導電膜124を介してフレキシブル基板123が実装されている。入力端子111dyは、フレキシブル基板123に設けられた、それぞれに対応する配線(図示略)に導電接続されている。そして、このフレキシブル基板123を介して外部から制御信号、映像信号、電源電位などが、入力端子111dyに供給されるようになっている。入力端子111dyに供給された制御信号、映像信号、電源電位などは、電子部品121に入力され、ここで液晶駆動用の駆動信号が生成されて液晶パネル110に供給されるようになっている。フレキシブル基板は、ポリイミドや液晶ポリマー等可撓性を有する有機基板であり、その基板上に銅やアルミニウムで回路パターンおよび端子が形成されている。本実施形態では、銅からなる回路パターン及び端子が形成されている。
以上のように構成された液晶表示装置100によれば、電子部品121を介して電極111aと電極112aとの間に適宜の電圧が印加されることにより、両電極111a,112aが対向配置される部分に構成される各画素に独立して光を変調させることができる。これによって、液晶パネル110の表示領域に所望の画像を形成することができる。
次に、前記液晶表示装置100に適用された、本発明の電子部品の実装構造体の実施形態について説明する。
図2は、前記液晶表示装置100における電子部品121の実装構造体を拡大して示す要部拡大図である。図2(a)は、前記液晶表示装置100における電子部品121の実装構造体を拡大して示す要部拡大斜視図であり、図2(b)は、図2(a)におけるA−A線矢視断面図である。図2(a)において符号11Pは基板111上に設けられた配線パターン、すなわち、前記配線111b、111c、111dのいずれかを表している。図2(b)において、符号11はこれら配線111b、111c、111dに設けられた端子、すなわち、前記した端子111bx、111cx,111dxのいずれかを表している。なお、本実施形態では、端子11は比較的膜厚が厚く、したがって高く形成されており、また、その横断面が略台形状になっている。また、符号12は電子部品121に設けられたバンプ電極である。
図2(b)に示すように、基板111と電子部品121との間には、少なくともバンプ電極12と端子11との導電接触部分の周囲を覆って、封止樹脂122が充填配置され、硬化させられている。封止樹脂122は、エポキシ樹脂やアクリル樹脂、フェノール樹脂であることが好ましいが、樹脂であればよく、樹脂種類はその限りではない。なお、図2(a)では封止樹脂122の図示を省略している。
ところで、電子部品の実装構造体の低コスト化のために、例えば銅からなる端子に金めっき処理を施さずに基板上の端子を露出させる、いわゆるめっきなし基板が検討されている。しかしながら、端子にめっき処理を施さないと、端子の表面に酸化膜が形成されてしまう。このため、酸化膜の影響により実装時に電極間で接触不良となり抵抗値が上昇し、良好な導電接続状態が確保できないおそれがある。以下、従来の電子部品の実装構造体を例に挙げて説明する。
図7は、従来の電子部品の実装構造体10’の概略構成を示す断面図である。図7において、符号10’は実装構造体、符号11’は端子、符号11a’は端子11’表面に形成された酸化膜、符号12’はバンプ電極、符号13’はコア、符号14’は導電膜、符号121’は電子部品、符号123’はフレキシブル基板である。
図7に示すように、フレキシブル基板123’は例えばポリイミドからなり、その上には、端子11’が形成されている。端子11’には、めっき処理が施されておらず、端子11’表面に酸化膜11a’が形成されている。一方、バンプ電極12’は、例えば樹脂からなるコア13’とその表面に設けられた金からなる導電膜14’とを有して構成されている。この導電膜14’の表面は、凹凸が無く(きわめて小さく)滑らかになっている。
このため、端子11’表面が酸化して形成された酸化膜11a’の影響により、実装時に(端子11’とバンプ電極12’との間)電極間で接触不良となり、良好な導電接続状態が確保できないおそれがあった。また、端子11’表面の酸化膜11a’を除去するためには、新たな工程を追加する必要があり、生産効率が低下し、コストが高くなる場合があった。
そこで、本願発明者は、従来技術の実装構造体のバンプ電極12’に対して、本実施形態のバンプ電極12表面に、その表面が所定の表面粗さとなるように凹凸を形成している。このようにバンプ電極12表面に凹凸を形成することで、端子11表面が酸化されて酸化膜11aが形成されていても、電子部品121の実装時にバンプ電極12表面の凹凸の凸部12aによって酸化膜11aが突き破られ、バンプ電極12と端子11とを導電接触させる工夫をしている。以下、本実施形態のバンプ電極12について、一例を挙げて説明する。
図2に示すように、バンプ電極12は、電子部品121上に設けられた樹脂からなるコア13と、該コア13の表面が導電膜14で覆われた構造を有したものである。バンプ電極12表面には多数の凹凸が設けられており、後述する所定の表面粗さとなっている。具体的には、バンプ電極12の導電膜14表面が、内部のコア13表面の凹凸に倣って、凹凸になっている。そして、バンプ電極12表面の凹凸の凸部12aの先端は鋭利な形状になっている。この凹凸によって、実装時に端子11表面の酸化膜11aの一部(本図では、端子11上面の酸化膜11a)が突き破られ、導電膜14と端子11とが導電接触することになる。このように、端子11表面に酸化膜11aが形成されている場合でも、実装時においてバンプ電極12の表面に設けられた凹凸の凸部12aに荷重が集中するため、端子11の表面の酸化膜11aが容易に突き破られ、バンプ電極12と端子11とが導電接触するようになる。
図6は、バンプ電極の表面状態を示す図である。図6(a)は、従来のバンプ電極12’の表面状態を示す図である。また、図6(b)は、本発明のバンプ電極12の表面状態を示す図である。本発明と従来のバンプ電極表面の凹凸の有無、つまり導電膜表面の凹凸の有無について確認すると、図6(a)に示すように、従来のバンプ電極12’の導電膜14’表面には凹凸が無く、表面が滑らかになっていることが確認される。一方、図6(b)に示すように、本発明のバンプ電極12の導電膜14表面には多数の凹凸があることが確認される。
なお、本図は原子力間顕微鏡(Atomic Force Microscope;AFM)を用いて撮像された画像である。また、AFMの測定方法で、コンタクトモード(接触式)を用いることにより、バンプ電極12表面の表面粗さ(算術平均粗さRa)を測定している。本実施形態では、バンプ電極12表面の表面粗さが15〜30nmの範囲内となっている。
このように、表面粗さが15〜30nmの範囲内となると、バンプ電極12表面の導電膜14の表面粗さが適度の表面粗さになるので、表面の凹凸によって端子11表面の酸化膜11aを好適に突き破ることができる。一方、導電膜14の表面粗さが15nm未満となると、凹凸の凸部12aが小さすぎてしまい、実装時に端子11表面の酸化膜11aを好適に突き破ることができない場合がある。また、導電膜14の表面粗さが30nmを超えると、凹凸の凸部12aが大きすぎてしまい、実装時に端子11にクラックを生じさせ、接触不良等の不具合が起こる場合がある。
図3は、バンプ電極12の概略構成を示す側断面図である。図3に示すように、導電膜14は、電子部品121の表面部において絶縁膜15の開口部内に露出した電極16に接続・導通し、コア13上に引き回されたものである。このような構成によってコア13の表面を覆う導電膜14は、前記電極16に導通し、実質的に電子部品121の電極として機能するものとなっている。なお、本実施形態では、図2(a)に示したようにコア13の表面に帯状の導電膜14が複数設けられており、これら導電膜14はそれぞれ独立して電子部品121の電極16に接続・導通している。したがって、これら導電膜14は、その内側に位置するコア13とともに、それぞれが独立して、本発明におけるバンプ電極12として機能するようになっている。
コア13は、感光性絶縁樹脂や熱硬化性絶縁樹脂からなるもので、具体的には、ポリイミド樹脂やアクリル樹脂、フェノール樹脂、シリコーン樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂等によって形成されたものである。このような樹脂からなるコア13は、公知のリソグラーフィー技術やエッチング技術により、所定の形状に形成される。そして、コア13は、後述するプラズマ処理によって、その表面が所定の表面粗さとなるように荒らされ、多数の凹凸を有する構造となる。なお、樹脂の材質(硬度)や形状(高さや幅)については、端子11の形状や大きさによって適宜に選択・設計される。
導電膜14は、Au、TiW、Cu、Cr、Ni、Ti、W、NiV、Al、Pd、鉛フリーハンダ等の金属や合金からなるものである。また、導電膜14は、これら金属(合金)の単層であっても、複数種を積層したものであってもよい。また、このような導電膜14は、スパッタ法等の公知の成膜法で成膜し、その後帯状にパターニングしたものであってもよく、無電解メッキによって選択的に形成したものであってもよい。または、スパッタ法や無電解メッキによって下地膜を形成し、その後電解メッキによって下地膜上に上層膜を形成し、これら下地膜と上層膜とからなる積層膜により、導電膜14を形成してもよい。なお、金属(合金)の種類や層構造、膜厚、幅については、前記コア13の場合と同様に、端子11の形状や大きさによって適宜に選択・設計される。本実施形態では、金からなる導電膜14が形成され、その表面が凹凸になっている。
(電子部品の実装方法)
以下、本実施形態に係る電子部品の実装方法について説明する。図4は、電子部品121の実装方法を順に示す工程図である。本実施形態の電子部品121の実装方法は、電子部品121上に設けられた樹脂からなるコア13をプラズマ処理してコア13表面に凹凸を形成する工程と、凹凸が形成されたコア13に導電膜14を形成することで、バンプ電極12の表面を所定の表面粗さにする工程と、電子部品121を酸化膜11aが形成された端子11を有する基板111に押圧し、バンプ電極12表面が所定の表面粗さになるように形成された凹凸によって酸化膜11aの一部を破断させて端子11の表面を露出させ、バンプ電極12と端子11とを導電接触させる工程と、を有する。
電子部品121を実装する際は、先ず、図4(a)に示すように、従来と同様の手法により製造された電子部品121を用意する。電子部品121上には、上述した樹脂からなるコア13が形成されている。次に、コア13をプラズマ処理(図中矢印)する。
ここで、プラズマ処理は、例えばアルゴンガスや酸素ガスを用いたプラズマアッシングを用いるのがよい。これにより、樹脂からなるコア13の表面を、図4(b)に示すように、導電膜14が形成される領域(図中の破線部間)に局所的に、かつ、所定の表面粗さになるように荒らすことができる。つまり、プラズマ処理の際に、プラズマ強度や処理時間等の各種条件を適宜変更することによって、バンプ電極12が所定の表面粗さになるように、コア13の表面に所定の大きさの凹凸を付与することができる。
次に、図4(c)に示すように、電子部品121上の凹凸が形成されたコア13に導電膜14を形成する。このとき、上述のプラズマ処理によってコア13の表面が所定の表面粗さになるように荒れているので、コア13表面に導電膜14が好適に密着する。つまり、コア13の表面の凹凸に倣って、導電膜14の表面に凹凸が形成されることになる。これにより、導電膜14の表面が所定の表面粗さに設定されたバンプ電極12が形成される。本実施形態では、バンプ電極12の表面粗さが15〜30nmの範囲内になるようにしている。
次に、図4(d)に示すように、基板111と電子部品121とを、互いの酸化膜11aの形成された端子11とバンプ電極12とが対向するように位置決めする。次に、位置決めされた状態で、互いに接合する方向に加圧する。
これにより、図4(e)に示すように、バンプ電極12が所定の表面粗さになるように形成された凹凸の凸部12aによって酸化膜11aの一部が破断し、端子11の表面が露出するようになり、バンプ電極12と端子11とが導電接触する。このように、端子11表面に酸化膜11aが形成されている場合でも、実装時において導電膜14に設けられた凹凸の凸部12aに荷重が集中するため、端子11表面の酸化膜11aが容易に突き破られ、バンプ電極12と端子11とが導電接触するようになる。
そして、このように導電膜14と端子11とが導電接触した状態で、すなわち、所定の圧力で加圧した状態のもとで、上述した封止樹脂122が基板111と電子部品121との間に充填配置され、硬化される。以上の工程により、本実施形態の実装構造体10が得られる。
なお、封止樹脂122については、予め基板111と電子部品121との間に未硬化状態または半硬化状態で配置しておき、導電膜14と端子11とを導電接触させた後、硬化させてもよい。
本実施形態の電子部品121の実装構造体10によれば、バンプ電極12が所定の表面粗さになるように、その表面に多数の凹凸が設けられているので、実装時に凹凸によって端子11表面の酸化膜11aが突き破られて、バンプ電極12と端子11とが導電接続状態となる。このように、端子11表面に酸化膜11aが形成されている場合でも、実装時においてバンプ電極12の表面に設けられた凹凸の凸部12aに荷重が集中するため、端子11表面の酸化膜11aが容易に突き破られ、バンプ電極12と端子11とが導電接触するようになる。したがって、端子11表面の酸化膜11aの影響による実装時の電極間の接触不良を解消して良好な導電接続状態を確保することができる。また、特許文献1のように端子に金めっき処理を施さないので、得られる電子部品の実装構造体の低コスト化を図ることができる。
また、この構成によれば、バンプ電極12の表面粗さが15〜30nmの範囲内と適度に設定されるので、実装時に端子11表面の酸化膜11aを好適に突き破ることができる。一方、導電膜14の表面粗さが15nm未満となると、凹凸の凸部12aが小さすぎてしまい、実装時に端子11表面の酸化膜11aを好適に突き破ることができない場合がある。また、導電膜14の表面粗さが30nmを超えると、凹凸の凸部12aが大きすぎてしまい、実装時に端子11にクラックを生じさせ、接触不良等の不具合が起こる場合がある。
また、この構成によれば、端子11が銅からなるので、端子11の良好な導電性を確保できるとともに、低コスト化を図ることが可能となる。
本実施形態の電子部品121の実装方法によれば、バンプ電極12が所定の表面粗さになるように、その表面に設けられた多数の凹凸によって、実装時に端子11の表面の酸化膜11aが突き破られるので、バンプ電極12と端子11とが導電接続状態となる。このように、端子11表面に酸化膜11aが形成されている場合でも、実装時において導電膜14に設けられた凹凸の凸部12aに荷重が集中するため、端子11表面の酸化膜11aが容易に突き破られ、バンプ電極12と端子11とが導電接触するようになる。したがって、端子11表面の酸化膜11aの影響による実装時の電極間の接触不良を解消して良好な導電接続状態を確保することができる。
また、この実装方法によれば、例えばアルゴンガスや酸素ガスを用いたプラズマアッシング等のプラズマ処理によって、樹脂からなるコア13の表面を所定の表面粗さになるように荒らすことができる。したがって、プラズマ処理の際に、プラズマ強度や処理時間等の各種条件を適宜変更することによって、バンプ電極12が所定の表面粗さになるように、コア13の表面に所定の大きさの凹凸を付与することができる。また、所定の表面粗さになるようにコア13の表面が荒らされるので、コア13の表面に導電膜14を形成する際にコア13と導電膜14との密着性を向上させることができる。
なお、上記電子部品121の実装方法においては、電子部品121上に設けられたコア13をプラズマ処理してコア13表面に凹凸を形成した後に、凹凸が形成されたコア13に導電膜14を形成することで、バンプ電極12を所定の表面粗さにしているが、これに限らない。例えば、電子部品121上に設けられたコア13に導電膜14を形成した後に、導電膜14をプラズマ処理して導電膜14の表面に凹凸を形成することで、バンプ電極12を所定の表面粗さにしてもよい。
図5は、電子部品121の実装方法を順に示す工程図である。本実施形態の電子部品121の実装方法は、電子部品121上に設けられたコア13の表面の導電膜14をプラズマ処理して導電膜14表面に凹凸を形成し、バンプ電極12を所定の表面粗さにする工程と、電子部品121を酸化膜11aが形成された端子11を有する基板111に押圧し、凹凸によって酸化膜11aの一部を破断させて端子11の表面を露出させ、バンプ電極12と端子11とを導電接触させる工程と、を有する。
電子部品121を実装する際は、先ず、図5(a)に示すように、従来と同様の手法により製造された電子部品121を用意する。電子部品121上には上述した樹脂からなるコア13と、コア13表面に設けられた導電膜14とを有するバンプ電極が形成されている。次に、導電膜14をプラズマ処理(図中矢印)する。
ここで行われるプラズマ処理は、例えばアルゴンガスを用いたプラズマアッシングが好適である。これにより、金属からなる導電膜14の表面を、図5(b)に示すように所定の表面粗さになるように荒らすことができる。したがって、プラズマ処理の際に、プラズマ強度や処理時間等の各種条件を適宜変更することによって、導電膜14の表面に所定の大きさの凹凸を付与することができる。これにより、導電膜14の表面が所定の表面粗さ(表面粗さが15〜30nmの範囲内)に設定されたバンプ電極12が形成される。以下、上述した実装工程を経ることにより、本実施形態の実装構造体10が得られる。
この実装方法によれば、例えばアルゴンガスを用いたプラズマアッシング等のプラズマ処理によって、コア13の表面に形成された導電膜14の表面を所定の表面粗さになるように荒らすことができる。したがって、プラズマ処理の際に、プラズマ強度や処理時間等の各種条件を適宜変更することによって、バンプ電極12が所定の表面粗さになるように、導電膜14の表面に所定の大きさの凹凸を付与することができる。また、コア13の表面に導電膜14を形成した後にプラズマ処理されるので、コア13と導電膜14との接触領域以外にも凹凸を形成できる。このため、端子11とバンプ電極12との間(電極間)に封止樹脂122を設ける場合、導電膜14と封止樹脂122との密着性が向上し、その結果、電極間の接合強度を高めることができる。
本願発明者は、本発明の電子部品の実装構造体の効果を実証する実験を行った。具体的には、バンプ電極の表面に所定の表面粗さとなるように凹凸を形成することで、端子表面が酸化されて形成される酸化膜を除去する工程(酸化膜除去工程)を行うことなしに、つまり端子表面に酸化膜が形成されている場合であっても、実装状態においてバンプ電極と端子との接続信頼性が確保できるか否かを確認する実験を行った。以下、この実験結果について説明する。
本実施例では、バンプ電極の表面に、その表面粗さが15〜30nmの範囲内になるように多数の凹凸を形成した後、このバンプ電極を有する電子部品と、表面に酸化膜を有する端子の設けられた基板とを実装することにより、半導体装置を作製した。
そして、本実施例の半導体装置について、各種信頼性試験を行ったところ、以下の結果が得られた。
プレッシャークッカー試験(PCT)では、温度130℃、相対湿度85%、処理時間100時間の試験条件をクリアすることができた。
温度サイクル試験では、温度サイクル−65℃〜150℃、処理サイクル数300サイクルの試験条件をクリアすることができた。
高温放置試験では、温度150℃、処理時間1000時間の試験条件をクリアすることができた。
すなわち、バンプ電極の表面に、その表面粗さが15〜30nmの範囲内になるように多数の凹凸を形成することにより、酸化膜除去工程を行うことなしに、つまり端子表面に酸化膜が形成されている場合であっても、実装状態においてバンプ電極と端子との接続信頼性が確保できることが判明した。
一方、バンプ電極の表面粗さが15nm未満となると、所望の効果が得られにくくなり、他方、導電膜の表面粗さが30nmを超えると、実装時に端子にクラックが生じる不具合が起こる場合がある。これらの場合、バンプ電極と端子との接続圧力や接続温度を上昇させるなど、接続条件を変更しなければならないため、実装状態において所望の接続信頼性を確保できないおそれがあると本願発明者は推測している。
10…実装構造体、11…端子、11a…酸化膜、12…バンプ電極、12a…凸部(凸)、13…コア、14…導電膜、111…基板、121…電子部品

Claims (6)

  1. バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装構造体であって、
    前記バンプ電極は、樹脂からなるコアと、該コアの表面に設けられた導電膜とを有するとともに、その表面に多数の凹凸を有し、所定の表面粗さとなっており、
    前記端子の表面の露出する部位全体を覆うように酸化膜が形成されており、
    前記電子部品は、実装時に前記凹凸によって前記酸化膜の少なくとも一部が破断されて前記端子の表面が露出されることにより、前記バンプ電極と前記端子とが導電接触されていることを特徴とする電子部品の実装構造体。
  2. 前記表面粗さが15〜30nmの範囲内となっていることを特徴とする請求項1に記載の電子部品の実装構造体。
  3. 前記端子が、銅からなることを特徴とする請求項1または2に記載の電子部品の実装構造体。
  4. バンプ電極を有する電子部品を、端子を有する基板上に実装してなる電子部品の実装方法であって、
    前記バンプ電極は、樹脂からなるコアと、該コアの表面に設けられた導電膜とを有するとともに、その表面に多数の凹凸を有し、所定の表面粗さとなっており、
    前記端子の表面の露出する部位全体を覆うように酸化膜が形成されており、
    前記電子部品を前記基板に押圧し、前記凹凸によって前記酸化膜の少なくとも一部を破断させて前記端子の表面を露出させ、前記バンプ電極と前記端子とを導電接触させる工程を有することを特徴とする電子部品の実装方法。
  5. 前記バンプ電極は、前記コアをプラズマ処理して該コアの表面に前記凹凸を形成した後に、前記凹凸が形成された前記コアに前記導電膜を形成することで、その表面が前記表面粗さになるように形成されることを特徴とする請求項4に記載の電子部品の実装方法。
  6. 前記バンプ電極は、前記コアに前記導電膜を形成した後に、該コアの表面に形成された前記導電膜をプラズマ処理して該導電膜の表面に前記凹凸を形成することで、その表面が前記表面粗さになるように形成されることを特徴とする請求項4に記載の電子部品の実装方法。
JP2009064006A 2009-03-17 2009-03-17 電子部品の実装構造体、及び電子部品の実装方法 Withdrawn JP2010219272A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009064006A JP2010219272A (ja) 2009-03-17 2009-03-17 電子部品の実装構造体、及び電子部品の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009064006A JP2010219272A (ja) 2009-03-17 2009-03-17 電子部品の実装構造体、及び電子部品の実装方法

Publications (1)

Publication Number Publication Date
JP2010219272A true JP2010219272A (ja) 2010-09-30

Family

ID=42977793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009064006A Withdrawn JP2010219272A (ja) 2009-03-17 2009-03-17 電子部品の実装構造体、及び電子部品の実装方法

Country Status (1)

Country Link
JP (1) JP2010219272A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022549534A (ja) * 2019-07-24 2022-11-28 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022549534A (ja) * 2019-07-24 2022-11-28 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法
US11817307B2 (en) 2019-07-24 2023-11-14 Boe Technology Group Co., Ltd. Display substrate and method for manufacturing the same
JP7525469B2 (ja) 2019-07-24 2024-07-30 京東方科技集團股▲ふん▼有限公司 表示基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP4888462B2 (ja) 電子部品の実装構造
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
CN100444370C (zh) 半导体装置、电路基板、电光学装置以及电子机器
CN103140052B (zh) 电子模块
JP4165495B2 (ja) 半導体装置、半導体装置の製造方法、回路基板、電気光学装置、電子機器
CN101426343B (zh) 电子部件的安装构造
JP2005079581A (ja) テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたlcd装置
JP2004095756A (ja) 半導体パッケージおよびその製造方法、並びに電子装置
JP5125314B2 (ja) 電子装置
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
JP2010219272A (ja) 電子部品の実装構造体、及び電子部品の実装方法
JP2009099765A (ja) 電子部品の実装構造
KR20080053593A (ko) 표시 패널 및 그 제조 방법
JP2002261416A (ja) 電極の接続構造
JP2009105320A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP2010219273A (ja) 電子部品の実装構造体、及び電子部品の実装方法
JP2008112911A (ja) 基板間接続構造、基板間接続方法、表示装置
JP5358923B2 (ja) 電子部品の実装構造
JP2011146499A (ja) 電子部品の実装構造体、及び電子部品の実装方法
JP2002196703A (ja) 半導体素子の実装構造及びその構造を有する液晶表示装置
JP4656191B2 (ja) 半導体装置の製造方法
JP5333367B2 (ja) 電気光学装置及び電子モジュール
JP2011146500A (ja) 回路基板、接続構造体、及び接続構造体の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120605