[go: up one dir, main page]

KR100707587B1 - 전자 부품 실장체의 제조 방법 및 전기 광학 장치 - Google Patents

전자 부품 실장체의 제조 방법 및 전기 광학 장치 Download PDF

Info

Publication number
KR100707587B1
KR100707587B1 KR1020050028820A KR20050028820A KR100707587B1 KR 100707587 B1 KR100707587 B1 KR 100707587B1 KR 1020050028820 A KR1020050028820 A KR 1020050028820A KR 20050028820 A KR20050028820 A KR 20050028820A KR 100707587 B1 KR100707587 B1 KR 100707587B1
Authority
KR
South Korea
Prior art keywords
bump
electronic component
substrate
conductor
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020050028820A
Other languages
English (en)
Other versions
KR20060045552A (ko
Inventor
무네노리 구라사와
아츠시 사이토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060045552A publication Critical patent/KR20060045552A/ko
Application granted granted Critical
Publication of KR100707587B1 publication Critical patent/KR100707587B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02B—HYDRAULIC ENGINEERING
    • E02B3/00—Engineering works in connection with control or use of streams, rivers, coasts, or other marine sites; Sealings or joints for engineering works in general
    • E02B3/04—Structures or apparatus for, or methods of, protecting banks, coasts, or harbours
    • E02B3/12—Revetment of banks, dams, watercourses, or the like, e.g. the sea-floor
    • E02B3/14—Preformed blocks or slabs for forming essentially continuous surfaces; Arrangements thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • A—HUMAN NECESSITIES
    • A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G9/00—Cultivation in receptacles, forcing-frames or greenhouses; Edging for beds, lawn or the like
    • A01G9/02—Receptacles, e.g. flower-pots or boxes; Glasses for cultivating flowers
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D17/00—Excavations; Bordering of excavations; Making embankments
    • E02D17/20—Securing of slopes or inclines
    • E02D17/205—Securing of slopes or inclines with modular blocks, e.g. pre-fabricated
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D2600/00—Miscellaneous
    • E02D2600/20—Miscellaneous comprising details of connection between elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13083—Three-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/1318—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Civil Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Structural Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Environmental Sciences (AREA)
  • Paleontology (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Environmental & Geological Engineering (AREA)
  • Ocean & Marine Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명은 전자 부품을 회로 기판 상에 실장하여 이루어지는 전자 부품 실장체를, 용이하고 저렴하게, 또한 높은 전기적 신뢰성을 갖고 효율적으로 제조할 수 있는 방법을 제공하는 것으로, 본 발명의 전자 부품 실장체의 제조 방법은 외부 실장 단자로서의 범프(11)를 구비한 IC칩(10)을, 열가소성 수지로 이루어지는 기재(基材)(13)에 실장하는 방법으로서, 상기 IC칩(10)을 기재(13)에 대하여 가열 가압함으로써 상기 범프(11)를 상기 기재(13)에 매립하고, 상기 범프(11)의 일부를 상기 IC칩(10)과 반대측의 기재면에 노출시키는 범프 매설 공정과, 상기 범프(11)의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프(11)와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함한다.

Description

전자 부품 실장체의 제조 방법 및 전기 광학 장치{METHOD FOR MANUFACTURING ELECTRONIC COMPONENT MOUNTING BODY AND ELECTRO-OPTICAL DEVICE}
도 1은 실시예에 따른 범프 매설 공정을 설명하기 위한 단면 구성도,
도 2는 동 범프 매설 공정의 다른 형태를 설명하기 위한 단면 구성도,
도 3은 실시예에 따른 도전체 형성 공정을 설명하기 위한 단면 구성도,
도 4는 실시예에 따른 도전체 형성 공정을 설명하기 위한 단면 구성도,
도 5는 동 도전체 형성 공정의 다른 형태를 설명하기 위한 단면 구성도,
도 6은 동 도전체 형성 공정의 다른 형태를 설명하기 위한 단면 구성도,
도 7은 전기 광학 장치의 일 구성예를 나타내는 사시 구성도,
도 8은 도 7의 B-B'선 단면 구성도,
도 9는 전기 광학 장치의 제 2 구성예를 나타내는 단면 구성도,
도 10은 동 제 3 구성예를 나타내는 단면 구성도,
도 11은 동 제 4 구성예를 나타내는 단면 구성도,
도 12는 전기 광학 장치의 제어계를 나타내는 설명도,
도 13은 전자기기의 일례를 나타내는 사시 구성도.
도면의 주요 부분에 대한 부호의 설명
10 : 전자 부품 11 : 범프
11a, 11c : 노출부 11b : 기준 범프
13 : 기재(基材) 14 : 시드층(금속 하지막)
15, 19 : 마스크재 15x, 19x : 노광부
15a, 19a : 개구부 16, 20 : 회로 패턴(도전체)
17, 21 : 표면 보호층 18 : 보호 부재
25 : 보호 절연막(밀봉 부재)
본 발명은 전자 부품 실장체의 제조 방법, 전자 부품 실장체 및 전기 광학 장치에 관한 것이다.
일반적으로, 각종 전자기기에 있어서는, 반도체 IC 등의 전자 부품이 회로 기판 등에 실장되어 전자 회로의 일부를 구성하고 있다. 전자 부품을 회로 기판 등에 실장하는 방법에는 여러 가지 것이 있다. 예컨대, 가장 일반적인 것으로는, 전자 부품의 범프를 회로 기판 상의 도전 패드에 접합한 상태로 하고, 이 상태에서 언더필 수지를 전자 부품과 회로 기판 사이에 충전하여 밀봉하는 실장 방법이 알려져 있다.
또한, 액정 표시 장치 등에서 많이 이용되고 있는 실장 방법으로서, 전자 부품을 이방성 도전막(ACF; Anisotropic Conductive Film)을 통해 실장하는 방법이 있다. 이 방법에서는, 열경화 수지 중에 미세한 도전성 입자가 분산된 ACF를 통해, 전자 부품을 가압 가열 헤드로 가열하면서 회로 기판이나 액정 패널을 구성하는 유리 기판 상에 눌러 가압하는 것에 의해 전자 부품의 범프와 기판 상의 단자가 도전성 입자를 통해 도전 접속되고, 이 상태에서 열경화 수지가 경화됨으로써 그 도전 접속 상태가 유지되게 되어 있다.
또한, 열가소성 수지로 이루어지는 기재의 한 면에 도전 패드를 형성하여 이루어지는 회로 기판을 준비하고, 이 회로 기판에 있어서의 도전성 패드의 형성면과는 반대측 표면에, 범프를 구비한 IC칩을 가열하면서 가압함으로써, 범프가 회로 기판의 열가소성 수지 내로 삽입되고, 그 선단(先端)이 회로 기판의 내부로부터 도전 패드에 도전 접속된 상태로 고정되는 것과 같은 전자 부품 실장체의 제조 방법이 알려져 있다(예컨대, 특허 문헌 1 참조).
(특허 문헌 1) 일본 특허 공개 제2003-124259호 공보
그러나 상기 종래의 실장 방법에는 이하와 같은 문제점이 있다. 예컨대, 언더필 수지(under-fill resin)를 전자 부품과 회로 기판 사이에 충전하는 방법에서는, 언더필 수지의 주입에 시간이 걸리고, 또한 범프 주위에서 언더필 수지에 보이 드(void)가 발생하기 쉽고, 전기적 신뢰성이 저하될 가능성이 있다. 또한, ACF를 이용한 실장 방법에서는, 단자간 피치가 좁아지면 그에 따른 도전성 입자를 작게 해야 하기 때문에 ACF 자체가 고가로 되며, 또한 도전성 입자의 브리지에 의해 단자간 단락 불량이 발생할 가능성이 커진다.
특허 문헌 1에 기재된 방법에서는, 상술한 바와 같이, 수지의 보이드나 단자간 단락의 문제는 발생하지 않기 때문에, 협소 피치의 단자를 안정하게 기판에 실장할 수 있다. 그러나, 본 발명자 등이 이러한 실장 방법에 관하여 검토한 바, 이하와 같은 개선해야 할 점이 밝혀졌다.
즉, 상기 IC칩은 기판 상에 고정될 뿐만 아니라, 이러한 기판 상에 형성된 배선과 접속할 필요가 있지만, IC칩을 기판에 누르면서 가열하면, 열팽창율이 큰 열가소성 수지의 치수 변화에 의해 단자의 위치 정밀도가 나빠지기 쉽다. 그 때문에 IC칩의 범프와 기판 상의 도전 패드(배선)의 위치 정렬이 어려워진다. 또한, 기판에 삽입된 범프의 선단과 도전 패드 사이에 수지 잔류물(resin residue)이 발생하면, 범프와 도전 패드가 완전히 접속되지 않는 경우가 있다. 이와 같이, 종래 기술에 있어서는, 전자 부품 실장체의 제조 시에, 양품률 및 실장 효율을 향상시키기 위해 한층 더 개선이 필요하다.
본 발명은 상기 사정을 감안해서 이루어진 것으로서, 전자 부품을 회로 기판 상에 실장하여 이루어지는 전자 부품 실장체를, 용이하고 저렴하며, 또한 높은 전기적 신뢰성을 갖고 효율적으로 제조할 수 있는 방법을 제공하는 것을 목적으로 하고 있다.
본 발명은 상기 과제를 해결하기 위해, 외부 실장 단자로서의 범프를 구비한 전자 부품을, 열가소성 수지로 이루어지는 기재에 실장한 전자 부품 실장체의 제조 방법으로서, 상기 전자 부품을 기재에 대하여 가열 가압함으로써 상기 범프를 상기 기재에 매립하고, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 범프 매설 공정과, 상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법을 제공한다.
이 제조 방법에 의하면, 우선 전자 부품의 범프를 기재에 관통시켜 범프의 선단부를 기재의 반대면 측으로 노출시키고, 그 후, 이 노출된 범프에 대하여 소정 평면 형상의 도전체를 형성하므로, 임의의 크기 및 피치로 형성된 범프에 대하여 정확하게 위치 결정된 도전체를 형성할 수 있고, 범프와 도전체의 도전 접속 구조에 있어서의 전기적 신뢰성을 향상시킬 수 있다.
또한, 앞선 특허 문헌 1에 기재된 기술과 같이, 미리 패턴 형성된 도전체에 대하여 위치 정렬하면서 범프를 매설하는 경우에는, 도전체나 범프가 협소 피치화한 경우에 그 위치 정렬이 곤란하게 된다고 하는 문제가 있지만, 본 발명에 따른 제조 방법에서는, 기재와 전자 부품의 위치 정렬은 불필요하기 때문에, 이러한 위치 정렬의 문제는 발생하지 않는다.
본 발명의 제조 방법에서는, 상기 기재로서, 그 두께가 상기 전자 부품의 범프의 상기 전자 부품의 표면으로부터의 돌출 높이와 동등 또는 10㎛ 이하 두꺼운 것을 이용하는 것이 바람직하고, 상기 기재로서, 그 두께가 상기 전자 부품의 범프의, 상기 전자 부품의 표면부터의 돌출 높이와 동등 또는 5㎛ 이하 두꺼운 것을 이용하는 것이 보다 바람직하다. 상기 기재의 두께를 상기 범위로 함으로써, 전자 부품을 기재에 대하여 가열 가압했을 때에, 범프 측에 형성되어 있는 전자 부품의 능동면(active surface)에 기재가 열용착되고, 기재와 전자 부품의 패킹이 보다 확실하게 이루어진다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 범프 매설 공정에서, 상기 범프를 상기 기재에 매립한 후, 상기 전자 부품과 반대측의 기재 표면을 부분적으로 제거함으로써, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 것으로 할 수도 있다.
이 제조 방법에 의하면, 범프의 돌출 높이 또는 기재의 두께에 편차가 발생하고 있는 경우에도, 기재 표면을 제거하여 범프를 확실하게 기재면에 노출시킬 수 있다. 또한, 가열 가압 상태에서 범프를 눌러 넣는 것에 의해 범프 선단 측의 기재면에 요철이 발생하는 경우가 있지만, 이와 같이 기재 표면을 부분적으로 제거하는 것에 의해 그 요철도 평탄화되기 때문에, 범프와 도전체의 접속 구조의 신뢰성을 높이고, 또한 이러한 기재를 거친 다른 회로 기판 등에의 실장도 높은 신뢰성을 갖고 실행할 수 있게 된다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 기재 표면을 부분적으로 제거하는 공정이 화학 연마 공정 또는 건식 에칭 공정인 것이 바람직하다. 이들 처리를 포함하는 제조 방법으로 하면, 기재 표면을 제거하는데 있어 그 제거량 을 고정밀도로 제어할 수 있으므로, 범프의 선단부를 기재 표면에 양호하게 노출시킬 수 있고, 또한 그 노출 높이가 과대하게 되지 않도록 제어하는 것도 용이해진다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 도전체 형성 공정에서, 상기 도전체를 금속 도금법에 의해 형성할 수 있다. 금속 도금법에 의해 도전체를 형성하는 것에 의해, 수 ㎛ 정도의 후막의 도전체를 용이하게 형성할 수 있기 때문에, 처리 속도 및 제조 비용의 점에서 형편이 좋다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 도전체 형성 공정에 앞서, 상기 기재를 관통하여 노출된 범프의 일부를 포함하는 기재면 영역에 금속 하지막을 형성하는 공정을 갖는 제조 방법으로 할 수도 있다. 이 제조 방법에 의하면, 범프와 도전체 사이에 금속 하지막이 개재되는 것으로 되므로, 범프와 도전체의 밀착성을 향상시킬 수 있고, 또한 상기 양 부재의 재질 선택 폭이 넓어지므로, 도전체 및 범프에 있어서의 저저항화 등의 효과도 얻기 쉽게 된다. 또한, 복수의 범프가 전자 부품에 마련되는 경우, 그것에 걸쳐 금속 하지막이 형성되기 때문에, 범프끼리가 단락되는 상태로 되어, 도전체 형성 공정 중에서의 정전기에 의한 회로의 파괴를 효과적으로 방지할 수도 있다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 금속 하지막 상에, 전해 도금법에 의해 상기 도전체를 형성할 수도 있고, 상기 도전체를 무전해 도금법에 의해 형성할 수도 있다.
도전체는, 전해 도금법, 무전해 도금법 중 어느 하나로 형성하여도 좋지만, 상기 금속 하지막을 구비하고 있는 경우에는, 이러한 금속 하지막을 전극으로서 이용한 전해 도금법에 의해 형성하면, 도전체의 형성 효율을 높일 수 있다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 도전체 형성 공정에서, 상기 범프의 일부가 노출된 기재면에 마스크재를 패턴 형성하는 공정과, 상기 마스크재를 마스크로서 이용하여, 상기 기재 상에 상기 도전체를 선택적으로 배치하는 공정을 포함할 수 있다.
이 제조 방법에 의하면, 소정 평면 형상을 구비한 도전체를 용이하게 형성할 수 있다. 또한 이러한 마스크재를 상기 금속 하지막 상에 형성하면, 이 금속 하지막을 전극으로 한 전해 도금에 의해 용이하게 패터닝된 도전체를 형성할 수 있다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 마스크재를 패턴 형성하는 공정이 상기 기재 상에 포토 레지스트를 배치하는 공정과, 해당 포토 레지스트를 노광, 현상하는 공정을 포함하고 있고, 상기 포토 레지스트의 노광을, 상기 기재를 관통하여 노출된 범프의 일부를 기준으로 해서 실행할 수 있다. 이 제조 방법에 의하면, 전자 부품의 범프에 대하여 직접 위치 정렬을 행하여 마스크재를 형성을 하기 때문에, 매우 정밀하게 마스크재를 형성할 수 있고, 따라서 얻어지는 도전체의 위치 정밀도도 양호한 것으로 된다. 이에 따라, 범프와 도전체의 접속 구조에 있어서의 전기적 신뢰성을 향상시킬 수 있다. 상기 포토 레지스트로는, 기재 상에 도포하여 이용하는 액상(液狀)의 것이나, 기재에 적층하여 이용하는 드라이 필름 타입을 모두 적용할 수 있다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 포토 레지스트를 노광 할 때에, 당해 노광 공정의 위치 정렬에 제공하기 위해 상기 전자 부품에 마련된 기준 범프를 기준으로 해서 이용할 수도 있다. 즉, 기재를 관통한 범프 중, 미리 기준 범프로서 마련된 범프를 이용하여 노광 공정의 위치 정렬을 행하는 것으로 할 수도 있다. 이러한 기준 범프를 이용하면, 도전체와 접속되는 범프를 미세화, 협소 피치화한 경우에 특히 효과적이다. 즉, 기능이 다른 기준 범프의 치수나 피치는 임의로 설정할 수 있기 때문에, 항상 위치 정렬의 기준으로서 적절한 기준 범프로 할 수 있어, 정밀한 위치 정렬을 할 수 있게 된다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 마스크재를 패턴 형성하는 공정이 상기 기재 상에 포토 레지스트를 배치하는 공정과, 해당 포토 레지스트를 노광, 현상하는 공정을 포함하고 있고, 상기 포토 레지스트를 노광하기 위한 기준 마크를, 상기 기재를 관통하여 노출된 범프를 기준으로 하여 마련할 수도 있다. 즉, 노광 공정에서의 위치 정렬 기준은 상대적으로 범프에 대하여 위치 정렬되어 있으면 좋기 때문에, 범프가 배열된 영역으로부터 떨어진 위치에 기준 마크를 마련하고, 그것에 대응하여 노광 위치를 정렬하여도 좋다.
본 발명의 전자 부품 실장체의 제조 방법은, 상기 포토 레지스트를 배치하는 것에 앞서, 상기 기재를 관통하여 노출된 범프의 일부를 덮는 보호 부재를 형성하는 공정을 갖고, 또한 상기 보호 부재를 포함하는 상기 기재 상에 상기 포토 레지스트를 형성한 후에, 상기 보호 부재를 제거하는 공정을 갖고 있고, 상기 보호 부재를 제거함으로써 노출시킨 상기 범프를 기준으로 하여, 상기 포토 레지스트의 노광을 행하는 제조 방법으로 할 수도 있다.
이 제조 방법은 포토 레지스트의 노광 공정에서 위치 정렬 기준으로 되는 범프를 미리 보호 부재에 의해 마스킹하여 두고, 포토 레지스트를 도포한 후 그 보호 부재를 박리하여 범프를 노출시키므로, 포토 레지스트의 하층 측에 있는 범프에 대하여 위치 정렬을 행하는 경우에 비해 위치 정렬 작업을 용이하고, 또한 정밀하게 실행할 수 있게 된다. 따라서, 본 제조 방법에 의하면, 고정밀도로 상기 마스크재를 형성할 수 있고, 또한 고정밀도로 도전체를 형성할 수 있다.
본 발명의 전자 부품 실장체의 제조 방법에서는, 상기 범프 매설 공정에서, 상기 기재를 관통하여 노출되는 범프의 높이를 1㎛ 이상으로 하는 것이 바람직하다. 1㎛ 이상의 높이를 갖고 범프를 노출시킴으로써, 앞선 노광 공정에서의 위치 정렬 기준으로 이용하는 경우에 바람직한 것으로 된다.
다음에 본 발명은 앞서 기재한 본 발명에 따른 전자 부품 실장체의 제조 방법에 의해 얻어진 전자 부품 실장체를, 직접 또는 다른 회로 기판을 거쳐 전기 광학 패널을 구성하는 기판 상에 실장하는 것을 특징으로 하는 전기 광학 장치의 제조 방법을 제공한다.
이 제조 방법에 의하면, 구동 회로 등이 높은 신뢰성을 갖고 실장된 전기 광학 장치를 용이하게 제조할 수 있다.
다음에 본 발명의 전자 부품 실장체는, 일면 측에 도전체를 갖는 기재에, 외부 실장 단자로서의 범프를 구비한 전자 부품이 실장되어 이루어지는 전자 부품 실장체로서, 상기 전자 부품의 범프가 상기 기재를 관통하여 반대측으로 노출되어 있고, 상기 기재 표면에 노출된 범프와 상기 도전체가 금속 하지막을 거쳐 도전 접속 되어 있는 것을 특징으로 한다.
이 구성에 의하면, 고정밀도로, 높은 신뢰성을 갖고 또한 범프와 도전체가 도전 접속된 전자 부품 실장체를 제공할 수 있다.
다음에 본 발명은 앞서 기재한 본 발명의 전자 부품 실장체가 직접 또는 다른 회로 기판을 통해 실장되어 있는 것을 특징으로 하는 전기 광학 장치를 제공한다. 이 구성에 의하면, 신뢰성이 우수한 실장 구조를 구비한 전자 부품을 구비한 전기 광학 장치가 제공된다.
다음에, 본 발명은 앞서 기재한 본 발명의 전자 부품 실장체, 내지 본 발명의 전기 광학 장치를 구비한 전자기기를 제공한다. 이러한 전자기기는 협소 피치의 범프에 대하여 도전 접속 구조가 고정밀도로 형성된 전자 부품 실장체에 의해 높은 신뢰성을 얻을 수 있다. 또한, 이러한 전자 부품 실장체를 구비하고, 또한 높은 신뢰성을 실현한 전기 광학 장치로 이루어지는 표시부를 구비한 것으로 된다.
다음에, 본 발명의 실시예를, 도면을 참조하여 설명한다.
이하의 설명에서 참조하는 각 도면은 본 발명의 각 실시예의 구성을 모식적으로 나타내는 것이고, 그 형상이나 치수비는 적절히 변경하여 표시하고 있다.
<전자 부품 실장체의 제조 방법>
본 발명에 따른 전자 부품 실장체의 제조 방법은 외부 실장 단자로서의 범프를 구비한 상기 전자 부품을 열가소성 수지로 이루어지는 기재에 실장하고, 기재 표면의 도전체와 상기 전자 부품을 접속하는 것으로 전자 부품 실장체를 얻는 방법이며, 그 특징으로 하는 것은 상기 전자 부품의 범프를 가열하면서 상기 기재에 가압하여 매립하고, 당해 범프의 일부를 상기 기재의 반대측면에 노출시키는 범프 매설 공정과, 상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 갖고 있는 점에 있다.
이하, 본 발명에 따른 전자 부품 실장체의 제조 방법을 설명하지만, 본 명세서에서는 본 발명에 관한 제조 방법을 전단의 범프 매설 공정과 후단의 도전체 형성 공정으로 나누어 설명하는 것으로 하고, 전단의 범프 매설 공정의 설명에 있어서는, 그 실시예 1∼실시예 3에 대하여 설명하고, 그 후, 후단의 도전체 형성 공정의 설명에 있어서는, 그 실시예 1 및 실시예 2에 대해 설명한다.
(범프 매설 공정 ; 실시예 1)
우선, 도 1의 단면 공정도를 참조하여 본 발명의 실시예에 대해 설명한다. 이하에서는, 본 발명에 따른 전자 부품 실장체의 제조 방법 중, 범프 매설 공정의 실시예 1에 대하여 상세히 설명한다.
본 실시예에서는, 우선, 도 1(a)에 나타내는 바와 같이, 외부 접속 단자를 이루는 복수(도시에서는 7개)의 범프(11)를 구비한 IC칩(전자 부품)(10)과, 열가소성 수지로 이루어지는 기재(13)를 준비한다. 이 IC칩(10)은, 예컨대, 실리콘 단결정이나 화합물 반도체 단결정 등의 반도체 기판이나, 복수의 세라믹층 사이에 도체층을 끼워 적층한 세라믹 기판 등으로 구성되고, 그 범프(11) 형성면 측이 전자 회 로 구조를 갖은 능동면으로 되어 있다. IC칩(10)의 두께는 반도체 기판이면, 100∼800㎛ 정도이며, 세라믹 기판이면 1∼5mm 정도이다.
범프(11)는 도전 재료에 의해 형성되어 있으면 좋지만, 후술하는 기재(13)에 가압되어 매립되기 때문에 충분한 강도를 갖는 금속 재료로 형성하는 것이 좋다. 구체적으로는, Cu, Ni, Au, Ag, Al 등의 금속 재료를 적합하게 이용할 수 있다. 또는, 도금법에 의해 Cu, Ni, Al 등으로 이루어지는 심체(central body)를 형성하고, 이 심체의 표면에 Au, Ag, Sn 등의 박막을 피복한 구성의 범프(11)를 이용할 수도 있다. 범프(11)는, 예컨대, 폭이 10∼20㎛ 정도, 돌출 높이가 10∼25㎛ 정도로서, 15∼30㎛ 정도의 피치로 IC칩(10)에 형성되어 있다. 또한, 범프(11)가 마련된 영역 이외의 IC칩(10)의 능동면에는, 산화실리콘이나 질화실리콘 등으로 이루어지는 패시베이션막이 회로의 보호를 목적으로 하여 형성되어 있다.
기재(13)는 열가소성 수지로 이루어지는 것으로서, 그 구성 재료로는, 폴리에스테르 수지, 폴리아미드 수지, 방향족 폴리에스테르 수지, 방향족 폴리아미드 수지, 테트라플루오로에틸렌 수지, 폴리이미드 수지 등을 이용할 수 있다. 본 실시예에서는, 기재(13)는 범프(11)의 돌출 높이에 비해 같거나 약간 두껍게 형성하고, 예컨대, 범프(11)의 돌출 높이가 22㎛이면, 바람직하게는 22∼32㎛의 범위로 되고, 더욱 바람직하게는 22∼27㎛의 범위로 된다. 이와 같이, 기재(13)의 두께를 범프(11)의 돌출 높이와 같거나 약간 두껍게 해 둠으로써, 범프(11)를 기재(13)에 용이하게 관통시킬 수 있어, 후단의 공정을 효율적으로 실행할 수 있게 된다. 또한, 기재(13)가 범프(11)의 돌출 높이와 같거나 5㎛ 정도 두꺼운 것으로 되면, 열 가소성 수지인 기재(13)가 IC칩(10)의 능동면과 밀착되어, 기재(13)와 IC칩(10)의 패킹을 확실하게 할 수 있다.
다음에, 도 1(b)에 나타내는 바와 같이, 도시 생략의 가열 가압 수단을 이용하여 IC칩(10)을 기재(13)의 일면 측에 가열하면서 가압한다. 이 때, IC칩(10)을 기재(13)를 구성하는 열가소성 수지의 연화 온도 이상으로 가열하면서 가압함으로써, 범프(11)가 연화 또는 용융된 기재(13)를 뚫고 내부로 진입한다. 범프 매설 시의 가열 온도는 기재(13)의 재질에도 의하지만, 통상은 120∼450℃로 범프(11)의 용융 온도 이하의 범위이다. 또한, 가열 시에는, IC칩(10)을 능동면과 반대측에서 가열하여도 좋고, 기재(13)를 가열하여도 좋다. 또한, 가압에 대해서도, IC칩(10) 측으로부터 가압하는 경우에 한정되지 않고, 기재(13)를 고정 지지된 IC칩(10)에 대하여 가압하여도 좋고, 롤러 등에 의해 양자를 가압할 수도 있다.
상기 범프(11)의 삽입을 계속해서 실행하여, IC칩(10)의 능동면이 기재(13)와 접촉되면, 도 1(c)에 나타내는 바와 같이, 범프(11)는 기재(13)를 관통하여 반대 측으로 노출되어, 기재(13)의 반대면(도시 하면)과의 사이에 단차(11a)를 형성한다. 이와 같이, 기재(11)의 선단면이 기재 표면에서 완전히 노출되도록 하기 때문에, 기재면으로부터 노출되는 범프(11)의 높이가 1㎛ 이상으로 되도록 범프(11)의 돌출 높이 및 기재(13)의 두께를 설정하는 것이 바람직하다. 상기 노출 부분의 높이는 1㎛ 이상 3㎛ 이하로 하는 것이 바람직하고, 3㎛을 넘으면 범프(11) 사이에 남은 열가소성 수지에 의해 얻어지는 범프(11)간 절연 효과가 손상된다. 또한 범프(11)의 돌출 높이가 커지면, 범프(11)의 선단이 노출된 기재(13)의 표면에서의 요철이 커지기 때문에 포토 레지스트의 도포 얼룩이나 노광 시의 핀트 어긋남 등, 패턴 형성 정밀도에 문제가 발생하기 쉽게 된다.
(범프 매설 공정 ; 실시예 2)
다음에, 범프 매설 공정의 실시예 2에 대해 도 2를 참조하여 설명한다. 본 실시예에서 이용하는 IC칩(전자 부품)(10) 및 기재(13)는 도 1에 나타내는 것과 거의 마찬가지이다. 본 실시예는 상기 실시예에 대하여 가열 가압의 조건과 범프의 기재면으로부터의 노출 방법이 다르다.
우선, 도 2(a)에 나타내는 바와 같이, IC칩(10) 및 기재(13)를 준비했으면, 도시 생략의 가열 가압 수단을 이용하여, 도 2(b)에 나타내는 바와 같이, IC칩(10)을 기재(13)에 대하여 가압한다. 그렇게 하면, IC칩(10) 또는 기재(13)가 기재(13)를 구성하는 열가소성 수지의 연화점 이상으로 가열되고 있으므로, 범프(11)가 기재(13) 중에 삽입된다.
본 실시예에서는, 상기 실시예에 대하여 가열 가압 조건 중, 가열 온도를 소정량 낮게 하고, 가압 시간을 소정 시간 짧게 함으로써, 가열 가압 후에 기판이 범프를 덮도록 가열 가압한다.
다음에, 기재(13)의 IC칩(10)과 반대측면(도시 하면)을 부분적으로 제거하는 처리를 실시한다. 이 처리는, 예컨대, 연마액을 이용한 화학 연마법이나 플라즈마 등을 이용한 건식 에칭법에 의해 실행할 수 있고, 이들 방법에 의하면 기재(13)의 표면을 소망량만큼 제거할 수 있다.
이상의 공정에 의해, 도 2(d)에 나타내는 바와 같이, 범프(11)의 일부가 기재(13) 표면에 노출되고, 기재면과의 사이에, 소정의 높이로 제어된 단차(11a)를 형성할 수 있다. 본 실시예의 경우, 범프(11)의 삽입 후, 기재(13)의 표면을 부분적으로 제거함으로써 범프(11)를 노출시키므로, 기재면으로부터의 범프(11)의 돌출 높이를 고정밀도로 제어할 수 있는 이점이 있다. 또한, 본 실시예의 공정에 의하면, 범프(11)의 돌출 높이의 편차나 기재(13)의 두께의 편차에 의해 범프(11)의 노출 상태에 편차가 발생하는 것을 효과적으로 방지할 수 있다. 또한, 패턴의 고밀도화도 실현할 수 있다.
또한, 범프(11)는 가열 가압에 의해 기재(13)에 삽입되기 때문에, 범프(11)가 삽입된 주변의 기재(13)는 적지 않게 변형되고, 도 2(c)에 나타내는 상태에 있어, 기재(13)의 하면에 범프(11)와 유사한 요철이 발생하는 경우가 있지만, 상기한 바와 같이, 기재(13)의 표면을 부분적으로 제거하면, 범프(11)의 노출과 동시에 기재 표면의 평활화도 달성할 수 있어, 후속 공정에서 범프(11)와 도전체를 용이하고, 또한 높은 신뢰성을 갖도록 도전 접속할 수 있게 된다.
(범프 매설 공정 ; 실시예 3)
다음에, 상기 범프 매설 공정의 실시예 3에 대해 도 1을 참조하여 설명한다. 본 실시예에서 이용하는 IC칩(전자 부품)(10) 및 기재(13)는 도 1에 나타내는 것과 마찬가지이다. 본 실시예는 앞선 실시예 1에서 설명한 범프 매설 공정에, 화학 연마 또는 건식 에칭에 의해 기재 표면을 부분적으로 제거하는 공정을 더 추가한 점 에서 실시예 1과 다르다.
본 실시예에서는, 도 1(a)∼(c)에 나타내는 것과 마찬가지의 공정에 의해, 기재(13)에 대하여 IC칩(10)의 범프(11)를 삽입하고, 범프(11)의 선단부를 기재(13)의 반대측면(IC칩(10)과 반대측면)에 노출시킨다. 그리고 그 후, 범프(11)의 선단 부가 노출된 기재(13)의 표면을 부분적으로 제거하는 처리를 실시한다. 이 처리는, 예컨대, 연마액을 이용한 화학 연마법이나 플라즈마 등을 이용한 건식 에칭법에 의해 실행할 수 있고, 이들 방법에 의하면 기재(13)의 표면을 소망량만큼 제거할 수 있다.
범프(11)는 가열 가압에 의해 기재(13)에 삽입되기 때문에, 범프(11)가 삽입된 주변의 기재(13)는 적지 않게 변형되고, 도 1(c)에 나타내는 상태에 있어, 특히 범프(11)의 주변에 요철이 발생하는 경우가 있지만, 상기한 바와 같이, 기재(13)의 표면을 부분적으로 제거하면, 범프(11)의 노출 높이의 제어와 함께 기재 표면의 평활화도 달성할 수 있어, 후속 공정에서 범프(11)와 도전체를 용이하고, 또한 높은 신뢰성을 갖도록 도전 접속할 수 있게 된다. 또한, 앞선 실시예 2에서는, 기재(13) 표면에 노출되지 않은 범프(11)의 선단부를, 화학 연마법이나 건식 에칭법에 의해 노출시키는 것으로 하고 있었지만, 본 실시예에서는, 미리 범프(11)의 선단을 노출시킨 상태에서 기재(13) 표면을 부분 제거하기 때문에, 상기 화학 연마 공정이나 건식 에칭 공정에서의 처리 시간을 실시예 2의 방법에 비해 단축할 수 있어, 제조 효율의 향상을 도모할 수 있다.
또한, 본 실시예에 따른 제조 방법에 의하면, 기재면으로부터의 범프(11)의 돌출 높이를 정밀하게 제어할 수 있고, 또한 범프(11)의 돌출 높이의 편차나 기재(13)의 두께 편차에 의해 범프(11)의 노출 상태에 편차가 발생하는 것을 효과적으로 방지할 수 있다. 또한, 패턴도 정밀하게 실현할 수 있다.
(도전체 형성 공정; 실시예 1)
다음에, 도 3 및 도 4를 참조하여, 본 발명에 따른 전자 부품 실장체의 제조 방법 중, 도전체 형성 공정의 실시예 1에 대해 설명한다. 또, 도 3(a)∼(f), 도 4(a)∼(c)는 연속한 공정을 나타내는 단면 구성도이다.
이하의 도전체 형성 공정에서는, 도 1 또는 도 2에 나타내는 공정에 의해 얻어지는 IC칩(10)과 기재(13)가 일체적으로 접합된 부재를 이용하지만, 본 실시예에서는 IC칩(10)의 일면 측에 배열된 범프(11) 중, 도시 양단에 배치된 범프(11b, 11b)가 후술하는 도전체와 접속되지 않은 더미 범프인 것으로서 설명한다. 또, 이 더미 범프(11b)에 대해서도 기재(13)의 표면에 그 선단부가 노출되어 있고, 기재면과의 사이에 단차(11c)를 갖고 있다.
우선, 도 3(a)에 나타내는 바와 같이, 앞선 범프 매설 공정에 의해 IC칩(10)을 기재(13)에 고정한 부재를 얻었으면, 도 3(b)에 나타내는 바와 같이, 범프(11) 및 더미 범프(11b)가 노출되어 있는 기재(13)의 표면(도시 상면)에, 금속 하지막(14)을 스퍼터법이나 증착법에 의해 형성한다. 이 금속 하지막은 Cu나 TiW, 또는 Cr, Mo, MoW, Au, Ag 등의 금속 재료을 이용하여 형성할 수 있다. 또한, 후속 공정에서는 범프(11)에 도전 접속되는 도전체와 범프(11)의 밀착성을 향상시키는 작 용을 얻고, 또한 도전체를 전해 도금법에 의해 형성하는 경우에는 그 전극으로도 이용할 수 있다. 또한, 이러한 금속 하지막(14)은 범프(11) 사이를 단락하고 있으므로, 공정 중에 정전기가 발생했다고 해도 IC칩(10)의 회로 구조를 효과적으로 보호할 수 있다.
다음에, 도 3(c)에 나타내는 바와 같이, 금속 하지막(14)을 덮도록 포토 레지스트(15)를 도포한다. 이 포토 레지스트는 후속 공정에서 도전체를 패턴 형성하기 위한 마스크재로 되는 것이다. 또, 본 실시예에서는 포지티브형 레지스트를 이용한 경우에 대해 설명하지만, 네거티브형 포토 레지스트이더라도 상관없다.
계속해서, 도 3(d)에 나타내는 바와 같이, 포토 레지스트(15)를 마스크 노광하여, 포토 레지스트(15) 중에 노광부(15x)를 형성한다. 이 노광부(15x)는 범프(11) 상의 영역을 포함하는 영역에 형성된다.
본 실시예에 따른 제조 방법에 있어서는, 마스크재로 하기 위해 포토 레지스트를 노광할 때에, 기재(13) 상으로 돌출된 더미 범프(11b)를 노광 시의 위치 정렬 기준인 기준 범프로서 이용하게 되어 있다. 예컨대, 더미 범프(11b)와 기재(13) 표면 간의 단차(11c)에 기준점을 설정하여 포토 레지스트(15)의 마스크를 노광하면, 매우 정밀하게 노광부(15x)를 형성할 수 있다. 이에 따라, 패터닝된 포토 레지스트(15)를 마스크재로서 이용하여 도전체를 형성한 경우의 전기적 신뢰성을 높일 수 있다.
다음에, 도 3(e)에 나타내는 바와 같이, 포토 레지스트(15)를 현상하여 노광부(15x)를 제거하고, 범프(11) 상의 영역에 개구부(15a)를 형성한다. 이 때 범프 (11)의 위치에서는, 범프(11) 상에 성막된 금속 하지막(14)이 노출되어 있다. 이어서, 도 3(f)에 나타내는 바와 같이, 도금법을 이용하여 Cu나 Au, Sn 등의 금속 재료를, 개구부(15a)에 대하여 선택적으로 배치하고, 소정 평면 형상의 도전체(16)를 형성한다. 범프(11) 상에 금속 하지막(14)이 형성되어 있지 않은 경우에는, 범프(11)의 재질과의 관계에 의해 도전체(16) 형성 재료의 선택 폭이 좁아질 우려가 있지만, 본 실시예에서는 금속 하지막(14)이 마련되어 있는 것에 의해 도전체(16)의 형성 재료로서 여러 가지 재료를 이용할 수 있고, 또한 범프(11)와 도전체(16)의 접속 구조에 있어서의 전기적 신뢰성도 양자의 구성 재료에 관계없이 높일 수 있다.
다음에, 도 4(a)에 나타내는 바와 같이, 포토 레지스트(15)를 박리하고, 이어서 도 4(b)에 나타내는 바와 같이, 도전체(16) 측으로부터 에칭 처리를 함으로써 기재(13) 표면 및 더미 범프(11b) 표면의 금속 하지막(14)을 제거한다.
다음에, 도 4(c)에 나타내는 바와 같이, 도전체(16)의 표면에 전해 도금법 등에 의해 보호 절연막 이외의 영역에 표면 보호층(17)을 형성한다. 기재(13) 상에 이미 마련된 금속 하지막(14) 및 도전체(16)를 전극으로 하여 전해 도금을 하면, 도전체(16)의 표면에 선택적으로 표면 보호층(17)을 소망하는 막 두께로 형성할 수 있다. 이 표면 보호층(17)은 Au 등의 안정한 금속 재료에 의해 0.01㎛∼0.5㎛ 정도의 두께로 형성된다. 또한, 이 표면 보호층(17)을 양호한 도전성을 갖는 재료에 의해 형성하면, 도전체(16)와 동시에 구성하는 배선 등의 저항을 감소시킬 수 있다.
이어서, 표면 보호층(17)에 의해 피복된 도전체(16) 및 더미 범프(11b)를 포함하는 영역에 보호 절연막(25)을 도포 형성하고, 본 발명에 관한 전자 부품 실장체(10P)를 얻는다.
또, 이 보호 절연막(25)은 필요에 따라 마련되는 것이다. 예컨대, 보호 절연막(25)을 마련하지 않는 형태로는, 기재(13)를 이용하여 전자 부품 실장체(10P)를 다른 회로 기판 등과 접합하는 경우를 들 수 있다. 이 경우, 도전체(16)가 마련된 측의 기재(13)의 표면 부분을 연화 또는 용융시켜, 다른 회로 기판에 고착시키는 것으로 이 전자 부품 실장체(10P)를 용이하게 다른 회로 기판에 접합할 수 있고, 전자 부품을 매우 효율적으로 실장할 수 있다.
(도전체 형성 공정 ; 실시예 2)
다음에, 도 5 및 도 6을 참조하여, 도전체 형성 공정의 실시예 2에 대하여 설명한다. 또, 도 5(a)∼(f), 도 6(a)∼(e)는 연속한 공정을 나타내는 단면 구성도이다.
본 실시예의 도전체 형성 공정에서도, 상기 실시예와 마찬가지의 IC칩(10)과 기재(13)가 일체적으로 접합된 부재를 이용한다. 따라서, IC칩(10) 양단에 배치된 범프(11b, 11b)는 노광 시의 기준 범프로서 이용되는 더미 범프이다.
본 실시예에 따른 도전체 형성 공정에서는, 우선 도 5(a)에 나타내는 바와 같이, IC칩(10)과 기재(13)가 범프(11)를 통해 일체적으로 접합된 부재를 준비하고, 이어서 도 5(b)에 나타내는 바와 같이, 더미 범프(11b, 11b)를 각각 덮는 보호 부재(18, 18)를 형성한다. 이 보호 부재(18)는, 예컨대, 마스킹 테이프 등을 용이하게 박리할 수 있는 것으로 구성된다. 또, 더미 범프(11b)가 매우 미세한 것인 경우에는 마스킹 테이프 등을 점착하는 것이 곤란하게 되지만, 더미 범프(11b)는 범프(11)와 기능이 다르기 때문에 범프(11)를 협소 피치화한 경우에도 미세화할 필요는 없고, 범프(11)로부터 어느 정도 떨어진 위치에 충분한 치수를 갖도록 형성해 놓으면 문제없다.
다음에, 도 5(c)에 나타내는 바와 같이, 상기 보호 부재(18) 및 범프(11)를 포함하는 기재(13) 상을 덮도록 금속 하지막(14)을 형성하고, 계속해서 금속 하지막(14)을 덮도록 포토 레지스트(19)를 도포한다.
다음에, 도 5(d)에 나타내는 바와 같이, 더미 범프(11b) 상의 보호 부재(18)를 박리한다. 그렇게 하면, 보호 부재(18) 상에 적층되어 있던 금속 하지막(14) 및 포토 레지스트(19)의 일부는 보호 부재(18)와 동시에 제거되어, 더미 범프(11b, 11b)가 노출된다.
다음에, 도 5(e)에 나타내는 바와 같이, 상기 공정에서 노출된 더미 범프(11b)를 기준 범프로서 이용하고, 포토 레지스트(19)의 마스크를 노광하여, 범프(11) 상을 포함하는 소정 영역에 노광부(19x)를 형성한다. 본 실시예에서는, 더미 범프(11b)가 노출된 상태로 그 단차(11c) 등을 이용한 위치 정렬을 행하므로, 도 3에 나타내는 앞선 실시예에 있어서의 노광 공정에 비해 정밀하게 노광 마스크의 위치를 결정할 수 있어, 범프(11)가 협소 피치로 배열되어 있는 경우에도 정확한 위치에 노광부(19x)를 형성할 수 있다.
다음에, 도 5(f)에 나타내는 바와 같이, 포토 레지스트(19)를 현상하여 노광부(19x)를 제거하고, 범프(11) 상을 포함하는 영역에 개구부(19a)를 형성한다. 이 노광부(19x)의 제거에 의해, 개구부(19a)의 바닥부에 금속 하지막(14)이 노출된다.
이어서, 도 6(a)에 나타내는 바와 같이, 전해 도금법에 의해 Cu 등의 금속 재료로 이루어지는 도전체(20)를 형성한다. 전해 도금법을 이용하는 것은 금속 하지막(14)을 전극으로서 성막하는 것에 의해 개구부(19a)에 대응하는 형상의 도전체(20)를 용이하게 형성할 수 있기 때문이다.
다음에, 도 6(b)에 나타내는 바와 같이, 포토 레지스트(19)를 제거하고, 계속해서 도 6(c)에 나타내는 바와 같이, 기재(13) 상의 금속 하지막(14)을 제거한다. 금속 하지막(14)의 일부는 도전체(20)의 하층 측에 남아, 범프(11)와의 밀착층으로서 기능한다.
다음에, 도 6(d)에 나타내는 바와 같이, 전해 도금법에 의해 도전체(20)의 표면에 표면 보호층(21)을 형성한다. 이 표면 보호층(21)의 구성은 앞선 실시예의 표면 보호층(17)과 마찬가지이다. 그리고, 도 6(e)에 나타내는 바와 같이, 도전체(16) 및 더미 범프(11)를 포함하는 기재(13) 상의 영역에 보호 절연막(25)을 형성함으로써, 본 발명에 관한 전자 부품 실장체(10P)를 얻는다.
이상 상세하게 설명한 바와 같이, 본 발명에 따른 제조 방법에서는, 우선 그 범프 매설 공정에서, IC칩(10)의 범프(11)를 기재(13)에 관통시켜, 그 선단부를 기재(13)의 표면으로부터 돌출시키므로, 후단의 도전체 성형 공정에서의 노광 처리 시에, 기재로부터 돌출된 범프(11)를 기준으로 해서 위치 정렬을 할 수 있기 때문 에, 도전체의 선택 형성을 용이하고 또한 정밀하게 실행할 수 있고, 이것에 의해 높은 전기적 신뢰성을 갖고 범프(11)와 도전체(16)가 도전 접속된 전자 부품 실장체(10P)를 얻을 수 있다.
앞선 특허 문헌 1에 기재된 기술에서는, 기재에 이미 마련된 도전 패턴에 대하여 범프를 위치 정렬하여 IC칩을 실장하게 되어 있었기 때문에, 범프나 도전 패턴이 협소 피치화된 경우에 그들의 위치 정렬의 곤란성이 현저히 증가한다고 하는 문제가 있었지만, 본 제조 방법에 따르면, 기재(13) 표면에 노출된 범프(11)에 대하여 높은 위치 정밀도를 갖고 도전체(16)를 배치할 수 있으므로, 범프(11)의 배열 피치가 좁은 경우에도 충분한 정밀도를 갖고 도전체(16)를 배치할 수 있다.
또, 상기 실시예에서는, IC칩(10)에 마련된 더미 범프(11b)를 기준 범프로서 이용하여 포토 레지스트의 노광 처리를 행하는 경우에 대하여 설명했지만, 도전체(16)와 도전 접속되는 범프(11)의 하나 또는 복수를 기준 범프로서 이용하여도 좋은 것은 물론이다. 또한, 기재(13) 상에 돌출된 범프(11)에 대하여 위치 정렬된 기준 마크를 레이저 가공 등에 의해 포토 레지스트(15)에 형성하고, 이러한 기준 마크에 대하여 노광 마스크의 위치 정렬을 행하여도 좋다.
<전기 광학 장치>
다음에, 도 7 내지 도 11을 참조하여, 본 발명에 따른 전기 광학 장치의 실시예에 대하여 설명한다.
(제 1 구성예)
도 7은 본 발명에 따른 전기 광학 장치의 제 1 구성예를 나타내는 사시 구성도이며, 도 8은 도 7의 B-B'선 부분 단면 구성도이다.
도 7에 나타내는 전기 광학 장치(100)는 앞선 실시예의 제조 방법에 의해 얻어지는 전자 부품 실장체(10P)를 구비한 것이다. 여기서, 전자 부품 실장체(10P)는 그 전자 구조 영역에 전기 광학 장치를 구동하기 위한 구동 신호를 생성하는 회로를 내포하는 것(즉, 액정 구동용 IC칩의 실장체)인 것이 바람직하다.
본 실시예의 전기 광학 장치(100)는 액정 표시 장치이며, 도 7 및 도 8에 나타내는 바와 같이, 전기 광학 패널(액정 패널)(110)과, 이것에 실장된 회로 기판(플렉서블 배선 기판)(120)을 구비하고 있다. 전기 광학 패널(110)은 유리나 플라스틱 등으로 구성되는 한 쌍의 기판(111, 112)을 밀봉재(113)에 의해 접합하여 이루어지고, 양 기판(111, 112) 사이에는 액정(전기 광학 물질)(114)이 밀봉되어 있다. 기판(111)의 내면 상에는, ITO(Indium Tin Oxide) 등의 투광성 도전 재료로 구성된 복수의 화소 전극(111a)이 배열 형성되고, 그 위에 배향막(111b)이 성막되어 있다. 또한, 기판(112)의 내면 상에는 상기와 마찬가지의 재료로 구성된 투명 전극(112a)이 형성되고, 그 위에 배향막(112b)이 피복되어 있다. 또한, 도시는 생략했지만, 기판(111, 112)의 외면 측에는, 편광판이나 위상차판이 배치되어 있어도 좋다.
한편, 회로 기판(120)은 절연 기재(121)의 표면(도시 하면) 상에 Cu 등으로 구성되는 배선 패턴(121a)을 구비하고 있다. 절연 기재(121)는 에폭시나 폴리이미 드 등의 열경화성 수지, 또는 폴리에스테르, 폴리아미드, 방향족 폴리에스테르, 방향족 폴리아미드, 테트라플루오로에틸렌, 폴리이미드 등의 열가소성 수지로 구성된다. 배선 패턴(121a)은 전기 광학 패널(110)에 대한 접속 단자부(121b) 등의 단자 부분을 제외하고 보호막(122)에 의해 피복되어 있다. 접속 단자부(121b)는 이방성 도전막(117)을 통해 기판(111)의 표면 상의 배선(111c)에 도전 접속되어 있다.
또, 이 배선(111c)은 상기 화소 전극(111a) 및 투명 전극(112a)에 도전 접속되고, 각각 기판(111)의 기판 연장부(기판(112)의 외형보다도 주위로 연장되는 부분)에 레이아웃된 것이다.
절연 기재(121)의 배선 패턴(121a)이 형성되어 있는 표면과는 반대측 표면(도시 상면)에는, 상기 배선 패턴(121a)에 도전 접속된 접속 패드(123, 124, 125, 126)가 노출되어 있다. 그리고, 이들 접속 패드에 각종 전자 부품(127, 128)이 실장되어 있다. 접속 패드(123, 124)에는, 상술한 전자 부품 실장체(10P)가 실장되어 있다. 이 전자 부품 실장체(10P)는 가압 가열 헤드 등에 의해 가열된 상태에서 회로 기판(120)에 대하여 압착되어, 가압된다. 이것에 의해 열가소성 수지로 이루어지는 기재(13)의 표면 일부가 연화 또는 용해되어, 도전체(35, 36)와 접속 패드(123, 124)의 도전 접속 부분 주위를 열가소성 수지의 기재(13)가 덮어, 전자 부품 실장체(10P)와 절연 기재(121) 사이의 극간이 완전히 밀폐된다. 이와 같이 하면, 언더필 수지의 주입 작업이 불필요하기 때문에 실장 작업이 용이하게 되고, 또한, 보이드의 발생을 억제할 수 있기 때문에 실장 구조의 전기적 신뢰성을 높일 수 있다. 또, 상기 전자 부품 실장체(10P)의 도전체(35, 36)는 도 4에 나타내는 도전체 (16)와 표면 보호층(17)의 적층 구조물에 상당하는 것이다.
특히, 본 실시예의 회로 기판의 절연 기재(121)가 열가소성 수지로 구성되어 있는 경우, 전자 부품 실장체(10P)의 열가소성 수지 기재(13)와의 용착성이 양호하기 때문에, 충분한 유지력 및 밀봉 성능을 구비한 실장 구조를 얻을 수 있다.
(제 2 구성예)
다음에, 도 9를 참조하여 본 발명에 따른 전기 광학 장치의 제 2 구성예에 대하여 설명한다. 도 9는 본 구성예의 전기 광학 장치의 부분 단면 구성도이며, 전기 광학 장치의 전체 구성에 대해서는, 도 7의 B-B'선 단면 구조에 상당하는 도면이다.
전기 광학 장치(액정 표시 장치)(200)는 전기 광학 패널(210)과, 이것에 실장된 회로 기판(220)을 갖는다. 전기 광학 패널(210)은 상기 제 1 구성예의 전기 광학 패널(110)과 거의 마찬가지의 구조를 갖고, 기판(211, 212), 화소 전극(211a), 투명 전극(212a), 배향막(211b, 212b), 배선(211c), 밀봉재(213), 액정(전기 광학 물질)(214) 및 이방성 도전막(217)은 제 1 구성예에서 설명한 것과 마찬가지의 구성 부재이기 때문에 설명을 생략한다. 단, 본 구성예에서는, 회로 기판(220)이 도전 접속되는 입력 배선(211d)이 배선(211c)과는 별도 형성되어 있다.
또한, 회로 기판(220)에 있어서도, 절연 기재(221), 배선 패턴(221a), 접속 단자부(221b), 보호막(222), 접속 패드부(223, 224, 225, 226) 및 전자 부품(227, 228, 229)은 제 1 구성예에서 설명한 것과 마찬가지의 구성 부재이므로, 설명을 생 략한다.
이 구성예의 전기 광학 장치(200)에서는, 전기 광학 패널(210)을 구성하는 한쪽 기판(211)의 표면 상에 상기한 전자 부품 실장체(10P)가 직접 실장되어 있는 점에서, 앞선 구성예와는 다르게 되어 있다. 즉, 전자 부품 실장체(10P)는 상기와 마찬가지로 기판(211)의 기판 연장부 상에 레이아웃되어 이루어지는 배선(211c) 및 상기한 입력 배선(211d)에 대하여 도전체(35, 36)를 도전 접속시킨 상태에서 기판(211)에 직접 실장되어 있다. 기판(211)은 유리나 플라스틱 등으로 구성되지만, 본 실시예에서는, 전자 부품 실장체(10P)를 기판(211) 상에 배치하고, 가압 가열 상태로 하는 것에 따라, 열가소성 수지로 이루어지는 기재(13)의 표층부를 연화 또는 용융함으로써 기판(211)에 대하여 밀착 고정하고 있다.
그리고, 본 발명에 따른 전자 부품 실장체(10P)는 IC칩(10)의 범프(11)와 도전체(35, 36)가 고정밀도로 높은 신뢰성을 갖고 접속되어 있으므로, 전기 광학 장치(200)의 신뢰성 향상에 기여하는 것이다.
또한 본 발명에 따른 전자 부품 실장체(10P)는 전기 광학 패널(210)의 기판(211) 상에 직접 실장하는 것이 가능하기 때문에, 이방성 도전막을 이용하지 않고 실장할 수 있어, 실장 비용을 감소시킬 수 있고, 또한 효율적으로 실장할 수 있다.
(제 3 구성예)
다음에, 도 10을 참조하여 본 발명에 따른 전기 광학 장치의 제 3 구성예에 대하여 설명한다. 도 10은 본 구성예의 전기 광학 장치의 부분 단면 구성도이며, 전기 광학 장치의 전체 구성에 대해서는, 도 7의 B-B'선 단면 구조에 상당한다.
전기 광학 장치(액정 표시 장치)(300)는 전기 광학 패널(310)과, 이것에 실장된 회로 기판(320)을 갖는다. 전기 광학 패널(310)은 상기 제 1 구성예의 전기 광학 패널(110)과 거의 마찬가지의 구조를 갖고, 기판(311, 312), 투명 전극(311a), 화소 전극(312a), 배향막(311b, 312b), 배선(311c), 밀봉재(313), 액정(전기 광학 물질)(314) 및 이방성 도전막(317)은 제 1 구성예에서 설명한 것과 마찬가지의 구성 부재이기 때문에, 설명을 생략한다.
또한, 회로 기판(320)에 있어서도, 절연 기재(321), 배선 패턴(321a), 보호막(322), 접속 패드부(323, 325, 326) 및 전자 부품(327, 328)은 제 1 구성예에서 설명한 것과 마찬가지의 구성 부재이므로, 설명을 생략한다.
이 구성예의 전기 광학 장치(300)에서는, 전기 광학 패널(310)의 배선(311c)과, 회로 기판(320)의 접속 패드(323)에 전자 부품 실장체(10P)가 실장되고, 그 결과, 회로 기판(320)이 전자 부품 실장체(10P)를 통해 전기 광학 패널(310)에 접속된 형태로 되어있다. 도시예에서는, 전자 부품 실장체(10P)의 일단은 앞선 실시예 1과 같이 직접 회로 기판(320) 상에 실장되어 있고, 다른 일단은 이방성 도전막(317)을 통해 배선(311c)에 도전 접속되어 있다. 단, 전자 부품 실장체(10P)의 도전체(35)를 직접 배선(311c)에 접속하여도 좋은 것은 물론이다.
그리고, 본 발명에 따른 전자 부품 실장체(10P)는 IC칩(10)의 범프(11)와 도전체(35, 36)가 고정밀도로 높은 신뢰성을 갖고 접속되어 있으므로, 전기 광학 장치(300)의 신뢰성 향상에 기여하는 것이다.
(제 4 구성예)
다음에, 도 11을 참조하여 본 발명에 따른 전기 광학 장치의 제 4 구성예에 대하여 설명한다. 도 11은 본 구성예의 전기 광학 장치의 부분 단면 구성도이며, 전기 광학 장치의 전체 구성에 대해서는, 도 7의 B-B'선 단면 구조에 상당한다.
본 예의 전기 광학 장치(액정 표시 장치)(400)는 전기 광학 패널(410)과, 이것에 실장된 회로 기판(420)을 갖는다. 전기 광학 패널(410)은 상기 제 2 구성예의 전기 광학 패널(210)과 거의 마찬가지의 구조를 갖고, 기판(411, 412), 투명 전극(411a), 화소 전극(412a), 배향막(411b, 412b), 배선(411c), 밀봉재(413), 액정(전기 광학 물질)(414) 및 이방성 도전막(417)은 제 2 구성예에서 설명한 것과 마찬가지의 구성 부재이기 때문에, 설명을 생략한다.
또한, 회로 기판(420)에 있어서도, 절연 기재(421), 배선 패턴(421a), 접속 단자부(421b), 보호막(422), 접속 패드부(423, 424, 425, 426) 및, 전자 부품(427, 428, 429)은 제 2 구성예에서 설명한 것과 마찬가지의 구성 부재이므로, 설명을 생략한다.
이 구성예의 전기 광학 장치(400)에서는, 전기 광학 패널(410)을 구성하는 한쪽 기판(411)의 표면 상에 상기한 전자 부품 실장체(10P)가 직접 실장되어 있는 점에서, 제 1 구성예와는 다르고, 전자 부품 실장체(10P)의 IC칩 측 기재면에서 회로 기판(420)과 접속되어 있는 점에서 제 2 구성예와 다르다.
전자 부품 실장체(10P)는 상기와 마찬가지로 기판(411)의 기판 연장부 상에 연장되어 이루어지는 배선(411c)에 대하여 도전체(35)를 도전 접속시킨 상태에서 기판(411)에 직접 실장되어 있다. 기판(411)은 유리나 플라스틱 등으로 구성되지만, 본 실시예에서는, 전자 부품 실장체(10P)를 기판(411) 상에 배치하여, 가압 가열 상태로 함으로써, 열가소성 수지로 이루어지는 기재(13)의 표층부를 연화 또는 용융시킴으로써 기판(411)에 대하여 밀착 고정하고 있다.
또한, 전자 부품 실장체(10P)에는, 기재(13) 표면에 마련된 도전체(36)와 접속된 접속 패드부(36E)가 마련된다. 이 접속 패드부(36E)에는 회로 기판(420)의 접속 단자부(421b)가 도전 접속되어 있다. 본 구성예에서는, 전기 광학 패널(411)의 기판(411) 상에 전자 부품 실장체(10P)를 직접 실장하고, 이 전자 부품 실장체(10P)에 회로 기판(420)을 실장하고 있기 때문에, 전기 광학 패널(410)에 대한 실장이 한 번으로 끝난다고 하는 이점이 있다.
그리고, 본 발명에 따른 전자 부품 실장체(10P)는 IC칩(10)의 범프(11)와 도전체(35, 36)가 고정밀도로 높은 신뢰성을 갖고 접속되어 있으므로, 전기 광학 장치(400)의 신뢰성 향상에 기여한다. 또한 본 발명에 의한 전자 부품 실장체(10P)는 전기 광학 패널(410)의 기판(411) 상에 직접 실장하는 것이 가능하기 때문에, 이방성 도전막을 이용하지 않고 실장할 수 있어, 실장 비용을 감소시킬 수 있고, 또한 효율적으로 실장할 수 있다.
<전자기기>
다음에, 도 12 및 도 13을 참조하여, 본 발명에 따른 전자기기의 실시예에 대하여 설명한다. 본 실시예에서는, 상기 전기 광학 장치(액정 장치(200))를 표시 수단으로서 구비한 전자기기에 대하여 설명한다.
(제 1 구성예)
도 12는 본 실시예의 전자기기에 있어서의 액정 장치(200)에 대한 제어계(표시 제어계)의 전체 구성을 나타내는 개략 구성도이다. 여기에 나타내는 전자기기는 표시 정보 출력원(291)과, 표시 정보 처리 회로(292)와, 전원 회로(293)와, 타이밍 생성기(294)와, 광원 제어 회로(295)를 포함하는 표시 제어 회로(290)를 갖는다. 또한, 상기와 마찬가지의 액정 장치(200)에는, 상술한 구성을 갖는 액정 패널(210)을 구동하는 구동 회로(210D)가 마련된다. 이 구동 회로(210D)는, 상기한 바와 같이, 액정 패널(210)에 직접 실장되어 있는 전자 부품 실장체(10P)의 반도체 IC칩으로 구성되어 있다. 단, 구동 회로(210D)는 상기한 바와 같은 형태 외에, 패널 표면 상에 형성된 회로 패턴, 액정 패널에 도전 접속된 회로 기판에 실장된 반도체 IC칩 혹은 회로 패턴 등에 의해서도 구성할 수 있다.
표시 정보 출력원(291)은 ROM(Read only memory)나 RAM(Random Access Memory) 등으로 이루어지는 메모리와, 자기 기록 디스크나 광 기록 디스크 등으로 이루어지는 저장 유닛과, 디지털 화상 신호를 동조 출력하는 동조 회로를 구비하고, 타이밍 생성기(294)에 의해 생성된 각종 클록 신호에 근거해서, 소정 포맷의 화상 신호 등의 형태로 표시 정보를 표시 정보 처리 회로(292)로 공급하도록 구성되어 있다.
표시 정보 처리 회로(292)는 직렬-병렬 변환 회로, 증폭·반전 회로, 로테이 션 회로, 감마 보정 회로, 클램프 회로 등의 주지의 각종 회로를 구비하고, 입력한 표시 정보의 처리를 실행하여, 그 화상 정보를 클럭 신호 CLK와 함께 구동 회로(210D)로 공급한다. 구동 회로(210D)는 주사선 구동 회로, 신호선 구동 회로 및 검사 회로를 포함한다. 또한, 전원 회로(293)는 상술한 각 구성 요소에 각각 소정 전압을 공급한다.
광원 제어 회로(295)는 외부로부터 도입되는 제어 신호에 근거해서, 전원 회로(293)로부터 공급되는 전력을 조명 장치(280)의 광원부(281)(구체적으로는 발광 다이오드 등)에 공급한다. 이 광원 제어 회로(295)는 상기 제어 신호에 따라 광원부(281)의 각 광원의 점등/비점등을 제어한다. 또한, 각 광원의 휘도를 제어하는 것도 가능하다. 광원부(281)로부터 방출된 광은 도광판(282)을 거쳐 액정 패널(210)로 조사된다.
(제 2 구성예)
다음에, 도 13은 본 발명에 따른 전자기기의 일 실시예인 휴대 전화의 외관을 나타낸다. 이 전자기기(1300)는 표시부(1301), 조작부(1302), 수화부(1303) 및 송화부(1304)를 갖고 있고, 표시부(1301)는 상기한 액정 장치(200)에 의해 구성되고, 그에 따라 액정 패널(210)과 접속된 회로 기판(220)을 구비하고 있다. 그리고, 표시부(1301)의 표면에서, 회로 기판(220) 상의 IC칩에 의해 구동 제어되는 액정 패널(210)을 시인(是認)할 수 있도록 구성되어 있다.
또한, 본 발명은 상술한 도시예에만 한정되는 것이 아니라, 본 발명의 요지 를 일탈하지 않는 범위 내에서 여러 가지 변경을 가할 수 있는 것은 물론이다. 예컨대, 상기 전기 광학 장치는 패시브 매트릭스형 외에, 액티브 매트릭스형 액정 표시 장치(예컨대, TFT(박막 트랜지스터)나 TFD(박막 다이오드)를 스위칭 소자로서 구비한 액정 표시 장치)에도 마찬가지로 적용하는 것이 가능하다. 또한, 액정 표시 장치뿐만 아니라, 전계 발광 장치, 유기 전계 발광 장치, 플라즈마 디스플레이 장치, 전기 영동 디스플레이 장치, 전자 방출 소자를 이용한 장치(Field Emittion Display 및 Surface-Conduction Electron-Emitter Display) 등의 각종 전기 광학 장치에서도 본 발명에 대한 전자 부품 실장체 및 전기 광학 장치의 제조 방법을 마찬가지로 적용하는 것이 가능하다.
본 발명에 따르면, 전자 부품을 회로 기판 상에 실장하여 이루어지는 전자 부품 실장체를, 용이하고 저렴하며, 또한 높은 전기적 신뢰성을 갖도록 효율적으로 제조할 수 있는 방법을 제공할 수 있다.

Claims (17)

  1. 외부 실장 단자로서의 범프를 구비한 전자 부품을, 열가소성 수지로 이루어지는 기재에 실장한 전자 부품 실장체의 제조 방법으로서,
    상기 전자 부품을 기재에 대하여 가열 가압함으로써 상기 범프를 상기 기재에 매립하고, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 범프 매설 공정과,
    상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함하고,
    상기 기재로서, 그 두께가, 상기 전자 부품의 범프의, 상기 전자 부품의 표면으로부터의 돌출 높이와 동등하거나 또는 10㎛ 이하 두꺼운 것을 이용하는 것
    을 특징으로 하는 전자 부품 실장체의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 범프 매설 공정에서,
    상기 범프를 상기 기재에 매립한 후, 상기 전자 부품과 반대측의 기재 표면을 부분적으로 제거함으로써, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  5. 제 4 항에 있어서,
    상기 기재 표면을 부분적으로 제거하는 공정은 화학 연마 공정 또는 건식 에칭 공정인 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  6. 제 1, 4, 5 항 중 어느 한 항에 있어서,
    상기 도전체 형성 공정에서, 상기 도전체를 금속 도금법에 의해 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  7. 제 1, 4, 5 항 중 어느 한 항에 있어서,
    상기 도전체 형성 공정에 앞서, 상기 기재를 관통하여 노출된 범프의 일부를 포함하는 기재면 영역에 금속 하지막을 형성하는 공정을 더 갖는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  8. 외부 실장 단자로서의 범프를 구비한 전자 부품을, 열가소성 수지로 이루어지는 기재에 실장한 전자 부품 실장체의 제조 방법으로서,
    상기 전자 부품을 기재에 대하여 가열 가압함으로써 상기 범프를 상기 기재에 매립하고, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 범프 매설 공정과,
    상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함하며,
    상기 도전체 형성 공정에 앞서, 상기 기재를 관통하여 노출된 범프의 일부를 포함하는 기재면 영역에 금속 하지막을 형성하는 공정을 갖고, 상기 금속 하지막 상에, 전해 도금법에 의해 상기 도전체를 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  9. 외부 실장 단자로서의 범프를 구비한 전자 부품을, 열가소성 수지로 이루어지는 기재에 실장한 전자 부품 실장체의 제조 방법으로서,
    상기 전자 부품을 기재에 대하여 가열 가압함으로써 상기 범프를 상기 기재에 매립하고, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 범프 매설 공정과,
    상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함하며,
    상기 도전체를, 무전해 도금법에 의해 형성하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  10. 제 1, 8, 9 항 중 어느 한 항에 있어서,
    상기 도전체 형성 공정은,
    상기 범프의 일부가 노출된 기재면에 마스크재를 패턴 형성하는 공정과,
    상기 마스크재를 마스크로서 이용하여, 상기 기재 상에 상기 도전체를 선택적으로 배치하는 공정을 포함하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  11. 외부 실장 단자로서의 범프를 구비한 전자 부품을, 열가소성 수지로 이루어지는 기재에 실장한 전자 부품 실장체의 제조 방법으로서,
    상기 전자 부품을 기재에 대하여 가열 가압함으로써 상기 범프를 상기 기재에 매립하고, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 범프 매설 공정과,
    상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함하며,
    상기 도전체 형성 공정은,
    상기 범프의 일부가 노출된 기재면에 마스크재를 패턴 형성하는 공정과,
    상기 마스크재를 마스크로서 이용하여, 상기 기재 상에 상기 도전체를 선택적으로 배치하는 공정을 갖고,
    상기 마스크재를 패턴 형성하는 공정은 상기 기재 상에 포토 레지스트를 배치하는 공정과, 해당 포토 레지스트를 노광, 현상하는 공정을 포함하고 있고,
    상기 포토 레지스트의 노광을, 상기 기재를 관통하여 노출된 범프의 일부를 기준으로 해서 실행하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  12. 제 11 항에 있어서,
    상기 포토 레지스트를 노광할 때에, 상기 전자 부품에 마련된 기준 범프를 기준으로 해서 위치 정렬을 행하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  13. 외부 실장 단자로서의 범프를 구비한 전자 부품을, 열가소성 수지로 이루어지는 기재에 실장한 전자 부품 실장체의 제조 방법으로서,
    상기 전자 부품을 기재에 대하여 가열 가압함으로써 상기 범프를 상기 기재에 매립하고, 상기 범프의 일부를 상기 전자 부품과 반대측의 기재면에 노출시키는 범프 매설 공정과,
    상기 범프의 일부가 노출된 기재면에 도전 재료를 배치함으로써 상기 범프와 도전 접속된 도전체를 형성하는 도전체 형성 공정을 포함하며,
    상기 도전체 형성 공정은,
    상기 범프의 일부가 노출된 기재면에 마스크재를 패턴 형성하는 공정과,
    상기 마스크재를 마스크로서 이용하여, 상기 기재 상에 상기 도전체를 선택적으로 배치하는 공정을 갖고,
    상기 마스크재를 패턴 형성하는 공정은 상기 기재 상에 포토 레지스트를 배치하는 공정과, 해당 포토 레지스트를 노광, 현상하는 공정을 포함하고 있고,
    상기 포토 레지스트를 노광하기 위한 기준 마크를, 상기 기재를 관통하여 노출된 범프를 기준으로 해서 마련하는 것
    을 특징으로 하는 전자 부품 실장체의 제조 방법.
  14. 제 1, 8, 9, 11, 13 항 중 어느 한 항에 있어서,
    상기 범프 매설 공정에서, 상기 기재를 관통하여 노출되는 범프의 높이를 1㎛ 이상으로 하는 것을 특징으로 하는 전자 부품 실장체의 제조 방법.
  15. 제 12 항 또는 제 13 항에 있어서,
    상기 포토 레지스트를 배치하는 것에 앞서, 상기 기재를 관통하여 노출된 범프의 일부를 덮는 보호 부재를 형성하는 공정을 더 갖고, 또한 상기 보호 부재를 포함하는 상기 기재 상에 상기 포토 레지스트를 형성한 후에, 상기 보호 부재를 제거하는 공정을 갖고 있고,
    상기 보호 부재를 제거하는 것에 의해 노출된 상기 범프를 기준으로 해서, 상기 포토 레지스트의 노광을 행하는 것
    을 특징으로 하는 전자 부품 실장체의 제조 방법.
  16. 삭제
  17. 전자 부품 실장체가, 직접 또는 다른 회로 기판을 통해 실장되어 이루어지는 전기 광학 장치로서,
    상기 전자 부품 실장체는,
    일면 측에 도전체를 갖는 기재에, 외부 실장 단자로서의 범프를 구비한 전자 부품이 실장되어 이루어지고,
    상기 전자 부품의 범프는 상기 기재를 관통하여 반대측으로 노출되어 있고,
    상기 기재 표면에 노출된 범프와 상기 도전체는 금속 하지막을 통해 도전 접속되어 있는 것을 특징으로 하는 전기 광학 장치.
KR1020050028820A 2004-04-08 2005-04-07 전자 부품 실장체의 제조 방법 및 전기 광학 장치 Expired - Lifetime KR100707587B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00114117 2004-04-08
JP2004114117A JP3835460B2 (ja) 2004-04-08 2004-04-08 電子部品実装体の製造方法、及び電気光学装置

Publications (2)

Publication Number Publication Date
KR20060045552A KR20060045552A (ko) 2006-05-17
KR100707587B1 true KR100707587B1 (ko) 2007-04-13

Family

ID=35059543

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050028820A Expired - Lifetime KR100707587B1 (ko) 2004-04-08 2005-04-07 전자 부품 실장체의 제조 방법 및 전기 광학 장치

Country Status (5)

Country Link
US (1) US7422974B2 (ko)
JP (1) JP3835460B2 (ko)
KR (1) KR100707587B1 (ko)
CN (1) CN100450330C (ko)
TW (1) TWI281720B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8902603B2 (en) * 2004-02-06 2014-12-02 Carmen Rapisarda Solder and lead free electronic circuit and method of manufacturing same
KR100722624B1 (ko) * 2005-09-12 2007-05-28 삼성전기주식회사 칩 내장형 인쇄회로기판의 제조방법
KR100797698B1 (ko) * 2005-09-27 2008-01-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
JP4603522B2 (ja) * 2006-09-25 2010-12-22 エプソンイメージングデバイス株式会社 実装構造体、電気光学装置及び電子機器
CN102097334B (zh) * 2009-12-14 2013-10-16 日本特殊陶业株式会社 布线基板的制造方法及针脚排列装置
US9148957B2 (en) * 2011-03-04 2015-09-29 Sharp Kabushiki Kaisha Electronic circuit substrate, display device, and wiring substrate
KR101954985B1 (ko) * 2012-09-17 2019-03-08 삼성디스플레이 주식회사 디스플레이 장치
CN108398818B (zh) * 2017-02-06 2021-04-27 精工爱普生株式会社 电光装置以及电子设备
DE212020000719U1 (de) * 2020-03-06 2022-04-26 Murata Manufacturing Co., Ltd. Elektronische Vorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111574A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板およびその製造方法
JP2001093934A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000150701A (ja) * 1998-11-05 2000-05-30 Shinko Electric Ind Co Ltd 半導体装置並びにこれに用いる接続用基板及びその製造方法
US6762249B1 (en) * 1999-08-25 2004-07-13 Hitachi Chemical Company, Ltd. Wiring-connecting material and process for producing circuit board with the same
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP2003124259A (ja) 2001-10-15 2003-04-25 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP3960076B2 (ja) * 2002-02-27 2007-08-15 松下電器産業株式会社 電子部品実装方法
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2003324126A (ja) 2002-05-02 2003-11-14 Seiko Epson Corp 電子部品の実装構造、電子部品モジュール、および電子部品の実装方法
JP2005101506A (ja) * 2003-08-21 2005-04-14 Seiko Epson Corp 電子部品実装体の製造方法、電気光学装置の製造方法、電子部品実装体、電気光学装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08111574A (ja) * 1994-10-07 1996-04-30 Toshiba Corp 実装用印刷配線板およびその製造方法
JP2001093934A (ja) * 1999-09-20 2001-04-06 Matsushita Electric Ind Co Ltd 半導体部品実装済部品の製造方法、半導体部品実装済完成品の製造方法、及び半導体部品実装済完成品

Also Published As

Publication number Publication date
US7422974B2 (en) 2008-09-09
JP2005302869A (ja) 2005-10-27
TW200539364A (en) 2005-12-01
CN100450330C (zh) 2009-01-07
US20050224561A1 (en) 2005-10-13
TWI281720B (en) 2007-05-21
CN1681377A (zh) 2005-10-12
JP3835460B2 (ja) 2006-10-18
KR20060045552A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
JP4888462B2 (ja) 電子部品の実装構造
JPH08186336A (ja) 回路基板、駆動回路モジュール及びそれを用いた液晶表示装置並びにそれらの製造方法
US8127438B2 (en) Wiring substrate, method of manufacturing wiring substrate, and electronic apparatus
US20090197111A1 (en) Method of producing electro-optical device and electro-optical device
US8227914B2 (en) Mounting structure of electronic component
KR100707587B1 (ko) 전자 부품 실장체의 제조 방법 및 전기 광학 장치
JP5125314B2 (ja) 電子装置
KR100673278B1 (ko) 영상 장치 및 그 제조 방법
CN101373751B (zh) 电子器件及电子设备
JP2013030789A (ja) 実装構造体及び実装構造体の製造方法
JP5169071B2 (ja) 電子部品、電子装置、電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP4487875B2 (ja) 電子基板の製造方法及び電気光学装置の製造方法並びに電子機器の製造方法
KR20080053593A (ko) 표시 패널 및 그 제조 방법
KR100651002B1 (ko) 전자 부품의 제조 방법, 전기 광학 장치의 제조 방법,전자 부품, 전기 광학 장치
US7190073B2 (en) Circuit film with bump, film package using the same, and related fabrication methods
JP4247634B2 (ja) 電子部品実装体の製造方法、電気光学装置の製造方法
KR20010064618A (ko) 레이저를 이용한 유리 기판에서의 회로 소자 접합 및 탈착방법
JPH06224256A (ja) 半導体装置
KR100821602B1 (ko) 전자 기판과 그 제조 방법, 전기 광학 장치의 제조 방법,및 전자 기기의 제조 방법
JP2008159733A (ja) 電子部品実装体の製造方法、電子部品実装体、及び、電気光学装置の製造方法
JPH06180459A (ja) 液晶表示装置の実装構造及びその製造方法
JP2594874Y2 (ja) 液晶表示装置
JPH09244053A (ja) 液晶表示装置の製造方法及び液晶表示装置
JP2001237531A (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050407

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060731

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070222

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070406

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100323

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130321

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140319

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160318

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170302

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20190319

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190319

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20200318

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210324

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20230216

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20250217

Start annual number: 19

End annual number: 19