JP2009504392A - 支持体上に薄膜を転写する方法 - Google Patents
支持体上に薄膜を転写する方法 Download PDFInfo
- Publication number
- JP2009504392A JP2009504392A JP2008526524A JP2008526524A JP2009504392A JP 2009504392 A JP2009504392 A JP 2009504392A JP 2008526524 A JP2008526524 A JP 2008526524A JP 2008526524 A JP2008526524 A JP 2008526524A JP 2009504392 A JP2009504392 A JP 2009504392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- support
- transfer method
- thin layer
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000010409 thin film Substances 0.000 title claims abstract description 15
- 239000000463 material Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 229910052732 germanium Inorganic materials 0.000 claims description 50
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 49
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000005304 joining Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 3
- 239000007787 solid Substances 0.000 abstract description 2
- 239000010408 film Substances 0.000 abstract 5
- 239000010410 layer Substances 0.000 description 112
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 238000005498 polishing Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 150000002290 germanium Chemical class 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000002604 ultrasonography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
- Y10T156/109—Embedding of laminae within face of additional laminae
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
Abstract
本発明は、第１の支持体１８上に薄膜を転写する方法に関し、少なくとも一部が第１の材料の固体基板からもたらされるフィルム３を含む構造を供給するステップであって、フィルム３が、第１の材料の熱膨張率とは異なり、第１の支持体に近い熱膨張係数を有する第２の支持体６、１０に強固に接続され、方法がさらに、転写される薄膜を画定するフィルム３内部に脆化領域１４を形成するステップと、第２の支持体６、１０に強固に接続されたフィルム３を、第１の支持体１８に取り付けるステップと、脆化領域１４においてフィルム３を破断するステップとを含む。
Description
本発明は、支持体上に薄膜を転写する方法に関する。薄膜によって、典型的には、１μｍ未満の厚みを有する層が意味される。
支持体（例えば、基板）によって支持された特に薄層に形成される積層構造の製造の状況では、次の主なステップを含む方法によって、基板上に薄層を転写することが既に提案されている。すなわち、
例えば、所定の深さにガスを注入することによって、薄層を形成する材料からなる基板内に所定の深さで弱められた領域を形成するステップと、
例えば、分子接合によって、支持体上に注入された基板（ドナー基板と称する）を接合するステップと、
予め弱められた領域での破断（一般に、通常、２００℃〜６００℃の熱処理ステップの間）によって、薄層（弱められた領域とドナー基板の初期表面との間に配置された）から切断されたドナー基板と、薄層を支持する支持体とを分離するステップとである。
例えば、所定の深さにガスを注入することによって、薄層を形成する材料からなる基板内に所定の深さで弱められた領域を形成するステップと、
例えば、分子接合によって、支持体上に注入された基板（ドナー基板と称する）を接合するステップと、
予め弱められた領域での破断（一般に、通常、２００℃〜６００℃の熱処理ステップの間）によって、薄層（弱められた領域とドナー基板の初期表面との間に配置された）から切断されたドナー基板と、薄層を支持する支持体とを分離するステップとである。
この種の解決法は、例えば、仏国特許出願公開第２６８１４７２号に記載されており、それは、ＳＯＩ（シリコンオンインシュレータ）タイプの構造を得るために、絶縁シリコン酸化物（ＳｉＯ２）の薄層で被覆されたシリコン基板からなる支持体上に、シリコンの薄層を堆積するために使用される。
簡潔に上記された方法は、言及された状況において適用されることができるが、例えば、ドナー基板および支持体が、全く異なる機械特性を有するなら、様々な状況においてこの方法の従来の適用において、ある問題が生じる場合がある。
これは、特に、シリコンの薄層を、ある電子特性が有利なゲルマニウム（Ｇｅ）の薄層で置換することが必要とされる場合である（電気キャリアの移動度など、ゲルマニウム上に生成された回路の性能を向上する）。
予め言及された方法による構造（ＧｅＯＩと称せられ、ゲルマニウムオンインシュレータを表わす）のこの種の製造は、例えば、ＭＲＳ ｐｒｏｃｅｅｄｉｎｇｓ、８０９Ｂ４．４（２００４年）で、Ｆ．Ｌｅｔｅｒｔｒｅらによる論文「Ｇｅｒｍａｎｉｕｍ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ（ＧｅＯＩ） Ｓｔｒｕｃｔｕｒｅ Ｒｅａｌｉｚｅｄ ｂｙ ｔｈｅ Ｓｍａｒｔ Ｃｕｔ（商標） Ｔｅｃｈｎｏｌｏｇｙ」の主題である。
この例では、上記で言及された薄層転写方法の従来の適用は、熱処理による注入によって、弱められた領域においてそれらを分離することを目的として、ゲルマニウムが注入された基板上にシリコン基板を接合することをもたらす。しかし、この解決法は、使用される２つの材料の熱膨張率（シリコンについて２．６×１０−６／℃、およびゲルマニウムについて５．８×１０−６／℃）の大きな差のために問題である。破断の瞬間に、構造中に蓄積された応力が突然解放されると、一方どころか両方の基板の破損をもたらす可能性がある。
上で言及される論文は、また、ゲルマニウムの層中に注入を実行することを提案し、その厚みは、１ミクロンから数ミクロンまで変化することができ、標準シリコン基板（７５０μｍの厚み）の表面上にエピタキシャルで形成される。したがって、分離熱処理を受けた構造は、２つのシリコン基板の厚みと比較して、ゲルマニウムの小さな厚みのためにホモ構造として作用する。
しかし、この後者の解決法は、エピタキシャルゲルマニウム内の多くの転位およびより大きな粗さのために、電子的視点からそれほど有利ではない。
第２の材料の基板上に第１の材料の層を含む構造を生成するための他の知られている解決法は、第２の材料の基板と第１の材料の基板とのアセンブリ後に、第１の材料内で基板の化学機械的薄化を実行することである。しかし、この技術は、良好な均質の厚みで、約１ミクロンの厚みを有する層を得るために使用されることができない。この技術を使用すると、より薄くなると、残存層の厚みがより均質とならない。
これらの様々な問題を解決し、かつ特に、単純な実施、破断熱処理中の高い機械的強度、および得られた構造の良好な電気的結晶特性を兼ね備えた解決法を提案するために、本発明は、第１の材料の薄層を、第２の材料から形成される第１の支持体上に転写する薄膜転写方法を提供し、その方法は、次のステップを特徴とする。すなわち、
少なくとも一部が第１の材料のバルク基板からもたらされる層を含む構造を提供するステップであり、その層は、第１の材料の熱膨張率とは異なり、かつ第２の材料の熱膨張率に近い熱膨張率を有する第３の材料から形成される第２の支持体に取り付けられるステップと、
第１の材料の薄層が転写される構造に境界を定める所定の深さで、層内に埋設され弱められた領域を形成するステップと、
第２の支持体に取り付けられた層を、第１の支持体に接合するステップと、
少なくとも１つの熱処理ステップを含む、弱められた領域において層を破断するステップとである。
少なくとも一部が第１の材料のバルク基板からもたらされる層を含む構造を提供するステップであり、その層は、第１の材料の熱膨張率とは異なり、かつ第２の材料の熱膨張率に近い熱膨張率を有する第３の材料から形成される第２の支持体に取り付けられるステップと、
第１の材料の薄層が転写される構造に境界を定める所定の深さで、層内に埋設され弱められた領域を形成するステップと、
第２の支持体に取り付けられた層を、第１の支持体に接合するステップと、
少なくとも１つの熱処理ステップを含む、弱められた領域において層を破断するステップとである。
この種の方法では、第２の支持体は、転写される薄層の材料（第１の材料）とは無関係に、第１の支持体（第２の材料および第３の材料に対する同様の温度に関連する変化）との良好な機械的協働を提供する。
接合後に得られる構造の温度に応じる機械的挙動が、第２の支持体および第１の支持体によって課されるような層の厚みが、好ましい。層は、したがって、接合後に得られる構造の機械的温度挙動に関与しないほど十分に薄い。したがって、破断ステップは、この材料の性質が何でも良好な条件下で行なわれ、その結果、材料は、例えば、その電気特性に関して自由に選択されることができる。
本発明によれば、破断の瞬間に構造内に蓄積された応力の解放が、破断後に得られる構造のいずれも破損を引き起こさないように、使用される材料および厚み、特に、第１の材料の層の厚みが選択される。
破断ステップはまた、機械的負荷、機械力（ブレードの挿入、静止摩擦および／または曲げ、および／またはせん断力）、および／または超音波またはマイクロ波を適用するステップを含むことができ、弱められた領域を形成するステップは、１つまたは複数のガス種の注入によって行われることができる。
第１の材料の熱膨張率は、例えば、少なくとも１０％だけ各第２の材料および第３の材料の熱膨張率と異なる。
第２の材料の熱膨張率は、第３の材料の熱膨張率とは１０％未満だけ異なるように選択されることができる。接合後に得られた構造は、したがって、ホモ構造を構成すると考えられることができる。第２の材料は、例えば、第３の材料と同一である。
第２の支持体に取り付けられた層の厚みは、例えば、第２の支持体の厚みの１５％未満であり、接合ステップに起因する構造へのこの層のいかなる重大な機械的衝撃をも防ぎ、特に、熱処理中にこの構造に蓄積される弾性エネルギーを制限する。この厚みは、もちろん、構造内に存在する熱膨張率と、構造が耐えることができなければならない温度との差に応じて選択されなければならない。この温度が低いほど、第２の支持体に取り付けられた層はより厚くなることができる。同様に、熱膨張率差がより小さければ、この厚みはより大きくなることができる。
第２の材料は、例えば、シリコンである。第１の材料は、ゲルマニウムとすることができる。
第１の材料（破断前）の層の厚みは、例えば、１μｍ〜５０μｍである。
以下に記載された実施形態では、本方法は、例えば、高温（典型的には、１００℃〜２００℃）で、第２の支持体に第１の材料の固体プレートを接合する予備ステップを含むことが可能である。この場合、プレートから得られ、かつ第２の支持体に取り付けられた層は、例えば、化学機械的薄化（研削、その後の研磨として知られている方法によって達成されることができる）によって、第１の材料のプレートを薄くするステップによって得られることができる。
本方法は、さらに、破断後に、第２の支持体に取り付けられた残存する層（残存層）の一部上に第１の材料をエピタキシャル堆積するステップを含むことができる。残存層の結晶品質は、良好であり、エピタキシャル堆積された層の結晶品質も良好である。
したがって、エピタキシャル堆積された層は、例えば、次のステップによって、さらなる薄膜転写に使用されることができる。すなわち、
エピタキシャル層中に埋設され弱められた領域を形成するステップと、
エピタキシャル層を第３の支持体に接合するステップと、
弱められた領域においてエピタキシャル層を破断するステップとである。
エピタキシャル層中に埋設され弱められた領域を形成するステップと、
エピタキシャル層を第３の支持体に接合するステップと、
弱められた領域においてエピタキシャル層を破断するステップとである。
本方法の１つの可能な実行では、第２の支持体に取り付けられた層は、完全にバルク基板から得られる。これは、層全体が、非常に良好な結晶品質であることを確実にする。
他の可能な実行では、第２の支持体に取り付けられた層は、第１の材料のエピタキシャル層を含む。既に示されているように、これは、バルク基板から得られた部分による良好な結晶品質を保持することと同時に、残存層に基づいて薄層の連続転写を可能にする。
この場合、第２の支持体に取り付けられた層は、さらに、その結晶構造が第１の材料によって付与されるような厚みの第４の材料のエピタキシャル層を含むことができる。この層は、次いで、第１の材料の層の結晶品質を問題にすることなく、他の機能に使用され得る。
例えば、本方法は、停止層として第４の材料のエピタキシャル層を使用して、破断後、第１の材料のエピタキシャル層を取り除くステップを含むことができる。
本発明の他の特徴および利点は、図１から図６が、本発明の教示に従う方法の１つの例の様々なステップを表す添付の図面を参照して、次の記載に照らして明らかとなるであろう。
これらの図では、様々な層は、それらの記載を明確にするために、現実に直接比例せずに概略の厚みで示される。
本発明による方法の１つの例の様々なステップは、これらの図を参照して次に記載される。
この例は、図１に表わされるように、３８０℃でＳｉＨ４化学物質を使用して、例えば、ＰＥＣＶＤ（プラズマ化学気相成長法）によって、本明細書において、シリコン酸化物（ＳｉＯ２）の表面層４が堆積された２００ｍｍの典型的な直径および７５０μｍの厚みを有するバルクゲルマニウム（したがって、良好な結晶電気特性を有する）のプレート２を使用する。
表面層がない、または様々な種類の１つまたは複数の表面層を有するゲルマニウムプレート２が、代わりに使用され得る。
シリコン酸化物層４は、緻密化（例えば、窒素中で６００℃で１時間）によって調製され得る。ゲルマニウムプレート２−シリコン酸化物層４の構造は、次いで、例えば、化学洗浄および／または親水性接合のための化学機械的研磨によって、以下に記載される接合に関して準備される。
図１において表されたこの構造は、次いで、熱膨張率がゲルマニウムと異なる材料、例えば、シリコン（Ｓｉ）からなる基板６に接合され、支持体を形成する。シリコン（Ｓｉ）からなる基板６上には、層、例えば、熱酸化によって形成されたシリコン酸化物（ＳｉＯ２）の層８が形成され、以降の接合を促進する（酸化物／酸化物接合は、よく実証された技術である）。
シリコン基板６（ここで、介在するシリコン酸化物層４、８とともに適用可能）上のゲルマニウムプレート２のアセンブリは、図２において接合する間を表される。
この接合は、例えば、２００℃で２時間のオーブンで強固にされ得る。
この接合は、有利には、例えば、１００℃〜２００℃の高温で実行されることができ、以降の熱処理および特に破断熱処理によって生成される応力の一部を補償することができる応力を、構造内生成し、それによって、破損の危険を低減する。
ゲルマニウムプレート２は、次いで、研削、その後の化学機械的研磨、および適切な場合には化学エッチング（研磨は、良好な最終粗さを生成し、化学エッチングは、研削によって生成された欠陥を取り除く）の組み合わせによって薄くされることが好ましい。構造の完全性を保証すれば（特に、構造のあまりにも高い温度上昇を必要としなければ）、他の薄化技術が使用されることができる。
ゲルマニウムの最終厚みは、ゲルマニウム／シリコンアセンブリの機械的挙動が、本質的にシリコン６によって影響されるようになっていなければならず、その結果、温度に応じたアセンブリの機械的挙動は、ホモ構造の機械的挙動に類似し、以降の熱処理の間、および特に破断熱処理の間（さらに特に構造の破断の瞬間に）に、構造内に蓄積された弾性エネルギーが、構造破損をもたらさないようにより正確になる。１μｍ〜５０μｍ、例えば、２０μｍの厚みは、このゲルマニウム層のために典型的に選択される。
図３に表わされた構造が、次いで得られ、この構造は、したがって本質的に、支持体を形成する基板６（ここでは、２００ｍｍの直径の基板のための７５０μｍの典型的な厚みを有するシリコン）、シリコン酸化物の中間層１０（上記で言及された２つのシリコン酸化物層４、８のアセンブリに相当する）、厚みが低減された、例えば数ミクロンから数十ミクロンの厚み、例えば２０μｍの厚みの薄くされたゲルマニウム層３からなる。
それを生成するために使用される工程のために、薄くされたゲルマニウム層３の粗さおよび結晶構造は、バルクゲルマニウム基板に近く、したがって、ゲルマニウムの薄くされた層３から、以下に記載されるように形成された薄層の結晶および電気的特性は、特に良好である。
以下に説明されるように、薄くされたゲルマニウム層３の低減された厚み、および支持体を形成するシリコン基板６へのその接合は、それにもかかわらず、バルクゲルマニウム基板とは異なる機械的挙動を有する構造を生成し、以下に記載される分離ステップで使用される場合、有利となるであろう。
さらに、ゲルマニウムよりシリコンの熱伝導率が高いために、この（ゲルマニウム／シリコン）構造は、ゲルマニウム基板を使用する解決法より以降の技術ステップの間に、より良好な熱の排出を示す。
したがって、記載された図３において表された構造は、次に記載されるように、薄層、ここでは、ゲルマニウムの転写を可能にする特に有利なドナー構造を構成する。
薄層（本質的に、本明細書で記載された例におけるシリコン基板）を受ける支持体に接合する前に、予め生成されかつ、図３に表わされた構造は、次のステップを行うことにより準備されることができる。すなわち、
従来どおり、例えば、ＰＥＣＶＤによって二酸化ケイ素（ＳｉＯ２）の層を堆積するステップと、
４００℃〜６００℃で１時間、窒素中でシリコン酸化物層を任意に緻密化するステップと、
洗浄および／または化学機械研磨ステップ（親水性接合との適合性を向上するために）とである。
従来どおり、例えば、ＰＥＣＶＤによって二酸化ケイ素（ＳｉＯ２）の層を堆積するステップと、
４００℃〜６００℃で１時間、窒素中でシリコン酸化物層を任意に緻密化するステップと、
洗浄および／または化学機械研磨ステップ（親水性接合との適合性を向上するために）とである。
あるいは、もちろん、いかなる酸化物でも必ずしも堆積することはできず、薄層を受ける支持体にそれを直接接合するために、ゲルマニウム表面を調製する。
弱められた領域１４は、転写される薄膜の厚みに相当する深さ（一般に、約数百ナノメータ程度、例えば、数十ナノメータ〜１０００ｎｍ）で、例えば、ガス種、ここでは、水素イオン（Ｈ＋）を数ｋｅＶ〜２５０ｋｅＶのエネルギーで、３×１０１６〜７×１０１６Ｈ＋／ｃｍ２のドーズレートで、典型的には、１００ｋｅＶの注入エネルギーおよび５×１０１６Ｈ＋／ｃｍ２のドーズレートでの注入によって、薄くされたゲルマニウム層３内に生成され、約７００ｎｍの注入深さが得られる。
注入ステップは、シリコン酸化物層（ＳｉＯ２）層の形成後、および、例えば、表面を洗浄する前に行なわれる。
この注入ステップ後に、および適用可能なこれらの準備ステップの場合に、ドナー構造は、したがって、図４に示される。
その構造は、次いで、（薄くされたゲルマニウム層３、つまり、注入を受けた表面に堆積されたシリコン酸化物層１２によって）、例えば、薄層が転写される支持体に対する親水性接合によって接合され、ここで、支持体は、主として、シリコン基板１８（一般には、２００ｍｍの厚みの基板に関して厚み約７５０μｍの）からなり、シリコン酸化物（ＳｉＯ２）層１６によって被覆される。
したがって、図５に表わされたアセンブリが得られ、そのアセンブリは、弱められた領域１４に破断を形成するために、一般的には、２００℃〜５００℃（ここでは、例えば、３３０℃で）で熱処理ステップを受ける。
これは、シリコン酸化物層１６によって被覆されたシリコン基板１８によって形成された支持体を分離し、シリコン基板は、これ以降、ゲルマニウム（薄くされた層３からもたらされる）の薄層２２を支持し、図６に表わされるように、この転写された薄層からドナー構造が剥離される。
薄くされたゲルマニウム層３は、シリコン基板６、１８（少なくとも約１〜１０程度の比率で図中に実際に図示される）比較して薄いため、また２つの基板６、１８（ここでは、同じ材料から作られる）の機械的適合性（ここでは、熱膨張の観点から）のため、上記に言及される（および図５に表わされる）アセンブリは、ホモ構造として本質的に作用し、したがって、多大な破損の危険なしに、破断熱処理ステップの間に良好な機械的挙動を示す。
破断の瞬間に構造内に蓄積された弾性エネルギーの解放は制御され、破断後に得られる構造の破損をもたらさない。
この薄膜２２が、薄くされたゲルマニウム層３に由来し、その電気的特性は、既に述べられたように、初期のゲルマニウムプレートの電気的特性に近いので、弱められた領域の破断（したがって、図５のアセンブリの分離）ステップ後、したがって、シリコン酸化物層２４で被覆されたシリコン基板１８は、良好な電気的特性を有するゲルマニウムの薄膜２２を支持する。
したがって、研磨や熱アニールタイプの仕上げ処理を終了した後に適用可能な場合に、特に有益なゲルマニウム層の電気的特性を有するＧｅＯＩ（つまり、絶縁体上のゲルマニウムの）のプレートが得られる。
主としてシリコン基板６および残存するゲルマニウム層２０（薄層２２から剥離された薄くされたゲルマニウム層３）からなるドナー構造は、次いで、この場合に残存層２０から得られたゲルマニウムの新しい薄層の転写のために、ドナー構造として再び使用されるために、（例えば、研削および／または研磨技術によって）再利用され得る（これは、薄層２２から剥離された場合でさえ、ドナー構造は、図３において予め表されるように本質的に構成されるからである）。
１つの有利な実行可能性によれば、薄くされた層３またはドナー構造のゲルマニウムの残存層２０は、その構造上にゲルマニウムのエピタキシャル成長のための種として役立つことができる。薄くされた（または残存）層の結晶品質のために、このエピタキシャル層の結晶品質は、バルクゲルマニウム基板の結晶品質に近いであろう。したがって、薄層転写工程は、エピタキシャル層を使用して繰り返され得る。
あるいは、（薄くされた層３または残存層２０上に）エピタキシャルで連続的に反復してゲルマニウム（数ミクロン、例えば２μｍの厚みに）およびシリコン（典型的には、数ナノメータの厚みに）が生成されて、これら２つの材料の交互スタック、Ｓｉ／Ｇｅ／Ｓｉ／Ｇｅなどを生成することができる。
エピタキシャルシリコン層は、非常に薄いので、ゲルマニウムは、良好な結晶品質が、エピタキシャルゲルマニウム層内で維持されるように、その格子定数を付与する。
他方、エピタキシャル層および初期のゲルマニウム層３、２０の組み合わされた厚みは、シリコン基板によって付与されるように得られる構造の温度に応じて、機械的挙動には十分に小さいままでなければならない。
この変形例は、連続転写中に停止層として薄いシリコン層を使用することができる。
下記の工程も使用され得る。すなわち、
注入は、その層において、転写される薄膜を画定するために、スタック（外部層）の頂部に配置されたゲルマニウムのエピタキシャル層で達成され、
上記されるように、薄膜は、転写され、
外部ゲルマニウム層の残りは、選択エッチング（例えば、Ｈ２Ｏ２エッチング）によって取り除かれ、
シリコン停止層は、次いで、選択エッチング（例えば、ＴＭＡＨ（テトラメチルアンモニウム水酸化物）を使用すること）によって取り除かれ、
工程は、次のゲルマニウム層で繰り返される。
注入は、その層において、転写される薄膜を画定するために、スタック（外部層）の頂部に配置されたゲルマニウムのエピタキシャル層で達成され、
上記されるように、薄膜は、転写され、
外部ゲルマニウム層の残りは、選択エッチング（例えば、Ｈ２Ｏ２エッチング）によって取り除かれ、
シリコン停止層は、次いで、選択エッチング（例えば、ＴＭＡＨ（テトラメチルアンモニウム水酸化物）を使用すること）によって取り除かれ、
工程は、次のゲルマニウム層で繰り返される。
本方法は、破断後の研磨の使用、したがって、通常生じる不均質な厚みを回避する。
記載された例は、本発明の可能な実施形態のみを構成し、本発明は、それら実施形態に限定されない。
Claims (20)
- 第１の材料の薄層（２２）を、第２の材料から形成される第１の支持体（１８、２４）上に転写する薄膜転写方法であって、
少なくとも一部が第１の材料のバルク基板からもたらされる層（３）を含む構造を提供するステップを含み、層（３）が、第１の材料の熱膨張率とは異なり、かつ第２の材料の熱膨張率に近い熱膨張率を有する第３の材料から形成される第２の支持体（６、１０）に取り付けられ、前記薄膜転写方法がさらに、
第１の材料の薄層（２２）が転写される構造に境界を定める所定の深さで、層（３）内に埋設され弱められた領域（１４）を形成するステップと、
第２の支持体（６、１０）に取り付けられた層（３）を、第１の支持体（１８、２４）に接合するステップと、
少なくとも１つの熱処理ステップを含む、弱められた領域（１４）において層（３）を破断するステップとを含むことを特徴とする、方法。 - 層（３）の厚みが、接合後に得られる構造の温度に応じる機械的挙動が、第２の支持体（６、１０）および第１の支持体によって付与されるようなものである、請求項１に記載の薄層転写方法。
- 破断ステップが、さらに、機械的負荷を加えるステップを含む、請求項１または２に記載の薄層転写方法。
- 埋設され弱められた領域を形成するステップが、少なくとも１つのガス種を注入することにより行なわれる、請求項１から３のいずれか一項に記載の薄層転写方法。
- 第１の材料の熱膨張率が、第２の材料および第３の材料の各熱膨張率と少なくとも１０％だけ異なる、請求項１から４のいずれか一項に記載の薄層転写方法。
- 第２の材料の熱膨張率が、第３の材料の熱膨張率と１０％未満だけ異なる、請求項１から５のいずれか一項に記載の薄層転写方法。
- 第２の材料が、第３の材料と同一である、請求項６に記載の薄層転写方法。
- 第２の支持体（６、１０）に取り付けられた層（３）の厚みが、第２の支持体（６、１０）の厚みの１５％未満である、請求項１から７のいずれか一項に記載の薄層転写方法。
- 第２の材料が、シリコンである、請求項１から８のいずれか一項に記載の薄層転写方法。
- 第１の材料が、ゲルマニウムである、請求項１から９のいずれか一項に記載の薄層転写方法。
- 層の厚みが、１μｍ〜５０μｍである、請求項１から１０のいずれか一項に記載の薄層転写方法。
- 第１の材料のバルクプレート（２）を第２の支持体（６、８）に接合する予備ステップを含む、請求項１から１１のいずれか一項に記載の薄層転写方法。
- 接合する予備ステップが、１００℃〜２００℃の温度で行なわれる、請求項１２に記載の薄層転写方法。
- 第２の支持体（６、１０）に取り付けられた層（３）を得るために、前記第１の材料のバルクプレート（２）を薄くするステップを含む、請求項１２または１３に記載の薄層転写方法。
- 破断後に第２の支持体（６）に取り付けられた残存する層（３）の部分（２０）上に第１の材料をエピタキシャル堆積するステップを含む、請求項１から１４のいずれか一項に記載の薄層転写方法。
- エピタキシャル層内に埋設され弱められた領域を形成するステップと、
エピタキシャル層を第３の支持体に接合するステップと、
弱められた領域においてエピタキシャル層を破断するステップとを含む、請求項１５に記載の薄層転写方法。 - 第２の支持体に取り付けられた層が、完全にバルク基板から得られる、請求項１から１６のいずれか一項に記載の薄層転写方法。
- 第２の支持体に取り付けられた層が、第１の材料のエピタキシャル層を含む、請求項１から１７のいずれか一項に記載の薄層転写方法。
- 第２の支持体に取り付けられた層が、第４の材料のエピタキシャル層の結晶構造が第１の材料によって付与されるような厚みの第４の材料のエピタキシャル層を含む、請求項１８に記載の薄層転写方法。
- 停止層として第４の材料のエピタキシャル層を使用して、破断後の第１の材料のエピタキシャル層を取り除くステップを含む、請求項１８に記載の薄層転写方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0508555A FR2889887B1 (fr) | 2005-08-16 | 2005-08-16 | Procede de report d'une couche mince sur un support |
| FR0508555 | 2005-08-16 | ||
| PCT/FR2006/001945 WO2007020351A1 (fr) | 2005-08-16 | 2006-08-11 | Procédé de report d'une couche mince sur un support |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009504392A true JP2009504392A (ja) | 2009-02-05 |
| JP2009504392A5 JP2009504392A5 (ja) | 2010-10-21 |
| JP5258564B2 JP5258564B2 (ja) | 2013-08-07 |
Family
ID=36591309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008526524A Expired - Fee Related JP5258564B2 (ja) | 2005-08-16 | 2006-08-11 | 支持体上に薄膜を転写する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8142593B2 (ja) |
| EP (1) | EP1922752B1 (ja) |
| JP (1) | JP5258564B2 (ja) |
| FR (1) | FR2889887B1 (ja) |
| WO (1) | WO2007020351A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2773261B1 (fr) * | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| FR2848336B1 (fr) * | 2002-12-09 | 2005-10-28 | Commissariat Energie Atomique | Procede de realisation d'une structure contrainte destinee a etre dissociee |
| FR2856844B1 (fr) * | 2003-06-24 | 2006-02-17 | Commissariat Energie Atomique | Circuit integre sur puce de hautes performances |
| FR2861497B1 (fr) * | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| FR2891281B1 (fr) | 2005-09-28 | 2007-12-28 | Commissariat Energie Atomique | Procede de fabrication d'un element en couches minces. |
| FR2910179B1 (fr) | 2006-12-19 | 2009-03-13 | Commissariat Energie Atomique | PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART |
| JP4290745B2 (ja) * | 2007-03-16 | 2009-07-08 | 豊田合成株式会社 | Ｉｉｉ−ｖ族半導体素子の製造方法 |
| FR2947098A1 (fr) * | 2009-06-18 | 2010-12-24 | Commissariat Energie Atomique | Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince |
| DE102009053262A1 (de) * | 2009-11-13 | 2011-05-19 | Institut Für Solarenergieforschung Gmbh | Verfahren zum Bilden von dünnen Halbleiterschichtsubstraten sowie Verfahren zum Herstellen eines Halbleiterbauelements, insbesondere einer Solarzelle, mit einem solchen Halbleiterschichtsubstrat |
| US8367519B2 (en) * | 2009-12-30 | 2013-02-05 | Memc Electronic Materials, Inc. | Method for the preparation of a multi-layered crystalline structure |
| US9257339B2 (en) * | 2012-05-04 | 2016-02-09 | Silicon Genesis Corporation | Techniques for forming optoelectronic devices |
| US8735219B2 (en) | 2012-08-30 | 2014-05-27 | Ziptronix, Inc. | Heterogeneous annealing method and device |
| JP6042994B2 (ja) * | 2012-10-26 | 2016-12-14 | アールエフエイチアイシー コーポレイション | 信頼性および動作寿命を改善した半導体デバイスならびにその製造方法 |
| US9356188B2 (en) | 2013-09-06 | 2016-05-31 | Veeco Instruments, Inc. | Tensile separation of a semiconducting stack |
| KR102180089B1 (ko) | 2013-12-30 | 2020-11-18 | 삼성디스플레이 주식회사 | 플렉서블 기판의 제조 방법 및 이를 이용하는 표시장치의 제조 방법 |
| KR101889352B1 (ko) | 2016-09-13 | 2018-08-20 | 한국과학기술연구원 | 변형된 저마늄을 포함하는 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자 |
| FR3074608B1 (fr) * | 2017-12-05 | 2019-12-06 | Soitec | Procede de preparation d'un residu de substrat donneur, substrat obtenu a l'issu de ce procede, et utilisation d'un tel susbtrat |
| FR3079346B1 (fr) * | 2018-03-26 | 2020-05-29 | Soitec | Procede de fabrication d'un substrat donneur pour le transfert d'une couche piezoelectrique, et procede de transfert d'une telle couche piezoelectrique |
| WO2020061234A1 (en) * | 2018-09-19 | 2020-03-26 | Akash Systems, Inc. | Systems and methods for satellite communication |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020025604A1 (en) * | 2000-08-30 | 2002-02-28 | Sandip Tiwari | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| JP2004343052A (ja) * | 2003-01-29 | 2004-12-02 | Soi Tec Silicon On Insulator Technologies | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 |
| JP2008505482A (ja) * | 2004-06-29 | 2008-02-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法 |
Family Cites Families (247)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3915757A (en) | 1972-08-09 | 1975-10-28 | Niels N Engel | Ion plating method and product therefrom |
| US3913520A (en) | 1972-08-14 | 1975-10-21 | Precision Thin Film Corp | High vacuum deposition apparatus |
| US3993909A (en) | 1973-03-16 | 1976-11-23 | U.S. Philips Corporation | Substrate holder for etching thin films |
| FR2245779B1 (ja) | 1973-09-28 | 1978-02-10 | Cit Alcatel | |
| US3901423A (en) | 1973-11-26 | 1975-08-26 | Purdue Research Foundation | Method for fracturing crystalline materials |
| US4170662A (en) | 1974-11-05 | 1979-10-09 | Eastman Kodak Company | Plasma plating |
| US4121334A (en) | 1974-12-17 | 1978-10-24 | P. R. Mallory & Co. Inc. | Application of field-assisted bonding to the mass production of silicon type pressure transducers |
| US3957107A (en) | 1975-02-27 | 1976-05-18 | The United States Of America As Represented By The Secretary Of The Air Force | Thermal switch |
| US4039416A (en) | 1975-04-21 | 1977-08-02 | White Gerald W | Gasless ion plating |
| GB1542299A (en) | 1976-03-23 | 1979-03-14 | Warner Lambert Co | Blade shields |
| US4028149A (en) | 1976-06-30 | 1977-06-07 | Ibm Corporation | Process for forming monocrystalline silicon carbide on silicon substrates |
| US4074139A (en) | 1976-12-27 | 1978-02-14 | Rca Corporation | Apparatus and method for maskless ion implantation |
| US4108751A (en) | 1977-06-06 | 1978-08-22 | King William J | Ion beam implantation-sputtering |
| US4179324A (en) | 1977-11-28 | 1979-12-18 | Spire Corporation | Process for fabricating thin film and glass sheet laminate |
| DE2849184A1 (de) | 1978-11-13 | 1980-05-22 | Bbc Brown Boveri & Cie | Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung |
| JPS55104057A (en) | 1979-02-02 | 1980-08-09 | Hitachi Ltd | Ion implantation device |
| US4324631A (en) | 1979-07-23 | 1982-04-13 | Spin Physics, Inc. | Magnetron sputtering of magnetic materials |
| CH640886A5 (de) | 1979-08-02 | 1984-01-31 | Balzers Hochvakuum | Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen. |
| US4244348A (en) | 1979-09-10 | 1981-01-13 | Atlantic Richfield Company | Process for cleaving crystalline materials |
| FR2506344B2 (fr) | 1980-02-01 | 1986-07-11 | Commissariat Energie Atomique | Procede de dopage de semi-conducteurs |
| FR2475068B1 (fr) | 1980-02-01 | 1986-05-16 | Commissariat Energie Atomique | Procede de dopage de semi-conducteurs |
| US4471003A (en) | 1980-11-25 | 1984-09-11 | Cann Gordon L | Magnetoplasmadynamic apparatus and process for the separation and deposition of materials |
| FR2501727A1 (fr) | 1981-03-13 | 1982-09-17 | Vide Traitement | Procede de traitements thermochimiques de metaux par bombardement ionique |
| US4361600A (en) | 1981-11-12 | 1982-11-30 | General Electric Company | Method of making integrated circuits |
| US4412868A (en) | 1981-12-23 | 1983-11-01 | General Electric Company | Method of making integrated circuits utilizing ion implantation and selective epitaxial growth |
| US4486247A (en) | 1982-06-21 | 1984-12-04 | Westinghouse Electric Corp. | Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof |
| FR2529383A1 (fr) | 1982-06-24 | 1983-12-30 | Commissariat Energie Atomique | Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris |
| FR2537768A1 (fr) | 1982-12-08 | 1984-06-15 | Commissariat Energie Atomique | Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques |
| FR2537777A1 (fr) | 1982-12-10 | 1984-06-15 | Commissariat Energie Atomique | Procede et dispositif d'implantation de particules dans un solide |
| DE3246480A1 (de) | 1982-12-15 | 1984-06-20 | Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen | Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite |
| US4500563A (en) | 1982-12-15 | 1985-02-19 | Pacific Western Systems, Inc. | Independently variably controlled pulsed R.F. plasma chemical vapor processing |
| US4468309A (en) | 1983-04-22 | 1984-08-28 | White Engineering Corporation | Method for resisting galling |
| GB2144343A (en) | 1983-08-02 | 1985-03-06 | Standard Telephones Cables Ltd | Optical fibre manufacture |
| US4567505A (en) | 1983-10-27 | 1986-01-28 | The Board Of Trustees Of The Leland Stanford Junior University | Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like |
| JPS6088535U (ja) | 1983-11-24 | 1985-06-18 | 住友電気工業株式会社 | 半導体ウエハ |
| FR2558263B1 (fr) | 1984-01-12 | 1986-04-25 | Commissariat Energie Atomique | Accelerometre directif et son procede de fabrication par microlithographie |
| GB2155024A (en) | 1984-03-03 | 1985-09-18 | Standard Telephones Cables Ltd | Surface treatment of plastics materials |
| FR2563377B1 (fr) | 1984-04-19 | 1987-01-23 | Commissariat Energie Atomique | Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique |
| US4542863A (en) | 1984-07-23 | 1985-09-24 | Larson Edwin L | Pipe-thread sealing tape reel with tape retarding element |
| US4566403A (en) | 1985-01-30 | 1986-01-28 | Sovonics Solar Systems | Apparatus for microwave glow discharge deposition |
| US4837172A (en) | 1986-07-18 | 1989-06-06 | Matsushita Electric Industrial Co., Ltd. | Method for removing impurities existing in semiconductor substrate |
| US4717683A (en) | 1986-09-23 | 1988-01-05 | Motorola Inc. | CMOS process |
| US4764394A (en) | 1987-01-20 | 1988-08-16 | Wisconsin Alumni Research Foundation | Method and apparatus for plasma source ion implantation |
| JPS63254762A (ja) | 1987-04-13 | 1988-10-21 | Nissan Motor Co Ltd | Ｃｍｏｓ半導体装置 |
| US4847792A (en) | 1987-05-04 | 1989-07-11 | Texas Instruments Incorporated | Process and apparatus for detecting aberrations in production process operations |
| SE458398B (sv) | 1987-05-27 | 1989-03-20 | H Biverot | Ljusdetekterande och ljusriktningsbestaemmande anordning |
| FR2616590B1 (fr) | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
| US4956698A (en) | 1987-07-29 | 1990-09-11 | The United States Of America As Represented By The Department Of Commerce | Group III-V compound semiconductor device having p-region formed by Be and Group V ions |
| US4846928A (en) | 1987-08-04 | 1989-07-11 | Texas Instruments, Incorporated | Process and apparatus for detecting aberrations in production process operations |
| US4887005A (en) | 1987-09-15 | 1989-12-12 | Rough J Kirkwood H | Multiple electrode plasma reactor power distribution system |
| US5015353A (en) | 1987-09-30 | 1991-05-14 | The United States Of America As Represented By The Secretary Of The Navy | Method for producing substoichiometric silicon nitride of preselected proportions |
| US5138422A (en) | 1987-10-27 | 1992-08-11 | Nippondenso Co., Ltd. | Semiconductor device which includes multiple isolated semiconductor segments on one chip |
| GB8725497D0 (en) | 1987-10-30 | 1987-12-02 | Atomic Energy Authority Uk | Isolation of silicon |
| US5200805A (en) | 1987-12-28 | 1993-04-06 | Hughes Aircraft Company | Silicon carbide:metal carbide alloy semiconductor and method of making the same |
| US4904610A (en) | 1988-01-27 | 1990-02-27 | General Instrument Corporation | Wafer level process for fabricating passivated semiconductor devices |
| DE3803424C2 (de) | 1988-02-05 | 1995-05-18 | Gsf Forschungszentrum Umwelt | Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben |
| JP2666945B2 (ja) | 1988-02-08 | 1997-10-22 | 株式会社東芝 | 半導体装置の製造方法 |
| US4894709A (en) | 1988-03-09 | 1990-01-16 | Massachusetts Institute Of Technology | Forced-convection, liquid-cooled, microchannel heat sinks |
| US4853250A (en) | 1988-05-11 | 1989-08-01 | Universite De Sherbrooke | Process of depositing particulate material on a substrate |
| NL8802028A (nl) | 1988-08-16 | 1990-03-16 | Philips Nv | Werkwijze voor het vervaardigen van een inrichting. |
| JP2670623B2 (ja) | 1988-09-19 | 1997-10-29 | アネルバ株式会社 | マイクロ波プラズマ処理装置 |
| US4952273A (en) | 1988-09-21 | 1990-08-28 | Microscience, Inc. | Plasma generation in electron cyclotron resonance |
| US4996077A (en) | 1988-10-07 | 1991-02-26 | Texas Instruments Incorporated | Distributed ECR remote plasma processing and apparatus |
| US4891329A (en) | 1988-11-29 | 1990-01-02 | University Of North Carolina | Method of forming a nonsilicon semiconductor on insulator structure |
| NL8900388A (nl) | 1989-02-17 | 1990-09-17 | Philips Nv | Werkwijze voor het verbinden van twee voorwerpen. |
| JPH02302044A (ja) | 1989-05-16 | 1990-12-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4929566A (en) | 1989-07-06 | 1990-05-29 | Harris Corporation | Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth |
| JPH0355822A (ja) | 1989-07-25 | 1991-03-11 | Shin Etsu Handotai Co Ltd | 半導体素子形成用基板の製造方法 |
| US4948458A (en) | 1989-08-14 | 1990-08-14 | Lam Research Corporation | Method and apparatus for producing magnetically-coupled planar plasma |
| US5036023A (en) | 1989-08-16 | 1991-07-30 | At&T Bell Laboratories | Rapid thermal processing method of making a semiconductor device |
| US5013681A (en) | 1989-09-29 | 1991-05-07 | The United States Of America As Represented By The Secretary Of The Navy | Method of producing a thin silicon-on-insulator layer |
| US5310446A (en) | 1990-01-10 | 1994-05-10 | Ricoh Company, Ltd. | Method for producing semiconductor film |
| JPH0650738B2 (ja) | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US5034343A (en) | 1990-03-08 | 1991-07-23 | Harris Corporation | Manufacturing ultra-thin wafer using a handle wafer |
| CN1018844B (zh) | 1990-06-02 | 1992-10-28 | 中国科学院兰州化学物理研究所 | 防锈干膜润滑剂 |
| JPH0719739B2 (ja) | 1990-09-10 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハの製造方法 |
| US5198371A (en) | 1990-09-24 | 1993-03-30 | Biota Corp. | Method of making silicon material with enhanced surface mobility by hydrogen ion implantation |
| US5618739A (en) | 1990-11-15 | 1997-04-08 | Seiko Instruments Inc. | Method of making light valve device using semiconductive composite substrate |
| US5300788A (en) | 1991-01-18 | 1994-04-05 | Kopin Corporation | Light emitting diode bars and arrays and method of making same |
| GB2251546B (en) | 1991-01-11 | 1994-05-11 | Philips Electronic Associated | An electrical kettle |
| DE4106288C2 (de) | 1991-02-28 | 2001-05-31 | Bosch Gmbh Robert | Sensor zur Messung von Drücken oder Beschleunigungen |
| JP2812405B2 (ja) | 1991-03-15 | 1998-10-22 | 信越半導体株式会社 | 半導体基板の製造方法 |
| US5110748A (en) | 1991-03-28 | 1992-05-05 | Honeywell Inc. | Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display |
| US5442205A (en) | 1991-04-24 | 1995-08-15 | At&T Corp. | Semiconductor heterostructure devices with strained semiconductor layers |
| US5256581A (en) | 1991-08-28 | 1993-10-26 | Motorola, Inc. | Silicon film with improved thickness control |
| FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
| JP3416163B2 (ja) | 1992-01-31 | 2003-06-16 | キヤノン株式会社 | 半導体基板及びその作製方法 |
| JPH05235312A (ja) | 1992-02-19 | 1993-09-10 | Fujitsu Ltd | 半導体基板及びその製造方法 |
| US5614019A (en) | 1992-06-08 | 1997-03-25 | Air Products And Chemicals, Inc. | Method for the growth of industrial crystals |
| US5234535A (en) | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| WO1994017558A1 (en) | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
| US5400458A (en) | 1993-03-31 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Brush segment for industrial brushes |
| FR2714524B1 (fr) | 1993-12-23 | 1996-01-26 | Commissariat Energie Atomique | Procede de realisation d'une structure en relief sur un support en materiau semiconducteur |
| US5611316A (en) | 1993-12-28 | 1997-03-18 | Honda Giken Kogyo Kabushiki Kaisha | Gas fuel supply mechanism for gas combustion engine |
| DE4400985C1 (de) | 1994-01-14 | 1995-05-11 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
| FR2715502B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Structure présentant des cavités et procédé de réalisation d'une telle structure. |
| FR2715503B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation. |
| FR2715501B1 (fr) | 1994-01-26 | 1996-04-05 | Commissariat Energie Atomique | Procédé de dépôt de lames semiconductrices sur un support. |
| JP3293736B2 (ja) | 1996-02-28 | 2002-06-17 | キヤノン株式会社 | 半導体基板の作製方法および貼り合わせ基体 |
| US5880010A (en) | 1994-07-12 | 1999-03-09 | Sun Microsystems, Inc. | Ultrathin electronics |
| JPH0851103A (ja) | 1994-08-08 | 1996-02-20 | Fuji Electric Co Ltd | 薄膜の生成方法 |
| US5524339A (en) | 1994-09-19 | 1996-06-11 | Martin Marietta Corporation | Method for protecting gallium arsenide mmic air bridge structures |
| FR2725074B1 (fr) | 1994-09-22 | 1996-12-20 | Commissariat Energie Atomique | Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat |
| US5567654A (en) | 1994-09-28 | 1996-10-22 | International Business Machines Corporation | Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging |
| DE69502709T2 (de) | 1994-10-18 | 1998-12-24 | Philips Electronics N.V., Eindhoven | Verfahren und herstellung einer dünnen silizium-oxid-schicht |
| WO1996015550A1 (en) | 1994-11-10 | 1996-05-23 | Lawrence Semiconductor Research Laboratory, Inc. | Silicon-germanium-carbon compositions and processes thereof |
| DE69526485T2 (de) | 1994-12-12 | 2002-12-19 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung vergrabener Oxidschichten |
| JP3381443B2 (ja) | 1995-02-02 | 2003-02-24 | ソニー株式会社 | 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法 |
| FR2736934B1 (fr) | 1995-07-21 | 1997-08-22 | Commissariat Energie Atomique | Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche |
| FR2738671B1 (fr) | 1995-09-13 | 1997-10-10 | Commissariat Energie Atomique | Procede de fabrication de films minces a materiau semiconducteur |
| CN1132223C (zh) | 1995-10-06 | 2003-12-24 | 佳能株式会社 | 半导体衬底及其制造方法 |
| FR2744285B1 (fr) | 1996-01-25 | 1998-03-06 | Commissariat Energie Atomique | Procede de transfert d'une couche mince d'un substrat initial sur un substrat final |
| FR2747506B1 (fr) | 1996-04-11 | 1998-05-15 | Commissariat Energie Atomique | Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques |
| FR2748851B1 (fr) | 1996-05-15 | 1998-08-07 | Commissariat Energie Atomique | Procede de realisation d'une couche mince de materiau semiconducteur |
| FR2748850B1 (fr) | 1996-05-15 | 1998-07-24 | Commissariat Energie Atomique | Procede de realisation d'un film mince de materiau solide et applications de ce procede |
| US5863832A (en) | 1996-06-28 | 1999-01-26 | Intel Corporation | Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system |
| US5897331A (en) | 1996-11-08 | 1999-04-27 | Midwest Research Institute | High efficiency low cost thin film silicon solar cell design and method for making |
| US6127199A (en) | 1996-11-12 | 2000-10-03 | Seiko Epson Corporation | Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device |
| SG65697A1 (en) | 1996-11-15 | 1999-06-22 | Canon Kk | Process for producing semiconductor article |
| US6054363A (en) | 1996-11-15 | 2000-04-25 | Canon Kabushiki Kaisha | Method of manufacturing semiconductor article |
| DE19648501A1 (de) | 1996-11-22 | 1998-05-28 | Max Planck Gesellschaft | Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer |
| KR100232886B1 (ko) | 1996-11-23 | 1999-12-01 | 김영환 | Soi 웨이퍼 제조방법 |
| DE19648759A1 (de) | 1996-11-25 | 1998-05-28 | Max Planck Gesellschaft | Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur |
| FR2756847B1 (fr) | 1996-12-09 | 1999-01-08 | Commissariat Energie Atomique | Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique |
| CA2225131C (en) | 1996-12-18 | 2002-01-01 | Canon Kabushiki Kaisha | Process for producing semiconductor article |
| FR2758907B1 (fr) | 1997-01-27 | 1999-05-07 | Commissariat Energie Atomique | Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique |
| JP3114643B2 (ja) | 1997-02-20 | 2000-12-04 | 日本電気株式会社 | 半導体基板の構造および製造方法 |
| JPH10275752A (ja) | 1997-03-28 | 1998-10-13 | Ube Ind Ltd | 張合わせウエハ−及びその製造方法、基板 |
| US6013954A (en) | 1997-03-31 | 2000-01-11 | Nec Corporation | Semiconductor wafer having distortion-free alignment regions |
| US6251754B1 (en) | 1997-05-09 | 2001-06-26 | Denso Corporation | Semiconductor substrate manufacturing method |
| US6033974A (en) * | 1997-05-12 | 2000-03-07 | Silicon Genesis Corporation | Method for controlled cleaving process |
| US6162705A (en) | 1997-05-12 | 2000-12-19 | Silicon Genesis Corporation | Controlled cleavage process and resulting device using beta annealing |
| US5877070A (en) | 1997-05-31 | 1999-03-02 | Max-Planck Society | Method for the transfer of thin layers of monocrystalline material to a desirable substrate |
| US6150239A (en) | 1997-05-31 | 2000-11-21 | Max Planck Society | Method for the transfer of thin layers monocrystalline material onto a desirable substrate |
| JP4473349B2 (ja) | 1997-06-30 | 2010-06-02 | マクス−プランク−ゲゼルシャフト ツル フォルデルング デル ヴァイセンシャフト エー ファウ | 層状構造体製造方法、及び半導体基板 |
| US6054369A (en) | 1997-06-30 | 2000-04-25 | Intersil Corporation | Lifetime control for semiconductor devices |
| US6097096A (en) | 1997-07-11 | 2000-08-01 | Advanced Micro Devices | Metal attachment method and structure for attaching substrates at low temperatures |
| US6534380B1 (en) | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| US6316820B1 (en) | 1997-07-25 | 2001-11-13 | Hughes Electronics Corporation | Passivation layer and process for semiconductor devices |
| US6103599A (en) | 1997-07-25 | 2000-08-15 | Silicon Genesis Corporation | Planarizing technique for multilayered substrates |
| EP0895282A3 (en) | 1997-07-30 | 2000-01-26 | Canon Kabushiki Kaisha | Method of preparing a SOI substrate by using a bonding process, and SOI substrate produced by the same |
| FR2767416B1 (fr) | 1997-08-12 | 1999-10-01 | Commissariat Energie Atomique | Procede de fabrication d'un film mince de materiau solide |
| FR2767604B1 (fr) | 1997-08-19 | 2000-12-01 | Commissariat Energie Atomique | Procede de traitement pour le collage moleculaire et le decollage de deux structures |
| US5882987A (en) | 1997-08-26 | 1999-03-16 | International Business Machines Corporation | Smart-cut process for the production of thin semiconductor material films |
| JP3697034B2 (ja) | 1997-08-26 | 2005-09-21 | キヤノン株式会社 | 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ |
| US5981400A (en) | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| US5920764A (en) | 1997-09-30 | 1999-07-06 | International Business Machines Corporation | Process for restoring rejected wafers in line for reuse as new |
| JP2998724B2 (ja) | 1997-11-10 | 2000-01-11 | 日本電気株式会社 | 張り合わせｓｏｉ基板の製造方法 |
| FR2771852B1 (fr) | 1997-12-02 | 1999-12-31 | Commissariat Energie Atomique | Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final |
| FR2773261B1 (fr) | 1997-12-30 | 2000-01-28 | Commissariat Energie Atomique | Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions |
| JP3501642B2 (ja) | 1997-12-26 | 2004-03-02 | キヤノン株式会社 | 基板処理方法 |
| US6418999B1 (en) | 1997-12-26 | 2002-07-16 | Cannon Kabushiki Kaisha | Sample separating apparatus and method, and substrate manufacturing method |
| US6071795A (en) | 1998-01-23 | 2000-06-06 | The Regents Of The University Of California | Separation of thin films from transparent substrates by selective optical processing |
| FR2774510B1 (fr) | 1998-02-02 | 2001-10-26 | Soitec Silicon On Insulator | Procede de traitement de substrats, notamment semi-conducteurs |
| MY118019A (en) | 1998-02-18 | 2004-08-30 | Canon Kk | Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof |
| JPH11307747A (ja) | 1998-04-17 | 1999-11-05 | Nec Corp | Ｓｏｉ基板およびその製造方法 |
| US6057212A (en) | 1998-05-04 | 2000-05-02 | International Business Machines Corporation | Method for making bonded metal back-plane substrates |
| US5909627A (en) | 1998-05-18 | 1999-06-01 | Philips Electronics North America Corporation | Process for production of thin layers of semiconductor material |
| DE19840421C2 (de) | 1998-06-22 | 2000-05-31 | Fraunhofer Ges Forschung | Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung |
| US6054370A (en) | 1998-06-30 | 2000-04-25 | Intel Corporation | Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer |
| US6271101B1 (en) | 1998-07-29 | 2001-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Process for production of SOI substrate and process for production of semiconductor device |
| US6118181A (en) | 1998-07-29 | 2000-09-12 | Agilent Technologies, Inc. | System and method for bonding wafers |
| FR2781925B1 (fr) * | 1998-07-30 | 2001-11-23 | Commissariat Energie Atomique | Transfert selectif d'elements d'un support vers un autre support |
| EP0989593A3 (en) | 1998-09-25 | 2002-01-02 | Canon Kabushiki Kaisha | Substrate separating apparatus and method, and substrate manufacturing method |
| FR2784795B1 (fr) | 1998-10-16 | 2000-12-01 | Commissariat Energie Atomique | Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure |
| FR2784800B1 (fr) | 1998-10-20 | 2000-12-01 | Commissariat Energie Atomique | Procede de realisation de composants passifs et actifs sur un meme substrat isolant |
| US6276345B1 (en) | 1998-12-23 | 2001-08-21 | Kohler Co. | Dual fuel system for an internal combustion engine |
| US6346458B1 (en) | 1998-12-31 | 2002-02-12 | Robert W. Bower | Transposed split of ion cut materials |
| FR2789518B1 (fr) | 1999-02-10 | 2003-06-20 | Commissariat Energie Atomique | Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure |
| GB2347230B (en) | 1999-02-23 | 2003-04-16 | Marconi Electronic Syst Ltd | Optical slow-wave modulator |
| JP3532788B2 (ja) | 1999-04-13 | 2004-05-31 | 唯知 須賀 | 半導体装置及びその製造方法 |
| AU4481100A (en) | 1999-04-21 | 2000-11-02 | Silicon Genesis Corporation | Treatment method of cleaved film for the manufacture of substrates |
| JP2001015721A (ja) | 1999-04-30 | 2001-01-19 | Canon Inc | 複合部材の分離方法及び薄膜の製造方法 |
| US6310387B1 (en) | 1999-05-03 | 2001-10-30 | Silicon Wave, Inc. | Integrated circuit inductor with high self-resonance frequency |
| US6664169B1 (en) | 1999-06-08 | 2003-12-16 | Canon Kabushiki Kaisha | Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus |
| US6362082B1 (en) | 1999-06-28 | 2002-03-26 | Intel Corporation | Methodology for control of short channel effects in MOS transistors |
| FR2796491B1 (fr) | 1999-07-12 | 2001-08-31 | Commissariat Energie Atomique | Procede de decollement de deux elements et dispositif pour sa mise en oeuvre |
| US6323108B1 (en) | 1999-07-27 | 2001-11-27 | The United States Of America As Represented By The Secretary Of The Navy | Fabrication ultra-thin bonded semiconductor layers |
| US6287940B1 (en) | 1999-08-02 | 2001-09-11 | Honeywell International Inc. | Dual wafer attachment process |
| FR2797347B1 (fr) | 1999-08-04 | 2001-11-23 | Commissariat Energie Atomique | Procede de transfert d'une couche mince comportant une etape de surfragililisation |
| US6263941B1 (en) | 1999-08-10 | 2001-07-24 | Silicon Genesis Corporation | Nozzle for cleaving substrates |
| EP1212787B1 (en) | 1999-08-10 | 2014-10-08 | Silicon Genesis Corporation | A cleaving process to fabricate multilayered substrates using low implantation doses |
| EP1077475A3 (en) | 1999-08-11 | 2003-04-02 | Applied Materials, Inc. | Method of micromachining a multi-part cavity |
| US6500694B1 (en) | 2000-03-22 | 2002-12-31 | Ziptronix, Inc. | Three dimensional device integration method and integrated device |
| KR100413789B1 (ko) | 1999-11-01 | 2003-12-31 | 삼성전자주식회사 | 고진공 패키징 마이크로자이로스코프 및 그 제조방법 |
| DE19958803C1 (de) | 1999-12-07 | 2001-08-30 | Fraunhofer Ges Forschung | Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung |
| JP2001196566A (ja) | 2000-01-07 | 2001-07-19 | Sony Corp | 半導体基板およびその製造方法 |
| US6306720B1 (en) | 2000-01-10 | 2001-10-23 | United Microelectronics Corp. | Method for forming capacitor of mixed-mode device |
| JP3975634B2 (ja) | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
| US6521477B1 (en) | 2000-02-02 | 2003-02-18 | Raytheon Company | Vacuum package fabrication of integrated circuit components |
| US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
| US6586841B1 (en) | 2000-02-23 | 2003-07-01 | Onix Microsystems, Inc. | Mechanical landing pad formed on the underside of a MEMS device |
| US6548375B1 (en) | 2000-03-16 | 2003-04-15 | Hughes Electronics Corporation | Method of preparing silicon-on-insulator substrates particularly suited for microwave applications |
| WO2001080308A2 (fr) | 2000-04-14 | 2001-10-25 | S.O.I.Tec Silicon On Insulator Technologies | Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s) |
| FR2809867B1 (fr) | 2000-05-30 | 2003-10-24 | Commissariat Energie Atomique | Substrat fragilise et procede de fabrication d'un tel substrat |
| JP2002016150A (ja) | 2000-06-29 | 2002-01-18 | Nec Corp | 半導体記憶装置及びその製造方法 |
| US6407929B1 (en) | 2000-06-29 | 2002-06-18 | Intel Corporation | Electronic package having embedded capacitors and method of fabrication therefor |
| FR2811807B1 (fr) * | 2000-07-12 | 2003-07-04 | Commissariat Energie Atomique | Procede de decoupage d'un bloc de materiau et de formation d'un film mince |
| FR2816445B1 (fr) | 2000-11-06 | 2003-07-25 | Commissariat Energie Atomique | Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible |
| FR2818010B1 (fr) | 2000-12-08 | 2003-09-05 | Commissariat Energie Atomique | Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses |
| US7139947B2 (en) | 2000-12-22 | 2006-11-21 | Intel Corporation | Test access port |
| FR2819099B1 (fr) | 2000-12-28 | 2003-09-26 | Commissariat Energie Atomique | Procede de realisation d'une structure empilee |
| US6774010B2 (en) | 2001-01-25 | 2004-08-10 | International Business Machines Corporation | Transferable device-containing layer for silicon-on-insulator applications |
| JP2002270553A (ja) | 2001-03-13 | 2002-09-20 | Mitsubishi Gas Chem Co Inc | 電子部品の製造法 |
| JP2002305293A (ja) | 2001-04-06 | 2002-10-18 | Canon Inc | 半導体部材の製造方法及び半導体装置の製造方法 |
| US6734762B2 (en) | 2001-04-09 | 2004-05-11 | Motorola, Inc. | MEMS resonators and method for manufacturing MEMS resonators |
| FR2823373B1 (fr) | 2001-04-10 | 2005-02-04 | Soitec Silicon On Insulator | Dispositif de coupe de couche d'un substrat, et procede associe |
| FR2823596B1 (fr) | 2001-04-13 | 2004-08-20 | Commissariat Energie Atomique | Substrat ou structure demontable et procede de realisation |
| FR2823599B1 (fr) * | 2001-04-13 | 2004-12-17 | Commissariat Energie Atomique | Substrat demomtable a tenue mecanique controlee et procede de realisation |
| US6759282B2 (en) | 2001-06-12 | 2004-07-06 | International Business Machines Corporation | Method and structure for buried circuits and devices |
| FR2828428B1 (fr) | 2001-08-07 | 2003-10-17 | Soitec Silicon On Insulator | Dispositif de decollement de substrats et procede associe |
| US6744114B2 (en) | 2001-08-29 | 2004-06-01 | Honeywell International Inc. | Package with integrated inductor and/or capacitor |
| US6593212B1 (en) | 2001-10-29 | 2003-07-15 | The United States Of America As Represented By The Secretary Of The Navy | Method for making electro-optical devices using a hydrogenion splitting technique |
| DE10153319B4 (de) | 2001-10-29 | 2011-02-17 | austriamicrosystems AG, Schloss Premstätten | Mikrosensor |
| FR2833106B1 (fr) | 2001-12-03 | 2005-02-25 | St Microelectronics Sa | Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant |
| KR100442105B1 (ko) | 2001-12-03 | 2004-07-27 | 삼성전자주식회사 | 소이형 기판 형성 방법 |
| FR2834820B1 (fr) | 2002-01-16 | 2005-03-18 | Procede de clivage de couches d'une tranche de materiau | |
| FR2835097B1 (fr) | 2002-01-23 | 2005-10-14 | Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil | |
| US6887769B2 (en) | 2002-02-06 | 2005-05-03 | Intel Corporation | Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same |
| US6762076B2 (en) | 2002-02-20 | 2004-07-13 | Intel Corporation | Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices |
| US6596569B1 (en) | 2002-03-15 | 2003-07-22 | Lucent Technologies Inc. | Thin film transistors |
| US6607969B1 (en) | 2002-03-18 | 2003-08-19 | The United States Of America As Represented By The Secretary Of The Navy | Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques |
| US6767749B2 (en) | 2002-04-22 | 2004-07-27 | The United States Of America As Represented By The Secretary Of The Navy | Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting |
| US6632082B1 (en) | 2002-05-01 | 2003-10-14 | Colibri Corporation | Lighter and method of use |
| US6645831B1 (en) | 2002-05-07 | 2003-11-11 | Intel Corporation | Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide |
| US7157119B2 (en) * | 2002-06-25 | 2007-01-02 | Ppg Industries Ohio, Inc. | Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates |
| US7018910B2 (en) | 2002-07-09 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Transfer of a thin layer from a wafer comprising a buffer layer |
| US7535100B2 (en) | 2002-07-12 | 2009-05-19 | The United States Of America As Represented By The Secretary Of The Navy | Wafer bonding of thinned electronic materials and circuits to high performance substrates |
| KR100511656B1 (ko) | 2002-08-10 | 2005-09-07 | 주식회사 실트론 | 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼 |
| JP4199504B2 (ja) | 2002-09-24 | 2008-12-17 | イーグル工業株式会社 | 摺動部品及びその製造方法 |
| EP1403684A1 (en) | 2002-09-30 | 2004-03-31 | Corning Incorporated | High-speed optical modulator |
| US7176108B2 (en) | 2002-11-07 | 2007-02-13 | Soitec Silicon On Insulator | Method of detaching a thin film at moderate temperature after co-implantation |
| FR2847076B1 (fr) | 2002-11-07 | 2005-02-18 | Soitec Silicon On Insulator | Procede de detachement d'une couche mince a temperature moderee apres co-implantation |
| FR2847075B1 (fr) | 2002-11-07 | 2005-02-18 | Commissariat Energie Atomique | Procede de formation d'une zone fragile dans un substrat par co-implantation |
| FR2848337B1 (fr) | 2002-12-09 | 2005-09-09 | Commissariat Energie Atomique | Procede de realisation d'une structure complexe par assemblage de structures contraintes |
| US20040126708A1 (en) | 2002-12-31 | 2004-07-01 | 3M Innovative Properties Company | Method for modifying the surface of a polymeric substrate |
| CN100483666C (zh) | 2003-01-07 | 2009-04-29 | S.O.I.Tec绝缘体上硅技术公司 | 施主晶片以及重复利用晶片的方法和剥离有用层的方法 |
| US6995427B2 (en) * | 2003-01-29 | 2006-02-07 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same |
| US7071077B2 (en) | 2003-03-26 | 2006-07-04 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for preparing a bonding surface of a semiconductor layer of a wafer |
| US7109092B2 (en) | 2003-05-19 | 2006-09-19 | Ziptronix, Inc. | Method of room temperature covalent bonding |
| US20040262686A1 (en) | 2003-06-26 | 2004-12-30 | Mohamad Shaheen | Layer transfer technique |
| JP2007500435A (ja) | 2003-07-29 | 2007-01-11 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 共注入と熱アニールによって特性の改善された薄層を得るための方法 |
| US7279369B2 (en) | 2003-08-21 | 2007-10-09 | Intel Corporation | Germanium on insulator fabrication via epitaxial germanium bonding |
| US20050067377A1 (en) | 2003-09-25 | 2005-03-31 | Ryan Lei | Germanium-on-insulator fabrication utilizing wafer bonding |
| FR2861497B1 (fr) | 2003-10-28 | 2006-02-10 | Soitec Silicon On Insulator | Procede de transfert catastrophique d'une couche fine apres co-implantation |
| US6975562B2 (en) | 2003-12-05 | 2005-12-13 | Timex Group B.V. | Wearable electronic device with mode operation indicator |
| US7772087B2 (en) * | 2003-12-19 | 2010-08-10 | Commissariat A L'energie Atomique | Method of catastrophic transfer of a thin film after co-implantation |
-
2005
- 2005-08-16 FR FR0508555A patent/FR2889887B1/fr not_active Expired - Fee Related
-
2006
- 2006-08-11 US US12/063,808 patent/US8142593B2/en not_active Expired - Fee Related
- 2006-08-11 EP EP06794326.6A patent/EP1922752B1/fr not_active Not-in-force
- 2006-08-11 WO PCT/FR2006/001945 patent/WO2007020351A1/fr active Application Filing
- 2006-08-11 JP JP2008526524A patent/JP5258564B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020025604A1 (en) * | 2000-08-30 | 2002-02-28 | Sandip Tiwari | Low temperature semiconductor layering and three-dimensional electronic circuits using the layering |
| JP2004343052A (ja) * | 2003-01-29 | 2004-12-02 | Soi Tec Silicon On Insulator Technologies | 絶縁体上に歪み結晶層を製造する方法、前記方法による半導体構造及び製造された半導体構造 |
| JP2004335642A (ja) * | 2003-05-06 | 2004-11-25 | Canon Inc | 基板およびその製造方法 |
| JP2008505482A (ja) * | 2004-06-29 | 2008-02-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・ゲルマニウム・バッファで絶縁体上に歪みＳｉ／ＳｉＧｅを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2889887A1 (fr) | 2007-02-23 |
| US20090120568A1 (en) | 2009-05-14 |
| FR2889887B1 (fr) | 2007-11-09 |
| JP5258564B2 (ja) | 2013-08-07 |
| EP1922752A1 (fr) | 2008-05-21 |
| EP1922752B1 (fr) | 2015-11-04 |
| US8142593B2 (en) | 2012-03-27 |
| WO2007020351A1 (fr) | 2007-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5258564B2 (ja) | 支持体上に薄膜を転写する方法 | |
| KR101568890B1 (ko) | 컴포지트 구조물 위에 에피택시얼하게 성장된 층을 제조하는 방법 | |
| KR100745700B1 (ko) | 가압을 이용한 박막 제조방법 | |
| KR100743557B1 (ko) | 조절된 내부 응력을 가지는 다층 구조체 및, 그러한구조체를 제조하는 방법 | |
| CN101714505B (zh) | 应用硬化剂对应变材料层的松弛 | |
| US7833877B2 (en) | Method for producing a semiconductor substrate | |
| EP2608252B1 (fr) | Méthode de fabrication d'une structure souple par transfert de couches et stucture correspondante | |
| JP2009111381A (ja) | 微細な埋め込み絶縁層を有するｓｏｉ基板 | |
| US20120223419A1 (en) | Method for controlling the distribution of stresses in a semiconductor-on-insulator type structure and corresponding structure | |
| JP2012134459A (ja) | 基板をへき開する方法 | |
| TWI430339B (zh) | 用於製備一多層結晶結構之方法 | |
| US7018484B1 (en) | Semiconductor-on-insulator silicon wafer and method of formation | |
| JP2006527480A (ja) | 自立を誘発することによって薄肉化された極薄層の製造方法 | |
| CN102084478A (zh) | 制造包括注入离子步骤以稳定粘接键合界面的结构的方法 | |
| JP5053252B2 (ja) | 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法 | |
| JP2012519372A (ja) | ドナー基板の引張り応力状態を低減させることを目的としたヘテロ構造を製造する方法 | |
| US20230073003A1 (en) | Method for preparing the remainder of a donor substrate, substrate produced by said method, and use of such a substrate | |
| US20240030061A1 (en) | Donor substrate for the transfer of a thin layer and associated transfer method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090313 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20111205 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20111212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120327 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120621 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120628 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130218 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130326 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130423 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160502 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5258564 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |