JP2009246853A - 電子機器、電子機器のｉｃ内部構成部のばらつき調整方法およびｉｃ - Google Patents

Abstract

【課題】経年変化や使用環境に応じた適切な調整を行う。
【解決手段】第１のＩＣには、内部構成部についての事前取得調整データが記憶される不揮発性メモリと、不揮発性メモリと、外部との間に設けられるインターフェース部とを備える。第２のＩＣは、第１のＩＣのインターフェース部が接続される信号処理プロセッサと、テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを備える。信号処理プロセッサは、実使用調整データの生成の指示に応じて、不揮発性メモリから事前取得調整データを読み出し、その事前取得調整データから実使用調整データの初期値を生成して、インターフェース部に送り、その後、検出部からの判定情報に基づいて、実使用調整データを更新した更新実使用調整データを生成して、インターフェース部に送る処理を繰り返す。
【選択図】図１

Description

この発明は、例えばテレビ信号の受信機などの電子機器、当該電子機器のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）内部構成部のばらつき調整方法およびＩＣに関する。

例えばテレビ放送受信機のチューナのフロントエンド部においては、同調回路のトラッキングフィルタでの同調周波数調整やゲイン調整、映像中間周波数用のバンドパスフィルタのイメージ妨害除去特性の調整など、各種の調整が必要である。

例えば、一般に可変容量ダイオードは、ＩＣ化した場合、特性を揃えることができるが、コイルはＩＣ化できないので、インダクタンスがばらついてしまう。この結果、同調用のコイルのインダクタンスのばらつきにより、同調回路の同調周波数にトラッキングエラーが生じてしまう。

従来、トラッキングエラーの調整は、空芯コイルを手調整することで行なわれていたが、空芯コイルが大きいため小型化ができない、また、調整に人手が必要であるなどの問題があった。

この問題を解決するものとして、例えば特許文献１（特開平１１−１６８３９９号公報参照）には、受信周波数毎のトラッキングエラーの調整データ（可変容量ダイオードに供給する調整データ）を不揮発性メモリに格納しておき、それを用いてトラッキングエラーを自動調整する受信機が提供されている。

すなわち、実際の受信機において、受信周波数毎に、その受信感度が最大となるように、可変容量ダイオードに供給する同調用データを調整して最適値を求め、それをトラッキングエラーの事前取得調整データとして不揮発性メモリに格納しておく。そして、使用者により選択された受信周波数毎に、不揮発性メモリから対応する事前取得調整データを読み出して、トラッキングエラーを自動調整するようにする。

上記の特許文献は、次の通りである。
特開平１１−１６８３９９号公報

ところで、上記のトラッキングエラーなどは、経年変化や実際の使用環境温度などにより、変化してしまうおそれがある。このため、不揮発性メモリに記憶されている事前取得調整データを用いてトラッキングエラーなどを調整したとしても、正確な調整とならないおそれがある。

この発明は、上述の点にかんがみ、経年変化や使用環境に応じた適切な調整ができるようにすることを目的とする。

上記の課題を解決するために、請求項１の発明は、
調整データにより調整可能であり、入力信号を処理する内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送する機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える第１のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）と、
前記第１のＩＣに供給するテスト用信号を発生するテスト用信号発生部と、
前記第１のＩＣの出力信号を処理する処理部と、前記第１のＩＣの前記インターフェース部が接続される信号処理プロセッサと、前記処理部で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを内部構成部として備える第２のＩＣと、
前記入力信号に代えて前記テスト用信号発生部からのテスト用信号を前記第１のＩＣに供給すると共に、前記第２のＩＣの前記信号処理プロセッサに、前記実使用調整データの生成を指示する制御部と、
を備え、
前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した前記更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、最適実使用調整データを生成するようにする電子機器を提供する。

この発明においては、制御部は、テスト用信号発生部からのテスト用信号を第１のＩＣに供給すると共に、第２のＩＣの信号処理プロセッサに、実使用調整データの生成を指示する。第２のＩＣの信号処理プロセッサは、実使用調整データの生成の指示を受けると、第１のＩＣの不揮発性メモリに格納されている事前取得調整データをインターフェース部を通じて取得する。

そして、信号処理プロセッサは、取得した事前取得調整データから実使用調整データの初期値を生成して、インターフェース部に送る。その後、検出部からの判定情報に基づいて、実使用調整データを更新した前記更新実使用調整データを生成して、インターフェース部に送る。信号処理プロセッサは、このような校正処理を繰り返すことにより、最適実使用調整データを生成する。

この発明によれば、不揮発性メモリに記憶された事前取得調整データを用いた校正処理を行なうことにより、経年変化や使用環境に応じた正確な実使用調整データを生成することができる。そして、不揮発性メモリに記憶された事前取得調整データを起点として、実使用調整データの校正がなされるので、最適実使用調整データを得るまでの校正に要する時間は短時間となる。

以下、この発明による電子機器の実施形態を、テレビ放送受信機の場合を例にとって、図を参照しながら説明する。

図１は、この発明による電子機器の実施形態のテレビ放送受信機の要部の構成例を示すブロック図である。この実施形態のテレビ放送受信機は、ＩＣ化により簡略化した構成とされており、主要な構成部分として、フロントエンド回路ＩＣ１と、復調回路ＩＣ２と、映像出力アンプ３とを備えると共に、マイクロコンピュータ（以下、マイコンと略称する）を備えて構成されるシステムコントローラ４とを備える。復調回路ＩＣ２は、マイコンからなる信号処理プロセッサ６１を備える。

システムコントローラ４には、リモコン受信部８が接続されている。リモコン受信部８は、リモコン送信機９からのリモコン信号を受信して、システムコントローラ４に転送する。システムコントローラ４は、受け取ったリモコン信号を解析し、電源オン／オフ操作、選局チャンネル切替操作などのユーザ操作を判定し、その判定結果に応じて制御を行なう。

テレビ放送信号受信アンテナ５で受信されたテレビ放送信号は、スイッチ回路６を通じ、アンテナ端子ピンＴ11を通じてフロントエンド回路ＩＣ１に供給される。そして、この実施形態のテレビ放送受信機は、後述するフロントエンド回路部１０の調整部の校正（キャリブレーション）の際のテスト信号を発生するテスト信号発生部７を備える。このテスト信号発生部７からのテスト信号は、スイッチ回路６を通じ、アンテナ端子ピンＴ11を通じてフロントエンド回路ＩＣ１に供給される。

この実施形態では、選局チャンネル切替時など、フロントエンド回路部１０の各調整部の調整変更時には、復調回路ＩＣ２の信号処理プロセッサ６１は、自動的にキャリブレーションモードとなり、後述するようなキャリブレーションを実行するようにする。

信号処理プロセッサ６１は、キャリブレーションモードの開始時に、スイッチ回路６を、テスト信号発生部７側に切り替えると共に、テスト信号発生部７からテスト信号の発生を開始させる。テスト信号発生部７からのテスト信号は、特定の単一周波数の信号とされる。また、信号処理プロセッサ６１は、キャリブレーションモードの終了時には、スイッチ回路６をアンテナ５側に戻して、テレビ放送信号を受信する状態に戻す。

この実施形態では、フロントエンド回路ＩＣ１は、調整データにより調整が可能な内部構成部の例としてのフロントエンド回路部１０と、事前取得調整データを記憶する不揮発性メモリ５１と、インターフェース部５２とを有する。

フロントエンド回路部１０は、後述するような複数個の調整部を備える。それぞれの調整部については、１または複数個の調整項目がある。不揮発性メモリ５１には、当該テレビ放送受信機の製造工場からの出荷前において、当該フロントエンド回路部１０の調整部の調整項目について予め求められた調整データが、事前取得調整データとして記憶される。なお、この実施形態では、出荷後の時点でも、不揮発性メモリ５１に、事前取得調整データを追加することができるように構成されている。

不揮発性メモリ５１は、インターフェース部５２に接続されている。インターフェース部５２は、フロントエンド回路ＩＣ１の端子ピンＴ14を通じて、復調回路ＩＣ２の後述する信号処理プロセッサ６１（マイコン）に接続されている。

この場合において、事前取得調整データの取得に当たっては、先ず、テスターを用いて、各調整部の調整項目について、変化するパラメータ、この実施形態では、選局するチャンネルに応じた周波数、の予め定めた値において最適状態となるように調整データを調整する。そして、その最適状態となったときの調整データを、事前取得調整データとして、対応するパラメータ値（周波数値）と対応させて、信号処理プロセッサ６１を介して、不揮発性メモリ５１に記憶する。

なお、信号処理プロセッサ６１を介することなく、テスターがインターフェース部５２を介して事前取得調整データを書き込むようにすることもできる。

後述もするように、この実施形態では、事前取得調整データを記憶するパラメータ値としては、選局するチャンネルの全てに対応する周波数について、事前取得調整データを得る必要はなく、離散的なパラメータ値でよい。後述するように、離散的なパラメータ値の間のパラメータ値に対応する調整データは、不揮発性メモリに記憶されている事前取得調整データから、補間処理により得ることが可能である。

例えば、中間周波帯域についてのバンドパスフィルタのイメージ妨害除去を調整項目とした場合、例えばＶＨＦのハイバンドやローバンド、あるいはＵＨＦバンドにおける、最大、最小２点、あるいはそれ以上のＶＣＯ周波数で、イメージ妨害除去についての調整を行い、そのときに最適となった調整データを、それぞれの周波数パラメータに対応付けて、事前取得調整データとして、不揮発性メモリ５１に記憶させるようにする。

そして、事前取得調整データは、後述するように、この実施形態では、信号処理プロセッサ６１で、エラー訂正エンコード処理されて、不揮発性メモリ５１に記憶される。

なお、テスターがインターフェース部５２を介して事前取得データを書き込むようにする場合には、テスターで事前取得調整データについてのエラー訂正エンコード処理がなされる。

不揮発性メモリ５１に記憶される事前取得調整データは、周波数などのパラメータについて変化しない一部のものは、エラー訂正デコード処理をすれば、そのまま実調整データとして、フロントエンド回路部１０の調整部に供給されるものもある。

しかし、上述したように、チャンネル周波数をパラメータとする主要な調整データは、全てのパラメータ値について記憶しようとすると、記憶数が多数となってしまうので、上述したように、離散的なパラメータ値についてのみの少ない数の事前取得調整データとされる。したがって、その場合には、それらの事前取得調整データは、フロントエンド回路部１０の各調整部にそのまま供給される実調整データではなく、実調整データを、後述する復調回路ＩＣの信号処理プロセッサ（マイコン）が補間処理により生成する際の基本データとなるものである。

不揮発性メモリ５１に記憶されている事前取得調整データは、インターフェース部５２を介した、復調回路ＩＣ２の信号処理プロセッサ６１からの読み出し要求により読み出される。インターフェース部５２は、読み出し要求に応じて不揮発性メモリ５１から読み出された事前取得調整データを、信号処理プロセッサ６１に転送するようにする機能を備える。

後述するように、信号処理プロセッサ６１は、不揮発性メモリ５１から読み出した事前取得調整データから、実使用調整データを生成して、フロントエンド回路ＩＣ１に送ってくる。インターフェース部５２は、この信号処理プロセッサ６１からの実使用調整データを受け取って、内蔵するレジスタに保持し、フロントエンド回路部１０の各調整部に供給する機能を備える。

フロントエンド回路部１０では、受信したテレビ放送信号を中間周波信号に変換する。そして、フロントエンド回路部１０は、中間周波信号を、端子ピンＴ12を通じて復調回路ＩＣ２に送出する。

この実施形態では、復調回路ＩＣ２は、中間周波信号から映像出力信号を生成する復調回路部６０と、記述の信号処理プロセッサ（マイコン）６１と、キャリブレーションモード時に、キャリブレーションの結果を検出するための検出回路６２と、ＡＧＣ電圧発生回路６３と、アンプ調整電圧発生回路６４とを有する。

復調回路部６０には、端子ピンＴ21を通じてフロントエンド回路ＩＣ１からの中間周波信号が供給される。復調回路部６０は、入力された中間周波信号を復調して、映像出力信号を生成し、その映像出力信号を端子ピンＴ22を通じて映像出力アンプ３に供給するようにする。

信号処理プロセッサ６１は、端子ピンＴ23を通じて、フロントエンド回路ＩＣ１のインターフェース部５２に接続されていると共に、端子ピンＴ24を通じてシステムコントローラ４にも接続されている。なお、この実施形態では、事前取得調整データは、端子ピンＴ24を通じて、信号処理プロセッサ６１に送られ、信号処理プロセッサ６１が、インターフェース部５２を介して、不揮発性メモリ５１に書き込む処理を行なう。

検出回路６２は、キャリブレーションモード時および事前取得調整データを求める際に、フロントエンド回路部１０の各調整部に供給されている実使用調整データが最適なものであるか否かを判定するための判定信号の検出を行なう。検出回路６２は、検出した判定信号を信号処理プロセッサ６１に送る。

信号処理プロセッサ６１は、キャリブレーションモード時には、判定信号に基づいて生成された最適調整データ値を、インターフェース部５２に送って、保持させるようにする。そして、信号処理プロセッサ６１は、キャリブレーションモードが終了したときには、スイッチ回路６をアンテナ５側に切り換えると共に、テスト信号発生部７からのテスト信号の発生を停止させる。

信号処理プロセッサ６１は、不揮発性メモリ５１に対する書き込み／読み出しアクセスを行なう機能と、不揮発性メモリ５１から取得した事前取得調整データをエラー訂正デコードし、実使用調整データを生成する機能を備える。実使用調整データを生成する機能には、事前取得調整データから実使用調整データを補間により生成する機能の外、上述のように、キャリブレーションを実行して、最適な実使用調整データを生成する機能が含まれる。

また、復調回路ＩＣ２のＡＧＣ電圧発生回路６３は、復調回路部６０の入力信号に応じて、フロントエンド回路部１０における利得調整回路を制御するＡＧＣ電圧を生成する。キャリブレーションモード時には、フロントエンド回路部１０における利得調整回路が固定利得となるように、固定ＡＧＣ電圧を生成する。このＡＧＣ電圧発生回路６３は、この実施形態では、ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号発生回路からなる。

信号処理プロセッサ６１は、キャリブレーションモード時には、復調回路部６０が生成するＡＧＣ制御信号ではなく、固定利得となる制御信号をＡＧＣ電圧発生回路６３に出力するように切り替える。ＡＧＣ電圧発生回路６３は、前記制御信号によりパルス幅が調整されたＡＧＣ電圧を、端子ピンＴ25および端子ピンＴ13を通じて、フロントエンド回路部１０に供給する。これにより、後述するように、中間周波数信号でのＡＧＣ制御がなされるように構成されている。

また、アンプ調整電圧発生回路６４は、映像出力アンプ３に供給するアンプゲイン調整電圧を発生する。このアンプ調整電圧発生回路６４も、この実施形態では、ＰＷＭ信号発生回路からなる。

映像出力アンプ３から出力される映像出力信号は、アナログ信号であって、その出力レベルは、その性格上、正確なレベルで出力されなければならない。しかし、復調回路ＩＣ２のばらつき（復調回路ＩＣ２内のＤ／Ａ変換器や電源電圧のばらつきなど）および映像出力アンプ３が持つばらつき、回路を構成する抵抗毎のばらつきが存在するため、映像出力信号の出力レベルが正確にならない場合がある。

従来は、映像出力アンプ３に可変抵抗器を取り付け、映像出力信号の出力レベルが規定値範囲になるように調整するようにしていた。このため、従来は、可変抵抗器を用いる部品コストの問題と、調整に手間取るという調整コストの問題があった。

この従来の問題点にかんがみ、この実施形態では、映像出力アンプ３を可変利得アンプにより構成すると共に、復調回路ＩＣ２に、前述したように、ＰＷＭ信号発生回路からなるアンプ調整電圧発生回路６４を設ける。このアンプ調整電圧発生回路６４には、信号処理プロセッサ６１から、出力するＰＷＭ信号のパルス幅を制御する調整データが供給される。アンプ調整電圧発生回路６４は、調整データによりパルス幅が調整されたアンプゲイン調整電圧を、端子ピンＴ26を通じて映像出力アンプ３に供給する。これにより、映像出力アンプ３からの映像出力信号の出力レベルが規定範囲になるように制御される。

信号処理プロセッサ６１がアンプ調整電圧発生回路６４に供給する調整データは、この実施形態では、フロントエンド回路ＩＣ１の不揮発性メモリ５１に記憶されている。信号処理プロセッサ６１は、不揮発性メモリ５１から、この映像出力アンプ３をゲイン調整するための調整データを取得し、アンプ調整電圧発生回路６４に供給する。

この映像出力アンプ３のゲイン調整データは、当該テレビ放送受信機の工場出荷前に、テスターを用いて映像出力アンプ３からの映像出力信号の出力レベルが規定範囲になるように調整して求める。そして、求めたゲイン調整データを、当該テレビ放送受信機の工場出荷前に、フロントエンド回路ＩＣ１用の前述した調整データと共に、不揮発性メモリ５１に書き込むようにする。

すなわち、この実施形態では、フロントエンド回路ＩＣ１の不揮発性メモリ５１には、自回路の調整部の調整データのみではなく、他の回路用の調整データも記憶される。そして、この実施形態では、復調回路ＩＣ２が信号処理プロセッサ（マイコン）を備えるので、その信号処理プロセッサが、不揮発性メモリ５１に記憶されている調整データの全てを読み出して取得する。そして、信号処理プロセッサ６１は、取得したそれぞれの調整データを、所定の処理が必要な場合には当該処理を加えて、対象部位に供給するようにするものである。

したがって、映像出力アンプ３用の調整データのみではなく、フロントエンド回路ＩＣ１以外のその他の回路部が調整が必要な場合に、その調整データも、不揮発性メモリ５１に書き込むようにすることができる。その場合に、各調整データは、フロントエンド回路部１０用、映像出力アンプ３用、などいずれの部位用であるかを、信号処理プロセッサ６１が識別可能な状態で、不揮発性メモリ５１に記憶される。

［フロントエンド回路ＩＣ１の具体回路例］
図２に、この実施形態におけるフロントエンド回路ＩＣ１の、特に、フロントエンド回路部１０の具体回路例について説明する。

テレビ放送に使用される周波数（チャンネル）は国によって様々であり、カラー方式にも、ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭなどがある。さらに、アナログ放送もあれば、デジタル放送もある。

そこで、テレビ放送の受信信号系を、テレビ放送を受信して中間周波信号を出力するフロントエンド回路と、そのフロントエンド回路の出力を処理してカラー映像信号および音声信号を出力するベースバンド処理回路とに分割することが考えられる。つまり、そのようにすることにより、テレビ放送の放送方式の違いに対処するものである。

図２は、各国のテレビ放送を、その放送形式にかかわらず受信できるように構成したフロントエンド回路の一例である。この例においては、それぞれの国のテレビ放送で使用されている周波数を、
（Ａ）４６〜１４７ＭＨｚ（ＶＨＦ−Ｌバンド）
（Ｂ）１４７〜４０１ＭＨｚ（ＶＨＦ−Ｈバンド）
（Ｃ）４０１〜８８７ＭＨｚ（ＵＨＦバンド）
の３バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにしている。

すなわち、図２において、鎖線で囲った部分１が、フロントエンド回路を示し、これは前述したように、１チップＩＣにＩＣ化されている。

テレビ放送の放送波信号がアンテナにより受信され、その受信信号が、端子ピンＴ11からスイッチ回路１１を通じてアンテナ同調回路１２Ａ〜１２Ｃに選択的に供給される。この場合、アンテナ同調回路１２Ａ〜１２Ｃは、上記（Ａ）〜（Ｃ）項の受信バンドにそれぞれ対応するものである。そして、アンテナ同調回路１２Ａ〜１２Ｃのそれぞれは、同調用コンデンサの容量をデジタルデータにより変更して同調周波数を変更し、この結果、目的とする周波数（チャンネル）の受信信号に同調するように構成されている。

そして、これら同調回路１２Ａ〜１２Ｃからの受信信号が、高周波増幅回路１３Ａ〜１３Ｃを通じ、さらに、段間同調回路１４Ａ〜１４Ｃを通じてスイッチ回路１５に供給される。このスイッチ回路１５は、スイッチ回路１１と連動して切り換えられるものであり、したがって、スイッチ回路１５からは目的とする受信バンドの受信信号ＳRXが取り出される。そして、この取り出された受信信号ＳRXがミキサ回路２１Ｉ、２１Ｑに供給される。

なお、段間同調回路１４Ａ〜１４Ｃも同調回路１２Ａ〜１２Ｃと同様に構成されているものであるが、段間同調回路１４Ａは復同調回路とされている。また、後述するように、同調回路１２Ａ〜１２Ｃおよび１４Ａ〜１４Ｃの同調用コンデンサはＩＣ１に内蔵され、同調用コイルはＩＣ１に外付けとされている。

また、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）３１において、所定の周波数の発振信号が形成される。このＶＣＯ３１は、局部発振信号を形成するためのものであり、ＰＬＬ３０の一部を構成している。すなわち、ＶＣＯ３１の発振信号が可変分周回路３２に供給されて１／Ｎ（Ｎは正の整数）の周波数の信号に分周され、この分周信号が位相比較回路３３に供給される。さらに、外部から端子ピンＴ16を通じて信号形成回路３４にクロック（周波数は１〜２ＭＨｚ程度）が供給されて所定の周波数ｆ34の信号に分周され、この分周信号が位相比較回路３３に基準信号として供給される。

そして、位相比較回路３３の比較出力がループフィルタ３５に供給されて可変分周回路３２の出力信号と、形成回路３４の出力信号との位相差に対応してレベルの変化する直流電圧が取り出され、この直流電圧がＶＣＯ３１に発振周波数ｆ31の制御電圧として供給される。なお、フィルタ３５には、端子ピンＴ17を通じて平滑用のコンデンサＣ11が外付けされる。

したがって、ＶＣＯ３１の発振周波数ｆ31は、
ｆ31＝Ｎ・ｆ34 ・・・ （式２）
となるので、システムコントローラ４により、信号処理プロセッサ６１を介して、分周比Ｎを制御すれば、ＶＣＯ３１の発振周波数ｆ31を変更することができる。例えば、周波数ｆ31は、受信バンドおよび受信周波数（受信チャンネル）に対応して１．８〜３．６ＧＨｚとされる。

そして、このＶＣＯ３１の発振信号が可変分周回路３６に供給されて１／Ｍ（例えば、Ｍ＝２、４、８、１６、３２）の周波数に分周される。この可変分周回路３６の分周比Ｍも、システムコントローラ４により、信号処理プロセッサ６１を介して制御される。

そして、この可変分周回路３６からの分周信号が分周回路３７に供給されて、１／２の周波数で、かつ、位相が互いに直交する分周信号ＳLOI、ＳLOQに分周され、これら信号ＳLOI、ＳLOQがミキサ回路２１Ｉ、２１Ｑに局部発振信号として供給される。

ここで、
ｆLO：局部発振信号ＳLOI、ＳLOQの周波数
とすれば、
ｆLO＝ｆ31／（２Ｍ）
＝Ｎ・ｆ34／（２Ｍ）
＝ｆ34・Ｎ／（２Ｍ） ・・・ （式３）
となる。したがって、分周比Ｍ、Ｎを変更することにより、局部発振周波数ｆLOを、所定の周波数ステップで広い範囲にわたって変更することができる。

また、
ＳRX：受信を希望する受信信号
ＳUD：イメージ妨害信号
とし、簡単のため、
ＳRX＝ＥRX・sinωRXｔ
ＥRX：受信信号ＳRXの振幅
ωRX＝２πｆRX
ｆRX：受信信号ＳRXの中心周波数
ＳUD＝ＥUD・sinωUDｔ
ＥUD：イメージ妨害信号ＳUDの振幅
ωUD＝２πｆUD
ｆUD：イメージ妨害信号ＳUDの中心周波数
とする。

さらに、局部発振信号ＳLOI、ＳLOQについて、
ＳLOI＝ＥLO・sinωLOｔ
ＳLOQ＝ＥLO・cosωLOｔ
ＥLO：信号ＳLOI、ＳLOQの振幅
ωLO＝２πｆLO
とする。

ただし、このとき、
ωIF＝２πｆIF
ｆIF：中間周波数。例えば、４〜５．５ＭＨｚ（放送方式により変更する）
とすれば、アッパーヘテロダイン方式の場合には、
ｆRX＝ｆLO−ｆIF
ｆUD＝ｆLO＋ｆIF
である。

したがって、ミキサ回路２１Ｉ、２１Ｑからは、次のような信号ＳIFI、ＳIFQが出力される。すなわち、
ＳIFI＝（ＳRX＋ＳUD）×ＳLOI
＝ＥRX・sinωRXｔ×ＥLO・sinωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・sinωLOｔ
＝α｛cos（ωRX−ωLO）ｔ−cos（ωRX＋ωLO）ｔ｝
＋β｛cos（ωUD−ωLO）ｔ−cos（ωUD＋ωLO）ｔ｝
ＳIFQ＝（ＳRX＋ＳUD）×ＳLOQ
＝ＥRX・sinωRXｔ×ＥLO・cosωLOｔ
＋ＥUD・sinωUDｔ×ＥLO・cosωLOｔ
＝α｛sin（ωRX＋ωLO）ｔ＋sin（ωRX−ωLO）ｔ｝
＋β｛sin（ωUD＋ωLO）ｔ＋sin（ωUD−ωLO）ｔ｝
α＝ＥRX・ＥLO／２
β＝ＥUD・ＥLO／２
の信号ＳIFI、ＳIFQが取り出される。

そして、これら信号ＳIFI、ＳIFQが、映像中間周波信号および音声中間周波信号の占有帯域幅（例えば、６〜８ＭＨｚ）に比べて広帯域のローパスフィルタ２２に供給される。この結果、ローパスフィルタ２２において、和の角周波数（ωRX＋ωLO）、（ωUD＋ωLO）の信号成分（および局部発振信号ＳLOI、ＳLOQ）が除去され、ローパスフィルタ２２からは、
ＳIFI＝α・cos（ωRX−ωLO）ｔ＋β・cos（ωUD−ωLO）ｔ
＝α・cosωIFｔ＋β・cosωIFｔ ・・・（式４）
ＳIFQ＝α・sin（ωRX−ωLO）ｔ＋β・sin（ωUD−ωLO）ｔ
＝−α・sinωIFｔ＋β・sinωIFｔ ・・・ （式５）
が取り出される。

そして、これら信号ＳIFI、ＳIFQが、後述する振幅位相補正回路２３を通じて複素バンドパスフィルタ（ポリフェイズ・バンドパスフィルタ）２４に供給される。この複素バンドパスフィルタ２４は、以下の(a)〜(d)の特性を有するものである。

(a) バンドパスフィルタの周波数特性を有する。
(b) 移相特性も有し、信号ＳIFIを値φ（φは任意の値）だけ移相する。
(c) 同じく、信号ＳIFQを値（φ−９０°）だけ移相する。
(d) 周波数軸上において、零周波数に対して対称の周波数ｆ0と周波数−ｆ0とを中心周波数とする２つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。
したがって、複素バンドパスフィルタ２４において、上記(b)、(c)項により信号ＳIFQが信号ＳIFIに対して90°遅相され、
ＳIFI＝α・cosωIFｔ＋β・cosωIFｔ ・・・ （式６）
ＳIFQ＝−α・sin（ωIFｔ−90°）＋β・sin（ωIFｔ−90°）
＝α・cosωIFｔ−β・cocωIFｔ ・・・ （式７）
とされる。つまり、信号ＳIFIと、信号ＳIFQとの間では、信号成分α・cosωIFｔは互いに同相であり、信号成分β・cocωIFｔは互いに逆相である。

そして、この信号ＳIFI、ＳIFQがレベル補正用のアンプ２５に供給されて信号ＳIFIと信号ＳIFQとが加算され、レベル補正アンプ２５からは以下のような信号ＳIFが取り出される。

すなわち、
ＳIF＝ＳIFI＋ＳIFQ
＝２α・cosωIFｔ
＝ＥRX・ＥLO・cosωIFｔ ・・・ （式８）
が取り出される。この取り出された信号ＳIFは、信号ＳRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号ＳIFには、イメージ妨害信号ＳUDは含まれていない。なお、振幅位相補正回路２３は、この（式８）が十分に成立するように、すなわち、イメージ妨害信号ＳUDが最小となるように、信号ＳIFI、ＳIFQの振幅および位相を補正するものである。

さらに、このとき、レベル補正用のアンプ２５において、放送方式の違いにより信号ＳIFI、ＳIFQのレベルが異なっても、後述するＡＧＣ特性（特に、ＡＧＣの開始レベル）などが変化しないように、信号ＳIFのレベルが補正される。

そして、この中間周波信号ＳIFが、ＡＧＣ用の可変利得アンプ２６を通じ、さらに、直流分のカット用およびエリアジング用のバンドパスフィルタ２７を通じて端子ピンＴ12に出力される。

したがって、分周比Ｍ、Ｎを変更すれば、（式３）にしたがって目的とする周波数（チャンネル）を選択することができ、端子ピンＴ12に出力された中間周波信号ＳIFを放送方式に対応して復調すれば、目的とする放送を視聴することができることになる。

こうして、このフロントエンド回路１０によれば、４６〜８８７ＭＨｚという広い周波数範囲に対して、１チップＩＣで対応できる。また、広い周波数範囲に対して妨害特性を低下させることなく、より少ない部品点数で、フロントエンド回路１０を実現できる。さらに、デジタル放送およびアナログ放送の放送方式の違いや、世界的な地域による放送方式の違いに対して、１つのフロントエンド回路１０で対応することができる。

また、クロック信号の高調波などによる受信妨害が少なくなり、結果として受信感度が上昇する。さらに、ＰＬＬ３０は、コンデンサＣ11を除き、すべての回路部品のオンチップ化ができるので、外乱に強く、妨害発生の少ないＰＬＬとすることができる。また、高周波増幅回路１３Ａ〜１３Ｃには、同調回路１４Ａ〜１４Ｃがそれぞれ接続されるだけなので、負荷が軽く、高周波増幅回路１３Ａ〜１３Ｃを低歪みとすることができる。

〔ＡＧＣの例〕
ＡＧＣ電圧ＶAGCが、フロントエンド回路ＩＣ１の後段の、前述した復調回路ＩＣ２のＡＧＣ電圧発生回路６３において形成され、このＡＧＣ電圧ＶAGCが端子ピンＴ13を通じてＡＧＣ用の可変利得アンプ２６にその利得の制御信号として供給される。したがって、これにより通常のＡＧＣ（中間周波数信号でのＡＧＣ）が行われる。

また、例えば、目的とする受信信号ＳRXのレベルが大きすぎたり、受信信号ＳRXに大きなレベルの妨害波信号が混在したりしている場合には、上記の通常のＡＧＣでは対応しきれなくなる。そこで、ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがレベル検出回路４１に供給され、ＡＧＣ用アンプ２６においてＡＧＣを行う以前の信号ＳIFI、ＳIFQのレベルが所定値を越えたか否かが検出される。そして、この検出信号と、端子ピンＴ15のＡＧＣ電圧ＶAGCとが加算回路４２に供給され、その加算出力が遅延ＡＧＣ電圧形成回路４３に供給されて遅延ＡＧＣ電圧ＶDAGCが形成される。この遅延ＡＧＣ電圧ＶDAGCは、高周波増幅回路１３Ａ〜１３Ｃに利得の制御信号として供給され、遅延ＡＧＣが行われる。

したがって、希望する受信信号の強さと、受信を希望しない多くの信号の強さとのＤ／Ｕから最適なＡＧＣ動作ができるので、デジタル放送とアナログ放送、あるいはそれらが混在していても、希望する放送を良好に受信することができる。

〔テスト用・調整用電圧の例〕
ローパスフィルタ２２から出力される信号ＳIFI、ＳIFQがリニア検波回路４４に供給され、検波および平滑されることにより信号ＳIFI、ＳIFQのレベルを示す直流電圧Ｖ44とされ、この電圧Ｖ44が端子ピンＴ15に出力される。

この端子ピンＴ15に出力された直流電圧Ｖ44は、フロントエンド回路ＩＣ１のテスト時や調整時などに使用される。例えば、入力信号（受信信号）のレベルを広い周波数範囲にわたってチェックするときに使用することができる。すなわち、狭帯域の中間周波フィルタを通した出力と違い、アンテナ端子ピンＴ11からミキサ回路２１Ｉ、２１Ｑまでの信号ラインについて広帯域の減衰特性を直接チェックすることができる。

また、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃを調整する場合には、テスト信号をアンテナ端子ピンＴ11に加え、端子ピンＴ13に供給されるＡＧＣ電圧ＶAGCを所定値に固定すれば、直流電圧Ｖ44の変化からトラッキング調整を行うことができる。さらに、フロントエンド回路ＩＣ１の各機能の調整や特性の測定がデジタルデータにより行うことができ、自動調整および自動測定ができる。

〔定電圧回路〕
この実施形態のフロントエンド回路ＩＣ１には、定電圧回路５３が設けられ、端子ピンＴ18から電源電圧＋ＶCCが供給される。この定電圧回路５３は、ＰＮ接合のバンドギャップを利用して電源電圧＋ＶCCから所定の値の定電圧を形成するものであり、その形成された定電圧はＩＣ１のそれぞれの回路に供給される。なお、定電圧回路５３の出力電圧は微調整可能とされ、不揮発性メモリ５１にその調整データが記憶されている。信号処理プロセッサ６１は、その微調整用の調整データを不揮発性メモリ５１から取得して、実使用調整データを生成して、インターフェース部５２を通じて定電圧回路５３に供給するようにする。

したがって、定電圧回路５３の出力電源電圧は、フロントエンド回路ＩＣ１毎に、微調整された定電圧となる。このため、各回路をＭＯＳ−ＦＥＴにより構成した場合でも、それらの回路に供給される電源電圧を高めに設定することができ、ＭＯＳ−ＦＥＴの性能を最大限に引き出すことができる。

図２に示すフロントエンド回路ＩＣ１の構成によれば、（Ａ）〜（Ｃ）項に示すように、４６〜８８７ＭＨｚの周波数帯におけるテレビ放送を受信することができる。そして、そのとき、複素バンドパスフィルタ２４の中心周波数および通過帯域幅が可変とされているの、国内の地上デジタルテレビ放送や地上アナログテレビ放送だけでなく、国外のデジタルテレビ放送やアナログテレビ放送にも対応できる。

［不揮発性メモリ５１に記憶される調整データの例］
図３は、この実施形態において、不揮発性メモリ５１に記憶される調整データの例である。前述もしたように、この実施形態では、不揮発性メモリ５１には、自分のフロントエンド回路ＩＣ１内の各調整部の調整用の調整データのみではなく、フロントエンド回路ＩＣ１以外の回路部の調整データも記憶するように構成されている。

先ず、自フロントエンド回路ＩＣ１内の各調整部の調整用の調整データについて説明する。

トラッキングフィルタ調整データは、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃのフィルタ通過帯域を調整するためのデータである。このトラッキングフィルタ調整データは、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃに内蔵のコンデンサと、外付けのコイルのばらつきを吸収する。この例では、調整データは、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃの各フィルタの帯域の最大周波数の設定情報とされる。

ＩＱ振幅調整データおよびＩＱ位相調整データは、中間周波フィルタにおける特性、特に、イメージ妨害除去特性を調整するための調整である。この調整データは、前述した３つの受信バンドのそれぞれについて、複数点の受信チャンネル周波数での調整データが記憶されている。すなわち、調整データは、それが変化するパラメータとしての受信チャンネル周波数について、飛び飛びの複数点の受信チャンネル周波数での調整データが記憶されている。

この実施形態では、調整データを記憶する複数点の受信チャンネル周波数は、それぞれの受信バンドにおいて、全ての受信チャンネル周波数を意味するものではなく、複数受信チャンネル周波数おきの飛び飛びの受信チャンネル周波数を意味する。不揮発性メモリ５１に記憶されていない受信チャンネル周波数での調整データは、信号処理プロセッサ６１で、不揮発性メモリ５１に記憶されている受信チャンネル周波数の調整データから、補間処理により求められる。このことは、以下に説明する他の調整データについても同様である。

ＶＣＯ電流調整データは、ＶＣＯを構成する回路の内部抵抗のばらつきによる電流ばらつきを吸収し、常に、安定した性能を実現するための調整データである。

ＩＦ ＢＰＦのカットオフ周波数調整データは、バンドパスフィルタ２４のカットオフ周波数の設定用の調整データであり、バンドパスフィルタ２４の内部の抵抗およびコンデンサのばらつきを吸収するためのものである。また、同時に、バンドパスフィルタ２４のカットオフ周波数の切り替えとしても機能する。

ＩＦ ＢＰＦのカットオフ周波数調整データは、この例では、前述した３つの受信バンドに応じた帯域幅ＢＷである６ＭＨｚ／７ＭＨｚ／８ＭＨｚの３種についてのカットオフ周波数の設定用の調整データとされている。

同調周波数設定調整データは、アンテナ同調回路１２Ａ〜１２Ｃおよび段間同調回路１４Ａ〜１４Ｃの同調周波数を設定調整するためのもので、これは、複数点の受信チャンネル周波数について記憶される。

レベル補正アンプ用調整データは、レベル補正アンプ２５の利得調整用の調整データであり、レベル補正アンプ２５に内蔵される抵抗のばらつきを吸収する。

レギュレータ電圧設定調整データは、前述した定電圧回路５３の出力電圧の微調整用の調整データである。

次に、この実施形態では、自フロントエンド回路ＩＣ１以外の回路部の調整データとしては、前述したように、映像出力アンプ３のゲイン調整データが記憶される。このゲイン調整データは、必要に応じて、複数点の受信チャンネル周波数についての調整データを記憶しておくようにしてもよい。

［調整データの書き込みについて（エラー訂正エンコード処理を含む）］
図４は、調整データの取得および不揮発性メモリ５１への書き込み処理を説明するための概念図である。

図４において、測定対象部１００は、前述したフロントエンド回路部１０の同調回路、バンドパスフィルタ、アンプなどの調整部を示すものである。前述したように、この実施形態のテレビ放送信号受信装置の工場出荷に先立つ調整工程において、テスター２００を用いて、調整対象部１００の各調整部について、調整を行う。そして、テスター２００は、調整が最適の状態となったときの調整データを、各調整項目について取得する。これが事前取得調整データである。この場合において、複数の受信チャンネル周波数での調整データを得るようにする調整項目については、それぞれの受信チャンネル周波数の状態で、調整を行い、最適の状態となったときの調整データを、各調整項目について取得する。

そして、テスター２００で取得された事前取得調整データは、復調回路ＩＣ２の信号処理プロセッサ６１を通じて、不揮発性メモリ５１に書き込まれる。このとき、事前取得調整データは、信号処理プロセッサ６１の制御部（ＣＰＵ）６１ａのソフトウエアにより、エラー訂正エンコード処理されて、不揮発性メモリ５１に書き込まれる。

すなわち、図５に示すように、テスター２００の調整データバッファ手段２００ＢＦに保持された事前取得調整データは、信号処理プロセッサ６１の制御部６１ａがソフトウエア処理機能として備えるＥＣＣ（Ｅｒｒｏｒ Ｃｏｌｌｅｃｔｉｏｎ Ｃｏｄｅ）エンコーダ６１Ｅｃに供給される。

ＥＣＣエンコーダ６１Ｅｃでは、この例では、調整データバッファ手段２００ＢＦからの調整データについて、ＧＦ（２^８）上におけるＲＳ（Ｒｅｅｄ−Ｓｏｌｏｍｏｎ）符号を生成して、当該調整データに付加する。そして、ＥＣＣエンコーダ６１Ｅｃで、ＲＳ符号が生成付加された事前取得調整データは、信号処理プロセッサ６１の制御指示により、インターフェース部５２を介して、不揮発性メモリ５１に書き込まれる。

図６に、この実施形態で用いられるＲＳ符号のフォーマットについて説明する。すなわち、この実施形態では、調整データは、１ページが１２８バイトとして、３ページ（３８４バイト）のデータとされる。そして、この実施形態では、１ページのうちの１２７バイトごとに、ＲＳ符号を適用する。そして、この実施形態では、２バイト訂正が可能なＲＳ符号が用いられ、１２３バイトの調整データ（情報データ）について、４バイトのパリティが生成付加される構成とされている。

ここで、事前取得調整データは、各調整項目毎にページに分けられて不揮発性メモリ５１に記録されるわけではなく、全ての調整項目についての事前取得調整データが、３ページ分とされて、それにエラー訂正符号が付加生成されて、記録される。

そして、この実施形態では、上述した３ページ分をマクロデータと称することとし、信号処理プロセッサ６１は、このマクロデータ単位で、不揮発性メモリ５１からの調整データの読み出しを行う。そして、読み出された調整データのマクロデータは、信号処理プロセッサ６１の制御部６１ａがソフトウエア処理機能として備えるエラー訂正デコーダにより、エラー訂正デコード処理がなされる。

そして、エラー訂正デコード処理により、訂正可能なエラーが訂正された後、事前取得調整データは、信号処理プロセッサ６１のキャッシュメモリ６１ｂに格納される。もしも、読み出した事前取得調整データが訂正できないエラーを含む場合には、信号処理プロセッサ６１は、例えば、不揮発性メモリ５１からの読み出しを再試行するようにする。

なお、後述するように、電源がオンである間は、信号処理プロセッサ６１は、このキャッシュメモリ６１ｂに記憶されている事前取得調整データを用いて、各調整部の調整処理を実行する。

以上説明したように、この実施形態においては、不揮発性メモリ５１に格納されている事前取得調整データには、エラー訂正符号が付加されている。したがって、不揮発性メモリ５１からの記憶データの読み出し時にエラーが発生したとしても、訂正可能なエラーであれば訂正され、事前取得調整データの信頼性が向上する。

そして、この実施形態では、エラー訂正デコード処理は、不揮発性メモリ５１が設けられるフロントエンド回路ＩＣ１内で行なう必要はなく、もともと信号処理プロセッサを内蔵する構成の復調回路ＩＣ２の当該信号処理プロセッサで行なうことができる。したがって、構成上、信号処理プロセッサを設けることが困難であるフロントエンド回路ＩＣ１内には、信号処理プロセッサを設ける必要がないという効果がある。

以上の説明は、テスター２００を用いて１回の処理で、必要な事前取得調整データを取得し、それを、エラー訂正エンコードして、不揮発性メモリ５１に書き込む場合である。しかし、事前取得調整データの取得は、１回の処理ではできず、調整データの追記をしなければならない場合が生じる。以下に、そのような調整データの追記が必要な場合におけるエラー訂正符号データの生成付加処理について、さらに説明する。

＜調整データ追記とＥＣＣ付加処理の第１の例＞
図７は、不揮発性メモリ５１への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第１の例を示すものである。エラー訂正符号データのフォーマット構造は、図６に示しように、ページ単位であるが、図７では、便宜上、マクロデータ単位について、情報データ部（情報データ記憶領域） と、パリティ部（パリティ記憶領域）とに分けて示している。後述する第２の例や第３の例においても同様である。

図７（Ａ）に示すように、製造直後においては、不揮発性メモリ５１には、何も書き込まれていないので、全て空き状態となっている。この状態から、テスター２００を用いて事前取得調整データＳｅｑ−１を取得し、それを不揮発性メモリ５１に書き込む処理を行う場合には、調整データの追記を考慮しない場合であれば、図７（Ｂ）に示すように、（１）情報データ部の空きエリアに事前取得調整データＳｅｑ−１を書き込み、その後、（２）事前取得調整データＳｅｑ−１を含む情報データ部に対して、エラー訂正符号データＥＣＣ／Ｓｅｑ−１を生成して、それをパリティ部に書き込むようにする。

しかし、最初の事前取得調整データＳｅｑ−１の後に、追記すべき事前取得調整データＳｅｑ−２があることがわかっている場合、図７（Ｂ）の方法は、適用できない。すなわち、途中でエラー訂正符号データを書き込んだら、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データは書き込むことができないからである。

そこで、この第１の例においては、最初の事前取得調整データＳｅｑ−１の後に、追記すべき事前取得調整データＳｅｑ−２があることがわかっている場合には、図７（Ｃ）に示すように処理する。すなわち、（１）情報データ部の空きエリアに最初の事前取得調整データＳｅｑ−１を書き込んだ後、エラー訂正符号データの生成は行なわずに、（２）情報データ部の空きエリアに最初の事前取得調整データＳｅｑ−１を書き込む。その後、（３）事前取得調整データＳｅｑ−１およびＳｅｑ−２を含む情報データ部に対して、エラー訂正符号データＥＣＣ／Ｓｅｑ−１，２を生成して、それをパリティ部に書き込むようにする。

＜調整データ追記とＥＣＣ付加処理の第２の例＞
図８は、不揮発性メモリ５１への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第２の例を示すものである。この第２の例は、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。

この第２の例においては、図８に示すように、パリティ部のメモリ領域を、エラー訂正符号データを書き込んだ後に調整データを追記する回数分だけ、余分に用意するようにする。図８の例では、エラー訂正符号データを書き込んだ後に、さらにもう１回だけ、調整データを追記するようにする場合であるので、パリティ部は、２個のエラー訂正符号データを書き込めるように、第１パリティ部と、第２パリティ部とに分けられている。

図８（Ａ）は、第１回目の事前取得調整データの書き込み処理シーケンスを示すもので、図７（Ｃ）に示したものとほぼ同じである。ただし、第１回目のエラー訂正符号データＥＣＣ１ｓｔ（＝ＥＣＣ／Ｓｅｑ１，２）は、パリティ部のうちの第１回目の領域である第１パリティ部に書き込まれる。

この第１回目の事前取得調整データの書き込み処理シーケンスの後における、第２回目の事前取得調整データの書き込み処理シーケンスは、この例では、図８（Ｂ）に示すようなものとなる。すなわち、（１）第２回目における事前取得調整データＳｅｑ−３は、情報データ部の空き領域に書き込むようにする。

そして、（２−１）事前取得調整データＳｅｑ−１、Ｓｅｑ−２およびＳｅｑ−３を含む情報データ部に対して、２回目のエラー訂正符号データＥＣＣ２ｎｄ（＝ＥＣＣ／Ｓｅｑ−１，２，３）を生成して、それをパリティ部のうちの第２回目の領域である第２パリティ部に書き込むようにする。

また、前記（２−１）の代わりに、次の（２−２）の手順を実行するようにしてもよい。すなわち、（２−２）事前取得調整データＳｅｑ−１、Ｓｅｑ−２およびＳｅｑ−３含む情報データ部と、第１回目のエラー訂正符号データＥＣＣ１ｓｔを含む部分に対して、２回目のエラー訂正符号データＥＣＣ２ｎｄを生成して、それをパリティ部のうちの第２回目の領域である第２パリティ部に書き込むようにする。

この第２の例の方法によれば、パリティ部を、調整回数分だけ、エラー訂正符号データを書き込むことができる容量とすることにより、各調整回において、エラー訂正符号データを生成付加しても、調整データの追記が可能となる。

＜調整データ追記とＥＣＣ付加処理の第３の例＞
図９は、不揮発性メモリ５１への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第３の例を示すものである。この第３の例も、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。

この第３の例においては、不揮発性メモリ５１のメモリ領域として、それぞれが１マクロブロック分の容量を備えるｎ個のメモリブロックＢ１、Ｂ２、・・・、Ｂｎからなるものを用意する。そして、この第３の例においては、第１回目、第２回目、第３回目・・・の各回の事前取得調整データの取得および不揮発性メモリ５１への書き込み処理の際に、エラー訂正符号データを生成して書き込むようにする。

ただし、この第３の例においては、各回において書き込むべき事前取得調整データおよびエラー訂正符号データは、異なるメモリブロックとするようにする。そして、この第３の例においては、信号処理プロセッサ６１が、不揮発性メモリ５１から読み出して利用する事前調整データは、最後の回で書き込まれたメモリブロックに書き込まれているものとするものである。

すなわち、第１回目の事前取得調整データの書き込み時には、図９（Ａ）に示すように、事前取得調整データＳｅｑ−１は、メモリブロックＢ１の情報データ部に書き込み、また、当該事前取得調整データＳｅｑ−１を含む情報データ部についてのエラー訂正符号データＥＣＣ１ｓｔは、メモリブロックＢ１のパリティ部に書き込む。

次に、第２回目の事前取得調整データの書き込み時には、図９（Ｂ）に示すように、第１回目の事前調整データＳｅｑ−１をメモリブロックＢ２に転記する。そして、第２回目の事前取得調整データＳｅｑ−２を、同じメモリブロックＢ２の空きエリアに書き込む。そして、事前取得調整データＳｅｑ−１およびＳｅｑ−２を含む情報データ部に対して、２回目のエラー訂正符号データＥＣＣ２ｎｄを生成して、それをメモリブロックＢ２のパリティ部に書き込むようにする。

なお、２回目のエラー訂正符号データＥＣＣ２ｎｄは、この第３の例においても、第２の例の（２−２）の場合と同様に、情報データ部のみではなく、前回のエラー訂正符号データをも含めた部分に対して生成するようにしてもよい。

この第３の例によれば、第２の例と同様に、各調整回において、エラー訂正符号データを生成付加しても、調整データの追記が可能となる。

［工場出荷前調整データと、その後の調整データについて］
以上は、工場出荷前に不揮発性メモリに書き込まれる事前取得調整データについての説明である。しかし、工場出荷後においても、ある種の調整項目については、ユーザの使用環境において、例えばオペレータなどが、調整データを取得して、その事前取得調整データを不揮発性メモリに追記したい場合がある。

この実施形態では、そのような工場出荷後の調整データについても配慮している。すなわち、この実施形態では、不揮発性メモリ５１は、図１０に示すような複数個のバンク、図１０の例では、４つのバンクＢＡＮＫ０、ＢＡＮＫ１、ＢＡＮＫ２、ＢＡＮＫ３で構成される。

バンクＢＡＮＫ０と、バンクＢＡＮＫ２とは、工場出荷前の事前取得調整データの格納エリアとされる。また、バンクＢＡＮＫ１と、バンクＢＡＮＫ３とは、工場出荷後の事前取得調整データの格納エリアとされる。そして、図示のように、バンクＢＡＮＫ０とＢＡＮＫ１、また、バンクＢＡＮＫ２とＢＡＮＫ３とが対で使用されるように構成されている。

そして、工場出荷前の事前取得調整データの格納エリアであるバンクＢＡＮＫ０およびバンクＢＡＮＫ２のうち、工場出荷前においては、事前取得調整データは、バンクＢＡＮＫ０に書き込まれるように構成されている。

また、工場出荷後の事前取得調整データの格納エリアであるバンクＢＡＮＫ１とバンクＢＡＮＫ３とは、そのいずれかに事前取得調整データの書き込みが可能とされる。バンクＢＡＮＫ１に、工場出荷後の事前取得調整データが格納されたときには、バンクＢＡＮＫ０に工場出荷前の事前取得調整データが書き込まれているので、対のバンクＢＡＮＫ０およびＢＡＮＫ１から事前取得調整データを読み出すことで問題は生じない。

しかし、バンクＢＡＮＫ３に工場出荷後の事前取得調整データが格納されたときには、そのままではバンクＢＡＮＫ２には、工場出荷前の事前取得調整データが格納されていない。そこで、この実施形態では、バンクＢＡＮＫ３に工場出荷後の事前取得調整データが格納されたときには、バンクＢＡＮＫ０の工場出荷前の事前取得調整データが、バンクＢＡＮＫ２にコピーされて記憶されるように構成されている。そして、バンクＢＡＮＫ２に工場出荷前の事前取得調整データが格納されたときには、そのことを示す書き込みフラグＦＢ＿２が、当該バンクＢＡＮＫ２が書き込み状態であることを示す「０」にセットされる。

そして、この実施形態では、バンクＢＡＮＫ３に工場出荷後の事前取得調整データが格納されたときには、信号処理プロセッサ６１は、前記バンクＢＡＮＫ２の書き込みフラグＦＢ＿２を参照することで、対のバンクＢＡＮＫ２およびＢＡＮＫ３から事前取得調整データを読み出すように構成されている。

このときの信号処理プロセッサ６１における使用バンクの決定処理ルーチンを図１１に示す。

すなわち、信号処理プロセッサ６１は、不揮発性メモリ５１からの事前取得調整データの読み出しに先立ち、バンクＢＡＮＫ２の書き込みフラグＦＢ＿２を読み込む（ステップＳ１０１）。そして、信号処理プロセッサ６１は、その書き込みフラグＦＢ＿２が「０」であるか否か判別する（ステップＳ１０２）。

ステップＳ１０２で、書き込みフラグＦＢ＿２が「０」でないと判別したときには、信号処理プロセッサ６１は、対のバンクＢＡＮＫ０およびＢＡＮＫ１から事前取得調整データを読み出すように決定する（ステップＳ１０３）。

また、ステップＳ１０２で、その書き込みフラグＦＢ＿２が「０」であると判別したときには、信号処理プロセッサ６１は、対のバンクＢＡＮＫ２およびＢＡＮＫ３から事前取得調整データを読み出すように決定する（ステップＳ１０３）。

以上のようにして、工場出荷前と、工場出荷後とで、不揮発性メモリ５１の記憶領域を変えることにより、両者を不揮発性メモリに支障なく書き込めるようにしている。なお、工場出荷後における事前取得調整データも、上述したエラー訂正符号付きのフォーマットで不揮発性メモリ５１に記憶されるものである。

［電源オンから電源オフまでの事前取得調整データを用いた調整動作］
不揮発性メモリ５１に格納された事前取得調整データを用いた調整動作は、この実施形態では、テレビ放送受信機で、ユーザにより、選局チャンネルが変更されるたびに行われる。

この場合に、不揮発性メモリ５１が、選局チャンネルの変更のたびに、信号処理プロセッサ６１からアクセスされるのは、消費電流の点および不揮発性メモリ５１の寿命を考慮すると好ましくない。

この実施形態においては、この問題を解決するために、不揮発性メモリ５１からの事前取得調整データの読み出しアクセスは、電源投入時（電源オン時）の１回のみとするように構成している。

図１２は、この構成を説明するための概念図である。すなわち、図１２（Ａ）で、網掛けをして示すように、テレビ放送受信機への電源投入時には、信号処理プロセッサ６１は、不揮発性メモリ５１に事前取得調整データの取得要求を送り、不揮発性メモリ５１から事前取得調整データを読み出す。そして、信号処理プロセッサ６１は、不揮発性メモリ５１から取得した事前取得調整データを、信号処理プロセッサ６１が内蔵するキャッシュメモリ６１ｂに保持する。

電源がオン状態である動作中には、図１２（Ｂ）において、網掛けをして示すように、信号処理プロセッサ６１の制御部６１ａは、キャッシュメモリ６１ｂに保持されている事前取得調整データを用いて実使用調整データを生成する。そして、信号処理プロセッサ６１の制御部６１ａは、生成した実使用調整データを、フロントエンド回路部１０の各調整対象部１００に供給する。この際に、信号処理プロセッサ６１の制御部６１Ａは、キャッシュメモリ６１ｂに保持されている事前取得調整データから補間処理により実使用調整データを生成する処理も行なう。

テレビ放送受信機の電源がオフとされると、図１２（Ｃ）に示すように、信号処理プロセッサ６１のキャッシュメモリ６１ｂに保持されていた事前取得調整データは、消失する。そして、再度、テレビ放送受信機に電源が投入されて電源オンとされると、図１２（Ａ）の状態になり、上述のような動作を繰り返す。

図１３に、信号処理プロセッサ６１における、上述した電源オンから電源オフまでの処理動作の流れを示すフローチャートを示す。

信号処理プロセッサ６１は、システムコントローラ４からの指示を監視して、テレビ放送受信機に電源がオンとされたか否か判別する（ステップＳ２０１）。そして、電源がオンとされたと判別すると、信号処理プロセッサ６１は、フロントエンド回路ＩＣ１のインターフェース部５２を介して不揮発性メモリ５１に事前取得調整データの読み出し要求を送る（ステップＳ２０２）。

そして、信号処理プロセッサ６１は、インターフェース部５２を介して、不揮発性メモリ５１から読み出された事前取得調整データを取得し、エラー訂正デコード処理を行う（ステップＳ２０３）。そして、信号処理プロセッサ６１は、エラー訂正を行なってエラーが訂正された事前取得調整データを、内蔵するキャッシュメモリ６１ｂに格納する（ステップＳ２０４）。

次に、信号処理プロセッサ６１は、例えば、システムコントローラ４を介してラストチャンネルの情報を受け取って、フロントエンド回路ＩＣ１に、当該ラストチャンネルを選局するための情報を送る。この情報には、ＰＬＬ回路３０の分周回路３２，３６に供給する分周比の情報のほか、上述したフロントエンド回路部１０の各調整部に対する実使用調整データが含まれる。すなわち、信号処理プロセッサは、当該ラストチャンネルについての実使用調整データを、キャッシュメモリ６１ｂに保持している事前取得調整データから生成する。信号処理プロセッサ６１は、実使用調整データの生成に際し、必要に応じて、事前取得調整データを用いた線形補間などの補間処理を行なう（ステップＳ２０５）。

次に、信号処理プロセッサ６１は、必要な調整項目について、キャリブレーションの処理を行なう（ステップＳ２０６）。このキャリブレーションの処理がなされる間、信号処理プロセッサ６１は、前述したように、テスト信号発生部７を動作状態として、テスト信号を発生させるようにすると共に、スイッチ回路６を、テスト信号発生部７側に切り換える。キャリブレーションの処理が終了すると、信号処理プロセッサ６１は、テスト信号発生部７を非動作状態として、テスト信号の発生を停止させると共に、スイッチ回路６を、受信アンテナ５側に切り換える。したがって、テレビ放送受信機は、ラストチャンネルの受信状態になる。

次に、信号処理プロセッサ６１は、システムコントローラ４からの電源がオフにされたことを示す情報を監視して、ユーザによる電源オフ操作があったか否か判別する（ステップＳ２０７）。そして、ステップＳ２０７で、ユーザによる電源オフ操作がないと判別したときには、信号処理プロセッサ６１は、システムコントローラ４からの選局チャンネルが切り替えられたことを示す情報を監視して、ユーザによる選局切替があったか否か判別する（ステップＳ２０８）。

ステップＳ２０８で、ユーザによる選局切替がなかったと判別したときには、信号処理プロセッサ６１は、ステップＳ２０７に戻り、このステップＳ２０７以降の処理を繰り返す。

そして、ステップＳ２０８で、ユーザによる選局切替があったと判別したときには、システムコントローラ４を介して選局切替後のチャンネルの情報を受け取って、フロントエンド回路ＩＣ１に、当該選局切替後のチャンネルを選局するための情報を送る。この情報には、ＰＬＬ回路３０の分周回路３２，３６に供給する分周比の情報のほか、上述したフロントエンド回路部１０の各調整部に対する実使用調整データが含まれる。すなわち、信号処理プロセッサは、当該選局切替後のチャンネルについての実使用調整データを、キャッシュメモリ６１ｂに保持している事前取得調整データから生成する。信号処理プロセッサ６１は、この実使用調整データの生成に際し、必要に応じて、事前取得調整データを用いた線形補間などの補間処理を行なう（ステップＳ２０９）。

次に、信号処理プロセッサ６１は、必要な調整項目について、キャリブレーションの処理を行なう（ステップＳ２１０）。このキャリブレーションの処理がなされる間、信号処理プロセッサ６１は、前述したように、テスト信号発生部７を動作状態として、テスト信号を発生させるようにすると共に、スイッチ回路６を、テスト信号発生部７側に切り換える。

キャリブレーションの処理が終了すると、信号処理プロセッサ６１は、テスト信号発生部７を非動作状態として、テスト信号の発生を停止させると共に、スイッチ回路６を、受信アンテナ５側に切り換える。したがって、テレビ放送受信機は、選局切替後のチャンネルの受信状態になる。

そして、信号処理プロセッサ６１は、ステップＳ２０７に戻り、このステップＳ２０７以降の処理を繰り返す。

ステップＳ２０７で、ユーザによる電源オフ操作があったと判別したときには、信号処理プロセッサ６１は、図１３の処理ルーチンを終了する。このとき、キャッシュメモリ６１ｂの調整データは消失する（ステップＳ２１１）。なお、このステップＳ２１１は、信号処理プロセッサ６１が行なう処理ではなく、電源がオフになることにより、キャッシュメモリの記憶内容が保持されなくなることを確認のために示したものである。

［信号処理プロセッサ６１における補間処理の例］
この実施形態では、中間周波数のバンドパスフィルタ２４の中間周波帯域幅は、キャッシュメモリ６１ｂに保持されている事前取得調整データのうちの、図３に示した「ＩＦ ＢＰＦのカットオフ周波数調整データ」を用いて、全ての放送方式に対応することが可能である。そして、所望の中間周波帯域幅に応じ、図３に示した「ＩＦ ＢＰＦのカットオフ周波数調整データ」を用いて補間処理をすることにより、カットオフ周波数を微調整設定することが可能である。

図１４は、不揮発性メモリ５１に記憶される「ＩＦ ＢＰＦのカットオフ周波数調整データ」を説明するための図である。図１４に示されるように、中間周波数のバンドパスフィルタ２４の中間周波帯域幅の最小周波数は、固定であって、これは、不揮発性メモリ５１の事前取得調整データには含まれていない。

「ＩＦ ＢＰＦのカットオフ周波数調整データ」は、３つの受信バンドの帯域幅６ＭＨｚ／７ＭＨｚ／８ＭＨｚのそれぞれに応じたカットオフ周波数についての事前取得調整データ
ＩＦ＿ＢＰＦ＿ＣＯＦＦ＿６Ｍ、
ＩＦ＿ＢＰＦ＿ＣＯＦＦ＿７Ｍ、
ＩＦ＿ＢＰＦ＿ＣＯＦＦ＿８Ｍ、
からなる。

信号処理プロセッサ６１が、これらの事前取得調整データを用いて、バンドパスフィルタ２４について、選局された受信チャンネルに応じた最適なカットオフ周波数を補間処理により求める。このときの信号処理プロセッサ６１における処理動作のフローチャートを、図１５に示す。

信号処理プロセッサ６１は、先ず、キャッシュメモリ６１ｂから、事前取得調整データＩＦ＿ＢＰＦ＿ＣＯＦＦ＿６Ｍ、ＩＦ＿ＢＰＦ＿ＣＯＦＦ＿７Ｍ、ＩＦ＿ＢＰＦ＿ＣＯＦＦ＿８Ｍ、を読み出す（ステップＳ３０１）。

次に、信号処理プロセッサ６１は、選局された受信チャンネルに応じた最適な所望のＩＦ帯域幅ＩＦＢＷと、３つの受信バンドの帯域幅６ＭＨｚ／７ＭＨｚ／８ＭＨｚとを比較し、所望の帯域幅ＩＦＢＷに近い２つのデータを選択する（ステップＳ３０２）。

すなわち、その１つとしては、所望の帯域幅ＩＦＢＷに最も近い帯域幅をＩＦＢＷ１とし、当該ＩＦＢＷ１を３つの受信バンドの帯域幅６ＭＨｚ／７ＭＨｚ／８ＭＨｚから選択する。そして、選択した帯域幅についての事前取得調整データであるカットオフ周波数調整データを、調整データＩＦ＿ＢＰＦ＿ＣＯＦＦ１とする。

また、２つ目としては、所望の帯域幅ＩＦＢＷに次に近い帯域幅をＩＦＢＷ２とし、当該ＩＦＢＷ２を、３つの受信バンドの帯域幅６ＭＨｚ／７ＭＨｚ／８ＭＨｚから選択する。そして、選択した帯域幅についての事前取得調整データであるカットオフ周波数調整データを、調整データＩＦ＿ＢＰＦ＿ＣＯＦＦ２とする。

次に、信号処理プロセッサ６１は、選択した以上のデータを用いて、図１６の（式Ａ）に示す補間処理演算を実行して、最適なカットオフ周波数調整データＩＦ＿ＢＰＦ＿ＣＯＦＦを算出する（ステップＳ３０３）。

そして、信号処理プロセッサ６１は、算出したカットオフ周波数調整データＩＦ＿ＢＰＦ＿ＣＯＦＦを、レジスタに格納するようにする（ステップＳ３０４）。電源オンである間は、このレジスタに格納されたカットオフ周波数調整データＩＦ＿ＢＰＦ＿ＣＯＦＦにより、バンドパスフィルタ２４のカットオフ周波数が微調整される。

なお、以上説明したバンドパスフィルタ２４のカットオフ周波数の調整のための補間処理は、図１３のステップＳ２０５で行なう補間処理の一例である。

次に、図１３のステップＳ２０８で行なう補間処理の一例を示す。事前取得調整データのうちの幾つかの調整データは、図１７に示すように、選局チャンネルに応じたＲＦ周波数の変化に依存する。そのため、選局チャンネルが変わる毎に、実使用調整データを生成するようにするが、その際に、不揮発性メモリ５１に、選局チャンネルに応じたＲＦ周波数に、直に対応する事前取得調整データが存在しない場合がある。図１７では、飛び飛びの周波数ｆ１、ｆ２、ｆ３、・・・についての事前取得調整データＤ１，Ｄ２，Ｄ３・・・が、不揮発性メモリ５１に記憶されているとしている。

このように、不揮発性メモリ５１に、選局チャンネルに応じたＲＦ周波数に、直に対応する事前取得調整データが存在しない場合に、この実施形態では、信号処理プロセッサ６１では、補間処理を実行して、実使用調整データを生成するようにする。

例えば、選局チャンネルに応じたＲＦ周波数が、図１７において、周波数ｆ１とｆ２との間の周波数ｆ１２であった場合、この実施形態では、信号処理プロセッサ６１は、次のような補間処理を実行する。すなわち、信号処理プロセッサ６１では、周波数ｆ１２についての実調整データＤ１２は、その両隣りの周波数ｆ１、ｆ２のデータＤ１，Ｄ２を用いて、補間処理をする。その補間処理の演算式は、次の通りである。

すなわち、周波数ｆ１２と周波数ｆ１との差をｋ１とし、周波数ｆ１２と周波数ｆ２との差をｋ２としたとき、データＤ１２は、
Ｄ１２＝｛ｋ２／（ｋ１＋ｋ２）｝Ｄ１＋｛ｋ１／（ｋ１＋ｋ２）｝Ｄ２
・・・（式Ｂ）
なる演算式（Ｂ）により求められる。

［キャリブレーションの例］
次に、図１３のフローチャートのステップＳ２０６やステップＳ２０９で行なうキャリブレーションの例を以下に説明する。以下に説明する例は、中間周波フィルタ（バンドパスフィルタ２４）におけるイメージ妨害除去特性の調整に関するものである。イメージ妨害除去特性のキャリブレーションを、以下、ＩＭＲＲキャリブレーションと称することとする。

この例のＩＭＲＲキャリブレーションのため、この実施形態の復調回路ＩＣ２には検出回路６２が設けられている。

＜ＩＭＲＲキャリブレーションのための検出回路６２の第１の構成例＞
この検出回路６２の具体構成の第１の構成例を図１８に示す。この図１８の例においては、復調回路部６０は、フロントエンド回路ＩＣ１からの中間周波信号をデジタル信号に変換するＡ／Ｄコンバータ６０１と、復調処理部６０２とからなる。そして、Ａ／Ｄコンバータ６０１からのデジタル中間周波信号が検出回路６２に供給される。

検出回路６２は、乗算器６２１と、発振器６２２と、ローパスフィルタ６２３と、レベル検出部６２４とからなる。

この例では、発振器６２２は、中間周波数の発振信号を発生するものである。デジタル中間周波信号が乗算器６２１に供給されると共に、発振器６２２の発振信号が乗算器６２１に供給される。乗算器６２１からは、両者の差の周波数に応じた出力信号が得られる。この乗算器６２１の出力信号は、ローパスフィルタ６２３を通じてレベル検出部６２４に供給される。レベル検出部６２４は、乗算器６２１の出力信号のレベルを検出し、その検出結果を信号処理プロセッサ６１に供給する。

ＩＭＲＲキャリブレーション用の用いられるテスト信号発生部７からのテスト信号は、一定周波数の信号であるが、その周波数は、選局された受信チャンネルにおいてイメージ妨害周波数となるものに、信号処理プロセッサ６１により設定される。

したがって、ＩＭＲＲキャリブレーションモードにおいて、テスト信号がアンテナ端子ピンＴ11から入力されたときには、バンドパスフィルタ２４におけるイメージ妨害除去特性が最適な状態になっていれば、検出回路６２のレベル検出部６２４の検出レベルは、理想的にはゼロになる。

この実施形態では、信号処理プロセッサ６１は、検出回路６２のレベル検出部６２４の検出レベルを参照しながら、バンドパスフィルタ２４におけるイメージ妨害除去特性の調整データを調整する。そして、信号処理プロセッサ６１は、最適なイメージ妨害除去特性が得られるように、調整データを校正する。

＜信号処理プロセッサ６１でのＩＭＲＲキャリブレーション時の動作例＞
図１９に、信号処理プロセッサ６１で実行されるイメージ妨害除去特性のキャリブレーション時の処理動作の流れのフローチャートを示す。

この図１９の例では、信号処理プロセッサ６１は、ラストチャンネルの選局開始時や選局切替後の選局開始時に、ステップＳ４００から、この例のＩＭＲＲキャリブレーションの処理ルーチンを開始する。

信号処理プロセッサ６１は、先ず、ＩＭＲＲキャリブレーションに先立ち、前述したように、キャッシュメモリ６１ｂから事前取得調整データを読み出して、実使用調整データを生成して、フロントエンド回路ＩＣ１に供給するようにする。その際に生成された実使用調整データのうちのイメージ妨害除去特性に関する実使用調整データを、ＩＭＲＲキャリブレーションする調整データのデフォルト値ａとする（ステップＳ４０１）。

信号処理プロセッサ６１は、テスト信号発生部７から当該選局チャンネル用のテスト信号を発生させるようにすると共に、スイッチ回路６をテスト信号発生部７側に切り替えて、ＩＭＲＲキャリブレーションモードを有効とする（ステップＳ４０２）。

そして、信号処理プロセッサ６１は、ＩＭＲＲキャリブレーションの調整設定値の初期化を行なう。すなわち、信号処理プロセッサ６１は、ＩＭＲＲキャリブレーションの設定値ｘの初期値を、ＩＭＲＲキャリブレーションを行なう範囲の最小値ｘ＝ａ−ＭＲＡＮＧＥに設定する（ステップＳ４０３）。

次に、信号処理プロセッサ６１は、レベル検出部６２４の出力レベルと比較する変数ｍｉｎｍａｇに、比較的大きい値ＭＡＸＶＡＬを、初期値として設定する。すなわち、変数ｍｉｎｍａｇ＝ＭＡＸＶＡＬとする（ステップＳ４０４）。

次に、信号処理プロセッサ６１は、設定値ｘを、フロントエンド回路ＩＣ１に送って、フロントエンド回路部１０のバンドパスフィルタ２４のイメージ妨害除去特性調整データとして設定するようにする（ステップＳ４０５）。

次に、信号処理プロセッサ６１は、検出回路６２のレベル検出部６２４の検出レベルａｍｐを読み込む（ステップＳ４０６）。そして、信号処理プロセッサ６１は、レベル検出部６２４の検出レベルａｍｐと、変数ｍｉｎｍａｇとを比較し、ａｍｐ＜ｍｉｎｍａｇであるか否か判別する（ステップＳ４０７）。

このステップＳ４０７での判別の結果、ａｍｐ＜ｍｉｎｍａｇであると判別したときには、信号処理プロセッサ６１は、最適値ｘ＿ｏｐｔとして、そのときの設定値ｘを保持すると共に、変数ｍｉｎｍａｇを、その設定値ｘのときのレベル検出部６２４の検出レベルａｍｐとする（ステップＳ４０８）。

また、このステップＳ４０７での判別の結果、ａｍｐ＜ｍｉｎｍａｇではないと判別したときには、信号処理プロセッサ６１は、最適値ｘ＿ｏｐｔの更新および変数ｍｉｎｍａｇの更新は、行なわない。

そして、次に、信号処理プロセッサ６１は、設定値ｘがＩＭＲＲキャリブレーションを行なう範囲の最大値（ａ＋ＰＲＡＮＧＥ）以上になったか否か判別する（ステップＳ４０９）。設定値ｘが前記最大値（ａ＋ＰＲＡＮＧＥ）以上になってはいないと判別したときには、信号処理プロセッサ６１は、次の調整値を設定値ｘに設定する（ステップＳ４１）。次の調整値は、信号処理プロセッサ６１で、ＩＭＲＲキャリブレーションの調整ステップ幅に応じて定められる。次の調整値を設定したら、信号処理プロセッサ６１は、ステップＳ４０５に戻り、このステップＳ４０５以降の処理を繰り返す。

ステップＳ４０９で、設定値ｘが前記最大値（ａ＋ＰＲＡＮＧＥ）以上になったと判別したときには、信号処理プロセッサ６１は、そのときに最適値ｘ＿ｏｐｔとして保持されていた調整値を、イメージ除去妨害特性についての最適調整値と設定する（ステップＳ４１１）。

次に、信号処理プロセッサ６１は、ＩＭＲＲキャリブレーションモードの無効を設定し、その旨をシステムコントローラ４に通知する（ステップＳ４１２）。その後、信号処理プロセッサ６１は、受信中のチャンネルにおける通常の選局中動作の状態になる（ステップＳ４１３）。

なお、以上説明した図１９のフローチャートの処理例では、全数探索法で最適調整値を求めるようにしたが、２分探索法など、他の探索法を用いることもできる。

＜ＩＭＲＲキャリブレーションのための検出回路６２の第２の構成例＞
図２０は、復調回路ＩＣ２の検出回路６２の第２の構成例を示すブロック図である。

この第２の構成例は、復調回路部６０がＯＦＤＭ（Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）復調回路の構成であって、ＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）部を備えることを利用したものである。

すなわち、復調回路部６０においては、Ａ／Ｄコンバータ６０１の出力信号が、乗算器６０３と周波数発振器６０４からなるミキサ回路で直交復調される。そして、ミキサ回路で直交復調された信号は、ＦＦＴ部６０５で周波数領域の信号に変換される構成とされている。

この第２の構成例においては、復調回路部６０のＦＦＴ部６０５の出力信号が検出回路６２に供給される。この検出回路６２は、最大振幅検出器６２５からなる。この最大振幅検出器６２５は、ＦＦＴ部６０５の演算結果から最大振幅となる周波数を求め、その振幅を出力する。この最大振幅検出器６２５の振幅出力は、信号処理プロセッサ６１に供給される。

ＩＭＲＲキャリブレーション時には、イメージ妨害周波数のテスト信号がアンテナ端子ピンＴ11を通じて供給されるため、最大振幅検出器６２５では、当該イメージ妨害周波数での振幅出力が信号処理プロセッサ６１に供給されることになる。

したがって、信号処理プロセッサ６１では、最大振幅検出部６２５からの振幅出力がゼロとなるように、イメージ妨害除去特性の調整値をＩＭＲＲキャリブレーションにより設定することで、最適なイメージ妨害除去特性の調整値を設定することができる。

以上のようにして、この実施形態においては、事前に不揮発性メモリ５１に記憶された事前取得調整データを用いたキャリブレーションを行なうことにより、経年変化や使用環境に応じた正確な実使用調整データが生成される。このとき、不揮発性メモリ５１に記憶された事前取得調整データを起点として、実使用調整データの校正がなされるので、最適実使用調整データを得るまでの校正に要する時間は短時間となる。

なお、キャリブレーション用のテスト信号発生部７は、フロントエンド回路ＩＣ１内に設けるようにしてもよい。

［他の実施形態およびその他の変形例］
上述の実施形態では、フロントエンド回路部１０の各調整部についての調整データを記憶する不揮発性メモリ５１は、フロントエンド回路ＩＣ１内に設けるようにしたが、当該不揮発性メモリ５１は、フロントエンド回路ＩＣ１外に設けるようにしてもよい。図２１はその場合のテレビ放送受信機の構成例を示すブロック図である。

図２１に示すように、この例においては、フロントエンド回路ＩＣ１には、不揮発性メモリは設けず、バッファレジスタ５４のみを設ける。バッファレジスタ５４は、フロントエンド回路部１０の各調整部についての調整データを、復調回路ＩＣ２の信号処理プロセッサ６１から受け取って記憶保持し、フロントエンド回路部１０の各調整部に供給するようにする。

そして、この例では、フロントエンド回路ＩＣ１の外部に不揮発性メモリ７０を設け、信号処理プロセッサ６１と端子ピンＴ27を通じて接続される。信号処理プロセッサ６１は、必要なときに、当該不揮発性メモリ７０にアクセスして、事前取得調整データを読み出すようにする。そして、上述した実施形態と同様に、信号処理プロセッサ６１は、不揮発性メモリ７０から受け取った事前取得調整データから、実使用調整データを生成し、バッファレジスタ５４に供給するようにする。

この図２１の例においては、不揮発性メモリ７０がフロントエンド回路ＩＣ１の外部に設けるほかは、上述した実施形態と同様の動作を行い、同様の作用効果が得られるものである。

なお、上述した実施形態においては、キャリブレーションは、中間周波バンドパスフィルタ２４の、イメージ妨害除去特性についての調整データの場合のみについて説明したが、これに限られるものではない。例えば、トラッキングフィルタについての同調周波数調整データやゲイン調整データについても、キャリブレーションを行なってもよい。また、中間周波バンドパスフィルタ２４のカットオフ周波数調整にも、キャリブレーションを適用してもよい。さらには、ＶＣＯの電流ばらつき調整データや、定電圧回路５３からの定電圧電源についてのばらつき調整データについても、キャリブレーションを行うようにしてもよい。

また、上述の実施形態の説明では、調整データの変化についてのパラメータとしては、受信チャンネル周波数を例に挙げたが、パラメータはこれに限られるものではない。例えば、経年変化に応じた調整データを不揮発性メモリに記憶しておくようにすると共に、電子機器に、時間を計測するタイマーを備えるようにし、経過した時間に応じて、調整データから補間処理により、当該時点における最適調整データを生成するようにすることもできる。

また、温度変化に応じた調整データを不揮発性メモリに記憶しておくようにすると共に、電子機器に、周囲温度を計測する手段を備えるようにし、当該時点における温度を温度計測手段により計測し、その温度に応じた調整データを、補間処理により、不揮発性メモリに記憶した調整データから生成するようにすることもできる。

また、不揮発性メモリに書き込む調整データのエラー訂正符号としては、ＲＳ符号を用いたが、ＲＳ符号に限らず、その他種々のエラー訂正符号またはエラー検出訂正符号を用いることができることは勿論である。

なお、以上の実施形態は、電子機器がテレビ放送受信機の場合であるが、この発明は、テレビ放送受信機以外の種々の電子機器に適用することができることは、言うまでもない。

この発明による電子機器の実施形態としてのテレビ放送受信機の構成例の概要を示すブロック図である。 図１の例のテレビ放送受信機におけるフロントエンド回路部の具体的構成例を示すブロック図である。 この発明による電子機器の実施形態としてのテレビ放送受信機のフロントエンド回路における調整データの例を示す図である。 この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込みを説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時における処理を説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリに書き込む調整データのフォーマットを説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリへの調整データの書き込み時におけるエラー訂正エンコード処理を説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリの記憶内容の管理方法を説明するための図である。 この発明による電子機器の実施形態において、不揮発性メモリの記憶内容の管理方法を説明するための図である。 この発明による電子機器の実施形態において、電源オン時から電源オフ時までの処理動作を説明するための模式図である。 この発明による電子機器の実施形態において、電源オン時から電源オフ時までの処理動作を説明するためのフローチャートである。 この発明による電子機器の実施形態において、事前取得調整データの一例を説明するための図である。 この発明による電子機器の実施形態において、事前取得調整データから実使用調整データを生成する処理の一例を説明するためのフローチャートである。 図１５の処理を説明するための図である。 この発明による電子機器の実施形態において、事前取得調整データから実使用調整データを生成する際の補間処理の一例を説明するための図である。 この発明による電子機器の実施形態において、キャリブレーションを実行するために必要な構成部分を説明するためのブロック図である。 この発明による電子機器の実施形態におけるキャリブレーションの処理動作の流れを説明するためのフローチャートである。 この発明による電子機器の実施形態において、キャリブレーションを実行するために必要な構成部分の他の例を説明するためのブロック図である。 この発明による電子機器の他の実施形態を説明するためのブロック図である。

符号の説明

１…フロントエンド回路ＩＣ、２…復調回路ＩＣ、３…映像出力アンプ、７…キャリブレーション用のテスト信号発生部、１０…フロントエンド回路部、５１…不揮発性メモリ、５２…Ｉ^２Ｃインターフェース、６０…復調回路ＩＣ、６１…信号処理プロセッサ（マイコン）、６２…検出回路

Claims (7)

1. 調整データにより調整可能であり、入力信号を処理する内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送する機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える第１のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）と、
   前記第１のＩＣに供給するテスト用信号を発生するテスト用信号発生部と、
   前記第１のＩＣの出力信号を処理する処理部と、前記第１のＩＣの前記インターフェース部が接続される信号処理プロセッサと、前記処理部で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを内部構成部として備える第２のＩＣと、
   前記入力信号に代えて前記テスト用信号発生部からのテスト用信号を前記第１のＩＣに供給すると共に、前記第２のＩＣの前記信号処理プロセッサに、前記実使用調整データの生成を指示する制御部と、
   を備え、
   前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した前記更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、最適実使用調整データを生成するようにする電子機器。
2. 前記第１のＩＣは、放送信号受信用のフロントエンド部を構成するものであり、前記第２のＩＣは、前記フロントエンド部からの信号を復調する復調部を構成するものである放送受信装置からなる請求項１に記載の電子機器。
3. 前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれており、前記第２のＩＣの前記信号処理プロセッサでエラー訂正デコードする請求項１に記載の電子機器。
4. 調整データにより調整可能であり、入力信号を処理する内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送する機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える第１のＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ；集積回路）の前記不揮発性メモリに、前記事前取得調整データを書き込む工程と、
   制御部が、前記入力信号に代えてテスト用信号発生部からのテスト用信号を前記第１のＩＣに供給すると共に、前記第１のＩＣの出力信号を処理する処理部と、前記第１のＩＣの前記インターフェース部が接続される信号処理プロセッサと、前記処理部で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを内部構成部として備える第２のＩＣの前記信号処理プロセッサに、前記実使用調整データの生成を指示する工程と、
   前記信号処理プロセッサが、前記制御部からの実使用調整データの生成の指示を受けて、前記データ転送部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データの初期値を生成して、前記データ保持部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した前記更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、最適実使用調整データを生成するようにする工程と、
   を有する電子機器のＩＣ内部構成部のばらつき調整方法。
5. 調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送する機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える他のＩＣの出力信号を処理する処理部と、前記他のＩＣの前記インターフェース部が接続されると共に、制御部から前記実使用調整データの生成の指示を受ける信号処理プロセッサと、前記処理部でテスト用信号を処理した結果を判定するための判定情報を検出する検出部と、を内部構成部として備え、
   前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データの初期値を生成して、前記インターフェース部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した前記更新実使用調整データを生成して、前記インターフェース部に送る処理を繰り返すことにより、最適実使用調整データを生成するようにするＩＣ。
6. 放送信号受信用のフロントエンド部を構成する前記第１のＩＣからの信号を受ける復調部を構成する請求項５に記載のＩＣ。
7. 調整データにより調整可能であり、入力信号を処理する内部構成部と、外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持部とを備える第１のＩＣと、
   前記第１のＩＣの前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、
   前記第１のＩＣに供給するテスト用信号を発生するテスト用信号発生部と、
   前記第１のＩＣの出力信号を処理する処理部と、前記第１のＩＣの前記データ保持部が接続される信号処理プロセッサと、前記処理部で前記テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを内部構成部として備える第２のＩＣと、
   前記入力信号に代えて前記テスト用信号発生部からのテスト用信号を前記第１のＩＣに供給すると共に、前記第２のＩＣの前記信号処理プロセッサに、前記実使用調整データの生成を指示する制御部と、
   を備え、
   前記信号処理プロセッサは、前記実使用調整データの生成の指示を受けたときに、前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データの初期値を生成して、前記データ保持部に送り、その後、前記検出部からの前記判定情報に基づいて、前記実使用調整データを更新した前記更新実使用調整データを生成して、前記データ保持部に送る処理を繰り返すことにより、最適実使用調整データを生成するようにする電子機器。

Images