[go: up one dir, main page]

JP2009164629A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2009164629A
JP2009164629A JP2009092389A JP2009092389A JP2009164629A JP 2009164629 A JP2009164629 A JP 2009164629A JP 2009092389 A JP2009092389 A JP 2009092389A JP 2009092389 A JP2009092389 A JP 2009092389A JP 2009164629 A JP2009164629 A JP 2009164629A
Authority
JP
Japan
Prior art keywords
peeled
substrate
film
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009092389A
Other languages
English (en)
Other versions
JP5094776B2 (ja
Inventor
Toru Takayama
徹 高山
Yugo Goto
裕吾 後藤
Junya Maruyama
純矢 丸山
Yumiko Fukumoto
由美子 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009092389A priority Critical patent/JP5094776B2/ja
Publication of JP2009164629A publication Critical patent/JP2009164629A/ja
Application granted granted Critical
Publication of JP5094776B2 publication Critical patent/JP5094776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • H10D86/021Manufacture or treatment of multiple TFTs
    • H10D86/0214Manufacture or treatment of multiple TFTs using temporary substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/14Layer or component removable to expose adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】積層体中の被剥離体に損傷を与えず、短時間で被剥離体を転写体への転写する方法の提供を課題とする。また、基板上に作製した半導体素子を、転写体、代表的にはプラスチック基板に転写する半導体装置の作製方法を提供することを課題とする。
【解決手段】基板上に剥離層と被剥離体を形成し、両面テープを介して被剥離体と支持体を接着し、剥離層と被剥離体を物理的手段によって剥離した後被剥離体を転写体に接着し、被剥離体から支持体と両面テープを剥離することを特徴とする。
【選択図】図1

Description

本発明は、積層体の転写方法に関する。加えて、本発明は、半導体素子を含む被剥離体を基体に転写した半導体素子、代表的には薄膜トランジスタで構成された回路を有する半導体装置の作製方法に関する。例えば、液晶モジュールに代表される電気光学装置やELモジュールに代表される発光装置、及びそのような装置を部品として搭載した電子機器に関する。
近年、絶縁表面を有する基板上に形成された半導体層(厚さ数〜数百nm程度)を用いて薄膜トランジスタを構成する技術が注目されている。薄膜トランジスタは、ICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されており、軽量で、衝撃に強く、多少の変形も可能なものが期待されている。現在、薄膜トランジスタの基板には、ガラスや石英が多く使用されているが、これらの基板は割れやすく重いという欠点がある。また、ガラス基板や石英基板は大型化が困難であるため、大量生産を行う上では、薄膜トランジスタの基板としては不向きである。このため、軽量で丈夫であるプラスチック基板、代表的にはプラスチックフィルムのような可撓性を有する基板の上に薄膜トランジスタを形成することが試みられている。
しかしながら、プラスチックの耐熱性が低いため、薄膜トランジスタを形成するプロセスの最高温度を低くせざるをえず、結果的に、ガラス基板又は石英基板等比較的耐熱性の高い基板上に形成する薄膜トランジスタほど良好な電気特性の薄膜トランジスタを形成できないのが現状である。
一方、基板上に、分離層を介して存在する被剥離体を基板から剥離する剥離方法がすでに提案されている。例えば、特許文献1又は特許文献2に記載された技術は、非晶質珪素(または結晶性珪素)からなる分離層を設け、レーザー光を基板を通過させて照射して非晶質珪素に含まれる水素を放出させることにより、非晶質珪素(または結晶性珪素)中に空隙を生じさせて、被剥離体から基板を分離させるというものである。
さらには、特許文献3では、特許文献1、特許文献2に記載された技術と同様に、非晶質珪素(または結晶性半導体)からなる分離層を設け、被剥離体(公報では、被剥離層と記載。代表例としては、薄膜トランジスタを示している。)表面に水溶性の仮接着層を用いて第2の基板(一時的な転写体)を設けて、レーザー光を基板を通過させて分離層間絶縁膜に照射して、被剥離体から第1の基板(ガラス基板)を剥離し、第3の基板(フィルム)上に被剥離体を転写した後、水中に浸し、水溶性である仮接着層を溶解させ、被剥離体と第2の基板とを剥離し、被剥離体の表面を露出する工程が記載されている。
特開平10―125929号公報(第4頁〜第10頁) 特開平10―125931号公報(第6頁〜第10頁) 特開2002−217391号公報(第3頁〜第6頁、図9)
しかしながら、特許文献1及び特許文献2に開示されている方法では、透光性の高い基板を使用することが必須であるため、使用可能な基板に制限があるという問題がある。また、基板を透過し、かつ非晶質シリコンに含まれる水素を放出させるのに十分なエネルギーを与えるための比較的大きなレーザー光の照射が必要とされ、被剥離体に損傷を与える可能性があるという問題がある。
また、上記方法では、分離層上に素子を作製する場合、素子作製工程で高温の熱処理を行うと、分離層に含まれる水素が拡散して低減してしまい、レーザー光を分離層に照射しても剥離が十分に行なわれない恐れがある。
さらに、被剥離体から基板を分離する際、被剥離体表面に転写体を硬化型接着剤を用いて固定するため、被剥離体例えば薄膜トランジスタの表面、具体的には、配線または画素電極が露出されておらず、基板を剥離した後の被剥離体の特性を測定することが困難である。このような構造の被剥離体を用いて液晶表示装置又は発光装置を作製する場合、複数の基板が張り合わされた構造となり、液晶表示装置又は発光装置の厚さが厚くなり、これらを用いた電子機器の小型化が図れないという問題点もある。また、液晶表示装置では、バックライトからの投射光を、発光装置では、発光素子から発した光をそれぞれ有効に取り出すことができないという問題点がある。
特許文献3に開示された発明においては、剥離体と第2の基板とを水溶性接着材で接着しているが、実際には、水に曝される水溶性接着剤が水に曝される面積が狭いため、第2の基板の剥離に時間がかかるという問題がある。
この問題をふまえ、第2の基板の一部を削り、より広面積の仮接着層を露出することにより、剥離時間を短縮することが可能であるが、この場合、第2の基板は使い捨てであり、石英ガラスのような高価な材料又は希少な材料を第2の基板に用いる場合、コストがかかるという問題がある。
さらにこの場合、被剥離体である薄膜トランジスタの層間絶縁膜に有機樹脂を用いた場合、有機樹脂は吸湿しやすいため、層間絶縁膜の体積が膨張し変形してしまい、薄膜トランジスタの配線がはがれるという問題もある。
本発明は、上記問題点を鑑みてなされたものであり、本発明は、積層体中の被剥離体に損傷を与えず、短時間で基板から剥離した被剥離体を転写体上に接着する方法を提供することを目的とする。
本発明は、積層体の転写方法であって、基板上に剥離層と被剥離体を形成し、剥離可能な粘着媒体を介して被剥離体と支持体を接着し、剥離層と被剥離体を剥離した後被剥離体を転写体上に接着し、被剥離体から支持体と両面テープを剥離することを特徴とする。
また、本発明は、積層体の転写方法であって、基板上に剥離層と被剥離体を形成し、剥離可能な粘着媒体を介して被剥離体と支持体を接着し、剥離層と被剥離体を物理的手段によって剥離した後被剥離体を転写体上に接着し、被剥離体から支持体と両面テープを剥離することを特徴とする。
また、本発明は、積層体の転写方法であって、基板上に剥離層と被剥離体を形成し、剥離可能な粘着媒体を介して被剥離体と支持体を接着し、剥離層と被剥離体を物理的手段によって剥離した後、被剥離体の一方に第1の転写体を接着し、被剥離体から支持体と前記剥離可能な粘着媒体を剥離し、被剥離体の他方を第2の転写体に接着することを特徴とする。
また、本発明は、半導体装置の作製方法であって、基板上に剥離層と半導体素子を含む被剥離体を形成し、剥離可能な粘着媒体を介して被剥離体と支持体を接着し、剥離層と被剥離体を剥離した後被剥離体を転写体に接着し、被剥離体から支持体と剥離可能な粘着媒体を剥離することを特徴とする。
また、本発明は、半導体装置の作製方法であって、基板上に剥離層と半導体素子を含む被剥離体を形成し、剥離可能な粘着媒体を介して被剥離体と支持体を接着し、剥離層と被剥離体を物理的手段によって剥離した後被剥離体を転写体に接着し、被剥離体から支持体と剥離可能な粘着媒体を剥離することを特徴とする。
また、本発明は、半導体装置の作製方法であって、基板上に剥離層と被剥離体を形成し、剥離可能な粘着媒体を介して被剥離体と支持体を接着し、剥離層と被剥離体を物理的手段によって剥離した後、被剥離体の一方に第1の転写体上を接着し、被剥離体から支持体と前記剥離可能な粘着媒体を剥離し、被剥離体の他方に第2の転写体を接着することを特徴とする。
また、半導体素子は、薄膜トランジスタ、有機薄膜トランジスタ、有機薄膜トランジスタ、薄膜ダイオード、光電変換素子、又は抵抗素子である。光電変換素子の代表例としては、シリコンのPIN接合からなるものが挙げられる。
また、被剥離体は、剥離層に接する酸化物層、代表的には珪素酸化物又は金属酸化物からなる単層、またはこれらの積層構造を有する。
また、剥離層は、金属膜又は窒化膜であり、それらは、チタン、アルミニウム、タンタル、タングステン、モリブデン、銅、クロム、ネオジム、鉄、ニッケル、コバルト、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選ばれた元素、前記元素を主成分とする合金材料またはこれらの元素窒化化合物からなる単層、又はこれらの積層構造である。
また、剥離可能な粘着媒体の粘着剤は熱により剥離が可能な粘着剤(以下、熱剥離型粘着剤と示す。)又は/及び紫外線の照射により剥離が可能な粘着剤(以下、紫外線剥離型粘着剤と示す)である。
また、第1の転写体の代表例としてはプラスチック、代表的にはプラスチックフィルムのような可撓性を有するプラスチックが挙げられる。また、耐水性の弱い部材(転写体に紙、布、木材、金属等)を第1の転写体に用いることができる。また、熱導電性を有する部材をも用いることができる。
また、第2の転写体の代表例としてはプラスチック、代表的にはプラスチックフィルムのような可撓性を有するプラスチックが挙げられる。また、耐水性の弱い部材(転写体に紙、布、木材、金属等)を第1の転写体に用いることができる。また、熱導電性を有する部材をも用いることができる。
また、物理的手段の代表的例として、人間の手、ノズルから吹付けられるガスの風圧、超音波等の比較的小さな力で引き剥がす手段が挙げられる。
なお、剥離可能な粘着媒体としては、基材の両面に粘着材が設けられたテープ状のもの(両面テープ)、同様にシート状のもの(両面シート)、同様にフィルム状のもの(両面フィルム)等が挙げられる。以下、実施の形態及び実施例においては、剥離可能な粘着媒体の代表例として、両面テープを用いて本発明を説明するが、これに両面シート、又は両面フィルムを適応してもよい。
本発明の構成を実施することにより、以下に示すような効果を得ることが出来る。
積層体の被剥離体を、基板から転写体、特にプラスチック基板上に転写することができる。
また、半導体素子(薄膜トランジスタ、有機薄膜トランジスタ、薄膜ダイオード、光電変換素子や抵抗素子など)を有する被剥離体を、転写体、特にプラスチック基板上に短時間で転写することができる。
また、被剥離体を基板から剥離し、プラスチック基板上に転写した後の薄膜トランジスタを代表とする様々な半導体素子の特性を測定することが可能である。
さらに、被剥離体をプラスチック基板上に転写した後、被剥離体上に用いていた支持体を剥離するため、被剥離体を有するデバイスの厚さが薄くなり、デバイス全体の小型化を図ることができる。デバイスが、下方出射型発光装置、透過型液晶表示装置の場合、発光素子から発する光又はバックライトの透過率を高めることができる。
さらに、支持体を破損せずに基板から被剥離体を剥離することが可能であり、支持体を再度利用することができる。このため、石英ガラスのような高価な材料、希少な材料を支持体に用いる場合、大幅なコストダウンを図ることができる。
実施の形態1の本発明の概念を示す図。 実施例1のアクティブマトリクス基板の作製工程を示す断面図。 実施例1のアクティブマトリクス基板の作製工程を示す断面図。 実施例1のアクティブマトリクス基板の作製工程を示す断面図。 実施例1のアクティブマトリクス基板の作製工程を示す断面図。 実施例1のアクティブマトリクス基板の剥離工程及び転写工程を示す断面図。 実施例2のELモジュールの作製工程を示す断面図。 実施例3のELモジュールの上面図 実施例4の液晶モジュールの作製工程を示す断面図。 実施例5の液晶モジュールの表面図 実施の形態2の本発明の概念を示す図。 実施例6の本発明を適応した電子機器を示す図。 実施例6の本発明を適応した電子機器を示す図。 実施例1において作製したTFTの電気特性を示す図。 実施例2において作製したELモジュールを示す写真。
本発明の実施の形態について、以下に説明する。
(実施の形態1)
以下に、本発明を用いた代表的な転写方法の手順を、簡略的に図1を用いて説明する。
まず図1(A)について説明する。10は基板、11は剥離層、12は酸化物層、13は被剥離体であり、12の酸化物層を含む。
基板10はガラス基板、石英基板、セラミックス基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板を用いても良い。
基板10上に窒化物層または金属層からなる剥離層11を形成する。金属層としての代表的な一例は、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、銅(Cu)、クロム(Cr)
、ネオジム(Nd)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)
、イリジウム(Ir)から選ばれた元素、または前記元素を主成分とする合金からなる単層、又はこれらの積層構造である。窒化物層としての代表的な一例は、上記金属元素の窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層構造である。
次いで、剥離層11である窒化物層または金属層上に、酸化物層12を含む被剥離体13を形成する。酸化物層としては、珪素酸化物、酸化窒化珪素又は金属酸化物を用いた酸化物層を形成すればよい。なお、酸化物層12はスパッタ法、プラズマCVD法、塗布法などのいずれの成膜方法を用いても良い。
被剥離体13には、半導体素子(薄膜トランジスタ、有機薄膜トランジスタ、薄膜ダイオード光電変換素子や抵抗素子など)が含まれていてもよい。
次に、図1(B)について説明する。被剥離体13上に両面テープ14の一方の面を接着する。両面テープには、紫外線剥離型粘着剤又は熱剥離型粘着剤を用いたものを用いる。この際、剥離体13と両面テープ14との間に気泡が入ると、後の剥離工程の際に被剥離体13にクラックが生じやすくなるため、被剥離体13と両面テープ14との間に気泡が入らないように接着する。なお、この工程にテープマウンター装置等を用いることにより、短時間で剥離体13と両面テープ14との間に気泡が入らないように接着できる。
両面テープ14の他方の面に支持体15を接着する。支持体15は、例えば、石英ガラス、金属、セラミックス等であってもよい。この際、支持体15を両面テープ14にしっかり固定する必要がある。これは、被剥離体13を基板10から剥離する際に、支持体15と両面テープ14とが先に剥がれてしまうのを避けるためである。なお、この工程にプレス機等を用いることにより、短時間で支持体に両面テープを接着できる。
次に、図1(C)について説明する。窒化物層または金属層からなる剥離層11と酸化物層12とに物理的力を加えることで、被剥離体13から剥離層11を剥離する。ここでは、基板の機械的強度が十分である例を示している。剥離層11と酸化物層12との密着性が高く、かつ基板10の機械的強度が低いと、剥離の際に基板10が割れてしまう恐れがあるので、基板裏面(剥離層が形成されていない面)に支持体(図示しない)、例えばプラスチック、ガラス、金属、セラミックス等を貼りつけた後剥離すると、さらに効果的に剥離することが可能である。
なお、物理的力とは、例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波等の比較的小さな力である。
次に、図1(D)について説明する。被剥離体を接着剤16を使用して転写体17に接着する。なお、接着剤16は、反応により剥離が可能な粘着剤(以下、反応硬化型接着剤と示す。)、熱により剥離が可能な粘着剤(以下、熱硬化型接着剤と示す。)又は紫外線硬化型接着剤等の光により剥離が可能な粘着剤(以下、光硬化型接着剤と示す。)を用いることが可能であり、それらの代表例として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等が挙げられる。
次に、図1(E)について説明する。被剥離体13と両面テープ14とを剥離する。両面テープ14に紫外線剥離型両面テープを用いた場合、紫外線光を短時間、具体的には50〜100秒照射することで剥離することができる。また、両面テープ14に熱剥離型両面テープを用いた場合、基板を加熱することで剥離することができる。この場合の加熱温度は、90〜150℃、好ましくは110〜120℃と低温であり、加熱時間も2〜3分と短時間である。まずはじめに、支持体15と両面テープ14とを剥離し、その後、被剥離体13と両面テープ14とを剥離する。
以上の工程により、転写体上に被剥離体を転写することができる。なお、露出した被剥離体上に、さらに別の基板を貼り合わせてもよい。
なお、本明細書中において、転写体とは、被剥離体から基板を剥離した後、被剥離体を接着させるものであり、材料は特に限定されず、プラスチック、ガラス、金属、セラミックス等のいかなる材料でもよい。同様に、支持体とは物理的手段により基板を剥離する際に、被剥離体を接着するものであり、材料は特に限定されずプラスチック、ガラス、金属、セラミックス等のいかなる材料でもよい。
また、転写体及び支持体の形状は特に限定されず、平面を有するもの、曲面を有するもの、可撓性を有するもの、フィルム状のものであっても良い。また、軽量化を最優先するのであれば転写体は、フィルム状のプラスチック、例えば、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート(PC)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアクリレート(PAR)、ポリブチレンテレフタレート(PBT)、極性基のついたノルボルネン樹脂からなるARTON(JSR製)などが好ましい。これらのプラスチックの表面には、窒化アルミニウム、又は窒化酸化アルミニウム等の熱導電性を有する膜を成膜してもよい。また、これらのプラスチック中に鉄、銅、アルミニウム、窒化アルミニウム、又は酸化マグネシウム等を分散させてもよい。これらのプラスチックを転写体に用いると、剥離体にCPU、メモリ等の高速動作を行う半導体回路を設けた場合、駆動により発生した熱を転写体で吸収することが可能である。
また、本発明では、浸漬工程がないため、耐水性の弱い部材(転写体に紙、布、木材、金属等)を転写体に用いることができる。また、熱導電性を有する樹脂も用いることができる。 さらには、半導体素子で形成される半導体装置(ロジック回路、メモリー、駆動回路、電源回路、スイッチ等)を転写体とし、この上に、別の半導体装置を転写することも可能である。この場合、各半導体装置の特性を調べ、特性の優れたもの(不良品でないもの)のみ、積層させることができるため、全体の歩留まりが向上するという効果がある。
(実施の形態2)
ここでは、本発明の転写工程に用いる剥離可能な粘着媒体(代表例として、両面テープを採用する。)の構造について説明する。
図11(A)及び図11(B)を説明する。本発明で用いる両面テープは、第1の粘着剤501を有する第1の基体502と、第2の粘着剤503を有する第2の基体504とを、硬化接着剤505で貼り合わせたものである。第1の粘着剤及び第2の粘着剤には、それぞれ熱剥離型粘着剤及び/又は紫外線剥離型粘着剤を用いることができる。また、紫外線剥離型粘着剤又は熱剥離型粘着剤の変わりに、光(可視光、赤外光等)を照射することによって剥離が可能な粘着剤(光剥離型粘着剤)、化学反応によって剥離が可能な粘着剤(反応剥離型粘着剤)を用いることもできる。
本実施の形態では、粘着剤代表例として熱剥離型粘着剤及び紫外線剥離型粘着剤を用いる。なお、他の粘着剤を用いることも可能である。
なお、本実施の形態では、第1の粘着剤501は支持体506に、第2の粘着剤509は被剥離体507にそれぞれ接着するものを表す。
図11(B)では、第1の粘着剤508に熱剥離型粘着剤を、第2の粘着剤509に紫外線剥離型粘着剤を用いた例を示したが、この組み合わせに限られるものではなく、図11(C)のように、第1の粘着剤510に紫外線剥離型粘着剤を、第2の粘着剤511に熱剥離型粘着剤を用いることもできる。
さらには、第1の粘着剤及び第2の粘着剤に、同一の種類からなる粘着剤を用いても良い。図11(D)では、第1の粘着剤512及び第2の粘着剤513に、熱剥離型粘着剤を用いた例、図11(E)では、第1の粘着剤514及び第2の粘着剤515に紫外線剥離型を用いた両面テープを示す。
一方、図11(A)〜図11(E)では、第1の基体502および第2の基体504を張り合わせた両面テープを示したが、図11(F)のように、第1の基体516の両面にそれぞれ熱剥離型粘着剤及び/又は紫外線剥離型粘着剤517、518を有するものでもよい。
なお、本実施の形態では、基体の両面に粘着剤を有する剥離可能な粘着媒体を示したが、これに限られず、剥離が可能な粘着剤のみの粘着媒体も本発明に適応することができる。
本発明の実施例を図2〜図6を用いて説明する。ここでは、被剥離体に、薄膜トランジスタを有する積層体の転写方法について説明する。まずはじめに、同一基板上に画素部と、画素部の周辺に設ける駆動回路のTFTを同時に作製する方法について説明する。
図2(A)について説明する。基板100に剥離層である窒化物膜又は金属膜101、酸化物層102、下地膜の酸化珪素膜103、非晶質半導体膜104を形成し、その上にニッケルを含む溶液105を塗布する。
本実施例では、基板100には、ガラス基板を用いが、特に限定されず、石英基板、半導体基板、金属基板、セラミクス基板等を用いることができる。
また、剥離層101において、金属膜を用いるの場合、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)から選ばれた元素、または前記元素を主成分とする合金もしくは化合物からなる単層、またはこれらの積層しているものを用いればよい。一方、剥離層101に窒化物膜を用いるの場合、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層、またはこれらの積層しているものを用いればよい。ここでは、スパッタ法により50nmのタングステン膜を用いる。
また、酸化物層102としては、10〜600nm、好ましくは150〜200nmの珪素酸化物又は金属酸化物からなる単層、またはこれらの積層構造を用いれば良い。ここでは、スパッタ法により膜厚200nmの酸化珪素層を用いる。この金属層101と酸化物層102との結合力は、熱処理には強く、膜はがれなどが生じないが、物理的手段で簡単に酸化物層中、酸化物層と金属層又は酸化物層と窒化物層との界面において剥離することができる。
また、下地絶縁層103には、プラズマCVD法で、成膜条件を、成膜温度400℃、原料ガスSiH4、N2Oそれぞれの流量を4sccm、800sccmとして成膜する膜厚10〜200nm(好ましくは50nm)の酸化窒化珪素膜(組成比Si=32%、O=27%、N=24%、H=17%)を用いる。
この後、プラズマCVD法で成膜温度300℃、成膜ガスSiH4を用いて膜厚25〜80nm、本実施例では54nmの非晶質珪素膜104を成膜する。なお、半導体膜の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム(SixGe1-x(X=0.0001〜0.02))合金などを用い、公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により形成すればよい。
また、ニッケル溶液105の濃度は適宜調節すればよく、本実施例では、重量換算で10ppmのニッケルを含む酢酸ニッケル塩溶液を用い、スピナーで非晶質半導体膜上に塗布する。塗布に代えて、スパッタ法でニッケル元素をアモルファスシリコン全面に添加する方法を用いてもよい。
次に図2(B)について説明する。加熱処理を行うことで非晶質半導体膜を結晶化させる。この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉内で加熱処理する場合は、500〜650℃で4〜24時間行えばよい。ここでは、脱水素化のための熱処理(500℃、1時間加熱)の後、結晶化のための熱処理(550℃、4時間の加熱)を行って結晶性珪素膜106を得る。
なお、ここでは、炉を用いた加熱処理を用いて非晶質半導体膜の結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。なお、ここでは、珪素の結晶化を助長する金属元素としてニッケルを用いた結晶化技術を用いたが、ほかの公知の結晶化技術、例えば固相成長法又はレーザー結晶化法を用いても良い。
次いで、結晶性半導体膜表面の酸化膜を希フッ酸等で除去した後、結晶性を高めるために結晶粒内に残される欠陥を補修するための第1のレーザー光(XeCl:波長308nm)の照射を、大気中又は酸素雰囲気中で行う。レーザー光には、波長400nm以下のエキシマレーザー光や、YAGレーザーの第2高調波、第3高調波を用いる。いずれにしても、くり返し周波数10〜1000Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り替えし周波数30Hz、エネルギー密度393mJ/cm2で第1のレーザー光の照射を大気中で行う。なお、大気中、または酸素雰囲気中で行うため、第1のレーザー光の照射により表面に酸化膜が形成される。この酸化膜を希フッ酸を用いて除去したのち、オゾン水で表面に極めて薄い酸化膜を形成する。
次いで、薄膜トランジスタの閾値を制御するために微量な不純物(ボロン又はリン)のドーピングを行う(図示しない)。ここでは、ジボラン(B26)を質量分離しないでプラズマ励起したイオンドープ法を用いる。ドーピング条件は、水素で1%に希釈したジボランを流量30sccmでチャンバー内に導入し、加速電圧を15kVとすることで、ドーズ量1×1013/cm2程度のボロンを非晶質半導体膜に添加する。
次に図2(C)について説明する。オゾン水で非晶質半導体膜の表面を120秒処理して、1〜5nmの酸化膜から成るバリア層107を形成する。
次いで、バリア層107上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜108を膜厚50nmで形成する。成膜条件は適宜調節すればよいが、本実施例では、スパッタ法を用い、成膜圧力を0.3Pa、アルゴンガスの流量を50sccm、成膜電力を3kW、成膜温度を150℃とする。なお、上記条件での非晶質珪素膜に含まれるアルゴン元素の原子濃度は、3×1020/cm3〜6×1020/cm3、酸素の原子濃度は、1×1019/cm3〜3×1019/cm3である。その後、電気炉内で550℃、4時間の熱処理を行い、金属元素のゲッタリングを行う。
次に図2(D)について説明する。バリア層107をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜108を、NMD3溶液(テトラメチルアンモニウムハイドロオキサイドを0.2〜0.5%含む水溶液)を用いて除去する。この後、希フッ酸を用いてバリア層である酸化膜を除去する。
次に図3(A)について説明する。得られた結晶性半導体膜の表面をオゾン水で処理して、極めて薄い酸化膜を形成する(図示せず)。この上に、レジストからなるマスクを形成しパターニングした後、所望の形状に結晶性半導体膜をエッチングして分離された半導体層121〜124を形成する。この後、レジストからなるマスクを除去する。
次いで、シリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜125を形成する。本実施例では、プラズマCVD法により、成膜ガスにSiH4及びN2Oを用い、それぞれのガス流量比を4/800sccmとし、成膜温度400℃で、膜厚115nmの酸化窒化珪素膜を形成する。
次いで、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と膜厚100〜400nmの第2の導電膜とを積層する。本実施例では、ゲート絶縁膜上に膜厚30nmの窒化タンタル(TaN)膜126を、窒化タンタル(TaN)膜の上に膜厚370nmのタングステン膜(W)127を順次積層する。
第1の導電膜及び第2の導電膜を形成する導電性材料としては、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金もしくは化合物で形成する。また、第1の導電膜及び第2の導電膜として、リン等の不純物をドーピングした多結晶珪素膜に代表される半導体膜や、銀、パラジウム及び銅からなる合金(AgPdCu合金)膜を用いても良い。また、2層構造に限定されず、たとえば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンからなるの合金(Al−Si合金)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金に代えてアルミニウムとチタンの合金(Al−Ti合金)膜を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
次に、図3(B)を説明する。フォトリソフラフィ工程による露光工程により、レジストからなるマスク128〜131を形成し、ゲート電極及び配線(図示しない)を形成するための第1のエッチング処理を行う。第1のエッチング処理では、第1及び第2のエッチング条件で行う。エッチングにはICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用いるとよい。ICPエッチング法を用い、エッチング条件(コイル型の電極に印加する電力量、基板側の電極に印加する電力量、基板側の電極温度等)を適宜調節することによって、所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、塩素(Cl2)、塩化ホウ素(BCl3)、四塩化珪素(SiCl4)、四塩化炭素(CCl4)などを代表とする塩素系ガス、または弗化炭素(CF4)、弗化硫黄(SF6)、弗化窒素(NF3)等を代表とするフッ素系ガス、または酸素(O2)を適宜用いることができる。
本実施例では、第1のエッチング条件として、エッチング用ガスに弗化炭素(CF4)、塩素(Cl2)と酸素(O2)を用い、それぞれのガス流量比を25/25/10(sccm)とし、1.5Paの圧力でコイル型電極に500WのRF(13.56MHz)電極を投入してプラズマを生成してエッチングを行う。
基板側(試料ステージ)にも150WのRF(13.56MHz)電極を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積のサイズは12.5cm×12.5cmであり、コイル型の電極面積サイズ(ここではコイルの設けられた石英円板)は、直径25cmの円板である。この第一のエッチング条件によりタングステン膜をエッチングして第1の導電層の端部をテーパー形状とする。第一のエッチング条件でのタングステン膜に対するエッチング速度は200.39nm/min、窒化タンタルに対するエッチング速度は80.32nm/min、であり窒化タンタルに対するタングステンの選択比は約2.5である。また、この第1のエッチング条件によって、タングステンのテーパー角度は約26°となる。
この後、レジストからなるマスク128〜131を除去せずに第2のエッチング条件に変え、エッチング用ガスに弗化炭素(CF4)と塩素(Cl2)を用い、それぞれのガス流量比を30/30(sccm)とし、1.5Paの圧力でコイル型電極に500WのRF(13.56MHz)電極を投入してプラズマを生成して約15秒程度のエッチングを行う。基板側(試料ステージ)にも10WのRF(13.56MHz)電極を投入し、実施的に負の自己バイアス電圧を印加する。弗化炭素(CF4)と塩素(Cl2)を混合した第2のエッチング条件ではタングステン膜及び窒化タンタルとも同程度にエッチングされる。第2のエッチング条件でのタングステンに対するエッチング速度は58.97nm/min、窒化タンタルに対するエッチング速度は66.43nm/minである。なお、なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、10〜20%程度の割合でエッチング時間を増加させるとよい。
上記第1のエッチング処理により第一の導電層と第2の導電層からなる第1の形状の導電層132〜135(第1の導電層132a〜135aと第2の導電層132b〜135b)を形成する。ゲート絶縁膜となる絶縁膜125は10〜20nm程度エッチングされ第1の導電層131〜134で覆われない領域が薄くなったゲート絶縁膜136となる。
次に図3(C)を説明する。レジストからなるマスク128〜131を除去せずに第2のエッチング処理を行う。ここでは、エッチング用ガスに弗化硫黄(SF6)、塩素(Cl2)と酸素(O2)とを用い、それぞれのガス流量比を24/12/24(sccm)とし、2.0Paの圧力でコイル型の電極に700WのRF(13.56MHz)電極を投入してプラズマを生成してエッチングを25秒行う。基板側(試料ステージ)にも4WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチング処理でのタングステン(W)に対するエッチング速度は227.3nm/minであり、窒化タンタル(TaN)に対するWの選択比は7.1であり、絶縁膜136であるの酸化窒化珪素膜に対するエッチング速度は33.7nm/minであり、の酸化窒化珪素膜に対するWの選択比は6.83である。このようにエッチングガスに弗化硫黄(SF6)を用いた場合、絶縁膜136との選択比が高いので膜減りを抑えることができる。
この第2のエッチング処理により第2の導電層137b〜140bを形成する。第2の導電層であるタングステン膜137b〜140bのテーパー角度は約70°となる。一方第1の導電膜は、ほとんどエッチングされず、第1の導電層137a〜140aとなる。また、レジストからなるマスク128〜131は、第2のエッチング処理により、レジストからなるマスク145〜148となる。
次に図3(D)について説明する。レジストからなるマスク145〜148を除去した後、第1のドーピング処理を行って、図3(D)の状態を得る。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件は、ドーズ量を5×1013/cm2とし、加速電圧を50kVとしてとしてリン(P)をドーピングする。n型を付与する不純物元素として、P(リン)の代わりにAs(ヒ素)を用いてもよい。この場合、第1の導電膜131〜134及び第2の導電膜137〜140がn型を付与する不純物元素に対するマスクとなり、自己整合的に第一の不純物領域141〜144が形成される。第1の不純物領域141〜144には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素を添加する。ここでは、第1の不純物領域と同じ濃度範囲の領域をn―領域とも呼ぶ。
なお、本実施例ではレジストからなるマスク145〜148を除去した後、第1のドーピング処理を行ったが、レジストからなるマスク145〜148を除去せずに第1のドーピング処理を行ってもよい。
次に図4(A)について説明する。レジストからなるマスク150〜153を形成し第2のドーピング処理を行う。マスク150は駆動回路のpチャネル型TFTを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク151は駆動回路のnチャネル型TFTの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク152及び153は画素領域のTFTを形成する半導体層のチャネル形成領域およびその周辺の領域を保護するマスクである。
第2のドーピング処理におけるイオンドープ法の条件を、ドーズ量を3.5×1015/cm2とし、加速電圧を65kVとしてリン(P)をドーピングして、第2の不純物領域155を形成する。第2の不純物領域155には、1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素を添加している。
ここでは、第2の不純物領域と同じ濃度範囲の領域をn+領域とも呼ぶ。
次に図4(B)について説明する。レジストからなるマスク150〜153を除去した後、新たにレジストからなるマスク158を形成して、第3のドーピング処理を行う。
駆動回路において、第3のドーピング処理により、pチャネル型TFTを形成する半導体層にp型の導電型を付与する不純物元素が添加された第3の不純物領域159〜161及び第4の不純物領域162〜164を形成する。
第3の不純物領域159〜161には、1×1020〜1×1021/cm3の濃度の範囲でp型を付与する不純物元素が添加されるように不純物元素を添加する。なお、第3の不純物領域159〜161には、先の工程でP(リン)が添加された領域(n―領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているので導電型はp型となる。ここでは、第3の不純物領域と同じ濃度範囲の領域をp+領域とも呼ぶ。
また、第4の不純物領域162〜164には、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されるように不純物元素を添加する。ここでは、第4の不純物領域と同じ濃度範囲の領域をp−領域とも呼ぶ。
以上までの工程で、それぞれの半導体層にn型又はp型の導電型を有する不純物領域が形成される。導電層137〜140はTFTのゲート電極となる。
次に図4(C)を説明する。膜厚100nmの窒化珪素膜からなる第1のパッシベーション膜165を成膜したのち、300〜550℃で1〜12時間加熱し、半導体層を水素化する。本実施例では、窒素雰囲気中で410℃、1時間加熱する。この工程は、第1のパッシベーション膜165に含まれる水素により、半導体層のダングリングボンドを終端する工程である。
その後、第1のパッシベーション膜上に無機絶縁物又は有機絶縁物からなる第1の層間絶縁膜166を形成する。有機絶縁物としては、ポジ型感光性有機樹脂又はネガ型感光性有機樹脂を用いることができる。感光性有機樹脂を用いた場合、フォトリソフラフィ工程による露光処理を行い、感光性有機樹脂をエッチングすると192のように曲率を有する第1の開口部を形成することができる。このように曲率を有する開口部を形成することは、後に形成する電極の被覆率(カバレッジ)が高くなるという効果がある。本実施例では、第1の層間絶縁膜に厚さ1.05μmの感光性アクリル樹脂膜を形成する。この後、第1の層間絶縁膜のパターニング及びエッチングを行い、なだらかな内壁を有する第1の開口部を形成する。
なお、ポジ型の感光性樹脂は茶色に着色しているため、第1の層間絶縁膜166にポジ型の感光性有機樹脂を用いる場合、エッチング後に感光性有機樹脂の脱色処理を行う必要がある。
また、第1の層間絶縁膜166に無機絶縁物からなる膜を用いた場合、表面を平坦化してもよい。
次に、開口部及び第1の層間絶縁膜を覆うように窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなる第2のパッシベーション膜180を形成する。本実施例では第2のパッシベーション膜に窒化珪素膜を用いる。成膜条件としては、高周波放電によるスパッタ法で、シリコンターゲットを用い、スパッタガスとして窒素気体を用いればよい。圧力は適宜設定すれば良いが、0.5〜1.0Pa、放電電力は2.5〜3.5KW、成膜温度は室温(25℃)〜250℃の範囲内であればよい。窒化絶縁膜からなる第2のパッシベーション膜を形成することにより、第1の層間絶縁膜から発生する脱ガスを抑制することができる。
第1の層間絶縁膜上に、窒化絶縁膜を形成することにより、基板側から侵入する水分、又は第1の層間絶縁膜から発生する脱ガスが、後に形成されるEL素子に侵入するのを防ぐことができ、EL素子の劣化を抑制することができる。また、この窒化絶縁膜は、後に剥離工程で接着する両面テープを剥がしやすく効果があり、残留した接着材を除去する為の工程を必要としないため、プロセスの簡易化が可能である。
次に、フォトリソグラフィ工程による露光処理を行った後、第2のパッシベーション膜180、第1のパッシベーション膜165、ゲート絶縁膜136を順次エッチングし、第2の開口部を形成する。このときの、エッチング処理は、ドライエッチング処理でもウエットエッチング処理でもよい。本実施例では、ドライエッチングにより第2の開口部を形成する。
次に、第2の開口部を形成した後、第2のパッシベーション膜上及び第2の開口部に金属膜を形成し、フォトリソグラフィー工程による露光の後、金属膜をエッチングしてソース電極及びドレイン電極181〜188、配線(図示しない)
を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いる。本実施例では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Si/Ti)をそれぞれ100/350/100nmに積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極及び配線(図示しない)を形成する。
その後、画素電極190を形成する。画素電極190には、ITO、SnO2等の透明導電膜を用いることができる。本実施例では、ITOを110nm成膜し、所望の形状にエッチングすることで画素電極190を形成する。
なお、本実施例では透過型(下方出射型)表示装置の作製方法を記載しているため画素電極190を透明電極としたが、反射型(上方出射型)表示装置を作製する場合には、画素電極にはアルミニウム(Al)又は銀(Ag)を主成分とする膜、又はそれらの積層構造等の反射性に優れた材料を用いることが望ましい。
次に図5(B)について説明する。第2のパッシベーション膜、ソース電極、ドレイン電極、画素電極上に有機絶縁物からなる膜を形成した後、フォトリソグラフィ工程による露光処理を行い、有機絶縁物からなる膜をエッチングし、第3の開口部を形成することで第2の層間絶縁膜間200を形成する。有機絶縁物としては、ポジ型感光性有機樹脂およびネガ型感光性有機樹脂を用いることができる。本実施例では、厚さ1.5μmの感光性アクリル樹脂を用いて第2の層間絶縁膜を形成したのちウエットエッチングする。
次に、第2の層間絶縁膜間絶縁膜200上に第3のパッシベーション膜315を形成した後、画素電極190上に第4の開口部を形成する。第3のパッシベーション膜315で第2の層間絶縁膜200を覆うことにより、第2の層間絶縁膜から発生する脱ガスを抑制することができる。第3のパッシベーション膜としては、窒化絶縁膜(代表的には、窒化珪素膜又は窒化酸化珪素膜)からなる膜を用いると効果的である。
以上の様にして、pチャネル型TFT195とnチャネル型TFT196からなる駆動回路201、画素TFT197及びpチャネル型TFT198とを有する画素部202を同一基板上に形成することができる。こうして、アクティブマトリクス基板A203が完成する。次に、アクティブマトリクス基板Aから、ガラス基板を剥離してプラスチック基板に転写する工程を示す。
次に図6(A)を説明する。第3のパッシベーション膜及び画素電極190に両面テープ210の一方の面を粘着する。この際、第2の層間絶縁膜200及び画素電極190上と両面テープ210の間に気泡が入ると、アクティブマトリクス基板A203から剥離層であるタングステン膜101及びガラス基板を均一に剥離できない恐れがあるため、気泡が入らないように接着する必要がある。本実施例では、一方に紫外線剥離型粘着剤が、他方に熱剥離型粘着剤を有する両面テープを使用し、紫外線剥離型粘着剤を有する面を第3のパッシベーション膜315及び画素電極190に接着する。なお、上記の両面テープの代わりに、両面に紫外線剥離型接着剤を有する両面テープや両面に熱剥離型接着剤を有する両面テープを用いることもできる。
次に、両面テープ210の他方の面(熱剥離型粘着剤を有する面)に支持体211を接着する。支持体211は、例えば、石英ガラス、金属、セラミックス等を用いることができる。なお、両面テープ210と支持体211とをしっかりと固定しなければならない。これはアクティブマトリクス基板A203から基板を剥離する際に支持体211と両面テープとが剥がれるのを避けるためである。本実施例では、支持体211に石英ガラスを用いて、両面テープの熱剥離型粘着剤を有する面に石英ガラスを接着する。
次に、窒化物層または金属層101と酸化膜からなる層102とに物理的力を加えることで、アクティブマトリクス基板から金属層101及びガラス基板100を剥離する。ガラス基板100を剥離したアクティブマトリクス基板をアクティブマトリクス基板B215と示す。ここでは、ガラス基板100の機械的強度が十分である例を示している。窒化物層または金属層101と酸化膜からなる層102との密着性が高く、ガラス基板100の機械的強度が低い場合、ガラス基板100が割れてしまう可能性があるので、ガラス基板の裏面(TFTが形成されていない面)に支持体(図示しない)、例えばプラスチック、ガラス、金属、セラミックス等を貼りつけた後剥離すると、さらに効果的に剥離が可能である。
次に、図6(B)について説明する。酸化膜からなる層102を接着剤212を使用して転写体213に接着する。接着剤212は、反応硬化型接着剤、熱硬化型接着剤又は紫外線硬化型接着剤等の光硬化型接着剤を用いることが可能であり、それらの代表例として、エポキシ樹脂、アクリル樹脂、シリコーン樹脂等が挙げられる。本実施例では、接着剤212に紫外線硬化型接着剤を、転写体213にポリカーボネートフィルムを用いる。接着条件は適宜設定すれば良いが、50〜100℃程度に加熱されたホットプレート上で紫外線を120秒照射してアクティブマトリクス基板にポリカーボネートフィルムを固定する。
次に、アクティブマトリクス基板B215から、両面テープ210及び支持体211とを剥離する。まずはじめに、90〜150℃、好ましくは110〜120℃に加熱したのち、両面テープ210から石英ガラス基板211を剥離する。
その後、紫外線を60秒照射して、第2の層間絶縁膜200及び画素電極190から両面テープ210を剥離する。
本実施例では、剥離体側に紫外線剥離型粘着剤を用い、支持体側に熱剥離型粘着剤を有する両面テープを使用したが、この組み合わせに限られるものではなく、剥離体に熱剥離型粘着剤を、支持体に熱剥離型粘着剤を有する両面テープを用いることも可能である。同様に、熱剥離型粘着剤のみを有する両面テープ又は紫外線硬化型粘着剤のみを有する両面テープを用いることも可能である。さらには、光剥離型粘着剤、反応剥離型粘着剤を用いることも可能であり、それぞれの剥離条件を適宜適応すれば良い。
以上の工程により、プラスチック基板上に薄膜トランジスタを転写することができる。
次に、本実施例により転写した薄膜トランジスタの電圧/電流特性を図14に示す。なお、Vds(ソース領域とドレイン領域の電圧差)を1Vとした。
まずはじめに、図14(A)について説明する。図14(A)は、Nチャネル型TFTの電気特性を表している。プラスチック基板上に転写したNチャネル型TFTの電気特性は、転写前のTFT、つまりガラス基板上に形成したNチャネル型TFTの電気特性とほとんど変化していないことから、Nチャネル型TFTに欠陥を生じさせることなくプラスチック基板上にTFTを転写していることがわかる。
次に、図14(B)について説明する。図14(B)は、Pチャネル型TFTの電気特性を表している。図14(A)と同様に、プラスチック基板上に転写したPチャネル型TFTの電気特性は、転写前のTFT、つまりガラス基板上に形成したPチャネル型TFTの電気特性と変化していないことから、Pチャネル型TFTに欠陥を生じさせることなくプラスチック基板上にTFTを転写していることがわかる。
このように、紫外線剥離型粘着剤または熱剥離型粘着剤を有する両面テープを用いることにより、ガラス基板上に形成した薄膜トランジスタを、プラスチック基板上に短時間で転写することが可能であり、しかも、ガラス基板上で作製した薄膜トランジスタと同等の電気特性を有する薄膜トランジスタをプラスチック基板上に作製することができる。
また、ガラス基板から薄膜トランジスタを含む剥離体を剥離する際に両面テープを用いることにより、支持体である石英ガラス基板を破損せず剥離することが可能であり、支持体を再度利用することができる。このため、石英ガラスのような高価な材料、希少な材料を支持体に用いる場合、大幅なコストダウンを図ることができる。
さらには、被剥離体の表面が露出されているため、プラスチック基板上に転写した後の薄膜トランジスタの電気特性を測定することが可能である。
本実施例では、プラスチック基板上に形成されたEL(Electro Luminescence)素子316を備えたELモジュールを作製する例を説明する。説明には図7を用いる。
まず、実施例1に従い、図6(B)のアクティブマトリクス基板C216を作製した後、第3のパッシベーション膜315及び画素電極190上にEL層313を形成する。EL層313は、発光層、電荷注入層、又は電荷輸送層といった薄膜を積層して構成することが一般的である。EL層として一重項励起により発光(蛍光)する発光材料(シングレット化合物)からなる薄膜、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)からなる薄膜を用いることができる。また、EL層313の各層は、有機材料からなる薄膜のみ、又は有機材料からなる薄膜と無機材料からなる薄膜の積層構造でもよい。さらに、有機材料は高分子でも低分子であってもよい。これらの有機材料や無機材料は公知の材料を用いることができる。各層の成膜方法は、公知の手段を用いる。本実施例では、蒸着法により、膜厚20nmのCuPc膜、膜厚30nmのα―NPD膜、膜厚50nmのAlq3膜、膜厚2nmのBaF2膜を積層してEL層313を形成する。
次に、EL層313上に陰極314を成膜し、さらにその上に第4のパッシベーション膜(図示しない)を設ける。陰極314は、周期表の1族又は2族に属する元素を含む金属薄膜を用いればよいが、アルミニウムに0.2〜1.5wt%(好ましくは、0.5〜1.0wt%)のリチウムを添加した金属膜が電荷注入性等により好適である。なお、本発明では、第1〜第4のパッシベーション膜により、リチウム元素が薄膜トランジスタに拡散することを抑制されるため、リチウム元素が薄膜トランジスタの動作に影響を及ぼすことはない。
以上の工程により、画素電極190、EL層313及び陰極314によりEL素子316を形成する。
図7(A)に示した構造は下方出射型発光装置であり、EL素子から発した光は画素電極190を透過してプラスチック基板213側から出射される。
一方、画素電極190の代わりに反射性を有する金属膜を用い、陰極314に膜厚の薄い(好ましくは、10〜50nm)金属膜を用いることにより、EL素子から発した光は、陰極を透過して出射される。反射性を有する金属膜としては、陽極として機能させるためにPt(白金)又はAu(金)といった仕事関数の高い金属膜を用いる。陰極には、周期表の1族又は2族に属する元素を含む金属膜を用いる。
このような上方出射型発光装置では、画素電極の下方を光が透過することがないため、メモリ素子又は抵抗素子を設けること可能であり、第1の層間絶縁膜166が着色されていてもかまわない。このため、設計の自由度が高く、また、製造工程を簡略化することも可能である。
次に図7(B)を説明する。第4のパッシベーション膜上に第3の層間絶縁膜を形成する。第3の層間絶縁膜319は、成膜後の表面がより平坦であることが好ましい。なお、第3の層間絶縁膜319は、必ずしも設ける必要ない。
次に、接着層317により対向基板318を接着することでEL素子を封止する。対向基板には、PES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)、もしくはPEN(ポリエチレンナフタレート)等のプラスチックを用いることができる。本実施例ではポリカーボネートフィルムを用いる。なお、画素電極190の代わりに反射性を有する金属膜を用い、陰極314に膜厚の薄い(好ましくは、10〜50nm)金属膜を用いる場合、プラスチック基板は透光性を有する材料であることが必要である。本実施例では、接着層317に、エポキシ樹脂を、対向基板に、ポリカーボネートフィルムを用いる。転写体である基板213と対向基板318に、同一材料からなる基板を用いると、熱膨張係数が等しくなるので温度変化による応力歪みの影響を受けにくくすることができる。
そして、必要があれば転写体213及び対向基板318を所望の形状に分断する。そして、公知の技術を用いてFPC(図示しない)を貼りつける。
次に、図15について説明する。図15(A)は、本実施例により作製したELモジュールの上面の写真である。図15(B)は、図15(A)の模式図である。転写体213には、ソース側駆動回路201a、ゲート側駆動回路201b、画素部202が形成されている。また、転写体には、FPC1501が設けられている。また、転写体213と対向基板318とがシール剤により封止されている。図15(A)より、本実施例の工程によりプラスチック基板上作製したELモジュールは、発光していることが分かる。また、ELモジュールの転写体及び対向基板にポリカーボネイトフィルムを用いているため、極めて薄いELモジュールを作製することができる。
実施例1及び実施例2により得られるELモジュールの構成を図8の上面図を用いて説明する。実施例2における転写体213がプラスチック基板900に対応する。
図8は、EL素子を備えた発光装置を有するモジュール(以下、ELモジュールと示す。)を示す上面図である。プラスチック基板900(代表的には、プラスチックフィルム基板)に、画素部902、ソース側駆動回路901、及びゲート側駆動回路903を形成する。これらの画素部や駆動回路は、上記実施例に従い作製することができる。
また、918はシール材、919は保護膜であり、画素部および駆動回路部はシール材918で覆われ、そのシール材は保護膜919で覆われている。なお、シール材918としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材918はできるだけ水分や酸素を透過しない材料であることが望ましい。シール材918及び保護膜919で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のEL層の酸化による劣化を促す物質が侵入することを防ぐことができる。加えて、保護膜として熱伝導性を有する膜(AlON膜、AlN膜など)を用いれば駆動させたときに生じる発熱を発散することができ、信頼性の高い発光装置を得ることができる。
さらに、接着材を用いて対向基板(図示せず)で封止されている。対向基板の形状および支持体の形状も特に限定されず、平面を有するもの、曲面を有するもの、可撓性を有するもの、フィルム状のものであってもよい。熱や外力などによる変形に耐えるため対向基板はフィルム基板900と同じ材質のもの、例えばプラスチック基板を用いることが望ましい。
また、ここでは図示しないが、用いる金属層(ここでは陰極など)の反射により背景が映り込むことを防ぐために、位相差板(λ/4板)や偏光板からなる円偏光板と呼ばれる円偏光手段を基板900上に設けてもよい。
なお、908はソース側駆動回路901及びゲート側駆動回路903に入力される信号を伝送するための配線であり、外部入力端子となるFPC(フレキシブルプリントサーキット)909からビデオ信号やクロック信号を受け取る。また、本実施例の発光装置は、デジタル駆動であってもよく、アナログ駆動であってもよく、ビデオ信号はデジタル信号であってもよいし、アナログ信号であってもよい。なお、ここではFPCしか図示されていないが、このFPCにはプリント配線基盤(PWB)が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにFPCもしくはPWBが取り付けられた状態をも含むものとする。また、これらの画素部や駆動回路と同一基板上に複雑な集積回路(メモリ、CPU、コントローラ、D/Aコンバータ等)を形成することも可能であるが、少ないマスク数での作製は困難である。従って、メモリ、CPU、コントローラ、D/Aコンバータ等を備えたICチップを、COG(chip on glass)方式やTAB(tape automated bonding)方式やワイヤボンディング方法で実装することが好ましい。
以上の工程により、プラスチック基板上に信頼性、電気特性ともに高い薄膜トランジスタを有するELモジュールを作製することができる。また、プラスチック基板にプラスチックフィルムを用いることで、非常に小型で軽量なELモジュールを作製することができる。
本実施例では、プラスチック基板上に形成された液晶モジュールを作製する例を説明する。説明には図9を用いる。
まずはじめに、図9(A)を説明する。実施例1に従い図6(B)の状態のアクティブマトリクス基板C216を得た後、基板が耐えうる温度範囲での公知の技術を用いて図6(B)のアクティブマトリクス基板C上に配向膜を形成し、配向膜617を形成しラビング処理を行い、アクティブマトリクス基板D600を作製する。
なお、図9(A)の素子a601、素子b602、素子c603、素子d604は、図6(B)の、pチャネルTFT195、nチャネルTFT196、画素TFT197、pチャネルTFT198それぞれに対応している。なお、アクティブマトリクス基板の表面を平坦化するため、公知の技術を用いて、ソース電極、ドレイン電極605〜612、配線(図示せず)を形成した後、第2の層間絶縁膜を形成し、さらに第2の開口部を形成して接続配線614、画素電極615、616を形成する。
次に、対向基板620を用意する。対向基板には、PES(ポリエチレンサルファイル)、PC(ポリカーボネート)、PET(ポリエチレンテレフタレート)、もしくはPEN(ポリエチレンナフタレート)等のプラスチックを用いることができる。この対向基板620には、着色層、遮光層が各画素に対応して配置されたカラーフィルター(図示しない)が設けられている。また、駆動回路の部分にも遮光層(図示しない)を設ける。このカラーフィルターと遮光層とを覆う平坦化膜(図示しない)を設ける。次いで、平坦化膜上に透明電極からなる対向電極621を形成し、対向基板の全面に配向膜622を形成し、ラビング処理を施す。これらの工程は、対向基板が耐えうる温度範囲での公知の技術を用いて行うことができる。
次に、画素部と駆動回路が形成されたアクティブマトリクス基板D600と対向基板620とをシール材624で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーによって、2枚の基板を均一な間隔で張り合わせる。
その後、両基板の間に液晶材料623を注入し、封止材(図示せず)によって完全に封止する。液晶材料には、公知の液晶材料を用いれば良い。
必要があればアクティブマトリクス基板D600及び対向基板620を所望の形状に分断する。さらに、公知の技術を用いて偏向板(図示しない)等を適宜設ける。さらに、公知の技術を用いてFPC(図示しない)を貼りつける。
なお、液晶表示装置の厚さが一定に保てる構造であれば、プラスチック基板213及び対向基板620にプラスチックフィルムのような可撓性を有するプラスチック基板を用いることができる。
このようにして、信頼性、電気特性ともに高いアクティブマトリクス型の液晶モジュールを作製することができる。基板にプラスチックを用いているため、非常に軽量な液晶モジュールを作製することができる。
実施例1及び実施例4により得られる液晶モジュールの構成を図10の上面図を用いて説明する。図9におけるプラスチック基板213がプラスチック基板701に対応する。
プラスチック基板701の中央には、画素部704が配置されている。画素部704の上側には、ソース信号線を駆動するためのソース信号線駆動回路702が配置されている。画素部704の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路703が配置されている。本実施例に示した例では、ゲート信号線駆動回路703は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図10に示した左右対称配置が望ましい。
各駆動回路への信号の入力は、フレキシブルプリント基板(Flexible Print Circuit:FPC)705から行われる。FPC705は、基板701の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極309を形成した後、異方性導電膜等を介して圧着される。
駆動回路、画素部の周辺には、基板外周に沿ってシール剤707が塗布され、対向基板706が貼り付けられる。その後、シール剤707が塗布されていない部分より液晶材料が注入され、封止剤708によって密閉される。以上の工程により、液晶モジュールが完成する。
また、ここでは全ての駆動回路をプラスチック基板上に形成した例を示したが、駆動回路の一部に数個のICを用いてもよい。
このようにして、信頼性、電気特性ともに高く軽量なアクティブマトリクス型の液晶モジュールを作製することができる。
実施例1〜実施例5のようにアクティブマトリクス基板、及びそれを用いた液晶モジュール、又はELモジュールを様々な電子機器の表示部に適用することができる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター、ヘッドマウントディスプレイ(ゴーグル型ディスプレイ)、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末(モバイルコンピュータ、携帯電話または電子書籍等)などが挙げられる。それらの例を図12、及び図13に示す。
図12(A)はパーソナルコンピュータであり、本体3001、画像入力部3002、表示部3003、キーボード3004等を含む。本発明を適用することにより、小型で軽量なパーソナルコンピュータを作製することが出来る。
図12(B)はビデオカメラであり、本体3101、表示部3102、音声入力部3103、操作スイッチ3104、バッテリー3105、受像部3106等を含む。本発明を適用することで、小型で軽量なビデオカメラを作製することが出来る。
図12(C)はモバイルコンピュータ(モービルコンピュータ)であり、本体3201、カメラ部3202、受像部3203、操作スイッチ3204、表示部3205等を含む。本発明を適応することで、小型で軽量なモバイルコンピュータ(モービルコンピュータ)を作製することが出来る。
図12(D)はゴーグル型ディスプレイであり、本体3301、表示部3302、アーム部3303等を含む。本発明を適用することで、小型で軽量なゴーグル型ディスプレイを作製することが出来る。
図12(E)はプログラムを記録した記録媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであり、本体3401、表示部3402、スピーカ部3403、記録媒体3404、操作スイッチ3405等を含む。なお、このプレーヤーは記録媒体としてDVD(Digtial Versatile Disc)、CD等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
本発明を適用することで、小型で軽量な表示が可能なプレーヤーを作製することが出来る。
図12(F)はデジタルカメラであり、本体3501、表示部3502、接眼部3503、操作スイッチ3504、受像部(図示しない)等を含む。本発明を適用することで、小型で軽量なデジタルカメラを作製することが出来る。
図13(A)は携帯電話であり、本体3901、音声出力部3902、音声入力部3903、表示部3904、操作スイッチ3905、アンテナ3906等を含む。本発明を適用することで、小型で軽量な携帯電話を作製することが出来る。
図13(B)は携帯書籍(電子書籍)であり、本体4001、表示部4002、4003、記憶媒体4004、操作スイッチ4005、アンテナ4006等を含む。本発明を適用することすることで、小型で軽量な携帯書籍を作製することが出来る。
図13(C)はディスプレイであり、本体4101、支持台4102、表示部4103等を含む。本発明を適用することすることで、小型で軽量なディスプレイを作製することが出来る
以上の様に、本発明の適用範囲は極めて広く、半導体装置を有する電子機器に適用することが可能である。

Claims (13)

  1. 第1の基板に金属層を介して前記金属層に接する酸化物層と、半導体素子とを有する被剥離体を形成し、
    前記被剥離体に剥離可能な粘着媒体を介して支持体を接着し、
    前記第1の基板及び前記金属層から前記被剥離体を人間の手、ノズルから吹付けられるガスの風圧又は超音波を用いて剥離した後、前記被剥離体を第1の転写体に接着し、
    前記被剥離体から前記支持体と前記粘着媒体を剥離することを特徴とする半導体装置の作製方法。
  2. 第1の基板に金属層を介して前記金属層に接する酸化物層と、半導体素子とを有する被剥離体を形成し、
    前記被剥離体に剥離可能な粘着媒体を介して支持体を接着し、
    前記第1の基板及び前記金属層から前記被剥離体を人間の手、ノズルから吹付けられるガスの風圧又は超音波を用いて剥離した後、前記被剥離体の一方に第1の転写体を接着し、
    前記粘着媒体から前記支持体を剥離し、
    前記被剥離体から前記粘着媒体を剥離し、
    前記被剥離体の他方に第2の転写体を接着することを特徴とする半導体装置の作製方法。
  3. 請求項2において、前記第2の転写体はプラスチックであることを特徴とする半導体装置の作製方法。
  4. 請求項2において、前記第2の転写体は可撓性を有することを特徴とする半導体装置の作製方法。
  5. 請求項1乃至4のいずれか一において、前記第1の転写体はプラスチックであることを特徴とする半導体装置の作製方法。
  6. 請求項1乃至4のいずれか一において、前記第1の転写体は可撓性を有することを特徴とする半導体装置の作製方法。
  7. 請求項1乃至6のいずれか一において、
    前記金属層は、チタン、アルミニウム、タンタル、タングステン、モリブデン、銅、クロム、ネオジム、鉄、ニッケル、コバルト、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選ばれた元素、前記元素を主成分とする合金材料からなる単層、又はこれらの積層を有することを特徴とする半導体装置の作製方法。
  8. 請求項1乃至7のいずれか一において、前記粘着媒体は、両面テープであることを特徴とする半導体装置の作製方法。
  9. 請求項8において、前記両面テープは、一方の面に紫外線により剥離可能な粘着剤を有し、他方の面に熱により剥離可能な粘着剤を有することを特徴とする半導体装置の作製方法。
  10. 請求項1乃至9のいずれか一において、前記酸化物層と前記半導体素子の間に絶縁層を形成することを特徴とする半導体装置の作製方法。
  11. 請求項10において、前記絶縁層は、酸化珪素膜又は酸化窒化珪素膜であることを特徴とする半導体装置の作製方法。
  12. 請求項1乃至11のいずれか一において、前記酸化物層中、又は前記酸化物層と前記金属層との界面において前記第1の基板及び前記金属層から前記被剥離体を剥離することを特徴とする半導体装置の作製方法。
  13. 請求項1乃至12のいずれか一において、前記酸化物層は、珪素酸化物若しくは金属酸化物からなる単層、又は前記珪素酸化物と前記金属酸化物との積層であることを特徴とする半導体装置の作製方法。
JP2009092389A 2002-05-17 2009-04-06 半導体装置の作製方法 Expired - Fee Related JP5094776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009092389A JP5094776B2 (ja) 2002-05-17 2009-04-06 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002143797 2002-05-17
JP2002143797 2002-05-17
JP2009092389A JP5094776B2 (ja) 2002-05-17 2009-04-06 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003137073A Division JP2004047975A (ja) 2002-05-17 2003-05-15 積層体の転写方法及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2009164629A true JP2009164629A (ja) 2009-07-23
JP5094776B2 JP5094776B2 (ja) 2012-12-12

Family

ID=29267852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009092389A Expired - Fee Related JP5094776B2 (ja) 2002-05-17 2009-04-06 半導体装置の作製方法

Country Status (7)

Country Link
US (3) US7147740B2 (ja)
EP (1) EP1363319B1 (ja)
JP (1) JP5094776B2 (ja)
KR (2) KR100993130B1 (ja)
CN (2) CN1458665B (ja)
DE (1) DE60325669D1 (ja)
TW (3) TWI401772B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012024975A (ja) * 2010-07-21 2012-02-09 Alliance Material Co Ltd フレキシブル基板の製造プロセス及びそれに使用される両面テープ
JP2015038616A (ja) * 2009-09-16 2015-02-26 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2017108165A (ja) * 2009-10-05 2017-06-15 株式会社半導体エネルギー研究所 半導体装置及びその作製方法

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6872635B2 (en) * 2001-04-11 2005-03-29 Sony Corporation Device transferring method, and device arraying method and image display unit fabricating method using the same
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
TW554398B (en) * 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US7351300B2 (en) 2001-08-22 2008-04-01 Semiconductor Energy Laboratory Co., Ltd. Peeling method and method of manufacturing semiconductor device
KR100944886B1 (ko) * 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP3823870B2 (ja) * 2002-04-22 2006-09-20 セイコーエプソン株式会社 配線板の製造方法、および電子機器の製造方法
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7023347B2 (en) * 2002-08-02 2006-04-04 Symbol Technologies, Inc. Method and system for forming a die frame and for transferring dies therewith
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4101643B2 (ja) * 2002-12-26 2008-06-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
US7652359B2 (en) * 2002-12-27 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Article having display device
TWI330269B (en) 2002-12-27 2010-09-11 Semiconductor Energy Lab Separating method
AU2003289448A1 (en) * 2003-01-08 2004-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its fabricating method
CN102290422A (zh) 2003-01-15 2011-12-21 株式会社半导体能源研究所 显示装置及其制造方法、剥离方法及发光装置的制造方法
US7436050B2 (en) * 2003-01-22 2008-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a flexible printed circuit
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP4526771B2 (ja) 2003-03-14 2010-08-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2004088728A2 (en) * 2003-04-02 2004-10-14 Koninklijke Philips Electronics N.V. Method of manufacturing a flexible electronic device and flexible device
JP2004349540A (ja) * 2003-05-23 2004-12-09 Seiko Epson Corp 薄膜装置の製造方法、電気光学装置、及び電子機器
EP1642325A2 (en) * 2003-06-12 2006-04-05 Symbol Technologies, Inc. Method and system for high volume transfer of dies to substrates
US7566001B2 (en) 2003-08-29 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. IC card
JP2005085705A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 電気デバイス及びその製造方法、電子機器
US7253391B2 (en) 2003-09-19 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Optical sensor device and electronic apparatus
CN100477240C (zh) * 2003-10-06 2009-04-08 株式会社半导体能源研究所 半导体器件以及制造该器件的方法
US7229900B2 (en) 2003-10-28 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method of manufacturing thereof, and method of manufacturing base material
JP4836445B2 (ja) * 2003-12-12 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7084045B2 (en) * 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101197084B1 (ko) 2004-05-21 2012-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
TWI366218B (en) 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US9384439B2 (en) 2004-06-14 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and communication system
DE102004036794A1 (de) * 2004-07-29 2006-03-23 Konarka Technologies, Inc., Lowell Aufbereitung eines Substrats
JP4817636B2 (ja) 2004-10-04 2011-11-16 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US7307006B2 (en) * 2005-02-28 2007-12-11 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8649895B2 (en) 2005-04-19 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Managing method of building material and wireless chip applied to the method
US7588969B2 (en) * 2005-05-31 2009-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device
US7972910B2 (en) * 2005-06-03 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of integrated circuit device including thin film transistor
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
JP5051996B2 (ja) * 2005-10-25 2012-10-17 日本碍子株式会社 圧電/電歪膜保持体、圧電/電歪膜型素子及びそれらの製造方法
US7635014B2 (en) * 2005-11-11 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for pressure bonding and method for manufacturing semiconductor device
WO2007088302A1 (fr) * 2006-02-01 2007-08-09 Alcatel Lucent Procede de gravure anisotropique
US8222116B2 (en) 2006-03-03 2012-07-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
US7754610B2 (en) * 2006-06-02 2010-07-13 Applied Materials, Inc. Process for etching tungsten silicide overlying polysilicon particularly in a flash memory
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
DE102007004303A1 (de) * 2006-08-04 2008-02-07 Osram Opto Semiconductors Gmbh Dünnfilm-Halbleiterbauelement und Bauelement-Verbund
KR20080013068A (ko) * 2006-08-07 2008-02-13 학교법인 포항공과대학교 레이저를 이용한 플렉서블 소자의 제조방법 및 플렉서블소자
US7781715B2 (en) 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
US8137417B2 (en) 2006-09-29 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Peeling apparatus and manufacturing apparatus of semiconductor device
TWI379409B (en) * 2006-09-29 2012-12-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
US20100196683A1 (en) * 2006-10-27 2010-08-05 Konnklijke Philips Electronics N.V. Electronic device having a plastic substrate
KR100890250B1 (ko) * 2007-01-08 2009-03-24 포항공과대학교 산학협력단 플렉서블 소자의 제조 방법 및 플렉서블 표시 장치의 제조방법
DE102007004304A1 (de) * 2007-01-29 2008-07-31 Osram Opto Semiconductors Gmbh Dünnfilm-Leuchtdioden-Chip und Verfahren zur Herstellung eines Dünnfilm-Leuchtdioden-Chips
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101441346B1 (ko) * 2007-04-27 2014-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8047442B2 (en) * 2007-12-03 2011-11-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102078248B1 (ko) * 2008-07-10 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5586920B2 (ja) 2008-11-20 2014-09-10 株式会社半導体エネルギー研究所 フレキシブル半導体装置の作製方法
US9847243B2 (en) 2009-08-27 2017-12-19 Corning Incorporated Debonding a glass substrate from carrier using ultrasonic wave
US20130265530A1 (en) * 2010-12-21 2013-10-10 Sharp Kabushiki Kaisha Display device and thin film transistor substrate and manufacturing method therefor
US9355834B2 (en) 2011-07-28 2016-05-31 Hewlett-Packard Development Company, L.P. Adhesive transfer
US10543662B2 (en) 2012-02-08 2020-01-28 Corning Incorporated Device modified substrate article and methods for making
US8860078B2 (en) 2012-05-14 2014-10-14 The Johns Hopkins University Simplified devices utilizing novel pn-semiconductor structures
US20150221784A1 (en) * 2012-05-14 2015-08-06 The John Hopkins University Simplified devices utilizing novel pn-semiconductur structures
TWI484251B (zh) * 2012-07-18 2015-05-11 The heavy method of the display device
US11074025B2 (en) 2012-09-03 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US9340443B2 (en) 2012-12-13 2016-05-17 Corning Incorporated Bulk annealing of glass sheets
TWI617437B (zh) 2012-12-13 2018-03-11 康寧公司 促進控制薄片與載體間接合之處理
US10014177B2 (en) 2012-12-13 2018-07-03 Corning Incorporated Methods for processing electronic devices
US10086584B2 (en) 2012-12-13 2018-10-02 Corning Incorporated Glass articles and methods for controlled bonding of glass sheets with carriers
KR101992899B1 (ko) * 2012-12-17 2019-06-25 엘지디스플레이 주식회사 터치 패널 내장형 유기 발광 다이오드 표시 장치 및 이의 제조 방법
US9543197B2 (en) * 2012-12-19 2017-01-10 Intel Corporation Package with dielectric or anisotropic conductive (ACF) buildup layer
WO2014129519A1 (en) 2013-02-20 2014-08-28 Semiconductor Energy Laboratory Co., Ltd. Peeling method, semiconductor device, and peeling apparatus
JP6008763B2 (ja) * 2013-03-13 2016-10-19 富士フイルム株式会社 有機半導体膜の形成方法
TWI515852B (zh) * 2013-05-01 2016-01-01 友達光電股份有限公司 主動元件基板與其之製作方法
SG11201509300PA (en) * 2013-05-31 2015-12-30 Mitsui Chemicals Tohcello Inc Method of peeling electronic member and laminate
CN105474355B (zh) 2013-08-06 2018-11-13 株式会社半导体能源研究所 剥离方法
TWI777433B (zh) 2013-09-06 2022-09-11 日商半導體能源研究所股份有限公司 發光裝置以及發光裝置的製造方法
US10510576B2 (en) 2013-10-14 2019-12-17 Corning Incorporated Carrier-bonding methods and articles for semiconductor and interposer processing
JP6513929B2 (ja) 2013-11-06 2019-05-15 株式会社半導体エネルギー研究所 剥離方法
US20160276520A1 (en) * 2013-11-11 2016-09-22 The Regents Of The University Of Michigan Thermally-assisted cold-weld bonding for epitaxial lift-off process
CN105793957B (zh) 2013-12-12 2019-05-03 株式会社半导体能源研究所 剥离方法及剥离装置
KR102215812B1 (ko) 2014-01-09 2021-02-17 삼성디스플레이 주식회사 소자 기판 제조 방법 및 상기 방법을 이용하여 제조한 표시 장치
EP3099483B1 (en) 2014-01-27 2022-06-01 Corning Incorporated Articles and methods for controlled bonding of thin sheets with carriers
EP3129221A1 (en) 2014-04-09 2017-02-15 Corning Incorporated Device modified substrate article and methods for making
CN104091845A (zh) * 2014-06-25 2014-10-08 南京大学 ZrS3纳米带薄膜的柔性光探测器
TWI695525B (zh) 2014-07-25 2020-06-01 日商半導體能源研究所股份有限公司 剝離方法、發光裝置、模組以及電子裝置
US10204898B2 (en) 2014-08-08 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
CN107635769B (zh) 2015-05-19 2020-09-15 康宁股份有限公司 使片材与载体粘结的制品和方法
KR102524620B1 (ko) 2015-06-26 2023-04-21 코닝 인코포레이티드 시트 및 캐리어를 포함하는 방법들 및 물품들
US10586746B2 (en) 2016-01-14 2020-03-10 Chip Solutions, LLC Semiconductor device and method
US9922949B2 (en) 2015-07-15 2018-03-20 Chip Solutions, LLC Semiconductor device and method
US9847244B2 (en) 2015-07-15 2017-12-19 Chip Solutions, LLC Semiconductor device and method
JP6595250B2 (ja) * 2015-08-06 2019-10-23 株式会社ポラテクノ ヘッドアップディスプレイ装置
WO2017068942A1 (ja) * 2015-10-21 2017-04-27 富士フイルム株式会社 透明導電膜、透明導電膜の製造方法およびタッチセンサ
WO2017123870A1 (en) * 2016-01-14 2017-07-20 Chip Solutions, LLC Releasable carrier and method
US10259207B2 (en) 2016-01-26 2019-04-16 Semiconductor Energy Laboratory Co., Ltd. Method for forming separation starting point and separation method
US9966301B2 (en) * 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW202216444A (zh) 2016-08-30 2022-05-01 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
JP6981812B2 (ja) 2016-08-31 2021-12-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI810161B (zh) 2016-08-31 2023-08-01 美商康寧公司 具以可控制式黏結的薄片之製品及製作其之方法
WO2018042284A1 (en) 2016-08-31 2018-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN106384711A (zh) * 2016-10-19 2017-02-08 成都海威华芯科技有限公司 一种GaN功率半导体器件的衬底转移方法
CN107342297A (zh) * 2017-06-28 2017-11-10 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法、显示装置
SG10201913156WA (en) * 2017-07-14 2020-02-27 Shinetsu Chemical Co Device substrate with high thermal conductivity and method of manufacturing the same
WO2019036710A1 (en) 2017-08-18 2019-02-21 Corning Incorporated TEMPORARY BINDING USING POLYCATIONIC POLYMERS
JP7431160B2 (ja) 2017-12-15 2024-02-14 コーニング インコーポレイテッド 基板を処理するための方法および結合されたシートを含む物品を製造するための方法
CN108281376A (zh) * 2018-01-22 2018-07-13 南京工业大学 一种半导体器件的制备方法
CN109166790B (zh) * 2018-07-28 2022-04-22 西安交通大学 一种利用金属应力层剥离石墨烯上钙钛矿氧化物压电薄膜的方法
CN109671651B (zh) * 2018-12-20 2019-11-05 广东工业大学 一种超声释放式Micro-LED巨量转移方法
TWI768349B (zh) * 2020-05-22 2022-06-21 台灣愛司帝科技股份有限公司 晶片移轉系統以及晶片移轉模組
CN112687799B (zh) * 2020-12-19 2022-10-11 复旦大学 一种高结晶度半导体膜转移制造方法
CN114937428B (zh) * 2022-04-28 2023-07-25 苏州清听声学科技有限公司 一种定向发声显示屏的振动层张紧工艺

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862591A (ja) * 1994-08-22 1996-03-08 Dainippon Printing Co Ltd フィルム液晶パネルとその製造に使用するベース基板とアクティブマトリックス基板およびフィルム液晶パネルの製造方法
JPH1095189A (ja) * 1997-07-28 1998-04-14 Hitachi Ltd 半導体装置の製造方法
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JPH1159036A (ja) * 1997-08-21 1999-03-02 Hitachi Maxell Ltd 非接触icカード及びその製造方法
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) * 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US5362671A (en) * 1990-12-31 1994-11-08 Kopin Corporation Method of fabricating single crystal silicon arrayed devices for display panels
US5258320A (en) * 1990-12-31 1993-11-02 Kopin Corporation Single crystal silicon arrayed devices for display panels
JPH05243519A (ja) 1992-02-28 1993-09-21 Nec Corp 半導体メモリ装置
JP3539742B2 (ja) * 1992-08-03 2004-07-07 ソニーケミカル株式会社 粘着剤
US5476566A (en) * 1992-09-02 1995-12-19 Motorola, Inc. Method for thinning a semiconductor wafer
US5391257A (en) * 1993-12-10 1995-02-21 Rockwell International Corporation Method of transferring a thin film to an alternate substrate
US5590787A (en) * 1995-01-04 1997-01-07 Micron Technology, Inc. UV light sensitive die-pac for securing semiconductor dies during transport
JP3381443B2 (ja) * 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびsoi基板の製造方法
US6326280B1 (en) * 1995-02-02 2001-12-04 Sony Corporation Thin film semiconductor and method for making thin film semiconductor
US6107213A (en) * 1996-02-01 2000-08-22 Sony Corporation Method for making thin film semiconductor
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3237481B2 (ja) * 1995-08-04 2001-12-10 ミノルタ株式会社 現像剤供給容器、画像形成ユニット、現像剤供給容器のシール構造及びシール部材
JP3203166B2 (ja) 1995-10-13 2001-08-27 シャープ株式会社 液晶表示素子製造用治具及びそれを用いた液晶表示素子の製造方法
JP3376198B2 (ja) * 1996-01-09 2003-02-10 日東電工株式会社 半導体ウエハの保護部材
US5874143A (en) * 1996-02-26 1999-02-23 Minnesota Mining And Manufacturing Company Pressure sensitive adhesives for use on low energy surfaces
EP0797258B1 (en) 1996-03-18 2011-07-20 Sony Corporation Method for making thin film semiconductor, solar cell, and light emitting diode
DE69715389T2 (de) * 1996-03-21 2003-05-15 Minnesota Mining And Mfg. Co., St. Paul Druckempfindlicher klebefilm aus klebrigen mikroteilchen
US6372608B1 (en) 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
USRE38466E1 (en) 1996-11-12 2004-03-16 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
JPH10150007A (ja) 1996-11-18 1998-06-02 Toyo Chem Co Ltd 半導体ウエハ固定用シート
CA2225131C (en) 1996-12-18 2002-01-01 Canon Kabushiki Kaisha Process for producing semiconductor article
JP3962465B2 (ja) * 1996-12-18 2007-08-22 キヤノン株式会社 半導体部材の製造方法
SG63832A1 (en) * 1997-03-26 1999-03-30 Canon Kk Substrate and production method thereof
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置,アクティブマトリクス基板、液晶表示装置および電子機器
JP3116085B2 (ja) * 1997-09-16 2000-12-11 東京農工大学長 半導体素子形成法
JP3406207B2 (ja) 1997-11-12 2003-05-12 シャープ株式会社 表示用トランジスタアレイパネルの形成方法
US6017079A (en) * 1998-01-23 2000-01-25 Warner; Joseph Vehicle camouflage conversion kit and method of using same
JP3809733B2 (ja) * 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11243209A (ja) * 1998-02-25 1999-09-07 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置、アクティブマトリクス基板、液晶表示装置および電子機器
JP4126747B2 (ja) * 1998-02-27 2008-07-30 セイコーエプソン株式会社 3次元デバイスの製造方法
US6451398B1 (en) 1998-11-24 2002-09-17 Michael S. Sylvester Double-sided self-adhesive reinforced foam tape
US6190751B1 (en) 1998-11-24 2001-02-20 Michael S. Sylvester Self-adhesive reinforced foam gasket
JP3804349B2 (ja) 1999-08-06 2006-08-02 セイコーエプソン株式会社 薄膜デバイス装置の製造方法、アクティブマトリクス基板の製造方法、および電気光学装置
JP3994593B2 (ja) 1999-08-18 2007-10-24 セイコーエプソン株式会社 薄膜素子の転写方法
WO2001025843A1 (fr) * 1999-10-06 2001-04-12 Matsushita Electric Industrial Co., Ltd. Element a cristaux liquides, dispositif afficheur a cristaux liquides et procedes de fabrication s'y rapportant
JP3911929B2 (ja) 1999-10-25 2007-05-09 セイコーエプソン株式会社 液晶表示装置の製造方法
JP2002134375A (ja) * 2000-10-25 2002-05-10 Canon Inc 半導体基体とその作製方法、および貼り合わせ基体の表面形状測定方法
JP2002217391A (ja) 2001-01-23 2002-08-02 Seiko Epson Corp 積層体の製造方法及び半導体装置
TW564471B (en) 2001-07-16 2003-12-01 Semiconductor Energy Lab Semiconductor device and peeling off method and method of manufacturing semiconductor device
KR100944886B1 (ko) 2001-10-30 2010-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
DE60325669D1 (de) * 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
US8435373B2 (en) * 2005-06-20 2013-05-07 Microcontinumm, Inc. Systems and methods for roll-to-roll patterning

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862591A (ja) * 1994-08-22 1996-03-08 Dainippon Printing Co Ltd フィルム液晶パネルとその製造に使用するベース基板とアクティブマトリックス基板およびフィルム液晶パネルの製造方法
JPH10326883A (ja) * 1997-03-26 1998-12-08 Canon Inc 基板及びその作製方法
JPH1095189A (ja) * 1997-07-28 1998-04-14 Hitachi Ltd 半導体装置の製造方法
JPH1159036A (ja) * 1997-08-21 1999-03-02 Hitachi Maxell Ltd 非接触icカード及びその製造方法
JP2001189460A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp 薄膜デバイスの転写・製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015038616A (ja) * 2009-09-16 2015-02-26 株式会社半導体エネルギー研究所 発光装置の作製方法
US9666820B2 (en) 2009-09-16 2017-05-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US10374184B2 (en) 2009-09-16 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US11171298B2 (en) 2009-09-16 2021-11-09 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US11469387B2 (en) 2009-09-16 2022-10-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
US11997859B2 (en) 2009-09-16 2024-05-28 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and manufacturing method thereof
JP2017108165A (ja) * 2009-10-05 2017-06-15 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP2018201030A (ja) * 2009-10-05 2018-12-20 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2012024975A (ja) * 2010-07-21 2012-02-09 Alliance Material Co Ltd フレキシブル基板の製造プロセス及びそれに使用される両面テープ

Also Published As

Publication number Publication date
KR100993130B1 (ko) 2010-11-10
US20090321004A1 (en) 2009-12-31
US20030217805A1 (en) 2003-11-27
DE60325669D1 (de) 2009-02-26
EP1363319A2 (en) 2003-11-19
US7147740B2 (en) 2006-12-12
TWI289932B (en) 2007-11-11
CN102867736A (zh) 2013-01-09
TW200403858A (en) 2004-03-01
EP1363319A3 (en) 2005-01-26
KR101028352B1 (ko) 2011-04-11
JP5094776B2 (ja) 2012-12-12
KR20100058436A (ko) 2010-06-03
CN1458665A (zh) 2003-11-26
TWI401772B (zh) 2013-07-11
KR20030089496A (ko) 2003-11-21
CN102867736B (zh) 2016-05-11
CN1458665B (zh) 2012-11-14
EP1363319B1 (en) 2009-01-07
TW200739816A (en) 2007-10-16
US20070243352A1 (en) 2007-10-18
TWI360200B (en) 2012-03-11
US8945331B2 (en) 2015-02-03
TW201021158A (en) 2010-06-01

Similar Documents

Publication Publication Date Title
JP5094776B2 (ja) 半導体装置の作製方法
JP6253617B2 (ja) 発光装置および電子機器
KR101043663B1 (ko) 표시장치 제조방법
JP5690876B2 (ja) 半導体装置の作製方法
TWI320946B (en) Semiconductor device and manufacturing method thereof
JP2004047975A (ja) 積層体の転写方法及び半導体装置の作製方法
JP2003174153A (ja) 剥離方法および半導体装置の作製方法、および半導体装置
TW200419278A (en) Peeling method and method for manufacturing display device using the peeling method
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
JP2006203220A (ja) 剥離方法
JP2003195787A (ja) 発光装置の作製方法
JP4757469B2 (ja) 半導体装置の作製方法
JP4267394B2 (ja) 剥離方法、及び半導体装置の作製方法
JP4602035B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120918

R150 Certificate of patent or registration of utility model

Ref document number: 5094776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees