[go: up one dir, main page]

JP2007538402A - 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ - Google Patents

再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ Download PDF

Info

Publication number
JP2007538402A
JP2007538402A JP2007527194A JP2007527194A JP2007538402A JP 2007538402 A JP2007538402 A JP 2007538402A JP 2007527194 A JP2007527194 A JP 2007527194A JP 2007527194 A JP2007527194 A JP 2007527194A JP 2007538402 A JP2007538402 A JP 2007538402A
Authority
JP
Japan
Prior art keywords
contact
layer
nitride
forming
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007527194A
Other languages
English (en)
Other versions
JP5160225B2 (ja
JP2007538402A5 (ja
Inventor
ウィリアム サクスラー アダム
ピーター スミス リチャード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2007538402A publication Critical patent/JP2007538402A/ja
Publication of JP2007538402A5 publication Critical patent/JP2007538402A5/ja
Application granted granted Critical
Publication of JP5160225B2 publication Critical patent/JP5160225B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/012—Manufacture or treatment of static induction transistors [SIT], e.g. permeable base transistors [PBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

トランジスタ製作は、基板上に窒化物ベースのチャネル層を形成すること、窒化物ベースのチャネル層上に障壁層を形成すること、窒化物ベースのチャネル層のコンタクト領域を露出させるように障壁層にコンタクト凹部を形成すること、例えば、低温堆積プロセスを使用して、窒化物ベースのチャネル層の露出されたコンタクト領域上にコンタクト層を形成すること、コンタクト層上にオーミックコンタクトを形成すること、及びオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトを形成すること、を含んでいる。また、高電子移動度トランジスタ（ＨＥＭＴ）及びＨＥＭＴの製作方法が提供される。ＨＥＭＴは、基板上の窒化物ベースのチャネル層と、窒化物ベースのチャネル層上の障壁層と、チャネル層の中まで延びる、障壁層のコンタクト凹部と、コンタクト凹部の中の窒化物ベースのチャネル層上の窒化物ベースのｎ型半導体材料のコンタクト領域と、窒化物ベースのコンタクト領域上のオーミックコンタクトと、このオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトと、を含んでいる。窒化物ベースのｎ型半導体材料のコンタクト領域及び窒化物ベースのチャネル層は、表面積拡大構造を含んでいる。

Description

本発明は、半導体デバイスに関し、より詳細には、窒化物をベースにした能動層を組み込んだトランジスタ及び高電子移動度トランジスタン並びにその製造方法に関する。
本発明は、大電力、高温、及び／又は高周波用途に適したトランジスタを作ることができる半導体材料で形成されたトランジスタに関する。シリコン（Ｓｉ）及びガリウム砒素（ＧａＡｓ）のような材料は、低電力及び（Ｓｉの場合には）低周波用途の半導体デバイスに広く応用されている。しかし、これらの比較的よく知られている半導体材料は、比較的小さなバンドギャップ（例えば、室温において、Ｓｉで１．１２ｅＶ及びＧａＡｓで１．４２ｅＶ）及び／又は比較的小さな破壊電圧のために、より高い電力及び／又は高周波数用途に十分に適していない可能性がある。
Ｓｉ及びＧａＡｓで起こる問題を考慮して、大電力、高温及び／又は高周波用途ならびにデバイスに対する関心は、炭化珪素（アルファＳｉＣの場合に室温で２．９９６ｅＶ）及びＩＩＩ族窒化物（例えば、ＧａＮの場合に室温で３．３６ｅＶ）のような広いバンドギャップの半導体材料に向いている。これらの材料は、一般に、ガリウム砒素及びシリコンに比べて、電界破壊強度がより高く、かつ電子飽和速度がより高い。
大電力及び／又は高周波用途で、特に関心のある半導体デバイスは、高電子移動度トランジスタ（ＨＥＭＴ）であり、この高電子移動度トランジスタは、変調ドープ電界効果トランジスタ（ＭＯＤＦＥＴ）としても知られている。異なるバンドギャップエネルギーを有しバンドギャップの小さい方の材料がより大きな電子親和力を有している２つの半導体材料のヘテロ接合に２次元電子ガス（２ＤＥＧ）が形成され、この半導体デバイスは、いくつかの状況の下で動作上の有利点を示すことができる。２ＤＥＧは、アンドープ（「故意でなくドープされた」）でより小さなバンドギャップの材料の中の蓄積層であり、例えば、１０１３キャリア／ｃｍ２を超える非常に高いシート電子濃度を含むことができる。その上、より広いバンドギャップの半導体で生じる電子は、イオン化不純物散乱の減少のために高電子移動度を可能にする２ＤＥＧに移る。
高いキャリア濃度と高いキャリア移動度のこの組合せは、ＨＥＭＴに非常に大きな相互コンダクタンスを与えることができ、さらに、高周波用途に関して、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）に優る大きな性能上の有利点を提供することができる。
窒化ガリウム／窒化アルミニウムガリウム（ＧａＮ／ＡｌＧａＮ）材料系で製作された高電子移動度トランジスタは、上述した高破壊電界、広いバンドギャップ、大きな伝導帯食い違い、及び／又は高い飽和電子ドリフト速度を含む材料特性の組合せのために、大量のＲＦ電力を生成する可能性を有している。２ＤＥＧの電子の大部分は、ＡｌＧａＮの分極によっている。ＧａＮ／ＡｌＧａＮ系のＨＥＭＴは、既に実証されている。ＡｌＧａＮ／ＧａＮＨＥＭＴ構造及びその製造方法が開示されている（例えば、特許文献１及び２参照）。半絶縁性炭化珪素基板、この基板の上の窒化アルミニウムバッファ層、このバッファ層の上の絶縁性窒化ガリウム層、この窒化ガリウム層の上の窒化アルミニウムガリウム層、及び窒化アルミニウムガリウム能動構造の上の不動態化層を有するＨＥＭＴデバイスが開示されている（例えば、ｓｈｅｐｐａｒｄらの特許文献３参照、この特許は一般的に譲渡されており、参照して本明細書に組み込まれる）。
窒化物ベースのトランジスタの製作に関する１つの問題は、そのようなトランジスタのオーミックコンタクト（ｏｈｍｉｃ ｃｏｎｔａｃｔ）の形成に関係している。従来、オーミックコンタクトは、コンタクト用の凹部を反応性イオンエッチング（ＲＩＥ）することによって形成された。しかし、厳密なプロセス制御の実行がなければ、窒化物ベースの材料のＲＩＥには、不均一性及び再現性の問題が欠点としてある可能性がある。そのような問題は、製作プロセスを制御することの難しさに帰着することができる。ＲＩＥなしで形成されるオーミックコンタクトでは、一般に、高いアニール温度（例えば、９００℃）が使用されてきた。そのような高いアニール温度は、材料及び／又はデバイスに損傷を与える可能性がある。
米国特許第５，１９２，９８７号明細書 米国特許第５，２９６，３９５号明細書 米国特許第６，３１６，７９３号明細書 米国特許第６，３１６，７９３号明細書 米国特許出願第０９／９０４，３３３号明細書 米国特許仮出願第６０／２９０，１９５号明細書 米国特許出願第１０／１０２，２７２号明細書 米国特許出願第１０／１９９，７８６号明細書 米国特許出願第６０／３３７，６８７号明細書 米国特許第Ｒｅ．３４，８６１号明細書 米国特許第４，９４６，５４７号明細書 米国特許第５，２００，０２２号明細書 米国特許第６，２１８，６８０号明細書 米国特許第５，２１０，０５１号明細書 米国特許第５，３９３，９９３号明細書 米国特許第５，５２３，５８９号明細書 米国特許第５，２９２，５０１号明細書 米国特許出願第１０／１０２，２７２号明細書
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、窒化物をベースにした能動層を組み込んだトランジスタ及び高電子移動度トランジスタ並びにその製造方法を提供することにある。
本発明のいくつかの実施形態は、基板上に窒化物ベースのチャネル層を形成すること、窒化物ベースのチャネル層上に障壁層を形成すること、窒化物ベースのチャネル層のコンタクト領域を露出させるように障壁層にコンタクト凹部を形成すること、及び低温堆積プロセスを使用して窒化物ベースのチャネル層の露出されたコンタクト領域上にコンタクト層を形成することを含んだ、トランジスタの製作を可能にする。製作は、また、コンタクト層上にオーミックコンタクトを形成すること及びオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトを形成すること、を含むことができる。
本発明のさらに他の実施形態では、低温堆積プロセスを使用して窒化物ベースのチャネル層の露出されたコンタクト領域上にコンタクト層を形成することは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシィ（ＭＢＥ）、プラズマ増速化学気相成長（ＰＥＣＶＤ）、スパッタリング及び／又は水素化物気相エピタキシィ（ＨＶＰＥ）によって、コンタクト層を形成することを含んでいる。さらに、低温堆積プロセスは、トランジスタが形成されるウェーハからの質量の輸送以外のプロセスである可能性がある。
本発明の追加の実施形態おいて、トランジスタの製作は、さらに、障壁層上に第１の誘電体層を形成すること、及び第１の誘電体層にゲート凹部を形成することを含んでいる。ゲートコンタクトを形成することは、このゲート凹部にゲートコンタクトを形成することを含んでいる。コンタクト凹部を形成することは、窒化物ベースのチャネル層の部分を露出させるコンタクト凹部を第１の誘電体層及び障壁層に形成することを含んでいる。本発明の他の実施形態では、ゲートコンタクトは、第１の誘電体層上に形成することができる。
本発明のさらに他の実施形態において、第１の誘電体層は、窒化珪素層を備えている。この窒化珪素層は、トランジスタの不動態化層を実現することができる。
本発明の追加の実施形態では、コンタクト凹部は、チャネル層の中まで延びる。さらに、オーミックコンタクトを形成することは、オーミックコンタクトをアニールすることなしにオーミックコンタクトを形成することを含むことができる。オーミックコンタクトを形成することは、コンタクト層上の金属層をパターン形成すること、及びパターン形成された金属層を約８５０℃以下の温度でアニールすることを含むことができる。
本発明の他の実施形態おいて、窒化物ベースのチャネル層の露出された部分の上にコンタクト層を形成することは、窒化物ベースのチャネル層の露出された部分上に、コンタクト層を、チャネル層と障壁層の間の界面に形成された２次元電子ガス領域のシート抵抗率よりも小さいシート抵抗率を実現するのに十分な厚さに形成することを含んでいる。コンタクト層を形成することは、ｎ型のＩｎＧａＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ及び／又はＩｎＮの層を形成することを含むことができる。本発明のいくつの実施形態では、形成されたｎ型窒化物ベースの層は、ＧａＮ及び／又はＡｌＧａＮである。ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＩｎＧａＮ及び／又はＩｎＮの層は、形成中にＳｉ、Ｇｅ及び／又はＯをドープされることがある。
本発明のいくつかの実施形態おいて、コンタクト層は、ＧａＮ及びＡｌＧａＮ以外のｎ型縮退半導体材料を含む。コンタクト層は、非窒化物ＩＩＩ−Ｖ族半導体材料、ＩＶ族半導体材料及び／又はＩＩ−ＶＩ族半導体材料を含むことができる。
本発明の追加の実施形態おいて、トランジスタの製作は、さらに、チャネル層とｎ型コンタクト層の間に平面界面に比べて増加した表面積の界面を設けるようにチャネル層の側面部を形成することを含む。コンタクト層上にオーミックコンタクトを形成することは、チャネル層の部分まで延びる又はチャネル層の側面部（ｓｉｄｅ ｗａｌｌ）の前で終わるオーミックコンタクトをコンタクト層上に形成することを含むことができる。
本発明のさらに他の実施形態おいて、トランジスタの製作は、コンタクト領域に隣接したチャネル層に穴を形成すること、その穴の中に窒化物ベースのｎ型半導体材料を入れることを含んでいる。コンタクト層の上にオーミックコンタクトを形成することは、さらに、コンタクト層及び穴の中の窒化物ベースの半導体材料にオーミックコンタクトを形成することを含んでいる。
本発明の追加の実施形態おいて、コンタクト層は障壁層まで延びている。
本発明のさらに他の実施形態おいて、トランジスタを製作することは、基板上に窒化物ベースのチャネル層を形成すこと、窒化物ベースのチャネル層上に障壁層を形成すること、障壁層上にマスク層を形成すること、窒化物ベースのチャネル層の部分を露出させるコンタクト開口を設けるためにマスク層及び障壁層をパターン形成すること、窒化物ベースのチャネル層の露出された部分及びマスク層上にコンタクト層を形成すること、コンタクト領域を設けるためにマスク層及びマスク層上のコンタクト層の部分を選択的に除去すること、コンタクト領域上にオーミックコンタクトを形成すること、及びオーミックコンタクトに隣接した障壁層上に配置されたゲートコンタクトを形成すること、を含んでいる。トランジスタの製作は、また、障壁層上に第１の誘電体層を形成すること、及び第１の誘電体層にゲート凹部を形成すること、を含むことができる。ゲートコンタクトを形成することは、凹部にゲートコンタクトを形成することを含むことができる。障壁層上にマスク層を形成することは、第１の誘電体層上にマスク層を形成することを含むことができる。窒化物ベースのチャネル層の部分を露出させるコンタクト開口を設けるためにマスク層及び障壁層をパターン形成することは、窒化物ベースのチャネル層の部分を露出させるコンタクト開口を設けるためにマスク層、第１の誘電体層及び障壁層をパターン形成することを含むことができる。
本発明のある特定の実施形態において、第１の誘電体層は、窒化珪素層を含んでいる。窒化珪素層は、トランジスタの不動態化層を実現することができる。マスク層は、誘電体層であってもよい。この誘電体層は、酸化珪素層であってもよい。マスク層は、フォトレジストのマスク層であることができる。
オーミックコンタクトを形成することは、オーミックコンタクトをアニールすることなしにオーミックコンタクトを形成することによって行うことができる。代わりに、オーミックコンタクトを形成することは、コンタクト領域上の金属層をパターン形成し、パターン形成された金属層を約８５０℃以下の温度でアニールすることによって行うことができる。
窒化物ベースのチャネル層の露出された部分及び酸化物層上にコンタクト層を形成することは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシィ（ＭＢＥ）、プラズマ増速化学気相成長（ＰＥＣＶＤ）、スパッタリング及び／又は水素化物気相エピタキシィ（ＨＶＰＥ）によって、コンタクト層を形成することを含むことができる。窒化物ベースのチャネル層の露出された部分及びマスク層上にコンタクト層を形成することは、窒化物ベースのチャネル層の露出された部分及びマスク層上に、コンタクト層を、チャネル層と障壁層の間の界面に形成された２次元電子ガス領域のシート抵抗率よりも小さいシート抵抗率を実現するのに十分な厚さに形成することによって、実現することができる。コンタクト層を形成することは、ｎ型のＩｎＧａＮ、ＡｌＩｎＧａＮ、ＩｎＡｌＮ及び／又はＩｎＮの層を形成することを含むことができる。いくつかの実施形態では、窒化物ベースのコンタクト層は、ＧａＮ及び／又はＡｌＧａＮであってもよい。ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＩｎＡｌＮ、ＧａＮ、ＡｌＧａＮ及び／又はＩｎＮの層に、形成中にＳｉ、Ｇｅ及び／又はＯをドープすることができる。
本発明のさらに他の実施形態では、トランジスタの製作は、チャネル層とｎ型コンタクト層の間に平面界面に比べて増加した表面積の界面を設けるようにチャネル層の側面部を形成することを含んでいる。コンタクト層上にオーミックコンタクトを形成することは、チャネル層の部分まで延びる又はチャネル層の側面部の前で終わるオーミックコンタクトをコンタクト層上に形成することを含むことができる。追加して、又は代わりに、トランジスタの製作は、コンタクト領域に隣接したチャネル層に穴を形成すること、及びその穴の中に窒化物ベースの半導体材料を入れることを含むことができる。窒化物ベースのコンタクト領域上にオーミックコンタクトを形成することは、窒化物ベースのコンタクト領域、及び穴の中の窒化物ベースの半導体材料にオーミックコンタクトを形成することを含むことができる。
本発明の他の実施形態において、高電子移動度トランジスタ（ＨＥＭＴ）及びＨＥＭＴの製作方法が提供される。ＨＥＭＴは、基板上の窒化物ベースのチャネル層と、窒化物ベースのチャネル層上の障壁層と、チャネル層の中まで延びる、障壁層のコンタクト凹部と、コンタクト凹部の中の窒化物ベースのチャネル層上のコンタクト領域と、障壁層上に配置されたゲートコンタクトと、を含んでいる。コンタクト領域及び窒化物ベースのチャネル層は、表面積拡大構造を含んでいる。
本発明のいくつかの実施形態において、表面積拡大構造は、チャネル層の中まで延びるコンタクト凹部の部分のパターン形成された側面部を含んでいる。本発明のある特定の実施形態では、オーミックコンタクトは、側面部の面積内でチャネル層まで延びていないコンタクト領域上に設けられる。本発明の他の実施形態では、オーミックコンタクトは、側面部の面積内でチャネル層まで延びている。
本発明の追加の実施形態おいて、表面積拡大構造は、窒化物ベースのｎ型半導体材料をその穴の中に有する前記チャネル層中に延びる穴を含み、オーミックコンタクトは、その穴の中の窒化物ベースの半導体材料と接触している。
窒化物ベースのｎ型半導体材料は、ＩｎＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＡｌＩｎＮ、及び／又はＧａＮを含むことができる。窒化物ベースのｎ型半導体材料は、Ｓｉ、Ｇｅ及び／又はＯをドープすることができる。また、障壁層上に窒化珪素層を設けることができ、この窒化珪素層の凹部にゲートコンタクトを設けることができる。
本発明のさらに他の実施形態は、基板上の窒化物ベースのチャネル層及び窒化物ベースのチャネル層上の障壁層を含む高電子移動度トランジスタ及び高電子移動度トランジスタの製作方法を提供する。チャネル層の中まで延びる少なくとも１つのコンタクト凹部が、障壁層に設けられる。金属及び／又は金属合金の領域が、コンタクト凹部の中の窒化物ベースのチャネル層上に設けられて、オーミックコンタクトを実現する。配置されたゲートコンタクトは障壁層上にある。金属の領域は、障壁層まで延びることができる。
本発明の追加の実施形態は、基板上の窒化物ベースのチャネル層及び窒化物ベースのチャネル層上の障壁層を含む高電子移動度トランジスタ及び高電子移動度トランジスタの製作方法を提供する。チャネル層の中まで延びる少なくとも１つのコンタクト凹部が、障壁層に設けられる。ＧａＮ又はＡｌＧａＮ以外のｎ型縮退半導体材料の領域が、コンタクト凹部の中の窒化物ベースのチャネル層上に設けられる。オーミックコンタクトは、ｎ型縮退半導体材料の領域上に設けられ、ゲートコンタクトは障壁層上に配置されている。ｎ型縮退半導体材料の領域は、障壁層まで延びることができる。
ここで本発明の実施形態が示されている添付の図面を参照して以下で本発明をより完全に説明する。しかし、本発明は、多くの異なる形で具現することができ、本明細書に示す実施形態に限定されるように解釈されるべきでない。それどころか、これらの実施形態は、この開示が徹底的で完全であり本発明の技術的範囲を当業者に完全に伝えるように与えられている。図面では、層及び領域の大きさ及び相対的な大きさは、はっきりさせるために誇張されていることがある。理解されることであるが、要素又は層が、他の要素又は層「の上に」ある、又は「に接続されて」又は「に結合されて」いると呼ばれるとき、それは、他の要素又は層の直ぐ上にあり、又は直接に接続又は結合されていることがあり、又は介在する要素又は層が存在していてもよい。対照的に、要素が、他の要素又は層「の直ぐ上に」ある、「に直接に接続されて」又は「に直接に結合されて」いると呼ばれるとき、存在する介在する要素又は層はない。全体を通して、同様な数字は同様な要素を参照する。本明細書で使用されるとき、用語「及び／又は」は、関連した列挙されたものの１つ又は複数のどのような組合せも含んでいる。
理解されることであるが、第１、第２、その他の用語は、様々な要素、部品、領域、層及び／又は部分を記述するために本明細書で使用されることがあるが、これらの要素、部品、領域、層及び／又は部分は、これらの用語によって限定されるべきでない。これらの用語は、１つの要素、部品、領域、層又は部分を他の要素、部品、領域、層又は部分と区別するために使用されているだけである。したがって、以下で述べられる第１の要素、部品、領域、層又は部分は、本発明の教示から逸脱することなく、第２の要素、部品、領域、層又は部分と呼ばれることができる。
さらに、「より下の」又は「下」及び「より上の」又は「上」などの相対的な用語は、図に示されているように、１つの要素の他の要素に対する関係を記述するために本明細書で使用されることがある。理解されることであるが、相対的な用語は、図に示された向きの外にデバイスの異なる向きを含むものとする。例えば、図のデバイスがひっくり返された場合、他の要素の「より下の」側にあると記述された要素は、そのとき、他の要素の「より上の」側に向けられるだろう。したがって、例示的な用語「より下の」は、図の特定の向きに依存して「より下の」と「より上の」の両方の向きを含むことができる。同様に、図の１つのデバイスがひっくり返された場合、他の要素「より下に」又は「の真下に」と記述された要素は、他の要素「より上に」向けられるだろう。したがって、例示的な用語「より下に」又は「の真下に」は、上と下の向きの両方を含むことができる。
本発明の実施形態は、本発明の理想的なものと考えられる実施形態の模式的な説明図である断面説明図を参照して、本明細書で説明する。したがって、例えば製造技術及び／又は許容範囲の結果としてのこれらの説明図の形の変形物が予想される。したがって、本発明の実施形態は、本明細書で示される領域の特定の形に限定されるように解釈されるべきでなく、例えば、製造に起因する形のずれを含むものである。例えば、矩形として示された打込み領域には、一般に、丸くなった又は曲がった特徴及び／又は打込み領域から非打込み領域への２値的な変化でなく縁部での打込み濃度の傾斜がある。同様に、打込みで形成された埋込み領域は、埋込み領域と打込みが行われる表面との間の領域に、いくらかの打ち込みを生じさせる可能性がある。したがって、図に示された領域は、本質的に模式的であり、その形は、デバイスの領域の正確な形を示す意図でなく、また、本発明の技術的範囲を限定する意図でない。
本発明の実施形態は、ＩＩＩ族窒化物ベースのトランジスタの再成長コンタクト領域へのオーミックコンタクト及びそのようなコンタクトの形成方法を提供する。
本発明の実施形態は、ＩＩＩ族窒化物ベースのデバイスのような窒化物ベースのＨＥＭＴで使用するのに適している可能性がある。本明細書で使用されるとき、用語「ＩＩＩ族窒化物」は、窒素と周期律表のＩＩＩ族の元素、通常アルミニウム（Ａｌ）、ガリウム（Ｇａ）、及び／又はインジウム（Ｉｎ）との間で形成されたそのような半導体化合物を意味する。また、この用語は、ＡｌＧａＮ及びＡｌＩｎＧａＮのような３元及び４元化合物も意味する。当業者は十分理解するように、ＩＩＩ族元素は窒素と結合して、２元（例えば、ＧａＮ）、３元（例えば、ＡｌＧａＮ、ＡｌＩｎＮ）、及び４元（例えば、ＡｌＩｎＧａＮ）化合物を形成することができる。これらの化合物全てには、１モルの窒素が、ＩＩＩ族元素の合計の１モルと結合する実験式がある。したがって、ＡｌｘＧａ１−ｘＮ、ここで０≦ｘ≦１、のような式がこれらの化合物を記述するためにしばしば使用される。
本発明の実施形態を使用することができるＧａＮベースのＨＥＭＴの適切な構造は、例えば、一般的に譲渡された以下の特許文献に記載されている。特許文献４、２００１年７月１２日に出願された特許文献５「ALUMINUM GALLIUM NITRIDE/GALLIUM NITRIDE HIGH ELECTRON MOBILITY TRANSISTORS HAVING A GATE CONTACT ON A GALLIUM NITRIDE BASED CAP SEGMENT AND METHODS OF FABRICATING SAME」、２００１年５月１１日に出願された特許文献６「GROUP III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」、及び特許文献７のＳｍｏｒｃｈｋｏｖａらによる表題「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」を参照されたい。これらの開示は、その全体を参照して本明細書に組み込まれる。
図１Ａ乃至図１Ｇは、本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図である。図１Ａで理解されるように、窒化物ベースのデバイスを形成することができる基板１０が設けられる。本発明の特定の実施形態では、基板１０は、例えば、４Ｈポリタイプの炭化珪素である可能性のある半絶縁性炭化珪素（ＳｉＣ）基板であってもよい。他の炭化珪素候補のポリタイプには、３Ｃ、６Ｈ、及び１５Ｒポリタイプがある。用語「半絶縁性」は、絶対的な意味ではなく説明的に使用されている。本発明の特定の実施形態では、炭化珪素バルク結晶は、室温で約１×１０５Ω−ｃｍ以上の抵抗率を有している。
随意のバッファ核形成層及び／又は遷移層（図示しない）を基板１０上に設けることができる。例えば、デバイスの炭化珪素基板と残り部分の間の適切な結晶構造遷移を実現するために、ＡｌＮバッファ層を設けることができる。その上、例えば、一般的に譲渡された特許の特許文献８及び９に記載されているように、歪み釣合わせ遷移層を設けることもできる。これらの開示は、あたかも本明細書に完全に示されたかのように参照して本明細書に組み込まれる。
炭化珪素は、ＩＩＩ族窒化物デバイスの非常に一般的な基板材料であるサファイア（Ａｌ２Ｏ３）よりもＩＩＩ族窒化物にずっと近い結晶格子整合を有している。このより近い格子整合は、サファイア上に一般に得ることができるものよりも高品質なＩＩＩ族窒化物の膜をもたらすことができる。また、炭化珪素は、非常に高い熱伝導率を有しているので、炭化珪素上のＩＩＩ族窒化物デバイスの全出力電力は、一般に、サファイア上に形成された同じデバイスの場合ほど基板の熱放散で制限されない。また、半絶縁性炭化珪素基板の有用性は、デバイス分離及び寄生キャパシタンス減少を可能にすることができる。適切なＳｉＣ基板は、例えば、本発明の譲受人であるノースカロライナ州ダラムのＣｒｅｅ，Ｉｎｃ．で製造されており、そして、製造方法は、例えば特許文献１０、１１、１２、及び１３に記載されている。これらの特許の内容は、その全体を参照して本明細書に組み込まれる。同様に、ＩＩＩ族窒化物のエピタキシャル成長の技術は、例えば特許文献１４、１５、１６、及び１７に記載されている。これらの特許の内容は、また、その全体を参照して本明細書に組み込まれる。
炭化珪素は好ましい基板材料である可能性があるが、本発明の実施形態は、サファイア、窒化アルミニウム、窒化アルミニウムガリウム、窒化ガリウム、シリコン、ＧａＡｓ、ＬＧＯ、ＺｎＯ、ＬＡＯ、ＩｎＰ及び同様なものなどのどんな適切な基板でも利用することができる。いくつかの実施形態では、適切なバッファ層を形成することもできる。
図１Ａに戻って、チャネル層２０が基板１０上に設けられる。チャネル層２０は、上述したようにバッファ層、遷移層、及び／又は核形成層を使用して基板１０上に堆積することができる。チャネル層２０は、圧縮歪みを受ける可能性がある。さらに、チャネル層及び／又はバッファ核形成層及び／又は遷移層は、ＭＯＣＶＤによって、又はＭＢＥ又はＨＶＰＥなどの当業者に知られている他の技術によって堆積することができる。
本発明のいくつかの実施形態では、チャネル層２０は、チャネル層２０のバンドギャップが障壁層２２のバンドギャップよりも小さいという条件で、ＡｌｘＧａ１−ｘＮなどのＩＩＩ族窒化物である。ここで、０≦ｘ＜１である。本発明のある特定の実施形態では、ｘ＝０であり、チャネル層２０がＧａＮであることを示している。チャネル層２０は、また、ＩｎＧａＮ、ＡｌＩｎＧａＮ及び同様なものなどの他のＩＩＩ族窒化物であってもよい。チャネル層２０は、アンドープ（「故意でなくドープされた」）であってもよく、また、約２０Åを超える厚さに成長してもよい。また、チャネル層２０は、ＧａＮ、ＡｌＧａＮ、又は同様なものの超格子又は組合せなどの多層構造であってもよい。
障壁層２２が、チャネル層２０上に設けられる。チャネル層２０は、障壁層２２のバンドギャップよりも小さなバンドギャップを有することができる。障壁層２２は、チャネル層２０上に堆積することができる。本発明のある特定の実施形態では、障壁層２２は、約１から約１００ｎｍの厚さを有するＡｌＮ、ＡｌＩｎＮ、ＡｌＧａＮ、又はＡｌＩｎＧａＮである。本発明のいくつかの実施形態では、障壁層２２は、多層を含んでいる。例えば、障壁層２２は、約１ｎｍのＡｌＮであり、このＡｌＮ層上に約２５ｎｍのＡｌＧａＮがあってもよい。本発明のある特定の実施形態に従った障壁層の例は、特許文献１８、Ｓｍｏｒｃｈｋｏｖａら、「GROUP-III NITRIDE BASED HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) WITH BARRIER/SPACER LAYER」に記載されている。この出願の開示は、あたかも本明細書に完全に示されたかのように参照して本明細書に組み込まれる。
障壁層２２は、ＩＩＩ族窒化物であってもよく、チャネル層２０のバンドギャップよりも大きなバンドギャップを有している。したがって、本発明のある特定の実施形態では、障壁層２２は、ＡｌＧａＮ、ＡｌＩｎＧａＮ及び／又はＡｌＮ又はこれらの層の組合せである。また、障壁層２２に他の材料を使用することもできる。例えば、ＺｎＧｅＮ２、ＺｎＳｉＮ２及び／又はＭｇＧｅＮ２も使用されることができる。障壁層２２は、例えば、厚さが約１から約１００ｎｍである可能性があるが、ひび割れ又は実質的な欠陥が生じるほど厚くない。好ましくは、障壁層２２は、アンドープであるか、又はｎ型ドーパントを約１０１９ｃｍ−３より下の濃度にドープされている。本発明のいくつかの実施形態では、障壁層２２は、ＡｌｘＧａ１−ｘＮであり、０＜ｘ＜１である。そのような実施形態では、障壁層２２は、厚さが約３から約３０ｎｍであってもよい。特定の実施形態では、アルミニウム濃度は約２５％である。しかし、本発明の他の実施形態では、障壁層２２は、約５％から約１００％のアルミニウム濃度を有するＡｌＧａＮを備える。本発明の特定の実施形態では、アルミニウム濃度は約１０％を超える。障壁層２２がＡｌＮ層を備える本発明の実施形態では、障壁層２２の厚さは、例えば、約０．３ｎｍから約４ｎｍであってもよい。
図１Ｂは、随意の第１の誘電体層の形成工程を示す図である。第１の誘電体層２４は、ＳｉｘＮｙ層などの窒化珪素層であってもよい。窒化珪素層は、デバイスの不動態化層として働くことができる。窒化珪素層は、例えば、プラズマ増速化学気相成長（ＰＥＣＶＤ）、低圧化学気相成長（ＬＰＣＶＤ）及び／又はスパッタリングで堆積することができる。窒化珪素層は、トランジスタの他の層として同じ反応炉で堆積することができる。本発明のいくつかの実施形態では、例えば、酸窒化珪素及び／又は二酸化珪素などの他の誘電体を使用することもできる。
図１Ｃは、第１の誘電体層上のマスクの形成工程を示す図である。マスク３０は、後でゲートコンタクトが形成される障壁層２２のそのような領域の上に形成される。図１Ｃに示すように、図１Ｃのウェーハは、エピ反応炉から取り出され、所望の凹部面積を露出させるようにマスク材料３０を用いてパターン形成される可能性がある。マスク材料３０は、以下で説明するように再成長コンタクト領域２６の形成を含んだその後の処理の成長温度に耐えることができるべきである。本発明の特定の実施形態では、マスク３０は、酸化物で実現される。本発明のある特定の実施形態では、マスク３０は、リフトオフ技術を使用してパターン形成される。もしくは、マスク３０をパターン形成するために、ウェットエッチング又はドライエッチングが利用されることができる。本発明のある特定の実施形態では、ＳｉＯｘがマスク材料であるが、ＡｌＮ及びＳｉｘＮｙベースの材料などの他の材料を使用することもできる。堆積温度又は同様なものなどのその後の処理ステップで過度に損傷を受けなければ、フォトレジスト、電子ビームレジスト材料、又は有機マスク材料を利用することもできる。
図１Ｄに示すように、コンタクト凹部２３がオーミックコンタクトのために形成されない領域にマスク材料を残すようにマスク３０を形成しパターン形成した後で、第１の誘電体層２４及び障壁層２２を通してチャネル層２０まで、またいくつかの実施形態ではチャネル層２０の中まで、又はいくつかの実施形態ではチャネル層２０も通して、コンタクト凹部２３がエッチングされる。このコンタクト凹部２３を形成するこのエッチングは、例えば、ウェットエッチング、ドライエッチング及び／又は反応性イオンエッチング又は同様なものによって行うことができる。場合によっては、エッチングに起因する損傷を除去し、かつ／又は減少させるために、この構造をアニールすることができる。さらに、場合によっては、例えば、フィールドプレートや打込みのような他の終端構造が設けられていない場合、又はそのような終端構造に加えて設けられる可能性がある場合、メサ構造（図示しない）を形成するようにデバイスの周囲をエッチングしてもよい。
図１Ｅに示すように、コンタクト凹部２３をエッチングした後で、チャネル層２０及びマスク３０の露出された領域上にコンタクト層２６’が形成される。例えば、コンタクト層２６’の堆積のために図１Ｄのウェーハをエピ反応炉の中に再び入れることができる。本発明のいくつかの実施形態では、コンタクト層２６’は、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシィ（ＭＢＥ）、プラズマ増速化学気相成長（ＰＥＣＶＤ）、スパッタリング及び／又は水素化物気相エピタキシィ（ＨＶＰＥ）によって形成される。いくつかの実施形態では、コンタクト層２６’は、下げられた堆積温度で再成長される。特に、低温堆積プロセスを使用することができる。本明細書で使用されるとき、「低温堆積」は、ウェーハから再成長領域への実質的な質量の移送が起こる温度よりも低い温度で層を形成することを意味する。例えば、コンタクト層２６’は、約室温から約９５０℃の温度で形成することができる。いくつかの実施形態では、コンタクト層２６’は、９６０℃より低い温度で形成される。本発明の特定の実施形態では、コンタクト層２６’は、非常に低い温度で、例えば、約４５０℃より低い温度で形成され、さらに、いくつかの実施形態では約２００℃より低い温度で形成される。そのような非常に低い温度条件は、例えば、スパッタリング及び／又はＰＥＣＶＤ成長技術で使用される可能性がある。下げられた堆積温度及び／又は低温堆積の使用は、トラッピングを減少させる可能性があり、かつ／又は信頼性の改善を実現する可能性がある。
以下で説明するように、コンタクト層２６’は、マスク３０上の部分が多孔性であるか不連続であるように不均一に形成することができる。いくつかの実施形態では、コンタクト層２６’は、マスク３０上に形成されない。そのようなコンタクト層２６’の選択的な形成は、コンタクト層２６’の組成、マスク３０及びコンタクト層２６’の成長条件に依存する可能性がある。
本発明のいくつかの実施形態では、コンタクト層２６’は、ｎ型縮退（ｄｅｇｅｎｅｒａｔｅ）半導体材料であってもよい。本発明のある特定の実施形態では、コンタクト層２６’は、高濃度にドープされたｎ型ＩｎＮ、ＩｎＡｌＮ、ＡｌＧａＮ、ＡｌＩｎＧａＮ、ＧａＮ及び／又はＩｎＧａＮであってもよい。本発明の他の実施形態では、コンタクト層２６’は、ＧａＮ又はＡｌＧａＮ以外のｎ型縮退半導体材料であってもよい。例えば、コンタクト層２６’は、非窒化物ＩＩＩ−Ｖ族半導体材料、ＩＶ族半導体材料及び／又はＩＩ−ＶＩ族半導体材料であってもよい。また、コンタクト層２６’の可能性のある材料の例には、例えば、ＺｎＯ、ＺｎＧｅＮ２及び／又はＺｎＳｎＮ２がある。本発明の他の実施形態では、コンタクト層２６’は、低い仕事関数を有しショットキコンタクトを形成しない、低温で共形堆積の可能な金属又は金属合金、例えば、金属シリサイドである可能性がある。例えば、２ＤＥＧに接するために少なくとも約２００℃の温度でＤＭＡＩＨを使用してＡｌをＭＯＣＶＤで共形堆積すること。この金属は、後で、チャネル及びゲート領域で実質的にエッチング除去される可能性がある。さらに、この金属の堆積の前に、不動態化層を堆積してもよい。
ＧａＮコンタクト層２６’の形成は、チャネル層２０もＧａＮである場合、チャネル層２０とのバンド不連続を減少し、かつ／又はなくする可能性がある。コンタクト層２６’は、低シート抵抗率を与えるのに十分な厚さに形成される。例えば、コンタクト層２６’は、チャネル層２０と障壁層２２の間の界面に形成された２ＤＥＧのシート抵抗率よりも小さなシート抵抗率を与えるのに十分な厚さに成長される可能性がある。例えば、数十ナノメートルのＧａＮは、コンタクト層２６’に十分な厚さである可能性があるが、より厚い層はより低い抵抗を有し、移動長（ＬＴ）を増すことができる。コンタクト層２６’は、Ｓｉ、Ｇｅ及び／又はＯ又は他の適切なｎ型ドーパントをドープすることができ、又は堆積されたままでは自然にｎ型である可能性がある。コンタクト層２６’は、その後のイオン打込みによらないで、形成されるときにドープすることができる。イオン打込みなしにドープされたコンタクト層２６’の形成は、ドーパントを活性化するための極端に高い温度のアニールの必要性をなくすることができる。本発明の特定の実施形態では、コンタクト層２６’は、約１０から約４００Ω／□のシート抵抗率を有する。本発明のある特定の実施形態では、コンタクト層２６’は、約１０１８から約１０２１ｃｍ−３のキャリア濃度を与えるようにドープされる。本発明のさらに他の実施形態では、コンタクト層２６’は、厚さが約１０ｎｍから約１０００ｎｍである。
ＩＩＩ族窒化物材料でないコンタクト層２６’では、材料は全面一括堆積され、それから堆積の後でパターン形成されエッチングされることができるので、マスク３０は必要でない可能性がある。
図１Ｆは、マスク上に形成されたコンタクト層の部分を除去し、さらにマスクを除去して第１の誘電体層を露出させ、このようにしてコンタクト領域を設ける工程を示す図である。例えば、マスク３０を除去し第１の誘電体層２４及びコンタクト領域２６を残すバッファＨＦ又は他のエッチング液でマスク３０をエッチングすることによって、マスク３０及びコンタクト層２６’の部分を除去することができる。本発明のいくつかの実施形態では、マスク３０上に形成されたコンタクト層２６’の部分は、コンタクト層２６’を通してマスク３０をエッチングすることを可能にするように、多孔性又は不連続であるように形成することができる。そのようにして、コンタクト層２６’及び第１の誘電体層２４に対してエッチング選択性を有するエッチング液で、マスク３０をエッチングすることができる。より小さな形状寸法のデバイスの場合には、例えば、マスク層上のコンタクト層２６’の部分が多孔性でなく又は連続であれば、マスク層３０を側面からエッチングして、マスク層及びマスク層３０上のコンタクト層２６’の部分を除去することができる。
図１Ｇは、第１の誘電体層２４へのゲート凹部の形成及びゲート凹部の障壁層２２の露出部分上へのゲートコンタクト４４の形成工程を示す図である。例えば、ゲート凹部は、例えば、ドライエッチング、ウェットエッチング及び／又はＲＩＥ又は同様なものを使用して、第１の誘電体層２４を通してエッチングすることができる。場合によっては、ゲート凹部のエッチングに起因する損傷の一部又は全てを修復するために、この構造をアニールすることができる。適切なゲートコンタクト材料には、例えば、Ｎｉ、Ｐｔ、Ｐｄ又は他のそのようなショットキコンタクト材料がある。また、追加の上塗り層（ｏｖｅｒｌａｙｅｒ）を設けることもできる。本発明のいくつかの実施形態では、ゲートコンタクト４４は、誘電体層２４の上に形成することができる。
図１Ｇでさらに理解されるように、オーミックコンタクト４０及び４２がコンタクト領域２６の上に形成され、ソース及びドレインコンタクトを実現することができる。オーミックコンタクト４０及び４２は、ゲート凹部及び／又はコンタクト４４の形成の前又は後に形成することができる。本発明のいくつかの実施形態では、オーミックコンタクト４０及び４２は、例えば、約８５０℃以下の温度でアニールされる。他の実施形態では、オーミックコンタクトのアニールは行われない。下げられたアニール温度を使用すること、又はアニールを使用しないことで、トラッピングを減少することができ、かつ／又は信頼性の改善を行うことができる。高濃度ドープｎ型コンタクト領域の存在はコンタクト抵抗を下げることができ、これは、効率及び／又は無線周波電力密度の向上を可能にすることができる。適切なオーミックコンタクト材料には、例えば、使用される可能性があるＴｉ／Ａｌ／Ｎｉ／Ａｕのスタックがある。同様に、Ｔｉ／Ａｌ／Ｘ／Ａｕの構造が使用される可能性があり、ＸはＭｏ、Ｐｔ及び／又はＴｉであってもよい。
本発明の実施形態は、コンタクト層２６’の一面一括堆積に関連して説明したが、代わりに、依然として本発明の教示から利益を得ながら、コンタクト領域２６の選択的再成長が利用されることができる。さらに、再成長コンタクト領域２６は、オーミックコンタクト４０及び４２のうちの一方だけに設けられ、他方のコンタクトには従来のコンタクト構造が設けられることがある。したがって、本発明の実施形態は、図１Ａ乃至図１Ｇに示した特定の処理ステップに限定されるように解釈されるべきでない。
さらに、特定な順序の処理ステップを説明したが、依然として本発明の実施形態の範囲内にありながら、この順序から逸脱することができる。例えば、ゲート凹部及びゲートコンタクトは、オーミックコンタクトの形成の前又は後に、又はコンタクト凹部の形成の前でも、形成することができる。したがって、本発明の実施形態は、上述した特定の順序の工程に限定されるように解釈されるべきでない。
図２は、本発明の他の実施形態に係るトランジスタを示す模式的な構成図である。図３Ａは、本発明のさらに他の実施形態に係るトランジスタを示す模式的な構成図（上面図）で、図３Ｂは、本発明のさらに他の実施形態に係るトランジスタを示す模式的な構成図（断面図）で、コンタクト領域２６とチャネル層２０の間の界面の垂直方向表面積の増加を実現するコンタクト面積拡大構造を組み込んだ本発明の実施形態の説明図である。図２は、チャネル層２０の一部の側面部にコンタクト面積拡大構造を組み込むものとして本発明の実施形態を示し、図３Ａ及び３Ｂは、コンタクト面積拡大構造が、チャネル層２０の中に延びる充填された穴で実現されている本発明の実施形態を示す図である。コンタクト面積拡大構造の各々は、本明細書で別々に説明するが、コンタクト面積拡大構造は、また、互いに組み合わせて実現することができ、又は、チャネル層２０とコンタクト領域２６の間の垂直方向コンタクト面積を平面の垂直方向コンタクト面積に比べて増加させる他の構造と組み合わせて実現することができる。そのような構造は、窒化物ベースのｎ型半導体材料のコンタクト領域２６の垂直方向部分と窒化物ベースのチャネル層２０の間の界面の表面積を増加させる手段を実現することができる。
図２、図３Ａ及び図３Ｂは、単一のオーミックコンタクト領域を図示するトランジスタの部分断面図である。当業者は理解するように、ソースコンタクト及びドレインコンタクトを実現するためにゲートコンタクトの反対側の第２のオーミックコンタクト領域に対して、対応する断面図を実現することができる。もしくは、本発明の実施形態は、オーミックコンタクトの１つだけにコンタクト面積拡大構造を実現することができる。
図２は、本発明のさらに他の実施形態に係るＨＥＭＴの部分の上面図である。図２で理解されるように、チャネル層２０及び／又は障壁層２２の増加した表面積の側面部２００を実現することによって、コンタクト領域２６とチャネル層２０及び／又は障壁層２２との間の界面の表面積を増加させることができる。増加した表面積の側面部２００は、まっすぐな側面部に比べて増加した表面積を有する。コンタクト領域２６とチャネル層２０の間の界面の表面積を増加させることで、コンタクト領域２６とチャネル層２０の間の抵抗を減少させることができる。
パターン形成された側面部２００は、上述したコンタクト凹部のエッチング中にチャネル層２０をパターン形成することによって実現することができる。例えば、第１の誘電体層２４及び障壁層２２を通して第１のエッチングを行うことができ、次に、チャネル層２０の露出部分の上のマスクを用いて、チャネル層２２中に第２のエッチングを行って、側面部のパターンを実現することができる。代わりに、マスク３０がチャネル層２０の所望の側面部パターンに対応するパターンを有している場合には、単一のエッチングを行うことができる。
側面部は、規則的又は不規則な繰返しの形又は繰り返さない形を有することができる。図２に示す鋸歯状の形は、使用することができる形の例として与えられている。しかし、他の形、例えば、切欠きの形、一連の湾曲部又は同様なものを使用することができる。したがって、本発明のいくつかの実施形態は、増加した表面積の側面部２００の特定の形に限定されるべきでない。
オーミックコンタクト金属４２’は、また、コンタクト領域２６に接して図２に示されている。コンタクト金属４２’は、コンタクト領域２６の周囲の前で止まるものとして示されている。しかし、コンタクト金属４２’は、図示されているよりもさらに延びることができ、例えば、チャネル層２２まで延びることができる。
図３Ａは、上面図であり、図３Ｂは、本発明のさらに他の実施形態の図３Ａの線Ｉ−Ｉ’に沿った断面図である。図３で理解されるように、再成長コンタクト領域２６とチャネル層２０の間の界面の表面積は、チャネル層２０の中に延びる穴３００を設けることによって増加させることができる。穴３００には、コンタクト領域２６に設けられるようなｎ型材料がその中にある。オーミックコンタクト４２”は穴３００を覆うように広がっているので、穴３００の中のｎ型材料はコンタクト領域２６に電気的に接続されている。
充填された穴３００は、コンタクト層２６’が形成されるとき存在する穴を実現するために、上述したコンタクト凹部エッチング中にチャネル層２０をパターン形成することによって実現することができる。例えば、第１の誘電体層２４及び障壁層２２を通して第１のエッチングを行うことができ、次に、穴を実現するためにチャネル層２０の露出部分上にマスクがある状態で、チャネル層２２に第２のエッチングを行うことができる。
代わりに、マスク３０が、チャネル層２０の所望の穴に対応するパターンを有する場合には、単一のエッチングを行うことができる。そのような場合、穴は、障壁層２２を通り抜けてチャネル層２０まで、又はチャネル層２０の中まで延びるだろう。そのとき、コンタクト金属は、図３Ｂに示すように、障壁層２２まで延びて穴３００の中の材料に接触するだろう。
穴３００は、規則的又は不規則な繰返しパターン又は繰り返さないパターンを有することができる。さらに、穴３００は、また、円形又は他の形の周囲を有することができる。図３Ａに示す穴のパターン及び穴の形は、使用することができるパターン及び形の例として与えられている。しかし、他のパターン及び／又は形を使用することもできる。したがって、本発明のいくつかの実施形態は、穴３００の特定のパターン及び／又は形に限定されるべきでない。
図４Ａ乃至図４Ｃは、本発明のさらに他の実施形態に係るトランジスタの製作工程を示す模式図で、障壁層まで延びるコンタクト領域が実現された本発明のさらに他の実施形態の製作工程を示す図である。図４Ａ乃至図４Ｃに示す本発明の実施形態の製作は、例えば、等方性エッチングでマスク３０の下の第１の誘電体層２４を切り取ることによって、障壁層２２の一部を露出させるように第１の誘電体層２４の大きさがより小さな大きさの第１の誘電体層４２４に作り直されていることを除いて、図１Ａ乃至図１Ｆに示すものと同じである可能性がある。代わりに、マスク３０を剥離し、別のマスクを付けてもよく、この第２のマスクを使用して第１の誘電体層２４をエッチングすることができる。図４Ａの第１の誘電体層４２４は、本明細書で誘電体材料として説明したが、コンタクト領域の堆積の条件に耐えることができる他の除去可能な材料を使用することができる。
図４Ａで理解されるように、コンタクト領域４２６が上述したように再成長され、マスク３０が除去される。図４Ｂで理解されるように、第１の誘電体層４２４が除去され、第２の誘電体層４３０がコンタクト層４２６及び障壁層２２上に共形的に堆積される。第２の誘電体層４３０は、一般に、等方的に堆積されるだろう。第２の誘電体層４３０の窓をコンタクト層４２６上に設けることができ、また、ソース及びドレインコンタクト４４０及び４４２のためのオーミックコンタクトをコンタクト層４２６上に形成することができる。オーミックコンタクトは、また、第２の誘電体層４３０の堆積より前に形成することもできる。
図４Ｃで理解されるように、障壁層２２を露出させ、かつ側面部スペーサ４３０’及びゲートコンタクト凹部を設けるように、第２の誘電体層４３０が異方性エッチングされる。例えば、リフトオフ技術を使用して、ゲート金属を堆積し、パターン形成して、ゲートコンタクト４４４を実現することができる。ゲートコンタクト４４４の長さは、第２の誘電体層４３０の厚さの２分の１のほぼ第１の誘電体層４２４の幅であってもよい。本発明の特定の実施形態では、第１の誘電体４２４は、約０．５から約１μｍの幅を有することができ、第２の誘電体４３０は、約０．１から約０．５μｍの厚さを有することができる。
本発明の実施形態は、ソースコンタクトとドレインコンタクトの両方の再成長コンタクト領域に関して説明したが、そのような再成長領域は、ソース又はドレインのただ一方だけに設けることができる。さらに、ゲートコンタクトは、ソースとドレインの間の実質的に中心に位置付けされるように説明したが、本発明のある特定の実施形態では、ゲートコンタクトは、例えば、ソースコンタクトの方に片寄っていることがある。
さらに、本発明の実施形態は特定の順序の製作ステップに関連して説明したが、依然として本発明の技術的範囲内に含まれながら異なった順序のステップが利用される可能性がある。したがって、本発明の実施形態は、本明細書で説明した特定の順序に限定されるように解釈されるべきでない。
図面及び明細書で、本発明の代表的な実施形態が開示され、特定の用語が使用されたが、これらの用語は一般的な記述的な意味でだけ使用され、限定の目的のために使用されていないので、本発明の技術的範囲は添付の特許請求の範囲に示される。
本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その１）である。 本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その２）である。 本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その３）である。 本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その４）である。 本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その５）である。 本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その６）である。 本発明の一実施形態に係るトランジスタのオーミックコンタクトの製作工程を示す模式図（その７）である。 本発明の他の実施形態に係るトランジスタを示す模式的な構成図である。 本発明のさらに他の実施形態に係るトランジスタを示す模式的な構成図（上面図）である。 本発明のさらに他の実施形態に係るトランジスタを示す模式的な構成図（断面図）である。 本発明のさらに他の実施形態に係るトランジスタの製作工程を示す模式図（その１）である。 本発明のさらに他の実施形態に係るトランジスタの製作工程を示す模式図（その２）である。 本発明のさらに他の実施形態に係るトランジスタの製作工程を示す模式図（その３）である。

Claims (85)

  1. 基板上に窒化物ベースのチャネル層を形成するステップと、
    前記窒化物ベースのチャネル層上に障壁層を形成するステップと、
    前記窒化物ベースのチャネル層のコンタクト領域を露出させるように、前記障壁層にコンタクト凹部を形成するステップと、
    低温堆積プロセスを使用して、前記窒化物ベースのチャネル層の前記露出されたコンタクト領域上にコンタクト層を形成するステップと、
    前記コンタクト層上にオーミックコンタクトを形成するステップと、
    前記オーミックコンタクトに隣接した前記障壁層上に配置されたゲートコンタクトを形成するステップと
    を有することを特徴とするトランジスタの製作方法。
  2. 前記低温プロセスは、９６０℃より低い温度を使用することを特徴とする請求項１に記載のトランジスタの製作方法。
  3. 前記低温プロセスは、約４５０℃より低い温度を使用することを特徴とする請求項１に記載のトランジスタの製作方法。
  4. 前記低温プロセスは、約２００℃より低い温度を使用することを特徴とする請求項１に記載のトランジスタの製作方法。
  5. 前記コンタクト層は、ＧａＮ及びＡｌＧａＮ以外のｎ型縮退半導体材料を備えることを特徴とする請求項１に記載のトランジスタの製作方法。
  6. 前記コンタクト層は、非窒化物ＩＩＩ−Ｖ族半導体材料、ＩＶ族半導体材料及び／又はＩＩ−ＶＩ族半導体材料を備えることを特徴とする請求項５に記載のトランジスタの製作方法。
  7. 低温堆積プロセスを使用して前記窒化物ベースのチャネル層の前記露出されたコンタクト領域上にコンタクト層を形成する前記ステップは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシィ（ＭＢＥ）、プラズマ増速化学気相成長（ＰＥＣＶＤ）、スパッタリング及び／又は水素化物気相エピタキシィ（ＨＶＰＥ）によって、窒化物ベースのコンタクト層を形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  8. 前記低温堆積プロセスは、トランジスタが形成されるウェーハからの質量の輸送以外のプロセスであることを特徴とする請求項１に記載のトランジスタの製作方法。
  9. 前記障壁層上に第１の誘電体層を形成するステップと、
    前記第１の誘電体層にゲート凹部を形成するステップとを備え、
    ゲートコンタクトを形成する前記ステップが、前記コンタクト凹部の中にゲートコンタクトを形成することを含み、さらに、
    コンタクト凹部を形成する前記ステップは、前記窒化物ベースのチャネル層の部分を露出させるオーミックコンタクト凹部を前記第１の誘電体層及び前記障壁層に形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  10. 前記第１の誘電体層は、窒化珪素層を備えることを特徴とする請求項９に記載のトランジスタの製作方法。
  11. 前記窒化珪素層は、前記トランジスタの不動態化層を実現することを特徴とする請求項１０に記載のトランジスタの製作方法。
  12. 前記障壁層上に第１の誘電体層を形成するステップを備え、
    ゲートコンタクトを形成する前記ステップが、前記第１の誘電体層の上にゲートコンタクトを形成することを含み、さらに、
    コンタクト凹部を形成する前記ステップは、前記窒化物ベースのチャネル層の部分を露出させるオーミックコンタクト凹部を前記第１の誘電体層及び前記障壁層に形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  13. 前記コンタクト凹部は、前記チャネル層の中に延びることを特徴とする請求項１に記載のトランジスタの製作方法。
  14. オーミックコンタクトを形成する前記ステップは、オーミックコンタクトをアニールすることなしに前記オーミックコンタクトを形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  15. オーミックコンタクトを形成する前記ステップは、
    前記コンタクト層上の金属層をパターン形成すること、
    前記パターン形成された金属層を約８５０℃以下の温度でアニールすることを特徴とする請求項１に記載のトランジスタの製作方法。
  16. 前記窒化物ベースのチャネル層の前記露出されたコンタクト領域上にコンタクト層を形成する前記ステップは、前記窒化物ベースのチャネル層の前記露出されたコンタクト領域上に、コンタクト層を、前記チャネル層と前記障壁層の間の界面に形成された２次元電子ガス領域のシート抵抗率よりも小さいシート抵抗率を実現するのに十分な厚さに形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  17. コンタクト層を形成する前記ステップは、ｎ型ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ及び／又はＩｎＮの層を形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  18. 前記ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ及び／又はＩｎＮの層は、形成中にＳｉ、Ｇｅ及び／又はＯをドープされることを特徴とする請求項１７に記載のトランジスタの製作方法。
  19. 前記チャネル層と前記ｎ型コンタクト層の間に平面界面に比べて増加した表面積の界面を設けるように前記チャネル層の側面部を形成するステップをさらに有することを特徴とする請求項１に記載のトランジスタの製作方法。
  20. 前記ｎ型コンタクト層上にオーミックコンタクトを形成する前記ステップは、前記チャネル層の部分まで延びるオーミックコンタクトを前記ｎ型コンタクト層上に形成することを特徴とする請求項１９に記載のトランジスタの製作方法。
  21. 前記ｎ型コンタクト層上にオーミックコンタクトを形成する前記ステップは、前記チャネル層の側面部の前で終わるオーミックコンタクトを前記ｎ型コンタクト層上に形成することを特徴とする請求項１９に記載のトランジスタの製作方法。
  22. 前記コンタクト領域に隣接した前記チャネル層に穴を形成するステップと、
    前記穴の中に窒化物ベースのｎ型半導体材料を入れるステップとを備え、
    前記ｎ型コンタクト層上にオーミックコンタクトを形成する前記ステップは、前記ｎ型コンタクト層及び前記穴の中の前記窒化物ベースのｎ型半導体材料にオーミックコンタクトを形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  23. 前記コンタクト凹部は第１のコンタクト凹部を含み、前記コンタクト領域は第１のコンタクト領域を含み、さらに前記オーミックコンタクトは第１のオーミックコンタクトを含み、前記方法は、さらに、
    前記窒化物ベースのチャネル層の第２のコンタクト領域を露出させるように前記障壁層に第２のコンタクト凹部を形成するステップと、
    低温堆積プロセスを使用して、前記窒化物ベースのチャネル層の前記露出された第２のコンタクト領域上にコンタクト層を形成するステップと、
    前記コンタクト層上に第２のオーミックコンタクトを形成するステップとを有し、
    ゲートコンタクトを形成する前記ステップは、前記第１と第２のオーミックコンタクトの間の前記障壁層上に配置されたゲートコンタクトを形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  24. コンタクト凹部を形成する前記ステップは、前記障壁層の部分を露出させるコンタクト凹部を形成し、さらに、コンタクト層を形成する前記ステップは、前記障壁層の前記露出された部分まで延びるコンタクト層を形成することを特徴とする請求項１に記載のトランジスタの製作方法。
  25. 基板上に窒化物ベースのチャネル層を形成するステップと、
    前記窒化物ベースのチャネル層上に障壁層を形成するステップと、
    前記障壁層上にマスク層を形成するステップと、
    前記窒化物ベースのチャネル層の部分を露出させるコンタクト開口を設けるために、前記マスク層及び前記障壁層をパターン形成するステップと、
    前記窒化物ベースのチャネル層の前記露出された部分及び前記マスク層上にコンタクト層を形成するステップと、
    窒化物ベースのコンタクト領域を設けるために、前記マスク層及び前記マスク層上の前記コンタクト層の部分を選択的に除去するステップと、
    前記窒化物ベースのコンタクト領域上にオーミックコンタクトを形成するステップと、
    前記オーミックコンタクトに隣接した前記障壁層上に配置されたゲートコンタクトを形成するステップと
    を有することを特徴とするトランジスタの製作方法。
  26. 前記障壁層上に第１の誘電体層を形成するステップと、
    前記第１の誘電体層に凹部を形成するステップとを有し、
    ゲートコンタクトを形成する前記ステップが、前記凹部にゲートコンタクトを形成し、
    前記障壁層上にマスク層を形成する前記ステップは、前記第１の誘電体層上にマスク層を形成し、
    前記窒化物ベースのチャネル層の部分を露出させるコンタクト開口を設けるために前記マスク層及び前記障壁層をパターン形成する前記ステップは、前記窒化物ベースのチャネル層の部分を露出させるコンタクト開口を設けるために前記マスク層、前記第１の誘電体層及び前記障壁層をパターン形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  27. 前記第１の誘電体層は、窒化珪素層を備えることを特徴とする請求項２５に記載のトランジスタの製作方法。
  28. 前記窒化珪素層は、前記トランジスタの不動態化層を実現することを特徴とする請求項２７に記載のトランジスタの製作方法。
  29. 前記マスク層は、誘電体層を備えることを特徴とする請求項２５に記載のトランジスタの製作方法。
  30. 前記誘電体層は、酸化珪素層を備えることを特徴とする請求項２９に記載のトランジスタの製作方法。
  31. 前記マスク層は、フォトレジスト及び／又は電子ビームレジストのマスク層を備えることを特徴とする請求項２５に記載のトランジスタの製作方法。
  32. オーミックコンタクトを形成する前記ステップは、オーミックコンタクトをアニールすることなしに前記オーミックコンタクトを形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  33. オーミックコンタクトを形成する前記ステップは、
    前記窒化物ベースのコンタクト領域上の金属層をパターン形成し、
    前記パターン形成された金属層を約８５０℃より低い温度でアニールすることを特徴とする請求項２５に記載のトランジスタの製作方法。
  34. 前記窒化物ベースのチャネル層の前記露出された部分及び前記酸化物層上にコンタクト層を形成するステップは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシィ（ＭＢＥ）、プラズマ増速化学気相成長（ＰＥＣＶＤ）、スパッタリング及び／又は水素化物蒸気相エピタキシィ（ＨＶＰＥ）によって、窒化物ベースのコンタクト層を形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  35. 前記窒化物ベースのチャネル層の前記露出された部分及び前記マスク層上にコンタクト層を形成する前記ステップは、前記窒化物ベースのチャネル層の前記露出された部分及び前記マスク層上に、コンタクト層を、前記チャネル層と前記障壁層の間の界面に形成された２次元電子ガス領域のシート抵抗率よりも小さいシート抵抗率を実現するのに十分な厚さに形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  36. コンタクト層を形成する前記ステップは、ｎ型ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ及び／又はＩｎＮの層を形成することを特徴とする請求項１８に記載のトランジスタの製作方法。
  37. 前記ＩｎＧａＮ、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ及び／又はＩｎＮの層は、形成中にＳｉ、Ｇｅ及び／又はＯをドープされることを特徴とする請求項２９に記載のトランジスタの製作方法。
  38. 前記コンタクト層は、ＧａＮ及びＡｌＧａＮ以外のｎ型縮退半導体材料を備えることを特徴とする請求項２５に記載のトランジスタの製作方法。
  39. 前記コンタクト層は、非窒化物ＩＩＩ−Ｖ族半導体材料、ＩＶ族半導体材料及び／又はＩＩ−ＶＩ族半導体材料を備えることを特徴とする請求項３８に記載のトランジスタの製作方法。
  40. 前記チャネル層と前記コンタクト層の間に平面界面に比べて増加した表面積の界面を設けるように前記チャネル層の側面部を形成するステップを有することを特徴とする請求項２５に記載のトランジスタの製作方法。
  41. オーミックコンタクトを形成する前記ステップは、前記チャネル層の部分まで延びるオーミックコンタクトを前記窒化物ベースのコンタクト領域上に形成することを特徴とする請求項４０に記載のトランジスタの製作方法。
  42. オーミックコンタクトを形成する前記ステップは、前記チャネル層の側面部の前で終わるオーミックコンタクトを前記窒化物ベースのコンタクト領域上に形成することを特徴とする請求項４０に記載のトランジスタの製作方法。
  43. 前記コンタクト領域に隣接した前記チャネル層の中に穴を形成するステップを有し、
    コンタクト層を形成する前記ステップが、前記穴の中に窒化物ベースの半導体材料を入れることをさらに含み、
    前記窒化物ベースのコンタクト領域上にオーミックコンタクトを形成する前記ステップは、前記窒化物ベースのコンタクト領域、及び前記穴の中の前記窒化物ベースの半導体材料にオーミックコンタクトを形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  44. 前記コンタクト開口は第１のコンタクト開口を含み、前記窒化物ベースのコンタクト領域は第１の窒化物ベースのコンタクト領域を含み、さらに前記オーミックコンタクトが第１のオーミックコンタクトを含み、前記方法は、
    前記窒化物ベースのチャネル層の部分を露出させる第２のコンタクト開口を設けるために前記マスク層及び前記障壁層をパターン形成するステップと、
    前記第２のコンタクト開口によって露出された前記窒化物ベースのチャネル層の前記部分上にコンタクト層を形成するステップと、
    前記第２の窒化物ベースのコンタクト領域上に第２のオーミックコンタクトを形成するステップとを有し、
    前記マスク層を選択的に除去する前記ステップは、前記第１の窒化物ベースのコンタクト領域及び第２の窒化物ベースのコンタクト領域を設けるために前記マスク層及び前記マスク層上の前記コンタクト層の部分を選択的に除去し、
    ゲートコンタクトを形成する前記ステップは、前記第１と第２のオーミックコンタクトの間の前記障壁層上に配置されたゲートコンタクトを形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  45. 前記コンタクト凹部は前記障壁層の部分を露出させ、さらに、コンタクト層を形成する前記ステップは、前記障壁層の前記露出された部分まで延びるコンタクト層を形成することを特徴とする請求項２５に記載のトランジスタの製作方法。
  46. 基板上の窒化物ベースのチャネル層と、
    前記窒化物ベースのチャネル層上の障壁層と、
    前記チャネル層の中まで延びる、前記障壁層の少なくとも１つのコンタクト凹部と、
    前記コンタクト凹部中の前記窒化物ベースのチャネル層上のコンタクト領域と、
    前記障壁層上に配置されたゲートコンタクトとを備え、
    前記コンタクト領域及び前記窒化物ベースのチャネル層が、表面積拡大構造を含むことを特徴とする高電子移動度トランジスタ。
  47. 前記表面積拡大構造は、前記チャネル層の中に延びる前記コンタクト凹部の部分のパターン形成された側面部を備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  48. 前記コンタクト領域上にオーミックコンタクトをさらに備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  49. 前記オーミックコンタクトは、前記側面部の面積内で前記チャネル層まで延びていないことを特徴とする請求項４８に記載の高電子移動度トランジスタ。
  50. 前記オーミックコンタクトは、前記側面部の面積内で前記チャネル層まで延びていることを特徴とする請求項４８に記載の高電子移動度トランジスタ。
  51. 前記表面積拡大構造は、ｎ型半導体材料をその中に有し前記チャネル層中に延びる穴を備え、前記オーミックコンタクトは、前記穴の中の前記窒化物ベースのｎ型半導体材料と接触していることを特徴とする請求項４８に記載の高電子移動度トランジスタ。
  52. 前記コンタクト領域は、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、及び／又はＩｎＮの層を備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  53. 前記コンタクト領域は、ＡｌＧａＮを備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  54. 前記コンタクト領域は、ＧａＮを備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  55. 前記コンタクト領域は、Ｓｉ、Ｇｅ及び／又はＯをドープされたＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、ＧａＮ、及び／又はＩｎＮを備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  56. 前記障壁層の上に窒化珪素層を備え、前記ゲートコンタクトが前記窒化珪素層の凹部に設けられていることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  57. 前記オーミックコンタクトは第１のオーミックコンタクトを備え、前記トランジスタが、前記ゲートコンタクトに隣接して前記第１のオーミックコンタクトの反対側に第２のオーミックコンタクトを備えることを特徴とする請求項４８に記載の高電子移動度トランジスタ。
  58. 前記コンタクト領域は、ＧａＮ及びＡｌＧａＮ以外のｎ型縮退半導体材料を備えることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  59. 前記コンタクト領域は、非窒化物ＩＩＩ−Ｖ族半導体材料、ＩＶ族半導体材料及び／又はＩＩ−ＶＩ族半導体材料を備えることを特徴とする請求項５８に記載の高電子移動度トランジスタ。
  60. 前記コンタクト領域は、金属及び／又は金属合金を備え、オーミックコンタクトを実現することを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  61. 前記コンタクト領域は、前記障壁層まで延びていることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  62. 前記障壁層上に誘電体層を備え、前記ゲートコンタクトが前記誘電体層上にあることを特徴とする請求項４６に記載の高電子移動度トランジスタ。
  63. 基板上の窒化物ベースのチャネル層と、
    前記窒化物ベースのチャネル層上の障壁層と、
    前記チャネル層の中まで延びる、前記障壁層のコンタクト凹部と、
    前記コンタクト凹部の中の前記窒化物ベースのチャネル層上のコンタクト領域と、
    前記障壁層上に配置されたゲートコンタクトと、
    前記コンタクト領域の垂直部分と前記窒化物ベースのチャネル層の間の界面の表面積を平面界面に比べて増加させる手段と
    を備えることを特徴とする高電子移動度トランジスタ。
  64. 基板上に窒化物ベースのチャネル層を形成するステップと、
    前記窒化物ベースのチャネル層上に障壁層を形成するステップと、
    前記チャネル層の中まで延びる少なくとも１つのコンタクト凹部を前記障壁層に形成するステップと、
    前記コンタクト凹部の中の前記窒化物ベースのチャネル層上にコンタクト領域を形成するステップと、
    前記障壁層上に配置されたゲートコンタクトを形成するステップとを有し、
    前記コンタクト領域を形成するステップ及び前記窒化物ベースのチャネル層を形成するステップが、表面積拡大構造を含むように前記コンタクト領域を形成し、かつ前記窒化物ベースのチャネル層を形成することを特徴とする高電子移動度トランジスタの製作方法。
  65. 表面積拡大構造を含むように前記コンタクト領域を形成し、かつ前記窒化物ベースのチャネル層を形成することを含む前記コンタクト領域を形成する前記ステップ及び前記窒化物ベースのチャネル層を形成する前記ステップは、チャネル層の中まで延びる前記コンタクト凹部の部分の側面部をパターン形成することを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  66. 前記窒化物ベースのコンタクト領域上にオーミックコンタクトを形成することを特徴とする請求項６５に記載の高電子移動度トランジスタの製作方法。
  67. オーミックコンタクトを形成する前記ステップは、前記チャネル層まで延びていないオーミックコンタクトを前記側面部の面積内に形成することを特徴とする請求項６６に記載の高電子移動度トランジスタの製作方法。
  68. オーミックコンタクトを形成する前記ステップは、前記チャネル層まで延びているオーミックコンタクトを前記側面部の面積内に形成することを特徴とする請求項６６に記載の高電子移動度トランジスタの製作方法。
  69. 表面積拡大構造を含むように前記コンタクト領域を形成し、かつ前記窒化物ベースのチャネル層を形成することを含む前記コンタクト領域を形成する前記ステップ及び前記窒化物ベースのチャネル層を形成する前記ステップは、
    前記チャネル層の中まで延びる穴を形成するステップと、
    前記穴の中にｎ型半導体材料を入れるステップと、
    前記穴の中の前記ｎ型半導体材料と接触しているオーミックコンタクトを形成するステップと
    を有することを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  70. 前記コンタクト領域は、ＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、及び／又はＩｎＮの層を備えることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  71. 前記コンタクト領域は、ＡｌＧａＮを備えることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  72. 前記コンタクト領域は、ＧａＮを備えることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  73. 前記コンタクト領域は、Ｓｉ、Ｇｅ及び／又はＯをドープされたＩｎＧａＮ、ＩｎＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＧａＮ、ＧａＮ、及び／又はＩｎＮを備えることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  74. 前記障壁層上に窒化珪素層を形成し、前記ゲートコンタクトは前記窒化珪素層の凹部に設けられていることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  75. コンタクト領域を形成する前記ステップは、有機金属化学気相成長（ＭＯＣＶＤ）、分子線エピタキシィ（ＭＢＥ）、プラズマ増速化学気相成長（ＰＥＣＶＤ）、スパッタリング及び／又は水素化物気相エピタキシィ（ＨＶＰＥ）によって、窒化物ベースの半導体材料のコンタクト領域を形成することを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  76. コンタクト領域を形成する前記ステップは、低温堆積プロセスを使用してｎ型半導体材料のコンタクト領域を形成することを特徴とする請求項７５に記載の高電子移動度トランジスタの製作方法。
  77. 前記コンタクト領域上に第１のオーミックコンタクトを形成するステップと、
    前記ゲートコンタクトに隣接して前記第１のオーミックコンタクトの反対側に第２のオーミックコンタクトを形成するステップとを有することを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  78. 前記コンタクト領域は、ＧａＮ及びＡｌＧａＮ以外のｎ型縮退半導体材料を備えることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  79. 前記コンタクト領域は、非窒化物ＩＩＩ−Ｖ族半導体材料、ＩＶ族半導体材料及び／又はＩＩ−ＶＩ族半導体材料を備えることを特徴とする請求項７８に記載の高電子移動度トランジスタの製作方法。
  80. 前記コンタクト領域は、オーミックコンタクトを実現する金属及び／又は金属合金を備えることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  81. 前記コンタクト領域は、前記障壁層まで延びることを特徴とする請求項６４に記載の高電子移動度トランジスタの製作方法。
  82. 基板上の窒化物ベースのチャネル層と、
    前記窒化物ベースのチャネル層上の障壁層と、
    前記チャネル層の中まで延びる、前記障壁層の少なくとも１つのコンタクト凹部と、
    前記コンタクト凹部の中の前記窒化物ベースのチャネル層上の、オーミックコンタクトを実現する金属及び／又は金属合金の領域と、
    前記障壁層上に配置されたゲートコンタクトと
    を備えることを特徴とする高電子移動度トランジスタ。
  83. 前記金属の領域は、前記障壁層まで延びていることを特徴とする請求項８２に記載の高電子移動度トランジスタ。
  84. 基板上の窒化物ベースのチャネル層と、
    前記窒化物ベースのチャネル層上の障壁層と、
    前記チャネル層の中まで延びる、前記障壁層の少なくとも１つのコンタクト凹部と、
    前記コンタクト凹部の中の前記窒化物ベースのチャネル層上の、ＧａＮ又はＡｌＧａＮ以外のｎ型縮退半導体材料の領域と、
    前記ｎ型縮退半導体材料の領域上のオーミックコンタクトと、
    前記障壁層上に配置されたゲートコンタクトと
    を備えることを特徴とする高電子移動度トランジスタ。
  85. 前記ｎ型縮退半導体材料の領域は、前記障壁層まで延びていることを特徴とする請求項８４に記載の高電子移動度トランジスタ。
JP2007527194A 2004-05-20 2005-02-09 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ Expired - Lifetime JP5160225B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/849,617 2004-05-20
US10/849,617 US7432142B2 (en) 2004-05-20 2004-05-20 Methods of fabricating nitride-based transistors having regrown ohmic contact regions
PCT/US2005/004039 WO2005119787A1 (en) 2004-05-20 2005-02-09 Methods of fabricating nitride-based transistors having regrown ohmic contact regions and nitride-based transistors having regrown ohmic contact regions

Publications (3)

Publication Number Publication Date
JP2007538402A true JP2007538402A (ja) 2007-12-27
JP2007538402A5 JP2007538402A5 (ja) 2008-03-21
JP5160225B2 JP5160225B2 (ja) 2013-03-13

Family

ID=34961328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007527194A Expired - Lifetime JP5160225B2 (ja) 2004-05-20 2005-02-09 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ

Country Status (8)

Country Link
US (1) US7432142B2 (ja)
EP (1) EP1747589B1 (ja)
JP (1) JP5160225B2 (ja)
KR (1) KR20070032701A (ja)
CN (1) CN1998085B (ja)
CA (1) CA2567066A1 (ja)
TW (1) TW200539264A (ja)
WO (1) WO2005119787A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222160A (ja) * 2005-02-08 2006-08-24 Nec Corp 電界効果トランジスタ及びその製造方法
JP2007324263A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP2011082217A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2016115931A (ja) * 2014-12-11 2016-06-23 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2017069565A (ja) * 2015-09-30 2017-04-06 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP2017514316A (ja) * 2014-03-14 2017-06-01 オーエムエムイシー ヘテロ接合電界効果トランジスタ
JP2017163082A (ja) * 2016-03-11 2017-09-14 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP2018064027A (ja) * 2016-10-13 2018-04-19 富士通株式会社 化合物半導体装置、及び化合物半導体装置の製造方法
CN109390212A (zh) * 2017-08-07 2019-02-26 住友电气工业株式会社 氮化物半导体器件的形成工艺
CN109841519A (zh) * 2017-11-24 2019-06-04 住友电气工业株式会社 形成氮化物半导体器件的方法
JP2019110273A (ja) * 2017-12-20 2019-07-04 富士通株式会社 化合物半導体装置及びその製造方法
JP2019165172A (ja) * 2018-03-20 2019-09-26 富士通株式会社 半導体装置及びその製造方法
JP2021125577A (ja) * 2020-02-06 2021-08-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP2021190517A (ja) * 2020-05-28 2021-12-13 日亜化学工業株式会社 電界効果トランジスタの製造方法
US12100936B2 (en) 2019-10-09 2024-09-24 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, nitride semiconductor device, and method for fabricating the device

Families Citing this family (142)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2267783B1 (en) * 2001-07-24 2017-06-21 Cree, Inc. Insulating gate algan/gan hemt
US8809867B2 (en) * 2002-04-15 2014-08-19 The Regents Of The University Of California Dislocation reduction in non-polar III-nitride thin films
KR100992960B1 (ko) * 2002-04-15 2010-11-09 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면질화갈륨 박막
US7612390B2 (en) 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
JP4889203B2 (ja) * 2004-04-21 2012-03-07 新日本無線株式会社 窒化物半導体装置及びその製造方法
US7220324B2 (en) * 2005-03-10 2007-05-22 The Regents Of The University Of California Technique for the growth of planar semi-polar gallium nitride
US7842527B2 (en) * 2006-12-11 2010-11-30 The Regents Of The University Of California Metalorganic chemical vapor deposition (MOCVD) growth of high performance non-polar III-nitride optical devices
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US20060226442A1 (en) 2005-04-07 2006-10-12 An-Ping Zhang GaN-based high electron mobility transistor and method for making the same
TW200703463A (en) * 2005-05-31 2007-01-16 Univ California Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO)
TWI377602B (en) 2005-05-31 2012-11-21 Japan Science & Tech Agency Growth of planar non-polar {1-100} m-plane gallium nitride with metalorganic chemical vapor deposition (mocvd)
WO2006130696A2 (en) 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
US8278128B2 (en) 2008-02-01 2012-10-02 The Regents Of The University Of California Enhancement of optical polarization of nitride light-emitting diodes by wafer off-axis cut
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
US8148244B2 (en) * 2005-07-13 2012-04-03 The Regents Of The University Of California Lateral growth method for defect reduction of semipolar nitride films
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
EP1935014A4 (en) * 2005-09-09 2010-09-08 Univ California PROCESS FOR IMPROVING THE GROWTH OF HALF-POLAR (AL, IN, GA, B) N OVER METAL ORGANIC CHEMICAL VAPORING
US7338826B2 (en) * 2005-12-09 2008-03-04 The United States Of America As Represented By The Secretary Of The Navy Silicon nitride passivation with ammonia plasma pretreatment for improving reliability of AlGaN/GaN HEMTs
WO2007084782A2 (en) 2006-01-20 2007-07-26 The Regents Of The University Of California Method for improved growth of semipolar (al,in,ga,b)n
WO2007084783A2 (en) * 2006-01-20 2007-07-26 The Regents Of The University Of California Method for enhancing growth of semipolar (ai,in,ga,b)n via metalorganic chemical vapor deposition
WO2007095137A2 (en) 2006-02-10 2007-08-23 The Regents Of The University Of California Method for conductivity control of (al,in,ga,b)n
US7388236B2 (en) * 2006-03-29 2008-06-17 Cree, Inc. High efficiency and/or high power density wide bandgap transistors
US8253221B2 (en) * 2007-09-19 2012-08-28 The Regents Of The University Of California Gallium nitride bulk crystals and their growth method
JP2009536606A (ja) 2006-05-09 2009-10-15 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 非極性および半極性（Ａｌ、Ｇａ、Ｉｎ）Ｎの原位置欠陥低減技術
US9040398B2 (en) * 2006-05-16 2015-05-26 Cree, Inc. Method of fabricating seminconductor devices including self aligned refractory contacts
US20080078439A1 (en) * 2006-06-23 2008-04-03 Michael Grundmann Polarization-induced tunnel junction
JP2010501117A (ja) * 2006-08-16 2010-01-14 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア マグネシウムをドーピングされた（Ａｌ，Ｉｎ，Ｇａ，Ｂ）Ｎ層の堆積方法
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
WO2008060349A2 (en) * 2006-11-15 2008-05-22 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality n-face gan, inn, and ain and their alloys by metal organic chemical vapor deposition
US8193020B2 (en) * 2006-11-15 2012-06-05 The Regents Of The University Of California Method for heteroepitaxial growth of high-quality N-face GaN, InN, and AlN and their alloys by metal organic chemical vapor deposition
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
US8878245B2 (en) * 2006-11-30 2014-11-04 Cree, Inc. Transistors and method for making ohmic contact to transistors
TWI492411B (zh) * 2006-12-11 2015-07-11 Univ California 非極性與半極性發光裝置
JP2010512301A (ja) * 2006-12-12 2010-04-22 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 様々な基板上の（Ａｌ，Ｉｎ，Ｇａ，Ｂ）ＮのＭ面および半極性面の結晶成長
US9076852B2 (en) * 2007-01-19 2015-07-07 International Rectifier Corporation III nitride power device with reduced QGD
JP4876927B2 (ja) * 2007-01-22 2012-02-15 住友電気工業株式会社 半導体デバイスを形成する方法
US8021904B2 (en) * 2007-02-01 2011-09-20 Cree, Inc. Ohmic contacts to nitrogen polarity GaN
JP2010518625A (ja) * 2007-02-12 2010-05-27 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性｛１１−２ｎ｝バルク窒化ガリウム基板上で成長したへき開型ファセットの（Ｇａ，Ａｌ，Ｉｎ）Ｎ端面放射型レーザダイオード
US7839903B2 (en) * 2007-02-12 2010-11-23 The Regents Of The University Of California Optimization of laser bar orientation for nonpolar and semipolar (Ga,Al,In,B)N diode lasers
US20080258150A1 (en) * 2007-03-09 2008-10-23 The Regents Of The University Of California Method to fabricate iii-n field effect transistors using ion implantation with reduced dopant activation and damage recovery temperature
US8212290B2 (en) * 2007-03-23 2012-07-03 Cree, Inc. High temperature performance capable gallium nitride transistor
FR2914500B1 (fr) * 2007-03-30 2009-11-20 Picogiga Internat Dispositif electronique a contact ohmique ameliore
US9484499B2 (en) * 2007-04-20 2016-11-01 Cree, Inc. Transparent ohmic contacts on light emitting diodes with carrier substrates
JP2010526444A (ja) * 2007-05-01 2010-07-29 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 窒化インジウムガリウム接触層を使用する発光ダイオード素子層構造
TWI339444B (en) 2007-05-30 2011-03-21 Au Optronics Corp Conductor structure, pixel structure, and methods of forming the same
JP2009010107A (ja) * 2007-06-27 2009-01-15 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP5202897B2 (ja) * 2007-07-25 2013-06-05 住友電工デバイス・イノベーション株式会社 電界効果トランジスタおよびその製造方法
US7847280B2 (en) * 2007-08-08 2010-12-07 The Regents Of The University Of California Nonpolar III-nitride light emitting diodes with long wavelength emission
KR101537300B1 (ko) * 2007-08-08 2015-07-16 더 리전츠 오브 더 유니버시티 오브 캘리포니아 미스컷 기판들 상에 성장된 평면의 무극성 ｍ-면 Ⅲ족-질화물 막들
US7875537B2 (en) * 2007-08-29 2011-01-25 Cree, Inc. High temperature ion implantation of nitride based HEMTs
KR20100064383A (ko) * 2007-09-19 2010-06-14 더 리전츠 오브 더 유니버시티 오브 캘리포니아 패터닝 된 기판 상의 (Ａｌ,Ｉｎ,ＧＡ,Ｂ）Ｎ 장치구조
US8080469B2 (en) * 2007-09-19 2011-12-20 The Regents Of The University Of California Method for increasing the area of non-polar and semi-polar nitride substrates
US8368100B2 (en) 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
US7750370B2 (en) * 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
JP5241855B2 (ja) * 2008-02-25 2013-07-17 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハを製造する方法およびｉｉｉ族窒化物ウエハ
US8519438B2 (en) 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs
US9711633B2 (en) * 2008-05-09 2017-07-18 Cree, Inc. Methods of forming group III-nitride semiconductor devices including implanting ions directly into source and drain regions and annealing to activate the implanted ions
JP5431359B2 (ja) 2008-06-04 2014-03-05 シックスポイント マテリアルズ， インコーポレイテッド 最初のｉｉｉ族−窒化物種晶からの熱アンモニア成長による改善された結晶性のｉｉｉ族−窒化物結晶を生成するための方法
JP5631746B2 (ja) 2008-06-04 2014-11-26 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶を成長させるための高圧ベッセル、ならびに高圧ベッセルおよびｉｉｉ族窒化物結晶を用いてｉｉｉ族窒化物結晶を成長させる方法
JP5377521B2 (ja) * 2008-06-12 2013-12-25 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウェハーを試験する方法および試験データを伴うｉｉｉ族窒化物ウェハー
US8384115B2 (en) * 2008-08-01 2013-02-26 Cree, Inc. Bond pad design for enhancing light extraction from LED chips
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
WO2010045567A1 (en) * 2008-10-16 2010-04-22 Sixpoint Materials, Inc. Reactor design for growing group iii nitride crystals and method of growing group iii nitride crystals
US20110203514A1 (en) * 2008-11-07 2011-08-25 The Regents Of The University Of California Novel vessel designs and relative placements of the source material and seed crystals with respect to the vessel for the ammonothermal growth of group-iii nitride crystals
US8852341B2 (en) * 2008-11-24 2014-10-07 Sixpoint Materials, Inc. Methods for producing GaN nutrient for ammonothermal growth
US7898004B2 (en) 2008-12-10 2011-03-01 Transphorm Inc. Semiconductor heterostructure diodes
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US8741715B2 (en) * 2009-04-29 2014-06-03 Cree, Inc. Gate electrodes for millimeter-wave operation and methods of fabrication
WO2010129718A2 (en) * 2009-05-05 2010-11-11 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
US8742459B2 (en) 2009-05-14 2014-06-03 Transphorm Inc. High voltage III-nitride semiconductor devices
WO2010141943A1 (en) * 2009-06-05 2010-12-09 The Regents Of The University Of California LONG WAVELENGTH NONPOLAR AND SEMIPOLAR (Al,Ga,In)N BASED LASER DIODES
WO2011005444A1 (en) 2009-06-22 2011-01-13 Raytheon Company Gallium nitride for liquid crystal electrodes
US8390000B2 (en) 2009-08-28 2013-03-05 Transphorm Inc. Semiconductor devices with field plates
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
US8389977B2 (en) 2009-12-10 2013-03-05 Transphorm Inc. Reverse side engineered III-nitride devices
US8936976B2 (en) * 2009-12-23 2015-01-20 Intel Corporation Conductivity improvements for III-V semiconductor devices
US8633470B2 (en) * 2009-12-23 2014-01-21 Intel Corporation Techniques and configurations to impart strain to integrated circuit devices
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
KR101774933B1 (ko) * 2010-03-02 2017-09-06 삼성전자 주식회사 듀얼 디플리션을 나타내는 고 전자 이동도 트랜지스터 및 그 제조방법
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
WO2011163318A2 (en) * 2010-06-23 2011-12-29 Cornell University Gated iii-v semiconductor structure and method
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8742460B2 (en) 2010-12-15 2014-06-03 Transphorm Inc. Transistors with isolation regions
JP5654884B2 (ja) * 2011-01-26 2015-01-14 株式会社東芝 窒化物半導体装置の製造方法
US8643062B2 (en) 2011-02-02 2014-02-04 Transphorm Inc. III-N device structures and methods
US20120204957A1 (en) * 2011-02-10 2012-08-16 David Nicholls METHOD FOR GROWING AlInGaN LAYER
US8716141B2 (en) 2011-03-04 2014-05-06 Transphorm Inc. Electrode configurations for semiconductor devices
US8772842B2 (en) 2011-03-04 2014-07-08 Transphorm, Inc. Semiconductor diodes with low reverse bias currents
US8383471B1 (en) * 2011-04-11 2013-02-26 Hrl Laboratories, Llc Self aligned sidewall gate GaN HEMT
US20130240026A1 (en) * 2011-09-02 2013-09-19 The California Institute Of Technology Photovoltaic semiconductive materials
US8901604B2 (en) 2011-09-06 2014-12-02 Transphorm Inc. Semiconductor devices with guard rings
US9257547B2 (en) 2011-09-13 2016-02-09 Transphorm Inc. III-N device structures having a non-insulating substrate
CN103000692A (zh) * 2011-09-14 2013-03-27 鸿富锦精密工业（深圳）有限公司 薄膜晶体管结构及其制造方法
US8697505B2 (en) * 2011-09-15 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor structure
US8598937B2 (en) 2011-10-07 2013-12-03 Transphorm Inc. High power semiconductor electronic components with increased reliability
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
US8946771B2 (en) * 2011-11-09 2015-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium nitride semiconductor devices and method making thereof
US8884308B2 (en) * 2011-11-29 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US9165766B2 (en) 2012-02-03 2015-10-20 Transphorm Inc. Buffer layer structures suited for III-nitride devices with foreign substrates
US9093366B2 (en) 2012-04-09 2015-07-28 Transphorm Inc. N-polar III-nitride transistors
US9666705B2 (en) * 2012-05-14 2017-05-30 Infineon Technologies Austria Ag Contact structures for compound semiconductor devices
US9184275B2 (en) 2012-06-27 2015-11-10 Transphorm Inc. Semiconductor devices with integrated hole collectors
US9076850B2 (en) 2012-07-30 2015-07-07 Samsung Electronics Co., Ltd. High electron mobility transistor
US9076763B2 (en) * 2012-08-13 2015-07-07 Infineon Technologies Austria Ag High breakdown voltage III-nitride device
US8900985B2 (en) * 2012-10-15 2014-12-02 Infineon Technologies Austria Ag Self-doped ohmic contacts for compound semiconductor devices
US9171730B2 (en) 2013-02-15 2015-10-27 Transphorm Inc. Electrodes for semiconductor devices and methods of forming the same
US9087718B2 (en) 2013-03-13 2015-07-21 Transphorm Inc. Enhancement-mode III-nitride devices
US9245993B2 (en) 2013-03-15 2016-01-26 Transphorm Inc. Carbon doping semiconductor devices
US9443938B2 (en) 2013-07-19 2016-09-13 Transphorm Inc. III-nitride transistor including a p-type depleting layer
CN103928323A (zh) * 2014-03-21 2014-07-16 中国电子科技集团公司第十三研究所 降低hemt器件欧姆接触电阻的方法
CN103903982A (zh) * 2014-03-21 2014-07-02 中国电子科技集团公司第十三研究所 降低hemt器件欧姆接触电阻的方法
US9318593B2 (en) 2014-07-21 2016-04-19 Transphorm Inc. Forming enhancement mode III-nitride devices
CN104393038A (zh) * 2014-10-23 2015-03-04 西安电子科技大学 高击穿电压InAlN/AlGaN高电子迁移率晶体管及其制作方法
KR101672396B1 (ko) * 2014-11-25 2016-11-04 (재)한국나노기술원 4원계 질화물 전력반도체소자 및 이의 제조 방법
USD826871S1 (en) 2014-12-11 2018-08-28 Cree, Inc. Light emitting diode device
US9536967B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Recessed ohmic contacts in a III-N device
US9536966B2 (en) 2014-12-16 2017-01-03 Transphorm Inc. Gate structures for III-N devices
CN105845680B (zh) * 2015-01-14 2019-10-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
CN105552108A (zh) * 2015-12-07 2016-05-04 成都海威华芯科技有限公司 GaN HEMT器件非合金欧姆接触的制作方法
WO2017123999A1 (en) 2016-01-15 2017-07-20 Transphorm Inc. Enhancement mode iii-nitride devices having an al(1-x)sixo gate insulator
CN107230625A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓晶体管及其制造方法
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
CN105789282B (zh) * 2016-04-22 2019-01-25 西安电子科技大学 一种具有部分高掺杂沟道4H-SiC金半场效应管
TWI813243B (zh) 2016-05-31 2023-08-21 美商創世舫科技有限公司 包含漸變空乏層的三族氮化物裝置
CN108598235B (zh) * 2018-05-09 2019-12-20 芜湖德豪润达光电科技有限公司 GaN基LED结构及其制备方法
TWI714909B (zh) * 2018-11-13 2021-01-01 新唐科技股份有限公司 高電子遷移率電晶體元件及其製造方法
WO2020240310A1 (en) 2019-05-30 2020-12-03 National Research Council Of Canada Ohmic contacts with direct access pathways to two-dimensional electron sheets
DE102020202053A1 (de) * 2020-02-19 2021-08-19 Robert Bosch Gesellschaft mit beschränkter Haftung Mosfet mit sättigungskontakt und verfahren zum bilden eines mosfet mit sättigungskontakt
GB2594308B (en) * 2020-04-23 2022-06-08 X Fab Dresden Gmbh & Co Kg Semiconductor contact structures
LT6909B (lt) * 2020-09-29 2022-04-25 Valstybinis mokslinių tyrimų institutas Fizinių ir technologijos mokslų centras Įgilintų elektronikos elementų formavimo būdas
US11515410B2 (en) 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
WO2022124868A1 (ko) * 2020-12-11 2022-06-16 경북대학교 산학협력단 고전자이동도 트랜지스터 및 그 제조방법
CN213905363U (zh) * 2020-12-17 2021-08-06 苏州晶湛半导体有限公司 一种增强型半导体器件
CN114695521A (zh) * 2020-12-30 2022-07-01 西安电子科技大学 基于无金工艺的硅基氮化镓高功率射频器件及其制备方法
US12009417B2 (en) * 2021-05-20 2024-06-11 Macom Technology Solutions Holdings, Inc. High electron mobility transistors having improved performance
US12015075B2 (en) * 2021-05-20 2024-06-18 Macom Technology Solutions Holdings, Inc. Methods of manufacturing high electron mobility transistors having a modified interface region
CN114005866A (zh) * 2021-09-13 2022-02-01 西安电子科技大学广州研究院 GaN高电子迁移率异质结结构及制备方法、二极管、晶体管
CN116110963A (zh) * 2021-11-09 2023-05-12 联华电子股份有限公司 半导体装置以及其制作方法
US12317562B2 (en) 2021-11-16 2025-05-27 Globalfoundries U.S. Inc. High electron mobility transistors having barrier liners and integration schemes
US20250159960A1 (en) * 2023-11-13 2025-05-15 Finwave Semiconductor, Inc. Iii-nitride transistor with high n doping in access region
CN118016531B (zh) * 2024-02-05 2025-05-09 中国科学院苏州纳米技术与纳米仿生研究所 改善含Ga合金化合物选区二次外延表面形貌的方法及应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186364A (ja) * 1995-12-28 1997-07-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置およびその製造方法
JPH1065213A (ja) * 1996-08-20 1998-03-06 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000269480A (ja) * 1999-03-15 2000-09-29 Fujitsu Quantum Device Kk 電界効果トランジスタ
JP2002016312A (ja) * 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2002184972A (ja) * 2000-12-19 2002-06-28 Furukawa Electric Co Ltd:The ＧａＮ系高移動度トランジスタ
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Ｉｉｉ族窒化物半導体素子およびその製造方法
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34861A (en) * 1862-04-01 Improved washing-machine
FR2465317A2 (fr) 1979-03-28 1981-03-20 Thomson Csf Transistor a effet de champ a frequence de coupure elevee
CA1145482A (en) 1979-12-28 1983-04-26 Takashi Mimura High electron mobility single heterojunction semiconductor device
JPH088350B2 (ja) 1985-04-08 1996-01-29 日本電気株式会社 半導体装置
US4755867A (en) 1986-08-15 1988-07-05 American Telephone And Telegraph Company, At&T Bell Laboratories Vertical Enhancement-mode Group III-V compound MISFETs
US4788156A (en) 1986-09-24 1988-11-29 Microwave Technology, Inc. Subchannel doping to reduce short-gate effects in field effect transistors
US4866005A (en) 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US5411914A (en) 1988-02-19 1995-05-02 Massachusetts Institute Of Technology III-V based integrated circuits having low temperature growth buffer or passivation layers
EP0334006A1 (en) 1988-02-22 1989-09-27 Siemens Aktiengesellschaft Stacked channel heterojunction fet
US4946547A (en) 1989-10-13 1990-08-07 Cree Research, Inc. Method of preparing silicon carbide surfaces for crystal growth
US5053348A (en) 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt
US5210051A (en) 1990-03-27 1993-05-11 Cree Research, Inc. High efficiency light emitting diodes from bipolar gallium nitride
US5172197A (en) 1990-04-11 1992-12-15 Hughes Aircraft Company Hemt structure with passivated donor layer
US5292501A (en) 1990-06-25 1994-03-08 Degenhardt Charles R Use of a carboxy-substituted polymer to inhibit plaque formation without tooth staining
US5200022A (en) 1990-10-03 1993-04-06 Cree Research, Inc. Method of improving mechanically prepared substrate surfaces of alpha silicon carbide for deposition of beta silicon carbide thereon and resulting product
US5140386A (en) * 1991-05-09 1992-08-18 Raytheon Company High electron mobility transistor
US5192987A (en) 1991-05-17 1993-03-09 Apa Optics, Inc. High electron mobility transistor with GaN/Alx Ga1-x N heterojunctions
JP3352712B2 (ja) 1991-12-18 2002-12-03 浩 天野 窒化ガリウム系半導体素子及びその製造方法
DE69202554T2 (de) 1991-12-25 1995-10-19 Nippon Electric Co Tunneltransistor und dessen Herstellungsverfahren.
JPH05275463A (ja) 1992-03-30 1993-10-22 Matsushita Electric Ind Co Ltd 半導体装置
JPH05326561A (ja) 1992-05-22 1993-12-10 Nec Corp 電界効果トランジスタの製造方法
JPH06267991A (ja) 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置およびその製造方法
US5393993A (en) 1993-12-13 1995-02-28 Cree Research, Inc. Buffer structure between silicon carbide and gallium nitride and resulting semiconductor devices
US5686737A (en) 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
US5592501A (en) 1994-09-20 1997-01-07 Cree Research, Inc. Low-strain laser structures with group III nitride active layers
US5523589A (en) 1994-09-20 1996-06-04 Cree Research, Inc. Vertical geometry light emitting diode with group III nitride active layer and extended lifetime
JP2687897B2 (ja) * 1994-10-13 1997-12-08 日本電気株式会社 電界効果型トランジスタ及びその製造方法
JP3157690B2 (ja) 1995-01-19 2001-04-16 沖電気工業株式会社 ｐｎ接合素子の製造方法
US5534462A (en) 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US5670798A (en) 1995-03-29 1997-09-23 North Carolina State University Integrated heterostructures of Group III-V nitride semiconductor materials including epitaxial ohmic contact non-nitride buffer layer and methods of fabricating same
SE9501311D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd Method for producing a semiconductor device having a semiconductor layer of SiC
US6002148A (en) 1995-06-30 1999-12-14 Motorola, Inc. Silicon carbide transistor and method
KR100195269B1 (ko) 1995-12-22 1999-06-15 윤종용 액정표시장치의 제조방법
US5915164A (en) 1995-12-28 1999-06-22 U.S. Philips Corporation Methods of making high voltage GaN-A1N based semiconductor devices
DE19600116C2 (de) 1996-01-03 2001-03-15 Siemens Ag Doppelheterostruktur-HEMT
US5698870A (en) * 1996-07-22 1997-12-16 The United States Of America As Represented By The Secretary Of The Air Force High electron mobility transistor (HEMT) and pseudomorphic high electron mobility transistor (PHEMT) devices with single layer integrated metal
JPH1050982A (ja) 1996-07-31 1998-02-20 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US6936839B2 (en) 1996-10-16 2005-08-30 The University Of Connecticut Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same
US6533874B1 (en) * 1996-12-03 2003-03-18 Advanced Technology Materials, Inc. GaN-based devices using thick (Ga, Al, In)N base layers
US6677619B1 (en) 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
US6448648B1 (en) 1997-03-27 2002-09-10 The United States Of America As Represented By The Secretary Of The Navy Metalization of electronic semiconductor devices
JPH10335637A (ja) 1997-05-30 1998-12-18 Sony Corp ヘテロ接合電界効果トランジスタ
US6201262B1 (en) 1997-10-07 2001-03-13 Cree, Inc. Group III nitride photonic devices on silicon carbide substrates with conductive buffer interlay structure
JP3372470B2 (ja) 1998-01-20 2003-02-04 シャープ株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US6150680A (en) 1998-03-05 2000-11-21 Welch Allyn, Inc. Field effect semiconductor device having dipole barrier
JPH11261053A (ja) 1998-03-09 1999-09-24 Furukawa Electric Co Ltd:The 高移動度トランジスタ
US6086673A (en) 1998-04-02 2000-07-11 Massachusetts Institute Of Technology Process for producing high-quality III-V nitride substrates
US6316793B1 (en) 1998-06-12 2001-11-13 Cree, Inc. Nitride based transistors on semi-insulating silicon carbide substrates
JP3209270B2 (ja) 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
US6518637B1 (en) 1999-04-08 2003-02-11 Wayne State University Cubic (zinc-blende) aluminum nitride
US6218680B1 (en) 1999-05-18 2001-04-17 Cree, Inc. Semi-insulating silicon carbide without vanadium domination
US6639255B2 (en) 1999-12-08 2003-10-28 Matsushita Electric Industrial Co., Ltd. GaN-based HFET having a surface-leakage reducing cap layer
JP3393602B2 (ja) 2000-01-13 2003-04-07 松下電器産業株式会社 半導体装置
US6586781B2 (en) 2000-02-04 2003-07-01 Cree Lighting Company Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same
JP2001230401A (ja) 2000-02-15 2001-08-24 Fuji Film Microdevices Co Ltd 固体撮像装置
JP4667556B2 (ja) 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6475889B1 (en) 2000-04-11 2002-11-05 Cree, Inc. Method of forming vias in silicon carbide and resulting devices and circuits
JP4022708B2 (ja) 2000-06-29 2007-12-19 日本電気株式会社 半導体装置
US6515316B1 (en) 2000-07-14 2003-02-04 Trw Inc. Partially relaxed channel HEMT device
US6727531B1 (en) * 2000-08-07 2004-04-27 Advanced Technology Materials, Inc. Indium gallium nitride channel high electron mobility transistors, and method of making the same
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6593193B2 (en) 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
EP2267783B1 (en) 2001-07-24 2017-06-21 Cree, Inc. Insulating gate algan/gan hemt
US7030428B2 (en) 2001-12-03 2006-04-18 Cree, Inc. Strain balanced nitride heterojunction transistors
JP3986887B2 (ja) 2002-05-17 2007-10-03 松下電器産業株式会社 半導体装置
US6982204B2 (en) 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20040021152A1 (en) 2002-08-05 2004-02-05 Chanh Nguyen Ga/A1GaN Heterostructure Field Effect Transistor with dielectric recessed gate
US6884704B2 (en) 2002-08-05 2005-04-26 Hrl Laboratories, Llc Ohmic metal contact and channel protection in GaN devices using an encapsulation layer
US6841809B2 (en) * 2003-04-08 2005-01-11 Sensor Electronic Technology, Inc. Heterostructure semiconductor device
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186364A (ja) * 1995-12-28 1997-07-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置およびその製造方法
JPH1065213A (ja) * 1996-08-20 1998-03-06 Nichia Chem Ind Ltd 窒化物半導体素子
JP2000269480A (ja) * 1999-03-15 2000-09-29 Fujitsu Quantum Device Kk 電界効果トランジスタ
JP2002016312A (ja) * 2000-06-27 2002-01-18 Sanyo Electric Co Ltd 窒化物系半導体素子およびその製造方法
JP2002184972A (ja) * 2000-12-19 2002-06-28 Furukawa Electric Co Ltd:The ＧａＮ系高移動度トランジスタ
JP2003078215A (ja) * 2001-09-03 2003-03-14 Nec Corp Ｉｉｉ族窒化物半導体素子およびその製造方法
WO2003071607A1 (en) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. GaN FIELD-EFFECT TRANSISTOR

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222160A (ja) * 2005-02-08 2006-08-24 Nec Corp 電界効果トランジスタ及びその製造方法
JP2007324263A (ja) * 2006-05-31 2007-12-13 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
US8674409B2 (en) 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
WO2010074275A1 (ja) * 2008-12-26 2010-07-01 日本電気株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP5737948B2 (ja) * 2008-12-26 2015-06-17 ルネサスエレクトロニクス株式会社 ヘテロ接合電界効果トランジスタ、ヘテロ接合電界トランジスタの製造方法、および電子装置
JP2011082217A (ja) * 2009-10-02 2011-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP2014045069A (ja) * 2012-08-27 2014-03-13 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2017514316A (ja) * 2014-03-14 2017-06-01 オーエムエムイシー ヘテロ接合電界効果トランジスタ
JP2016115931A (ja) * 2014-12-11 2016-06-23 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2017069565A (ja) * 2015-09-30 2017-04-06 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP2017163082A (ja) * 2016-03-11 2017-09-14 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP2018064027A (ja) * 2016-10-13 2018-04-19 富士通株式会社 化合物半導体装置、及び化合物半導体装置の製造方法
US10199489B2 (en) 2016-10-13 2019-02-05 Fujitsu Limited Compound semiconductor device and method of manufacturing compound semiconductor device
JP2019033155A (ja) * 2017-08-07 2019-02-28 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
JP7013710B2 (ja) 2017-08-07 2022-02-01 住友電気工業株式会社 窒化物半導体トランジスタの製造方法
CN109390212B (zh) * 2017-08-07 2024-04-02 住友电气工业株式会社 氮化物半导体器件的形成工艺
CN109390212A (zh) * 2017-08-07 2019-02-26 住友电气工业株式会社 氮化物半导体器件的形成工艺
CN109841519A (zh) * 2017-11-24 2019-06-04 住友电气工业株式会社 形成氮化物半导体器件的方法
JP2019096774A (ja) * 2017-11-24 2019-06-20 住友電気工業株式会社 窒化物半導体素子の製造方法
CN109841519B (zh) * 2017-11-24 2023-05-05 住友电气工业株式会社 形成氮化物半导体器件的方法
JP7100241B2 (ja) 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
JP2019110273A (ja) * 2017-12-20 2019-07-04 富士通株式会社 化合物半導体装置及びその製造方法
JP7024534B2 (ja) 2018-03-20 2022-02-24 富士通株式会社 半導体装置及びその製造方法
JP2019165172A (ja) * 2018-03-20 2019-09-26 富士通株式会社 半導体装置及びその製造方法
US12100936B2 (en) 2019-10-09 2024-09-24 Panasonic Intellectual Property Management Co., Ltd. Nitride semiconductor structure, nitride semiconductor device, and method for fabricating the device
JP2021125577A (ja) * 2020-02-06 2021-08-30 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP7417070B2 (ja) 2020-02-06 2024-01-18 富士通株式会社 半導体装置、半導体装置の製造方法及び電子装置
JP2021190517A (ja) * 2020-05-28 2021-12-13 日亜化学工業株式会社 電界効果トランジスタの製造方法
JP7553770B2 (ja) 2020-05-28 2024-09-19 日亜化学工業株式会社 電界効果トランジスタの製造方法

Also Published As

Publication number Publication date
CN1998085B (zh) 2012-08-08
US7432142B2 (en) 2008-10-07
JP5160225B2 (ja) 2013-03-13
US20050258451A1 (en) 2005-11-24
EP1747589B1 (en) 2014-03-26
CN1998085A (zh) 2007-07-11
TW200539264A (en) 2005-12-01
EP1747589A1 (en) 2007-01-31
WO2005119787A1 (en) 2005-12-15
KR20070032701A (ko) 2007-03-22
CA2567066A1 (en) 2005-12-15

Similar Documents

Publication Publication Date Title
JP5160225B2 (ja) 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
US11316028B2 (en) Nitride-based transistors with a protective layer and a low-damage recess
US9666707B2 (en) Nitride-based transistors with a cap layer and a recessed gate
US6982204B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US20070164321A1 (en) Methods of fabricating transistors including supported gate electrodes and related devices
JP2014003301A (ja) 窒化物ベースのトランジスタおよびエッチストップ層を用いた製造方法
JP2013500606A (ja) Ｉｉｉ族窒化物半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080130

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110715

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111017

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111024

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120302

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120604

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120702

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120709

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120802

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121212

R150 Certificate of patent or registration of utility model

Ref document number: 5160225

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term