JP2007108746A - 薄膜トランジスタ表示板の製造方法 - Google Patents

Abstract

【課題】薄膜トランジスタ表示板の製造工程を簡素化する製造方法を提供する。
【解決手段】基板１１０上にゲート電極を含むゲート線を形成する段階、ゲート線１１０上にゲート絶縁膜１４０を形成する段階、ゲート絶縁膜１４０上に半導体層１５０、１６０を形成する段階、半導体層１５０、１６０上にオーミックコンタクト部１６１を形成する段階、オーミックコンタクト部１６１上にソース電極１７３を含むデータ線１７１及びドレイン電極１７５を形成する段階、保護膜１８０を蒸着する段階、保護膜１８０上に感光膜を成膜して露光現像し、第１エッチングマスクとし、前記ゲート絶縁膜１４０及び保護膜１８０をエッチングしてドレイン電極１７５の一部と基板１１０の一部を露出させる段階、選択的蒸着法を利用してエッチングマスクが存在しない部分にドレイン電極１７５と接触する画素電極１９１を形成する段階、感光膜を除去する段階を含む。これによって、表示板の製造時間、製造費用が短縮されて、製品の生産性が向上する。
【選択図】図２ａ

Description

本発明は薄膜トランジスタ表示板の製造方法に関する。

液晶表示装置（ＬＣＤ）や有機発光表示装置（ＯＬＥＤ）など能動型（ａｃｔｉｖｅ ｍａｔｒｉｘ）表示装置は、行列状に配置され、電界生成電極及びスイッチング素子を含む複数の画素を含む。スイッチング素子としてはゲート、ソース及びドレインの三端子を持つ薄膜トランジスタ（ＴＦＴ）などが挙げられ、各画素の薄膜トランジスタはゲートに印加されるゲート信号に応じて、ソースに印加されるデータ信号を電界生成電極に伝達する。

このような表示装置は、また、薄膜トランジスタに信号を伝達する複数の信号線を含み、信号線としてはゲート信号を伝達するゲート線とデータ信号を伝達するデータ線がある。

このような液晶表示装置と有機発光表示装置は、薄膜トランジスタ、電界生成電極及び信号線が備えられている表示板を含み、これを薄膜トランジスタ表示板という。

薄膜トランジスタ表示板は、いくつかの導電層と絶縁層が積層された層状構造を有する。ゲート線、データ線及び電界生成電極は互いに異なる導電層で形成され、絶縁層で分離されている。

このように層状構造を有する薄膜トランジスタ表示板は、数回の写真工程とそれに伴うエッチング工程によって完成する。写真工程は費用と時間が長く掛かるため、可能であればその数を減らすのが好ましい。

本発明が目的とする技術的課題は、薄膜トランジスタ表示板の製造工程を簡素化することである。

このような技術的課題を解決するための本発明の一つの特徴による薄膜トランジスタ表示板の製造方法は、基板上にゲート電極を含むゲート線を形成する段階と、前記ゲート線上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に半導体層を形成する段階と、前記半導体層上にオーミックコンタクト部を形成する段階と、前記オーミックコンタクト部上にソース電極を含むデータ線及びドレイン電極を形成する段階と、前記ドレイン電極を形成後の前記基板上に第２絶縁膜を蒸着する段階と、前記第２絶縁膜上に第１感光膜を形成する段階と、前記第１感光膜をパターニングして第１エッチングマスクを形成し、当該第１エッチングマスクを通して前記第２絶縁膜及び前記第１絶縁膜をエッチングして前記ドレイン電極の一部と前記基板の一部を露出する段階と、選択的蒸着法を利用して前記第１感光膜が存在しない部分に前記ドレイン電極と接触する画素電極を形成する段階と、前記第１感光膜を除去する段階と、。

前記選択的蒸着法は、ＭＯＣＶＤ（ｍｅｔａｌ ｏｒｇａｎＩｃ ｃｈｅｍＩｃａｌ ｖａｐｏｒ ｄｅｐｏｓＩｔＩｏｎ）であることが好ましい。

前記第１感光膜は、疏水性を有し、ＣＨ_３基を含むことが好ましい。

前記ドレイン電極の一部と前記基板の一部は、前記ゲート線と前記データ線で囲まれた領域に含まれることが好ましい。

前記ドレイン電極と基板を露出する段階は、前記データ線の一部と前記ゲート線の一部を露出してもよい。

前記第１エッチングマスクは、遮光領域と透過領域を有する光マスクを用いて前記第１感光膜を露光及び現像することで形成することが好ましい。

前記半導体層形成段階と前記データ線及び前記ドレイン電極を形成する段階は、前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を順次に蒸着する段階と、前記データ導電層の上に位置によって厚さが異なる第２感光膜を形成する段階と、前記第２感光膜から第２エッチングマスクを形成し、当該第２エッチングマスクを通して前記データ導電層、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を選択的にエッチングして、前記データ線及び前記ドレイン電極と前記オーミックコンタクト部を形成する段階と、を含むことが好ましい。

前記第２エッチングマスクは、前記第２感光膜を形成後、当該第２感光膜を、遮光領域、半透過領域及び透過領域を有する光マスクを用いて露光及び現像して形成することが好ましい。

本発明により、ドレイン電極と画素電極を連結する開口部及び画素電極を同時に形成することができる。これにより、画素電極を形成するための別途の写真エッチング工程を省略して全体工程を簡素化することができる。従って、薄膜トランジスタ表示板の製造時間と費用を節減できる。

また、ドレイン電極下のゲート絶縁膜がエッチングされ過ぎて画素電極とドレイン電極の連結が切れることを防止して動作の信頼性が高まる。

さらに、選択的蒸着法を使用して画素電極と接触補助部材を形成するため、製造費用が軽減され、製造工程が簡単でかつ生産性が向上する。

以下、添付図を参照して、本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態に実現できて、ここで説明する実施形態に限定されない。

図面における種々の層及び領域を明確に示すために厚さを拡大して示し、明細書全体にわたって類似する部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上”にあるとする時、これは他の部分の“直ぐ上”にある場合だけでなく、その中間に他の部分がある場合も含む。また、ある部分が他の部分の“直上”にあるとする時にはその中間に他の部分がないことを意味する。

本発明の実施形態による薄膜トランジスタ表示板の製造方法について添付図を参照して詳細に説明する。

図１乃至図２ｂを参照して、本発明の一つの実施形態による薄膜トランジスタ表示板について詳細に説明する。

図１は、本発明の一つの実施形態による薄膜トランジスタ表示板の配置図であり、図２ａ及び図２ｂは各々図１の薄膜トランジスタ表示板をＩＩａ−ＩＩａ線及びＩＩｂ−ＩＩｂ線に沿って切断した断面図である。

図１乃至図２ｂで示したように、透明なガラスまたはプラスチックなどで形成された絶縁基板１１０上に複数のゲート線１２１が形成されている。

ゲート線１２１はゲート信号を伝達し、主に横方向に延びている。各ゲート線１２１は下に突出した複数のゲート電極１２４と他の層または外部駆動回路との接続のために面積が広い端部１２９を含む。

ゲート信号を生成するゲート駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されるなど、基板１１０に集積できる。ゲート駆動回路が基板１１０上に集積されている場合、ゲート線１２１が延びてこれと直接連結される。

ゲート線１２１は、アルミニウム（Ａｌ）やアルミニウム合金などアルミニウム系金属、銀（Ａｇ）や銀合金など銀系金属、銅（Ｃｕ）や銅合金など銅系金属、モリブデン（Ｍｏ）やモリブデン合金などモリブデン系金属、クロム（Ｃｒ）、タンタル（Ｔａ）及びチタン（Ｔｉ）などで形成できる。

しかし、これらは物理的性質が異なる二つの導電膜（図示せず）を含む多重膜構造であってもよい。このうちの一つの導電膜は、信号遅延や電圧降下を減らすことができるように比抵抗が低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで形成される。また、他の導電膜は他の物質、特にＩＴＯ（インジウム錫酸化物）やＩＺＯ（インジウム亜鉛酸化物）との物理的、化学的、電気的接触特性に優れた物質、例えばモリブデン系金属、クロム、タンタル、チタンなどで形成される。このような組み合わせの良い例としては、前記ＩＴＯやＩＺＯの膜を上に重ねるためのクロム下部膜とアルミニウム（合金）上部膜、及び、前記ＩＴＯやＩＺＯの膜の上に重ねるためのアルミニウム（合金）下部膜とモリブデン（合金）上部膜がある。しかし、ゲート線１２１は、その他にも多様な金属または導電体で形成できる。

ゲート線１２１の側面は基板１１０面に対し傾いており、その傾斜角は約３０゜乃至約８０゜であるのが好ましい。

ゲート線１２１上には窒化ケイ素（ＳｉＮｘ）または酸化ケイ素（ＳｉＯｘ）などで形成されたゲート絶縁膜１４０（第１絶縁膜）が形成されている。

ゲート絶縁膜１４０上には、水素化非晶質シリコン（非晶質シリコンの略称はａ−Ｓｉという）または多結晶シリコンなどで直線パターンまたは曲線パターンに形成された複数の線形の半導体層１５１が形成されている。この半導体層１５１は主に縦方向に延びていて、ゲート電極１２４に向かって突出した複数の突出部１５４を含む。

半導体層１５１上には複数の線状及び島型（点状）オーミックコンタクト部１６１、１６５が形成されている。オーミックコンタクト部１６１、１６５は、リンなどのｎ型不純物が高濃度にドーピングされているｎ＋水素化非晶質シリコンなどの物質で形成されたり、シリサイドで形成できる。線状オーミックコンタクト部１６１は複数の突出部１６３を有し、この突出部１６３と島型オーミックコンタクト部１６５は対をなして半導体層１５１の突出部１５４上に配置されている。

半導体層１５１とオーミックコンタクト部１６１、１６５の側面も基板１１０の面に対し傾いて、傾斜角は３０゜乃至８０゜である。

オーミックコンタクト部１６１、１６５上には、複数のデータ線１７１と複数のドレイン電極１７５が形成されている。

データ線１７１は、データ信号を伝達して主に縦方向に延びてゲート線１２１と交差する。各データ線１７１は、ゲート電極１２４に向かって延びた複数のソース電極１７３と他の層または外部駆動回路との接続のために面積が広い端部１７９を含む。データ信号を生成するデータ駆動回路（図示せず）は、基板１１０上に付着される可撓性印刷回路膜（図示せず）上に装着されたり、基板１１０上に直接装着されるなど、基板１１０に集積できる。データ駆動回路が基板１１０上に集積されている場合、データ線１７１が延びてこれと直接連結される。

ドレイン電極１７５は、データ線１７１から分離されていて、ゲート電極１２４を中心にソース電極１７３と対向する。各ドレイン電極１７５は、広い端部である拡張部１７７と棒状の他側端部を有し、棒状端部は曲がったソース電極１７３で一部囲まれる。

一つのゲート電極１２４、一つのソース電極１７３及び一つのドレイン電極１７５は、半導体層１５１の突出部１５４と共に一つの薄膜トランジスタ（ＴＦＴ）をなし、薄膜トランジスタのチャンネルはソース電極１７３とドレイン電極１７５の間の突出部１５４に形成される。

データ線１７１及びドレイン電極１７５は、モリブデン、クロム、タンタル及びチタンなど高融点金属またはこれらの合金で形成されることが好ましく、高融点金属膜（図示せず）と低抵抗導電膜（図示せず）を含む多重膜構造を有してもよい。多重膜構造の例としては、クロムまたはモリブデン（合金）下部膜とアルミニウム（合金）上部膜の二重膜、モリブデン（合金）下部膜とアルミニウム（合金）中間膜とモリブデン（合金）上部膜の三重膜がある。しかし、データ線１７１及びドレイン電極１７５はその他にも多様な金属または導電体で形成できる。

データ線１７１及びドレイン電極１７５も、その側面が基板１１０面に対し３０゜乃至８０゜程度の傾斜角に傾くのが好ましい。

オーミックコンタクト部１６１、１６５は、その下の半導体層１５１とその上のデータ線１７１及びドレイン電極１７５の間にだけ存在して、これらの間の接触抵抗を低くする。

半導体層１５１は、データ線１７１、ドレイン電極１７５及びその下のオーミックコンタクト部１６１、１６５と実質的に同一な平面の形をしている。しかし、半導体層１５１にはソース電極１７３とドレイン電極１７５の間をはじめとしてデータ線１７１やドレイン電極１７５では覆われずに露出された部分がある。

データ線１７１、ドレイン電極１７５の一部及び露出された半導体層１５４の部分には保護膜１８０が形成されている。保護膜１８０は無機絶縁物または有機絶縁物などで形成され、表面を平坦化できる。無機絶縁物の例としては、窒化ケイ素と酸化ケイ素がある。有機絶縁物には感光性を与えることができ、その誘電率は約４．０以下であるのが好ましい。しかし、保護膜１８０は有機膜の優れた絶縁特性を生かしながらも、露出された半導体層１５４の部分を傷つけないように、下部無機膜と上部有機膜の二重膜構造にできる。

また、ドレイン電極１７５の拡張部１７７の周縁付近に保護膜１８０が形成されてもよい。

保護膜１８０にはデータ線１７１の端部１７９を露出させる複数の接触孔１８２がある。また、ゲート線１２１（ゲート電極１２４を含む）とデータ線１７１（ソース電極１７３を含む）で囲まれた内側領域の大部分で、基板１１０の一部を露出させる開口部１８７が形成されているが、ドレイン電極１７５（拡張部１７７を含む）は基板１１０を覆って、光の透過を遮断したままである。この他、ゲート絶縁膜１４０から保護膜１８０までを貫通してゲート線１２１の端部１２９を露出させる複数の接触孔１８１も形成されている。

露出したドレイン電極１７５部分、露出した基板１１０の一部、露出したゲート線１２１の端部１２９及びデータ線１７１の端部１７９上には、複数の画素電極１９１及び複数の接触補助部材８１、８２が形成されている。これらはＩＴＯまたはＩＺＯなどの透明導電物質やアルミニウム、銀、クロムまたはその合金などの光反射性金属で形成できる。

画素電極１９１と接触補助部材８１、８２は、ＭＯＣＶＤのような選択的蒸着法によって形成されるが、無電解メッキ法で形成してもよい。

画素電極１９１は、露出されたドレイン電極１７５と物理的・電気的に連結されており、ドレイン電極１７５からデータ電圧を印加される。データ電圧を印加された画素電極１９１は、共通電圧を印加される他の表示板（図示せず）の共通電極（図示せず）と協働して電場を生成し、両電極で挟まれた液晶層（図示せず）の液晶分子の方向を決定する。このように決定された液晶分子の方向によって、液晶層を通過する光の偏光が変わる。画素電極１９１と共通電極は、蓄電器［以下、“液晶蓄電器”という］を構成して、薄膜トランジスタがターンオフ（ｔｕｒｎ−ｏｆｆ）された後にも、印加された電圧を維持する。電圧維持能力を強化するために液晶蓄電器と並列に連結された他の蓄電器を維持蓄電器という。

この維持蓄電器は、画素電極１９１と、これに隣接した他のゲート線１２１［これを前段ゲート線という］または、別途に形成された維持電極などが重なることで形成される。維持電極はゲート線１２１と同一層に形成され、ゲート線１２１から分離されて共通電極などから電圧を印加される。維持蓄電器の静電容量、つまり、保持容量を増やすために、重なる部分の面積を大きくしたり画素電極１９１と連結されて前段ゲート線または維持電極と重なる導電体を保護膜１８０の下に位置させ、二つの距離を近づけることもできる。

接触補助部材８１、８２は、各々接触孔１８１、１８２を通してゲート線１２１の端部１２９及びデータ線１７１の端部１７９と連結される。接触補助部材８１、８２は、ゲート線１２１の端部１２９及びデータ線１７１の端部１７９と外部装置との接着性を補ってこれらを保護する。

以下、図１乃至図２ｂに示した薄膜トランジスタ表示板を本発明の一実施形態に従って製造する方法について、図３乃至図１２ｂと図１乃至図２ｂを参照して詳細に説明する。

図３、図６及び図１０は、各々図１乃至図２ｂに示した薄膜トランジスタ表示板を本発明の一実施形態に従って製造する方法の中間段階における配置図であり、工程順に並べた図である。図４ａ及び図４ｂは、各々図３の薄膜トランジスタ表示板をＩＶａ−ＩＶａ線及びＩＶｂ−ＩＶｂ線に沿って切断した断面図であり、図５ａ及び図５ｂは、各々図４ａ及び図４ｂの次の段階における図である。また、図７ａ及び図７ｂは、各々図６の薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａ線及びＶＩＩｂ−ＶＩＩｂ線に沿って切断した断面図であり、図８ａ及び図８ｂは、各々図７ａ及び図７ｂの次の段階における図であり、図９ａ及び図９ｂは、各々図８ａ及び図８ｂの次の段階における図であり、図１１ａ及び図１１ｂは、各々図１０の薄膜トランジスタ表示板をＸＩａ−ＸＩａ線及びＸＩｂ−ＸＩｂ線に沿って切断した断面図であり、図１２ａ及び図１２ｂは、各々図１１ａ及び図１１ｂの次の段階における図である。

まず、図３乃至４ｂに示したように、透明なガラスなどで形成された絶縁基板１１０上に金属などの導電体層をスパッタリングなどの方法で１、０００Å乃至３、０００Åの厚さに蒸着し、写真エッチングして複数のゲート電極１２４を含む複数のゲート線１２１を形成する。

次に、図５ａ及び図５ｂに示したように、ゲート絶縁膜１４０（第１絶縁膜）、真性非晶質シリコン層１５０、不純物非晶質シリコン層１６０を化学気相蒸着法（ＣＶＤ）などで連続して積層する。次に金属などの導電体層１７０をスパッタリングなどの方法で所定の厚さに蒸着した後、その上に感光膜を１μｍ乃至２μｍの厚さに塗布する。

その後、光マスク（図示せず）を通して感光膜に光を照射して露光した後、現像してエッチングマスクを形成する。現象された感光膜から出来上がったエッチングマスク４０の厚さは位置によって異なり、図５ａ及び図５ｂでは、エッチングマスク４０は厚さが次第に小さくなる第１乃至第３部分で構成される。領域（Ａ）（以下、配線領域という）に位置した第１部分と領域（Ｂ）（以下、チャンネル領域とする）に位置した第２部分は各々図面符号４２と４４で示し、領域（Ｃ）（以下、その他領域という）に位置した第３部分に対する図面符号は付けなかったが、これは第３部分の厚さが無く、下方の導電体層１７０が露出されているためである。第１部分４２と第２部分４４の厚さの比は、後続工程での工程条件に応じて異なるようにし、第２部分４４の厚さを第１部分４２の厚さの１／２以下とするのが好ましく、例えば、塗布厚１μｍ乃至２μｍに対して、４、０００Å以下であるのが好ましい。

このように、位置によって感光膜（第１エッチングマスク４０）の厚さを異ならせる方法は種々あるが、露光マスクに透過領域と遮光領域だけでなく、半透過領域を備えるのが一つの例である。半透過領域には、スリットパターン、格子パターンまたは透過率が中間であるか厚さが中間である薄膜が備えられる。スリットパターンを用いる時には、スリットの幅やスリットの間の間隔が写真工程で用いる露光器の分解能より小さいのが好ましい。他の例としては、リフローが可能な感光膜を用いることである。つまり、透過領域と遮光領域のみを有する通常のマスクにリフロー可能な感光膜を形成した後、リフローさせて、感光膜が残留しない領域に流すことによって薄い部分を形成する。

適切な工程条件を与えると、エッチングマスク４２、４４の厚さの差のため、下部層を選択的にエッチングすることができる。従って、一連のエッチング段階を通して、図６乃至図７ｂに示したような複数のソース電極１７３を含む複数のデータ線１７１及び拡張部１７７を含む複数のドレイン電極１７５を形成し、複数の突出部１６３を各々含む複数の線状オーミックコンタクト部１６１及び複数の島型オーミックコンタクト部１６５、そして複数の突出部１５４を含む複数の線状半導体層１５１を形成する。

説明の便宜上、配線領域（Ａ）に位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第１部分とし、チャンネル領域（Ｂ）に位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第２部分として、その他の領域（Ｃ）に位置する導電体層１７０、不純物非晶質シリコン層１６０、真性非晶質シリコン層１５０の部分を第３部分とする。

このような構造を形成する順序の一例は次のようになる。

（１）その他領域（Ｃ）に位置する導電体層１７０、不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分を除去、
（２）チャンネル領域（Ｂ）に位置する感光膜からなる第１エッチングマスクの第２部分４４を除去、
（３）チャンネル領域（Ｂ）に位置する導電体層１７０及び不純物非晶質シリコン層１６０の第２部分を除去、そして
（４）配線領域（Ａ）に位置する、感光膜からなる第１エッチングマスクの第１部分４２を除去。

このような順序の他の例は次のようになる。

（１）その他領域（Ｃ）に位置する導電体層１７０の第３部分を除去、
（２）チャンネル領域（Ｂ）に位置する、感光膜からなる第１エッチングマスクの第２部分４４を除去する。これによる第２エッチングマスクが形成される。

（３）その他領域（Ｃ）に位置する不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の第３部分を除去、
（４）チャンネル領域（Ｂ）に位置する導電体層１７０の第２部分を除去、
（５）配線領域（Ａ）に位置する、感光膜からなる第１エッチングマスクの第１部分４２を除去、そして
（６）チャンネル領域（Ｂ）に位置する不純物非晶質シリコン層１６０の第２部分を除去する。

第１エッチングマスクの第２部分４４を除去する時、エッチングマスクの第１部分４２の厚さが減るが、エッチングマスクの第２部分４４の厚さがエッチングマスクの第１部分４２より薄いため、下部層が除去されたりエッチングされることを防止する第１部分４２が除去されない。

適切なエッチング条件を選択すると、第１エッチングマスクの第３部分の下の不純物非晶質シリコン層１６０及び真性非晶質シリコン層１５０の部分と第１エッチングマスクの第２部分４４を同時に除去することができる。このように、第１エッチングマスクの第２部分４４の下の不純物非晶質シリコン層１６０部分と第１エッチングマスクの第１部分４２を同時に除去することができる。

導電体層１７０の表面に感光膜（エッチングマスク）の滓が残っている場合は、アッシングにより除去する。

次に図８ａ及び図８ｂに示すように、データ線１７１及びドレイン電極１７５上に保護膜１８０（第２絶縁膜）を積層した後、その上に感光膜５０を塗布して、その上に光マスク６０を位置合わせする。この時、感光膜５０はメチル基（ＣＨ_３基）のような炭化水素を含んで疏水性（ｈｙｄｒｏｐｈｏｂｉｃ）を有するのがよい。例えば、感光膜５０は、オクタデシルトリクロロシラン（ｏｃｔａｄｅｃｙｌ ｔｒｉｃｈｌｏｒｏ ｓｉｌａｎｅ，ＯＴＳ）でもよい。

光マスク６０は、透明な基板６１とその上の不透明な遮光層６２で構成され、遮光層６２の幅が一定幅以上ではない透過領域（ＴＡ）と所定幅以上の遮光層６２がある遮光領域（ＢＡ）を含む。

透過領域（ＴＡ）はゲート線１２１の端部とデータ線１７１の端部、そしてゲート線１２１とドレイン線１７１で囲まれた領域と対向し、その他の部分は遮光領域（ＢＡ）と対向する。このような光マスク６０を通して感光膜５０に光を照射した後現像すると、図９ａ及び図９ｂに示したように、遮光領域（ＢＡ）に対応する感光膜の一部５２が残るが、これは図８ａ及び図８ｂで斜線部分を除いた残りの部分に該当する。

図１０乃至図１１ｂに示したように、残った感光膜部分をエッチングマスク５２として保護膜１８０をエッチングして、データ線１７１の端部を露出する接触孔１８２とゲート線１２１とデータ線１７１で囲まれた領域の中でドレイン電極１７５の拡張部１７７部分のゲート絶縁膜１４０を露出する開口部１８７の上部側壁を形成し、ゲート線１２１の端部にゲート絶縁膜１４０を露出する接触孔１８１の上部側壁を形成する。この時、エッチングマスク５２がエッチングされない条件でエッチング（例えば、等方性エッチング）を行って、保護膜１８０がエッチングマスク５２の下でアンダーカットされるようにするのが好ましい。また、この時、保護膜１８０が完全に除去されないで残っている場合もあれば、逆にゲート絶縁膜１４０もある程度の厚さまでエッチングされることもある。次に、残ったエッチングマスク５２を再びエッチングマスクとして露出されたゲート絶縁膜１４０をエッチングすると、接触孔１８１と開口部１８７が完成する。

図１２ａ及び図１２ｂに示したように、選択的蒸着法でエッチングマスク５２が存在しない部分にＩＺＯまたはＩＴＯ、またはａ−ＩＴＯ膜を積層して複数の画素電極１９１と複数の接触補助部材８１、８２を形成する。ＩＺＯの場合、標的としては出光興産（株）のＩＤＩＸＯ（出光Ｉｎｄｉｕｍ Ｘ−ｍｅｔａｌ ｏｘｉｄｅ）を用いることができる。これは、Ｉｎ_２Ｏ_３及びＺｎＯを含み、インジウムと亜鉛の総量に対して亜鉛が占める含有量は約１５〜２０ａｔ％の範囲であるのが好ましい。また、ＩＺＯのスパッタリング温度は、２５０℃以下であるのが他の導電体との接触抵抗を最少化するために好ましい。この時、本実施形態ではＣＨ_３基を含んでいる領域にＩＺＯ、ＩＴＯ、またはａ−ＩＴＯ膜が蒸着されないＭＯＣＶＤを実施して画素電極１９１と接触補助部材８１、８２を形成し、ＭＯＣＶＤ温度は有機膜のエッチングマスク５２が酸化して感光膜の特性が変わったり酸化する時に発生する異物質などによって工程条件が変わる温度以下、例えば、約１３０℃以下であり、蒸着圧力は０．５ｍＴｏｒｒ以下であるのがよい。しかし、無電解メッキ法を使用して画素電極１９１と接触補助部材８１、８２を形成することもできる。

画素電極１９１と接触補助部材８１、８２を形成する時、エッチングマスク（元の感光膜）５２が疏水性ではなく親水性（ｈｙｄｒｏｐｈｉｌｉｃ）である場合、エッチングマスク５２の表面をＯＴＳなどで表面処理して疏水性をもたらすことにより、エッチングマスク５２上に画素電極１９１と接触補助部材８１、８２が積層されないようにする。

次に、基板１１０を感光膜溶剤に浸すと、溶剤はエッチングマスク５２（残留感光膜）の露出された側面を通してエッチングマスク５２（残留感光膜）に浸透し、そのために感光膜部分５２が除去される（図１と図２ａ及び図２ｂ参照）。

また、透過領域（ＴＡ）と遮光領域（ＢＡ）だけでなく、遮光層６２の幅または間隔が所定値以下であるスリット型半透過領域を備えた光マスクを利用して、ドレイン電極１７５の拡張部１７７の周縁付近に保護膜１８０を残すこともできる。この時、ドレイン電極１７５の拡張部１７７の周縁付近が半透過領域と対向する。つまり、図８ａ及び図８ｂに示した例のように、データ線１７１及びドレイン電極１７５上に保護膜１８０を積層した後に、その上に感光膜を塗布し、さらにその上に光マスクを位置合わせする。この時、光マスクは、ゲート線１２１の端部とデータ線１７１の端部、そして、ゲート線１２１とドレイン線１７１で囲まれた領域と対向する透過領域、ドレイン電極１７５の拡張部１７７の周縁付近と対向する半透過領域、及びその他の部分と対向する遮光領域を含む。

このような光マスクを通して感光膜に光を照射しして露光した後、現像すると、厚さが最も厚い第１感光膜部分と厚さが中程度の薄い第２感光膜部分が残る。つまり、第１感光膜部分は遮光領域に対応し、第２感光膜部分は半透過領域に対応する。その後、これら残った感光膜部分をマスクとして露出された保護膜１８０と、その下方のゲート絶縁膜１４０を順次にエッチングする。

その後さらに、アッシングなどの方法で第２感光膜部分を除去する。また、ドレイン電極１７５の拡張部１７７の周縁付近に保護膜１８０が存在する。またこの時、第１感光膜部分の厚さも減る。

その後、図１２ａ及び図１２ｂに示した例のように、ＭＯＣＶＤや無電解メッキ法で感光膜の残っていない部分にＩＺＯまたはＩＴＯ、またはａ−ＩＴＯ膜を積層して複数の画素電極１９１と複数の接触補助部材８１、８２を形成した後、残っている感光膜を全て除去する。

その結果、ドレイン電極１７５の拡張部１７７の周縁付近が保護膜１８０で覆われているため、ゲート絶縁膜１４０の境界がドレイン電極１７５の内側に入っていくアンダーカットが生じなくて、画素電極１９１とドレイン電極１７５の連結が切れることがない。

このように、本発明は選択的蒸着法を利用して感光膜が残っていない部分にだけ画素電極１９１と接触補助部材８１、８２を形成する。

従って、別途のマスクを利用せず、画素電極１９１を形成するため、製造工程が簡単でかつ、製造費用が減る。

以上、本発明の好ましい実施形態について詳細に説明したが、本発明の権利範囲はこれらに限定されることはなく、特許の請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものとする。

本発明の一つの実施形態による薄膜トランジスタ表示板の配置図である。 図１の薄膜トランジスタ表示板をＩＩａ−ＩＩａ線に沿って切断した断面図である。 図１の薄膜トランジスタ表示板をＩＩｂ−ＩＩｂ線に沿って切断した断面図である。 図１乃至図２ｂに示した薄膜トランジスタ表示板を本発明の一つの実施形態によって製造する方法の中間段階における配置図であって、工程順に配列した図である。 図３の薄膜トランジスタ表示板をＩＶａ−ＩＶａ線に沿って切断した断面図である。 図３の薄膜トランジスタ表示板をＩＶｂ−ＩＶｂ線に沿って切断した断面図である。 図４ａの次の段階における図である。 図４ｂの次の段階における図である。 図１乃至図２ｂに示した薄膜トランジスタ表示板を本発明の一つの実施形態によって製造する方法の中間段階における配置図であって、工程順に配列した図である。 図６の薄膜トランジスタ表示板をＶＩＩａ−ＶＩＩａＶＩＩｂ−ＶＩＩｂ線に沿って切断した断面図である。 図６の薄膜トランジスタ表示板をＶＩＩｂ−ＶＩＩｂ線に沿って切断した断面図である。 図７ａの次の段階における図である。 図７ｂの次の段階における図である。 図８ａの次の段階における図である。 図８ｂの次の段階における図である。 図１乃至図２ｂに示した薄膜トランジスタ表示板を本発明の一つの実施形態によって製造する方法の中間段階における配置図であって、工程順に配列した図である。 図１０の薄膜トランジスタ表示板をＸＩａ−ＸＩａ線に沿って切断した断面図である。 各々図１０の薄膜トランジスタ表示板をＸＩｂ−ＸＩｂ線に沿って切断した断面図である。 図１１ａの次の段階における図である。 図１１ｂの次の段階における図である。

符号の説明

１２１…ゲート線、
１２４…ゲート電極、
１４０…ゲート絶縁膜、
１５０…真性非晶質シリコン層、
１６０…不純物非晶質シリコン層、
１６１…オーミックコンタクト部、
１７１…データ線、
１７３…ソース電極、
１７５…ドレイン電極、
１８０…保護膜、
１８１、１８２…接触孔、
１９１…画素電極、
２７０…共通電極。

Claims (16)

1. 基板上にゲート電極を含むゲート線を形成する段階と、
   前記ゲート線上に第１絶縁膜を形成する段階と、
   前記第１絶縁膜上に半導体層を形成する段階と、
   前記半導体層上にオーミックコンタクト部を形成する段階と、
   前記オーミックコンタクト部上にソース電極を含むデータ線及びドレイン電極を形成する段階と、
   前記ドレイン電極を形成後の前記基板上に第２絶縁膜を蒸着する段階と、
   前記第２絶縁膜上に第１感光膜を形成する段階と、
   前記第１感光膜から第１エッチングマスクを形成し、当該第１エッチングマスクを通して前記第２絶縁膜及び前記第１絶縁膜をエッチングして前記ドレイン電極の一部と前記基板の一部を露出する段階と、
   選択的蒸着法を利用して前記第１感光膜が存在しない部分に前記ドレイン電極と接触する画素電極を形成する段階と、
   前記第１感光膜を除去する段階と、
   を含むことを特徴とする薄膜トランジスタ表示板の製造方法。
2. 前記選択的蒸着法は、ＭＯＣＶＤであることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
3. 前記ＭＯＣＶＤは、約１３０℃以下で行われることを特徴とする請求項２に記載の薄膜トランジスタ表示板の製造方法。
4. 前記第１感光膜は、疏水性を有することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
5. 前記第１感光膜は、ＣＨ_３基を含むことを特徴とする請求項４に記載の薄膜トランジスタ表示板の製造方法。
6. 前記第１感光膜は、オクタデシルトリクロロシランであることを特徴とする請求項５に記載の薄膜トランジスタ表示板の製造方法。
7. 前記第１感光膜は、親水性を有することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
8. 前記第１感光膜の表面を処理して前記第１感光膜の表面を疏水性にする段階をさらに含むことを特徴とする請求項７に記載の薄膜トランジスタ表示板の製造方法。
9. 前記第１感光膜の表面は、オクタデシルトリクロロシランに表面処理することを特徴とする請求項８に記載の薄膜トランジスタ表示板の製造方法。
10. 前記ドレイン電極の一部と前記基板の一部は、前記ゲート線と前記データ線で囲まれた領域に含まれることを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
11. 前記ドレイン電極と基板を露出する段階は、前記データ線の一部と前記ゲート線の一部を露出することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
12. 前記第１エッチングマスクは、遮光領域と透過領域を有する光マスクを用いて前記第１感光膜を露光及び現像することで形成することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
13. 前記第１エッチングマスクは、遮光領域、透過領域、及び半透過領域を有する光マスクを用いて前記第１感光膜を露光および現像することで形成することを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
14. 前記ドレイン電極は拡張部を含み、前記半透過領域は前記拡張部の周縁付近と対向することを特徴とする請求項１３に記載の薄膜トランジスタ表示板の製造方法。
15. 前記半導体層形成段階と前記データ線及び前記ドレイン電極を形成する段階は、
    前記ゲート線上にゲート絶縁膜、真性非晶質シリコン層、不純物非晶質シリコン層、データ導電層を順次に蒸着する段階と、
    前記データ導電層の上に位置によって厚さが異なる第２感光膜を形成する段階と、
    前記第２感光膜から第２エッチングマスクを形成し、当該第２エッチングマスクを通して前記データ導電層、前記不純物非晶質シリコン層及び前記真性非晶質シリコン層を選択的にエッチングして、前記データ線及び前記ドレイン電極と前記オーミックコンタクト部を形成する段階と、
    を含むことを特徴とする請求項１に記載の薄膜トランジスタ表示板の製造方法。
16. 前記第２エッチングマスクは、前記第２感光膜を形成後、当該第２感光膜を、遮光領域、半透過領域及び透過領域を有する光マスクを用いて露光及び現像して形成することを特徴とする請求項１５に記載の薄膜トランジスタ表示板の製造方法。

Images