KR20070056246A - 박막 트랜지스터 표시판의 제조 방법 - Google Patents

Abstract

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것이다. 박막 트랜지스터 표시판의 제조 방법은 기판 위에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 소스 전극 및 드레인 전극 위에 보호막을 형성하는 단계, 상기 보호막 위에 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 상기 보호막을 선택적으로 식각함으로써 상기 드레인 전극의 일부를 드러내는 단계, 도전체막을 형성하는 단계, 그리고 상기 감광막을 제거하여 상기 드레인 전극의 드러난 부분 위에 화소 전극을 형성하는 단계를 포함하고, 상기 도전체막은 CNT(carbon nano tube)를 포함한다. 이때, 도전체막은 잉크젯 프린팅법이나 슬릿 코팅법으로 형성된다. 이로 인해, 도전체막을 형성할 때 고온에서 행해지는 스퍼터링법으로 도전체막을 형성하지 않으므로, 고온으로 인한 보호막의 손상이 방지된다.

박막트랜지스터표시판, 슬릿, 마스크, 보호막, 유기물질, CNT, 탄소나노튜브, 잉크젯프린팅, 슬릿코팅

Description

박막 트랜지스터 표시판의 제조 방법 {MANUFACTURING METHOD OF THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이다.

도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도이다.

도 3 및 도 8은 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다.

도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이다.

도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이다.

도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다.

도 7a 및 도 7b는 각각 도 6a 및 도 6b 다음 단계에서의 도면이다.

도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도이다.

도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면이다.

도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 도면이다.

도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 도면이다.

도 13a 및 도 13b는 각각 도 12a 및 도 12b 다음 단계에서의 도면이다.

도 14a 및 도 14b는 각각 도 13a 및 도 13b 다음 단계에서의 도면이다.

* 도면의 주요 부분에 대한 부호의 설명

110:기판 121, 129: 게이트선

124: 게이트 전극 131: 유지 전극선

140: 게이트 절연막 161, 163, 165: 저항성 접촉 부재

171, 179: 데이터선 175, 177: 드레인 전극

180: 보호막 191: 화소 전극

81, 82: 접촉 보조 부재

본 발명은 박막 트랜지스터 표시판의 제조 방법에 관한 것이다.

액정 표시 장치(liquid crystal display, LCD)나 유기 발광 표시 장치(organic light emitting display) 등 능동형(active matrix) 표시 장치는 대략 행렬의 형태로 배열되어 있으며 전계 생성 전극(field generating electrode) 및 스위칭 소자(switching element)를 포함하는 복수의 화소(pixel)를 포함한다. 스위칭 소자로는 게이트(gate), 소스(source) 및 드레인(drain)의 삼단자 소자가 있는 박막 트랜지스터(thin film transistors, TFT) 등을 들 수 있으며, 각 화소의 박막 트랜지스터는 게이트에 인가되는 게이트 신호에 응답하여 소스에 인가되는 데이터 신호를 전계 생성 전극에 전달한다.

이러한 표시 장치는 또한 박막 트랜지스터에 신호를 전달하는 복수의 신호선을 포함하며, 신호선에는 게이트 신호를 전달하는 게이트선과 데이터 신호를 전달하는 데이터선이 있다.

이러한 액정 표시 장치와 유기 발광 표시 장치는 박막 트랜지스터, 전계 생성 전극 및 신호선이 구비되어 있는 표시판을 포함하며 이를 박막 트랜지스터 표시판이라 한다.

박막 트랜지스터 표시판은 여러 개의 도전층과 절연층이 적층된 층상 구조를 가진다. 게이트선, 데이터선 및 전계 생성 전극은 서로 다른 도전층으로 만들어지고 절연층으로 분리되어 있다.

이와 같이 층상 구조를 가지는 박막 트랜지스터 표시판은 여러 번의 사진 공정과 그에 수반되는 식각 공정을 통하여 완성된다. 사진 공정은 비용이 많이 들 뿐 아니라 소요 시간이 상당히 길기 때문에 될 수 있으면 그 수효를 줄이는 것이 바람직하다.

본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터 표시판의 제조 공정을 간소화하는 것이다.

이러한 기술적 과제를 해결하기 위한 본 발명의 특징에 따른 박막 트랜지스 터 표시판의 제조 방법은, 기판 위에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계, 상기 소스 전극 및 드레인 전극 위에 보호막을 형성하는 단계, 상기 보호막 위에 감광막을 형성하는 단계, 상기 감광막을 마스크로 하여 상기 보호막을 선택적으로 식각함으로써 상기 드레인 전극의 일부를 드러내는 단계, 도전체막을 형성하는 단계, 그리고 상기 감광막을 제거하여 상기 드레인 전극의 드러난 부분 위에 화소 전극을 형성하는 단계를 포함하고, 상기 도전체막은 CNT(carbon nano tube)를 포함한다.

상기 보호막은 유기 물질로 만들어지는 것이 좋다.

상기 도전체막은 잉크젯 프린팅법이나 슬릿 코팅법으로 형성되는 것이 바람직하다.

상기 감광막은 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함할 수 있다. 이때, 상기 감광막은 차광 영역, 반투과 영역 및 투광 영역을 가지는 광마스크를 사용하여 형성하는 것이 좋다.

상기 특징에 따른 박막 트랜지스터 표시판의 제조 방법은 상기 감광막의 제2 부분을 제거하는 단계를 더 포함할 수 있다.

상기 도전체막은 상기 감광막 위에 위치하는 제1 부분과 나머지 제2 부분을 포함하며 상기 감광막을 제거할 때 상기 도전체막의 제1 부분이 함께 제거되는 것이 바람직하다.

상기 보호막 식각 단계에서 상기 데이터선의 일부를 드러내며, 상기 화소 전극 형성 단계에서 상기 데이터선의 드러난 부분 위에 제1 접촉 보조 부재를 형성할 수 있다.

상기 박막 트랜지스터 형성 단계는 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계를 포함할 수 있다.

상기 보호막 식각 단계에서 상기 게이트 절연막을 식각하여 상기 게이트선의 일부를 드러내며, 상기 화소 전극 형성 단계에서 상기 게이트선의 드러난 부분 위에 제2 접촉 보조 부재를 형성할 수 있다.

이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판의 제조 방법에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.

먼저, 도 1 내지 도 2b를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세히 설명한다.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2a 및 도 2b는 각각 도 1의 박막 트랜지스터 표시판을 IIa-IIa 선 및 IIb-IIb 선을 따라 잘라 도시한 단면도의 한 예이다.

도 1 내지 도 2b에 도시한 바와 같이, 투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 이와 직접 연결될 수 있다.

유지 전극선(131)은 주로 가로 방향으로 뻗어 있고, 폭이 아래 위로 확장한 확장부를 포함한다. 유지 전극선(131)에는 액정 표시 장치의 공통 전극 표시판(200)의 공통 전극(common electrode)(270)에 인가되는 공통 전압(common voltage) 따위의 소정의 전압이 인가된다.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

게이트선(121) 및 유지 전극선(131)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.

게이트선(121) 및 유지 전극선(131) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 선형 반도체(151)가 형성되어 있다. 선형 반도체(151)는 주로 세 로 방향으로 뻗어 있으며, 게이트 전극(124)을 향하여 뻗어 나온 복수의 돌출부(projection)(154)를 포함한다.

반도체(151) 위에는 복수의 선형 및 섬형 저항성 접촉 부재(ohmic contact)(161, 165)가 형성되어 있다. 저항성 접촉 부재(161, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 선형 저항성 접촉 부재(161)는 복수의 돌출부(163)를 가지고 있으며, 이 돌출부(163)와 섬형 저항성 접촉 부재(165)는 쌍을 이루어 반도체(151)의 돌출부(154) 위에 배치되어 있다.

반도체(151)와 저항성 접촉 부재(161, 165) 의 측면 역시 기판(110)의 면에 대하여 경사져 있으며 경사각은 30° 내지 80°정도이다.

저항성 접촉 부재(161, 165) 위에는 복수의 데이터선(data line)(171)과 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.

드레인 전극(175)은 데이터선(171)과 분리되어 있으며 게이트 전극(124)을 중심으로 소스 전극(173)과 마주한다. 각 드레인 전극(175)은 넓은 한쪽 끝 부분인 확장부(177)와 막대형인 다른 쪽 끝 부분을 가지고 있으며, 막대형 끝 부분은 구부러진 소스 전극(173)으로 일부 둘러싸여 있다.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 반도체(151)의 돌출부(154)와 함께 하나의 박막 트랜지스터(thin film transistor, TFT)를 이루며, 박막 트랜지스터의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 돌출부(154)에 형성된다.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171) 및 드레인 전극(175)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.

데이터선(171) 및 드레인 전극(175) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.

저항성 접촉 부재(161, 165)는 그 아래의 반도체(151)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준 다.

반도체(151)는 데이터선(171), 드레인 전극(175) 및 그 아래의 저항성 접촉 부재(161, 165)와 실질적으로 동일한 평면 모양이다. 그러나 반도체(151)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175)으로 가리지 않고 노출된 부분이 있다.

데이터선(171), 드레인 전극(175) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다. 유기 절연물은 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 그러나 보호막(180)은 무기 절연물 따위로 만들어질 수 있거나 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(151) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수 있다. 무기 절연물의 예로는 질화규소와 산화규소를 들 수 있다.

보호막(180)에는 데이터선(171)의 끝 부분(179)과 드레인 전극(175)의 확장부(177)를 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 187)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다.

노출된 게이트선(121), 노출된 데이터선(171) 및 노출된 드레인 전극(175), 그리고 보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191) 및 복수의 접촉 보조 부재(contact assistant)(81, 82)가 형성되어 있다. 이들은 탄소 나노튜 브(carbon nano tube, CNT)를 포함하는 투명한 도전 물질로 만들어진다.

화소 전극(191)은 접촉 구멍(187)을 통하여 드레인 전극(175)과 물리적·전기적으로 연결되어 있으며, 드레인 전극(175)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 화소 전극(191)은 공통 전압(common voltage)을 인가 받는 다른 표시판(200)의 공통 전극(common electrode)(270)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.

화소 전극(191)은 유지 전극선(131)과 중첩한다. 화소 전극(191) 및 이와 전기적으로 연결된 드레인 전극(175)이 유지 전극선(131)과 중첩하여 이루는 축전기를 유지 축전기(storage capacitor)라 하며, 유지 축전기는 액정 축전기의 전압 유지 능력을 강화한다. 이와는 달리, 유지 축전기는 화소 전극(191)과 이에 인접한 다른 게이트선(121)[이를 전단 게이트선(previous gate line)이라 함]과의 중첩으로 만들어질 수 있다.

접촉 보조 부재(81, 82)는 각각 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.

그러면, 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법에서 대하여 도 3 내지 도 14b와 앞서의 도 1 내지 도 2b를 참고로 하여 상세히 설명한다.

도 3 및 도 8은 각각 도 1 내지 도 2b에 도시한 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도로서, 공정 순서대로 나열한 도면이다. 도 4a 및 도 4b는 각각 도 3의 박막 트랜지스터 표시판을 IVa-IVa 선 및 IVb-IVb 선을 따라 잘라 도시한 단면도이고, 도 5a 및 도 5b는 각각 도 4a 및 도 4b 다음 단계에서의 도면이며, 도 6a 및 도 6b는 각각 도 5a 및 도 5b 다음 단계에서의 도면이다. 도 7a 및 도 7b는 각각 도 6a 및 도 6b 다음 단계에서의 도면이다. 도 9a 및 도 9b는 각각 도 8의 박막 트랜지스터 표시판을 IXa-IXa 선 및 IXb-IXb 선을 따라 잘라 도시한 단면도고, 도 10a 및 도 10b는 각각 도 9a 및 도 9b 다음 단계에서의 도면이며, 도 11a 및 도 11b는 각각 도 10a 및 도 10b 다음 단계에서의 도면이다. 도 12a 및 도 12b는 각각 도 11a 및 도 11b 다음 단계에서의 도면이고, 도 13a 및 도 13b는 각각 도 12a 및 도 12b 다음 단계에서의 도면이며, 도 14a 및 도 14b는 각각 도 13a 및 도 13b 다음 단계에서의 도면이다.

먼저, 도 3 내지 4b에 도시한 바와 같이, 투명한 유리 따위로 만들어진 절연 기판(110) 위에 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 사진 식각하여 복수의 게이트 전극(124)을 포함하는 복수의 게이트선(121)을 형성한다.

다음, 도 5a 및 도 5b에 도시한 바와 같이, 게이트 절연막(140), 진성 비정질 규소층(150), 불순물 비정질 규소층(160)을 화학 기상 증착법(CVD) 등으로 연속 하여 적층한다. 이어 금속 따위의 도전체층(170)을 스퍼터링 등의 방법으로 소정의 두께로 증착한 다음 그 위에 감광막(40)을 1 μm 내지 2 μm의 두께로 도포한다.

그 후, 광마스크(도시하지 않음)를 통하여 감광막(40)에 빛을 조사한 후 현상한다. 현상된 감광막의 두께는 위치에 따라 다른데, 도 5a 및 도 5b에서 감광막(40)은 두께가 점점 작아지는 제1 내지 제3 부분으로 이루어진다. 영역(A)(이하 배선 영역이라 함)에 위치한 제1 부분과 영역(B)(이하 채널 영역이라 함)에 위치한 제2 부분은 각각 도면 부호 42와 44로 나타내었고 영역(C)(이하 기타 영역이라 함)에 위치한 제3 부분에 대한 도면 부호는 부여하지 않았는데, 이는 제3 부분이 0의 두께를 가지고 있어 아래의 도전체층(170)이 드러나 있기 때문이다. 제1 부분(42)과 제2 부분(44)의 두께의 비는 후속 공정에서의 공정 조건에 따라 다르게 하되, 제2 부분(44)의 두께를 제1 부분(42)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있는데, 노광 마스크에 투과 영역(light transmitting area)과 차광 영역(light blocking area)뿐 아니라 반투과 영역(translucent area)을 두는 것이 그 예이다. 반투과 영역에는 슬릿(slit) 패턴, 격자 패턴(lattice pattern) 또는 투과율이 중간이거나 두께가 중간인 박막이 구비된다. 슬릿 패턴을 사용할 때에는, 슬릿의 폭이나 슬릿 사이의 간격이 사진 공정에 사용하는 노광기의 분해능(resolution)보다 작은 것이 바람직하다. 다른 예로는 리플로우(reflow)가 가능한 감광막을 사용하는 것이다. 즉, 투과 영역과 차광 영역만을 지닌 통상의 마스크로 리플로우 가능한 감광막을 형성한 다음 리플로우시켜 감광막이 잔류하지 않은 영역으로 흘러내리도록 함으로써 얇은 부분을 형성한다.

적절한 공정 조건을 주면 감광막(42, 44)의 두께 차 때문에 하부 층들을 선택적으로 식각할 수 있다. 따라서 일련의 식각 단계를 통하여 도 6a 내지 7b에 도시한 바와 같은 복수의 소스 전극(173)을 포함하는 복수의 데이터선(171) 및 확장부(177)를 포함하는 복수의 드레인 전극(175)을 형성하고 복수의 돌출부(163)를 각각 포함하는 복수의 선형 저항성 접촉 부재(161) 및 복수의 섬형 저항성 접촉 부재(165), 그리고 복수의 돌출부(154)를 포함하는 복수의 선형 반도체(151)를 형성한다.

설명의 편의상, 배선 영역(A)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제1 부분이라 하고, 채널 영역(B)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제2 부분이라 하고, 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160), 진성 비정질 규소층(150)의 부분을 제3 부분이라 하자.

이러한 구조를 형성하는 순서의 한 예는 다음과 같다.

(1) 기타 영역(C)에 위치한 도전체층(170), 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,

(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,

(3) 채널 영역(B)에 위치한 도전체층(170) 및 불순물 비정질 규소층(160)의 제2 부분 제거, 그리고

(4) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거.

이러한 순서의 다른 예는 다음과 같다.

(1) 기타 영역(C)에 위치한 도전체층(170)의 제3 부분 제거,

(2) 채널 영역(B)에 위치한 감광막의 제2 부분(44) 제거,

(3) 기타 영역(C)에 위치한 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150)의 제3 부분 제거,

(4) 채널 영역(B)에 위치한 도전체층(170)의 제2 부분 제거,

(5) 배선 영역(A)에 위치한 감광막의 제1 부분(42) 제거, 그리고

(6) 채널 영역(B)에 위치한 불순물 비정질 규소층(160)의 제2 부분 제거.

감광막의 제2 부분(44)을 제거할 때 감광막의 제1 부분(42)의 두께가 줄겠지만, 감광막의 제2 부분(44)의 두께가 감광막의 제1 부분(42)보다 얇기 때문에, 하부층이 제거되거나 식각되는 것을 방지하는 제1 부분(42)이 제거되지는 않는다.

적절한 식각 조건을 선택하면, 감광막의 제3 부분 아래의 불순물 비정질 규소층(160) 및 진성 비정질 규소층(150) 부분과 감광막의 제2 부분(44)을 동시에 제거할 수 있다. 이와 유사하게, 감광막의 제2 부분(44) 아래의 불순물 비정질 규소층(160) 부분과 감광막의 제1 부분(42)을 동시에 제거할 수 있다.

이어, 도 8 내지 9b에 도시한 바와 같이 남아 있는 감광막의 제1 부분(42)을 애싱(ashing) 등으로 제거한다.

이어 도 10a 및 도 10b에 도시한 바와 같이, 데이터선(171) 및 드레인 전극 (175), 노출된 반도체층(154) 위에 보호막(180)을 적층한 다음, 그 위에 감광막(50)을 도포하고 그 위에 광마스크(60)를 정렬한다.

광마스크(60)는 투명한 기판(61)과 그 위의 불투명한 광차단층(62)을 포함하며, 투광 영역(TA), 차광 영역(BA) 및 반투과 영역(SA)으로 나누어진다. 광차단층(62)은 투광 영역(TA)에는 전혀 없고 차광 영역(BA)과 반투과 영역(SA)에만 위치한다. 광차단층(62)은 차광 영역(BA)에서는 그 너비가 소정 값 이상인 부분으로 존재하고 반투과 영역(BA)에서는 너비 또는 간격이 소정 값 이하인 복수의 부분으로 존재하여 슬릿을 이룬다. 투광 영역(TA)은 게이트선(121)의 끝 부분(121), 데이터선(171)의 끝 부분(179) 및 드레인 전극(175), 그리고 대략 게이트선(121)과 데이터선(171)으로 둘러싸인 영역과 마주보고, 반투과 영역(SA)은 드레인 전극(175)의 주변과 마주보며, 차광 영역(BA)은 그 외의 부분과 마주본다.

이러한 광마스크(60)를 통하여 감광막(50)에 빛을 조사한 후 현상하면, 일정 강도 이상 빛에 노출된 감광막(50) 부분이 없어지는데, 도 11a 및 도 11b에서 보는 바와 같이, 투광 영역(TA)과 마주보는 부분은 모두 없어지고, 반투과 영역(SA)과 마주보는 부분(54)은 위 부분이 없어져 두께가 줄며, 차광 영역(BA)과 마주보는 부분(52)은 그대로 남는다. 도면에서 빗금친 부분은 현상 후 없어지는 감광막(50) 부분을 나타낸다.

이어 도 12a 및 도 12b에 도시한 바와 같이, 두께가 두꺼운 제1 부분(52)과 얇은 제2 부분(54)을 갖는 감광막을 식각 마스크로 하여 노출된 보호막(180)과 그 하부의 게이트 절연막(140)을 제거하여, 데이터선(171)의 끝 부분을 드러내는 접촉 구멍(182)과 드레인 전극(175)의 일부를 드러내는 접촉 구멍(185) 및 게이트선(121)의 끝 부분(129)을 드러내는 접촉 구멍(181)을 형성하고 기판(110)의 일부를 노출시킨다.

다음, 도 13a 및 도 13b에 도시한 바와 같이, 애싱(ashing) 공정을 실시하여 얇은 감광막 부분(54)을 제거한다. 이때, 두꺼운 감광막 부분(52)의 두께가 줄어든다. 이어, 남은 감광막 부분(52)을 식각 마스크로 하여 감광막 부분(52)으로 덮여있지 않는 보호막(180) 부분을 제거함으로써 드레인 전극(175) 주변에 게이트 절연막(140)을 남긴다.

이어 도 14a 및 도 14b에 도시한 바와 같이, 탄소 나노 튜브를 포함한 투명 도전막(90)을 형성한다.

탄소 나노 튜브는 탄소로 이루어진 탄소 동소체(carbon allotrope)로서, 하나의 탄소 원자가 다른 탄소 원자와 육각형 벌집 무늬로 결합되어 튜브 형태를 이루고 있고, 우수한 기계적 특성, 전기적 선택성 및 뛰어난 전계 방출 특성 등을 갖는 물질이다. 이러한 탄소 나노 튜브는 그 작용기(예를 들어, COOH)가 유기 용매와 결합하면서 유기 용매에 녹아 용액 상태로 된다. 따라서, 투명 도전막(90)은 약 250℃ 내지 300℃의 고온에서 실시되는 스퍼터링(sputtering)법 대신 잉크젯 프린팅(inkjet printing)법이나 슬릿 코팅(slit coating)법으로 형성된다. 따라서 고온의 스퍼터링으로 투명 도전막(90)을 형성할 때 유기막인 보호막(180)이 손상되는 것이 방지된다.

투명 도전막(90)은 보호막(180) 위에 위치하는 제1 부분(91)과 그 외의 곳 에 위치하는 제2 부분(92)으로 이루어지는데 감광막 부분(52)의 두꺼운 두께로 인하여 감광막 부분(52)과 기타 부분의 단차가 심하기 때문에 투명 도전막(90)의 제1 부분(91)과 제2 부분(92)이 적어도 일부분 서로 분리되어 틈이 생기고 이에 따라 감광막 부분(52)의 측면이 적어도 일부분 노출된다.

이어 기판(110)을 감광막 용제에 담그면 용제는 남은 감광막 부분(52)의 노출된 측면을 통하여 감광막 부분(52)으로 침투하고 이에 따라 감광막 부분(52)이 제거된다. 이때, 남은 감광막 부분(52) 위에 위치하는 투명 도전막(90)의 제1 부분(91) 또한 리프트-오프(lift-off) 방식으로 감광막 부분(52)과 함께 떨어져 나가므로, 결국 투명 도전막(90)의 제2 부분(92)만이 남게 되며 이들은 복수의 화소 전극(191)과 복수의 접촉 보조 부재(81, 82)를 이룬다(도 1과 도 2a 및 도 2b 참조).

또한 본 실시예에서 데이터선(171) 및 드레인 전극(175)과 그 하부의 저항성 접촉 부재(161, 165) 및 반도체(151)를 하나의 사진 공정으로 형성하고, 화소 전극(190) 및 접촉 보조 부재(81, 82)를 형성하기 위한 별도의 사진 공정을 생략하여 전체 공정을 간소화한다.

이상에서 설명한 바와 같이 본 발명에 따르면 드레인 전극과 화소 전극을 연결하는 접촉 구멍 및 화소 전극을 1회의 사진 식각 공정으로 형성함으로써 화소 전극을 형성하기 위한 별도의 사진 식각 공정을 생략하여 전체 공정을 간소화할 수 있다. 따라서 박막 트랜지스터 표시판의 제조 시간과 비용을 절감할 수 있다.

더욱이, 액체의 CNT를 이용하여 잉크젯 프린팅법이나 슬릿 코팅법으로 화소 전극을 형성하므로, 고온의 스퍼터링법으로 인한 보호막의 손상이 줄어들어 박막 트랜지스터 표시판의 불량률을 감소한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (10)

1. 기판 위에 게이트 전극, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 형성하는 단계,

   상기 소스 전극 및 드레인 전극 위에 보호막을 형성하는 단계,

   상기 보호막 위에 감광막을 형성하는 단계,

   상기 감광막을 마스크로 하여 상기 보호막을 선택적으로 식각함으로써 상기 드레인 전극의 일부를 드러내는 단계,

   도전체막을 형성하는 단계, 그리고

   상기 감광막을 제거하여 상기 드레인 전극의 드러난 부분 위에 화소 전극을 형성하는 단계

   를 포함하고,

   상기 도전체막은 CNT(carbon nano tube)를 포함하는

   박막 트랜지스터 표시판의 제조 방법.
2. 제1항에서,

   상기 보호막은 유기 물질로 만들어진 박막 트랜지스터 표시판의 제조 방법.
3. 제1항 또는 제2항에서,

   상기 도전체막은 잉크젯 프린팅법이나 슬릿 코팅법으로 형성되는 박막 트랜 지스터 표시판의 제조 방법.
4. 제1항에서,

   상기 감광막은 제1 부분과 상기 제1 부분보다 두께가 얇은 제2 부분을 포함하는 박막 트랜지스터 표시판의 제조 방법.
5. 제4항에서,

   상기 감광막은 차광 영역, 반투과 영역 및 투광 영역을 가지는 광마스크를 사용하여 형성하는 박막 트랜지스터 표시판의 제조 방법.
6. 제4항에서,

   상기 감광막의 제2 부분을 제거하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
7. 제6항에서,

   상기 도전체막은 상기 감광막 위에 위치하는 제1 부분과 나머지 제2 부분을 포함하며 상기 감광막을 제거할 때 상기 도전체막의 제1 부분이 함께 제거되는 박막 트랜지스터 표시판의 제조 방법.
8. 제1항에서,

   상기 보호막 식각 단계에서 상기 데이터선의 일부를 드러내며,

   상기 화소 전극 형성 단계에서 상기 데이터선의 드러난 부분 위에 제1 접촉 보조 부재를 형성하는

   박막 트랜지스터 표시판의 제조 방법.
9. 제8항에서,

   상기 박막 트랜지스터 형성 단계는 상기 게이트 전극 위에 게이트 절연막을 형성하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.
10. 제9항에서,

    상기 보호막 식각 단계에서 상기 게이트 절연막을 식각하여 상기 게이트선의 일부를 드러내며,

    상기 화소 전극 형성 단계에서 상기 게이트선의 드러난 부분 위에 제2 접촉 보조 부재를 형성하는

    박막 트랜지스터 표시판의 제조 방법.

Images