[go: up one dir, main page]

JP2005191518A - 斜行バイアが形成された印刷回路基板およびパッケージ - Google Patents

斜行バイアが形成された印刷回路基板およびパッケージ Download PDF

Info

Publication number
JP2005191518A
JP2005191518A JP2004136399A JP2004136399A JP2005191518A JP 2005191518 A JP2005191518 A JP 2005191518A JP 2004136399 A JP2004136399 A JP 2004136399A JP 2004136399 A JP2004136399 A JP 2004136399A JP 2005191518 A JP2005191518 A JP 2005191518A
Authority
JP
Japan
Prior art keywords
signal
printed circuit
circuit board
vias
via contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004136399A
Other languages
English (en)
Inventor
Kim Han
キム、ハン
Bong-Kyu Choi
チェ、ボン−キュ
Seo Dae-Cheol
ソ、デ−チョル
Kim Heung-Kyu
キム、フン−キュ
Sang-Kab Park
パク、サン−カブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2005191518A publication Critical patent/JP2005191518A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】高周波に対する損失を最小化することができるような、バイアコンタクト構造を提供することを目的とする。
【解決手段】絶縁層と多数の回路層を形成している印刷回路基板やパッケージにおいて、回路層面に対して斜行して、電力および信号線に鈍角をなすように形成された斜行バイアを形成する。また、印刷回路基板上の、独立した第１および第２回路層に位置している、第１および第２導体線間の信号伝達装置において、回路層面に対して斜行して信号線に鈍角をなすように形成された斜行バイアを利用した信号伝達装置である。デジタル信号の高速化によって発生する高周波での信号障害問題を解決するようにする效果がある。バイアコンタクト構造を採用しているＩＣパッケージやＰＣＢなどの基板で、バイアコンタクトで発生する高周波損失を減少させて、今後の高周波帯域での信号伝逹を改善する效果がある。
【選択図】図２

Description

本発明はバイアコンタクト（via contact）が形成された印刷回路基板およびパッケージに関する。特に高周波に対する損失を最小化することができるように、バイアを印刷回路基板およびパッケージの回路層平面に対して斜めに形成した、斜行バイアが形成された印刷回路基板およびパッケージに関するものである。
バイアというのは、多層印刷回路基板およびパッケージの層間電気的信号接続通路に該当し、基本的に両面印刷回路基板で上面と下面の配線を接続するためのもので、一般的にホールを加工してホールを通じて基板の下面と上面を電気的に接続するためにホールの内壁をメッキする。
かつては機械式ドリル（Mechanical Drill）でホールを加工したが、近来ではレーザードリルを用いてホールを加工している。
バイアの種類にはその形態によって、全層を完全に貫いて接続するＰＴＨ（Plated Through Hole）形態のバイアと、内部層の間を貫いて接続するＩＶＨ（Interstitial via hole）形態のバイアがあり、完全に貫通せず途中で行き止まりになったバイアである埋め込みバイア（Buried via）あるいはブラインドバイア（Blind via）がある。
また、１００マイクロメートル以下の小さな直径を持ったバイアであるマイクロバイア、銅でバイアホール内部が満たされている銅充填（copper fill）形態のバイア、バイアの上にバイアが垂直に積み重なった積層バイアなどがある。
従来のＩＣパッケージや印刷回路基板で使用中のバイアコンタクトの構造はバイアの種類と関係なくすべての回路層面と垂直を成している。
したがって、印刷配線回路基板（ＰＣＢ）またはＩＣパッケージ内の任意の１ヶ所から他の点へ電力や信号を伝達するためには、電力や信号の経路が、何回か直角に折れ曲がった導電線とバイアの組合せとして形成される。
図１は従来技術によるＣＰＵやグラフィックチップセット（Graphic Chip Set）のような高速製品のフリップチップボンディングパッケージ（Flip-Chip Bonding Package）１２０がＰＣＢマザーボード１００に実装されているようすを示す断面図である。
図１を参照すれば、ＰＣＢマザーボード１００に電源供給線と接地線が内蔵されており、ボールボンディング１１０によってフリップチップ基板１２０がＰＣＢマザーボードに接続されていて、フリップチップ基板１２０には、はんだバンプ（solder bump）１３０によってチップ１４０が実装されている。
そして、図１ではマイクロバイア１６０、電力や信号流れにおいて階段経路を持つ互い違いバイア（staggered via）１７０、多数のマイクロバイアが積層されている積層バイア（stacked via）１８０が形成されているようすが示されている。
図１に示されるように、チップからＰＣＢマザーボード１００まで電力や信号が伝達するためには、電力や信号の経路１５０が、何回か直角に折れ曲がった導体線とバイアの組合せとして形成されている。
そして、このようにチップ１４０からＰＣＢマザーボードまで電力や信号が伝達するためには、電力や信号の経路１５０が何回か直角に折れ曲がった導体線とバイアの組合せとして形成されている理由は、従来のバイアコンタクト構造がバイアの種類にかかわらず信号ラインに垂直である構造を成しているからである。
しかし、チップ１４０からＰＣＢマザーボード１００まで電力や信号が伝達するためには、導体線とバイアの組合せとして形成される電力や信号の経路が、何回か直角で折って構成されているために、デジタル信号の高速化によって発生する高周波損失をもたらす。
高周波損失というのは、電子回路で回路や素子等を高周波が通過するときに生ずる損失である。電子製品の使用周波数が高くなるにつれて、損失ももっと増加するようになって信号伝達特性が劣化する。
したがって、高い周波数で正常に電力や信号の伝達するためには、ＩＣパッケージやＰＣＢで最大限高周波損失を減らす対策が必要である。たとえば現在使われているＣＰＵは２〜３ＧＨｚ帯域で動作しているが、今後のより円滑な動作のために１０ＧＨｚ〜２０ＧＨｚ台まで、必要によってはそれ以上に動作周波数が高くなる見込みである。
このように動作周波数が高くなると、高周波損失によって既存のバイアコンタクト構造を有するＩＣパッケージ（package）やＰＣＢでは動作が保証されず、既存のバイアでは使用周波数範囲が制限される。
また今後、ますますもっと多い電子製品で高周波を使うようになると考えられるが、より一層バイアコンタクトでの高周波損失節減に対する必要性が増加する。
図２の（ａ）、図３の（ａ）に既存のバイアコンタクト構造を示す。図４の（ａ）では既存のバイアコンタクト構造で表わす電磁場の分布を示した。
また、図５は既存のバイアコンタクト構造が０〜１０ＧＨｚ帯域で持つ損失値を拡散パラメータ（scattering parameters）を抽出して表わしたものである。図５で損失値（S-parameter）の大きさ（magnitude）（ｄｂ）は対数スケールであり、負方向に絶対値が大きく（下方に）なるほど高周波損失が少なくなることを表わす。
大韓民国特許出願公開第２００１−７００２９７３号明細書（段落[０００６]〜[０００７]）
本発明は上記のような問題点を解決するために案出されたものであり、高周波に対する損失を最小化することができるような、バイアコンタクト構造を提供することを目的とする。
上記のような目的を達成するために、本発明は絶縁層と多数の回路層を形成している印刷回路基板やパッケージにおいて、回路層面に対して斜行して、電力および信号伝逹用導体線に鈍角をなすようにバイアが形成されることを特徴とする。
また、本発明は印刷回路基板上の、独立した第１および第２回路層に位置している、第１および第２導体線間の信号伝達装置において、回路層面に対して斜行して信号ラインに鈍角をなすように形成された斜行バイアを利用した信号伝達装置であることを特徴とする。
上記のような本発明によれば、デジタル信号の高速化によって発生する高周波での信号障害問題を解決するようにする效果がある。
また、本発明によれば、バイアコンタクト構造を採用しているＩＣパッケージやＰＣＢなどの基板でバイアコンタクトで発生されている高周波損失を減少させて今後の高周波帯域での信号伝逹を改善する效果がある。
実施の形態
図２以下の図面を参照して、本発明の実施の形態を詳しく説明する。
図２は、印刷回路基板（ＰＣＢ）の上部層に形成された導体線２００ａ、２００ｂをＰＣＢの下部層に形成された導体線２２０ａ、２２０ｂに接続するバイア２１０ａ、２１０ｂの構造を示す図である。
図２の（ａ）に示す既存のバイアコンタクト構造は、導体線２２０ａ、２２０ｂと垂直に繋がれた構造である。このような構造は背景技術の説明で言及したように、高周波損失の主要原因になっている。
すなわち、信号および電力伝達通路の急激な形状変更は形状変更部位での電磁気ノイズを誘発させて、信号および電力の伝達を邪魔するようになる。このような效果は特に高周波になるほどひどくなる。図２の（ｂ）に、このような観点で改善された、本発明のバイアコンタクト構造を示す。
本発明のバイアコンタクト構造では、高周波の流れをなだらかにするように、バイアを回路層に対して斜めに形成することで、既存バイアコンタクト構造に比べて高周波での損失が減少する。
図３は、積層（Stack）になった多層印刷回路基板における、バイアコンタクトの構造を示している。
図３の（ａ）は従来の多層印刷回路基板での積層になったバイアコンタクト構造を表わしており、多層印刷回路基板にバイアが基板に垂直方向に形成されて整列したのちの、積層の構造を示している。
特に、図３の（ａ）で見られる構造は、多層でバイアコンタクトの構成が垂直になっていて、これを多数積層して接続した形が見られる。このような構造は多層のバイアコンタクトが基本的に垂直を成しているので、高周波損失の減少に限界がある。
図３の（ｂ）は、本発明の一実施例である印刷回路基板（ＰＣＢ）の上部層に形成された導体線３００ｂを、ＰＣＢの下部層に形成された導体線３３０ｂに接続する多層の導電性バイア３１０ｂの構造を示す図である。
この構造は基本的に垂直バイアを使わないで、斜めにバイアを形成したのち積層したものであって、高周波損失減少に效果的である。
図４は、バイアが形成された印刷回路基板の電場分布を表わす図面である。
図４の（ａ）は既存の垂直バイアコンタクト構造で電場の分布を表わしたしもので、図４の（ｂ）は本発明である斜行バイアコンタクト構造の電場の分布を表わしたものである。
図面を参照すれば、既存のバイアより本発明のバイアコンタクト構造で電場の強さが減少したことが表わされている。矢印に表示された部分では電場の滲み出しが減少していることが見られる。
図５は高周波損失が減少するかどうかを確認するために、拡散パラメーター（scattering parameter）値を周波数別に求めたグラフである。
周波数帯域は０〜１０ＧＨｚ帯域を対象として、Ｘ軸に表わし、拡散パラメーター値はＹ軸に対数スケールで表わした。既存バイアコンタクト構造が有する高周波損失値に比較して、本発明のバイアコンタクト構造では０〜１０ＧＨｚで平均的に２０ｄＢ以上減少できることがわかる。
図６から図７ｃまでは、本発明で提案した斜行バイアコンタクト構造が、印刷回路基板に適用された例である。
図６を参照すれば、印刷回路基板は銅箔積層版（ＣＣＬ；Copper Clad Laminate）６０１に斜めに加工された斜行バイアホール６０４が形成されており、斜行バイアホール６０４には導電性を付与するために銅鍍金層６０５が形成されている。
図７ａは、本発明の実施の形態によるＣＰＵやグラフィックチップセット（Graphic Chip Set）のような、高速製品のフリップチップボンディングパッケージ（Flip-Chip Bonding Package）が、斜行互い違いバイアを形成したＰＣＢマザーボード（Mother Board）に実装されたことを示す図面である。図７ｂは、本発明の他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行マイクロバイアを形成したＰＣＢマザーボードに実装されたことを示す図面である。図７ｃは、本発明のまた他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行積層バイアを形成したＰＣＢマザーボードに実装されたことを示す図面である。
図７ａでは互い違いバイア７５０が電力や信号流れに対して斜行して、鈍角を持つように形成されていて高周波損失を防止するように形成されている。
このような互い違いバイア７５０は、チップ７４０からＰＣＢマザーボード７００へ電力や信号が流れる場合に、斜行するように電力や信号が流れるようになり、高周波信号が印加される場合に損失を防止することができる。
そして、図７ｂではマイクロバイア７６０が電力や信号流れに対して斜行して、鈍角を持つように形成されていて高周波損失を防止するように形成されている。
また、図７ｃでは積層バイア７７０が電力や信号流れに対して斜行して、鈍角を持つように形成されていて高周波損失を防止するように形成されている。
一方、一般的にＰＣＢを製造する場合に、銅版に回路パターンを形成（Patterning）してＰＣＢの内層（Inner Layer）／外層（Out Layer）を形成するが、最近では高分子重合体（Polymer）と硝子纎維（Glass fiber）を利用して、光で信号を送受信することができる光導波路をＰＣＢに挿入するようになっている。これをＥＯＣＢ（Electro-Optical Circuit Board）という。
本発明で説明したバイアは通常的なバイアコンタクトに適用することができるが、ＥＯＣＢに使われる光バイアコンタクトにも適用可能である。
また、最近の移動通信端末は、高速および大容量のデータ通信だけではなく、携帯が容易なように小型化および軽量化が要求されている。
したがって移動通信端末機に使われる部品は、小型化および複合機能化が進展しており、関連部品はこれに対応するために低温共焼結セラミック（ＬＴＣＣ：Low Temperature Co-fired Ceramic）上に多数のベアチップ（Bare-Chip）を実装するＭＣＭ（Multi-Chip Module）化に急速に進んでいる。
このようなＬＴＣＣでは、８００ないし１０００℃位の低温でセラミックスと金属の同時塑性方法を利用して基板を形成する技術として、融点が低いガラスとセラミックスを混合して適当な誘電率を持つグリーンシーツ（Green Sheet）を形成させて、その上に導電性ペーストを印刷したのち、積層して基板を形成する。したがって、本発明で説明した斜行バイアコンタクト構造は、上記ＬＴＣＣを利用した基板に適用可能である。
上記に説明したように、斜行バイアコンタクト構造は印刷回路基板だけではなく、既存の垂直バイアコンタクト構造を持つ基板で高周波損失を減らすために使用可能である。
一方、本発明の詳細な説明では具体的な実施の形態に関して説明したが、本発明の範囲から脱しない限りさまざまな変形が可能のは勿論のことである。したがって、本発明の範囲は説明された実施の形態に限定されるものではないし、特許請求の範囲だけではなく、この特許請求の範囲と均等なものによって決められなければならない。
従来技術によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、ＰＣＢマザーボードに実装されたことを示す断面図である。 （ａ）は既存のバイアコンタクト構造を示す図、（ｂ）は本発明の斜行バイアコンタクト構造を示す図である。 （ａ）は既存の積層バイア形態の図、（ｂ）は本発明で提案した斜行積層バイアの形態の図である。 本発明の実施の形態による斜行バイアが形成された印刷回路基板やパッケージ一部分での電場分布を表わす図である。 本発明の実施の形態による斜行バイアが形成された印刷回路基板やパッケージの一部分に対する周波数別スケトリングパラメーター値を示す図である。 本発明の実施の形態による斜行バイアが形成された印刷回路基板やパッケージの断面図である。 本発明の実施の形態によるＣＰＵやグラフィックチップセットのような高速製品のフリップチップボンディングパッケージが斜行互い違いバイアを形成したＰＣＢマザーボードに実装されたことを示す図である。 本発明の実施の形態の他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行マイクロバイアを形成したＰＣＢマザーボードに実装されたことを示す図である。 本発明の実施の形態のまた他の実施例によるＣＰＵやグラフィックチップセットのような、高速製品のフリップチップボンディングパッケージが、斜行積層バイアを形成したＰＣＢマザーボードに実装されたことを示す図である。
符号の説明
１００ ＰＣＢマザーボード
１１０、７１０ ボールボンディング
１２０、７２０ フリップチップ基板
１３０、７３０ はんだバンプ（solder bump）
１４０、７４０ チップ
１５０ 電力や信号の経路
２００ａ、２００ｂ、２２０ａ、２２０ｂ 導体線
２１０ａ、２１０ｂ バイア
３００ａ、３００ｂ、３３０ａ、３３０ｂ 導体線
３１０ａ、３１０ｂ バイア
７５０ 互い違いバイア
７６０ マイクロバイア
７７０ 積層バイア

Claims (2)

  1. 絶縁層と多数の回路層およびバイアコンタクトを形成している印刷回路基板またはＩＣパッケージにおいて、回路層に対して斜行して信号および電力伝達方向に鈍角をなすようにバイアが形成されることを特徴とする印刷回路基板またはＩＣパッケージ。
  2. 斜行して、信号および電力の伝達方向に対して鈍角をなすように形成されたバイアを含む印刷回路基板またはＩＣパッケージ。
JP2004136399A 2003-12-24 2004-04-30 斜行バイアが形成された印刷回路基板およびパッケージ Pending JP2005191518A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096784A KR20050065038A (ko) 2003-12-24 2003-12-24 비수직 비아가 구비된 인쇄회로기판 및 패키지

Publications (1)

Publication Number Publication Date
JP2005191518A true JP2005191518A (ja) 2005-07-14

Family

ID=34698471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004136399A Pending JP2005191518A (ja) 2003-12-24 2004-04-30 斜行バイアが形成された印刷回路基板およびパッケージ

Country Status (6)

Country Link
US (1) US20050139390A1 (ja)
JP (1) JP2005191518A (ja)
KR (1) KR20050065038A (ja)
CN (1) CN1638611A (ja)
DE (1) DE102004012810A1 (ja)
TW (1) TW200522808A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188362A (ja) * 2008-02-08 2009-08-20 Japan Electronic Materials Corp セラミック積層基板およびその製造方法
US10827614B2 (en) 2018-09-19 2020-11-03 Kabushiki Kaisha Toshiba Printed circuit board

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7083425B2 (en) * 2004-08-27 2006-08-01 Micron Technology, Inc. Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7672140B2 (en) * 2008-01-22 2010-03-02 Tensolite LLC Circuit board configuration
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
CN102378485A (zh) * 2010-08-26 2012-03-14 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8304916B1 (en) * 2011-07-06 2012-11-06 Northrop Grumman Systems Corporation Half-through vias for suppression of substrate modes
TW201526310A (zh) * 2013-12-20 2015-07-01 Genesis Photonics Inc 發光二極體之封裝結構
CN105491792B (zh) * 2016-01-01 2018-12-11 广州兴森快捷电路科技有限公司 一种高速信号过孔结构与制作工艺
US9875958B1 (en) 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
CN109980345B (zh) * 2019-03-22 2021-04-09 中国电子科技集团公司第三十八研究所 一种片上天线及天线阵
US11888204B2 (en) 2022-05-09 2024-01-30 Nxp B.V. Low loss transmission line comprising a signal conductor and return conductors having corresponding curved arrangements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3977074A (en) * 1975-02-06 1976-08-31 General Motors Corporation Double sided printed circuit board and method for making same
JPH05259599A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd プリント配線板
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
US6499216B1 (en) * 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6245175B1 (en) * 1996-08-08 2001-06-12 Nitto Denko Corporation Anisotropic conductive film and production method thereof
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
US6465744B2 (en) * 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
CN1178232C (zh) * 1999-04-26 2004-12-01 松下电器产业株式会社 电子零件及无线终端装置
JP2001267449A (ja) * 2000-03-15 2001-09-28 Nec Corp Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188362A (ja) * 2008-02-08 2009-08-20 Japan Electronic Materials Corp セラミック積層基板およびその製造方法
US10827614B2 (en) 2018-09-19 2020-11-03 Kabushiki Kaisha Toshiba Printed circuit board

Also Published As

Publication number Publication date
KR20050065038A (ko) 2005-06-29
DE102004012810A1 (de) 2005-07-28
US20050139390A1 (en) 2005-06-30
TW200522808A (en) 2005-07-01
CN1638611A (zh) 2005-07-13

Similar Documents

Publication Publication Date Title
JP2005191518A (ja) 斜行バイアが形成された印刷回路基板およびパッケージ
US9711441B2 (en) Reduced PTH pad for enabling core routing and substrate layer count reduction
US12063735B2 (en) Electronic substrate having differential coaxial vias
US7663064B2 (en) High-speed flex printed circuit and method of manufacturing
US9326377B2 (en) Printed wiring board
US7800916B2 (en) Circuitized substrate with internal stacked semiconductor chips, method of making same, electrical assembly utilizing same and information handling system utilizing same
US7732913B2 (en) Semiconductor package substrate
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20080237884A1 (en) Packaging substrate structure
JP2009200189A (ja) 電子部品搭載型半導体チップ
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
KR20070043657A (ko) 저 인덕턴스 내장 커패시터 층 접속부의 디자인
TW202310695A (zh) 電路板及其製作方法與電子裝置
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
CN105323956A (zh) 布线基板
US8743557B2 (en) Printed wiring board
CN113678574B (zh) 一种共模抑制的封装装置和印制电路板
WO2014141607A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP2009010004A (ja) 積層プリント基板とその製造方法
JP5045599B2 (ja) 多層配線板および半導体デバイス
JP2017168606A (ja) パッケージ基板
JP2003297969A (ja) 多層配線板および半導体デバイス
JP2024162657A (ja) 配線基板及び配線基板の製造方法
TW202322665A (zh) 電路板結構
JP2003289121A (ja) 多層配線板および半導体デバイス

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070828