[go: up one dir, main page]

KR20050065038A - 비수직 비아가 구비된 인쇄회로기판 및 패키지 - Google Patents

비수직 비아가 구비된 인쇄회로기판 및 패키지 Download PDF

Info

Publication number
KR20050065038A
KR20050065038A KR1020030096784A KR20030096784A KR20050065038A KR 20050065038 A KR20050065038 A KR 20050065038A KR 1020030096784 A KR1020030096784 A KR 1020030096784A KR 20030096784 A KR20030096784 A KR 20030096784A KR 20050065038 A KR20050065038 A KR 20050065038A
Authority
KR
South Korea
Prior art keywords
printed circuit
vias
package
circuit board
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020030096784A
Other languages
English (en)
Inventor
김한
최봉규
서대철
김흥규
박상갑
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020030096784A priority Critical patent/KR20050065038A/ko
Priority to TW093105841A priority patent/TW200522808A/zh
Priority to DE102004012810A priority patent/DE102004012810A1/de
Priority to DE202004021310U priority patent/DE202004021310U1/de
Priority to CNA2004100319653A priority patent/CN1638611A/zh
Priority to JP2004136399A priority patent/JP2005191518A/ja
Priority to US10/875,916 priority patent/US20050139390A1/en
Publication of KR20050065038A publication Critical patent/KR20050065038A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

본 발명은 비아가 구비된 인쇄회로기판 및 패키지에 관한 것으로서, 특히 고주파에 대한 손실을 최소화할 수 있도록 구비된 비아구조에 관한 것이다.
또한, 본 발명은 다수의 절연층과 회로층을 구비하고 있는 인쇄회로기판 및 패키지의 회로층 평면에 대하여 비수직하고 신호라인에 대하여 둔각을 가지도록 형성된 비수직 비아를 구비하고 있는 것을 특징으로 하는 인쇄회로기판 및 IC패키지에 대한 것이다.

Description

비수직 비아가 구비된 인쇄회로기판 및 패키지{Printed circuit board and package having oblique via}
본 발명은 비아가 구비된 인쇄회로기판 및 패키지에 관한 것으로서, 특히 고주파에 대한 손실을 최소화할 수 있도록 비아를 인쇄회로기판 및 패키지의 회로층 평면에 대하여 비스듬하게 형성한 비수직 비아가 구비된 인쇄회로기판 및 패키지에 관한 것이다.
비아란 다층 인쇄회로기판 및 패키지의 층간 전기적 신호 연결 통로에 해당되며, 기본적으로 양면인쇄회로기판에서 윗면(Top Surface)과 아래면(Bottom Surface)의 배선을 연결하기 위한 것으로 일반적으로 홀을 가공하고 홀을 통하여 기판의 아래면과 윗면을 전기적으로 연결하기 위하여 홀의 내벽을 도금한다.
기존에는 기계적 드릴(Mechanical Drill)로 홀을 가공하였으나 근래에는 레이저 드릴을 이용하여 홀을 가공하고 있다.
비아의 종류로는 형태에 따라 전층을 완전히 관통하여 연결하는 PTH(Plated Through Hole)형태의 비아와 내부층 사이를 관통하여 연결하는 IVH(Interstitial via hole)형태의 비아가 있으며, 완전히 관통이 되지 않고 중간이 막힌 비아인 Buried via 혹은 Blind via가 있다.
또한, 100 마이크로 미터이하의 작은 직경을 가진 비아인 마이크로 비아, 구리로 비아홀 내부가 채워져 있는 copper fill형태의 비아, 비아 위에 비아가 수직으로 올려져 있는 스택비아 등이 있다.
종래의 IC 패키지나 인쇄회로기판에서 사용중인 비아의 구조는 비아의 종류와 상관없이 모두 회로층면과 수직을 이루고 있다.
따라서, PCB나 IC패키지 내에 임의의 한 곳에서 다른 곳으로 전력이나 신호를 전달하기 위해서는 전력이나 신호 경로가 여러번 직각으로 꺽인 도전선과 비아의 조합으로 형성된다.
도 1은 종래 기술에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)(120)가 PCB 메인보드(Mother Board)(100)에 실장된 것을 보여 준다.
도 1을 참조하면, PCB 마더 보드(100)에 전원공급선과 접지선이 내장되어 있으며, 볼 본딩(110)에 의해 플립칩 기판(120)이 PCB 마더 보드(100)에 접속되어 있고, 플립칩 기판(120)에는 솔더 범프(130)에 의해 칩(140)이 실장되어 있다.
그리고, 도 1에서는 마이크로 비아(160), 전력이나 신호 흐름에 있어서 계단 경로를 가지는 스태거드 비아(staggered via)(170), 다수의 마이크로 비아가 적층되어 있는 스택 비아(stacked via)(180)를 구비하고 있다.
도 1에서 알 수 있는 바와 같이 칩(140)에서 PCB 마더 보드(100)까지 전력이나 신호가 전달되기 위해서는 전력이나 신호 경로(150)가 여러번 직각으로 꺽인 도체선과 비아의 조합으로 형성되어 있다.
그리고, 이처럼 칩(140)에서 PCB 마더 보드(100)까지 전력이나 신호가 전달되기 위해서는 전력이나 신호 경로(150)가 여러번 직각으로 꺽인 도체선과 비아의 조합으로 형성되어 있는 이유는 종래의 비아 구조가 비아의 종류에 관계없이 신호라인에 수직인 구조를 이루고 있기 때문이다.
그러나, 칩(140)에서 PCB 마더 보드(100)까지 전력이나 신호가 전달되기 위해서는 도체선과 비아의 조합으로 형성되어 전력이나 신호 경로가 여러번 직각으로 꺽여 구성됨에 따라 디지털 신호의 고속화에 따라 발생되는 고주파 손실을 가져온다.
고주파 손실이란 전자회로에서 회로나 소자등을 고주파가 통과하면서 생기는 손실이다. 전자제품의 사용주파수가 점점 더 올라감에 따라 손실도 점점 더 증가하게 되어 신호 전달특성을 좋지 못하게 한다.
따라서, 높은 주파수에서 정상적으로 전력이나 신호의 전달하기 위해서는 IC 패키지(package)나 PCB에서 최대한 고주파 손실을 줄이는 것이 필수적이다. 예를 들면 현재 쓰이고 있는 CPU 는 2~3Ghz 대역에서 작동을 하는데 향후 보다 원활한 동작을 위해 10 Ghz ~20GHz대까지 필요에 따라서는 그 이상으로 작동 주파수가 높아질 전망이다.
이렇게 작동 주파수가 높아지게 되면 고주파 손실로 인해 기존의 비아구조를 가지고는 IC 패키지(package)나 PCB는 사용에 있어서 사용주파수 범위가 제한되게 된다.
또한 향후, 점점 더 많은 전자 제품에서 고주파를 사용하게 될 것이고, 더욱더 비아에서의 고주파 손실 절감에 대한 필요성이 증가될 것이다.
도면을 예로 들면 도 2(a), 도 3(a)에서 기존의 비아구조를 나타내었고. 도 4(a)에서는 기존의 비아구조에서 나타내지는 전자장의 분포를 색상으로 표현하였다.
아울러 도 5 에서는 기존의 비아구조가 0~10Ghz 대역에서 가지는 손실값을 S-parameters를 추출하여 나타내었다. 도 5 에서 S파라미터의 magnitude(db)는 log scale 로 "-" 값이 많아질수록 고주파 손실이 적어짐을 나타낸다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서 고주파에 대한 손실을 최소화할 수 있도록 비아구조를 제공하는 것을 목적으로 한다.
상기와 같은 목적을 달성하기 위한 본 발명은 절연층과 다수의 회로층을 구비하고 있는 인쇄회로기판이나 패키지에 있어서, 회로층면에 대하여 비수직하고 전력 및 신호전달용 도체선에 둔각을 가지도록 형성된 비수직 비아를 구비하고 있는 것을 특징한다.
또한, 본 발명은 인쇄회로기판상의 독립된 제1 및 제2 회로층에 자리잡고 있는 제1 및 제2 도전성 도체선간의 신호 전달 장치에 있어서, 회로층면에 대하여 비수직하고 신호라인에 둔각을 가지도록 형성된 비수직 비아를 이용한 것을 특징으로 하는 신호 전달 장치인 것을 특징으로 한다.
이제, 도 2 이하의 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 인쇄 회로 기판(PCB)의 상부면상에 형성된 도체선(200a, 200b)를 PCB의 하부면상에 형성된 도체선(220a, 220b)에 연결하는 비아(210a, 210b)의 구조를 보여주는 도면이다.
도 2(a)에서 기존의 via 구조는 도체선(220a, 220b)과 수직하게 연결된 구조를 보여준다. 이러한 구조는 종래기술에 언급한 것 같이 고주파손실의 주요원인이 되고 있다.
즉, 신호 및 전력전달통로의 급격한 형상변경은 형상변경부위에서의 전자기노이즈를 유발시키고, 신호 및 전력의 전달을 방해하게 된다. 이러한 효과는 특히 고주파로 갈수록 심해진다. 이러한 관점에서 도 2 (b)에서 본 발명인 개선된 via 구조를 보여주고 있다.
개선된 via 구조에서는 고주파의 흐름을 원활하게 이루어지도록 비스듬하게 형성함으로써 기존 via구조에 비해 고주파에서의 손실이 감소시켰다.
도 3은 스택(Stack)된 다층인쇄회로기판에서 비아(via)의 구조를 보여주고 있다.
도 3(a)은 종래의 다층인쇄회로기판에서의 스택(stack)된 비아 구조를 나타내고 있으며, 단층인쇄회로기판에 비아(via)를 수직하게 형성하여 이를 정렬한 후 스택(Stack)한 구조를 보여 주고 있다.
특히 도3(a)에서 볼수있는 구조는 다층에서 비아들의 형상이 수직으로 되어 있고 이를 엇갈리게 해서 연결한 모습을 볼 수 있다. 이러한 구조는 단층의 비아들이 기본적으로 수직을 이루기 때문에 고주파 손실의 감소의 한계가 있다.
도 3(b)는 본 발명의 일실시예인 인쇄 회로 기판(PCB)의 상부면상에 형성된 도체선(300b)을 PCB의 하부면상에 형성된 도체선(330b)에 연결하는 다층의 도전성 비아(310b)의 구조이다.
이 구조는 기본적으로 수직비아를 사용하지 않고 비스듬하게 비아를 형성한후 스택(Stack) 하였기 때문에 고주파 손실감소에 효과적이다.
도 4 는 비아가 구비된 인쇄회로기판의 전기장 분포를 나타내는 도면이다.
도 4 (a)는 기존의 수직비아구조에서 전기장의 분포를 색상으로 나타낸것이고, 도 4(b)는 본 발명인 비스듬한 비아구조의 전기장의 분포를 색상으로 나타낸것이다.
도면을 참조하면, 기존의 비아보다 제안된 비아 구조에서 전기장 세기가 감소한 것을 나타내고 있으며, 화살표로 표시된 부분에서는 필드의 분출이 감소함을 볼 수 있다.
도 5은 고주파 손실을 줄여 주는지를 확인하기 위해 스캐터링 파라미터(scattering parameter)값을 주파수별로 구한 그래프이다.
주파수 대역은 0~10GHz 대역을 대상으로 X축으로 나타내었고 스캐터링 파라미터 값은 Y축에 로그 스캐일로 나타내었다. 기존 비아구조가 갖는 고주파 손실 값보다 본 발명에서 제안된 비아구조가 0~10GHz에서 평균적으로 20dB이상 줄일 수 있음을 알 수 있다.
도 6 에서 도 7 까지는 본 발명에서 제안한 비스듬한 비아구조가 인쇄회로기판에 적용된 예를 들었다.
도 6를 참조하면, 인쇄회로기판은 동박 적층판(CCL;Copper Clad Laminate)(601)에 비스듬히 가공된 비수직 비아(604)를 구비하고 있으며, 구비된 비수직 비아(604)에는 도전성을 부여하기 위해 동도금층(605)이 형성되어 있다.
도 7의 (a)는 본 발명의 일실시예에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 비수직 스태거드 비아를 구비한 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이고, 도 7의 (b)는 본 발명의 다른 실시예에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 비수직 마이크로 비아를 구비한 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이며, 도 7의 (c)는 본 발명의 또 다른 실시예에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 비수직 스택 비아를 구비한 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이다.
도 7의 (a)에서는 스태거드 비아(750)가 전력이나 신호 흐름에 대하여 비수직하고, 둔각을 가지도록 형성되어 있어 고주파 손실을 방지하도록 구현되어 있다.
이러한 스태거드 비아(750)는 칩(740)으로부터 PCB 마더 보드(700)로 전력이나 신호가 흐르는 경우에 비수직하게 전력이나 신호가 흐르게 되어 고주파 신호가 인가되는 경우에 손실을 방지할 수가 있다.
그리고, 도 7의 (b)에서는 마이크로 비아(760)가 전력이나 신호 흐름에 대하여 비수직하고, 둔각을 가지도록 형성되어 있어 고주파 손실을 방지하도록 구현되어 있다.
또한, 도 7의 (c)에서는 스택 비아(770)가 전력이나 신호 흐름에 대하여 비수직하고 둔각을 가지도록 형성되어 있어 고주파 손실을 방지하도록 구현되어 있다.
한편, 일반적으로 PCB를 제조할 경우, 구리판에 회로 패턴을 형성(Patterning)하여 PCB의 내층(Inner Layer)/외층(Out Layer)을 형성하였으나, 최근 고분자 중합체(Polymer)와 유리 섬유(Glass fiber)를 이용하여 빛으로 신호를 송수신할 수 있는 광도파로를 PCB에 삽입하게 되었으며, 이를 EOCB(Electro-Optical Circuit Board)라고 한다.
본발명에서 설명한 비아는 통상적인 비아에 적용할 수 있지만, EOCB(Electro-Optical Circuit Board)에 사용되는 광비아에도 적용가능하다.
또한, 최근 이동 통신 단말기는 고속 및 대용량의 데이터 통신뿐만 아니라 휴대가 용이하도록 소형화 및 경량화가 요구되고 있다.
따라서 이동 통신 단말기에 사용되는 부품은 초소형화 및 복합 기능화로 전개되고 있으며 관련 부품은 이에 대응하기 위해 LTCC상에 다중의 베어칩(Bare-Chip)을 실장하는 MCM 화로 급속히 진전되고 있다.
이와 같은 LTCC는 800 내지 1000℃ 정도의 저온에서 세라믹과 금속의 동시 소성 방법을 이용하여 기판을 형성하는 기술로써, 녹는점이 낮은 글라스와 세라믹이 혼합되어 적당한 유전율을 가는 그린 시트(Green Sheet)를 형성시키고 그 위에 도전성 페이스트를 인쇄후 적층하여 기판을 형성하게 되는데 본 발명에서 설명한 비스듬한 비아 구조는 상기 LTCC를 이용한 기판에 이용가능하다.
상기에 설명한 것 같이 비스듬한 비아구조는 인쇄회로기판뿐만이 아니라 기존의 수직비아구조를 갖는 기판에서 고주파손실을 줄이기 위해 사용가능하다.
상기와 같은 본 발명에 따르면, 디지털 신호의 고속화에 따라 발생하는 고주파에서의 신호장애 문제를 해결할 수 있도록 하는 효과가 있다.
또한, 본 발명에 따르면, 비아구조를 채용하고 있는 IC 패키지나 PCB등의 기판에서 비아에서 발생되고 있는 고주파 손실을 감소시켜 향후 고주파대역에서의 신호전달을 개선할 수 있도록 하는 효과가 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
도 1은 종래 기술에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이다.
도 2의 (a)는 기존의 비아 형태이고, 도 2의 (b)는 본 발명에서 제안한 비수직 비아의 형태이다.
도 3의 (a)는 기존의 스택 비아 형태이고, 도 3의 (b)는 본 발명에서 제안한 비수직 스택 비아의 형태이다.
도 4는 본 발명의 일실시예에 따른 비수직 비아가 구비된 인쇄회로기판이나 패키지 일부분에서의 전기장 분포를 나타내는 도면이다.
도 5는 본 발명의 일실시예에 따른 비수직 비아가 구비된 인쇄회로기판이나 패키지의 일부분에 대한 주파수별 스캐터링 파라미터값을 보여주는 도면이다.
도 6은 본 발명의 일실시예에 따른 비수직 비아가 구비된 인쇄회로기판이나 패키지의 단면도이다.
도 7의 (a)는 본 발명의 일실시예에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 비수직 스태거드 비아를 구비한 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이고, 도 7의(b)는 본 발명의 다른 실시예에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 비수직 비아를 구비한 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이며, 도 7의 (c)는 본 발명의 또 다른 실시예에 따른 CPU나 그래픽 칩 셋(Graphic Chip Set)과 같은 고속 제품의 플립칩 본딩 패키지(Flip-Chip Bonding Package)가 비수직 스택 비아를 구비한 PCB 메인보드(Mother Board)에 실장된 것을 보여 주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
200a, 200b, 220a, 220b : 도체선 210a, 210b : 비아
300a, 300b, 330a, 330b : 도체선 310a, 310b : 비아
750 : 스태거드 비아 760 : 마이크로 비아
770 : 스택 비아

Claims (2)

  1. 절연층과 다수의 회로층 및 비아를 구비하고 있는 인쇄회로기판이나 IC패키지에 있어서,
    회로층에 대하여 비수직하고 신호 및 전력전달 방향에 둔각을 가지도록 형성된 비아를 구비하고 있는 것을 특징으로 하는 인쇄회로기판이나 IC패키지.
  2. 비수직이고, 신호나 전력의 진행방향에 대해 둔각을 가지도록 형성된
    비아를 포함하는 인쇄회로기판이나 IC 패키지
KR1020030096784A 2003-12-24 2003-12-24 비수직 비아가 구비된 인쇄회로기판 및 패키지 Ceased KR20050065038A (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030096784A KR20050065038A (ko) 2003-12-24 2003-12-24 비수직 비아가 구비된 인쇄회로기판 및 패키지
TW093105841A TW200522808A (en) 2003-12-24 2004-03-05 Printed circuit board and package having oblique vias
DE102004012810A DE102004012810A1 (de) 2003-12-24 2004-03-16 Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten
DE202004021310U DE202004021310U1 (de) 2003-12-24 2004-03-16 Gedruckte Leiterplatte und Aufbau mit schrägen Durchkontakten
CNA2004100319653A CN1638611A (zh) 2003-12-24 2004-03-31 具有倾斜通孔的印刷电路板及封装
JP2004136399A JP2005191518A (ja) 2003-12-24 2004-04-30 斜行バイアが形成された印刷回路基板およびパッケージ
US10/875,916 US20050139390A1 (en) 2003-12-24 2004-06-23 Printed circuit board and package having oblique vias

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096784A KR20050065038A (ko) 2003-12-24 2003-12-24 비수직 비아가 구비된 인쇄회로기판 및 패키지

Publications (1)

Publication Number Publication Date
KR20050065038A true KR20050065038A (ko) 2005-06-29

Family

ID=34698471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096784A Ceased KR20050065038A (ko) 2003-12-24 2003-12-24 비수직 비아가 구비된 인쇄회로기판 및 패키지

Country Status (6)

Country Link
US (1) US20050139390A1 (ko)
JP (1) JP2005191518A (ko)
KR (1) KR20050065038A (ko)
CN (1) CN1638611A (ko)
DE (1) DE102004012810A1 (ko)
TW (1) TW200522808A (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7672140B2 (en) * 2008-01-22 2010-03-02 Tensolite LLC Circuit board configuration
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
JP2009188362A (ja) * 2008-02-08 2009-08-20 Japan Electronic Materials Corp セラミック積層基板およびその製造方法
US8476538B2 (en) * 2010-03-08 2013-07-02 Formfactor, Inc. Wiring substrate with customization layers
CN102378485A (zh) * 2010-08-26 2012-03-14 鸿富锦精密工业（深圳）有限公司 印刷电路板
US8304916B1 (en) * 2011-07-06 2012-11-06 Northrop Grumman Systems Corporation Half-through vias for suppression of substrate modes
TW201526310A (zh) * 2013-12-20 2015-07-01 Genesis Photonics Inc 發光二極體之封裝結構
CN105491792B (zh) * 2016-01-01 2018-12-11 广州兴森快捷电路科技有限公司 一种高速信号过孔结构与制作工艺
US9875958B1 (en) 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
US11160163B2 (en) 2017-11-17 2021-10-26 Texas Instruments Incorporated Electronic substrate having differential coaxial vias
JP7134803B2 (ja) 2018-09-19 2022-09-12 株式会社東芝 プリント基板
CN109980345B (zh) * 2019-03-22 2021-04-09 中国电子科技集团公司第三十八研究所 一种片上天线及天线阵
US11888204B2 (en) 2022-05-09 2024-01-30 Nxp B.V. Low loss transmission line comprising a signal conductor and return conductors having corresponding curved arrangements

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3977074A (en) * 1975-02-06 1976-08-31 General Motors Corporation Double sided printed circuit board and method for making same
JPH05259599A (ja) * 1992-03-13 1993-10-08 Matsushita Electric Works Ltd プリント配線板
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5585675A (en) * 1994-05-11 1996-12-17 Harris Corporation Semiconductor die packaging tub having angularly offset pad-to-pad via structure configured to allow three-dimensional stacking and electrical interconnections among multiple identical tubs
US6499216B1 (en) * 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6245175B1 (en) * 1996-08-08 2001-06-12 Nitto Denko Corporation Anisotropic conductive film and production method thereof
JP3629348B2 (ja) * 1997-04-16 2005-03-16 新光電気工業株式会社 配線基板
US6465744B2 (en) * 1998-03-27 2002-10-15 Tessera, Inc. Graded metallic leads for connection to microelectronic elements
US6191487B1 (en) * 1998-04-23 2001-02-20 Minco Technology Labs, Inc. Semiconductor and flip chip packages and method having a back-side connection
CN1178232C (zh) * 1999-04-26 2004-12-01 松下电器产业株式会社 电子零件及无线终端装置
JP2001267449A (ja) * 2000-03-15 2001-09-28 Nec Corp Ｌｓｉパッケ−ジ及びそれに用いる内部接続工法
US6774315B1 (en) * 2000-05-24 2004-08-10 International Business Machines Corporation Floating interposer
US6332782B1 (en) * 2000-06-19 2001-12-25 International Business Machines Corporation Spatial transformation interposer for electronic packaging
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device

Also Published As

Publication number Publication date
DE102004012810A1 (de) 2005-07-28
CN1638611A (zh) 2005-07-13
TW200522808A (en) 2005-07-01
US20050139390A1 (en) 2005-06-30
JP2005191518A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
KR20050065038A (ko) 비수직 비아가 구비된 인쇄회로기판 및 패키지
US9110234B2 (en) Optical module and optical wiring board
US9326377B2 (en) Printed wiring board
KR101074529B1 (ko) 고주파수 애플리케이션에 대한 관통 접속부를 포함하는다층 인쇄 회로 기판
JP6879925B2 (ja) 高速通信のための集積導波管を有するパッケージ構造、半導体ウエハおよび導波管
US7663064B2 (en) High-speed flex printed circuit and method of manufacturing
US7453143B2 (en) High speed electronics interconnect and method of manufacture
US8111954B2 (en) Module substrate including optical transmission mechanism and method of producing the same
US10818572B2 (en) Integrated circuit chip packaging including a heat sink topped cavity
EP3547363B1 (en) Electronic assembly and electronic system with impedance matched interconnect structures
TWI835074B (zh) 電路板及其製作方法與電子裝置
JP2022532558A (ja) フラットワイヤ銅垂直送出マイクロ波相互接続法
US6992255B2 (en) Via and via landing structures for smoothing transitions in multi-layer substrates
US20220346236A1 (en) Printed circuit board
US20050174190A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
US12177965B2 (en) Component carrier and method of manufacturing a component carrier
US20100244274A1 (en) Wiring board
CN113707638A (zh) 基板结构及其制法
US12300621B2 (en) Hybrid integrated circuit package
EP4312470A1 (en) Component carrier with signal conductive element and shielding conductive structure
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device
US20230268256A1 (en) Electronic package structure and manufacturing method thereof
JP5045599B2 (ja) 多層配線板および半導体デバイス
KR20250106713A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20240100898A (ko) 안테나 기판 및 이를 포함하는 안테나 패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031224

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051019

Patent event code: PE09021S01D

AMND Amendment
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060406

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060921

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060406

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20051019

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20061020

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20060921

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20070627

Appeal identifier: 2006101009365

Request date: 20061020

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20061115

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20061020

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20051215

Patent event code: PB09011R02I

B601 Maintenance of original decision after re-examination before a trial
E801 Decision on dismissal of amendment
PB0601 Maintenance of original decision after re-examination before a trial

Comment text: Report of Result of Re-examination before a Trial

Patent event code: PB06011S01D

Patent event date: 20061212

PE0801 Dismissal of amendment

Patent event code: PE08012E01D

Comment text: Decision on Dismissal of Amendment

Patent event date: 20061212

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20061115

Patent event code: PE08011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20051215

J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20061020

Effective date: 20070627

PJ1301 Trial decision

Patent event code: PJ13011S01D

Patent event date: 20070627

Comment text: Trial Decision on Objection to Decision on Refusal

Appeal kind category: Appeal against decision to decline refusal

Request date: 20061020

Decision date: 20070627

Appeal identifier: 2006101009365