CN113678574B - 一种共模抑制的封装装置和印制电路板 - Google Patents

Abstract

一种共模抑制的封装装置，涉及封装装置中传输差分信号时共模噪声的抑制。该封装装置包括基板，以及设置于基板中的电源层或地层、一对传输差分信号的信号过孔和第一共模抑制过孔，其中该第一共模抑制过孔设置于上述一对信号过孔之间，且第一共模抑制过孔的至少一部分与上述一对信号过孔位于同一水平面。第一共模抑制过孔的一端与上述电源层或地层电连接，除这一段以外的其他部分与其周围的介质绝缘。上述第一共模抑制过孔在共模信号产生的电场中形成谐振回路，从而抑制共模信号，其加工工艺简单，无需额外的滤波走线，有利于节省封装装置的物理空间，降低成本。

Description

一种共模抑制的封装装置和印制电路板

技术领域

本申请涉及半导体领域，尤其涉及共模噪声抑制领域。

背景技术

对于速率为Gbps数量级的数据，业界通常采用差分信号传输技术来提高信号对噪声的免疫力，同时抑制时钟错位。与单根互联线相比，差分互联线具有优良的抗噪性能、对返回路径不连续的鲁棒性以及电磁干扰对消特性。基于上述特性，差分互联线被广泛地应用于高速链路基础标准中。

差分互联线上所传输的信号不仅包含差分信号，还包含共模信号(即共模噪声)，其中差分信号指差分互联线这两根信号线之间的信号差值，共模信号指上述两根信号线对地的噪声，通过差分互联线上两个差分信号的平均电压来表示。在实际应用中，差分互联线的驱动器偏离理想状态会导致差分互联线上所传输的信号在时间上有偏差错位。此外，线长差异、刻蚀变化、临近效应、走线弯曲等因素会造成差分互联线的不对称，从而产生共模噪声，进而使高速电路系统出现信号完整性、电源完整性和电磁干扰的问题。

图1为现有技术中一种抑制共模噪声的封装装置100的信号层示意图。该封装装置100包括平行设置于封装装置100中信号层的一对差分信号线(差分互联线)，即正差分线120和负差分线130。滤波走线140设置于上述两条差分信号线之间，其长度为需要滤除的噪声对应的波长的1/2。该滤波走线140的中点还设置有接地过孔150，用于与封装装置100的参考地平面相连。在设置滤波走线140的区域，正差分线120和负差分线130之间的间距变宽，以提供滤波走线140的布线空间。图1所示的封装装置100虽然在一定频带内具有良好的滤波特性，但对加工工艺的控制要求较高，且滤波走线140和接地过孔150占用大量物理空间，不利于封装装置100的小型化。

发明内容

本申请的实施例提供了一种共模抑制的封装装置，可以用于解决抑制该封装装置中共模噪声而产生的加工工艺复杂、浪费物理空间、成本过高的问题。

为了清楚地描述本申请实施例，以下对部分术语进行解释：

平面层(planes)：在本申请中指封装装置或印制电路板(Printed CircuitBoard，PCB)中的电源层或地层，可以设置于表面层或中间层。

信号层(signal layers)：在本申请中指封装装置或PCB中用于布置信号走线的层，也可以用于设置元件。

反焊盘(anti-pad)：反焊盘为在某一信号层或平面层中，将过孔周围挖空以形成一个空的区域，从而使得过孔与周围的导电介质绝缘。

第一方面，在本申请的实施例中提供一种共模抑制的封装装置，该封装装置包括基板，以及设置于基板中的第一平面层、第一信号过孔、第二信号过孔和第一共模抑制过孔，该第一平面层可以是地层或者电源层。其中，上述第一信号过孔和第二信号过孔为差分信号过孔，用于传输差分信号。第一共模抑制过孔设置于第一信号过孔和第二信号过孔之间，具体来说，第一共模抑制过孔的第一端与第一平面层电连接，除上述第一端的其他部分与其周围的介质绝缘，且第一共模抑制过孔的至少一部分分别与上述两个信号过孔位于同一水平面。上述第一共模抑制过孔的第一端可以理解为第一共模抑制过孔与第一平面层相交的部分。上述第一共模抑制过孔的其他部分周围的介质可以理解为，该过孔除了第一端以外其他部分所穿过的电源层、地层、信号层或者是绝缘材料。其中，上述介质可以是这些电源层、地层或信号层上设置的导线或者绝缘材料，也可以是各布线层之间的绝缘材料。在第一共模抑制过孔满足上述位置关系时，其位于差分信号过孔中的共模信号形成的电场中，因此可以对该共模信号进行抑制。上述基板可以为采用无源硅片实现的中介层(interposer)。

第一信号过孔和第二信号过孔中传输的共模信号形成电场，而第一共模抑制过孔在上述电场中形成谐振回路，从而激发上述共模信号的谐振特性，在保留差分信号的同时抑制了共模信号。通过第一共模抑制过孔来抑制共模信号，对封装装置的加工工艺要求较为简单，且无需额外的滤波走线，节省了物理空间，且降低成本。

在一种可能的实施方式中，上述封装装置还包括第二共模抑制过孔。与第一共模抑制过孔类似，为了使得第二共模抑制过孔位于差分信号过孔中的共模信号形成的电场中，第二共模抑制过孔设置于第一信号过孔和第二信号过孔之间，且第二共模抑制过孔的第一端与第一平面层电连接，除第一端的其他部分与其周围的介质绝缘。第二共模抑制过孔的至少一部分分别与上述两个信号过孔位于同一水平面。上述第二共模抑制过孔的第一端可以理解为第二共模抑制过孔与第一平面层相交的部分。上述第二共模抑制过孔的其他部分周围的介质可以理解为，该过孔除了第一端以外其他部分所穿过的电源层、地层、信号层或者是绝缘材料。其中，上述介质可以是这些电源层、地层或信号层上设置的导线或者绝缘材料，也可以是各布线层之间的绝缘材料。此外，第一共模抑制过孔和第二共模抑制过孔分别设置于第一虚拟平面的两侧，该第一虚拟平面为穿过上述两个信号过孔的中轴线形成的平面。由于设置于第一虚拟平面两侧的两个共模抑制过孔均位于共模信号形成的电场中，因此可以对共模信号形成更好的抑制作用。

在一种可能的实施方式中，上述第一共模抑制过孔和第二共模抑制过孔均可以通过对封装装置中接地过孔或电源过孔进行背钻得到。对封装装置中现有的接地过孔或电源过孔直接进行背钻可以得到上述共模抑制过孔，简化了加工工艺，使得封装装置的成本可以进一步降低。

在一种可能的实施方式中，上述第一共模抑制过孔的中轴线和上述第二共模抑制过孔的中轴线均位于第二虚拟平面上，该第二虚拟平面为第一信号过孔和第二信号过孔的对称虚拟平面。对于差分信号形成的电场，上述第二虚拟平面为零电位平面，即可以看作虚拟地平面。将上述共模抑制过孔的中轴线设置于第二虚拟平面上，使得共模抑制过孔不会对差分信号的传输造成影响，从而只对共模信号进行抑制。

在一种可能的实施方式中，上述第一共模抑制过孔和第二共模抑制过孔关于上述第一虚拟平面对称。将上述共模抑制过孔关于第一虚拟平面对称设置，可以对共模信号形成更好的抑制作用。

在一种可能的实施方式中，封装装置还包括第二平面层，且第一共模抑制过孔和第二共模抑制过孔分别穿过该第二平面层。其中，第一共模抑制过孔和第二共模抑制过孔分别通过设置于第二平面层上的第一反焊盘与第二平面层保持隔离，第二平面层为地层或电源层。上述共模抑制过孔通过反焊盘与基板中的其他平面层保持隔离，使得共模抑制过孔具有与共模信号的频率匹配的有效长度，以形成有效的谐振回路。

在一种可能的实施方式中，上述第一平面层和第二平面层均为地层，且封装装置还包括设置于基板中的接地过孔，其中：该接地过孔与第一平面层和第二平面层电连接。封装装置还可以包括接地过孔，且该接地过孔和上述共模抑制过孔互不影响。

在一种可能的实施方式中，所述封装装置还包括信号层，其中第一信号过孔和第二信号过孔的一端分别与该信号层电连接，第一共模抑制过孔和第二共模抑制过孔分别穿过该信号层，且分别通过设置于该信号层上的第三反焊盘与信号层保持隔离。上述共模抑制过孔通过反焊盘与基板中的其他信号层保持隔离，使得共模抑制过孔具有与共模信号的频率匹配的有效长度，以形成有效的谐振回路。

在一种可能的实施方式中，封装装置还包括设置于基板一侧的裸片die和第一金属连接件，上述裸片通过第一金属连接件与第一信号过孔、第二信号过孔和第一平面层电连接。上述封装装置与裸片电连接，以将封装装置中的信号传输至裸片并进行处理。

在一种可能的实施方式中，上述封装装置还包括设置于基板一侧的第二金属连接件，封装装置通过该第二金属连接件与印制电路板PCB形成电连接。上述封装装置与PCB电连接，以将封装装置中的信号通过该PCB传输至与PCB连接的其他电路中。

第二方面，在本申请的实施例中提供一种共模抑制的印制电路板PCB，该PCB包括基板，以及设置于基板中的第一平面层、第一信号过孔、第二信号过孔和第一共模抑制过孔，该第一平面层可以是地层或者电源层。其中，上述第一信号过孔和第二信号过孔为差分信号过孔，用于传输差分信号。第一共模抑制过孔设置于第一信号过孔和第二信号过孔之间，具体来说，第一共模抑制过孔的第一端与第一平面层电连接，除上述第一端的其他部分与其周围的介质绝缘，且第一共模抑制过孔的至少一部分分别与上述两个信号过孔位于同一水平面。上述第一共模抑制过孔的第一端可以理解为第一共模抑制过孔与第一平面层相交的部分。上述第一共模抑制过孔的其他部分周围的介质可以理解为，该过孔除了第一端以外其他部分所穿过的电源层、地层、信号层或者是绝缘材料。其中，上述介质可以是这些电源层、地层或信号层上设置的导线或者绝缘材料，也可以是各布线层之间的绝缘材料。在第一共模抑制过孔满足上述位置关系时，其位于差分信号过孔中的共模信号形成的电场中，因此可以对该共模信号进行抑制。上述基板可以为采用覆铜箔层压板实现的PCB。

第一信号过孔和第二信号过孔中传输的共模信号形成电场，而第一共模抑制过孔在上述电场中形成谐振回路，从而激发上述共模信号的谐振特性，在保留差分信号的同时抑制了共模信号。通过第一共模抑制过孔来抑制共模信号，对PCB的加工工艺要求较为简单，且无需额外的滤波走线，节省了物理空间，且降低成本。

在一种可能的实施方式中，上述PCB还包括第二共模抑制过孔。与第一共模抑制过孔类似，为了使得第二共模抑制过孔位于差分信号过孔中的共模信号形成的电场中，第二共模抑制过孔设置于第一信号过孔和第二信号过孔之间，且第二共模抑制过孔的第一端与第一平面层电连接，除第一端的其他部分与其周围的介质绝缘。第二共模抑制过孔的至少一部分分别与上述两个信号过孔位于同一水平面。上述第二共模抑制过孔的第一端可以理解为第二共模抑制过孔与第一平面层相交的部分。上述第二共模抑制过孔的其他部分周围的介质可以理解为，该过孔除了第一端以外其他部分所穿过的电源层、地层、信号层或者是绝缘材料。其中，上述介质可以是这些电源层、地层或信号层上设置的导线或者绝缘材料，也可以是各布线层之间的绝缘材料。此外，第一共模抑制过孔和第二共模抑制过孔分别设置于第一虚拟平面的两侧，该第一虚拟平面为穿过上述两个信号过孔的中轴线形成的平面。由于设置于第一虚拟平面两侧的两个共模抑制过孔均位于共模信号形成的电场中，因此可以对共模信号形成更好的抑制作用。

在一种可能的实施方式中，上述第一共模抑制过孔和第二共模抑制过孔均可以通过对PCB中接地过孔或电源过孔进行背钻得到。对PCB中现有的接地过孔或电源过孔直接进行背钻可以得到上述共模抑制过孔，简化了加工工艺，使得PCB的成本可以进一步降低。

在一种可能的实施方式中，上述第一共模抑制过孔的中轴线和上述第二共模抑制过孔的中轴线均位于第二虚拟平面上，该第二虚拟平面为第一信号过孔和第二信号过孔的对称虚拟平面。对于差分信号形成的电场，上述第二虚拟平面为零电位平面，即可以看作虚拟地平面。将上述共模抑制过孔的中轴线设置于第二虚拟平面上，使得共模抑制过孔不会对差分信号的传输造成影响，从而只对共模信号进行抑制。

在一种可能的实施方式中，上述第一共模抑制过孔和第二共模抑制过孔关于上述第一虚拟平面对称。将上述共模抑制过孔关于第一虚拟平面对称设置，可以对共模信号形成更好的抑制作用。

在一种可能的实施方式中，PCB还包括第二平面层，且第一共模抑制过孔和第二共模抑制过孔分别穿过该第二平面层。其中，第一共模抑制过孔和第二共模抑制过孔分别通过设置于第二平面层上的第一反焊盘与第二平面层保持隔离，第二平面层为地层或电源层。上述共模抑制过孔通过反焊盘与基板中的其他平面层保持隔离，使得共模抑制过孔具有与共模信号的频率匹配的有效长度，以形成有效的谐振回路。

在一种可能的实施方式中，上述第一平面层和第二平面层均为地层，且PCB还包括设置于基板中的接地过孔，其中：该接地过孔与第一平面层和第二平面层电连接。PCB还可以包括接地过孔，且该接地过孔和上述共模抑制过孔互不影响。

在一种可能的实施方式中，所述PCB还包括信号层，其中第一信号过孔和第二信号过孔的一端分别与该信号层电连接，第一共模抑制过孔和第二共模抑制过孔分别穿过该信号层，且分别通过设置于该信号层上的第三反焊盘与信号层保持隔离。上述共模抑制过孔通过反焊盘与基板中的其他信号层保持隔离，使得共模抑制过孔具有与共模信号的频率匹配的有效长度，以形成有效的谐振回路。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。

图1为现有技术中一种抑制共模噪声的封装装置。

图2a为本申请实施例中一种封装装置的剖面示意图；

图2b为本申请实施例中一种封装装置的俯视图。

图3a为本申请实施例中一种封装装置的背钻剖面示意图；

图3b为本申请实施例中另一种封装装置的背钻剖面示意图。

图4为被本申请实施例中另一种封装装置的俯视图。

图5a为本申请实施例中一种封装装置的共模信号产生的电场图；

图5b为本申请实施例中一种封装装置的差分信号产生的电场图。

图6为本申请实施例中一种更为具体的封装装置的剖面示意图。

图7为本申请实施例中另一种更为具体的封装装置的剖面示意图。

图8为本申请实施例中一种封装装置的共模插损仿真图。

图9为本申请实施例中一种印制电路板的剖面示意图。

附图标记说明：封装装置200；基板210；第一平面层220；第一过孔222；第二平面层224；第三平面层226；第一信号过孔230；第二信号过孔232；第一信号层234；第一共模抑制过孔240；第二共模抑制过孔242；第一反焊盘246；第二反焊盘248；裸片250；第一金属连接件252；第二金属连接件254；印制电路板256。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

如图2a所示的是本申请提供的一种共模抑制的封装装置200的剖面示意图。该封装装置200包括基板210，以及设置于基板210中的第一信号层234、第一平面层220、第一信号过孔230、第二信号过孔232和第一共模抑制过孔240。第一信号过孔230和第二信号过孔232为差分信号过孔，用于传输差分信号。第一信号过孔230和第二信号过孔232的一端可以分别与设置于基板210中的第一信号层234电连接，另一端与其他信号层电连接，或者与封装装置200外部的电路电连接，例如与外部的PCB(Printed Circuit Board，印制电路板)电连接，或者与裸片(die)电连接。第一共模抑制过孔240设置于上述第一信号过孔230和第二信号过孔232之间，且第一共模抑制过孔240的第一端与上述第一平面层220电连接，除上述第一端的其他部分与其周围的介质绝缘。上述第一共模抑制过孔240的第一端可以理解为第一共模抑制过孔240与第一平面层220相交的部分。上述第一共模抑制过孔240的其他部分周围的介质可以理解为，该过孔除了第一端以外其他部分所穿过的电源层、地层、信号层或者是绝缘材料。其中，上述介质可以是这些电源层、地层或信号层上设置的导线或者绝缘材料，也可以是各布线层之间的绝缘材料。在如图2a所示的封装装置200中，第一共模抑制过孔240除第一端的其他部分周围的介质可以理解为，该第一共模抑制过孔240所穿过的部分基板210。此外，第一共模抑制过孔240在垂直方向(即沿着过孔方向)的至少一部分分别与第一信号过孔230和第二信号过孔232位于同一水平面，即，至少有一个垂直于上述过孔方向的虚拟平面同时截断上述两个共模抑制过孔和上述两个信号过孔。上述第一平面层220可以为提供参考地的地层，或为提供工作电压的电源层。

第一信号过孔230和第二信号过孔232中除了存在差分信号，还存在共模信号(即共模噪声)，且上述差分信号和共模信号分别产生不同的电场。由于第一共模抑制过孔240设置在第一信号过孔230和第二信号过孔232之间，且其第一端与平面层电连接而其他部分与周围的介质绝缘，因此第一共模抑制过孔240在上述共模信号产生的电场中形成谐振回路，从而激发第一信号过孔230和第二信号过孔232中共模信号的谐振特性，在保留差分信号的同时抑制共模信号。相比于现有技术中通过滤波走线且额外打接地过孔的方式实现共模抑制，本申请通过第一共模抑制过孔240来抑制共模噪声，对加工工艺的要求较为简单，且无需额外的滤波走线，因此节省了封装装置200的物理空间，有利于其小型化，同时降低了其制造成本。

需要注意的是，上述第一共模抑制过孔240仅有第一端与上述第一平面层电连接，其他部分均与过孔周围的信号层、平面层或其他导电介质隔离。上述信号过孔和共模抑制过孔可以分别为通孔、盲孔或埋孔。在一种实施方式中，上述第一平面层220可以为封装装置200的第一层，即设置于封装装置200的其中一个表面，上述第一共模抑制过孔240可以为通孔，即长度与封装装置200相同，也可以为盲孔，即长度小于封装装置200的厚度；上述第一平面层220还可以为设置于封装装置200内部的中间层，上述第一共模抑制过孔240可以为盲孔，也可以为埋孔。上述基板210可以为采用无源硅片实现的中介层(interposer)。

如图2b所示的是上述封装装置200的俯视图。第一信号过孔230和第二信号过孔232关于第二虚拟平面231对称，上述第二虚拟平面231为垂直于基板210(或垂直于平面层或信号层)且穿过第一共模抑制过孔240的中心轴的平面。第一共模抑制过孔240设置于第三虚拟平面233以及第四虚拟平面235之间，例如设置于第三虚拟平面233和第二虚拟平面231之间，或者设置于第二虚拟平面231和第四虚拟平面235之间，其中上述第三虚拟平面为垂直于基板210且穿过第一信号过孔230的中心轴的平面，第四虚拟平面235为为垂直于基板210且穿过第二信号过孔232的中心轴的平面，第三虚拟平面233和第四虚拟平面235为关于上述第二虚拟平面231对称的两个平面。第一共模抑制过孔240的位置与共模抑制的效果相关，当第一共模抑制过孔240越靠近对称面(即第二虚拟平面231)，则共模抑制效果越好。在一种实施方式中，第一共模抑制过孔240的中心轴位于上述第二虚拟平面231上。

在一种实施方式中，上述第一共模抑制过孔240的长度小于封装装置200的厚度(沿过孔的方向)，该第一共模抑制过孔240可以通过对封装装置200中接地过孔或电源过孔进行背钻得到。以接地过孔为例，如图3a所示的是封装装置200的背钻剖面示意图，封装装置200的厚度(沿过孔的方向)为l，接地过孔的长度也为l。从封装装置200的下表面，即远离上述第一平面层220的表面，朝向第一平面层220的方向对上述接地过孔进行背钻，且背钻长度为l_1。经过背钻后的接地过孔，其长度为l_1的过孔部分的内壁表面的导电材料(例如铜层)被磨掉，使得被磨掉内壁的接地过孔部分不具有导电作用。此时，上述接地过孔中仅有如图3a所示的l-l_1部分的接地过孔内壁保留有导电材料，该长度为l-l_1部分即为上述第一共模抑制过孔240，而经过背钻的、长度为l_1的部分不属于第一共模抑制过孔240。

在另一种实施方式中，上述第一共模抑制过孔240的长度等于封装装置200的厚度l，即不对接地过孔进行背钻，此时整个接地过孔可以认为是第一共模抑制过孔240。对于不同频率的共模信号，可以通过控制上述第一共模抑制过孔240的长度，也就是根据共模噪声的频率控制背钻的长度，以实现更好效果的共模抑制。例如，当第一共模抑制过孔240的长度为l-l_1＝0.8mm时，其对应的3dB滤波频段为22.55GHz—27.24GHz，可以实现4.69GHz的宽带共模抑制；当第一共模抑制过孔240的长度为l-l_1＝0.7mm时，其对应的3dB滤波频段为28.80GHz—34.86GHz，可以实现6.06GHz的宽带共模抑制。

需要注意的是，在图3a所示的封装装置200剖面示意图中，被磨掉的长度为l_1的过孔部分不属于第一共模抑制过孔240，第一共模抑制过孔240的长度应理解为过孔内壁表面有导电材料的部分的长度，即l-l_1。第一共模抑制过孔240仅第一端与第一平面层220电连接，其余部分(包括另一端)均与周围的信号层、平面层或其他导电介质隔离，不形成任何形式的电连接。因此，当对上述接地过孔进行背钻后，若该接地过孔的一端与另一平面层电连接，该接地过孔的另一端与周围的介质绝缘，而接地过孔中间部分与上述第一平面层220电连接，则该接地过孔从上述另一端到第一平面层220的部分为第一共模抑制过孔240，而从第一平面层220到上述另一平面层的接地过孔部分不属于第一共模抑制过孔240。

例如，在图3b所示的一种封装装置200剖面示意图中，封装装置200还包括第二平面层224，该第二平面层224设置于第一平面层220远离信号层234的一侧，第二平面层可以为封装装置的表面层。长度为l的接地过孔一端连接第二平面层224，且对该接地过孔的背钻方式和长度与图3a中封装装置200的接地过孔相同。由于接地过孔分别与间距为l_2的第一平面层220和第二平面层224电连接，因此该封装装置200中第一共模抑制过孔240是长度为l-l_1-l_2的接地过孔部分，即第一端应该为该接地过孔与第一平面层220相交的部分。

本申请还提供如图4所示的另一种封装装置200的俯视图，其中封装装置200还包括第二共模抑制过孔242，设置于上述第一信号过孔230和第二信号过孔232之间，且第二共模抑制过孔242的第一端与第一平面层220电连接，除上述第一端的其他部分与其周围的介质绝缘。上述第二共模抑制过孔242的第一端可以理解为第二共模抑制过孔242与第一平面层220相交的部分。上述第二共模抑制过孔242的其他部分周围的介质可以理解为，该过孔除了第一端以外其他部分所穿过的电源层、地层、信号层或者是绝缘材料。其中，上述介质可以是这些电源层、地层或信号层上设置的导线或者绝缘材料，也可以是各布线层之间的绝缘材料。第一共模抑制过孔240和第二共模抑制过孔242分别设置于第一虚拟平面237的两侧，该第一虚拟平面237为同时穿过第一信号过孔230和第二信号过孔232的中心轴，且垂直于基板210的平面。将上述两个共模抑制过孔分别设置于上述第一虚拟平面237的两侧，有利于封装装置200更好地抑制过孔中的共模信号。在一种实施方式中，上述第一共模抑制过孔240的中轴线和第二共模抑制过孔242的中轴线均位于上述第二虚拟平面231上，即位于第一信号过孔230和第二信号过孔232的对称面上。在一种实施方式中，上述第一共模抑制过孔240和第二共模抑制过孔242还关于上述第一虚拟平面237对称。与第一共模抑制过孔240类似，第二共模抑制过孔242同样可以通过对普通的接地过孔或电源过孔进行背钻得到，此处不再赘述。

当第一信号过孔230和第二信号过孔232传输共模信号时，该共模信号形成的电场分布如图5a所示。由于共模信号大小相等，方向相同，因此第一信号过孔230和第二信号过孔232产生的电场的方向为从信号过孔(例如第一信号过孔230或第二信号过孔232)到第二虚拟平面231。由于第一共模抑制过孔240和第二共模抑制过孔242形成谐振回路，从而激发共模信号的谐振特性，因此可以抑制第一信号过孔230和第二信号过孔232中共模信号的传输。为了使得第一共模抑制过孔240和第二共模抑制过孔242位于上述电场中，第一共模抑制过孔240和第二共模抑制过孔242在垂直方向(即沿着上述过孔的方向)的位置需要与第一信号过孔230和第二信号过孔232匹配，具体来说，至少有一个垂直于上述过孔方向的虚拟平面同时截断上述两个共模抑制过孔和上述两个信号过孔。也就是说封装装置200至少包括一个金属层，其中上述两个共模抑制过孔和两个信号过孔共同穿过该金属层。

如图5b所示的是第一信号过孔230和第二信号过孔232在传输差分信号时，该差分信号形成的电场分布图。由于差分信号大小相等，方向相反，因此第一信号过孔230和第二信号过孔232产生的电场从方向为正的过孔(例如第一信号过孔230)到方向为负的过孔(例如第二信号过孔232)，且在第一信号过孔230和第二信号过孔232的对称面上(即第二虚拟平面231)形成一个零电位的平面，即虚拟地平面。当第一共模抑制过孔240和第二共模抑制过孔242位于该第二虚拟平面231，则在电性能上等价于与地平面连接，因此在抑制共模信号的同时，不会对差分信号产生影响。

如图6所示的是封装装置200的一种具体的实施方式。封装装置200还包括设置于基板210中的第二平面层224、第三平面层226和信号层234。其中，第二平面层224设置于第一平面层220一侧，第三平面层226设置于第二平面层224背离第一平面层220一侧，第一平面层220、第二平面层224和第三平面层226分别可以为地层或电源层。上述第一共模抑制过孔240和第二共模抑制过孔242分别穿过第二平面层224，且分别与第二平面层224保持隔离。在一种实施方式中，第一共模抑制过孔240和第二共模抑制过孔242分别通过设置于第二平面层224上的两个第一反焊盘246与第二平面层224保持隔离。具体来说，为了防止上述共模抑制过孔与平面层形成电连接，将过孔四周的、平面层上的导电介质挖空，以形成上述反焊盘。上述第三平面层226可以为封装装置200的最后一层，即设置于封装装置200远离第一平面层220的表面，也可以为设置于封装装置200内部的中间层。

在一种实施方式中，第一平面层220、第二平面层224和第三平面层226均为地层，上述封装装置200还包括第一过孔222，该第一过孔为地过孔。上述第一过孔222的一端与第一平面层220电连接，穿过第二平面层224，且另一端与第三平面层226电连接。上述信号层234可以设置于第一平面层220和第二平面层224之间，也可以设置于第二平面层224和第三平面层226之间。在一种实施方式中，上述第一信号过孔230和第二信号过孔232的一端分别与信号层电连接，另一端可以与外部电路通过金属件，例如通过锡球进行电连接。在另一种实施方式中，上述第一平面层220、第二平面层224和第三平面层226均为电源层，此时上述第一过孔222为电源过孔。

在一种实施方式中，上述第一共模抑制过孔240和第二共模抑制过孔242分别穿过上述信号层234，且分别通过设置于信号层234的两个第二反焊盘248与信号层234保持隔离。

如图7所示的是封装装置200的一种更为具体的实施方式。封装装置200还包括设置于基板一侧的裸片(die)250和第一金属连接件252。在一种实施方式中，裸片250设置于第一平面层220一侧，并通过第一金属连接件252与上述第一信号过孔230、第二信号过孔232和第一平面层220电连接。裸片250还可以通过第一金属连接件252与第一过孔222电连接。

在另一种实施方式中，上述裸片250设置于第三平面层226一侧，并通过第一金属连接件252与与上述第一信号过孔230、第二信号过孔232和第一平面层220电连接。上述第一金属件可以为bump球。

封装装置200还包括设置于基板一侧的第二金属连接件254，该第二金属连接件254用于形成封装装置200和外部电路的电连接，上述外部电路可以为PCB，或者其他封装装置。上述第一金属连接件252和第二金属连接件254可以均可以为锡球，例如BGA(ball gridarray,球栅阵列)锡球，或者其他金属连接材料。如图6所示，在一种实施方式中，上述第二金属连接件254设置于封装装置200靠近第三平面层226的表面，即裸片250和PCB256分别设置于封装装置200的两侧；在另一种实施方式中，上述第二金属连接件254设置于封装装置200靠近第一平面层220的表面，即裸片250和PCB256分别设置于封装装置200的一侧。

如图8所示的是封装装置200的共模插损仿真结果，其中横坐标为共模信号的频率，纵坐标为共模信号的插损。对于不同的共模抑制过孔长度，其对应的共模信号的插损不同。当共模抑制过孔长度为0.8mm时，其对应的3dB滤波频段为22.55GHz—27.24GHz，实现了4.69GHz的宽带共模滤波；当共模抑制过孔长度为0.7mm时，其对应的3dB滤波频段为28.8GHz—34.55GHz，可实现大于6GHz的超宽带共模滤波效果；当共模抑制过孔长度为0.6mm时，其对应的3dB滤波频段大于34.09GHz。

如图9所示，本申请实施例还提供一种多层印制电路板(PCB)900。在一种实施方式中，该PCB900的一侧可以设置至少一个芯片902，且该芯片902通过锡球904与PCB900形成电连接。在另一种实施方式中，该PCB900还可以包括设置于另一侧的至少一个芯片。上述芯片可以采用本申请实施例提供的任一种封装装置，也可以是现有技术中的一种封装装置。PCB900包括基板910，以及设置于基板910中的第一平面层220、第一信号过孔230、第二信号过孔232和第一共模抑制过孔240。其中，基板210可以为采用覆铜箔层压板实现的PCB。上述第一信号过孔230和第二信号过孔232为差分信号过孔，用于传输差分信号，该差分信号为从PCB900输入至芯片902的信号，或者为从芯片902输入至PCB900的信号。第一信号过孔230和第二信号过孔232的一端可以分别与设置于基板910中的第一信号层234电连接，另一端与上述芯片902的差分信号引脚电连接，或者与其他外部电路或元器件电连接。上述第一平面层220、第一信号过孔230、第二信号过孔232和第一共模抑制过孔240可以为本申请任一实施例所述的结构，且上述满足本申请任一实施例所述的位置关系。

进一步地，该PCB900还可以包括本申请任一实施例所述的第一过孔222、第二平面层224、第三平面层226、第一信号层234、第二共模抑制过孔242、第一反焊盘246以及第二反焊盘248，上述结构以及位置关系与其在封装装置200中的相同，此处不再赘述。

第一信号过孔230和第二信号过孔232中除了存在差分信号，还存在共模信号(即共模噪声)，且上述差分信号和共模信号分别产生不同的电场。由于第一共模抑制过孔240设置在第一信号过孔230和第二信号过孔232之间，且其第一端与平面层电连接而其他部分与周围的介质绝缘，因此第一共模抑制过孔240在上述共模信号产生的电场中形成谐振回路，从而激发第一信号过孔230和第二信号过孔232中共模信号的谐振特性，在保留差分信号的同时抑制共模信号。相比于现有技术中通过滤波走线且额外打接地过孔的方式实现共模抑制，本申请通过第一共模抑制过孔240来抑制共模噪声，对加工工艺的要求较为简单，且无需额外的滤波走线，因此节省了PCB900的物理空间，有利于其小型化，同时降低了其制造成本。

Claims (16)

1.一种共模抑制的封装装置，其特征在于，所述封装装置包括基板，以及设置于所述基板中的第一平面层、第一信号过孔、第二信号过孔和第一共模抑制过孔，其中：

所述第一信号过孔和所述第二信号过孔用于传输差分信号；

所述第一共模抑制过孔设置于所述第一信号过孔和所述第二信号过孔之间，且所述第一共模抑制过孔的第一端与所述第一平面层电连接，所述第一共模抑制过孔除所述第一端的其他部分与其周围的介质绝缘，所述第一共模抑制过孔的至少一部分分别与所述第一信号过孔和所述第二信号过孔位于同一水平面，所述第一平面层为地层或电源层。

2.如权利要求1所述的封装装置，其特征在于，所述封装装置还包括第二共模抑制过孔，设置于所述第一信号过孔和所述第二信号过孔之间，所述第二共模抑制过孔的第一端与所述第一平面层电连接，所述第二共模抑制过孔除所述第一端的其他部分与其周围的介质绝缘，所述第二共模抑制过孔的至少一部分分别与所述第一信号过孔和所述第二信号过孔位于同一水平面，且所述第一共模抑制过孔和所述第二共模抑制过孔分别设置于第一虚拟平面的两侧，所述第一虚拟平面为穿过所述第一信号过孔的中轴线和所述第二信号过孔的中轴线形成的平面。

3.如权利要求2所述的封装装置，其特征在于，所述第一共模抑制过孔和所述第二共模抑制过孔的中轴线均位于第二虚拟平面上，所述第二虚拟平面为所述第一信号过孔和所述第二信号过孔的对称平面。

4.如权利要求2所述的封装装置，其特征在于，所述第一共模抑制过孔和所述第二共模抑制过孔关于所述第一虚拟平面对称。

5.如权利要求2所述的封装装置，其特征在于，所述封装装置还包括第二平面层，所述第一共模抑制过孔和所述第二共模抑制过孔分别穿过所述第二平面层，且所述第一共模抑制过孔和所述第二共模抑制过孔分别通过设置于所述第二平面层上的第一反焊盘和第二反焊盘与所述第二平面层保持隔离，所述第二平面层为地层或电源层。

6.如权利要求5所述的封装装置，其特征在于，所述第一平面层和所述第二平面层均为地层，所述封装装置还包括设置于所述基板中的接地过孔，其中：

所述接地过孔与所述第一平面层和所述第二平面层电连接。

7.如权利要求2所述的封装装置，其特征在于，所述封装装置还包括信号层，所述第一信号过孔和所述第二信号过孔的一端分别与所述信号层电连接，所述第一共模抑制过孔和所述第二共模抑制过孔分别穿过所述信号层，且所述第一共模抑制过孔和所述第二共模抑制过孔分别通过设置于所述信号层上的第三反焊盘与所述信号层保持隔离。

8.如权利要求1至7任意一项所述的封装装置，其特征在于，所述封装装置还包括设置于所述基板一侧的裸片和第一金属连接件，所述裸片通过所述第一金属连接件与所述第一信号过孔、所述第二信号过孔和所述第一平面层电连接。

9.如权利要求1至7任意一项所述的封装装置，其特征在于，所述封装装置还包括设置于所述基板一侧的第二金属连接件，所述封装装置通过所述第二金属连接件与印制电路板形成电连接。

10.一种共模抑制的印制电路板，其特征在于，所述印制电路板包括基板，以及设置于所述基板中的第一平面层、第一信号过孔、第二信号过孔和第一共模抑制过孔，其中：

所述第一信号过孔和所述第二信号过孔用于传输差分信号；

所述第一共模抑制过孔设置于所述第一信号过孔和所述第二信号过孔之间，且所述第一共模抑制过孔的第一端与所述第一平面层电连接，所述第一共模抑制过孔除所述第一端的其他部分与其周围的介质绝缘，所述第一共模抑制过孔的至少一部分分别与所述第一信号过孔和所述第二信号过孔位于同一水平面，所述第一平面层为地层或电源层。

11.如权利要求10所述的印制电路板，其特征在于，所述印制电路板还包括第二共模抑制过孔，设置于所述第一信号过孔和所述第二信号过孔之间，所述第二共模抑制过孔的第一端与所述第一平面层电连接，所述第二共模抑制过孔除所述第一端的其他部分与其周围的介质绝缘，所述第二共模抑制过孔的至少一部分分别与所述第一信号过孔和所述第二信号过孔位于同一水平面，且所述第一共模抑制过孔和所述第二共模抑制过孔分别设置于第一虚拟平面的两侧，所述第一虚拟平面为穿过所述第一信号过孔的中轴线和所述第二信号过孔的中轴线形成的平面。

12.如权利要求11所述的印制电路板，其特征在于，所述第一共模抑制过孔和所述第二共模抑制过孔的中轴线均位于第二虚拟平面上，所述第二虚拟平面为所述第一信号过孔和所述第二信号过孔的对称平面。

13.如权利要求11所述的印制电路板，其特征在于，所述第一共模抑制过孔和所述第二共模抑制过孔关于所述第一虚拟平面对称。

14.如权利要求11所述的印制电路板，其特征在于，所述印制电路板还包括第二平面层，所述第一共模抑制过孔和所述第二共模抑制过孔分别穿过所述第二平面层，且所述第一共模抑制过孔和所述第二共模抑制过孔分别通过设置于所述第二平面层上的第一反焊盘和第二反焊盘与所述第二平面层保持隔离，所述第二平面层为地层或电源层。

15.如权利要求14所述的印制电路板，其特征在于，所述第一平面层和所述第二平面层均为地层，所述印制电路板还包括设置于所述基板中的接地过孔，其中：

所述接地过孔与所述第一平面层和所述第二平面层电连接。

16.如权利要求11至15任意一项所述的印制电路板，其特征在于，所述印制电路板还包括信号层，所述第一信号过孔和所述第二信号过孔的一端分别与所述信号层电连接，所述第一共模抑制过孔和所述第二共模抑制过孔分别穿过所述信号层，且所述第一共模抑制过孔和所述第二共模抑制过孔分别通过设置于所述信号层上的第三反焊盘与所述信号层保持隔离。