JP2004165241A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004165241A JP2004165241A JP2002326412A JP2002326412A JP2004165241A JP 2004165241 A JP2004165241 A JP 2004165241A JP 2002326412 A JP2002326412 A JP 2002326412A JP 2002326412 A JP2002326412 A JP 2002326412A JP 2004165241 A JP2004165241 A JP 2004165241A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- storage capacitor
- forming
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】薄膜トランジスタのゲート絶縁層の絶縁破壊や絶縁リークの発生を防止する。
【解決手段】ＴＦＴ１０のゲート電極２０がゲート絶縁層６６を介して容量結合した第１の半導体層１５と、保持容量Ｃｓｃの保持容量ライン４２がゲート絶縁層６６を介して容量結合した第２の半導体層１６と、を互いに分離する共に、第１の半導体層１５と第２の半導体層１６をメタル配線４０で接続した。すなわち、ＴＦＴ１０のゲート電極２０は第１の半導体層１５に、保持容量Ｃｓｃの保持容量ライン４２は、第２の半導体層１６に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【選択図】 図１
【解決手段】ＴＦＴ１０のゲート電極２０がゲート絶縁層６６を介して容量結合した第１の半導体層１５と、保持容量Ｃｓｃの保持容量ライン４２がゲート絶縁層６６を介して容量結合した第２の半導体層１６と、を互いに分離する共に、第１の半導体層１５と第２の半導体層１６をメタル配線４０で接続した。すなわち、ＴＦＴ１０のゲート電極２０は第１の半導体層１５に、保持容量Ｃｓｃの保持容量ライン４２は、第２の半導体層１６に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接して形成され、この薄膜トランジスタを通して供給される電圧を保持する保持容量と、を具備する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図４は従来例の液晶表示装置の構成図である。液晶パネル１００は、ｎ行ｍ列マトリクスに配置された複数の画素を備え、各画素は、画素選択用薄膜トランジスタＴＦＴ１０（以下、ＴＦＴ１０という。）、液晶ＬＣ及び保持容量Ｃｓｃから成っている。
【０００３】
ＴＦＴ１０のゲートには、行方向に延びたゲートライン２０が接続され、そのドレインには、列方向に延びたデータライン２２が接続されている。各行のゲートライン２０には垂直ドライブ回路（Ｖドライブ回路）１３０からゲート走査信号が順次供給され、これに応じて画素選択トランジスタが選択される。また、データライン２２には水平ドライブ回路（Ｈドライブ回路）１４０からのドレイン走査信号に応じて、ビデオ信号が供給され、ＴＦＴ１０を通して液晶ＬＣに印加される。ここで、保持容量ＣｓｃはＴＦＴ１０を通して供給されるビデオ信号を保持するために用いられる。
【０００４】
図５は上記画素の平面図を示す。また、図６は図５におけるＹ−Ｙ線に沿った断面図を示す。なお、図５は第１の基板１００の裏面から見た平面図である。
この液晶表示装置は、ガラスなどの透明絶縁材料が用いられた第１の基板１００と第２基板５００との間に液晶２００が挟んで貼り合わされて構成されている。
【０００５】
画素において、ＴＦＴ１０の半導体層１４（例えば、ポリシリコン層）は屈曲しており、行方向に直線的に延びるゲートライン２０と２箇所で交差している。この２つの交差部分において半導体層１４にはチャネル領域１４ｃが構成される。また、ゲートライン２０はいわゆるダブルゲートを構成する。
【０００６】
ゲート電極とチャネル領域１４ｃとの間にはゲート絶縁層６６が形成されている。半導体層１４のドレイン領域１４ｄは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ０を介して列方向に延びるデータライン２２に接続される。
【０００７】
そして、ＴＦＴ１０のソース領域１４ｓは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ１を介して、メタル配線４０に接続されている。このメタル配線４０は、データライン２２と同じレイヤー（例えば、アルミニウム層）で層間絶縁膜６８上に形成されている。さらに、このメタル配線４０は、メタル配線４０上に形成された平坦化絶縁膜７２に設けられたコンタクトホールＣ２を介して上層の画素電極２４に接続されている。
【０００８】
また、保持容量ライン４２は、ゲートライン２０と同じレイヤー（例えば、モリブデン膜、クロム膜）で構成され、行方向に直線的に延び、半導体層１４の一部とゲート絶縁層６６を介して重畳されており、この重畳部分は保持容量Ｃｓｃとして構成されている。
【０００９】
なお、上述の液晶表示装置については例えば、以下の特許文献１に記載されている。
【００１０】
【特許文献１】
特開平１−１２９２３４号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の液晶表示装置の製造工程において、ＴＦＴ１０のゲート電極下のゲート絶縁層６６が絶縁破壊や絶縁リーク不良が生じることがあった。その原因について以下で説明する。
【００１２】
図７は、液晶表示装置の製造工程を示す断面図であり、図５のＹ−Ｙ線に沿った断面図に対応している。ゲートライン２０及び保持容量ライン４２の加工にはドライエッチングが用いられるが、その際にゲートライン２０及び保持容量ライン４２に静電気が蓄積される。また、その後ゲートライン２０をマスクとして、半導体層１４に砒素や燐のようなＮ型不純物をイオン注入してソース領域１４ｓ及びドレイン領域１４ｄを形成する際にも、チャージアップ現象が生じ、ゲートライン２０及び保持容量ライン４２に静電気が蓄積される。ゲートライン２０及び保持容量ライン４２は液晶パネル１００を横断するように延在しているので、特に静電気を帯びやすい。
【００１３】
すると、ゲートライン２０及び保持容量ライン４２の電位は上昇し、これらと容量結合している半導体層１４の電位も上昇する。この状態から、例えば保持容量ライン４２が放電される。このような放電は、保持容量ライン４２と近接したＶドライブ回路１３０のパターンとの間で起きやすい。すると、保持容量ライン４２の電位が急激に低下し、これと容量結合している半導体層１４の電位も急激に低下する。そして、ゲートライン２０と半導体層１４の間のゲート絶縁層６６に大きな電位差が生じ、例えば図７中のＡ点で、絶縁破壊か、絶縁リーク不良を生じるに至る。このため、完成後の液晶表示装置で表示を行う際に、線欠陥や点欠陥という表示不良を生じていた。
【００１４】
【課題を解決するための手段】
そこで、本発明は、図１に示すように、ＴＦＴ１０のゲート電極２０がゲート絶縁層６６を介して容量結合した第１の半導体層１５と、保持容量Ｃｓｃの保持容量ライン４２がゲート絶縁層６６を介して容量結合した第２の半導体層１６と、を互いに分離する共に、第１の半導体層１５と第２の半導体層１６をメタル配線４０で接続したことを特徴とする。
【００１５】
すなわち、従来例ではＴＦＴ１０のゲート電極２０及び保持容量ライン４２の両方が１つの半導体層１４に容量結合していたのに対して、本発明では、ＴＦＴ１０のゲート電極２０は第１の半導体層１５に、保持容量Ｃｓｃの保持容量ライン４２は、第２の半導体層１６に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【００１６】
【発明の実施の形態】
次に本発明の実施形態について図面を参照しながら詳細に説明する。この実施形態の液晶表示装置は基本的には図４と同じ全体構成を成している。図１は液晶表示装置の一画素の平面図を示す。また、図２は図１におけるＸ−Ｘ線に沿った断面図を示す。図１は第１の基板１００の裏面から見た平面図である。図５及び図６と同一の構成部分については同一符号を付してその説明を省略する。
【００１７】
ＴＦＴ１０の第１の半導体層１５（例えば、ポリシリコン層）は、行方向に直線的に延びるゲートライン２０と２箇所で交差するように折り返されている。この２つの交差部分において第１の半導体層１５にはチャネル領域１５ｃが構成される。また、ゲートライン２０はいわゆるダブルゲートを構成する。ここで、第１の半導体層１５は、図１中の折り返し線Ｐ−Ｐに対して左右対称となるように折り返されている。
【００１８】
ゲート電極とチャネル領域１５ｃとの間にはゲート絶縁層６６が形成されている。第１の半導体層１５のドレイン領域１５ｄは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ０を介して列方向に延びるデータライン２２に接続される。
【００１９】
そして、ＴＦＴ１０のソース領域１５ｓは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ１を介して、メタル配線４３に接続されている。このメタル配線４３は、データライン２２と同じレイヤー（例えば、アルミニウム層）で層間絶縁膜６８上に形成されている。さらに、このメタル配線４３は、メタル配線４３上に形成された平坦化絶縁膜７２に設けられたコンタクトホールＣ２を介して上層の画素電極２４に接続されている。
【００２０】
また、保持容量ライン４２は、ゲートライン２０と同じレイヤー（例えば、モリブデン膜、クロム膜）で構成され、行方向に直線的に延びている。そして、保持容量ライン４２は、第１の半導体層１５とは互いに分離された第２の半導体層１６とゲート絶縁層６６を介して重畳されており、この重畳部分は保持容量Ｃｓｃとして構成されている。
【００２１】
また、第２の半導体層１６は、層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ３を介して、メタル配線４３に接続されている。すなわち、第１の半導体層１５と第２の半導体層１６とは互いに分離されているが、メタル配線４３によって接続されている。
【００２２】
図３は、この液晶表示装置の製造工程を示す断面図である。この図は、図２のＸ−Ｘ線に沿った断面図に対応している。図１〜図３を参照しながら、この液晶表示装置の製造方法について説明する。
【００２３】
まず、第１の基板１００上に、互いに分離された第１の半導体層１５及び第２の半導体層１６を隣接して形成する。この工程では、第１の基板１００上に例えばアモルファス・シリコン層を形成し、これをレーザーアニールで多結晶化した後に、パターニングすることで形成される。
【００２４】
次に、第１の半導体層１５及び第２の半導体層１６上に、例えばＣＶＤ法によりＳｉ０２層から成るゲート絶縁層６６を形成する。そして、第１の半導体層１５上にゲート絶縁層６６を介してゲート電極２０（ゲートライン）を、第２の半導体層１６上にゲート絶縁層６６を介して保持容量電極４２（保持容量ライン）を形成する。この工程では、ゲート絶縁層６６上にモリブデン膜あるいはクロム膜を形成し、これをドラエッチングして、ゲート電極２０（ゲートライン）及び保持容量電極４２（保持容量ライン）を形成する。
【００２５】
次に、イオン注入により、第１の半導体層１５内にソース領域１５ｓ及びドレイン領域１５ｄを形成する。ここで、いわゆるＬＤＤ構造とする場合には、まずゲート電極２０をマスクとしてイオン注入を行って低濃度のソース領域及びドレイン領域を形成し、その後、ゲート電極２０の側壁にサイドウオールスペーサを形成して、ゲート電極２０及びこのサイドウオールスペーサをマスクとしてイオン注入を行って高濃度のソース領域及びドレイン領域を形成する。
【００２６】
上記ドライエッチング工程及びイオン注入工程で、ゲートライン２０及び保持容量ライン４２に静電気が蓄積されるが、本発明では、ＴＦＴ１０のゲート電極２０は第１の半導体層１５に、保持容量Ｃｓｃの保持容量ライン４２は、第２の半導体層１６に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【００２７】
例えば、静電気によりゲートライン２０及び保持容量ライン４２の電位は上昇し、これらと容量結合している第１の半導体層１５及び第２の半導体層１６の電位も上昇する。この状態から、保持容量ライン４２が放電されるとする。すると、保持容量ライン４２の電位が急激に低下し、これと容量結合している第２の半導体層１６の電位も急激に低下する。
【００２８】
しかしながら、第１の半導体層１５は第１の半導体層１６と分離されているので、第１の半導体層１６の電位が低下することはない。したがって、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【００２９】
その後、全面に層間絶縁膜６８を形成する。そして、第１の半導体層１５及び第２の半導体層１６上にそれぞれ第１のコンタクトホールＣ１及び第２のコンタクトホールＣ２を形成する。そして、これらのコンタクトホールを介して第１の半導体層１５及び第２の半導体層１６とを接続するメタル配線４３を形成する。
【００３０】
更に、全面に平坦化絶縁膜７３を形成する。そして、メタル配線４３上に第３のコンタクトホールＣ３を形成し、この第３のコンタクトホールＣ３を介してメタル配線４３と接続する画素電極２４を形成する。上記層間絶縁膜６８の形成工程、コンタクトホールの形成工程においてもゲートライン２０及び保持容量ライン４２に静電気が蓄積されるが、上記と同様のメカニズムにより、ゲート絶縁層６６の絶縁破壊や絶縁リークの発生が防止される。
【００３１】
また上述のように。第１の半導体層１５は図１中の折り返し線Ｐ−Ｐに対して左右対称となるように折り返されている。これは、電荷蓄積のバランスを取るためであり、これにより、更に効果的にゲート絶縁層６６の絶縁破壊等を防止することができる。
【００３２】
このように、ゲート絶縁層６６の静電破壊が生じ易い工程は、ゲート電極形成時からコンタクトホール形成時までであり、具体的には、ゲート電極２０形成時、イオン注入時、層間絶縁膜形成時、コンタクトホール形成時であるが、本発明はこれらの工程における静電気対策として有効である。
【００３３】
また本実施形態では液晶表示装置を例にして説明したが、本発明はこれに限らず、薄膜トランジスタと、この薄膜トランジスタを通して供給される電圧を保持する保持容量を有する半導体装置に広く適用することができるものである。例えば、液晶表示装置の他に、駆動用薄膜トランジスタと保持容量を有する有機ＥＬ表示装置に適用することができる。
【００３４】
【発明の効果】
本発明によれば、薄膜トランジスタのゲート電極は第１の半導体層に、保持容量の保持容量電極は第２の半導体層に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置の一画素の平面構造を示す図である。
【図２】図１のＸ−Ｘ線に沿った位置における断面構造を示す図である。
【図３】本発明の実施形態に係る液晶表示装置の製造方法を説明する断面図である。
【図４】従来例に係る液晶表示装置の構成図である。
【図５】従来例に係る液晶表示相違の一画素の平面構造を示す図である。
【図６】図５のＹ−Ｙ線に沿った位置における断面構造を示す図である。
【図７】従来例に係る液晶表示装置の製造方法を説明する断面図である。
【発明の属する技術分野】
本発明は、基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接して形成され、この薄膜トランジスタを通して供給される電圧を保持する保持容量と、を具備する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
図４は従来例の液晶表示装置の構成図である。液晶パネル１００は、ｎ行ｍ列マトリクスに配置された複数の画素を備え、各画素は、画素選択用薄膜トランジスタＴＦＴ１０（以下、ＴＦＴ１０という。）、液晶ＬＣ及び保持容量Ｃｓｃから成っている。
【０００３】
ＴＦＴ１０のゲートには、行方向に延びたゲートライン２０が接続され、そのドレインには、列方向に延びたデータライン２２が接続されている。各行のゲートライン２０には垂直ドライブ回路（Ｖドライブ回路）１３０からゲート走査信号が順次供給され、これに応じて画素選択トランジスタが選択される。また、データライン２２には水平ドライブ回路（Ｈドライブ回路）１４０からのドレイン走査信号に応じて、ビデオ信号が供給され、ＴＦＴ１０を通して液晶ＬＣに印加される。ここで、保持容量ＣｓｃはＴＦＴ１０を通して供給されるビデオ信号を保持するために用いられる。
【０００４】
図５は上記画素の平面図を示す。また、図６は図５におけるＹ−Ｙ線に沿った断面図を示す。なお、図５は第１の基板１００の裏面から見た平面図である。
この液晶表示装置は、ガラスなどの透明絶縁材料が用いられた第１の基板１００と第２基板５００との間に液晶２００が挟んで貼り合わされて構成されている。
【０００５】
画素において、ＴＦＴ１０の半導体層１４（例えば、ポリシリコン層）は屈曲しており、行方向に直線的に延びるゲートライン２０と２箇所で交差している。この２つの交差部分において半導体層１４にはチャネル領域１４ｃが構成される。また、ゲートライン２０はいわゆるダブルゲートを構成する。
【０００６】
ゲート電極とチャネル領域１４ｃとの間にはゲート絶縁層６６が形成されている。半導体層１４のドレイン領域１４ｄは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ０を介して列方向に延びるデータライン２２に接続される。
【０００７】
そして、ＴＦＴ１０のソース領域１４ｓは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ１を介して、メタル配線４０に接続されている。このメタル配線４０は、データライン２２と同じレイヤー（例えば、アルミニウム層）で層間絶縁膜６８上に形成されている。さらに、このメタル配線４０は、メタル配線４０上に形成された平坦化絶縁膜７２に設けられたコンタクトホールＣ２を介して上層の画素電極２４に接続されている。
【０００８】
また、保持容量ライン４２は、ゲートライン２０と同じレイヤー（例えば、モリブデン膜、クロム膜）で構成され、行方向に直線的に延び、半導体層１４の一部とゲート絶縁層６６を介して重畳されており、この重畳部分は保持容量Ｃｓｃとして構成されている。
【０００９】
なお、上述の液晶表示装置については例えば、以下の特許文献１に記載されている。
【００１０】
【特許文献１】
特開平１−１２９２３４号公報
【００１１】
【発明が解決しようとする課題】
しかしながら、上記の液晶表示装置の製造工程において、ＴＦＴ１０のゲート電極下のゲート絶縁層６６が絶縁破壊や絶縁リーク不良が生じることがあった。その原因について以下で説明する。
【００１２】
図７は、液晶表示装置の製造工程を示す断面図であり、図５のＹ−Ｙ線に沿った断面図に対応している。ゲートライン２０及び保持容量ライン４２の加工にはドライエッチングが用いられるが、その際にゲートライン２０及び保持容量ライン４２に静電気が蓄積される。また、その後ゲートライン２０をマスクとして、半導体層１４に砒素や燐のようなＮ型不純物をイオン注入してソース領域１４ｓ及びドレイン領域１４ｄを形成する際にも、チャージアップ現象が生じ、ゲートライン２０及び保持容量ライン４２に静電気が蓄積される。ゲートライン２０及び保持容量ライン４２は液晶パネル１００を横断するように延在しているので、特に静電気を帯びやすい。
【００１３】
すると、ゲートライン２０及び保持容量ライン４２の電位は上昇し、これらと容量結合している半導体層１４の電位も上昇する。この状態から、例えば保持容量ライン４２が放電される。このような放電は、保持容量ライン４２と近接したＶドライブ回路１３０のパターンとの間で起きやすい。すると、保持容量ライン４２の電位が急激に低下し、これと容量結合している半導体層１４の電位も急激に低下する。そして、ゲートライン２０と半導体層１４の間のゲート絶縁層６６に大きな電位差が生じ、例えば図７中のＡ点で、絶縁破壊か、絶縁リーク不良を生じるに至る。このため、完成後の液晶表示装置で表示を行う際に、線欠陥や点欠陥という表示不良を生じていた。
【００１４】
【課題を解決するための手段】
そこで、本発明は、図１に示すように、ＴＦＴ１０のゲート電極２０がゲート絶縁層６６を介して容量結合した第１の半導体層１５と、保持容量Ｃｓｃの保持容量ライン４２がゲート絶縁層６６を介して容量結合した第２の半導体層１６と、を互いに分離する共に、第１の半導体層１５と第２の半導体層１６をメタル配線４０で接続したことを特徴とする。
【００１５】
すなわち、従来例ではＴＦＴ１０のゲート電極２０及び保持容量ライン４２の両方が１つの半導体層１４に容量結合していたのに対して、本発明では、ＴＦＴ１０のゲート電極２０は第１の半導体層１５に、保持容量Ｃｓｃの保持容量ライン４２は、第２の半導体層１６に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【００１６】
【発明の実施の形態】
次に本発明の実施形態について図面を参照しながら詳細に説明する。この実施形態の液晶表示装置は基本的には図４と同じ全体構成を成している。図１は液晶表示装置の一画素の平面図を示す。また、図２は図１におけるＸ−Ｘ線に沿った断面図を示す。図１は第１の基板１００の裏面から見た平面図である。図５及び図６と同一の構成部分については同一符号を付してその説明を省略する。
【００１７】
ＴＦＴ１０の第１の半導体層１５（例えば、ポリシリコン層）は、行方向に直線的に延びるゲートライン２０と２箇所で交差するように折り返されている。この２つの交差部分において第１の半導体層１５にはチャネル領域１５ｃが構成される。また、ゲートライン２０はいわゆるダブルゲートを構成する。ここで、第１の半導体層１５は、図１中の折り返し線Ｐ−Ｐに対して左右対称となるように折り返されている。
【００１８】
ゲート電極とチャネル領域１５ｃとの間にはゲート絶縁層６６が形成されている。第１の半導体層１５のドレイン領域１５ｄは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ０を介して列方向に延びるデータライン２２に接続される。
【００１９】
そして、ＴＦＴ１０のソース領域１５ｓは層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ１を介して、メタル配線４３に接続されている。このメタル配線４３は、データライン２２と同じレイヤー（例えば、アルミニウム層）で層間絶縁膜６８上に形成されている。さらに、このメタル配線４３は、メタル配線４３上に形成された平坦化絶縁膜７２に設けられたコンタクトホールＣ２を介して上層の画素電極２４に接続されている。
【００２０】
また、保持容量ライン４２は、ゲートライン２０と同じレイヤー（例えば、モリブデン膜、クロム膜）で構成され、行方向に直線的に延びている。そして、保持容量ライン４２は、第１の半導体層１５とは互いに分離された第２の半導体層１６とゲート絶縁層６６を介して重畳されており、この重畳部分は保持容量Ｃｓｃとして構成されている。
【００２１】
また、第２の半導体層１６は、層間絶縁膜６８及びゲート絶縁層６６に形成されたコンタクトホールＣ３を介して、メタル配線４３に接続されている。すなわち、第１の半導体層１５と第２の半導体層１６とは互いに分離されているが、メタル配線４３によって接続されている。
【００２２】
図３は、この液晶表示装置の製造工程を示す断面図である。この図は、図２のＸ−Ｘ線に沿った断面図に対応している。図１〜図３を参照しながら、この液晶表示装置の製造方法について説明する。
【００２３】
まず、第１の基板１００上に、互いに分離された第１の半導体層１５及び第２の半導体層１６を隣接して形成する。この工程では、第１の基板１００上に例えばアモルファス・シリコン層を形成し、これをレーザーアニールで多結晶化した後に、パターニングすることで形成される。
【００２４】
次に、第１の半導体層１５及び第２の半導体層１６上に、例えばＣＶＤ法によりＳｉ０２層から成るゲート絶縁層６６を形成する。そして、第１の半導体層１５上にゲート絶縁層６６を介してゲート電極２０（ゲートライン）を、第２の半導体層１６上にゲート絶縁層６６を介して保持容量電極４２（保持容量ライン）を形成する。この工程では、ゲート絶縁層６６上にモリブデン膜あるいはクロム膜を形成し、これをドラエッチングして、ゲート電極２０（ゲートライン）及び保持容量電極４２（保持容量ライン）を形成する。
【００２５】
次に、イオン注入により、第１の半導体層１５内にソース領域１５ｓ及びドレイン領域１５ｄを形成する。ここで、いわゆるＬＤＤ構造とする場合には、まずゲート電極２０をマスクとしてイオン注入を行って低濃度のソース領域及びドレイン領域を形成し、その後、ゲート電極２０の側壁にサイドウオールスペーサを形成して、ゲート電極２０及びこのサイドウオールスペーサをマスクとしてイオン注入を行って高濃度のソース領域及びドレイン領域を形成する。
【００２６】
上記ドライエッチング工程及びイオン注入工程で、ゲートライン２０及び保持容量ライン４２に静電気が蓄積されるが、本発明では、ＴＦＴ１０のゲート電極２０は第１の半導体層１５に、保持容量Ｃｓｃの保持容量ライン４２は、第２の半導体層１６に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【００２７】
例えば、静電気によりゲートライン２０及び保持容量ライン４２の電位は上昇し、これらと容量結合している第１の半導体層１５及び第２の半導体層１６の電位も上昇する。この状態から、保持容量ライン４２が放電されるとする。すると、保持容量ライン４２の電位が急激に低下し、これと容量結合している第２の半導体層１６の電位も急激に低下する。
【００２８】
しかしながら、第１の半導体層１５は第１の半導体層１６と分離されているので、第１の半導体層１６の電位が低下することはない。したがって、ゲート絶縁層６６に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【００２９】
その後、全面に層間絶縁膜６８を形成する。そして、第１の半導体層１５及び第２の半導体層１６上にそれぞれ第１のコンタクトホールＣ１及び第２のコンタクトホールＣ２を形成する。そして、これらのコンタクトホールを介して第１の半導体層１５及び第２の半導体層１６とを接続するメタル配線４３を形成する。
【００３０】
更に、全面に平坦化絶縁膜７３を形成する。そして、メタル配線４３上に第３のコンタクトホールＣ３を形成し、この第３のコンタクトホールＣ３を介してメタル配線４３と接続する画素電極２４を形成する。上記層間絶縁膜６８の形成工程、コンタクトホールの形成工程においてもゲートライン２０及び保持容量ライン４２に静電気が蓄積されるが、上記と同様のメカニズムにより、ゲート絶縁層６６の絶縁破壊や絶縁リークの発生が防止される。
【００３１】
また上述のように。第１の半導体層１５は図１中の折り返し線Ｐ−Ｐに対して左右対称となるように折り返されている。これは、電荷蓄積のバランスを取るためであり、これにより、更に効果的にゲート絶縁層６６の絶縁破壊等を防止することができる。
【００３２】
このように、ゲート絶縁層６６の静電破壊が生じ易い工程は、ゲート電極形成時からコンタクトホール形成時までであり、具体的には、ゲート電極２０形成時、イオン注入時、層間絶縁膜形成時、コンタクトホール形成時であるが、本発明はこれらの工程における静電気対策として有効である。
【００３３】
また本実施形態では液晶表示装置を例にして説明したが、本発明はこれに限らず、薄膜トランジスタと、この薄膜トランジスタを通して供給される電圧を保持する保持容量を有する半導体装置に広く適用することができるものである。例えば、液晶表示装置の他に、駆動用薄膜トランジスタと保持容量を有する有機ＥＬ表示装置に適用することができる。
【００３４】
【発明の効果】
本発明によれば、薄膜トランジスタのゲート電極は第１の半導体層に、保持容量の保持容量電極は第２の半導体層に別々に容量結合するようにしたので、その結合でそれぞれの半導体層の電位が変化するため、ゲート絶縁層に大きな電位差が発生せず、絶縁破壊や絶縁リークの発生が防止される。
【図面の簡単な説明】
【図１】本発明の実施形態に係る液晶表示装置の一画素の平面構造を示す図である。
【図２】図１のＸ−Ｘ線に沿った位置における断面構造を示す図である。
【図３】本発明の実施形態に係る液晶表示装置の製造方法を説明する断面図である。
【図４】従来例に係る液晶表示装置の構成図である。
【図５】従来例に係る液晶表示相違の一画素の平面構造を示す図である。
【図６】図５のＹ−Ｙ線に沿った位置における断面構造を示す図である。
【図７】従来例に係る液晶表示装置の製造方法を説明する断面図である。
Claims (7)
- 基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接して形成され、この薄膜トランジスタを通して供給される電圧を保持する保持容量と、を具備する半導体装置において、
前記薄膜トランジスタのゲート電極が絶縁層を介して容量結合した第１の半導体層と前記保持容量の保持容量電極が絶縁層を介して容量結合した第２の半導体層とを互いに分離する共に、前記第１及び第２の半導体層をメタル配線で接続して成ることを特徴とする半導体装置。 - 前記メタル配線が画素電極に接続されていることを特徴とする請求項１記載の半導体装置。
- 前記保持容量電極と前記ゲート電極とが並行して配置されていることを特徴とする請求項１記載の半導体装置。
- 前記第１の半導体層が前記ゲート電極に対して２箇所で交差するように対称に折り返されていることを特徴とする請求項１，２，３のいずれかに記載の半導体装置。
- 前記薄膜トランジスタはｐ型チャネル又はｎ型チャネルを有することを特徴とする請求項１，２，３のいずれかに記載の半導体装置。
- 基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接して形成され、この薄膜トランジスタを通して入力される電圧を保持する保持容量と、を具備する半導体装置の製造方法において、
前記基板上に互いに分離された第１及び第２の半導体層を隣接して形成する工程と、
前記第１及び第２の半導体層上に絶縁層を形成する工程と、
前記第１の半導体層上に前記絶縁層を介してゲート電極を、前記第２の半導体層上に前記絶縁層を介して保持容量電極を形成する工程と、
イオン注入により前記第１の半導体層内にソース領域及びドレイン領域を形成する工程と、
全面に層間絶縁膜を形成する工程と、
前記第１及び第２の半導体層上にそれぞれ第１及び第２のコンタクトホールを形成する工程と、
前記第１及び第２のコンタクトホールを介して前記第１及び第２の半導体層とを接続するメタル配線を形成する工程と、
を具備することを特徴とする半導体装置の製造方法。 - 更に、全面に平坦化絶縁膜を形成する工程と、前記メタル配線上に第３のコンタクトホールを形成する工程と、前記第３のコンタクトホールを介して前記メタル配線と接続する画素電極を形成する工程と、を具備することを特徴とする請求項６記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002326412A JP2004165241A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置及びその製造方法 |
| TW092130021A TWI229942B (en) | 2002-11-11 | 2003-10-29 | Semiconductor device and method of manufacturing same |
| KR1020030079063A KR100600694B1 (ko) | 2002-11-11 | 2003-11-10 | 반도체 장치 |
| CN200310113460.7A CN1257557C (zh) | 2002-11-11 | 2003-11-11 | 半导体装置及其制造方法 |
| US10/705,223 US7148545B2 (en) | 2002-11-11 | 2003-11-12 | Semiconductor device with isolated storage capacitor and its manufacturing method |
| KR1020060036203A KR100607621B1 (ko) | 2002-11-11 | 2006-04-21 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002326412A JP2004165241A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165241A true JP2004165241A (ja) | 2004-06-10 |
Family
ID=32805327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002326412A Pending JP2004165241A (ja) | 2002-11-11 | 2002-11-11 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7148545B2 (ja) |
| JP (1) | JP2004165241A (ja) |
| KR (2) | KR100600694B1 (ja) |
| CN (1) | CN1257557C (ja) |
| TW (1) | TWI229942B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006227610A (ja) * | 2005-01-31 | 2006-08-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| KR100873702B1 (ko) * | 2007-04-05 | 2008-12-12 | 삼성모바일디스플레이주식회사 | 평판 디스플레이용 박막 트랜지스터 및 그 제조방법 |
| US7663617B2 (en) | 2005-01-17 | 2010-02-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
| JP2010060996A (ja) * | 2008-09-05 | 2010-03-18 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US8174633B2 (en) | 2006-01-11 | 2012-05-08 | Sony Corporation | Display device |
| JP2014032379A (ja) * | 2012-08-02 | 2014-02-20 | Samsung Display Co Ltd | 有機発光表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863612B2 (en) * | 2006-07-21 | 2011-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and semiconductor device |
| CN101965607B (zh) * | 2007-12-28 | 2013-08-14 | 夏普株式会社 | 辅助电容配线驱动电路和显示装置 |
| WO2009084280A1 (ja) * | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 表示駆動回路、表示装置及び表示駆動方法 |
| EP2226938A4 (en) * | 2007-12-28 | 2011-07-20 | Sharp Kk | SEMICONDUCTOR DEVICE AND DISPLAY DEVICE |
| US8675811B2 (en) * | 2007-12-28 | 2014-03-18 | Sharp Kabushiki Kaisha | Semiconductor device and display device |
| JP5766481B2 (ja) * | 2011-03-29 | 2015-08-19 | 株式会社Ｊｏｌｅｄ | 表示装置および電子機器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3252299B2 (ja) * | 1993-02-02 | 2002-02-04 | 富士通株式会社 | 薄膜トランジスタマトリクスおよびその製造方法 |
| US5880991A (en) * | 1997-04-14 | 1999-03-09 | International Business Machines Corporation | Structure for low cost mixed memory integration, new NVRAM structure, and process for forming the mixed memory and NVRAM structure |
| US6055460A (en) * | 1997-08-06 | 2000-04-25 | Advanced Micro Devices, Inc. | Semiconductor process compensation utilizing non-uniform ion implantation methodology |
| KR100274546B1 (ko) | 1998-08-21 | 2000-12-15 | 윤종용 | 박막 트랜지스터 및 그 제조 방법 |
| US6181398B1 (en) * | 1998-09-03 | 2001-01-30 | International Business Machines Corporation | Multiple pixel driven mirror electrodes for improved aperture ratio of reflective displays |
| US6187684B1 (en) * | 1999-12-09 | 2001-02-13 | Lam Research Corporation | Methods for cleaning substrate surfaces after etch operations |
| JP4776759B2 (ja) | 2000-07-25 | 2011-09-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置およびその作製方法 |
| SG138468A1 (en) * | 2001-02-28 | 2008-01-28 | Semiconductor Energy Lab | A method of manufacturing a semiconductor device |
| JP2002296619A (ja) | 2001-03-30 | 2002-10-09 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| TW575777B (en) * | 2001-03-30 | 2004-02-11 | Sanyo Electric Co | Active matrix type display device |
-
2002
- 2002-11-11 JP JP2002326412A patent/JP2004165241A/ja active Pending
-
2003
- 2003-10-29 TW TW092130021A patent/TWI229942B/zh not_active IP Right Cessation
- 2003-11-10 KR KR1020030079063A patent/KR100600694B1/ko not_active Expired - Fee Related
- 2003-11-11 CN CN200310113460.7A patent/CN1257557C/zh not_active Expired - Lifetime
- 2003-11-12 US US10/705,223 patent/US7148545B2/en not_active Expired - Fee Related
-
2006
- 2006-04-21 KR KR1020060036203A patent/KR100607621B1/ko not_active Expired - Fee Related
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7663617B2 (en) | 2005-01-17 | 2010-02-16 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
| US8164586B2 (en) | 2005-01-17 | 2012-04-24 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and liquid crystal display including the panel |
| JP2006227610A (ja) * | 2005-01-31 | 2006-08-31 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| TWI392096B (zh) * | 2005-01-31 | 2013-04-01 | Samsung Display Co Ltd | 薄膜電晶體陣列面板 |
| US8174633B2 (en) | 2006-01-11 | 2012-05-08 | Sony Corporation | Display device |
| KR100873702B1 (ko) * | 2007-04-05 | 2008-12-12 | 삼성모바일디스플레이주식회사 | 평판 디스플레이용 박막 트랜지스터 및 그 제조방법 |
| US7622739B2 (en) | 2007-04-05 | 2009-11-24 | Samsung Mobile Display Co., Ltd. | Thin film transistor for flat panel display and method of fabricating the same |
| JP2010060996A (ja) * | 2008-09-05 | 2010-03-18 | Toshiba Mobile Display Co Ltd | 液晶表示装置 |
| US9899464B2 (en) | 2012-08-02 | 2018-02-20 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US10985234B2 (en) | 2012-08-02 | 2021-04-20 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| JP2014032379A (ja) * | 2012-08-02 | 2014-02-20 | Samsung Display Co Ltd | 有機発光表示装置 |
| JP2018036667A (ja) * | 2012-08-02 | 2018-03-08 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 有機発光表示装置 |
| US10204976B2 (en) | 2012-08-02 | 2019-02-12 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US10483342B2 (en) | 2012-08-02 | 2019-11-19 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US10734470B2 (en) | 2012-08-02 | 2020-08-04 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US9660012B2 (en) | 2012-08-02 | 2017-05-23 | Samsung Display Co., Ltd. | Organic light emitting diode display |
| US11574989B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with thin film transistors in portions of curved semiconductor layer |
| US11574988B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with scan line between storage capacitor and voltage line |
| US11574990B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with curved channel region |
| US11574991B2 (en) | 2012-08-02 | 2023-02-07 | Samsung Display Co., Ltd. | Organic light emitting diode display with semiconductor layer having bent portion |
| US11690266B2 (en) | 2012-08-02 | 2023-06-27 | Samsung Display Co., Ltd. | Organic light emitting diode display with plurality of thin film transistors in portions of curved semiconductor layer |
| US12213358B2 (en) | 2012-08-02 | 2025-01-28 | Samsung Display Co., Ltd. | Organic light emitting diode display with bent semiconductor layer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1499642A (zh) | 2004-05-26 |
| KR100607621B1 (ko) | 2006-08-02 |
| US20040155242A1 (en) | 2004-08-12 |
| TW200409363A (en) | 2004-06-01 |
| TWI229942B (en) | 2005-03-21 |
| KR20040041516A (ko) | 2004-05-17 |
| KR100600694B1 (ko) | 2006-07-19 |
| KR20060066682A (ko) | 2006-06-16 |
| US7148545B2 (en) | 2006-12-12 |
| CN1257557C (zh) | 2006-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100607621B1 (ko) | 반도체 장치의 제조 방법 | |
| US8575612B2 (en) | Pixel structure | |
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| US20100320472A1 (en) | Pixel electrode structure with high display quality | |
| US9136279B2 (en) | Display panel | |
| US20050190312A1 (en) | [pixel structure and manufacturing method thereof] | |
| JPH09160075A (ja) | 液晶表示素子 | |
| CN100456089C (zh) | 一种液晶显示器阵列基板的像素结构及其制造方法 | |
| JP2004109974A (ja) | 薄膜トランジスタ液晶ディスプレーのピクセル構造 | |
| CN100477170C (zh) | 电光装置的制造方法 | |
| JP3518851B2 (ja) | アクティブマトリクス基板の駆動方法 | |
| KR100605437B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
| JP2010165866A (ja) | 薄膜トランジスタ基板の製造方法 | |
| JP2000171827A (ja) | 液晶表示パネル | |
| JP4801835B2 (ja) | 表示装置用電極基板 | |
| US20040105042A1 (en) | [pixel structure and fabricating method thereof] | |
| JP2004163493A (ja) | 表示装置 | |
| US20120104402A1 (en) | Architecture of analog buffer circuit | |
| KR100559219B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| CN108508664B (zh) | 阵列基板的制作方法 | |
| KR100521256B1 (ko) | 쌍 박막 트랜지스터를 적용한 액정 표시 장치용 박막 트랜지스터 기판 | |
| JP2002006341A (ja) | 液晶装置およびその製造方法 | |
| JPH05289111A (ja) | アクティブマトリックス液晶表示装置 | |
| JP2005114932A (ja) | 液晶表示装置 | |
| CN100533237C (zh) | 电光装置、其制造方法以及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100118 |