JPH05289111A - アクティブマトリックス液晶表示装置 - Google Patents
アクティブマトリックス液晶表示装置Info
- Publication number
- JPH05289111A JPH05289111A JP11850292A JP11850292A JPH05289111A JP H05289111 A JPH05289111 A JP H05289111A JP 11850292 A JP11850292 A JP 11850292A JP 11850292 A JP11850292 A JP 11850292A JP H05289111 A JPH05289111 A JP H05289111A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- thin film
- active matrix
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 補助コンデンサを備えたアクティブマトリッ
クス液晶表示装置において、製造工程数を少なくする。 【構成】 薄膜トランジスタ３および画素電極３１の上
面には酸化シリコン等の誘電体からなるパッシベーショ
ン膜３２が形成されている。画素電極３１の上方におけ
るパッシベーション膜３２の上面にはＩＴＯからなる対
向電極２３が形成されている。そして、画素電極３１、
対向電極２３およびその間のパッシベーション膜３２に
より、補助容量部が構成されている。したがって、少な
くとも誘電体薄膜の形成工程を省略することができる。
クス液晶表示装置において、製造工程数を少なくする。 【構成】 薄膜トランジスタ３および画素電極３１の上
面には酸化シリコン等の誘電体からなるパッシベーショ
ン膜３２が形成されている。画素電極３１の上方におけ
るパッシベーション膜３２の上面にはＩＴＯからなる対
向電極２３が形成されている。そして、画素電極３１、
対向電極２３およびその間のパッシベーション膜３２に
より、補助容量部が構成されている。したがって、少な
くとも誘電体薄膜の形成工程を省略することができる。
Description
【０００１】
【産業上の利用分野】この発明はアクティブマトリック
ス液晶表示装置に関する。
ス液晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリックス液晶表示装置に
は、図２に示すような回路構成のものがある。このアク
ティブマトリックス液晶表示装置では、行方向にゲート
ライン（走査電極）１が列方向にドレインライン（信号
電極）２がそれぞれ設けられ、ゲートライン１とドレイ
ンライン２との各交点に対応する各画素ごとに薄膜トラ
ンジスタ（表示駆動素子）３、液晶容量からなる画素静
電容量部４および補助容量部５が設けられ、そして薄膜
トランジスタ３がオンになると、画素静電容量部４およ
び補助容量部５に表示データが電荷の形で書込まれ、薄
膜トランジスタ３がオフになると、書込まれた電荷によ
り画素が駆動されるようになっている。この場合、補助
容量部５は画素静電容量部４の不足容量分を補うための
ものである。
は、図２に示すような回路構成のものがある。このアク
ティブマトリックス液晶表示装置では、行方向にゲート
ライン（走査電極）１が列方向にドレインライン（信号
電極）２がそれぞれ設けられ、ゲートライン１とドレイ
ンライン２との各交点に対応する各画素ごとに薄膜トラ
ンジスタ（表示駆動素子）３、液晶容量からなる画素静
電容量部４および補助容量部５が設けられ、そして薄膜
トランジスタ３がオンになると、画素静電容量部４およ
び補助容量部５に表示データが電荷の形で書込まれ、薄
膜トランジスタ３がオフになると、書込まれた電荷によ
り画素が駆動されるようになっている。この場合、補助
容量部５は画素静電容量部４の不足容量分を補うための
ものである。
【０００３】図３は従来のこのようなアクティブマトリ
ックス液晶表示装置の具体的な構造の一例を示したもの
である。このアクティブマトリックス液晶表示装置で
は、表示駆動パネル１１上に共通電極パネル１２が図示
しないスペーサを介して重ね合わされ、その間に液晶１
３が封入された構造となっている。
ックス液晶表示装置の具体的な構造の一例を示したもの
である。このアクティブマトリックス液晶表示装置で
は、表示駆動パネル１１上に共通電極パネル１２が図示
しないスペーサを介して重ね合わされ、その間に液晶１
３が封入された構造となっている。
【０００４】表示駆動パネル１１はガラス基板２１を備
えている。ガラス基板２１の上面には酸化シリコンや窒
化シリコン等からなる絶縁膜２２がパターン形成されて
いるとともに、絶縁膜２２が形成されていない部分にＩ
ＴＯからなる補助容量用の対向電極２３が絶縁膜２２形
成後にパターン形成されている。絶縁膜２２および対向
電極２３の上面には酸化シリコン等からなる誘電体薄膜
２４が形成されている。誘電体薄膜２４の上面の所定の
個所には、図２に示す薄膜トランジスタ３の一部を構成
するクロムやアルミニウム等からなるゲート電極２５が
パターン形成されている。ゲート電極２５は図２に示す
ゲートライン１に接続されている。ゲート電極２５を含
む誘電体薄膜２４の全上面には酸化シリコンからなるゲ
ート絶縁膜２６が形成されている。ゲート電極２５およ
びその周囲に対応する部分のゲート絶縁膜２６の上面に
はアモルファスシリコンまたはポリシリコンからなる半
導体薄膜２７がパターン形成されている。半導体薄膜２
６の上面の左右両側にはクロムやアルミニウム等からな
るドレイン電極２８およびソース電極２９がパターン形
成されている。ドレイン電極２８は図２に示すドレイン
ライン２に接続されている。
えている。ガラス基板２１の上面には酸化シリコンや窒
化シリコン等からなる絶縁膜２２がパターン形成されて
いるとともに、絶縁膜２２が形成されていない部分にＩ
ＴＯからなる補助容量用の対向電極２３が絶縁膜２２形
成後にパターン形成されている。絶縁膜２２および対向
電極２３の上面には酸化シリコン等からなる誘電体薄膜
２４が形成されている。誘電体薄膜２４の上面の所定の
個所には、図２に示す薄膜トランジスタ３の一部を構成
するクロムやアルミニウム等からなるゲート電極２５が
パターン形成されている。ゲート電極２５は図２に示す
ゲートライン１に接続されている。ゲート電極２５を含
む誘電体薄膜２４の全上面には酸化シリコンからなるゲ
ート絶縁膜２６が形成されている。ゲート電極２５およ
びその周囲に対応する部分のゲート絶縁膜２６の上面に
はアモルファスシリコンまたはポリシリコンからなる半
導体薄膜２７がパターン形成されている。半導体薄膜２
６の上面の左右両側にはクロムやアルミニウム等からな
るドレイン電極２８およびソース電極２９がパターン形
成されている。ドレイン電極２８は図２に示すドレイン
ライン２に接続されている。
【０００５】半導体薄膜２６の近傍であって対向電極２
３の上方におけるゲート絶縁膜２６の上面には、半導体
薄膜２６を形成した後であってドレイン電極２８および
ソース電極２９を形成する前に、ＩＴＯからなる画素電
極３１がパターン形成されている。画素電極３１はソー
ス電極２９と接続されている。そして、画素電極３１、
対向電極２３およびその間の誘電体薄膜２４により、図
２に示す補助容量部５が構成されている。半導体薄膜２
６、ドレイン電極２８、ソース電極２９、画素電極３１
およびゲート絶縁膜２６の全上面には酸化シリコン等か
らなるパッシベーション膜３２が形成されている。パッ
シベーション膜３２の上面には配向膜３３が形成されて
いる。
３の上方におけるゲート絶縁膜２６の上面には、半導体
薄膜２６を形成した後であってドレイン電極２８および
ソース電極２９を形成する前に、ＩＴＯからなる画素電
極３１がパターン形成されている。画素電極３１はソー
ス電極２９と接続されている。そして、画素電極３１、
対向電極２３およびその間の誘電体薄膜２４により、図
２に示す補助容量部５が構成されている。半導体薄膜２
６、ドレイン電極２８、ソース電極２９、画素電極３１
およびゲート絶縁膜２６の全上面には酸化シリコン等か
らなるパッシベーション膜３２が形成されている。パッ
シベーション膜３２の上面には配向膜３３が形成されて
いる。
【０００６】共通電極パネル１２はガラス基板４１を備
えている。ガラス基板４１の下面にはＩＴＯからなる共
通電極４２がパターン形成されている。共通電極４２を
含むガラス基板４１の全下面には配向膜４３が形成され
ている。そして、表示駆動パネル１１の画素電極３１、
共通電極パネル１２の共通電極４２およびその間の液晶
１３により、図２に示す画素静電容量部４が構成されて
いる。
えている。ガラス基板４１の下面にはＩＴＯからなる共
通電極４２がパターン形成されている。共通電極４２を
含むガラス基板４１の全下面には配向膜４３が形成され
ている。そして、表示駆動パネル１１の画素電極３１、
共通電極パネル１２の共通電極４２およびその間の液晶
１３により、図２に示す画素静電容量部４が構成されて
いる。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
このようなアクティブマトリックス液晶表示装置では、
表示駆動パネル１１について見ると、絶縁膜２２の形成
工程、対向電極２３の形成工程、誘電体薄膜２４の形成
工程、ゲート電極２５等からなる薄膜トランジスタ３お
よび画素電極３１の各形成工程、パッシベーション膜３
２の形成工程および配向膜３３の形成工程というよう
に、製造工程数が多いという問題があった。この発明の
目的は、製造工程数を少なくすることのできるアクティ
ブマトリックス液晶表示装置を提供することにある。
このようなアクティブマトリックス液晶表示装置では、
表示駆動パネル１１について見ると、絶縁膜２２の形成
工程、対向電極２３の形成工程、誘電体薄膜２４の形成
工程、ゲート電極２５等からなる薄膜トランジスタ３お
よび画素電極３１の各形成工程、パッシベーション膜３
２の形成工程および配向膜３３の形成工程というよう
に、製造工程数が多いという問題があった。この発明の
目的は、製造工程数を少なくすることのできるアクティ
ブマトリックス液晶表示装置を提供することにある。
【０００８】
【課題を解決するための手段】この発明は、画素電極、
表示駆動素子およびこれらを被覆するパッシベーション
膜を備えた表示駆動パネルと共通電極を備えた共通電極
パネルとの間に液晶が封入されたアクティブマトリック
ス液晶表示装置において、前記画素電極上に前記パッシ
ベーション膜を形成するとともに、該パッシベーション
膜上に対向電極を形成し、前記パッシベーション膜を補
助容量用誘電体となしたものである。
表示駆動素子およびこれらを被覆するパッシベーション
膜を備えた表示駆動パネルと共通電極を備えた共通電極
パネルとの間に液晶が封入されたアクティブマトリック
ス液晶表示装置において、前記画素電極上に前記パッシ
ベーション膜を形成するとともに、該パッシベーション
膜上に対向電極を形成し、前記パッシベーション膜を補
助容量用誘電体となしたものである。
【０００９】
【作用】この発明によれば、パッシベーション膜上に画
素電極の対向電極を形成して該パッシベーション膜に誘
電体薄膜としての役目を持たせているので、従来のもの
と比較して、少なくとも誘電体薄膜の形成工程を省略す
ることができ、したがってその分だけ製造工程数を少な
くすることができる。
素電極の対向電極を形成して該パッシベーション膜に誘
電体薄膜としての役目を持たせているので、従来のもの
と比較して、少なくとも誘電体薄膜の形成工程を省略す
ることができ、したがってその分だけ製造工程数を少な
くすることができる。
【００１０】
【実施例】図２と同一名称部分には同一の符号を付した
図１はこの発明の一実施例におけるアクティブマトリッ
クス液晶表示装置の要部を示したものである。このアク
ティブマトリックス液晶表示装置では、図２に示す従来
のものと表示駆動パネル１１の構造が異なるだけである
ので、以下、表示駆動パネル１１の構造について説明す
る。
図１はこの発明の一実施例におけるアクティブマトリッ
クス液晶表示装置の要部を示したものである。このアク
ティブマトリックス液晶表示装置では、図２に示す従来
のものと表示駆動パネル１１の構造が異なるだけである
ので、以下、表示駆動パネル１１の構造について説明す
る。
【００１１】ガラス基板２１の上面の所定の個所クロム
やアルミニウム等からなるゲート電極２５がパターン形
成されている。ゲート電極２５を含むガラス基板２１の
全上面には酸化シリコンからなるゲート絶縁膜２６が形
成されている。ゲート電極２５およびその周囲に対応す
る部分のゲート絶縁膜２６の上面にはアモルファスシリ
コンまたはポリシリコンからなる半導体薄膜２７がパタ
ーン形成されている。半導体薄膜２６の上面の左右両側
にはクロムやアルミニウム等からなるドレイン電極２８
およびソース電極２９がパターン形成されている。半導
体薄膜２６の近傍におけるゲート絶縁膜２６の上面に
は、半導体薄膜２６を形成した後であってドレイン電極
２８およびソース電極２９を形成する前に、ＩＴＯから
なる画素電極３１がパターン形成されている。画素電極
３１はソース電極２９と接続されている。半導体薄膜２
６、ドレイン電極２８、ソース電極２９、画素電極３１
およびゲート絶縁膜２６の全上面には酸化シリコン等の
誘電体からなるパッシベーション膜３２が形成されてい
る。画素電極３１の上方におけるパッシベーション膜３
２の上面にはＩＴＯからなる対向電極２３が形成されて
いる。対向電極２３を含むパッシベーション膜３２の全
上面には配向膜３３が形成されている。そして、画素電
極３１、対向電極２３およびその間のパッシベーション
膜３２により、図２に示す補助容量部５が構成されてい
る。
やアルミニウム等からなるゲート電極２５がパターン形
成されている。ゲート電極２５を含むガラス基板２１の
全上面には酸化シリコンからなるゲート絶縁膜２６が形
成されている。ゲート電極２５およびその周囲に対応す
る部分のゲート絶縁膜２６の上面にはアモルファスシリ
コンまたはポリシリコンからなる半導体薄膜２７がパタ
ーン形成されている。半導体薄膜２６の上面の左右両側
にはクロムやアルミニウム等からなるドレイン電極２８
およびソース電極２９がパターン形成されている。半導
体薄膜２６の近傍におけるゲート絶縁膜２６の上面に
は、半導体薄膜２６を形成した後であってドレイン電極
２８およびソース電極２９を形成する前に、ＩＴＯから
なる画素電極３１がパターン形成されている。画素電極
３１はソース電極２９と接続されている。半導体薄膜２
６、ドレイン電極２８、ソース電極２９、画素電極３１
およびゲート絶縁膜２６の全上面には酸化シリコン等の
誘電体からなるパッシベーション膜３２が形成されてい
る。画素電極３１の上方におけるパッシベーション膜３
２の上面にはＩＴＯからなる対向電極２３が形成されて
いる。対向電極２３を含むパッシベーション膜３２の全
上面には配向膜３３が形成されている。そして、画素電
極３１、対向電極２３およびその間のパッシベーション
膜３２により、図２に示す補助容量部５が構成されてい
る。
【００１２】このように、このアクティブマトリックス
液晶表示装置では、パッシベーション膜３２上に画素電
極３１の対向電極２３を設けて該パッシベーション膜３
２に誘電体薄膜としての役目を持たせているので、図３
に示す従来のものと比較して、絶縁膜２２の形成工程お
よび誘電体薄膜２４の形成工程を省略することができ、
したがってその分だけ製造工程数を少なくすることがで
きる。また、対向電極２３を形成する前に薄膜トランジ
スタ３の形成が完了しているので、薄膜トランジスタ３
の形成が完了した時点でその電気的特性の検査を行うこ
とが可能となり、このため検査の結果不良品と判定され
た場合には、対向電極２３を形成する前に廃棄すること
ができ、したがって総合的なコストダウンを図ることも
できる。
液晶表示装置では、パッシベーション膜３２上に画素電
極３１の対向電極２３を設けて該パッシベーション膜３
２に誘電体薄膜としての役目を持たせているので、図３
に示す従来のものと比較して、絶縁膜２２の形成工程お
よび誘電体薄膜２４の形成工程を省略することができ、
したがってその分だけ製造工程数を少なくすることがで
きる。また、対向電極２３を形成する前に薄膜トランジ
スタ３の形成が完了しているので、薄膜トランジスタ３
の形成が完了した時点でその電気的特性の検査を行うこ
とが可能となり、このため検査の結果不良品と判定され
た場合には、対向電極２３を形成する前に廃棄すること
ができ、したがって総合的なコストダウンを図ることも
できる。
【００１３】なお、上記実施例では、薄膜トランジスタ
３として逆スタガー型のものを用いているが、他のいか
なる型のものであってもよいことはもちろんである。
３として逆スタガー型のものを用いているが、他のいか
なる型のものであってもよいことはもちろんである。
【００１４】
【発明の効果】以上説明したように、この発明によれ
ば、パッシベーション膜に補助容量部を構成する誘電体
薄膜としての役目を持たせているので、従来のものと比
較して、少なくとも誘電体薄膜の形成工程を省略するこ
とができ、したがってその分だけ製造工程数を少なくす
ることができる。
ば、パッシベーション膜に補助容量部を構成する誘電体
薄膜としての役目を持たせているので、従来のものと比
較して、少なくとも誘電体薄膜の形成工程を省略するこ
とができ、したがってその分だけ製造工程数を少なくす
ることができる。
【図１】この発明の一実施例におけるアクティブマトリ
ックス液晶表示装置の要部を示す断面図。
ックス液晶表示装置の要部を示す断面図。
【図２】従来のアクティブマトリックス液晶表示装置の
回路構成を示す図。
回路構成を示す図。
【図３】従来のアクティブマトリックス液晶表示装置の
具体的な構造の一例を示す断面図。
具体的な構造の一例を示す断面図。
３ 薄膜トランジスタ（表示駆動素子） １１ 表示駆動パネル １２ 共通電極パネル １３ 液晶 ２３ 対向電極 ３１ 画素電極 ３２ パッシベーション膜 ４２ 共通電極
Claims (1)
- 【請求項１】 画素電極、表示駆動素子およびこれらを
被覆するパッシベーション膜を備えた表示駆動パネルと
共通電極を備えた共通電極パネルとの間に液晶が封入さ
れたアクティブマトリックス液晶表示装置において、 前記画素電極上に前記パッシベーション膜を形成すると
ともに、該パッシベーション膜上に対向電極を形成し、
前記パッシベーション膜を補助容量用誘電体となしたこ
とを特徴とするアクティブマトリックス液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11850292A JPH05289111A (ja) | 1992-04-13 | 1992-04-13 | アクティブマトリックス液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11850292A JPH05289111A (ja) | 1992-04-13 | 1992-04-13 | アクティブマトリックス液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05289111A true JPH05289111A (ja) | 1993-11-05 |
Family
ID=14738260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11850292A Pending JPH05289111A (ja) | 1992-04-13 | 1992-04-13 | アクティブマトリックス液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05289111A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5905548A (en) * | 1997-02-25 | 1999-05-18 | Sharp Kabushiki Kaisha | Liquid crystal display device with large aperture ratio |
| US5953085A (en) * | 1996-11-22 | 1999-09-14 | Sharp Kabushiki Kaisha | Liquid crystal display device having a storage capacitor |
| US8138500B2 (en) | 2008-03-31 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
-
1992
- 1992-04-13 JP JP11850292A patent/JPH05289111A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5953085A (en) * | 1996-11-22 | 1999-09-14 | Sharp Kabushiki Kaisha | Liquid crystal display device having a storage capacitor |
| US5905548A (en) * | 1997-02-25 | 1999-05-18 | Sharp Kabushiki Kaisha | Liquid crystal display device with large aperture ratio |
| US8138500B2 (en) | 2008-03-31 | 2012-03-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8519398B2 (en) | 2008-03-31 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941032B2 (ja) | 垂直薄膜トランジスタを有する薄膜トランジスタ液晶表示素子 | |
| KR950019865A (ko) | 액정표시장치 및 그 제조방법 | |
| JPH1010548A (ja) | アクティブマトリクス基板およびその製造方法 | |
| US6819385B2 (en) | Transflective pixel structure | |
| JP2682997B2 (ja) | 補助容量付液晶表示装置及び補助容量付液晶表示装置の製造方法 | |
| JPS62265756A (ja) | 薄膜トランジスタマトリクス | |
| JPH06281959A (ja) | アクティブマトリックス液晶表示装置 | |
| JPH0772506A (ja) | 薄膜トランジスタパネル | |
| JP2624355B2 (ja) | 液晶表示装置およびその製造方法 | |
| JPH05289111A (ja) | アクティブマトリックス液晶表示装置 | |
| JPH10293324A (ja) | 液晶表示素子 | |
| US6940480B2 (en) | Pixel structure | |
| JPH05216067A (ja) | 薄膜トランジスタアレイ | |
| JPS58192090A (ja) | マトリツクスアレ− | |
| JPH06163891A (ja) | 薄膜トランジスタ | |
| JPH0820641B2 (ja) | 液晶表示装置の製造方法 | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JPS61235820A (ja) | アクテイブマトリクスパネル | |
| JPH0862629A (ja) | 液晶表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| JP2566130B2 (ja) | アクテイブマトリクス表示装置用基板の製造方法 | |
| JPH05257161A (ja) | アクティブマトリクス基板 | |
| JPH0650777B2 (ja) | アクテイブマトリクス表示装置の基板 | |
| JPH04326330A (ja) | 液晶表示装置およびその製造方法 | |
| JPH01191830A (ja) | 薄膜トランジスタアレイ基板 |