[go: up one dir, main page]

JP2003077847A - ３−５族化合物半導体の製造方法 - Google Patents

３−５族化合物半導体の製造方法

Info

Publication number
JP2003077847A
JP2003077847A JP2001270091A JP2001270091A JP2003077847A JP 2003077847 A JP2003077847 A JP 2003077847A JP 2001270091 A JP2001270091 A JP 2001270091A JP 2001270091 A JP2001270091 A JP 2001270091A JP 2003077847 A JP2003077847 A JP 2003077847A
Authority
JP
Japan
Prior art keywords
compound semiconductor
group
growth
crystal
regrowth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001270091A
Other languages
English (en)
Inventor
Kazumasa Hiramatsu
和政 平松
Hideto Miyake
秀人 三宅
Shinya Boyama
晋也 坊山
Naoyoshi Maeda
尚良 前田
Yasushi Iechika
泰 家近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2001270091A priority Critical patent/JP2003077847A/ja
Priority to US10/105,238 priority patent/US6756246B2/en
Publication of JP2003077847A publication Critical patent/JP2003077847A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Led Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 ＨＶＰＥ法によりＥＬＯを利用して転位密度
の低いＧａＮ系３−５族化合物半導体を製造するための
方法を提供すること。 【解決手段】 マスク層４を形成した第１の３−５族化
合物半導体層３上に、ＨＶＰＥ法による再成長法により
平坦な表面を有する第２の３−５族化合物半導体層５を
形成するＧａＮ系３−５族化合物半導体の製造方法にお
いて、水素ガスと窒素ガスとの混合キャリアガスを用い
その混合比を制御して再成長により少なくとも｛３３−
６２｝ファセットを含むファセット群の形成を制御し、
一旦第１の３−５族化合物半導体層３と平行な面を消失
するまで再成長を行い、転位密度の低い３−５族化合物
半導体を製造する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、窒化ガリウム（Ｇ
ａＮ）系３−５族化合物半導体の製造方法に関する。
【０００２】
【従来の技術】一般式ＩｎxＧａyＡｌzＮ（ただし、ｘ
＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）
で表されるＧａＮ系３−５族化合物半導体は、３族元素
の組成を変えることにより直接型のバンドギャップエネ
ルギーを調整して、紫外から赤色の波長の光エネルギー
に対応させることができるため、紫外から可視領域にわ
たる高効率の発光素子用材料として利用可能である。ま
た、これまで一般に用いられているＳｉあるいはＧａＡ
ｓなどの半導体に比べて大きなバンドギャップを持つた
めに、従来の半導体では動作できないような高温におい
ても半導体としての特性を有することを利用して、耐環
境性に優れた電子素子の作製が原理的に可能である。
【０００３】しかし、上述したＧａＮ系３−５族化合物
半導体は、融点付近での蒸気圧が非常に高いため、大き
な結晶を成長することが非常に難しく、半導体素子作製
のための基板として用いることができるような実用的な
大きさの結晶が得られていない。このため、該化合物半
導体の作製には、サファイア、ＳｉＣ等、該化合物半導
体と類似の結晶構造を有し、大きな結晶が作製可能な材
料を基板として、この上に所要の単結晶薄膜層をエピタ
キシャル成長させるのが一般的である。現在、このよう
な方法を用いることによって、比較的良質な該化合物半
導体の結晶が得られるようになっている。しかし、この
場合でも、基板材料と該化合物半導体の格子定数、ある
いは熱膨張係数の差に由来する結晶欠陥を低減すること
が難しく、１０8 ｃｍ-2程度、あるいはそれ以上の欠陥
密度を有するのが一般的である。しかし、高性能なＧａ
Ｎ系デバイスを作製するには、転位密度の低い低バルク
ＧａＮ基板が強く求められている。
【０００４】そこで、このような高密度に結晶欠陥を有
する該化合物半導体をもとにして、欠陥の密度を低減し
た該化合物半導体を得る手法が報告されている（Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３６巻、Ｌ８９９頁、
１９９７年）。すなわち、欠陥密度が高い該化合物半導
体（以下、下地結晶と称することがある）上を、微細な
開口部を残してＳｉＯ2 パターンで覆い、この上にさら
に２回目の結晶成長を行なうことにより結晶欠陥の少な
い所要の化合物半導体を成長させる方法である。以下の
説明において、この２回目以降の結晶成長を再成長と称
することがある。
【０００５】この方法によると、再成長の初期には、パ
ターン上には結晶成長が起こらず、開口部のみに結晶成
長が生じるいわゆる選択成長が起きる。この段階からさ
らに結晶成長を続けると、開口部に成長した結晶がＳｉ
Ｏ2 パターン上にも広がり、やがてＳｉＯ2 パターンを
埋め込んだ構造ができあがる。ＳｉＯ2 パターンの埋め
込みが生じた直後は、再成長による結晶表面には凹凸が
残るものの、さらに結晶成長を進めることで、やがて再
成長表面の凹凸が小さくなり、最終的には平坦な結晶表
面を得ることができる。上述のような埋め込み構造の形
成により、再成長層での転位密度が下地結晶より大幅に
低減できることが確認されている。
【０００６】
【発明が解決しようとする課題】しかしながら、選択横
方向成長（ＥＬＯ）によって転位密度の低減を図ろうと
する場合、上述した再成長による欠陥低減の機構は、成
長手法や成長条件の違いにより異なる。すなわち、その
機構は大きく分けて以下の２種類である。第１の機構
は、図６に示すように、再成長層１０１が下地層１０２
の貫通転位１０３を受け継ぐものの、パターン１０４上
の再成長層１０１では、パターン１０４が下地層１０２
の転位を終端させ、その上の再成長層１０１には転位が
発生しないものである。ただし、この場合、転位が低減
できるのは、パターン１０４上の再成長層１０１のみで
あり、パターン１０４の開口部１０４Ａ上の再成長層１
０１には下地層１０２からの転位が受け継がれており、
転位の低減は、ほとんど期待できない。
【０００７】第２の機構は、図７に示すように、パター
ン１０４の開口部１０４Ａ上の再成長層１０１がファセ
ットを形成して成長することによるものであり、下地層
１０２から受け継がれた貫通転位１０３が、再成長層１
０１のファセットで成長面内に曲げられ、成長膜厚が増
すにしたがい欠陥密度が減少するものである。ただし、
この場合、第１の機構によるものとは反対に、開口部１
０４Ａ上での転位密度は少ないものの、逆に転位が、パ
ターン部上部に集中し、この転位を十分低減させるため
には数１０μｍ以上の厚い層を成長することが必要であ
った。
【０００８】再成長層を含めた基板上の該化合物半導体
の膜厚が厚くなるにしたがい、おもに基板との熱膨張係
数の差による歪が大きくなる。該化合物半導体の全体の
膜厚が数１０μｍにも達すると、上記の歪の影響によ
り、基板あるいは該化合物半導体にクラックなどの欠陥
が発生しやすくなる。さらに、場合によってはウエファ
に曲率半径が１ｍよりも小さくなるような大きな変形が
生じる。このような大きな変形を持つウエファは微細な
半導体プロセスではパターニング時の焦点合わせが難し
い、などの半導体製造プロセスでの問題が生じる。
【０００９】本発明の目的は、ＨＶＰＥ法によりＥＬＯ
を利用して転位密度の低いＧａＮ系３−５族化合物半導
体を製造するための方法を提供することにある。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、請求項１の発明によれば、マスクパターンを形成し
た窒化ガリウム系化合物半導体を含む下地結晶上に、再
成長法により平坦な表面を有する窒化ガリウム系化合物
半導体の埋め込み構造を作製する３−５族化合物半導体
の製造方法において、再成長により少なくとも｛３３−
６２｝ファセットを含むファセット群により一旦前記下
地結晶と平行な面を消失させる工程を含むことを特徴と
する３−５族化合物半導体の製造方法が提案される。
【００１１】請求項２の発明によれば、請求項１の発明
において、マスクパターンが＜１−１００＞方向に平行
なストライプ状パターンである３−５族化合物半導体の
製造方法が提案される。
【００１２】請求項３の発明によれば、請求項１又は２
の発明において、前記再成長法がハイドライド気相成長
法である３−５族化合物半導体の製造方法が提案され
る。
【００１３】請求項４の発明によれば、請求項３の発明
において、前記再成長を行うためのキャリアガスとして
水素ガスと窒素ガスとの混合キャリアガスを用いる３−
５族化合物半導体の製造方法が提案される。
【００１４】請求項５の発明によれば、請求項４の発明
において、前記消失させる工程を、前記混合キャリアガ
スの混合比を制御することにより前記ファセット群の形
成を制御して行う３−５族化合物半導体の製造方法が提
案される。
【００１５】請求項６の発明によれば、請求項１、２、
３、４又は５の発明において、前記下地結晶がＡｌＮ混
晶比が１％以上である３−５族化合物半導体の製造方法
が提案される。
【００１６】請求項７の発明によれば、前記第２の３−
５族化合物半導体を形成する場合に、前記分圧比の値を
制御して、少なくとも｛３３−６２｝ファセットを含む
ファセット群により一旦前記下地結晶と平行な面を消失
させる工程を含むことを特徴とする３−５族化合物半導
体の製造方法が提案される。
【００１７】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態の一例につき詳細に説明する。
【００１８】図１は、本発明の方法により製造された３
−５族化合物半導体の構造を模式的に示す断面図であ
る。３−５族化合物半導体１は、サファイア基板２の上
に、ＭＯＶＰＥ法（有機金属気相エピタキシャル成長
法）によって下地結晶となる第１の３−５族化合物半導
体層３を３〜４（μｍ）成長させ、３−５族化合物半導
体層３の上にはＲＦスパッタ法により堆積させたＳｉＯ
2 層をマスク層４として形成している。良好な下地結晶
を作製するためには、ＧａＮ、ＡｌＮ、ＧａＡｌＮ、Ｓ
ｉＣ等の公知のバッファ層を用いる２段階成長法が有効
である。
【００１９】第１の３−５族化合物半導体層３は、一般
式ＩｎuＧａvＡｌwＮ（ここで、０≦ｕ≦１、０≦ｖ≦
１、０≦ｗ≦１、ｕ＋ｖ＋ｗ＝１）で表されるＧａＮ系
の３−５族化合物半導体結晶層となっている。一方、マ
スク層４は、ＳｉＯ2 層を適宜の厚さに堆積して形成し
たもので、フォトリソグラフィにより複数の窓部４Ａが
スリットの形状で形成されている。これらの窓部４Ａ
は、例えば幅５（μｍ）程度のストライプパターンをも
って形成することができる。
【００２０】そして、第１の３−５族化合物半導体層３
とマスク層４との上には、一般式ＩｎxＧａyＡｌzＮ
（ここで、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋
ｙ＋ｚ＝１）で表される第２の３−５族化合物半導体層
５が再成長により形成されている。この第２の３−５族
化合物半導体層５は、ハイドライド気相成長法（ＨＶＰ
Ｅ法）によって形成され、ここでは、下地結晶である第
１の３−５族化合物半導体層３に生じている多数の転位
のうち、マスク層４によって終端せず窓部４Ａを貫通し
た貫通転位Ｄが受け継がれている。
【００２１】該化合物半導体の製造方法としては、分子
線エピタキシー（以下、ＭＢＥと記すことがある。）
法、ＭＯＶＰＥ法、ＨＶＰＥ法が挙げられる。ＭＢＥ法
は急峻な界面を有する積層構造を作製することに適した
方法である点で重要である。ＭＯＶＰＥ法は急峻な界面
を有する積層構造を作製するのに適しているのと同時
に、大面積にわたり均一な成膜にも適しているため重要
である。ＨＶＰＥ法は、不純物の少ない結晶を大きな成
膜速度で作製できるため重要である。第２の３−５族化
合物半導体層５を成長させるのにＨＶＰＥ法を用いる
と、大きな成長速度が得られるため、短時間で良好な結
晶を得ることができる。
【００２２】ＨＶＰＥ法による３−５族化合物半導体の
製造には、以下のような原料を用いることができる。３
族原料としては、金属Ｇａ、金属Ｉｎ等に塩化水素ガス
を反応させ、ＧａＣｌ、ＩｎＣｌを発生させて用いるこ
とができる。また、ＴＭＧ、ＴＥＧ等の一般式Ｒ1Ｒ2Ｒ
3Ｇａ（ここで、Ｒ1、Ｒ2、Ｒ3は、低級アルキル基を示
す）で表されるトリアルキルガリウム；ＴＭＩ、トリエ
チルインジウム等の一般式Ｒ1Ｒ2Ｒ3Ｉｎ（ここで、Ｒ
1、Ｒ2、Ｒ3は、低級アルキル基を示す。）で表される
トリアルキルインジウム等を高温で塩化水素ガスと反応
させ、ＧａＣｌ、ＩｎＣｌ等を発生させて用いることが
できる。また、ジメチルガリウムクロライド（Ｇａ（Ｃ
Ｈ3 ）2 Ｃｌ）、ジエチルガリウムクロライド（Ｇａ
（Ｃ2 Ｈ5 ）2 Ｃｌ）、ジメチルインジウムクロライド
（Ｉｎ（ＣＨ3 ）2 Ｃｌ）、ジエチルインジウムクロラ
イド（Ｉｎ（Ｃ2 Ｈ5 ）2 Ｃｌ）等を高温で分解させ、
ＧａＣｌ、あるいはＩｎＣｌを発生させて用いることも
できる。また、常温で安定な、ＧａＣｌ3 、ＩｎＣｌ3
などにキャリアガスをバブリングして供給することもで
きる。これらは、単独でまたは混合して用いられる。
【００２３】次に、５族原料としては、アンモニア、ヒ
ドラジン、メチルヒドラジン、１，１−ジメチルヒドラ
ジン、１，２−ジメチルヒドラジン、ｔ−ブチルアミ
ン、エチレンジアミンなどが挙げられる。これらは単独
でまたは混合して用いられる。これらの原料のうち、ア
ンモニアとヒドラジンは、分子中に炭素原子を含まない
ため、半導体中への炭素の汚染が少なく好適であり、取
り扱いやすさの点でアンモニアが好ましい。
【００２４】ＨＶＰＥ法においては、原料のキャリアガ
スとして、水素、窒素等の稀ガスを用いることができ
る。本実施の形態では、水素ガスと窒素ガスとを混合し
て成る混合ガスをキャリアガスとして用いている。
【００２５】第２の３−５族化合物半導体層５を成長さ
せる場合にファセットを形成し、このファセットの形成
形態により貫通転位Ｄの第２の３−５族化合物半導体層
５中での伝搬形態、すなわち選択横方向成長を制御し、
これにより第２の３−５族化合物半導体層５における転
位密度の改善を図るため、ここでは、再成長時における
ファセットを制御する因子として考えられる、各原料の
供給量、成長温度、成長圧力、混合キャリアガスの分圧
比（混入比）、不純物などのうち、種々の実験を重ねた
結果、上記混合キャリアガスの分圧比をファセット制御
因子として利用することにより選択横方向成長を極めて
良好に制御している。
【００２６】このように、再成長の第一工程では下地結
晶である第１の３−５族化合物半導体層３から引き継が
れる転位の方向は、混合キャリアガスの分圧比によって
制御され、その分圧比は、貫通転位Ｄを下地結晶との界
面方向へ曲げるために適した値に選ばれる。具体的に
は、窒素ガスと水素ガスとの混合キャリアガスを用い、
少なくとも｛３３−６２｝ファセットを含むファセット
群により、再成長結晶上の下地結晶の表面と平行な面が
消失するまでＨＶＰＥ法を用いて再成長を行なう。通
常、下地結晶の表面と平行な面は（０００１）面であ
る。このような成長条件では下地結晶に対して、斜めに
傾いたファセットが出る。再成長結晶上の下地結晶の表
面と平行な面が消失してからも、同じ条件で再成長を続
けて、斜めに傾いたファセットのみで成長を続けてもよ
い。このファセットの傾きは窒素ガスと水素ガスとの分
圧比により制御できる。
【００２７】本実施の形態においては、第二工程とし
て、一旦方向を曲げられた転位が結晶表面へ伝播するの
を防ぐため、パターン部上に積極的に空隙６を形成し、
その界面で転位を終端させても良い。具体的には、成長
条件を、第１の３−５族化合物半導体層３の表面と平行
な面が出る条件に変更して再成長を続ける。第１の３−
５族化合物半導体層３の表面と平行な面が出る条件は、
一般的には、斜めのファセットを出す条件とは逆の傾向
となる。また窒素をキャリアガスとして用いること、不
純物としてＭｇ原料を供給することなどでも生じ易い。
このような条件で再成長を続けることにより、パターン
上に空隙６が形成される。
【００２８】図１では、空隙６の幅が再成長とともに狭
まり、最終的に再成長表面が平坦化した例を示してい
る。しかし、３−５族化合物半導体１上に作製する素子
がパターンと同等かより小さな面積の場合には、再成長
表面に空隙６の開口部が露出していもよい。たとえば半
導体レーザは、活性層の幅が約３μｍ、長さが約１ｍｍ
以下である。このため、マスクがストライプ状であり、
マスク間隔が５μｍ程度かそれ以上、長さが１ｍｍ以上
であれば、空隙６の開口部を避けて素子を作製できる。
図２にこの場合の概略構成を示す。図２の各部のうち図
１の各部に対応する部分に同一の符号を付している。符
号７で示されるのは素子である。
【００２９】マスクパターンをストライプ形状にする場
合、ストライプ方向が＜１１−２０＞方向に比べて、＜
１−１００＞方向の場合に、成長条件によりファセット
の形状を制御しやすいために好適である。＜１−１００
＞方向のストライプを用いた場合、第１工程で生じる斜
めのファセットは｛１１−２２｝面である。また第２工
程では（０００１）面と、｛１１−２０｝面のファセッ
トが生じ易い。
【００３０】このようにして低欠陥の結晶を作製して
も、マスクパターン上では、貫通転位が少し残る傾向が
ある。このような場合には、再成長結晶の表面に再度マ
スクパターンを形成し、さらに再成長を行なうことで、
パターン上の欠陥をさらに低減することができる。２回
目の再成長に用いるパターンは１回目の再成長後に残っ
た転位が存在する領域を覆うように形成する。１回目の
再成長後、転位はほぼパターン中央の限られた領域にの
み残るため、２回目の再成長に用いるパターンは比較的
小さいものを用いることができる。２回目の再成長に用
いるパターンを小さくすることは、埋め込むべき領域が
小さくなり、大きな領域を埋め込む場合に比べて、小さ
い膜厚で埋め込むことができる。これは２回目のパター
ン上の再成長層における応力、結晶方位の揺らぎ、再成
長後の基板の反りなどを小さくできる、等の点で好まし
い。
【００３１】以上、第２の３−５族化合物半導体層５に
生じるファセットの成長、特にその傾きが混合キャリア
ガスの分圧比によって依存することを利用して第２の３
−５族化合物半導体層５における貫通転位の曲げ方向の
制御を行い、これにより、第２の３−５族化合物半導体
層５中の転位密度の低下を図ることができることについ
て説明した。したがって、第２の３−５族化合物半導体
層５に生じるファセットの成長が混合キャリアガスの分
圧比によってどのように依存するのかをあらかじめ調べ
ておくことにより、半導体の成長を適宜行なうことがで
きる。
【００３２】図３は、混合キャリアガスの分圧比、すな
わち水素ガスの分圧と窒素ガスの分圧との比が第２の３
−５族化合物半導体層５の選択横方向成長に及ぼす影響
及び結晶性について調べた実験結果を示す図である。
【００３３】実験は、図１に示した構造の３−５族化合
物半導体１をＨＶＰＥ法により形成する場合の例で、以
下の条件で行った。成長温度１０７０℃、成長圧力常
圧、成長時間１〜６０分。原料ガスのアンモニア、塩化
水素のそれぞれの分圧は０．２ａｔｍ、８×１０-3ａｔ
ｍ。キャリアガスには窒素、水素の混合キャリアガスを
用い、その効果を調べるために全キャリア中の水素の混
合比Ｈ2 ／（Ｈ2 ＋Ｎ2 ）（水素ガスの分圧比）を０、
０．５、０．９と変化させて実験を行った。ＥＬＯ用基
板にはマスク材としてＳｉＯ2 を用いＲＦスパッタ法に
よりＳｉＯ 2 層を８０ｎｍ堆積させ，フォトリソグラフ
ィーにより＜１１−２０＞、＜１−１００＞のストライ
プパターンを作製した。マスク／ウィンドウ幅は５μｍ
／５μｍとした。
【００３４】キャリアガスの変化による成長初期の形態
変化を次のようにして調べた。成長時間は３分、マスク
／ウィンドウ幅は５μｍ／５μｍ。横軸に混合キャリア
ガスにおける水素ガスの分圧比がとってあり、０は窒素
ガスのみによる成長であることを示す。＜１１−２０＞
ストライプでは水素ガスの混合比にかかわらず｛１−１
０１｝を形成し、横方向に成長している。＜１−１００
＞ストライプの場合、窒素ガスのみでの成長ではｃ面と
｛１１−２２｝が現れているが、水素キャリアを含む成
長では｛１１−２２｝のほかにｃ面に対して約７８°の
角度をなす面が現れている。この面は水素キャリアの割
合が増加するに従って現れやすくなる。
【００３５】ｃ面と約７８°の角度をなす面は、その角
度から｛３３−６２｝ファセットと考えられる。｛３３
−６２｝は｛１１−２０｝と同じダングリングボンドが
２分子層分、｛１１−２２｝と同じダングリングボンド
が１分子層分、周期的に繰り返される面である。
【００３６】図４の（Ａ）〜（Ｆ）は、水素ガスと窒素
ガスとの混合キャリアガスを用いて第２の３−５族化合
物半導体層５を形成した場合にＥＬＯ形態がどのように
変化したのかを示す図である。
【００３７】また、マスク／ウィンドウによる形態変化
を次のようにして調べた。水素ガス混合比（分圧比）は
０．５、＜１−１００＞ストライプ、成長時間は３分。
３μｍ／３μｍではマスク幅が狭いため埋め込まれてい
る。５μｍ／５μｍ、７μｍ／３μｍの周期が１０μｍ
のストライプパターンを比較した。この結果、いずれも
ほぼ同じ形態をしていることが確認されたので、成長速
度はマスク／ウィンドウ幅によらないことがわかった。
【００３８】さらに、水素ガスと窒素ガスとの混合キャ
リアガスでの成長初期過程における第２の３−５族化合
物半導体層５の走査型電子顕微鏡像を観察した。成長開
始約３分で｛３３−６２｝が現れており、｛１１−２
２｝と｛３３−６２｝の割合をほぼ保ったまま横方向成
長し、約５分でマスク上で合体が始まり、約１０分で完
全に埋め込まれたことが確認できた。
【００３９】欠陥の評価方法としては、従来より公知の
技術を用いることができる。具体的には、カソードルミ
ネッセンス（以下、ＣＬと記すことがある。）のマッピ
ングによる暗点の観察、原子間力顕微鏡（以下、ＡＦＭ
と記すことがある。）による結晶表面での転位像の観
察、溶融アルカリや燐酸系エッチャントによるエッチピ
ット密度（以下、ＥＰＤと記すことがある。）の評価、
ＧａＮに対するＩｎＧａＮのような格子不整合を有する
材料を結晶表面に成長して生じる異常成長点（以下、グ
ロースピットと記すことがある。）の評価、透過電子顕
微鏡（以下、ＴＥＭと記すことがある。）による転位像
の観察などが挙げられる。
【００４０】図５には、先ほどと同様のストライプパタ
ーンを用いて６０分間成長を行った場合の結果が示され
ている。上が窒素・水素混合キャリアガスで、下が窒素
ガスのみのキャリアガスによる成長の場合を示してい
る。図５は、室温で、波長３６０ｎｍのカソードルミネ
ッセンスマッピングである。この部分がＳｉＯ2 マスク
で、その上の部分がＨＶＰＥによる成長層である。白い
部分が発光の強いところで、斜めのファセットによる横
方向成長が行われた部分である。黒い部分は発光が弱い
ところで、ｃ面による成長が行われた部分であり、上の
発光の弱い部分は、横方向成長により埋め込まれたあと
にｃ面成長が行われた部分である。
【００４１】ＥＬＯを行うとマスク上部に横方向成長す
る際にｃ軸が揺らぐという報告があるのでＸ線がストラ
イプパターン方向と平行に入射する場合をΦ＝０°と
し、垂直の場合をΦ＝９０°として測定を行った。混合
キャリアガス、窒素ガスのみによるキャリアガスのいず
れでもΦ＝９０°での半値幅の値が大きくなっているこ
とから、横方向成長時にｃ軸が揺らぐことがわかった。
混合キャリアガスと窒素ガスのみのキャリアガスとを比
較すると、混合キャリアガスの方が半値幅が小さいこと
から水素ガスをキャリアガスに混合することで結晶性が
よくなることが確認された。
【００４２】ＨＶＰＥ法によるＥＬＯ−ＧａＮの水素混
合キャリアの効果は、＜１１−２０＞ストライプを用い
た場合｛１−１０１｝により横方向成長が行われた。＜
１−１００＞ストライプでは｛１１−２２｝、｛３３−
６２｝により横方向成長が行われた。その｛３３−６
２｝の割合は水素キャリアの増加により増大した。水素
キャリアを用いることでｃ面がほとんど現れずに斜めの
ファセットで埋め込みが行われた。窒素キャリアのみで
成長するよりもＸ線半値幅が減少することがわかった。
【００４３】本発明によれば、キャリアガスの分圧比を
制御することにより、ＨＶＰＥ法を用いて広い面積にわ
たり欠陥密度を低減した結晶が比較的高速度で得られ
る。その上に発光特性、信頼性が向上した発光素子を作
製することができることも本発明の特徴である。また、
欠陥密度が低減されているため暗電流を十分に抑制した
受光素子を作製することもできる。さらに、欠陥の低減
による特性の向上した電子素子を作製することもでき
る。
【００４４】本発明において、パターンの作製条件、再
成長条件によっては再成長後に第１の３−５族化合物半
導体層３の表面に窪みが発生する場合がある。第１の３
−５族化合物半導体層３を一般式ＩｎuＧａv ＡｌwＮ
（０≦ｕ＜１、０≦ｖ＜１、０＜ｗ≦１、ｕ＋ｖ＋ｗ＝
１）で表わされる３−５族化合物半導体とすることでこ
のような窪みの発生を抑えられる場合がある。具体的
な、ＡｌＮの混晶比（上記一般式におけるｗの値）とし
ては、１％以上、好ましくは５％以上が挙げられる。具
体的な第１の３−５族化合物半導体層３の層厚の範囲
は、０．３ｎｍ以上、好ましくは１ｎｍ以上が挙げられ
る。
【００４５】本発明のパターンとして用いることができ
る材料としては、該化合物半導体の再成長においてある
程度の耐久性があるものが好ましい。すなわち、パター
ンを作製した試料を、再成長の雰囲気、温度において、
再成長を開始するまでに蒸発などによる消失や、融解な
どによる変形を起こすような材料では、目的とする再成
長を再現性よく行なうことは難しい。このような条件に
用いることができる材料としては、ＳｉＯ2 （酸化珪
素）、Ｗ、Ｒｅ、Ｍｏ、Ｃｒ、Ｃｏ、Ｓｉ、Ａｕ、Ｚ
ｒ、Ｔａ、Ｔｉ、Ｎｂ、Ｎｉ、Ｐｔ、Ｖ、Ｈｆ、Ｐｄな
どの単体、ＢＮ（窒化ホウ素）、およびＷ、Ｔｉ、Ｚ
ｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｒｅ、Ｆｅ、
Ｓｉ等の窒化物などが挙げられる。本発明において、パ
ターンは、異なる材料よりなる少なくとも２つの層を積
層してなるものでもよい。
【００４６】本発明に用いることができるパターン形状
としては、従来より公知のものを用いることができる。
具体的には、一般的にライン／スペースと呼ばれる、一
定の幅のストライプ状パターンを一定の幅の開口部を隔
てて平行に並べたもの、あるいは部分的に、円形状、多
角形状に下地を露出させたものなどが挙げられる。これ
らのパターン形状は、再成長条件、パターンの材質など
にあわせて、選んで用いることができる。
【００４７】ライン／スペースのパターンの場合、パタ
ーン部の幅は、０．０５μｍ以上２０μｍ以下が好まし
い。パターン部の幅が０．０５μｍより小さい場合、本
発明の欠陥密度の低減の効果が顕著でない。また、２０
μｍより大きい場合、パターンの埋め込みに要する時間
が長くなりすぎ、実用的でない。同様な理由で、円形状
あるいは多角形状の開口部を有するパターンにおいて
も、開口部間の距離は０．０５μｍ以上２０μｍ以下が
好ましい。
【００４８】ライン／スペースのパターンの場合、スペ
ース部（開口部：下地の露出した部分）の幅は、０．０
１μｍ以上２０μｍ以下が好ましい。スペース部の幅が
０．０１μｍより小さい場合、現状の半導体プロセスで
は、実用的に正確な形状で作製することが難しく、好ま
しくない。また、２０μｍより大きい場合、本発明の欠
陥低減の効果が顕著でない。同様な理由で、円形状、あ
るいは多角形状の開口部を有するパターンにおいても、
開口部の大きさは０．０１μｍ以上２０μｍ以下が好ま
しい。
【００４９】パターンの作製方法としては、蒸着法、ス
パッタ法、化学気相堆積法（ＣＶＤ法）、メッキ法等、
公知のものを用いることができる。また、単体の材料の
薄膜を形成した後、これを化学反応で所望の化合物材料
としてもよい。具体的には、タングステンの薄膜を形成
後、アンモニアを含む雰囲気で熱処理することで、窒化
タングステンとする方法が挙げられる。パターンの膜厚
としては、実用的な耐久性と生産性を勘案して決めるこ
とができる。タングステン、ＳｉＯ2等の場合、２ｎｍ
以上５μｍ以下が好ましい。
【００５０】その他の成長条件としては、具体的には以
下のものが挙げられる。成長温度については、成長する
該化合物半導体の物性にも依存するが、Ｉｎを構成元素
として含まない場合、６００℃以上１２００℃以下が好
ましい。再成長温度が６００℃より低い場合、あるいは
１２００℃より高い場合には、再成長による良好な結晶
が得られにくい。また、該化合物半導体がＩｎを構成元
素として含む場合、熱的安定性が低下するため、再成長
温度は、６００℃以上９００℃以下が好ましい。
【００５１】本発明における再成長に用いることができ
る成長圧力としては、１００Ｐａ以上が挙げられる。再
成長での圧力が１００Ｐａ未満の場合、良好な結晶を得
ることが難しい。好ましくは５００Ｐａ以上、さらに好
ましくは１０００Ｐａ以上である。なお、成長圧力が高
くなるにつれて、結晶性が改善される場合があるが、一
般的に結晶成長に用いるＭＯＶＰＥ装置あるいはＨＶＰ
Ｅ装置は、工業的にあまり高い成長圧力で用いないの
で、再成長における成長圧力は１０気圧以下が好まし
い。
【００５２】本発明による欠陥の低減方法においては、
その他の欠陥低減方法と組み合わせて用いてもよい。具
体的に本発明の方法と組み合わせて用いることができる
欠陥の低減方法としては、低温成長中間層を用いる方法
（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，１９９９年、３
８巻、Ｌ１５１５頁）、再成長により下地層と再成長層
との間に空間的な隙間を設ける方法（以下、エアブリッ
ジ法と記すことがある。Ｊ．Ｃｒｙｓｔ．Ｇｒｏｗｔ
ｈ．，２０００年、２２１巻、３３８頁）、結晶表面を
部分的にエッチングした上で再成長する方法（以下、ス
トライプグルーブ法と記すことがある。Ｊ．Ｃｒｙｓ
ｔ．Ｇｒｏｗｔｈ．，２０００年、２２１巻、３４５
頁）、結晶表面をエッチングした上で、エッチングされ
た側面からの結晶成長を行なう方法（以下、ペンデオエ
ピタキシー法と記すことがある。ＭＲＳインターネット
ジャーナル、Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ． Ｒｅ
ｓ．，１９９９年、４Ｓ１巻、論文番号Ｇ３．３８）結
晶表面を部分的にエッチングした上で、高温でアニール
し結晶表面を平坦化する方法（以下、マストランスポー
ト法と記すことがある。ＭＲＳインターネットジャーナ
ル、Ｎｉｔｒｉｄｅ Ｓｅｍｉｃｏｎｄ． Ｒｅｓ．，２
０００年、５Ｓ１巻、論文番号Ｗ２．８）、結晶表面に
微細な異物を設けた上で再成長する方法（以下、アンチ
サーファクタント法と記すことがある。Ｊｐｎ．Ｊ．Ａ
ｐｐｌ．Ｐｈｙｓ．，２０００年、３９巻、Ｌ８３１
頁）などが挙げられる。これらのなかでも、低温成長中
間層を用いる方法、ストライプグルーブ法、マストラン
スポート法、アンチサーファクタント法などが好適に用
いることができる。
【００５３】本発明、あるいは本発明とその他の方法を
組み合わせることで、大幅に結晶欠陥の低減された該化
合物半導体を比較的小さな膜厚で達成することができ
る。その結果、基板の反りを低減することができ、素子
化プロセスでのプロセス性の向上にも非常に有効であ
る。
【００５４】
【発明の効果】本発明によれば、上述の如く、マスクパ
ターンを形成した窒化ガリウム系化合物半導体を含む下
地結晶上に、ハイドライド気相成長法による再成長法に
より平坦な表面を有する窒化ガリウム系化合物半導体の
埋め込み構造を、再成長により少なくとも｛３３−６
２｝ファセットを含むファセット群により一旦下地結晶
と平行な面を消失させる工程により作製するようにした
ので、これにより貫通転位が低減された高品質の３−５
族化合物半導体が比較的短時間で得られる。また、必要
なファセットの形成は混合キャリアガスの混合比（分圧
比）を制御することにより実現できるので、その工程が
簡単であり、低コスト化を期待することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例の構造を示す模式的
断面図。
【図２】図１に示した半導体上に素子を設ける場合の構
成を説明するための説明図。
【図３】キャリアガス混合比が選択横方向成長に及ぼす
影響を調べるために行った実験結果を示す図。
【図４】混合キャリアガスを用いて３−５族化合物半導
体層を形成する場合のＥＬＯの形態の変化を示す図。
【図５】６０分間の成長によりマスクの埋め込みが行わ
れた状態を示す図。
【図６】貫通転位がマスクパターンにより終端される様
子を示した図。
【図７】貫通転位の方向がファセットにより曲げられる
様子を示した図。
【符号の説明】
１ ３−５族化合物半導体 ２ サファイア基板 ３ 第１の３−５族化合物半導体層 ４ マスク層 ５ 第２の３−５族化合物半導体層 ６ 空隙 ７ 素子
フロントページの続き (72)発明者 前田 尚良 茨城県つくば市北原６番 住友化学工業株 式会社内 (72)発明者 家近 泰 茨城県つくば市北原６番 住友化学工業株 式会社内 Ｆターム(参考） 5F041 AA40 CA12 CA34 CA40 CA65 5F045 AA04 AB14 AB18 AC08 AC09 AC12 AC18 AE21 AE23 AE25 AF09 AF13 BB12 CA09 DA52 DA67 DB02 DB04 EE12 EE17 5F052 CA04 DB06 KA01 KA05

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 マスクパターンを形成した窒化ガリウム
    系化合物半導体を含む下地結晶上に、再成長法により平
    坦な表面を有する窒化ガリウム系化合物半導体の埋め込
    み構造を作製する３−５族化合物半導体の製造方法にお
    いて、 再成長により少なくとも｛３３−６２｝ファセットを含
    むファセット群により一旦前記下地結晶と平行な面を消
    失させる工程を含むことを特徴とする３−５族化合物半
    導体の製造方法。
  2. 【請求項２】 マスクパターンが＜１−１００＞方向に
    平行なストライプ状パターンである請求項１記載の３−
    ５族化合物半導体の製造方法。
  3. 【請求項３】 前記再成長法がハイドライド気相成長法
    である請求項１又は２記載の３−５族化合物半導体の製
    造方法。
  4. 【請求項４】 前記再成長を行うためのキャリアガスと
    して水素ガスと窒素ガスとの混合キャリアガスを用いる
    請求項３記載の３−５族化合物半導体の製造方法。
  5. 【請求項５】 前記消失させる工程を、前記混合キャリ
    アガスの混合比を制御することにより前記ファセット群
    の形成を制御して行う請求項４記載の３−５族化合物半
    導体の製造方法。
  6. 【請求項６】 前記下地結晶がＡｌＮ混晶比が１％以上
    である請求項１、２、３、４又は５記載の３−５族化合
    物半導体の製造方法。
  7. 【請求項７】 前記第２の３−５族化合物半導体を形成
    する場合に、前記分圧比の値を制御して、少なくとも
    ｛３３−６２｝ファセットを含むファセット群により一
    旦前記下地結晶と平行な面を消失させる工程を含むこと
    を特徴とする３−５族化合物半導体の製造方法。
JP2001270091A 2001-09-06 2001-09-06 ３−５族化合物半導体の製造方法 Pending JP2003077847A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001270091A JP2003077847A (ja) 2001-09-06 2001-09-06 ３−５族化合物半導体の製造方法
US10/105,238 US6756246B2 (en) 2001-09-06 2002-03-26 Method for fabricating III-V group compound semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001270091A JP2003077847A (ja) 2001-09-06 2001-09-06 ３−５族化合物半導体の製造方法

Publications (1)

Publication Number Publication Date
JP2003077847A true JP2003077847A (ja) 2003-03-14

Family

ID=19095791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001270091A Pending JP2003077847A (ja) 2001-09-06 2001-09-06 ３−５族化合物半導体の製造方法

Country Status (2)

Country Link
US (1) US6756246B2 (ja)
JP (1) JP2003077847A (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502546A (ja) * 2003-05-21 2007-02-08 ルミログ マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス
JP2007335484A (ja) * 2006-06-13 2007-12-27 Mitsubishi Cable Ind Ltd 窒化物半導体ウェハ
JP2008243895A (ja) * 2007-03-26 2008-10-09 Yamaguchi Univ ＧａＮ層の選択成長方法
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP2009016655A (ja) * 2007-07-06 2009-01-22 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2009527898A (ja) * 2006-02-17 2009-07-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法
US7879147B2 (en) 2003-11-13 2011-02-01 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP2011077499A (ja) * 2009-09-01 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP2011198788A (ja) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd 半導体素子の製造方法
JP2014042025A (ja) * 2012-08-22 2014-03-06 Lg Electronics Inc 窒化物半導体素子及びその製造方法
JP2014076928A (ja) * 2012-10-12 2014-05-01 Waseda Univ テンプレート基板
JP2014118346A (ja) * 2012-12-14 2014-06-30 Seoul Viosys Co Ltd 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
US9276103B2 (en) 2011-07-25 2016-03-01 Lg Electronics Inc. Nitride semiconductor and fabricating method thereof
JP2018194617A (ja) * 2017-05-15 2018-12-06 株式会社東芝 導波素子、発光装置及び導波素子の製造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004006568A (ja) * 2002-03-26 2004-01-08 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
US6815241B2 (en) * 2002-09-25 2004-11-09 Cao Group, Inc. GaN structures having low dislocation density and methods of manufacture
JP4720125B2 (ja) * 2004-08-10 2011-07-13 日立電線株式会社 Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法並びにｉｉｉ−ｖ族窒化物系半導体
JP2006073578A (ja) * 2004-08-31 2006-03-16 Nokodai Tlo Kk ＡｌＧａＮの気相成長方法及び気相成長装置
JP5082278B2 (ja) * 2005-05-16 2012-11-28 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
JP5023318B2 (ja) * 2005-05-19 2012-09-12 国立大学法人三重大学 ３−５族窒化物半導体積層基板、３−５族窒化物半導体自立基板の製造方法、及び半導体素子
US7626246B2 (en) 2005-07-26 2009-12-01 Amberwave Systems Corporation Solutions for integrated circuit integration of alternative active area materials
US20070054467A1 (en) * 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
US7638842B2 (en) * 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
WO2007112066A2 (en) 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
US7875958B2 (en) 2006-09-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8237151B2 (en) * 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7825328B2 (en) * 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8329541B2 (en) * 2007-06-15 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
WO2009035746A2 (en) 2007-09-07 2009-03-19 Amberwave Systems Corporation Multi-junction solar cells
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8274097B2 (en) 2008-07-01 2012-09-25 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
US8236583B2 (en) 2008-09-10 2012-08-07 Tsmc Solid State Lighting Ltd. Method of separating light-emitting diode from a growth substrate
KR101216541B1 (ko) 2008-09-19 2012-12-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 에피텍셜층 과성장에 의한 장치의 형성
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
WO2010114956A1 (en) 2009-04-02 2010-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Devices formed from a non-polar plane of a crystalline material and method of making the same
JP5040977B2 (ja) * 2009-09-24 2012-10-03 住友電気工業株式会社 窒化物半導体基板、半導体装置およびそれらの製造方法
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
CN101924021B (zh) * 2010-07-02 2012-07-04 北京北方微电子基地设备工艺研究中心有限责任公司 半导体装置及其制造方法和发光器件
US8471366B2 (en) * 2011-11-30 2013-06-25 Sumitomo Electric Industries, Ltd. Nitride semiconductor substrate
CN106575670B (zh) 2014-09-18 2020-10-16 英特尔公司 用于硅cmos相容半导体器件中的缺陷扩展控制的具有倾斜侧壁刻面的纤锌矿异质外延结构
JP6376575B2 (ja) 2014-09-25 2018-08-22 インテル・コーポレーション 自立シリコンメサ上のｉｉｉ−ｎエピタキシャル素子構造
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
CN106922200B (zh) 2014-12-18 2021-11-09 英特尔公司 N沟道氮化镓晶体管
WO2016186654A1 (en) 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
WO2016209283A1 (en) 2015-06-26 2016-12-29 Intel Corporation Heteroepitaxial structures with high temperature stable substrate interface material
WO2017111869A1 (en) 2015-12-24 2017-06-29 Intel Corporation Transition metal dichalcogenides (tmdcs) over iii-nitride heteroepitaxial layers
US11275051B2 (en) 2016-03-23 2022-03-15 Vaon, Llc Metal oxide-based chemical sensors
US10132769B2 (en) 2016-07-13 2018-11-20 Vaon, Llc Doped, metal oxide-based chemical sensors
US11243192B2 (en) 2016-09-27 2022-02-08 Vaon, Llc 3-D glass printable hand-held gas chromatograph for biomedical and environmental applications
US11203183B2 (en) 2016-09-27 2021-12-21 Vaon, Llc Single and multi-layer, flat glass-sensor structures
US10802008B2 (en) 2017-02-28 2020-10-13 Vaon, Llc Bimetal doped-metal oxide-based chemical sensors
US12125888B2 (en) 2017-09-29 2024-10-22 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
US11466384B2 (en) * 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007502546A (ja) * 2003-05-21 2007-02-08 ルミログ マスクを通るラテラル成長による窒化ガリウム基板の製造とそれから製作されたデバイス
US8728236B2 (en) 2003-11-13 2014-05-20 Cree, Inc. Low dislocation density III-V nitride substrate including filled pits and process for making the same
US7879147B2 (en) 2003-11-13 2011-02-01 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
US7972711B2 (en) 2003-11-13 2011-07-05 Cree, Inc. Large area, uniformly low dislocation density GaN substrate and process for making the same
JP2008546181A (ja) * 2005-05-17 2008-12-18 アンバーウェーブ システムズ コーポレイション 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法
JP2009527898A (ja) * 2006-02-17 2009-07-30 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 半極性（Ａｌ、Ｉｎ、Ｇａ、Ｂ）Ｎの光電子素子の成長方法
JP2007335484A (ja) * 2006-06-13 2007-12-27 Mitsubishi Cable Ind Ltd 窒化物半導体ウェハ
JP2008243895A (ja) * 2007-03-26 2008-10-09 Yamaguchi Univ ＧａＮ層の選択成長方法
JP2009016655A (ja) * 2007-07-06 2009-01-22 Sanken Electric Co Ltd 電界効果半導体装置及びその製造方法
JP2011077499A (ja) * 2009-09-01 2011-04-14 Sharp Corp 窒化物半導体素子、窒化物半導体素子の製造方法、窒化物半導体層の製造方法および窒化物半導体発光素子
JP2011198788A (ja) * 2010-03-17 2011-10-06 Stanley Electric Co Ltd 半導体素子の製造方法
US9276103B2 (en) 2011-07-25 2016-03-01 Lg Electronics Inc. Nitride semiconductor and fabricating method thereof
JP2014042025A (ja) * 2012-08-22 2014-03-06 Lg Electronics Inc 窒化物半導体素子及びその製造方法
JP2014076928A (ja) * 2012-10-12 2014-05-01 Waseda Univ テンプレート基板
JP2014118346A (ja) * 2012-12-14 2014-06-30 Seoul Viosys Co Ltd 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
JP2016074585A (ja) * 2012-12-14 2016-05-12 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 基板分離成長のための空洞を有するエピタキシャル層ウエハ及びそれを用いて製造された半導体素子
JP2018194617A (ja) * 2017-05-15 2018-12-06 株式会社東芝 導波素子、発光装置及び導波素子の製造方法

Also Published As

Publication number Publication date
US6756246B2 (en) 2004-06-29
US20030045017A1 (en) 2003-03-06

Similar Documents

Publication Publication Date Title
JP2003077847A (ja) ３−５族化合物半導体の製造方法
US6503610B2 (en) Group III-V compound semiconductor and method of producing the same
JP4932121B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
US7935615B2 (en) III-V nitride semiconductor substrate and its production method
US8207054B2 (en) Group III nitride semiconductor substrate, substrate for group III nitride semiconductor device, and methods of making same
JP5276852B2 (ja) Ｉｉｉ族窒化物半導体エピタキシャル基板の製造方法
US7632695B2 (en) Semiconductor device manufacturing method
JP4816277B2 (ja) 窒化物半導体自立基板及び窒化物半導体発光素子
US7399687B2 (en) Substrate of gallium nitride single crystal and process for producing the same
US8142566B2 (en) Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
US7118934B2 (en) Porous substrate for epitaxial growth, method for manufacturing same, and method for manufacturing III-nitride semiconductor substrate
US20090085165A1 (en) Group 3-5 Nitride Semiconductor Multilayer Substrate, Method for Manufacturing Group 3-5 Nitride Semiconductor Free-Standing Subtrate, and Semiconductor Element
EP1439572A2 (en) Method of manufacturing group III nitride substrate
JP2002335051A (ja) 窒化物系半導体素子および窒化物系半導体の形成方法
JP5065625B2 (ja) ＧａＮ単結晶基板の製造方法
JP5129186B2 (ja) Ｉｉｉ族窒化物半導体層の製造方法
KR100699739B1 (ko) Ⅲ-ⅴ족 화합물 반도체
JP3642001B2 (ja) 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板
JP4810517B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
JP2002170778A (ja) ３−５族化合物半導体とその製造方法
JP2003257879A (ja) ３−５族化合物半導体の製造方法及び３−５族化合物半導体
US6844574B1 (en) III-V compound semiconductor
HK1097886A1 (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density
HK1097886B (en) Method for producing by vapour-phase epitaxy a gallium nitride film with low defect density