JP2002269065A - プログラム可能な不揮発性メモリを内蔵したマイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 自動シーケンス回路はレイアウト面積が大き
く、そのシーケンス変更も容易ではないなどの課題があ
った。 【解決手段】 書き換え制御Ｆ／ＷとユーザＳ／Ｗを格
納するフラッシュメモリ、書き換え制御内容を指定する
コマンドレジスタ、書き換え制御対象アドレスレジス
タ、書き込むべきデータを指定するデータレジスタ、お
よびフラッシュメモリ内電源ポンプ回路、メモリデコー
ダへの制御信号を指定／出力する制御信号レジスタを備
えてマイコンを構成し、４つのレジスタに対しては、マ
イコンのＣＰＵにより書き込み／読み出しのアクセスが
可能で、制御信号レジスタの所定ビットが所定の制御信
号に対応し、これに書き込まれた値はフラッシュメモリ
内電源回路やメモリデコーダへの制御信号となりこれら
を制御するもので、この制御信号レジスタの設定値を規
定シーケンスに従い書き換え制御Ｆ／Ｗで書き換えるこ
とによりフラッシュメモリのイレーズ、プログラムなど
の処理を実行させるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、フラッシュメモ
リ等のプログラム可能な不揮発性メモリを内蔵したマイ
クロコンピュータ（以下、マイコンと略す）に関し、特
に、不揮発性メモリの書き換え機能に関するものであ
る。

【０００２】

【従来の技術】従来より、マイコンに内蔵されているフ
ラッシュメモリの内容を書き換えるための制御を行う専
用のハードウエア（Ｈ／Ｗ）すなわち自動シーケンス回
路を持ち、そのハードウエアに対しマイコンのＣＰＵ
（中央演算処理装置）が制御コマンドを書き込むまたは
設定することでハードウエア動作を起動させ書き換えを
行うことができるマイコンが知られている。その際、コ
マンド発行等の書き換え制御プログラムはユーザ側の制
御で内蔵ＲＡＭへ転送する必要があり、また割り込み禁
止処理もユーザ側で行う必要があった（例：三菱電機社
製M37902FGCHP 等）。

【０００３】この書き換え処理はハードウエアで自動的
に実行されるのでユーザ側で用意すべき書き換え制御プ
ログラムはある程度簡略化できるが、一方自動シーケン
ス回路のレイアウト面積が大きく高コストの要因となっ
ていた。また、書き換えシーケンスのバグ改修やウエハ
プロセスへの最適な合わせ込みを行うにはハードウエア
の改修が必要で容易に改修できなかった。

【０００４】一方、書き換え制御用の自動シーケンス回
路を必要最小限しか持たず、書き換え処理に必要な時間
管理、結果比較／判定までもユーザ側ソフトウエア（Ｓ
／Ｗ）が実行する場合もある（例：三菱電機社製M37754
FFCHP 、日立製作所製H8/3062F-ZTAT 等）。

【０００５】ハードウエア量が少なく低コストのチップ
が作れるが、一方ユーザ側で作成すべき書き換え制御ソ
フトウエアの負荷が非常に大きくソフトウエア開発期間
が長くかかるという問題があった。

【０００６】また、国際出願ＷＯ９９／０１８２４には
プログラム可能な不揮発性メモリ装置およびそれを用い
たマイクロコンピュータが記載されており、マイコン内
のＥＥＰＲＯＭ（不揮発性メモリ）の書き換え関連回路
（センスアンプ、昇圧回路）を制御する信号を出力する
制御レジスタを有し、この制御レジスタにマイコン外部
から直接順次データを書き込むことでＥＥＰＲＯＭの書
き換えを実行する手段が開示されている。その目的は書
き換え制御回路削減による低コスト化である。

【０００７】この参照文献は、マイコン外部のライタか
らこの制御レジスタに必要なデータを書き込む制御に関
する技術であり、ユーザソフトウエア動作中に不揮発性
メモリを書き換えることについては記載がない。

【０００８】また、シリアルライタを用いる「シリアル
入出力モード」では、マイコンのＣＰＵがこの制御レジ
スタにデータを書き込むことができるとは書かれている
が、それ以外には記述が無く、その時の制御ソフトウエ
アが具体的にどこに配置され、どのように動作するかは
記載されていない。

【０００９】ＥＥＰＲＯＭでは書き換え対象のメモリビ
ットのみの読み出し制限であるため制御ソフトウエアの
管理は比較的簡単であるが、現実的にフラッシュメモリ
内蔵マイコンの場合には、制御プログラムを格納するフ
ラッシュメモリを書き換える時は読み出しができないの
で、内蔵ＲＡＭ上の制御プログラムで実行する、割り込
みを禁止する等の制限が必須となる。この制御ソフトウ
エアの管理はフラッシュメモリ内蔵マイコンの場合には
非常に重要である。すなわち、このＥＥＰＲＯＭ内蔵マ
イコンのライタを使った書き換えの技術では、フラッシ
ュメモリをユーザソフトウエア動作中に書き換えること
は到底実現できないものである。

【００１０】

【発明が解決しようとする課題】従来のプログラム可能
な不揮発性メモリを内蔵したマイクロコンピュータは以
上のように構成されているので、自動シーケンス回路を
持つマイコンではそのレイアウト面積が大きく高コスト
であり、そのシーケンス変更が容易ではないという課題
があり、自動シーケンス回路を持たないマイコンではユ
ーザ側の書き換え制御ソフトウエアの負担が非常に大き
くソフトウエア開発期間が長くかかるといった課題があ
った。

【００１１】この発明は上記のような課題を解決するた
めになされたもので、自動シーケンス回路削減によりレ
イアウト面積を縮小し低コストを図り、また、バグ改修
やウエハプロセスへの最適な合わせ込みのための書き換
えシーケンスの変更を容易に実施できるようにし、さら
には、書き換え制御ファームウエア（Ｆ／Ｗ）搭載によ
りユーザ側ソフトウエアの負担を削減するとともに、ソ
フトウエア開発期間の短縮をすることができるプログラ
ム可能な不揮発性メモリを内蔵したマイクロコンピュー
タを得ることを目的とする。

【００１２】

【課題を解決するための手段】この発明に係る第１のプ
ログラム可能な不揮発性メモリを内蔵したマイクロコン
ピュータは、書き換え制御ファームウエアとユーザソフ
トウエアをそれぞれ別の単位ブロックに格納する不揮発
性メモリと、それぞれマイコンのＣＰＵにより書き込み
または読み出しを可能とした、書き換え制御内容を指定
するコマンドレジスタ、書き換え制御対象アドレスを指
定するアドレスレジスタ、書き込むべきデータを指定す
るデータレジスタ、および不揮発性メモリ内の電源ポン
プ回路とメモリデコーダへの制御信号を指定する制御信
号レジスタの少なくとも４つのレジスタを備えており、
制御信号レジスタの所定ビットを電源ポンプ回路および
メモリデコーダへ接続される制御信号に対応させて電源
ポンプ回路およびメモリデコーダを制御するようにな
し、書き換え制御ファームウエアは、コマンドレジス
タ、アドレスレジスタまたはデータレジスタに設定され
た値を読み出し、その設定された値に対応したコマンド
毎に規定されたシーケンスに従い制御信号レジスタの設
定値を書き換えることにより電源ポンプ回路およびメモ
リデコーダを動作させることで、不揮発性メモリのイレ
ーズおよびプログラムを含む書き換え処理を実行させる
ものである。

【００１３】この発明に係る第２のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、書き
換え制御ファームウエアを格納する単位ブロックとユー
ザソフトウエアを格納する単位ブロックとは、そのアド
レスが非連続なものである。

【００１４】この発明に係る第３のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、ＣＰ
Ｕにより書き込みまたは読み出しを可能としたステータ
スレジスタを備えており、書き換え制御ファームウエア
は、イレーズおよびプログラムを含んだ書き換え処理完
了後、その実行結果をステータスレジスタに書き込むも
のである。

【００１５】この発明に係る第４のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、書き
換え制御ファームウエアが、少なくともコマンドレジス
タに設定されたコマンドをデコードするユーザインタフ
ェース制御部と、指定されたコマンド毎に電源ポンプ回
路およびメモリデコーダの制御を行うコマンド実行制御
部とから構成され、このコマンド実行制御部のファーム
ウエアは内蔵するＲＡＭに転送され、このＲＡＭ上で実
行されるものである。

【００１６】この発明に係る第５のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、書き
換え制御ファームウエアが、ユーザソフトウエアから当
該書き換え制御ファームウエアの先頭番地にジャンプす
ることにより起動するようになし、かつ、コマンド実行
完了後はユーザソフトウエアのジャンプ命令の次の命令
にリターンするようになしたものである。

【００１７】この発明に係る第６のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、書き
換え制御ファームウエアが、イレーズコマンドでは、イ
レーズ実行とイレーズ後ベリファイ実行を連続して行
い、プログラムコマンドでは、プログラム実行とプログ
ラム後ベリファイを連続して行い、これらのベリファイ
結果が異常であれば、それぞれイレーズエラー、プログ
ラムエラーと判断するようになしたものである。

【００１８】この発明に係る第７のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、書き
換え制御ファームウエアが、イレーズおよびプログラム
を含むコマンド実行結果をステータスレジスタに設定す
る他に、それぞれコマンドレジスタおよびアドレスレジ
スタに正規のコマンドコードでないコマンド、または正
規の指定すべきアドレスでないアドレスが指定されてい
た場合には、イリーガルコマンドを示すエラーコードを
ステータスレジスタに設定するようになし、この場合に
はその後の処理を実行しないものである。

【００１９】この発明に係る第８のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、書き
換え制御ファームウエアが、ステータスレジスタのクリ
アは実施せず、かつ、コマンドレジスタに設定されたコ
マンドを実行する前にステータスレジスタを読み出し、
正常終了以外のエラーコードであった場合には、その後
の処理を実行しないものである。

【００２０】この発明に係る第９のプログラム可能な不
揮発性メモリを内蔵したマイクロコンピュータは、コマ
ンドレジスタに書き込むべきコマンドコードのビット数
を１２〜１６とし、書き換え制御ファームウエアが、こ
のコマンドコードの全ビットをデコードするものであ
る。

【００２１】この発明に係る第１０のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、ア
ドレスレジスタに書き込むべきアドレスのビット数を、
不揮発性メモリ空間を指定できるアドレスのビット数よ
りも多く取り、書き換え制御ファームウエアは、このア
ドレスの全ビットをデコードするものである。

【００２２】この発明に係る第１１のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、Ｃ
ＰＵにより設定可能な不揮発性メモリ書き換えモード選
択ビットを有し、このファームウエア書き換えモード選
択ビットに特定値を書き込んだ時に制御信号レジスタの
書き換えが行えるようにしたものである。

【００２３】この発明に係る第１２のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、制
御信号レジスタがＣＰＵにより設定可能なレジスタであ
り、リセット信号により、その出力す制御信号は電源ポ
ンプ回路およびメモリデコーダを書き換え不可能な状態
にリセットされるようにしたものである。

【００２４】この発明に係る第１３のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、制
御信号レジスタはＣＰＵにより設定可能なレジスタであ
り、監視タイマ割り込み信号により、その出力する制御
信号は電源ポンプ回路およびメモリデコーダを書き換え
不可能な状態にリセットされるようにしたものである。

【００２５】この発明に係る第１４のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、フ
ァームウエアモード選択ビットが、マイコンのリセット
信号に加え、監視タイマ割り込み信号により、非書き換
えモードを指定する状態にリセットされるようにしたも
のである。

【００２６】この発明に係る第１５のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、コ
マンドレジスタとして、ＣＰＵ内のアキュムレータを割
り付けるものである。

【００２７】この発明に係る第１６のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、コ
マンドレジスタおよびステータスレジスタの両方または
一方をレジスタではなく、内蔵するＲＡＭ内の特定番地
に割り付けるものである。

【００２８】この発明に係る第１７のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、不
揮発性メモリの書き換え時専用のタイマ回路をさらに備
えたものである。

【００２９】この発明に係る第１８のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、Ｃ
ＰＵおよび周辺装置の動作クロック源を、クロック端子
から入力したクロックと、内蔵する自励発振器で生成し
たクロックとに切り替えるクロック切り替え回路を有
し、ＣＰＵが設定可能なクロック源選択ビットの状態で
これらのクロックを切り替えるようになし、不揮発性メ
モリの書き換え実行時には、自励発振器側のクロックを
選択するものである。

【００３０】この発明に係る第１９のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、Ｃ
ＰＵの動作クロック源を、クロック端子から入力したク
ロックと、内蔵する自励発振器で生成したクロックとに
切り替えるクロック切り替え回路を有し、ＣＰＵが設定
可能なクロック源選択ビットの状態でこれらのクロック
を切り替えるようになし、不揮発性メモリの書き換え実
行時には、ＣＰＵの動作クロック源を自励発振器側のク
ロックを選択するが、タイマおよびシリアルＩ／Ｏ等の
周辺装置用のクロック源はクロック端子から入力したク
ロックから切り替えないものである。

【００３１】この発明に係る第２０のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、Ｃ
ＰＵおよび監視タイマの動作クロック源を、クロック端
子から入力したクロックと、内蔵する自励発振器で生成
したクロックとに切り替えるクロック切り替え回路を有
し、ＣＰＵにより設定可能なクロック源選択ビットの状
態でこれらのクロックを切り替えるようになし、不揮発
性メモリの書き換え実行時には、ＣＰＵおよび監視タイ
マの動作クロック源を自励発振器側のクロックを選択す
るが、タイマおよびシリアルＩ／Ｏを含む周辺装置用の
クロック源はクロック端子から入力したクロックから切
り替えないものである。

【００３２】この発明に係る第２１のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、内
蔵する自励発振器には、不揮発性メモリ内の電圧チャー
ジポンプ用の自励発振器を兼用して使うものである。

【００３３】この発明に係る第２２のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、タ
イマ回路のクロック源には、不揮発性メモリ内の電圧チ
ャージポンプ用の自励発振器を兼用して使うものであ
る。

【００３４】この発明に係る第２３のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、自
励発振器は常時動作させておくのではなく、ＣＰＵによ
り設定可能な発信許可ビットを設け、このビットが特定
状態の場合に自励発振器を動作させるものである。

【００３５】この発明に係る第２４のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、動
作クロック源の切り替えが、クロック源選択ビットで自
励発振器が生成するクロックを選択し、かつ発信許可ビ
ットで自励発振器の動作許可を選択した時に、動作クロ
ック源は自励発振器で生成したクロックに切り替わるも
のである。

【００３６】この発明に係る第２５のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、動
作モード選択入力端子への印加電圧レベルで決定される
動作モードを複数備えており、少なくとも１つの動作モ
ードは不揮発性メモリの書き換え制御ファームウエア格
納領域の書き換えは実施できないようにするものであ
る。

【００３７】この発明に係る第２６のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、動
作モード選択入力端子への印加電圧レベルで決定される
動作モードを複数備えており、リセット解除後最初にア
クセスするリセットベクトル番地が外部領域である第２
の動作モードを有し、この第２の動作モードでは不揮発
性メモリ内の少なくともユーザソフトウエアを格納する
領域はＣＰＵから読み出しできない一方、不揮発性メモ
リ内のユーザソフトウエアを格納する領域および書き換
え制御ファームウエアを格納する領域の書き換えは可能
とするものである。

【００３８】この発明に係る第２７のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、第
２の動作モードでは不揮発性メモリ内の書き換え制御フ
ァームウエアを格納する領域はＣＰＵにより読み出しで
きるものである。

【００３９】この発明に係る第２８のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、動
作モード選択入力端子への印加電圧レベルで決定される
動作モードを複数備えており、リセット解除後最初にア
クセスするリセットベクトル番地が外部領域である第３
の動作モードを有し、この第３の動作モードでは不揮発
性メモリ領域はＣＰＵから読み出しすることができ、当
該不揮発性メモリ内のユーザソフトウエアを格納する領
域および書き換え制御ファームウエアを格納する領域の
書き換えは可能とするものである。

【００４０】この発明に係る第２９のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、動
作モード選択入力端子への印加電圧レベルで決定される
動作モードを複数持ち、リセット中に外部から直接内蔵
ＲＡＭへの書き込みが行え、かつリセット解除後のリセ
ットベクトル番地が当該ＲＡＭ内に設定される第４の動
作モードを有し、この第４の動作モードでは不揮発性メ
モリ領域はＣＰＵにより読み出しすることができ、当該
不揮発性メモリ内のユーザソフトウエアを格納する領域
および書き換え制御ファームウエアを格納する領域の書
き換えは可能とするものである。

【００４１】この発明に係る第３０のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、動
作モード選択入力端子の状態がＣＰＵにより読み出しで
きるものである。

【００４２】この発明に係る第３１のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、書
き換え制御ファームウエアが、動作モード選択入力端子
の状態を読み出し、不揮発性メモリのファームウエア領
域の書き換えが禁止されている動作モードでは、不揮発
性メモリの書き換え制御ファームウエア格納領域の書き
換えを実施せず、イリーガルコマンドと判定するもので
ある。

【００４３】この発明に係る第３２のプログラム可能な
不揮発性メモリを内蔵したマイクロコンピュータは、不
揮発性メモリの書き換え制御ファームウエア格納領域の
書き換えが可能な動作モード時に有効となるファームウ
エア格納領域用書き換えコマンドを有するものである。

【００４４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１． （ハードウエア構成）まず、この発明の実施の形態１に
よるプログラム可能な不揮発性メモリを内蔵したマイク
ロコンピュータのハードウエア構成について、不揮発性
メモリがフラッシュメモリの場合を例にとり、フラッシ
ュメモリ内蔵マイコンとして説明する。図１はこの実施
の形態１によるフラッシュメモリ内蔵マイコンの構成を
示すブロック図であり、図において、１は本体であるマ
イコン、２はフラッシュメモリブロック（不揮発性メモ
リ）、３は中央演算処理装置とバスインタフェース装置
（以下、ＣＰＵ／ＢＩＵと略す）、４はＲＡＭ、５，
６，７はそれぞれデータを伝送する（内部）データバ
ス、ＣＰＵ／ＢＩＵ３からのアドレスを伝送する（内
部）アドレス線、ＣＰＵ／ＢＩＵ３からのリード／ライ
ト（Ｒ／Ｗ）制御情報を伝送する（内部）Ｒ／Ｗ制御
線、１１はポート７５，７６，７７、動作モード選択入
力端子８８，８９からのデータ入力、出力の制御を行う
ポート制御ブロック、１２はシリアルＩ／Ｏ、７２，７
３，７４はシリアルＩ／Ｏ１２に接続されるそれぞれデ
ータ入力（Ｄｉｎ）端子、データ出力（Ｄｏｕｔ）端
子、データ出力制限入力（ＯＵＴｃｏｎｔ）端子、１３
はタイマである。

【００４５】また、１５はデータバス５、アドレス線
６、Ｒ／Ｗ制御線７をそれぞれ外部データバス端子８
５、外部アドレス線端子８６、外部Ｒ／Ｗ制御線端子８
７間の信号の入出力を制御する外部バス制御ブロック、
１６はクロックＸＩＮ入力端子７８から入力されるクロ
ックからマイコン１内の各ブロックに供給される内部ク
ロックを生成するクロック制御回路、１７は／ＲＥＳＥ
Ｔ入力端子７９から入力されるリセット入力からマイコ
ン１内の各ブロックのリセット信号１０９を生成するリ
セット制御回路を示す。なお、ＣＰＵ／ＢＩＵ３内の例
えば、アキュームレータ等のレジスタに下記のコマンド
レジスタを設定する場合もある。

【００４６】また、フラッシュメモリブロック２、ＲＡ
Ｍ４、ポート制御ブロック１１、シリアルＩ／Ｏ１２、
タイマ１３、外部バス制御ブロック１５といったマイコ
ン１内のメモリや周辺装置群は、いずれもデータバス
５、アドレス線６、Ｒ／Ｗ制御線７を介して、ＣＰＵ／
ＢＩＵ３からのデータ読み出し、または書き込みを実施
できるようになっている。

【００４７】さらに、図１のフラッシュメモリブロック
２内の構成を説明する。図において、２０は実際の記憶
素子を含むメモリセルアレイ、アドレスデコーダ等で構
成されるメモリブロック、２３はアドレスラッチ回路、
アドレスプリデコーダで構成されるメモリデコーダ、２
４はフラッシュメモリの消去、書き込み、読み出し時等
に必要な内部電圧を適宜生成する電圧チャージポンプ回
路（電源ポンプ回路）、２５はフラッシュメモリの書き
換え（消去、書き込み）実施時に使用するフラッシュメ
モリ制御レジスタ群、３５は消去後のコンペア（消去さ
れたかどうかの読み出しチェック）を行うコンペア回
路、３６は電圧チャージポンプ回路２４に供給すべきク
ロックを生成するリングオシレータ等の自励発振器から
なるポンプ用クロック発振器である。

【００４８】メモリブロック２０はユーザ向けのユーザ
領域２１と書き換えファームウエア（Ｆ／Ｗ）を格納す
るＦ／Ｗ領域２２に分かれ、さらにユーザ領域２１はそ
れぞれ別々に消去される独立したブロック［ブロック
（０）］２１０〜［ブロック（４）］２１４に分かれ
る。なお、Ｆ／Ｗ領域２２は各ブロック２１０〜２１４
とは別の消去ブロック［ブロック（５）］である。

【００４９】また、フラッシュメモリ制御レジスタ群２
５は、それぞれ電圧チャージポンプ回路２４、メモリデ
コーダ２３への制御信号４０，４１を出力するポンプ／
メモリデコーダ用制御信号レジスタ２６、ポンプ／メモ
リデコーダ用制御信号レジスタ２６からの制御信号４
０，４１の出力タイミングを制御する信号出力制御レジ
スタ２７、消去すべきフラッシュメモリのブロックや書
き込むべきフラッシュメモリの番地等を設定するアドレ
スレジスタ２８、書き込むべきデータ等を設定するデー
タレジスタ２９、消去・書き込み実行結果を示す状態を
設定するステータスレジスタ３０、消去コマンド（以
下、イレーズコマンドと記す）、書き込みコマンド（以
下、プログラムコマンドと記す）等のソフトウエアコマ
ンドを設定するコマンドレジスタ３１、フラッシュメモ
リ書き換え時に関連回路の動作を制御するためのシーケ
ンス制御レジスタ３２、電圧チャージポンプ回路２４用
の制御信号４０を出力すべき時間等を計測するためのタ
イマ回路を持つポンプ用タイマレジスタ３３で構成さ
れ、いずれもデータバス５、アドレス線６、Ｒ／Ｗ制御
線７を介して、ＣＰＵ／ＢＩＵ３からのデータ読み出
し、または書き込みを実施できるようになっている。な
お、コマンドレジスタ３１をＣＰＵ／ＢＩＵ３内の例え
ばアキュームレータ等のレジスタに設定する場合には、
フラッシュメモリ制御レジスタ群２５はコマンドレジス
タ３１を含まない。

【００５０】アドレスレジスタ２８は、フラッシュメモ
リ内のアドレス線４２を介してメモリデコーダ２３に接
続され、データレジスタ２９は、フラッシュメモリ内デ
ータバス４３を介してメモリデコーダ２３とコンペア回
路３５に接続されている。

【００５１】さらに、図１のマイコン１の外部回路・素
子について説明する。図において、９０はそれぞれ、外
部データバス端子８５、外部アドレス線端子８６、外部
Ｒ／Ｗ制御線端子８７に接続される外部データバス９
５、外部アドレス線９６、外部Ｒ／Ｗ制御線９７を介し
て接続される例えばフラッシュメモリ、ＥＰＲＯＭ等の
外部メモリであり、９１はシリアルＩ／Ｏ１２のそれぞ
れデータ入力（Ｄｉｎ）端子７２、データ出力（Ｄｏｕ
ｔ）端子７３、データ出力制御入力（ＯＵＴｃｏｎｔ）
端子７４と、例えば、ＲＳ−２３２Ｃ等のシリアル接続
手段で接続されるパーソナルコンピュータ（以下、単に
パソコンと略す）である。

【００５２】マイコン１のＣＰＵ／ＢＩＵ３は、外部領
域をアクセスできる動作モードにおいて、外部バス制御
ブロック１５を介して外部メモリ９０の読み出し（外部
メモリの種類によっては書き込み）が可能であり、ま
た、シリアルＩ／Ｏ１２を介してパソコン９１との間で
データの入出力が可能である。

【００５３】図２は、フラッシュメモリ制御レジスタ群
２５のメモリマップを示す。図２に示す番地をアクセス
することで、対応するレジスタの書き込み、または読み
出しができる。

【００５４】図３は、ポンプ／メモリデコーダ用制御信
号レジスタ２６とその付属回路の構成を示すブロック図
である。図において、１２６はアドレス線６上のアドレ
ス、Ｒ／Ｗ制御線７上のＣＰＵ／ＢＩＵ３からのリード
／ライト（Ｒ／Ｗ）制御情報をデコードし、Ｅ７ｈ，Ｅ
８ｈ番地（ポンプ／メモリ制御信号レジスタの番地）ア
クセス時にポンプ／メモリデコーダ用制御信号レジスタ
２６へのリード信号、ライト信号を出力するＥ７ｈ，Ｅ
８ｈ番地Ｒ／Ｗ制御回路であり、１２７はアドレス線６
上のアドレス、Ｒ／Ｗ制御線７上のＣＰＵ／ＢＩＵ３か
らのリード／ライト（Ｒ／Ｗ）制御情報をデコードし、
Ｅ７ｈ番地（信号出力制御レジスタの番地）アクセス時
にポンプ／メモリデコーダ用制御信号レジスタ２６への
信号出力信号を出力するＥＥｈ番地Ｒ／Ｗ制御回路であ
る。

【００５５】また、１１１はマイコンリセット信号１０
９と下記監視タイマ割り込み要求信号１０４との論理和
を取り、ポンプ／メモリデコーダ用制御信号レジスタ２
６のリセット信号入力端に出力するＯＲゲート、１１２
はＥ７ｈ，Ｅ８ｈ番地Ｒ／Ｗ制御回路１２６からのライ
ト信号と下記シーケンス制御レジスタ３２のＦＭ書き換
えモードビットの出力１１４との論理積を取り、ポンプ
／メモリデコーダ用制御信号レジスタ２６のライト信号
入力端に出力するＡＮＤゲートである。

【００５６】このポンプ／メモリデコーダ用制御信号レ
ジスタ２６は、データバス５に接続されており、ＣＰＵ
／ＢＩＵ３から書き込み、または読み出しが可能であ
る。また、本レジスタの１ビット毎に１本が対応して電
圧チャージポンプ回路２４、メモリデコーダ２３への制
御信号４０，４１が出力される。

【００５７】図５は、ポンプ／メモリデコーダ用制御信
号レジスタ２６の１ビット構成を示すブロック図であ
る。図において、１４０，１４１はそれぞれスレーブお
よびマスタのフリップフロップ（以下、Ｆ／Ｆと略す）
回路である。このスレーブＦ／Ｆ１４０はライト信号が
アクティブとなった時にデータバス５の対応するビット
の状態をラッチし、リセット入力信号がアクティブとな
った時にその内容をクリアする。一方、マスタＦ／Ｆ１
４１は信号出力信号がアクティブとなった時にスレーブ
Ｆ／Ｆ１４０の状態をラッチし、リセット入力信号がア
クティブとなった時にその内容をクリアする。マスタＦ
／Ｆ１４１の出力が電圧チャージポンプ回路２４，メモ
リデコーダ２３への制御信号４０，４１の対応する１本
となる。

【００５８】図４は、シーケンス制御レジスタ３２とそ
の付属回路の構成を示すブロック図である。図におい
て、１３２はアドレス線６上のアドレス、Ｒ／Ｗ制御線
７上のＣＰＵ／ＢＩＵ３からのリード／ライト（Ｒ／
Ｗ）制御情報をデコードしＦ０ｈ番地（シーケンス制御
レジスタの番地）アクセス時にシーケンス制御レジスタ
３２へのリード信号、ライト信号を出力するＦ０ｈ番地
Ｒ／Ｗ制御回路であり、１１３は、シーケンス制御レジ
スタ３２のビット６の出力とビット５の出力との論理積
を取るＡＮＤゲート、また１１７はマイコンリセット信
号１０９と下記監視タイマ割り込み要求信号１０４との
論理和を取りシーケンス制御レジスタ３２のリセット信
号入力端に出力するＯＲゲートである。そして、シーケ
ンス制御レジスタ３２のビット０，１，４，５，６はそ
れぞれ、ベリファイ開始ビット、ベリファイステータ
ス、ＦＭ書き換えモードビット、クロック源選択ビッ
ト、ポンプ用クロック発振許可ビットに割り付けられて
いる。また、シーケンス制御レジスタ３２は、データバ
ス５に接続されており、ＣＰＵ／ＢＩＵ３から書き込
み、または読み出しが可能である。

【００５９】図６は、アドレスレジスタ２８とその付属
回路の構成を示すブロック図であり、図において、１２
８はアドレス線６上のアドレス、Ｒ／Ｗ制御線７上のＣ
ＰＵ／ＢＩＵ３からのリード／ライト（Ｒ／Ｗ）制御情
報をデコードしＥ０ｈ〜Ｅ２ｈ番地（ステータスレジス
タの番地）アクセス時にアドレスレジスタ２８へのリー
ド信号、ライト信号を出力するＥ０ｈ〜Ｅ２ｈ番地Ｒ／
Ｗ制御回路であり、２２８はアドレスレジスタ２８に付
属するアドレスインクリメンタである。

【００６０】このアドレスレジスタ２８は、データバス
５に接続されており、ＣＰＵ／ＢＩＵ３から書き込みま
たは読み出しが可能であり、またフラッシュメモリ内ア
ドレス線４２が接続されている。アドレスインクリメン
タ２２８は、シーケンス制御レジスタ３２のビット０
（ベリファイ開始ビット）により、後述するイレーズ後
ベリファイ時にアドレス値をインクリメントする。

【００６１】図７は、ポンプ用タイマレジスタ３３とそ
の付属回路の構成を示すブロック図であり、図におい
て、１３３はアドレス線６上のアドレス、Ｒ／Ｗ制御線
７上のＣＰＵ／ＢＩＵからのリード／ライト（Ｒ／Ｗ）
制御情報をデコードし、Ｆ２ｈ，Ｆ３ｈ番地（ポンプ用
タイマレジスタの番地）アクセス時にポンプ用タイマレ
ジスタ３３へのリード信号、ライト信号を出力するＦ２
ｈ，Ｆ３ｈ番地Ｒ／Ｗ制御回路であり、１３４はポンプ
用クロック１０６のクロックに同期してポンプ用タイマ
レジスタ３３のビット０〜ビット１４のカウンタレジス
タの値を減算するデクリメンタである。このデクリメン
タ１３４とポンプ用タイマレジスタ３３で１５ビットの
カウンタを構成している。

【００６２】ポンプ用タイマレジスタ３３のビット１５
はカウント開始ビットに割り付けられている。このカウ
ント開始フラグに“１”を書くとデクリメンタ１３４が
デクリメントを開始し、ポンプ用タイマレジスタ３３の
値が“０”になったらカウント開始ビットは自動的に
“０”になる。ポンプ用タイマレジスタ３３は、データ
バス５に接続されており、ＣＰＵ／ＢＩＵ３から書き込
み、または読み出しが可能である。

【００６３】図８および図９は、ともにマイコン１のク
ロック制御関連回路の構成を示すブロック図であり、図
において、２４は電圧チャージポンプ回路、３６はポン
プ用クロック発振器、１１８は電圧チャージポンプ回路
２４からの発振要求信号１０８とシーケンス制御レジス
タ３２のビット６（ポンプ用クロック発振許可ビット）
の出力１１６との論理和を取り、ポンプ用クロック発振
器３６へ入力するＯＲゲート、１５３は監視タイマ、１
０４はこの監視タイマ１５３から出力される監視タイマ
割り込み要求信号、１６はクロック制御回路、１５１は
入力されたクロック源からＣＰＵ／ＢＩＵ３用、周辺装
置用、監視タイマ用クロック１５４〜１５６を生成する
クロック生成回路、１５２はシーケンス制御レジスタ３
２のビット５（クロック選択ビット）の出力とビット６
（ポンプ用クロック発振許可ビット）の出力１１６とを
入力とするＡＮＤゲート１１３の出力（クロック源選択
信号）１１５の状態で２つの入力端から入力されるクロ
ックを選択して出力するクロックセレクタである。

【００６４】監視タイマ１５３へＣＰＵ／ＢＩＵ３から
書き込みを行う（その書き込みバスは図示していない）
とそのカウント値は最大値へセットされ、監視タイマ用
クロックによって順次デクリメントされる。カウント値
が“０”になった時点で、監視タイマ割り込み要求信号
１０４が“Ｈ”（アクティブ）となる。このように、図
８はクロック生成回路１５１のクロック源をクロックセ
レクタ１５２で選択する構成例であり、一方、図９はＣ
ＰＵ／ＢＩＵ用クロック、監視タイマ用クロックをクロ
ックセレクタ１５２で選択する構成例である。

【００６５】（ファームウエア構成、動作モード）次に
この発明の実施の形態１によるファームウエア構成、動
作モードについて、図面を参照して説明する。図１０に
示される表１は、フラッシュメモリの操作を指定するソ
フトウエアコマンドの一覧表である。この表１では、フ
ラッシュメモリの内容を特定ブロック（図１のブロック
（０）２１０〜ブロック（４）２１４）毎に消去する
“ブロックイレーズ”コマンドと、指定した番地へ１ワ
ード（＝２バイト＝１６ビット）単位への書き込みを行
う“（ワード）プログラム”コマンドを記載している
が、当然、これ以外のコマンド（例えば、ロックビット
操作に関するコマンド、テスト用コマンド等）を追加し
てもよい。ブロックイレーズコマンド（以下、イレーズ
コマンドと略す）の場合は、ブロック先頭アドレス（２
４ビット）とコマンドコード（１６ビット）を指定し、
（ワード）プログラムコマンド（以下、プログラムコマ
ンドと略す）の場合は、書き込みアドレス（２４ビッ
ト）、書き込みデータ（１６ビット）とコマンドビット
（１６ビット）を指定する。

【００６６】図１１に示される表２は、コマンド実行結
果やイリーガルコマンド入力を示すエラーステータスの
一覧表である。エラーステータスのコードは、通常、書
き換え制御Ｆ／Ｗでステータスレジスタ３０に書き込ま
れ、ユーザ側のソフトウエアで読み出しと内容クリアが
行われる。なお、ステータスコードは、ステータスレジ
スタ３０のビット５、ビット４に割り付けられている。

【００６７】図１２は、マイコン１のメモリマップと書
き換え制御Ｆ／Ｗの動作順序を示す図である。同図で、
フラッシュメモリ制御レジスタ群２５を含む周辺装置制
御レジスタ群１４、ＲＡＭ４，フラッシュメモリユーザ
領域２１，フラッシュメモリＦ／Ｗ領域２２の配置を示
すとともに、フラッシュメモリＦ／Ｗ領域２２内に書き
換え制御Ｆ／Ｗ１０３が格納され、フラッシュメモリユ
ーザ領域２１内にユーザのＥ／Ｗ（イレーズ／書き込
み）プログラム１０２が格納され、ＲＡＭ４内に書き換
え制御Ｆ／Ｗ１０３の一部の構成要素であるコマンド実
行制御部１０１が転送されることを示す。

【００６８】なお、周辺装置制御レジスタ群１４の番地
は、図１のマイコン１のブロック図において、ポート制
御ブロック１１，シリアルＩ／Ｏ１２、タイマ１３他の
周辺装置内の制御レジスタと、フラッシュメモリ制御レ
ジスタ群２５に割り付けられた番地を示す。また、丸付
番号１〜１１は書き換え制御Ｆ／Ｗの動作順番すなわち
シーケンスを示す。

【００６９】図１３は、書き換え制御Ｆ／Ｗ構成と実行
手順を示す図であり、図において、丸付番号１〜１１は
図９と共通な書き換え制御Ｆ／Ｗの動作順番を示す。ま
た、書き換え制御Ｆ／Ｗ１０３は、ユーザＩ／Ｆ制御部
１００とコマンド実行制御部１０１から構成されている
ことを示す。

【００７０】図１４は、ユーザＩ／Ｆ制御部が担当する
書き換え制御Ｆ／Ｗの動作フローチャートを、図１５
は、コマンド実行制御部１０１が担当する書き換え制御
Ｆ／Ｗの動作フローチャートを示す。なお、図１５は、
図１４中のコマンド実行の部分に相当する。また、図中
丸付番号１〜１１は図９、図１０と共通な書き換え制御
Ｆ／Ｗの動作順番を示す。

【００７１】図１６は、マイコン１の外部メモリで動作
させるモードにおけるメモリマップを示す。図１２のメ
モリマップとは、フラッシュメモリユーザ領域２１が、
外部メモリ領域になっている点が異なる。なお、ユーザ
Ｅ／Ｗ制御プログラム１０２は外部ＲＯＭ等の外部メモ
リに格納される。

【００７２】図１７に示される表３は、マイコン１の動
作モードの一覧表である。通常のユーザ向けモードの他
にテストやチップ評価のためのテストモードがある。こ
れらのテストモードでは主にフラッシュメモリのＦ／Ｗ
領域の書き換えを行う。

【００７３】（ユーザ領域の書き換え動作説明）次に、
この発明の実施の形態１によるフラッシュメモリ内蔵マ
イコンの動作について、主に図１２〜図１５を使って書
き換え制御Ｆ／Ｗによる書き換え制御手順について説明
する。まず、フラッシュメモリのＦ／Ｗ領域２２に書き
換え制御Ｆ／Ｗ１０３を後述の方法で書き込んでおいた
マイコンで、これを使ってユーザがフラッシュメモリの
ユーザ領域２１を書き換える手順を説明する。

【００７４】ユーザＥ／Ｗ制御プログラム１０２はユー
ザ側で用意するべきプログラムで、フラッシュメモリの
書き換えを書き換え制御Ｆ／Ｗ１０３に実行させる指示
を行い、書き換え実行後の評価を行う。具体的には、図
１３に示すように、書き換えを行うべき内容と番地／ブ
ロックを指定するために表１のソフトウエアコマンド表
に従い、シーケンスにおいて、アドレスレジスタ２８
へのアドレス設定、データレジスタへの書き込みデータ
設定（プログラム時のみ）、コマンドレジスタ３１への
ソフトウエアコマンド設定を行い、次に、シーケンス
において、フラッシュメモリのＦ／Ｗ領域２２に格納さ
れている書き換え制御Ｆ／Ｗ１０３の先頭番地へジャン
プするところまで行う。

【００７５】この各コマンドへの設定のハードウエアの
動作を図１を使って説明する。アドレスレジスタ２８へ
のアドレス設定（書き込み）は、ＣＰＵ／ＢＩＵ３がア
ドレスレジスタ２８に対応する番地（００００Ｅ０ｈ／
Ｅ１ｈ）をアドレス線６に、書き込むべきアドレスをデ
ータバス６に書き込むという情報（ライト信号）をＲ／
Ｗ制御線７に出力する。

【００７６】次にアドレスレジスタ２８への書き込みが
実行される。図６はアドレスレジスタ２８とその付属回
路を示す図である。Ｅ０ｈ／Ｅ１ｈ番地制御回路１２８
は、アドレス線６上のアドレス（００００Ｅ０ｈ／Ｅ１
ｈ）とＲ／Ｗ制御線７上のライト信号から、自分が担当
するレジスタへの書き込みであると判断し、アドレスレ
ジスタ２８へライト信号を出力する。アドレスレジスタ
２８へは、このライト信号がアクティブになるとデータ
バス５上のデータ（書き込むべきアドレス）を取り込
む。

【００７７】以上の動作でアドレスレジスタ２８へのア
ドレス設定（書き込み）が完了する。このようにして、
データレジスタ２９、コマンドレジスタ３１への設定も
同様の手順で実行できる。因みに、各レジスタの読み出
しは上記ライト信号をリード信号にし、データ出力をＣ
ＰＵ／ＢＩＵ３でなく各レジスタが行うと読み替えると
ほぼ同様に説明できる。

【００７８】書き換え制御Ｆ／Ｗ１０３は、ユーザＥ／
Ｗ制御プログラム１０２からのジャンプ（シーケンス
）で起動し、図１４の書き換え制御Ｆ／Ｗ動作フロー
に基づき動作する。まず、ステップＳＴ＜１＞におい
て、ＣＰＵレジスタの退避（＝ＲＡＭ４の特定領域への
データ転送）を行い、ユーザＥ／Ｗ制御プログラム１０
２の動作環境を破壊しないようにする（後に、ステップ
ＳＴ＜１２＞でＣＰＵ内レジスタの復帰を行う））とと
もに、マスカブル割り込みの禁止処置を行う。書き換え
時にはフラッシュメモリの読み出しが回路上できないた
め、割り込み発生時にフラッシュメモリユーザ領域に存
在する割り込みベクトル読み出しができないので、割り
込みの禁止処置が必要となる。

【００７９】次に、シーケンスにおいて、フラッシュ
メモリ制御レジスタ群の操作として、ステップＳＴ＜２
＞において、ポンプ用クロック発振許可、すなわちシー
ケンス制御レジスタ３２のビット６ポンプ用クロック発
振許可ビットへの“１”書き込みを行う。これにより、
図４および図８のポンプ用クロック発振許可信号１１６
が“Ｈ”となり、ＯＲゲート１１８も“Ｈ”となり、ポ
ンプ用クロック発振器３６は発振を開始する。なお、ポ
ンプ用クロック発振器３６は上記の通りリングオシレー
タ等の自励発振器であるので、発振開始から発振安定ま
で一定時間が必要となる。この一定時間経過後、ポンプ
用クロック１０６を使用することができる。

【００８０】次に、ステップＳＴ＜３＞において、ＦＭ
書き換えモードの設定、すなわちシーケンス制御レジス
タ３２のビット４ＦＭ書き換えモードビットへの“１”
書き込みを行う。これにより、図４および図３に示すＦ
Ｍ書き換えモード信号１１４が“Ｈ”となり、ＡＮＤゲ
ート１１２を開ける条件の１つが満たされる。すなわ
ち、下記シーケンス，の処理の中で、ポンプ／メモ
リデコーダ用制御信号レジスタ２６への書き込みによ
り、同レジスタへのライト信号が伝達され書き込みが可
能となる。また、ＦＭ書き換えモード信号１１４によ
り、図示していないが、書き換え制御用のハードウエア
回路の動作禁止の解除を行わせることも可能である。

【００８１】次に、ステップＳＴ＜４＞において、ステ
ータスレジスタ３０を読み出し、同レジスタのビット
５，４が“００”にクリアされているかどうかのチェッ
クを行う。読み出し値が“００”（リセット後、または
コマンド正常終了時の状態：表２参照）であれば、次に
処理すなわちステップＳＴ＜５＞へ進む。一方、読み出
し値が“００”以外の値であれば、以前の処理で何らか
のエラーがあり、ユーザがその対策を行っていないこと
になるので、何もせずにステップＳＴ＜１０＞のＦＭ書
き換えモード解除へ進む。

【００８２】このステップＳＴ＜３＞のＦＭ書き換えモ
ードの設定、ステップＳＴ＜４＞のステータスレジスタ
チェック中に上記ポンプ用クロック発振器３６の発振安
定が完了する。

【００８３】次に、ステップＳＴ＜５＞のポンプ用クロ
ックの切り換え、すなわちシーケンス制御レジスタ３２
のビット５クロック源選択ビットへの“１”書き込みを
行う。これにより図４、図８および図９に示すＡＮＤゲ
ート出力信号（＝クロック源選択信号）１１５が“Ｈ”
となり、クロックセレクタ１５２は上記ポンプ用クロッ
ク１０６に切り換える。クロック源選択信号１１５は、
ポンプ用クロック発振許可ビットとクロック源選択ビッ
トとが共に“１”のときのみ“Ｈ”（ポンプ用クロック
１０６切り換え）となる。クロック源選択ビットのみで
はクロック切り換えできない。

【００８４】図８の回路の場合は、クロックセレクタ１
５２はクロック源の切り換えにより、クロック生成回路
１５１で生成されるＣＰＵ／ＢＩＵ・周辺装置用クロッ
ク１５４、および監視タイマ用クロックがいずれも上記
ポンプ用クロック１０６由来のクロックに切り替わる。
すなわち、書き換え時のマイコン１の動作は、ユーザが
使用しているクロックの周波数に依存しなくなる。

【００８５】また、図９の回路の場合は、クロックセレ
クタ１５２はクロック源の切り換えにより、ＣＰＵ／Ｂ
ＰＵ用クロック１５５と監視タイマ用クロックがいずれ
も上記ポンプ用クロック１０６由来のクロックに切り替
わり、周辺装置用クロック１５６は切り替わらない。す
なわち、書き換え時には、ＣＰＵ／ＢＩＵ３と監視タイ
マ１５３の動作は、ユーザが使用しているクロックの周
波数に依存しなくなるが、周辺装置はユーザ使用条件の
ままの動作を続ける。

【００８６】次に、ステップＳＴ＜６＞のマイコン動作
モードチェック、アドレスデコードを含むコマンドデコ
ードを行う。これは、図１３のシーケンスに相当す
る。マイコン動作モードは、図１に示す動作モード選択
端子ＭＤ（０）８８，ＭＤ（１）８９の状態をポート制
御ブロック１１を介してＣＰＵ／ＢＩＵ３が読み出すこ
とでチェックされる。ここでは、表３に示すユーザモー
ドを想定する。フラッシュメモリの書き換えが禁止され
ている動作モードでイレーズ、プログラム等のコマンド
が設定された場合には、イリーガルコマンドと判断され
る。

【００８７】コマンドデコード（アドレスデコードを含
む）は、ＣＰＵ／ＢＩＵ３が、コマンドレジスタ３１、
アドレスレジスタ２８、データレジスタ２９を順に読み
出し、図１０の表１に従って判断することで実行され
る。まず、コマンドレジスタ３１の内容が規定されてい
るコマンドかどうかを１６ビット全てチェックし、規定
外のコードであればイリーガルコマンドと判断される。
ブロックイレーズコマンドの場合は、アドレスレジスタ
２８の内容がブロック２１０〜２１４の先頭番地である
かどうか２４ビット全てチェックし、これら以外の番地
であればイリーガルコマンドと判断される。プログラム
コマンドの場合は、アドレスレジスタ２８の内容がユー
ザ領域２１の番地かどうか２４ビット全てチェックし、
これら以外の番地であればイリーガルコマンドと判断さ
れる。

【００８８】正規のコマンドと判断された場合には次の
ステップＳＴ＜７＞のコマンド実行へ進み、イリーガル
コマンドと判断された場合にはステップＳＴ＜８＞のス
テータスレジスタ３０へイリーガルコマンドのコード
“１１”をセットし、ステップＳＴ＜１０＞のＦＭ書き
換えモード解除へ進む。

【００８９】以上ステップＳＴ＜１＞〜＜６＞，＜８＞
の処理は、書き換え制御Ｆ／Ｗ１０３の中のユーザＩ／
Ｆ制御部１００に属し、次のステップＳＴ＜７＞のコマ
ンド実行はコマンド実行制御部１０１に属する。このコ
マンド実行制御部１０１は、ソフトウエアコマンド毎の
Ｆ／Ｗ群で構成される。

【００９０】図１５の書き換え制御Ｆ／Ｗ動作フローを
参照して、（ａ）ブロックイレーズコマンド実行、
（ｂ）プログラムコマンド実行のフローを説明する。い
ずれのコマンドでもフラッシュメモリの書き換えを行う
ので、フラッシュメモリからのＦ／Ｗ読み出しができな
くなるため、実際のコマンド実行Ｆ／ＷはＲＡＭ４に転
送してここで実行させる必要がある。

【００９１】（ａ）ブロックイレーズコマンド実行の場
合、まずステップＳＴ＜ＩＲ１＞において、ＲＡＭ４の
所定のアドレスへコマンド実行制御部１０１のイレーズ
コマンド実行部Ｆ／Ｗを転送し、その先頭番地へジャン
プする。従って、これ以降のイレーズコマンド実行はＲ
ＡＭ４上のＦ／Ｗで行われるため、フラッシュメモリ
（のＦ／Ｗ領域）は読み出さない。

【００９２】次に、ステップＳＴ＜ＩＲ２＞のイレーズ
シーケンスを実行する。これは、図１３のシーケンス
，に相当する処理で、具体的には、所定のイレーズ
シーケンスに従いポンプ／メモリデコーダ用制御信号レ
ジスタ２６、信号出力制御レジスタ２７の設定値を順次
書き換えることで、電圧チャージポンプ回路２４、メモ
リデコーダ２３への制御信号４０，４１を変化させ、イ
レーズ動作を行わせる。制御信号４０，４１を変化させ
るには、まず、ポンプ／メモリデコーダ用制御信号レジ
スタ２６に次に出力すべき状態に相当するデータを書き
込んでおき、次に所定の変化タイミングで信号出力制御
レジスタ２７へのダミー書き込みを行う。なお、図３に
示すように、ポンプ／メモリデコーダ用制御信号レジス
タ２６へのライト信号はＡＮＤゲート１１２から出力さ
れるので、このレジスタへの書き込みを行う前にシーケ
ンス制御レジスタ３２のビット４（ＦＭ書き換えモード
ビット）に“１”を設定しておく必要がある。

【００９３】上記所定のイレーズシーケンスによる所定
の変化タイミングに合わせた信号出力制御レジスタ２７
へのダミー書き込みを行うためには、時間計測が必要と
なる。この時間計測にポンプ用タイマレジスタ３３を使
う。まずポンプ用タイマレジスタ３３のビット０〜ビッ
ト１４にカウント値を、ビット１５のカウント開始ビッ
トに“１”を書き込むと、ポンプ用タイマクロック１０
６に同期してカウント（デクリメント）が始まる。カウ
ンタ値が“０”になるとカウンタ開始ビットが自動的に
“０”となるので、書き換え制御Ｆ／Ｗでこのビットを
繰り返しチェック（ポーリング）しておけば、カウント
終了を認識できる。

【００９４】図３では、ポンプ／メモリデコーダ用制御
信号レジスタ２６への書き込みは上記アドレスレジスタ
２８への書き込みと同様に行われ、次の信号出力制御レ
ジスタ２７へのダミー書き込みでＥＥ番地Ｒ／Ｅ制御回
路１２７から信号出力信号が出力される。ポンプ／メモ
リデコーダ用制御信号レジスタ２６は図５に示すように
構成されているので、ライト信号でデータバス５の状態
が読み込まれ、次の信号出力でレジスタから制御信号４
０，４１として出力される。なお、ポンプ／メモリデコ
ーダ用制御信号レジスタ２６のリセット後の初期値は、
電圧チャージポンプ回路２４、メモリデコーダ２３がイ
レーズ、プログラム等の書き換えを行わない状態に設定
される。

【００９５】また、イレーズすべきブロックの指定は、
図１のフラッシュメモリ内アドレス線４２を介してアド
レスレジスタ２８からメモリデコーダ２３へ伝達され
る。

【００９６】イレーズ完了後、イレーズが正常に行われ
たかどうかを確認するため、ステップＳＴ＜ＩＲ３＞に
おいて、イレーズ後ベリファイを行う。イレーズ後ベリ
ファイは、シーケンス制御レジスタ３２のビット０ベリ
ファイ開始ビットに“１”を書き込むことで起動され
る。図６に示すアドレスレジスタ２８に付属するアドレ
スインクリメンタ２２８でイレーズ後ベリファイ時には
イレーズしたブロックの最初のアドレスから順にアドレ
スを生成しメモリデコーダ２３へ送る。コンペア回路３
５はこのアドレス毎にフラッシュメモリの読み出しを行
い、その結果をフラッシュメモリ内データバス４３を介
して読み取り、消去期待値（“１”）と比較し、一致し
ていない場合には、シーケンス制御レジスタ３２のビッ
ト１ベリファイステータスに“１”を設定する。

【００９７】イレーズコマンド実行部Ｆ／Ｗでこのベリ
ファイステータスを読み出し、ベリファイ結果をチェッ
クする。その結果がＯＫであれば、ステップＳＴ＜ＩＲ
６＞のＲＡＭ４からのリターンへ進む。ＮＧであれば、
ステップＳＴ＜ＩＲ４＞でイレーズを所定回数実施した
かをチェックし、所定回数に満たなければ再度ステップ
ＳＴ＜ＩＲ２＞のイレーズシーケンス実行へ戻り、所定
回数を満たしていればイレーズエラーと判定し、ステッ
プＳＴ＜ＩＲ５＞におけるステータスレジスタ３０のビ
ット５，４へイレーズエラーのコード“１０”をセット
（シーケンス’）し、ステップＳＴ＜ＩＲ６＞のＲＡ
Ｍ４からのリターンへ進む。

【００９８】（ｂ）プログラムコマンド実行の場合は、
ステップＳＴ＜ＰＲ２＞のプログラムシーケンス実行の
具体的な手順、ステップＳＴ＜ＰＲ３＞のプログラム後
ベリファイの具体的な手順、ステップＳＴ＜ＰＲ５＞の
ステータスレジスタ３０への設定エラーコードが異なる
こと以外は基本的に上記ブロックイレーズ実行の場合と
同様である。

【００９９】また、ステップＳＴ＜ＰＲ２＞のプログラ
ムシーケンス実行は、所定のプログラムシーケンスに従
いポンプ／メモリデコーダ用制御信号レジスタ２６，信
号出力制御レジスタ２７の設定値を順次書き換えること
で、電圧チャージポンプ回路２４、メモリデコーダ２３
への制御信号４０，４１を変化させ、プログラム動作を
行わせる。制御信号４０，４１を変化させる手順はブロ
ックイレーズの場合と同じである。

【０１００】また、プログラムすべきデータは、図１の
フラッシュメモリ内データバス４３を介してデータレジ
スタ２９からメモリデコーダ２３へ伝達される。

【０１０１】ステップＳＴ＜ＰＲ３＞のプログラム後ベ
リファイは、専用の回路を用いず、ＣＰＵ／ＢＰＵ３が
フラッシュメモリの該当番地を読み出し、書き込み値と
比較することで実行される。その結果がＯＫであれば、
ステップＳＴ＜ＰＲ６＞のＲＡＭ４からのリターンへ進
む。ＮＧであれば、ステップＳＴ＜ＰＲ４＞でプログラ
ムを所定回数実施したかをチェックし、所定回数に満た
なければ再度ステップＳＴ＜ＰＲ２＞のプログラムシー
ケンス実行へ戻り、所定回数を満たしていればプログラ
ムエラーと判定し、ステップＳＴ＜ＰＲ５＞のステータ
スレジスタ３０のビット５，４へプログラムエラーのコ
ード“０１”をセットし、ステップＳＴ＜ＰＲ６＞のＲ
ＡＭ４からのリターンへ進む。

【０１０２】ステップＳＴ＜ＩＲ６＞のＲＡＭ４からの
リターンまたはステップＳＴ＜ＰＲ６＞のＲＡＭ４から
のリターンで、元のユーザＩ／Ｆ制御部１００（フラッ
シュメモリのＦ／Ｗ領域２２に格納）に移行し、移行の
ステップＳＴ＜９＞のＸＩＮクロックへの切り換え、ス
テップＳＴ＜１０＞のＦＭ書き換えモード解除、ステッ
プＳＴ＜１１＞のポンプ用クロック発振停止を順に実施
する。具体的には、それぞれシーケンス制御レジスタ３
２のビット５、ビット４、ビット６への“０”書き込み
である。（それぞれの動作は先に説明したステップＳＴ
＜２＞，＜３＞，＜５＞の逆となるだけであるので説明
は割愛する）。

【０１０３】最後に、ステップＳＴ＜１２＞においてＣ
ＰＵ内レジスタの復帰を行う。具体的には、先にステッ
プＳＴ＜１＞におけるＣＰＵ内レジスタの退避でＲＡＭ
４の特定領域に退避してデータをもとのＣＰＵ内レジス
タに復帰（転送）する。この後、ユーザＥ／Ｗ制御プロ
グラムのジャンプ（シーケンス）を行ったジャンプ命
令の次の命令へリターンする。これで、書き換え制御Ｆ
／Ｗの処理は終了する。

【０１０４】リターン後、ユーザＥ／Ｗ制御プログラム
１０２では、シーケンス丸付番号１１において、ステー
タスレジスタ３０の読み出しを行い、コマンドの事項結
果をチェックする。

【０１０５】以上のような手順で、フラッシュメモリの
ユーザ領域の書き換えを実行する。なお、プログラムす
べきデータは、例えば図１のパソコン９１からシリアル
Ｉ／Ｏ１２を介して入力する。

【０１０６】次に、書き換え制御Ｆ／Ｗ実行中にマイコ
ン１のＣＰＵ３が暴走し、（監視タイマへの定期的な書
き込み＝カウント値のセットが実行されないため）監視
タイマ割り込み要求１０４が出力された場合、図示して
いない割り込み制御回路は所定の割り込み処理（ＣＰＵ
内レジスタ内容の退避と監視タイマ割り込み用の割り込
みベクトル番地（フラッシュメモリのユーザ領域内）へ
のジャンプ等を行う。さらに、図３および図４に示すＯ
Ｒゲート１１１，１１７が出力するリセット信号が
“１”となり、それぞれポンプ／メモリデコーダ用制御
信号レジスタ２６，シーケンス制御レジスタ３２をリセ
ットする。これにより、電圧チャージポンプ回路２４、
メモリデコーダ２３は書き換え動作を中断し、またＦＭ
書き換えモードは解除され、クロックはＸＩＮ入力側へ
切り替わり、フラッシュメモリはＣＰＵ／ＢＩＵ３から
読み出せる状態に戻る。

【０１０７】上記実施の形態１では、コマンドレジスタ
３１をアドレスに割り付けた通常のレジスタ構造のもの
としたが、これをＣＰＵ３内にあるアキュムレータに割
り付けてもよい。この場合、ユーザは、アキュムレータ
にコマンドを設定することになる。

【０１０８】上記実施の形態１では、コマンドレジスタ
３１、ステータスレジスタ３９をアドレスを割り付けた
通常のレジスタ構造のものとしたが、これらの一方また
は両方をＲＡＭ４内の特定番地に割り付けてもよい。

【０１０９】（マイコン動作モードとＦ／Ｗ領域の書き
換え方法説明）上記の説明ではフラッシュメモリのＦ／
Ｗ領域２２内に格納している書き換え制御Ｆ／Ｗを用い
て、同ユーザ領域の書き換えを行う方法について説明し
た。以降、Ｆ／Ｗ領域そのものの書き換え方法とそれに
関連したマイコンの動作モードについて説明する。

【０１１０】図１７に示される表３にマイコン１の動作
モード一覧を示す。同表で各動作モードは、動作モード
選択端子ＭＤ（１）、ＭＤ（０）に外部から印加される
電圧レベルにより選択される。各動作モードは、フラッ
シュメモリがＣＰＵから読み出しできるかどうか、フラ
ッシュメモリの書き換えができるかどうか、リセットベ
クトル番地がどこに配置されるかの条件が異なる。な
お、表３で○印、×印は、それぞれ読み出しあるいは書
き換えが可能か不能かを示す。ＣＰＵからの読み出し可
能／不能およびリセットベクトル番地の配置の制御は、
ＣＰＵ／ＢＩＵ３内のハードウエアの制御回路で行い、
フラッシュメモリの書き換えの制御は、書き換え制御Ｆ
／Ｗで行う。このために、書き換え制御Ｆ／Ｗは動作モ
ード選択端子ＭＤ（１），ＭＤ（０）を（ポート制御ブ
ロック１１を介して）読み込み、動作モードを判定す
る。

【０１１１】次に各動作モードにつき説明する。ユーザ
モードでは、Ｆ／Ｗ領域２２は読み出し可能（すなわち
書き換え制御Ｆ／Ｗによる書き換えが可能）だが、Ｆ／
Ｗ領域そのものの書き換えはできない（すなわち保護さ
れている）。リセットベクトルはユーザ領域２１にあ
り、ユーザが通常使用するモードである。

【０１１２】このユーザモードでのメモリマップを図１
２に示す。なお、図１２で周辺装置レジスタ群１４、Ｒ
ＡＭ４、ユーザ領域２１、Ｆ／Ｗ領域２２に外部メモリ
領域を割り付けてもよく、この場合には、図１に示すよ
うに、外部データバス端子８５、同アドレス線端子８
６、および同Ｒ／Ｗ制御線端子８７から外部データバス
線９５、同アドレス線９６および同Ｒ／Ｗ制御線９７を
介して外部メモリ９０を接続することができる。

【０１１３】テストモード１は、Ｆ／Ｗ領域２２そのも
のの書き換えが可能となっている以外は上記ユーザモー
ドと同じである。リセットベクトルがユーザ領域にある
ためリセット後の立ち上げはユーザ領域２１内のソフト
ウエアで行い、その後Ｆ／Ｗ領域２２内の書き換え制御
Ｆ／ＷをＲＡＭ４に転送した後、このＦ／Ｗを使って、
Ｆ／Ｗ領域を書き換えることになる。このモードはＦ／
Ｗの途中変更を想定したモードである。

【０１１４】テストモード２では、外部メモリ９０を接
続することを想定した動作モードであり、ユーザ領域２
１の読み出しはできず、その代わりにユーザ領域２１と
同じ番地で外部メモリ領域がアクセス可能であり、しか
もリセットベクトルがこの外部メモリ領域に配置され
る。このテストモード２のメモリマップを図１６に示
す。このモードでは外部メモリ９０にリセットベクトル
やユーザ制御プログラム（に相当するＥ／Ｗ制御プログ
ラム）に加え、書き換え制御Ｆ／Ｗを格納しておく。

【０１１５】リセット後、Ｅ／Ｗ制御プログラムにより
書き換えを行うが、その場合外部メモリ９０内の書き換
え制御Ｆ／Ｗを起動する。このモードでは、Ｆ／Ｗ領域
２２の書き換え可能であるので、フラッシュメモリのＦ
／Ｗ領域への最初のＦ／Ｗ書き込みに使用できる。外部
メモリ９０の代わりにテスタを接続しこのテスタでマイ
コンを操作すれば、マイコンの出荷にテスタを使って書
き換え制御Ｆ／ＷをＦ／Ｗ領域２２に書き込むことがで
きる。

【０１１６】またこのテストモード２では、外部メモリ
９０にリセットベクトルやユーザＥ／Ｗ制御プログラム
（に相当するＥ／Ｗ制御プログラム）を置き、Ｆ／Ｗ領
域２２に格納された書き換え制御Ｆ／Ｗを使用して、ユ
ーザ領域の書き換えを行うことができる。

【０１１７】上記テストモード２ではユーザ領域２１の
読み出しはできず、その代わりに、ユーザ領域２１と同
じ番地で外部領域がアクセス可能であり、しかもリセッ
トベクトルがこの外部領域に配置されるとしたが、これ
をユーザ領域２１の読み出し可能とするが、リセットベ
クトルを例えばユーザ領域２１とＦ／Ｗ領域２２との間
（８０００００ｈ〜ＦＦＤＦＦＦｈ番地）の外部メモリ
領域の特定番地に移動して設置するモードを作ってもよ
い。この場合、上記リセットベクトルを含む番地に外部
メモリ９０を配置し、ここにリセットベクトルやユーザ
Ｅ／Ｗ制御プログラム（に相当するＥ／Ｗ制御プログラ
ム）に加え、書き換え制御Ｆ／Ｗを格納しておく。

【０１１８】テストモード３はマイコンの出荷にテスト
を使って書き換え制御Ｆ／ＷをＦ／Ｗ領域２２に書き込
むためのモードである。このモードで／ＲＥＳＥＴ端子
７９に“Ｌ”を印加したリセット状態では、外部データ
バス端子８５、同アドレス線端子８６，同Ｒ／Ｗ制御線
端子８７から直接ＲＡＭ４への書き込みや読み出しがで
きる。この状態で（図１の外部メモリ９０の代わりに接
続されている）テスタからＲＡＭ４にリセットベクトル
やユーザＥ／Ｗ制御プログラム（に相当するＥ／Ｗ制御
プログラム）および書き換え制御Ｆ／Ｗを書き込む。

【０１１９】次に、／ＲＥＳＥＴ端子７９のレベルを
“Ｈ”にしてリセットを解除すると、マイコン１のＣＰ
Ｕ／ＢＩＵ３は動作開始し、ＲＡＭ４上のリセットベク
トル、Ｅ／Ｗ制御プログラムで動作する。フラッシュメ
モリの書き換えは同じくＲＡＭ４上の書き換え制御Ｆ／
Ｗを使用して実行される。このモードでは、Ｆ／Ｗ領域
２２の書き換え可能であるので、フラッシュメモリのＦ
／Ｗ領域への最初のＦ／Ｗ書き込みに使用できる。

【０１２０】上記Ｆ／Ｗ領域２２の書き換えができるテ
ストモード１〜３においてＦ／Ｗ領域２２の書き換えを
行うコマンドは通常使用するブロックイレーズコマン
ド、プログラムコマンドではなく、Ｆ／Ｗ専用のブロッ
クイレーズコマンド、プログラムコマンドを定義しても
よく、また、例えばプロテクト解除コマンドを定義しこ
のコマンド実行後にのみ、（通常の）ブロックイレーズ
コマンド、プログラムコマンドが有効となるようにして
もよい（その機能を書き換え制御Ｆ／Ｗに持たせる）。

【０１２１】なお、上記実施の形態１では、不揮発性メ
モリとしてフラッシュメモリの場合を挙げたが、他にＥ
ＥＰＲＯＭ、強電界メモリを使用した場合でも同様なこ
とが考えられる。

【０１２２】以上のように、この実施の形態１によれ
ば、書き換え制御ファームウエア（シーケンスＦ／Ｗ）
とユーザソフトウエアを格納するフラッシュメモリ、書
き換え制御内容を指定するコマンド指定手段（コマンド
レジスタ）、書き換え制御対象アドレス指定手段（アド
レスレジスタ）、書き込むべきデータを指定するデータ
指定手段（データレジスタ）、およびフラッシュメモリ
内電源ポンプ回路、メモリデコーダへの制御信号を指定
／出力する制御信号設定手段（制御信号レジスタ）を備
えてマイコンを構成し、これらの４つの設定手段（レジ
スタ）に対しては、マイコンのＣＰＵにより書き込みま
たは読み出しのアクセスが可能であり、制御信号レジス
タの１ビットが１つの制御信号に対応し、これに書き込
まれた値は、直接フラッシュメモリ内電源回路、メモリ
デコーダへの制御信号となりこれらを制御する。

【０１２３】そして、この制御信号レジスタの設定値を
規定シーケンスに従い書き換え制御Ｆ／Ｗで書き換える
ことによりフラッシュメモリのイレーズ、プログラム
（書き込み）などの処理を実行させる。

【０１２４】また、フラッシュメモリの書き換えを行う
場合には、ユーザソフトウエア（Ｓ／Ｗ）でコマンドレ
ジスタおよび必要に応じてアドレスレジスタ、データレ
ジスタに必要な情報を設定した後、そのＦ／Ｗを呼び出
す（Ｆ／Ｗ格納番地へジャンプする）。

【０１２５】さらに、書き換え制御Ｆ／Ｗはこれらのレ
ジスタに設定された情報を読み出し、次にそのコマンド
毎に決められたシーケンス（順番、時間）に従って制御
信号レジスタに準じ必要な設定値を書き込んでいく。

【０１２６】コマンド実行が完了すると、Ｆ／Ｗは元の
ユーザＳ／Ｗへリターンする。なお、フラッシュメモリ
は複数の消去単位のブロックを持ち、書き換え制御Ｆ／
Ｗはユーザソフトウエア用ブロックとは別のブロック内
に格納する。

【０１２７】以上のように、フラッシュメモリ内蔵マイ
コンを構成したので、従来の自動シーケンス回路（Ａ）
を制御信号レジスタ（Ｂ）に変更し、そのシーケンス動
作をフラッシュメモリ（Ｃ）内のＦ／Ｗで実行させるこ
とにより、レイアウト面積Ｓは、Ｓ（Ａ）＞（Ｓ（Ｂ）
＋Ｓ（Ｃ））なので、小さくでき、自動シーケンス回路
削減によるレイアウト面積縮小および低コスト化が実現
できるという効果が得られる。

【０１２８】また、書き換え制御Ｆ／Ｗを搭載したこと
により、ベンダ側で提供するＦ／Ｗで従来一部ユーザに
行わせていた書き換えプログラムのＲＡＭ転送などの処
理を実行するので、ユーザ側のＳ／Ｗを簡略化できると
いう効果が得られる。

【０１２９】さらに、シーケンス制御をＨ／Ｗではな
く、容易に書き換え可能なＦ／Ｗで行うようにしたの
で、シーケンス（順番、時間）の変更が容易にできフラ
ッシュメモリの仕上がりに合わせた最適のシーケンスを
提供できるという効果が得られる。

【０１３０】

【発明の効果】以上のように、この発明によれば、書き
換え制御ファームウエアとユーザソフトウエアをそれぞ
れ別の単位ブロックに格納する不揮発性メモリと、それ
ぞれマイコンのＣＰＵにより書き込みまたは読み出しを
可能とした、書き換え制御内容を指定するコマンドレジ
スタ、書き換え制御対象アドレスを指定するアドレスレ
ジスタ、書き込むべきデータを指定するデータレジス
タ、および不揮発性メモリ内の電源ポンプ回路とメモリ
デコーダへの制御信号を指定する制御信号レジスタの少
なくとも４つのレジスタを備えたプログラム可能な不揮
発性メモリを内蔵したマイクロコンピュータが提供され
る。

【０１３１】これにより、制御信号レジスタの所定ビッ
トが電源ポンプ回路およびメモリデコーダへ接続される
制御信号に対応させて電源ポンプ回路およびメモリデコ
ーダを制御するようになし、書き換え制御ファームウエ
アは、コマンドレジスタ、アドレスレジスタまたはデー
タレジスタに設定された値を読み出し、その設定された
値に対応したコマンド毎に規定されたシーケンスに従い
制御信号レジスタの設定値を書き換えることにより電源
ポンプ回路およびメモリデコーダを動作させることで、
不揮発性メモリのイレーズおよびプログラムを含む書き
換え処理を実行させることができる。

【０１３２】したがって、（１）従来必要であった自動
シーケンス回路の削減によりレイアウト面積を縮小し、
低コスト化が図れ、（２）バグ改修やウエハプロセスへ
の最適な合わせ込みのための書き換えシーケンスの変更
を容易に実施できるようにでき、（３）書き換え制御フ
ァームウエア搭載によりユーザソフトウエアの負担を削
減するとともに、ソフトウエア開発期間の短縮が図れる
効果がある。

【０１３３】この発明によれば、書き換え制御ファーム
ウエアを格納する単位ブロックとユーザソフトウエアを
格納する単位ブロックとは、そのアドレスが連続しない
ように構成したので、イレーズ、プログラムコマンドの
アドレス指定ミスなどによる書き換え制御ファームウエ
アの誤消去防止あるいはファームウエア領域のブロック
を非公開とすることで書き換え制御ファームウエアの秘
匿が図れる効果がある。

【０１３４】この発明によれば、ＣＰＵにより書き込み
または読み出しを可能としたステータスレジスタを備え
ており、書き換え制御ファームウエアは、イレーズおよ
びプログラムを含んだ書き換え処理完了後、その実行結
果をステータスレジスタに書き込むように構成したの
で、ユーザＥ／Ｗ（イレーズ／書き込み）制御プログラ
ムにリターンした後、ユーザＥ／Ｗ制御プログラムは指
定したコマンドが正常に完了したのか、異常終了したの
かを確認することができる効果が得られる。

【０１３５】この発明によれば、書き換え制御ファーム
ウエアが、少なくともコマンドレジスタに設定されたコ
マンドをデコードするユーザインタフェース制御部と、
指定されたコマンド毎に電源ポンプ回路およびメモリデ
コーダの制御を行うコマンド実行制御部とから構成さ
れ、このコマンド実行制御部のファームウエアは内蔵す
るＲＡＭに転送され、このＲＡＭ上で実行されるように
構成したので、ユーザＥ／Ｗ制御プログラムではコマン
ド指定とコマンド実行後のステータスチェック以外の処
理をサポートしなくてよく、従来必要だった書き換え制
御ソフトウエアのＲＡＭへの転送、書き換えモードの設
定などが不要となるため、ユーザ側の負担は最小限にで
きる効果がある。また、上述の２つのユーザ制御部とコ
マンド実行部に分離することで、コマンドの追加、変更
などに対する書き換え制御ファームウエアのメインテナ
ンスが容易になる効果がある。

【０１３６】この発明によれば、書き換え制御ファーム
ウエアが、ユーザソフトウエアから当該書き換え制御フ
ァームウエアの先頭番地にジャンプすることにより起動
し、かつ、コマンド実行完了後はユーザソフトウエアの
ジャンプ命令の次の命令にリターンするように構成した
ので、ユーザＥ／Ｗ制御プログラムではコマンド指定と
コマンド実行後のステータスチェック以外の処理をサポ
ートしなくてよく、従来コマンド実行状態を示すステー
タスビットのポーリングで行っていたコマンド実行の終
了確認が不要となるため、ユーザの負担は最小限にでき
る効果がある。

【０１３７】この発明によれば、書き換え制御ファーム
ウエアが、イレーズコマンドでは、イレーズ実行とイレ
ーズ後ベリファイ実行を連続して行い、プログラムコマ
ンドでは、プログラム実行とプログラム後ベリファイを
連続して行い、これらのベリファイ結果が異常であれ
ば、それぞれイレーズエラー、プログラムエラーと判断
するように構成したので、イレーズ、プログラムの一連
の動作をユーザ側から見れば自動的に実行するためユー
ザＥ／Ｗ制御プログラムではいちいちベリファイの作業
を実施する必要がなく、ソフトウエア開発が容易にでき
る効果がある。

【０１３８】この発明によれば、書き換え制御ファーム
ウエアが、イレーズおよびプログラムを含むコマンド実
行結果をステータスレジスタに設定する他に、それぞれ
コマンドレジスタおよびアドレスレジスタに正規のコマ
ンドコードでないコマンド、または正規の指定すべきア
ドレスでないアドレスが指定されていた場合には、イリ
ーガルコマンドを示すエラーコードをステータスレジス
タに設定するようになし、この場合にはその後の処理を
実行しないように構成したので、ユーザＥ／Ｗ制御プロ
グラムでのコマンド、アドレス指定ミスによる誤動作防
止が図れ、またユーザＥ／Ｗ制御プログラムへ警告する
ことでユーザ側のデバッグが容易となる効果がある。

【０１３９】この発明によれば、書き換え制御ファーム
ウエアが、ステータスレジスタのクリアは実施せず、か
つ、コマンドレジスタに設定されたコマンドを実行する
前にステータスレジスタを読み出し、正常終了以外のエ
ラーコードであった場合には、その後の処理を実行しな
いように構成したので、コマンド実行が異常状態で終了
したことをユーザ（ユーザＥ／Ｗ制御プログラム）が確
認せずに次のコマンドを実行させてしまうのを防止する
ことができる効果がある。

【０１４０】この発明によれば、コマンドレジスタに書
き込むべきコマンドコードのビット数を１２〜１６と
し、書き換え制御ファームウエアが、このコマンドコー
ドの全ビットをデコードするように構成したので、コマ
ンドコードの冗長性が大幅に向上し誤コマンド入力によ
る誤動作の発生確率を減らすことができる効果がある。

【０１４１】この発明によれば、アドレスレジスタに書
き込むべきアドレスのビット数を、不揮発性メモリ空間
を指定できるアドレスのビット数よりも多く取り、書き
換え制御ファームウエアは、このアドレスの全ビットを
デコードするように構成したので、アドレスの冗長性が
向上し誤アドレス入力による誤動作の発生確率を減らす
ことができる効果がある。

【０１４２】この発明によれば、ＣＰＵにより設定可能
な不揮発性メモリ書き換えモード選択ビットを有し、こ
のファームウエア書き換えモード選択ビットに特定値を
書き込んだ時に制御信号レジスタの書き換えが行えるよ
うに構成したので、ＣＰＵの暴走やユーザの誤使用（ソ
フトウエアミス）等で制御信号レジスタへ不正な書き込
みが行われ、フラッシュメモリが不正に書き換えられる
のを防止できる効果がある。

【０１４３】この発明によれば、制御信号レジスタがＣ
ＰＵにより設定可能なレジスタであり、リセット信号に
より、その出力する制御信号は電源ポンプ回路およびメ
モリデコーダを書き換え不可能な状態にリセットされる
ように構成したので、リセット時、リセット解除時にフ
ラッシュメモリが不正に書き換えられるのを防止できる
効果がある。

【０１４４】この発明によれば、制御信号レジスタはＣ
ＰＵにより設定可能なレジスタであり、監視タイマ割り
込み信号により、その出力する制御信号は電源ポンプ回
路およびメモリデコーダを書き換え不可能な状態にリセ
ットされるように構成したので、書き換え制御ファーム
ウエアによる不揮発性メモリの書き換え時に、万一ＣＰ
Ｕが暴走した場合に当該不揮発性メモリが不正に書き換
えられる可能性を減少できる効果がある。

【０１４５】この発明によれば、ファームウエアモード
選択ビットが、マイコンのリセット信号に加え、監視タ
イマ割り込み信号により、非書き換えモードを指定する
状態にリセットされるように構成したので、書き換え制
御ファームウエアによる不揮発性メモリが不正に書き換
えられる可能性を減少できる効果がある。

【０１４６】この発明によれば、コマンドレジスタとし
て、ＣＰＵ内のアキュムレータを割り付けるように構成
したので、アドレスを割り付けた通常のレジスタ構造で
コマンドレジスタを実現した場合に比べ、その内容を読
み出す手順が省かれるのでより高速にコマンドデコーダ
処理ができ、また、レジスタを新規に配置しなくても済
むので回路規模、レイアウト面積の拡大を回避できる効
果がある。

【０１４７】この発明によれば、コマンドレジスタおよ
びステータスレジスタの両方または一方をレジスタでは
なく、内蔵するＲＡＭ内の特定番地に割り付けるように
構成したので、アドレスを割り付けた通常のレジスタ構
造でこれらのレジスタを実現した場合に比べ、回路規
模、レイアウト面積の拡大を大幅に削減できる効果があ
る。

【０１４８】この発明によれば、不揮発性メモリの書き
換え時専用のタイマ回路をさらに備えるように構成した
ので、プログラムのループ回数で時間を計るソフトウエ
アタイマに比べ、精度がよい時間測定を実現できる効果
がある。また、ユーザ側はマイコンが正規の周辺回路と
して持っているタイマを不揮発性メモリ書き換え中に使
用できる効果がある。

【０１４９】この発明によれば、ＣＰＵおよび周辺装置
の動作クロック源を、クロック端子から入力したクロッ
クと、内蔵する自励発振器で生成したクロックとに切り
替えるクロック切り替え回路を有し、ＣＰＵが設定可能
なクロック源選択ビットの状態でこれらのクロックを切
り替えるようになし、不揮発性メモリの書き換え実行時
には、自励発振器側のクロックを選択するように構成し
たので、ユーザに依存しない時間設定が行えるため書き
換え制御ファームウエアの開発や調整が容易に行える効
果がある。

【０１５０】この発明によれば、ＣＰＵの動作クロック
源を、クロック端子から入力したクロックと、内蔵する
自励発振器で生成したクロックとに切り替えるクロック
切り替え回路を有し、ＣＰＵが設定可能なクロック源選
択ビットの状態でこれらのクロックを切り替えるように
なし、不揮発性メモリの書き換え実行時には、ＣＰＵの
動作クロック源を自励発振器側のクロックを選択する
が、タイマおよびシリアルＩ／Ｏ等の周辺装置用のクロ
ック源はクロック端子から入力したクロックから切り替
えないように構成したので、書き換え実行中の時間計測
をユーザ毎に周波数が異なるＸＩＮ入力クロックでな
く、常に一定周波数の内蔵する自励発振器側のクロック
で行うことにより、ユーザ使用条件に依存しない時間設
定が行えるため書き換え制御ファームウエアの開発や調
整が容易に行える効果がある。

【０１５１】また、周辺装置の動作速度はユーザソフト
ウエア走行時のままであるので、不揮発性メモリの書き
換え時にもタイマやシリアルＩ／Ｏといった周辺装置の
クロック設定値を変えずにそのままの状態で使用可能と
なる。このため、ユーザＥ／Ｗ制御プログラムと書き換
え制御ファームウエアを交互に行い、順に書き込み（プ
ログラム）を行う場合に、次の書き込みデータをシリア
ルＩ／Ｏから自動的に受信することが可能となる効果が
ある。

【０１５２】この発明によれば、ＣＰＵおよび監視タイ
マの動作クロック源を、クロック端子から入力したクロ
ックと、内蔵する自励発振器で生成したクロックとに切
り替えるクロック切り替え回路を有し、ＣＰＵにより設
定可能なクロック源選択ビットの状態でこれらのクロッ
クを切り替えるようになし、不揮発性メモリの書き換え
実行時には、ＣＰＵおよび監視タイマの動作クロック源
を自励発振器側のクロックを選択するが、タイマおよび
シリアルＩ／Ｏを含む周辺装置用のクロック源はクロッ
ク端子から入力したクロックから切り替えないように構
成したので、書き換え実行中の時間計測をユーザ毎に周
波数が異なるＸＩＮ入力クロックでなく、常に一定周波
数の内蔵する自励発振器側のクロックで行うことによ
り、ユーザ使用条件に依存しない時間設定が行えるため
書き換え制御ファームウエアの開発や調整が容易に行え
る効果がある。

【０１５３】また、周辺装置の動作速度はユーザソフト
ウエア走行時のままであるので、不揮発性メモリの書き
換え時にもタイマやシリアルＩ／Ｏといった周辺装置の
クロック設定値を変えずにそのままの状態で使用可能と
なる効果がある。

【０１５４】さらに、ＣＰＵの暴走対策として定期的に
行う監視タイマへの書き込み（セット）の頻度をユーザ
使用条件に関係なく設定できる効果がある。

【０１５５】この発明によれば、内蔵する自励発振器に
は、不揮発性メモリ内の電圧チャージポンプ用の自励発
振器を兼用して使うように構成したので、専用の自励発
振器を新規に設けた場合に比べ、回路規模、レイアウト
面積の拡大を大幅に削減できる効果がある。

【０１５６】この発明によれば、タイマ回路のクロック
源には、不揮発性メモリ内の電圧チャージポンプ用の自
励発振器を兼用して使うように構成したので、専用の自
励発振器を新規に設けた場合に比べ、回路規模、レイア
ウト面積の拡大を大幅に削減できる効果がある。

【０１５７】この発明によれば、自励発振器は常時動作
させておくのではなく、ＣＰＵにより設定可能な発信許
可ビットを設け、このビットが特定状態の場合に自励発
振器を動作させるように構成したので、内蔵する自励発
振器の消費電力を削減でき、さらに発振による不要輻射
ノイズを最小限に抑えることができる効果がある。

【０１５８】この発明によれば、動作クロック源の切り
替えが、クロック源選択ビットで自励発振器が生成する
クロックを選択し、かつ発信許可ビットで自励発振器の
動作許可を選択した時に、動作クロック源は自励発振器
で生成したクロックに切り替わるように構成したので、
ＣＰＵが暴走した場合に、内蔵する自励発振器の動作禁
止状態で当該自励発振器のクロックを選択してしまった
場合にもマイコンのクロックが停止し回復不可能となる
のを回避する効果がある。

【０１５９】この発明によれば、動作モード選択入力端
子への印加電圧レベルで決定される動作モードを複数備
えており、少なくとも１つの動作モードは不揮発性メモ
リの書き換え制御ファームウエア格納領域の書き換えは
実施できないように構成したので、この書き換えできな
いモードのみをユーザ公開とすることで、誤消去、誤書
き込みによる重要な書き換え制御ファームウエアの破壊
を未然に防止できる効果がある。

【０１６０】この発明によれば、動作モード選択入力端
子への印加電圧レベルで決定される動作モードを複数備
えており、リセット解除後最初にアクセスするリセット
ベクトル番地が外部領域である第２の動作モードを有
し、この第２の動作モードでは不揮発性メモリ内の少な
くともユーザソフトウエアを格納する領域はＣＰＵから
読み出しできない一方、不揮発性メモリ内のユーザソフ
トウエアを格納する領域および書き換え制御ファームウ
エアを格納する領域の書き換えは可能とするように構成
したので、外部領域にリセットベクトル、書き換え制御
ソフトウエア、および書き換え制御ファームウエアを書
き込んだ外部メモリを配置し、これでマイコンを起動す
ることで、不揮発性メモリのファームウエア領域に最初
に書き換え制御ファームウエアを書き込むことができる
効果がある。また、外部領域にテスタを接続してこのテ
スタの制御により不揮発性メモリのファームウエア領域
に最初に書き換え制御ファームウエアを書き込むことが
できる効果がある。

【０１６１】この発明によれば、第２の動作モードでは
不揮発性メモリ内の書き換え制御ファームウエアを格納
する領域はＣＰＵにより読み出しできるように構成した
ので、不揮発性メモリのファームウエア領域に最初に書
き換え制御ファームウエアを書き込んだ後、その内容を
ＣＰＵで読み出して確認できる効果がある。また、この
動作モードで、外部メモリから書き換え制御ファームウ
エアを起動し、不揮発性メモリのユーザ領域の書き換え
を行うことができる効果がある。

【０１６２】この発明によれば、動作モード選択入力端
子への印加電圧レベルで決定される動作モードを複数備
えており、リセット解除後最初にアクセスするリセット
ベクトル番地が外部領域である第３の動作モードを有
し、この第３の動作モードでは不揮発性メモリ領域はＣ
ＰＵから読み出しすることができ、当該不揮発性メモリ
内のユーザソフトウエアを格納する領域および書き換え
制御ファームウエアを格納する領域の書き換えは可能と
するように構成したので、外部領域にリセットベクト
ル、書き換え制御ソフトウエア、書き換え制御ファーム
ウエアを書き込んだ外部メモリを配置し、これでマイコ
ンを起動することで、不揮発性メモリのファームウエア
領域に最初に書き換え制御ファームウエアを書き込むこ
とができる効果がある。また、外部領域にテスタを接続
してこのテスタの制御で不揮発性メモリのファームウエ
ア領域に最初に書き換え制御ファームウエアを書き込む
ことができる効果がある。

【０１６３】この発明によれば、動作モード選択入力端
子への印加電圧レベルで決定される動作モードを複数持
ち、リセット中に外部から直接内蔵ＲＡＭへの書き込み
が行え、かつリセット解除後のリセットベクトル番地が
当該ＲＡＭ内に設定される第４の動作モードを有し、こ
の第４の動作モードでは不揮発性メモリ領域はＣＰＵに
より読み出しすることができ、当該不揮発性メモリ内の
ユーザソフトウエアを格納する領域および書き換え制御
ファームウエアを格納する領域の書き換えは可能とする
ように構成したので、当該ＲＡＭにあらかじめリセット
ベクトル、書き換え制御ソフトウエア、および書き換え
制御ファームウエアを書き込んだ外部メモリを転送し、
これでマイコンを起動することで、不揮発性メモリのフ
ァームウエア領域に最初に書き換え制御ファームウエア
を書き込むことができる効果がある。

【０１６４】この発明によれば、動作モード選択入力端
子の状態がＣＰＵにより読み出しできるように構成した
ので、書き換え制御ファームウエアでのファームウエア
領域への書き換え可否判断が可能となり、ハードウエア
でファームウエア領域への書き換え禁止／許可の制御を
行うよりも、回路規模、レイアウト面積の増加量が少な
く、万一のバグ発生時にも改定等の対処が容易となる効
果がある。

【０１６５】この発明によれば、書き換え制御ファーム
ウエアが、動作モード選択入力端子の状態を読み出し、
不揮発性メモリのファームウエア領域の書き換えが禁止
されている動作モードでは、不揮発性メモリの書き換え
制御ファームウエア格納領域の書き換えを実施せず、イ
リーガルコマンドと判定するように構成したので、ハー
ドウエアでファームウエア領域への書き換え禁止／許可
の制御を行うよりも、回路規模、レイアウト面積の増加
量が少なく、万一のバグ発生時にも改定等の対処が容易
となる効果がある。

【０１６６】この発明によれば、不揮発性メモリの書き
換え制御ファームウエア格納領域の書き換えが可能な動
作モード時に有効となるファームウエア格納領域用書き
換えコマンドを有するように構成したので、このコマン
ドをユーザに非公開とすることで、誤消去、誤書き込み
による重要な書き換え制御ファームウエアの破壊を未然
に防止できる効果がある。

【０１６７】なお、ＣＰＵが内部データバスを介して設
定可能な制御信号出力制御ビットを持ち、この制御信号
出力制御ビットへＣＰＵが書き込みを実施した時点で、
先に制御信号レジスタに書き込んでおいた状態が制御信
号として電源ポンプ回路、メモリデコーダに出力される
ようにしてもよく、これにより、制御信号の数だけ必要
な制御信号レジスタのビット数が、マイコン内のデータ
バスのビット数より多い場合に複数個に渡り設定を繰り
返す必要がある場合でも、電源ポンプ回路、メモリデコ
ーダに出力すべき制御信号群を同時に変化させるために
この制御信号支出力制御ビットを設けることで対処でき
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１によるフラッシュメ
モリ内蔵マイコンの構成を示すブロック図である。

【図２】 フラッシュメモリ制御レジスタ群のメモリマ
ップである。

【図３】 ポンプ／メモリデコーダ用制御信号レジスタ
とその付属回路の構成を示すブロック図である。

【図４】 シーケンス制御レジスタとその付属回路の構
成を示すブロック図である。

【図５】 ポンプ／メモリデコーダ用制御信号レジスタ
の１ビットの構成を示すブロック図である。

【図６】 アドレスレジスタとその付属回路の構成を示
すブロック図である。

【図７】 ポンプ用タイマレジスタとその付属回路の構
成を示すブロック図である。

【図８】 クロック制御関連回路の構成を示すブロック
図である。

【図９】 クロック制御関連回路の構成を示すブロック
図である。

【図１０】 ソフトウエアコマンド一覧表である。

【図１１】 エラーステータス一覧表である。

【図１２】 メモリマップと書き換え制御Ｆ／Ｗの動作
順序を示す図である。

【図１３】 書き換え制御Ｆ／Ｗ構成と実行順序を示す
図である。

【図１４】 ユーザＩ／Ｆ制御部が担当する書き換え制
御Ｆ／Ｗの動作フローチャートである。

【図１５】 コマンド実行制御部が担当する書き換え制
御Ｆ／Ｗの動作フローチャートである。

【図１６】 外部メモリで動作させるモードにおけるメ
モリマップである。

【図１７】 マイコンの動作モード一覧表である。

【符号の説明】

１ マイコン、２ フラッシュメモリブロック（不揮発
性メモリ）、３ 中央処理装置とバスインタフェース
（ＣＰＵ／ＢＩＵ）、４ ＲＡＭ、５ データバス、６
アドレス線、７ Ｒ／Ｗ制御線、１１ ポート制御ブ
ロック、１２ シリアルＩ／Ｏ、１３ タイマ、１５
外部バス制御ブロック、１６ クロック制御回路、１７
リセット制御回路、２１ ユーザ領域、２２ Ｆ／Ｗ
領域、２３メモリデコーダ、２４ 電圧チャージポンプ
回路（電源ポンプ回路）、２５フラッシュメモリ制御レ
ジスタ群、２６ ポンプ／メモリデコーダ用制御信号レ
ジスタ、２７ 信号出力制御レジスタ、２８ アドレス
レジスタ、２９ データレジスタ、３０ ステータスレ
ジスタ、３１ コマンドレジスタ、３２ シーケンス制
御レジスタ、３３ ポンプ用タイマレジスタ、３６ ポ
ンプ用クロック発振器、７２ データ入力（Ｄｉｎ）端
子、７３ データ出力（Ｄｏｕｔ）端子、７４ データ
出力制御入力（ＯＵＴｃｏｎｔ）端子、７５〜７７ ポ
ート、８５外部データバス端子、８６ 外部アドレス線
端子、８７ 外部Ｒ／Ｗ制御線端子、８８，８９ 動作
モード選択入力端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 本郷 勝信 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 田中 努 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 瀬崎 利博 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 木村 宏行 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 神谷 幹郎 東京都港区浜松町二丁目４番１号 三菱電 機セミコンダクタシステム株式会社内 (72)発明者 網 康裕 東京都港区浜松町二丁目４番１号 三菱電 機セミコンダクタシステム株式会社内 (72)発明者 谷 国雄 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 伊庭 智久 東京都千代田区大手町二丁目６番２号 三 菱電機エンジニアリング株式会社内 Ｆターム(参考） 5B062 AA01 CC03 DD02 5B076 EB01

Claims (32)

【特許請求の範囲】
1. 【請求項１】 書き換え制御ファームウエアとユーザソ
   フトウエアをそれぞれ別の単位ブロックに格納する不揮
   発性メモリと、 それぞれマイクロコンピュータのＣＰＵにより書き込み
   または読み出しを可能とした、書き換え制御内容を指定
   するコマンドレジスタ、書き換え制御対象アドレスを指
   定するアドレスレジスタ、書き込むべきデータを指定す
   るデータレジスタ、および不揮発性メモリ内の電源ポン
   プ回路とメモリデコーダへの制御信号を指定する制御信
   号レジスタの少なくとも４つのレジスタとを備えたプロ
   グラム可能な不揮発性メモリを内蔵したマイクロコンピ
   ュータにおいて、 上記制御信号レジスタの所定ビットを上記電源ポンプ回
   路およびメモリデコーダへ接続される制御信号に対応さ
   せてこれらの電源ポンプ回路およびメモリデコーダを制
   御するようになし、 書き換え制御ファームウエアは、上記コマンドレジス
   タ、アドレスレジスタまたはデータレジスタに設定され
   た値を読み出し、その設定された値に対応したコマンド
   毎に規定されたシーケンスに従い上記制御信号レジスタ
   の設定値を書き換えることにより上記電源ポンプ回路お
   よびメモリデコーダを動作させることで、上記不揮発性
   メモリのイレーズおよびプログラムを含む書き換え処理
   を実行させることを特徴とするプログラム可能な不揮発
   性メモリを内蔵したマイクロコンピュータ。
2. 【請求項２】 書き換え制御ファームウエアを格納する
   単位ブロックと、ユーザソフトウエアを格納する単位ブ
   ロックとは、そのアドレスが非連続であることを特徴と
   する請求項１記載のプログラム可能な不揮発性メモリを
   内蔵したマイクロコンピュータ。
3. 【請求項３】 マイクロコンピュータのＣＰＵにより書
   き込みまたは読み出しを可能としたステータスレジスタ
   を備えており、書き換え制御ファームウエアは、イレー
   ズおよびプログラムを含んだ書き換え処理完了後、その
   実行結果を上記ステータスレジスタに書き込むことを特
   徴とする請求項１記載のプログラム可能な不揮発性メモ
   リを内蔵したマイクロコンピュータ。
4. 【請求項４】 書き換え制御ファームウエアが、少なく
   ともコマンドレジスタに設定されたコマンドをデコード
   するユーザインタフェース制御部と、指定されたコマン
   ド毎に電源ポンプ回路およびメモリデコーダの制御を行
   うコマンド実行制御部とから構成され、このコマンド実
   行制御部のファームウエアは内蔵するＲＡＭに転送さ
   れ、このＲＡＭ上で実行されることを特徴とする請求項
   １記載のプログラム可能な不揮発性メモリを内蔵したマ
   イクロコンピュータ。
5. 【請求項５】 書き換え制御ファームウエアが、ユーザ
   ソフトウエアから当該書き換え制御ファームウエアの先
   頭番地にジャンプすることにより起動するようになし、
   かつ、コマンド実行完了後はユーザソフトウエアの上記
   ジャンプ命令の次の命令にリターンするようになしたこ
   とを特徴とする請求項１記載のプログラム可能な不揮発
   性メモリを内蔵したマイクロコンピュータ。
6. 【請求項６】 書き換え制御ファームウエアが、イレー
   ズコマンドでは、イレーズ実行とイレーズ後ベリファイ
   実行を連続して行い、プログラムコマンドでは、プログ
   ラム実行とプログラム後ベリファイを連続して行い、こ
   れらのベリファイ結果が異常であれば、それぞれイレー
   ズエラー、プログラムエラーと判断するようになしたこ
   とを特徴とする請求項３記載のプログラム可能な不揮発
   性メモリを内蔵したマイクロコンピュータ。
7. 【請求項７】 書き換え制御ファームウエアが、イレー
   ズおよびプログラムを含むコマンド実行結果をステータ
   スレジスタに設定する他に、それぞれコマンドレジスタ
   およびアドレスレジスタに正規のコマンドコードでない
   コマンド、または正規の指定すべきアドレスでないアド
   レスが指定されていた場合には、イリーガルコマンドを
   示すエラーコードをステータスレジスタに設定するよう
   になし、この場合にはその後の処理を実行しないことを
   特徴とする請求項３または請求項６記載のプログラム可
   能な不揮発性メモリを内蔵したマイクロコンピュータ。
8. 【請求項８】 書き換え制御ファームウエアが、ステー
   タスレジスタのクリアは実施せず、かつ、コマンドレジ
   スタに設定されたコマンドを実行する前に上記ステータ
   スレジスタを読み出し、正常終了以外のエラーコードで
   あった場合には、その後の処理を実行しないことを特徴
   とする請求項３または請求項６記載のプログラム可能な
   不揮発性メモリを内蔵したマイクロコンピュータ。
9. 【請求項９】 コマンドレジスタに書き込むべきコマン
   ドコードのビット数を１２〜１６とし、書き換え制御フ
   ァームウエアはこのコマンドコードの全ビットをデコー
   ドすることを特徴とする請求項１記載のプログラム可能
   な不揮発性メモリを内蔵したマイクロコンピュータ。
10. 【請求項１０】 アドレスレジスタに書き込むべきアド
    レスのビット数を、不揮発性メモリ空間を指定できるア
    ドレスのビット数よりも多く取り、書き換え制御ファー
    ムウエアは、このアドレスの全ビットをデコードするこ
    とを特徴とする請求項１記載のプログラム可能な不揮発
    性メモリを内蔵したマイクロコンピュータ。
11. 【請求項１１】 ＣＰＵにより設定可能な不揮発性メモ
    リ書き換えモード選択ビットを有し、このファームウエ
    ア書き換えモード選択ビットに特定値を書き込んだ時に
    制御信号レジスタの書き換えが行えるようにしたことを
    特徴とする請求項１記載のプログラム可能な不揮発性メ
    モリを内蔵したマイクロコンピュータ。
12. 【請求項１２】 制御信号レジスタがＣＰＵにより設定
    可能なレジスタであり、リセット信号により、その出力
    する制御信号は電源ポンプ回路およびメモリデコーダを
    書き換え不可能な状態にリセットされるようにしたこと
    を特徴とする請求項１記載のプログラム可能な不揮発性
    メモリを内蔵したマイクロコンピュータ。
13. 【請求項１３】 制御信号レジスタがＣＰＵにより設定
    可能なレジスタであり、監視タイマ割り込み信号によ
    り、その出力する制御信号は電源ポンプ回路およびメモ
    リデコーダを書き換え不可能な状態にリセットされるよ
    うにしたことを特徴とする請求項１記載のプログラム可
    能な不揮発性メモリを内蔵したマイクロコンピュータ。
14. 【請求項１４】 ファームウエア書き換えモード選択ビ
    ットが、リセット信号に加え、監視タイマ割り込み信号
    により、非書き換えモードを指定する状態にリセットさ
    れるようにしたことを特徴とする請求項１３記載のプロ
    グラム可能な不揮発性メモリを内蔵したマイクロコンピ
    ュータ。
15. 【請求項１５】 コマンドレジスタとして、ＣＰＵ内の
    アキュムレータを割り付けることを特徴とする請求項１
    記載のプログラム可能な不揮発性メモリを内蔵したマイ
    クロコンピュータ。
16. 【請求項１６】 コマンドレジスタおよびステータスレ
    ジスタの両方または一方をレジスタではなく、内蔵する
    ＲＡＭ内の特定番地に割り付けることを特徴とする請求
    項１記載のプログラム可能な不揮発性メモリを内蔵した
    マイクロコンピュータ。
17. 【請求項１７】 不揮発性メモリの書き換え時専用のタ
    イマ回路をさらに備えることを特徴とする請求項１記載
    のプログラム可能な不揮発性メモリを内蔵したマイクロ
    コンピュータ。
18. 【請求項１８】 ＣＰＵおよび周辺装置の動作クロック
    源を、クロック端子から入力したクロックと、内蔵する
    自励発振器で生成したクロックとに切り替えるクロック
    切り替え回路を有し、上記ＣＰＵにより設定可能なクロ
    ック源選択ビットの状態でこれらのクロックを切り替え
    るようになし、不揮発性メモリの書き換え実行時には、
    上記自励発振器側のクロックを選択することを特徴とす
    る請求項１記載のプログラム可能な不揮発性メモリを内
    蔵したマイクロコンピュータ。
19. 【請求項１９】 ＣＰＵの動作クロック源を、クロック
    端子から入力したクロックと、内蔵する自励発振器で生
    成したクロックとに切り替えるクロック切り替え回路を
    有し、上記ＣＰＵが設定可能なクロック源選択ビットの
    状態でこれらのクロックを切り替えるようになし、不揮
    発性メモリの書き換え実行時には、上記ＣＰＵの動作ク
    ロック源を上記自励発振器側のクロックを選択するが、
    タイマおよびシリアルＩ／Ｏ等の周辺装置用のクロック
    源は上記クロック端子から入力したクロックから切り替
    えないことを特徴とする請求項１記載のプログラム可能
    な不揮発性メモリを内蔵したマイクロコンピュータ。
20. 【請求項２０】 ＣＰＵおよび監視タイマの動作クロッ
    ク源を、クロック端子から入力したクロックと、内蔵す
    る自励発振器で生成したクロックとに切り替えるクロッ
    ク切り替え回路を有し、上記ＣＰＵが設定可能なクロッ
    ク源選択ビットの状態でこれらのクロックを切り替える
    ようになし、不揮発性メモリの書き換え実行時には、上
    記ＣＰＵおよび監視タイマの動作クロック源を上記自励
    発振器側のクロックを選択するが、タイマおよびシリア
    ルＩ／Ｏを含む周辺装置用のクロック源は上記クロック
    端子から入力したクロックから切り替えないことを特徴
    とする請求項１記載のプログラム可能な不揮発性メモリ
    を内蔵したマイクロコンピュータ。
21. 【請求項２１】 内蔵する自励発振器には、不揮発性メ
    モリ内の電圧チャージポンプ用の自励発振器を兼用して
    使うことを特徴とする請求項１８、請求項１９または請
    求項２０記載のプログラム可能な不揮発性メモリを内蔵
    したマイクロコンピュータ。
22. 【請求項２２】 タイマ回路のクロック源には、不揮発
    性メモリ内の電圧チャージポンプ用の自励発振器を兼用
    して使うことを特徴とする請求項１７記載のプログラム
    可能な不揮発性メモリを内蔵したマイクロコンピュー
    タ。
23. 【請求項２３】 自励発振器は常時動作させておくので
    はなく、ＣＰＵにより設定可能な発信許可ビットを設
    け、このビットが特定状態の場合に上記自励発振器を動
    作させることを特徴とする請求項１８から請求項２０の
    うちのいずれか１項記載のプログラム可能な不揮発性メ
    モリを内蔵したマイクロコンピュータ。
24. 【請求項２４】 動作クロック源の切り替えが、クロッ
    ク源選択ビットで自励発振器が生成するクロックを選択
    し、かつ発信許可ビットで上記自励発振器の動作許可を
    選択した時に、上記動作クロック源は上記自励発振器で
    生成したクロックに切り替わることを特徴とする請求項
    １８から請求項２０のうちのいずれか１項記載のプログ
    ラム可能な不揮発性メモリを内蔵したマイクロコンピュ
    ータ。
25. 【請求項２５】 動作モード選択入力端子への印加電圧
    レベルで決定される動作モードを複数備えており、少な
    くとも１つの動作モードは不揮発性メモリの書き換え制
    御ファームウエア格納領域の書き換えは実施できないよ
    うにしておくことを特徴とする請求項１記載のプログラ
    ム可能な不揮発性メモリを内蔵したマイクロコンピュー
    タ。
26. 【請求項２６】 動作モード選択入力端子への印加電圧
    レベルで決定される動作モードを複数備えており、リセ
    ット解除後最初にアクセスするリセットベクトル番地が
    外部領域である第２の動作モードを有し、この第２の動
    作モードでは不揮発性メモリ内の少なくともユーザソフ
    トウエアを格納する領域はＣＰＵから読み出しできない
    一方、上記不揮発性メモリ内のユーザソフトウエアを格
    納する領域および書き換え制御ファームウエアを格納す
    る領域の書き換えは可能であることを特徴とする請求項
    １記載のプログラム可能な不揮発性メモリを内蔵したマ
    イクロコンピュータ。
27. 【請求項２７】 第２の動作モードでは不揮発性メモリ
    内の書き換え制御ファームウエアを格納する領域はＣＰ
    Ｕにより読み出しできることを特徴とする請求項２６記
    載のプログラム可能な不揮発性メモリを内蔵したマイク
    ロコンピュータ。
28. 【請求項２８】 動作モード選択入力端子への印加電圧
    レベルで決定される動作モードを複数備えており、リセ
    ット解除後最初にアクセスするリセットベクトル番地が
    外部領域である第３の動作モードを有し、この第３の動
    作モードでは不揮発性メモリ領域はＣＰＵから読み出し
    することができ、当該不揮発性メモリ内のユーザソフト
    ウエアを格納する領域および書き換え制御ファームウエ
    アを格納する領域の書き換えは可能であることを特徴と
    する請求項１記載のプログラム可能な不揮発性メモリを
    内蔵したマイクロコンピュータ。
29. 【請求項２９】 動作モード選択入力端子への印加電圧
    レベルで決定される動作モードを複数備えており、リセ
    ット中に外部から直接内蔵ＲＡＭへの書き込みが行え、
    かつリセット解除後のリセットベクトル番地が上記ＲＡ
    Ｍ内に設定される第４の動作モードを有し、この第４の
    動作モードでは不揮発性メモリ領域はＣＰＵにより読み
    出しすることができ、当該不揮発性メモリ内のユーザソ
    フトウエアを格納する領域および書き換え制御ファーム
    ウエアを格納する領域の書き換えは可能であることを特
    徴とする請求項１記載のプログラム可能な不揮発性メモ
    リを内蔵したマイクロコンピュータ。
30. 【請求項３０】 動作モード選択入力端子の状態がＣＰ
    Ｕにより読み出しできることを特徴とする請求項２５か
    ら請求項２９のうちのいずれか１項記載のプログラム可
    能な不揮発性メモリを内蔵したマイクロコンピュータ。
31. 【請求項３１】 書き換え制御ファームウエアが、動作
    モード選択入力端子の状態を読み出し、不揮発性メモリ
    のファームウエア領域の書き換えが禁止されている動作
    モードでは、上記不揮発性メモリの書き換え制御ファー
    ムウエア格納領域の書き換えを実施せず、イリーガルコ
    マンドと判定することを特徴とする請求項２５記載のプ
    ログラム可能な不揮発性メモリを内蔵したマイクロコン
    ピュータ。
32. 【請求項３２】 不揮発性メモリの書き換え制御ファー
    ムウエア格納領域の書き換えが可能な動作モード時に有
    効となるファームウエア格納領域用書き換えコマンドを
    有することを特徴とする請求項２５から請求項２９のう
    ちのいずれか１項記載のプログラム可能な不揮発性メモ
    リを内蔵したマイクロコンピュータ。