[go: up one dir, main page]

JP2002261097A - 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 - Google Patents

誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法

Info

Publication number
JP2002261097A
JP2002261097A JP2001094246A JP2001094246A JP2002261097A JP 2002261097 A JP2002261097 A JP 2002261097A JP 2001094246 A JP2001094246 A JP 2001094246A JP 2001094246 A JP2001094246 A JP 2001094246A JP 2002261097 A JP2002261097 A JP 2002261097A
Authority
JP
Japan
Prior art keywords
film
silicon
gas
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001094246A
Other languages
English (en)
Other versions
JP5068402B2 (ja
Inventor
Tadahiro Omi
忠弘 大見
Shigetoshi Sugawa
成利 須川
Masaki Hirayama
昌樹 平山
Yasuyuki Shirai
泰雪 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001094246A priority Critical patent/JP5068402B2/ja
Application filed by Individual filed Critical Individual
Priority to EP01272910A priority patent/EP1347507A4/en
Priority to US10/451,925 priority patent/US7439121B2/en
Priority to KR1020037008799A priority patent/KR100711036B1/ko
Priority to CNB01821536XA priority patent/CN1291461C/zh
Priority to PCT/JP2001/011596 priority patent/WO2002054474A1/ja
Priority to TW090132509A priority patent/TW525217B/zh
Publication of JP2002261097A publication Critical patent/JP2002261097A/ja
Priority to US11/979,269 priority patent/US7718484B2/en
Application granted granted Critical
Publication of JP5068402B2 publication Critical patent/JP5068402B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6758—Thin-film transistors [TFT] characterised by the insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

(57)【要約】 【課題】 シリコン表面に、シリコン面方位に依存しな
い均一で高品質な電気的特性に優れたシリコン酸化膜、
シリコン窒化膜、シリコン酸窒化膜、高誘電率酸化膜を
約５００℃程度以下の低温で形成する方法を提供する。 【解決手段】 シリコンを基体とするトランジスタない
しは容量を複数個含む半導体装置の成膜方法において、
前記シリコンの表面には予め少なくとも一部に水素が存
在し、前記シリコン表面を第１の不活性ガスによるプラ
ズマに嘱して前記水素を除去してから、第２の不活性ガ
スと一種類ないしは複数種類の気体分子の混合ガスによ
るプラズマを発生させて、前記シリコン気体の表面に前
記気体分子を構成する元素の少なくとも一部を含むシリ
コン化合物層を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン半導体上
に酸化膜、窒化膜、酸窒化膜等が形成された半導体装置
及びその形成方法に関する。
【０００２】
【従来の技術】ＭＩＳ（金属／絶縁膜／シリコン）トラ
ンジスタのゲート絶縁膜には、低リーク電流特性、低界
面準位密度、高耐圧性、高ホットキャリア耐性、均一な
しきい値電圧特性など、様々な高性能電気特性および高
信頼性特性が要求される。
【０００３】これらの要求を満たすゲート絶縁膜形成技
術として、従来は、酸素分子や水分子を使用した約８０
０°Ｃ程度以上の熱酸化技術が用いられてきた。
【０００４】熱酸化工程は、従来、その前工程として有
機物、金属、パ−ティクルなどの表面付着汚染物を洗浄
工程によって除去を施してから行われる。こうした従来
の洗浄工程では、その最後に希フッ酸や水素添加水等を
用いた洗浄を行い、シリコン表面のシリコン未結合手を
水素で終端して、シリコン表面への自然酸化膜形成を抑
制し、清浄な表面を有するシリコン基板を、次に続く熱
酸化工程へと導入している。熱酸化工程では、この表面
終端水素はアルゴン（Ａｒ）などの不活性ガス雰囲気で
シリコン基体を昇温していく過程で約６００°Ｃ程度以
上の温度で脱離する。シリコン表面の酸化は、その後約
８００°Ｃ以上で酸素分子ないしは水分子を導入した雰
囲気で行われていた。
【０００５】従来、このような熱酸化技術を使用してシ
リコン表面にシリコン酸化膜を形成した場合、良好な酸
化膜／シリコン界面特性、酸化膜の耐圧特性、リーク電
流特性などが得られるのは、表面が（１００）面方位に
配向したシリコンを用いた時に限られていた。また、従
来の熱酸化技術で作成されたシリコン酸化膜ではその膜
厚を約２ｎｍ程度以下にすると著しいリーク電流の悪化
が起こり、ゲート絶縁膜の薄膜化を要求する高性能微細
トランジスタの実現が阻害されていた。
【０００６】また、（１００）面以外の他の面方位に配
向した結晶シリコンや、絶縁膜上において主として（１
１１）面に配向する多結晶シリコン等では、熱酸化技術
を使用してシリコン酸化膜を形成しても、（１００）面
方位に配向したシリコンのシリコン酸化膜に比べて酸化
膜／シリコン界面の界面準位密度が著しく高く、このた
め膜厚が薄いシリコン酸化膜では耐圧特性、リーク電流
特性などの電気的特性が劣悪であり、使用する場合にシ
リコン酸化膜の膜厚を増大させる必要があった。
【０００７】一方、近年においては半導体装置の生産性
の効率を向上させるために大口径のシリコンウェ−ハ基
板の使用、あるいは大面積のガラス基板の使用が進んで
いる。こうした大型基板の全面で均一な特性のトランジ
スタを高いスループットで生産するためには、昇温降温
の温度変化幅の少ない低温での、しかも温度依存性の少
ない絶縁膜形成工程が求められる。従来の熱酸化工程で
は酸化反応速度の温度ゆらぎに対する変化が大きく、大
面積基板を使って高いスループットで半導体装置の生産
性を行うことは困難であった。
【０００８】こうした、従来の熱酸化工程における課題
を解決しようとして、数多くの低温成膜プロセスが試み
られている。なかでも、特開平１１−２７９７７３公報
記載の技術や、テクニカル・ダイジェスト・オブ・イン
ターナショナル・エレクトロン・デバイセズ・ミーティ
ング，１９９９（Technical Digest of International
Electron Devices Meeting 1999）、ｐｐ．２４９−２
５２記載の技術、あるいは２０００シンポジウム・オン
・ブイエルエスアイ・テクノロジ・ダイジェスト・オブ
・テクニカル・ぺ一パ−ズ（2000 Symposium on VLSI T
echnology Digest of Technical Papers）、ｐｐ．７６
−１７７に記載の技術では、プラズマ中に不活性ガスと
酸素気体分子を導入して、大きな準安定準位を有する不
活性ガスに酸素分子の原子状化を効率的に行わせること
で、原子状酸素Ｏ*によるシリコン表面の酸化を行い比
較的良好な電気特性を得ている。
【０００９】これらの技術においては、不活性ガスのク
リプトン（Ｋｒ）と酸素（Ｏ2）混合ガスにマイクロ波
を照射し、ＫｒとＯ2混合プラズマを発生させ原子状酸
素Ｏ*を大量に生成して４００°Ｃ程度の温度でシリコ
ンの酸化を行い、従来の熱酸化に匹敵する低リーク電流
特性、低界面準位密度、高耐圧性を実現している。ま
た、この酸化技術によれば（１００）面以外の他の面方
位を有すシリコン表面にも高品質な酸化膜が得られる。
【００１０】
【発明が解決しようとする課題】しかしながら、こうし
た従来のマイクロ波励起プラズマによるシリコン酸化膜
形成技術では、原子状酸素Ｏ*を使用した酸化を行って
いるにもかかわらず、従来の酸素分子あるいは水分子を
使用した熱酸化工程と同等程度の電気的特性を有するシ
リコン酸化膜しか得られていない。特にシリコン基板表
面において約２ｎｍ程度以下の酸化膜厚を有するシリコ
ン酸化膜では良好な低いリーク電流特性を得ることが出
来ず、ゲート絶縁膜のさらなる薄膜化を要求する高性能
微細トランジスタの実現は、従来の熱酸化膜技術と同様
に困難であった。
【００１１】また、トランジスタの酸化膜へのホットキ
ャリア注入の影響によるコンダクタンスの劣化や、フラ
ッシュメモリなど、シリコン酸化膜中に電子をトンネル
伝導させる素子において、リーク電流の増加など電気特
性の経時的劣化が、シリコン酸化膜を従来の熱工程によ
り形成した場合よりも顕著に起こってしまうという課題
を有していた。
【００１２】図１は従来のフラッシュメモリ素子１０の
概略的構造を示す。
【００１３】図１を参照するに、フラッシュメモリ素子
１０はｐ型あるいはｎ型にドープされたシリコン基板１
１上に形成されており、前記シリコン基板１１上にはト
ンネル酸化膜１２を介してフローティングゲート電極１
３が形成されている。前記フローティングゲート電極１
３は電極間絶縁膜１４により覆われ、さらに前記フロー
ティングゲート電極１３上には、前記電極間絶縁膜１４
を介してコントロールゲート電極１５が形成されてい
る。また前記シリコン基板１１中には、前記フローティ
ングゲート電極１３直下のチャネル領域１１Ａ両側に、
ｎ型あるいはｐ型のソース領域１１Ｂおよびドレイン領
域１１Ｃが形成されている。
【００１４】図１のフラッシュメモリ素子１０では、前
記コントロールゲート電極１５は前記電極間絶縁膜１４
を介して前記フローティングゲート電極と容量性結合を
生じ、その結果、前記コントロールゲート電極１５に印
加される制御電圧により、前記フローティングゲート電
極の電位を制御することが可能である。
【００１５】そこで、図１のフラッシュメモリ素子１０
において前記フローティングゲート電極に情報を書き込
む場合には、前記ドレイン領域１１Ｃとソース領域１１
Ｂとの間に所定の駆動電圧を印加し、さらに前記コント
ロールゲート電極１５に所定の正の書き込み電圧を印加
することにより、前記ドレイン領域１１Ｃ近傍における
加速の結果形成されたホットエレクトロンを、前記トン
ネル酸化膜１２を介して前記フローティングゲート電極
１３中に注入する。
【００１６】また書き込まれた情報を消去する場合に
は、前記シリコン基板１１あるいはソース領域１１Ｂに
所定の消去電圧を印加して、前記フローティングゲート
電極１３中の電子を引き抜く。さらに前記書き込まれた
情報を読み出す場合には、前記コントロールゲート電極
１５に所定の読み出し電圧を印加し、前記チャネル領域
１１Ａ中を前記ソース領域１１Ｂからドレイン領域１１
Ｃへの電子流を検出する。
【００１７】図２（Ａ）は、図１のフラッシュメモリ素
子１０において、前記フローティングゲート電極１３、
前記トンネル酸化膜１２およびシリコン基板１１を含む
断面のバンド構造図を、前記コントロールゲート電極１
５に制御電圧を印加しない状態について示す図である。
【００１８】図２（Ａ）を参照するに、前記トンネル絶
縁膜１２はポテンシャルバリアを形成し、前記シリコン
基板１１中の伝導帯Ｅｃ上の電子が前記フローティング
ゲート電極１３に注入されるのを効果的に阻止するのが
わかる。
【００１９】これに対し、図２（Ｂ）は前記コントロー
ルゲート電極１５に書き込み電圧を印加した状態のバン
ド構造図を示す。
【００２０】図２（Ｂ）を参照するに、前記書き込み電
圧の印加により前記トンネル絶縁膜１２のバンド構造は
変形し、伝導帯Ｅｃは三角ポテンシャルを形成する。そ
こで、前記チャネル領域Ａにおいて形成されたホットエ
レクトロンがかかる三角ポテンシャルバリアを、ファウ
ラー・ノルトハイム型トンネル電流を形成して通過し、
前記フローティングゲート電極１３に注入される。
【００２１】ところで、このようなフラッシュメモリ素
子１０において書き込み速度を向上させるためには、図
２（Ｂ）の状態において前記三角ポテンシャルを通過す
るトンネル電流のトンネル確率を増大させる必要があ
る。このためには前記トンネル酸化膜１２の膜厚を減少
させればよいが、前記トンネル酸化膜１２の膜厚を減少
させた場合には、図２（Ａ）に示す非書き込み状態にお
いても前記チャネル中の電子が前記トンネル酸化膜１２
をトンネリングにより通過してリーク電流を形成するお
それがある。
【００２２】図３は、前記トンネル酸化膜１２に印加さ
れる電界と、前記トンネル酸化膜１２を通過するトンネ
ル電流の電流密度との関係を示す。
【００２３】図３を参照するに、前記フラッシュメモリ
素子１０において１〜１０μ秒の書き込み時間を実現し
ようとすると、図２（Ｂ）の書き込み状態において前記
トンネル酸化膜１２に約１０ＭＶ／ｃｍの電界を印加し
た場合に、約１Ａ／ｃｍ2のトンネル電流が前記トンネ
ル酸化膜１２中を流れることが要求される。一方、図２
（Ａ）の非書き込み状態では、前記トンネル酸化膜１２
を流れるリーク電流の大きさが、印加電界が１ＭＶ／ｃ
ｍ2の場合に１０-15Ａ／ｃｍ2以下であることが要求さ
れる。このため、従来のフラッシュメモリ素子１０で
は、前記トンネル酸化膜１２として膜厚が数ｎｍの熱酸
化膜を使い、図３に直線で示した電界−電流特性を実現
している。
【００２４】これに対し、書き込み時間を短縮しようと
して前記トンネル酸化膜１２の膜厚を減少させた場合、
トンネル酸化膜１２の電界−電流特性は図３中に曲線で
示したように変化し、１０ＭＶ／ｃｍの電界を印加した
場合のトンネル電流の大きさは大幅に増大するものの、
またより低印加電界において従来の１Ａ／ｃｍ2のトン
ネル電流密度を実現することが可能になるものの、非書
き込み状態におけるリーク電流が大きく増加してしま
い、前記フローティングゲート電極１３中に電荷の形で
書き込まれた情報を保持することができなくなってしま
う。
【００２５】そこで本発明は、以上述べた課題を解決し
た新規で有用な半導体装置およびその製造方法を提供す
ることを概括的課題とする。
【００２６】本発明の他の課題は、リーク電流が小さ
く、しかも電界印加時に大きな電流密度のトンネル電流
が得られる誘電体膜およびその形成方法を提供すること
にある。
【００２７】本発明のさらに他の課題は、前記誘電体膜
を使った半導体装置および不揮発性半導体装置、および
かかる半導体装置の製造方法を提供することにある。
【００２８】
【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、シリコン表面上に形成され
た誘電体膜であって、前記誘電体膜は窒素を、窒素濃度
が誘電体膜表面において、誘電体膜中央部におけるより
も増大するような濃度分布で含むことを特徴とする誘電
体膜により、または請求項２に記載したように、前記誘
電体膜中において、窒素濃度は前記シリコン表面との界
面近傍においても、前記膜中央部より増大することを特
徴とする請求項１記載の誘電体膜により、または請求項
３に記載したように、前記誘電体膜はシリコン酸窒化膜
よりなり、前記膜中央部において窒素濃度が最小になる
ことを特徴とする請求項１または２記載の誘電体膜また
は請求項４に記載したように、前記誘電体膜は、前記電
極と接する膜表面において実質的に窒化ケイ素膜の組成
を有することを特徴とする請求項１〜３のうち、いずれ
か一項記載の誘電体膜により、または請求項５に記載し
たように、前記誘電体膜は、前記膜中央部において実質
的に酸化ケイ素膜の組成を有することを特徴とする請求
項１〜４のうち、いずれか一項記載の誘電体膜により、
または請求項６に記載したように、シリコン基板と、前
記シリコン基板上に形成された絶縁膜と、前記絶縁膜上
に形成された電極とを備えた半導体装置において、前記
絶縁膜は、窒素濃度が膜中央部よりも前記電極と接する
膜表面において増大するような窒素濃度分布を有するこ
とを特徴とする半導体装置により、または請求項７に記
載したように、前記絶縁膜中において、窒素濃度は前記
シリコン基板との界面近傍においても、前記膜中央部よ
り増大することを特徴とする請求項５記載の半導体装置
により、または請求項８に記載したように、前記絶縁膜
はシリコン酸窒化膜よりなり、前記膜中央部において窒
素濃度が最小になることを特徴とする請求項６または７
記載の半導体装置により、または請求項９に記載したよ
うに、前記絶縁膜は、前記電極と接する膜表面において
実質的に窒化ケイ素膜の組成を有することを特徴とする
請求項６〜８のうち、いずれか一項記載の半導体装置に
より、または請求項１０に記載したように、前記絶縁膜
は、前記膜中央部において実質的に酸化ケイ素膜の組成
を有することを特徴とする請求項６〜９のうち、いずれ
か一項記載の半導体装置により、または請求項１１に記
載したように、前記第1の電極上には、電極間絶縁膜を
介して第２の電極が形成されたことを特徴とする請求項
６〜１０のうち、いずれか一項記載の半導体装置によ
り、または請求項１２に記載したように、シリコン基板
と、前記シリコン基板上に形成されたトンネル絶縁膜
と、前記トンネル絶縁膜上に形成されたフローティング
ゲート電極と、前記フローティングゲート電極上に、電
極間絶縁膜を介して設けられたコントロールゲート電極
とよりなる不揮発性半導体メモリ装置において、前記絶
縁膜のいずれか一方は、窒素濃度が膜中央部よりも前記
電極と接する膜表面において増大するような窒素濃度分
布を有することを特徴とする不揮発性半導体メモリ装置
により、または請求項１３に記載したように、前記トン
ネル絶縁膜中において、窒素濃度は前記シリコン基板と
の界面近傍においても、前記膜中央部より増大すること
を特徴とする請求項１２記載の不揮発性半導体メモリ装
置により、または請求項１４に記載したように、前記ト
ンネル絶縁膜はシリコン酸窒化膜よりなり、前記膜中央
部において窒素濃度が最小になることを特徴とする請求
項１２または１３記載の不揮発性半導体メモリ装置によ
り、または請求項１５に記載したように、前記トンネル
絶縁膜は、前記電極と接する膜表面において実質的に窒
化ケイ素膜の組成を有することを特徴とする請求項１２
〜１４のうち、いずれか一項記載の不揮発性半導体メモ
リ装置により、または請求項１６に記載したように、前
記トンネル絶縁膜は、前記膜中央部において実質的に酸
化ケイ素膜の組成を有することを特徴とする請求項１〜
４のうち、いずれか一項記載の不揮発性半導体メモリ装
置により、または請求項１７に記載したように、表面上
にシリコン酸化膜を形成する工程と、前記シリコン酸化
膜の表面を、窒化水素ラジカルＮＨ*に曝露し、改変す
る工程とを含むことを特徴とする誘電体膜の形成方法に
より、または請求項１８に記載したように、前記窒化水
素ラジカルＮＨ*は、ＡｒまたはＫｒより選ばれる不活
性ガスと、窒素および水素を構成成分元素として含むガ
スとの混合ガス中に形成されたマイクロ波プラズマによ
り形成されることを特徴とする請求項１７記載の誘電体
膜の形成方法により、または請求項１９に記載したよう
に、前記マイクロ波プラズマは、前記表面上において１
０12ｃｍ-3以上の電子密度を有することを特徴とする請
求項１８記載の誘電体膜の形成方法により、または請求
項２０に記載したように、前記マイクロ波プラズマは、
前記表面上において１０Ｖ以下のプラズマ電位を有する
ことを特徴とする請求項１８または１９記載の誘電体膜
の形成方法により、または請求項２１に記載したよう
に、前記窒素および水素を構成成分元素として含むガス
は、ＮＨ3ガスであることを特徴とする請求項１８〜２
０のうち、いずれか一項記載の誘電体膜の形成方法によ
り、または請求項２２に記載したように、前記窒素およ
び水素を構成成分元素として含むガスは、Ｎ2ガスとＨ2
ガスの混合ガスよりなることを特徴とする請求項１８〜
２０のうち、いずれか一項記載の誘電体膜の形成方法に
より、または請求項２３に記載したように、前記表面は
シリコン表面よりなり、前記酸化膜は前記シリコン表面
の酸化により形成されることを特徴とする請求項１７〜
２２のうち、いずれか一項記載の誘電体膜の形成方法に
より、または請求項２４に記載したように、前記シリコ
ン表面の酸化は、前記シリコン表面を、Ｋｒを主とする
不活性ガスと酸素を構成元素として含むガスとの混合ガ
ス中に形成されたマイクロ波プラズマに曝露する工程に
より実行されることを特徴とする請求項２３記載の誘電
体膜の形成方法により、または請求項２５に記載したよ
うに、前記シリコン酸化膜は、前記表面の熱酸化により
形成されることを特徴とする請求項２３記載の誘電体膜
の形成方法により、または請求項２６に記載したよう
に、表面上にシリコン酸化膜を形成する工程と、前記シ
リコン酸化膜の表面を、ＡｒまたはＫｒより選ばれる不
活性ガスと窒素および水素を構成成分元素として含むガ
スとの混合ガス中に形成されたマイクロ波プラズマに曝
露し、前記シリコン酸化膜の表面を改変する工程とより
なることを特徴とする誘電体膜の形成方法により、また
は請求項２７に記載したように、前記マイクロ波プラズ
マは、前記表面上において１０12ｃｍ-3以上の電子密度
を有することを特徴とする請求項２６記載の誘電体膜の
形成方法により、または請求項２８に記載したように、
前記マイクロ波プラズマは、前記表面上において１０Ｖ
以下のプラズマ電位を有することを特徴とする請求項２
６または２７記載の誘電体膜の形成方法により、または
請求項２９に記載したように、前記窒素および水素を構
成成分元素として含むガスは、ＮＨ3ガスであることを
特徴とする請求項２６〜２８のうち、いずれか一項記載
の誘電体膜の形成方法により、または請求項３０に記載
したように、前記窒素および水素を構成成分元素として
含むガスは、Ｎ2ガスとＨ2ガスの混合ガスよりなること
を特徴とする請求項２６〜２８のうち、いずれか一項記
載の誘電体膜の形成方法により、または請求項３１に記
載したように、前記表面はシリコン表面よりなり、前記
酸化膜は前記シリコン表面の酸化により形成されること
を特徴とする請求項２６〜３０のうち、いずれか一項記
載の誘電体膜の形成方法により、または請求項３２に記
載したように、前記シリコン表面の酸化は、前記シリコ
ン表面を、Ｋｒを主とする不活性ガスと酸素を構成元素
として含むガスとの混合ガス中に形成されたマイクロ波
プラズマに曝露する工程により実行されることを特徴と
する請求項３１記載の誘電体膜の形成方法により、また
は請求項３３に記載したように、前記シリコン酸化膜
は、前記シリコン表面の熱酸化により形成されることを
特徴とする請求項３１記載の誘電体膜の形成方法によ
り、または請求項３４に記載したように、シリコン表面
を、Ｋｒを主とする不活性ガスと窒素を構成元素として
含むガスと酸素を構成成分元素として含むガスとの混合
ガス中に形成されたマイクロ波プラズマに曝露し、前記
シリコン表面に酸窒化膜を形成する工程を特徴とする誘
電体膜の形成方法により、または請求項３５に記載した
ように、前記マイクロ波プラズマは、前記シリコン表面
上において１０12ｃｍ-3以上の電子密度を有することを
特徴とする請求項３４記載の誘電体膜の形成方法によ
り、または請求項３６に記載したように、前記マイクロ
波プラズマは、前記シリコン表面上において１０Ｖ以下
のプラズマ電位を有することを特徴とする請求項３４ま
たは３５記載の誘電体膜の形成方法により、または請求
項３７に記載したように、前記窒素を構成成分元素とし
て含むガスは、ＮＨ3ガスであり、前記酸素を構成成分
元素として含むガスはＯ2ガスであることを特徴とする
請求項３４〜３６のうち、いずれか一項記載の誘電体膜
の形成方法により、または請求項３８に記載したよう
に、前記不活性ガスと前記Ｏ2ガスと前記ＮＨ3ガスと
は、９６．５：３：０．５の分圧比で供給されることを
特徴とする請求項３７記載の誘電体膜の形成方法によ
り、または請求項３９に記載したように、前記シリコン
表面をマイクロ波プラズマに曝露する工程では、前記シ
リコン表面が原子状酸素Ｏ*および窒化水素ラジカルＮ
Ｈ*に曝露されることを特徴とする請求項３４〜３８の
うち、いずれか一項記載の誘電体膜の形成方法により、
または請求項４０に記載したように、シリコン基板上
に、酸化処理によりシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の表面を、窒化水素ラジカルＮＨ*
に曝露し、改変する工程と、前記改変されたシリコン酸
化膜上にゲート電極を形成する工程とを含むことを特徴
とする半導体装置の製造方法により、または請求項４１
に記載したように、前記窒化水素ラジカルＮＨ*は、Ａ
ｒまたはＫｒより選ばれる不活性ガスと、窒素および水
素を構成成分元素として含むガスとの混合ガス中に形成
されたマイクロ波プラズマにより形成されることを特徴
とする請求項３４記載の半導体装置の製造方法により、
または請求項４２に記載したように、前記マイクロ波プ
ラズマは、前記シリコン基板の表面において１０12ｃｍ
-3以上の電子密度を有することを特徴とする請求項４１
記載の半導体装置の製造方法により、または請求項４３
に記載したように、前記マイクロ波プラズマは、前記シ
リコン基板の表面において１０Ｖ以下のプラズマ電位を
有することを特徴とする請求項４１または４２記載の半
導体装置の製造方法により、または請求項４４に記載し
たように、前記窒素および水素を構成成分元素として含
むガスは、ＮＨ3ガスであることを特徴とする請求項４
１〜４３のうち、いずれか一項記載の半導体装置の製造
方法により、または請求項４５に記載したように、前記
窒素および水素を構成成分元素として含むガスは、Ｎ2
ガスとＨ2ガスの混合ガスよりなることを特徴とする請
求項４１〜４３のうち、いずれか一項記載の半導体装置
の製造方法により、または請求項４６に記載したよう
に、前記シリコン酸化膜は、前記シリコン表面を、Ｋｒ
を主とする不活性ガスと酸素を構成元素として含むガス
との混合ガス中に形成されたマイクロ波プラズマに曝露
する工程により形成されることを特徴とする請求項４１
〜４５のうち、いずれか一項記載の半導体装置の製造方
法により、または請求項４７に記載したように、シリコ
ン基板上に、酸化処理によりシリコン酸化膜を形成する
工程と、前記シリコン酸化膜の表面を、ＡｒまたはＫｒ
より選ばれる不活性ガスと窒素および水素を構成成分元
素として含むガスとの混合ガス中に形成されたマイクロ
波プラズマに曝露し、前記シリコン酸化膜表面を改変す
る工程と、前記改変されたシリコン酸化膜上にゲート電
極を形成する工程とを含むことを特徴とする半導体装置
の製造方法により、または請求項４８に記載したよう
に、前記マイクロ波プラズマは、前記シリコン基板の表
面において１０12ｃｍ-3以上の電子密度を有することを
特徴とする請求項４７記載の半導体装置の製造方法によ
り、または請求項４９に記載したように、前記マイクロ
波プラズマは、前記シリコン基板の表面において１０Ｖ
以下のプラズマ電位を有することを特徴とする請求項４
７または４８記載の半導体装置の製造方法により、また
は請求項５０に記載したように、前記窒素および水素を
構成成分元素として含むガスは、ＮＨ3ガスであること
を特徴とする請求項４７〜４９のうち、いずれか一項記
載の半導体装置の製造方法により、または請求項５１に
記載したように、前記窒素および水素を構成成分元素と
して含むガスは、Ｎ2ガスとＨ2ガスの混合ガスよりなる
ことを特徴とする請求項４７〜４９のうち、いずれか一
項記載の半導体装置の製造方法により、または請求項５
２に記載したように、前記シリコン表面の酸化は、前記
シリコン表面を、Ｋｒを主とする不活性ガスと酸素を構
成元素として含むガスとの混合ガス中に形成されたマイ
クロ波プラズマに曝露する工程により実行されることを
特徴とする請求項４７〜５１のうち、いずれか一項記載
の半導体装置の製造方法により、または請求項５３に記
載したように、前記シリコン酸化膜は、熱酸化により形
成されることを特徴とする請求項４７〜５１のうち、い
ずれか一項記載の半導体装置の製造方法により、または
請求項５４に記載したように、シリコン基板表面を、Ｋ
ｒを主とする不活性ガスと窒素を構成元素として含むガ
スと酸素を構成成分元素として含むガスとの混合ガス中
に形成されたマイクロ波プラズマに曝露し、前記シリコ
ン表面に酸窒化膜を形成する工程と、前記酸窒化膜上に
ゲート電極を形成する工程とを特徴とする半導体装置の
製造方法により、または請求項５５に記載したように、
前記マイクロ波プラズマは、前記シリコン基板上におい
て１０12ｃｍ-3以上の電子密度を有することを特徴とす
る請求項５４記載の半導体装置の製造方法により、また
は請求項５６に記載したように、前記マイクロ波プラズ
マは、前記シリコン基板上において１０Ｖ以下のプラズ
マ電位を有することを特徴とする請求項５４または５５
記載の半導体装置の製造方法により、または請求項５７
に記載したように、前記窒素を構成成分元素として含む
ガスは、ＮＨ3ガスであり、前記酸素を構成成分元素と
して含むガスはＯ2ガスであることを特徴とする請求項
５４〜５６のうち、いずれか一項記載の半導体装置の製
造方法により、または請求項５８に記載したように、前
記不活性ガスと前記Ｏ2ガスと前記ＮＨ3ガスとは、９
６．５：３：０．５の分圧比で供給されることを特徴と
する請求項５７記載の半導体装置の製造方法により、ま
たは請求項５９に記載したように、前記シリコン表面を
マイクロ波プラズマに曝露する工程では、前記シリコン
表面が原子状酸素Ｏ*および窒化水素ラジカルＮＨ*に曝
露されることを特徴とする請求項５４〜５８のうち、い
ずれか一項記載の半導体装置の製造方法により、解決す
る。 ［作用］本発明によれば、シリコン基板などの表面上に
形成された酸化膜の表面をＡｒやＫｒを主とする不活性
ガスと窒素と水素を含むガスとの混合ガス中に形成した
マイクロ波プラズマに曝露することにより、前記酸化膜
の表面が改質され、前記酸化膜の表面数ナノメートルの
範囲に窒素が濃集する。かかる酸化膜表面に濃集した窒
素は前記酸化膜表面において実質的に層状窒化領域を形
成し、その結果前記酸化膜は構造が変化し、近似的には
シリコン酸化膜の表面に窒化膜を積層したのと同様な誘
電体膜構造が得られる。
【００２９】かかる誘電体膜構造では、シリコン酸化膜
領域に対応する大きなバンドギャップ領域に隣接して前
記窒化領域に対応してより小さなバンドギャップ領域が
形成されているため、また前記窒化領域はシリコン酸化
膜よりも大きな比誘電率を有するため、図１のフラッシ
ュメモリ１０において前記コントロールゲート電極１５
に制御電圧が印加されていない状態では、前記誘電体膜
構造はチャネル領域１１Ａ中の電子に対して実効的に大
きな膜厚を示し、前記電子のトンネリングが効果的に阻
止される。
【００３０】これに対し、前記コントロールゲート電極
１５に書き込み電圧を印加した場合には前記誘電体膜構
造を構成する酸化膜領域および窒化領域のバンド構造が
変形するが、その際、前記窒化領域の形成に伴い前記酸
化膜領域の実効的な厚さが減少しており、その結果、チ
ャネル領域１１Ａ中のホットエレクトロンは、前記誘電
体膜構造中を効率的にトンネリングすることが可能にな
る。前記酸化膜領域表面に形成された窒化領域はバンド
ギャップが小さいため、注入されるホットエレクトロン
に対してはポテンシャル障壁として作用しない。
【００３１】その結果、かかる誘電体膜構造をフラッシ
ュメモリをはじめとする不揮発性半導体メモリ装置のト
ンネル絶縁膜として使うことにより、リーク電流を低減
しつつ、同時に書き込み速度を向上させる、あるいは動
作電圧を低減させることが可能になる。
【００３２】また、かかる表面に窒素の濃集した構成の
酸化膜は、シリコン表面をＫｒを主とする不活性ガス
と、窒素を構成元素として含むガスと酸素を構成元素と
して含むガスとの混合ガス中に形成したマイクロ波プラ
ズマに曝露することによっても形成できる。このように
して形成された酸化膜は全体としては酸窒化膜の組成を
有するが、一部の窒素が前記酸窒化膜とシリコン表面と
の界面に濃集して応力を緩和し、残りの窒素が膜表面に
濃集して所望の窒化物層領域を形成する。かかる構成の
酸窒化膜ではシリコン表面との界面に濃集した窒素によ
り応力が緩和され、これに伴い膜中にトラップされた電
荷や界面準位の密度が低減され、トンネリング以外の機
構によるリーク電流の経路が効果的に遮断される。すな
わち、このような方法で形成された酸窒化膜は、非常に
優れた膜質を有する。また、かかる酸窒化膜は、膜中に
含まれる水素の濃度が、表面密度換算にして１０12ｃｍ
-2以下、好ましくは１０11ｃｍ-2以下であるのが好まし
い。
【００３３】本発明の誘電体膜の形成方法は、５５０℃
以下の低温でできるので、酸化膜中のダングリングボン
ドを終端している水素を脱離させることなく、膜中の酸
素欠損を回復させることができる。これは、後で説明す
る窒化膜あるいは酸窒化膜の形成においても同じであ
る。
【発明の実施の形態】以下、本発明を適用した好適な諸
実施形態について、図面を参照しながら詳細に説明す
る。 （第１の実施形態）図４（Ａ）〜（Ｃ）は、本発明の第
１の実施形態による、プラズマを用いた低温での酸化膜
形成工程、およびかかる酸化膜を使った半導体装置の製
造工程を示す。また図５は、本発明で使われるラジアル
ラインスロットアンテナを用いたプラズマ処理装置の一
例を示す断面図である。
【００３４】本実施形態においては、最初に図４（Ａ）
の工程においてシリコン表面の未結合手を終端している
水素を除去する。より具体的に説明すると、本実施形態
では、次の酸化膜形成工程でプラズマ励起ガスとして使
われるＫｒを使用し、同一処理室内で連続して表面終端
水素除去処理と酸化処理とを行う。
【００３５】まず、図５のプラズマ処理装置において真
空容器（処理室）１０１内を真空にし、次にシャワープ
レート１０２から最初にＡｒガスを導入し、それをＫｒ
ガスに切替える。さらに、前記処理室１０１内の圧力を
１３３Ｐａ（１Ｔｏｒｒ）程度に設定する。
【００３６】次にシリコン基板１０３を、加熱機構を持
つ試料台１０４に置き、試料の温度を４００℃程度に設
定する。前記シリコン基板１０３の温度が２００−５５
０°Ｃの範囲内であれば、以下に述べる結果はほとんど
同様のものとなる。前記シリコン基板１０３は、直前の
前処理工程において希フッ酸洗浄が施され、その結果表
面のシリコン未結合手が水素で終端されている。
【００３７】次に同軸導波管１０５からラジアルライン
スロットアンテナ１０６に周波数が２．４５ＧＨｚのマ
イクロ波を供給し、前記マイクロ波を前記ラジアルライ
ンスロットアンテナ１０６から処理室１０１の壁面の一
部に設けられた誘電体板１０７を通して、前記処理室１
０１内に導入する。導入されたマイクロ波は前記シャワ
ープレート１０２から前記処理室１０１内に導入された
Ｋｒガスを励起し、その結果前記シャワープレート１０
２の直下に高密度のＫｒプラズマが形成される。供給す
るマイクロ波の周波数が９００ＭＨｚ程度以上約１０Ｇ
Ｈｚ程度以下の範囲にあれば、以下に述べる結果はほと
んど同様のものとなる。
【００３８】図５の構成においてシャワープレート１０
２と基板１０３の間隔は、本実施形態では６ｃｍに設定
する。この間隔は狭いほうがより高速な成膜が可能とな
る。本実施形態では、ラジアルラインスロットアンテナ
を用いたプラズマ装置を用いて成膜した例を示している
が、他の方法を用いてマイクロ波を処理室内に導入して
プラズマを励起してもよい。
【００３９】前記シリコン基板１０３をＫｒガスで励起
されたプラズマに曝すことにより、前記シリコン基板１
０３の表面は低エネルギのＫｒイオン照射を受け、その
表面終端水素が除去される。
【００４０】図６は前記シリコン基板１０３表面におけ
るシリコン−水素結合を赤外分光器により分析した結果
であり、前記処理室１０１中にマイクロ波を１３３Ｐａ
（１Ｔｏｒｒ）の圧力下、１．２Ｗ／ｃｍ2のパワーで
導入することで励起したＫｒプラズマによる、シリコン
表面終端水素の除去効果を示す。
【００４１】図６を参照するに、わずか１秒程度のＫｒ
プラズマ照射でシリコン−水素結合に特徴的な波数２１
００ｃｍ-1付近の光吸収がほとんど消滅し、約３０秒の
照射ではほぼ完全に消滅するのがわかる。すなわち、約
３０秒のＫｒプラズマ照射により、シリコン表面を終端
していた水素が除去できることがわかる。本実施形態で
は、１分間のＫｒプラズマ照射を施して、表面終端水素
を完全に除去する。
【００４２】次に、図４（Ｂ）の工程において、前記シ
ャワープレート１０２から９７／３の分圧比のＫｒ／Ｏ
2混合ガスを導入する。この際、処理室内の圧力は１３
３Ｐａ（１Ｔｏｒｒ）程度に維持しておく。Ｋｒガスと
Ｏ2ガスが混合された高密度励起プラズマ中では、中間
励起状態にあるＫｒ*とＯ2分子が衝突し、原子状酸素Ｏ
*を効率よく大量に発生できる。
【００４３】本実施例では、この原子状酸素Ｏ*により
前記シリコン基板１０３の表面を酸化し、酸化膜１０３
Ａを形成する。従来のシリコン表面の熱酸化法では、Ｏ
2分子やＨ2Ｏ分子により酸化が行われ、８００°Ｃ以上
の極めて高い処理温度が必要であったが、本発明の原子
状酸素Ｏ*による酸化処理では、４００°Ｃ程度の非常
に低い温度で酸化が可能である。Ｋｒ*とＯ2の衝突機会
を大きくするには、処理室圧力は高い方が望ましいが、
あまり高くすると、発生したＯ*同志が衝突し、Ｏ2分子
に戻ってしまう。当然、最適ガス圧力が存在する。
【００４４】図７に、処理室内のＫｒ／Ｏ2の圧力比を
９７／３に保持しつつ、前記処理室１０１内のガス圧力
を変化させた場合の、形成される酸化膜１０３Ａの厚さ
と処理室内圧力との関係を示す。ただし図７では、シリ
コン基板１０３の温度を４００°Ｃに設定し、１０分間
の酸化処理を行っている。
【００４５】図７を参照するに、前記処理室１０１内の
圧力が約１３３Ｐａ（１Ｔｏｒｒ）の時に最も酸化速度
は速くなり、この圧力ないしはその近傍の圧力条件が最
適であることがわかる。この最適圧力は、前記シリコン
基板１０３の面方位が（１００）面である場合に限ら
ず、どの面方位のシリコン表面であっても同じである。
【００４６】所望の膜厚のシリコン酸化膜１０３Ａが形
成されたところでマイクロ波パワーの導入を止めプラズ
マ励起を終了し、さらにＫｒ／Ｏ2混合ガスをＡｒガス
に置換して酸化工程を終了する。本工程の前後にＡｒガ
スを使用するのはＫｒより安価なガスをパージガスに使
用するためである。本工程に使用されたＫｒガスは回収
再利用する。
【００４７】上記の酸化膜形成工程に続いて図４（Ｃ）
の工程において前記酸化膜１０３Ａ上にゲート電極１０
３Ｂを形成し、パターニング工程、イオン注入工程、保
護膜形成工程、水素シンタ処理工程等を施すことによ
り、トランジスタやキャパシタを含む半導体集積回路装
置を形成することができる。
【００４８】上記の手順で形成されたシリコン酸化膜中
の水素含有量を昇温放出により測定したところ、３ｎｍ
の膜厚のシリコン酸化膜において面密度換算で１０12／
ｃｍ 2程度以下であった。特にリーク電流が少ない酸化
膜においてはシリコン酸化膜内の水素含有量は、面密度
換算で１０11／ｃｍ2程度以下であることが確認され
た。一方、酸化膜形成前にＫｒプラズマの暴露を行わな
かった酸化膜は面密度換算で１０12／ｃｍ2を超える水
素を含んでいた。
【００４９】また、上記の手順で形成されたシリコン酸
化膜を剥離した後のシリコン表面と酸化膜形成前のシリ
コン表面の粗さを原子間力顕微鏡で測定して比較したと
ころ、シリコン表面の荒さが変化していないのが確認さ
れた。すなわち、終端水素を除去して酸化した後でもシ
リコン表面が荒れることはない。
【００５０】図８は、上記の手順で形成されたシリコン
酸化膜中のＫｒ密度の深さ方向分布を、全反射蛍光Ｘ線
分光装置を用いて調べたものである。ただし図７の結果
はシリコンの（１００）面についてのものであるが、
（１００）面に限らず他の方位でも同様の結果が得られ
る。
【００５１】図８の実験では、Ｋｒ中の酸素の分圧を３
％に、また処理室内の圧力を１３３Ｐａ（１Ｔｏｒｒ）
に設定し、プラズマ酸化処理を基板温度４００°Ｃで行
っている。
【００５２】図８を参照するに、シリコン酸化膜中のＫ
ｒ密度は下地のシリコン表面から遠ざかるにつれて増大
し、シリコン酸化膜表面では２×１０11／ｃｍ2程度の
密度に達する。このことから、上記の手順で得られるシ
リコン酸化膜は、下地のシリコン表面からの距離が４ｎ
ｍ以上の領域において膜中のＫｒ濃度が一定で、一方シ
リコン表面からの距離が４ｎｍ以下の領域においてはシ
リコン／シリコン酸化膜の界面に向かって減少している
膜であることがわかる。
【００５３】図９は、上記の手順で得られたシリコン酸
化膜について、リーク電流の印加電界依存性を示す。た
だし図９の結果は、シリコン酸化膜の膜厚が４．４ｎｍ
の場合についてのものである。比較のため、図９中には
酸化膜形成前にＫｒプラズマの暴露を行わなかった場合
について、同一膜厚の酸化膜のリーク電流特性を示して
いる。
【００５４】図９を参照するに、Ｋｒプラズマへの暴露
を行わなかった場合のシリコン酸化膜のリーク電流特性
は、従来の熱酸化膜のリーク電流特性と同等であり、Ｋ
ｒ／Ｏ2マイクロ波プラズマによる酸化処理を行って
も、得られる酸化膜のリーク電流特性を余り改善するこ
とができないことがわかる。これに対し、Ｋｒプラズマ
照射により終端水素除去を施してからＫｒ／Ｏ２ガスを
導入して酸化を行う本実施形態の方法により形成された
シリコン酸化膜は、従来のマイクロ波プラズマ酸化によ
り形成されたシリコン酸化膜よりも同一電界におけるリ
ーク電流が２〜３桁も減少し、非常に良好な低リーク特
性を示していることがわかる。同様のリーク電流特性の
改善は、さらに薄い１．７ｎｍ程度までの膜厚のシリコ
ン酸化膜でも実現できることが確認されている。
【００５５】図１０は、本実施形態によるシリコン酸化
膜のリーク電流特性を、前記シリコン酸化膜の膜厚を変
化させて測定した結果を示す。ただし図１０中、△は従
来の熱酸化膜のリーク電流特性を、また○はＫｒプラズ
マへの曝露を省略してＫｒ／Ｏ2プラズマによる酸化を
行った場合のシリコン酸化膜のリーク電流特性を、さら
に●は、前記Ｋｒプラズマへの曝露の後、前記Ｋｒ／Ｏ
2プラズマによる酸化を行った本実施例形態によるシリ
コン酸化膜のリーク電流特性を示す。なお図９中、■で
示すデータは、後で説明する酸窒化膜についてのリーク
電流特性を示す。
【００５６】図１０を参照するに、○で示す、Ｋｒプラ
ズマへの曝露工程を省略してプラズマ酸化工程で形成し
たシリコン酸化膜のリーク電流特性は、△で示す熱酸化
膜のリーク電流特性と一致するのに対し、●で示す、本
実施形態によるシリコン酸化膜のリーク電流特性は、○
で示すリーク電流特性に対して２〜３桁も減少している
のがわかる。また、本実施形態によるシリコン酸化膜で
は、膜厚が約１．５ｎｍであっても、厚さが２ｎｍの熱
酸化膜のリーク電流に匹敵する、１×１０-2Ａ／ｃｍ2
のリーク電流を実現できることがわかる。
【００５７】また、本実施形態により得られたシリコン
酸化膜について、シリコン／シリコン酸化膜界面準位密
度の面方位依存性を測定してみると、どの面方位のシリ
コン表面においても、約１×１０10ｃｍ-2ｅＶ-1の非常
に低い界面準位密度が得られることを見出した。
【００５８】この他、耐圧特性、ホットキャリア耐性、
ストレス電流を流したときのシリコン酸化膜が破壊に至
るまでの電荷量ＱＢＤ（Ｃｈａｒｇｅ−ｔｏ−Ｂｒｅａ
ｋｄｏｗｎ）などの電気的特性、信頼性的特性に関し
て、本実施形態により形成した酸化膜は、従来の熱酸化
膜と同等ないしはそれ以上の良好な特性を示す。
【００５９】上述したように、表面終端水素を除去して
からＫｒ／Ｏ2高密度プラズマによりシリコン酸化工程
を行うことで、４００°Ｃという低温においても、あら
ゆる面方位のシリコンに優れたシリコン酸化膜を形成す
ることができる。こうした効果が得られるのは、終端水
素除去により酸化膜中の水素含有量が少なくなり、か
つ、酸化膜中にＫｒが含有されることに起因していると
考えられる。酸化膜中の水素が少ないことでシリコン酸
化膜内の元素の弱い結合が少なくなり、またＫｒが含有
されることにより、膜中やＳｉ／ＳｉＯ2界面でのスト
レスが緩和され、膜中電荷や界面準位密度が低減され、
シリコン酸化膜の電気的特性が大幅に改善されているた
めと考えられる。
【００６０】特に、表面密度換算において水素濃度を１
０12／ｃｍ2以下、望ましくは１０1 1／ｃｍ2程度以下に
することと、５×１０11／ｃｍ2以下程度のＫｒを含む
こととが、シリコン酸化膜の電気的特性、信頼性的特性
の改善に寄与しているものと考えられる。
【００６１】本発明の酸化膜を実現するためには、図５
の装置の他に、プラズマを用いた低温の酸化膜形成を可
能とする別のプラズマプロセス用装置を使用してもかま
わない。たとえば、マイクロ波によりプラズマを励起す
るためにＫｒガスを放出する第１のガス放出構造と、酸
素ガスを放出する、前記第１のガス放出構造とは異なる
第２のガス放出構造とを備えた２段シャワープレート型
プラズマプロセス装置を使うことも可能である。
【００６２】なお、本実施形態では、所望の膜厚のシリ
コン酸化膜が形成されたところでマイクロ波パワーの導
入を止めプラズマ励起を終了し、さらにＫｒ／Ｏ2混合
ガスをＡｒガスに置換して酸化工程を終えているが、前
記マイクロ波パワーを止める前に、圧力を１３３Ｐａ
（１Ｔｏｒｒ）程度に保ったままシャワープレート１０
２から分圧比９８／２のＫｒ／ＮＨ3混合ガスを導入
し、シリコン酸化膜の表面に約Ｏ．７ｎｍのシリコン窒
化膜を形成して処理を終えても良い。この方法によれば
表面にシリコン窒化膜が形成されたシリコン酸窒化膜が
得られ、より高い比誘電率を有する絶縁膜を形成するこ
とが可能になる。 （第２の実施形態）図１１（Ａ）〜（Ｃ）は、本発明の
第２の実施形態によるプラズマを用いた低温での窒化膜
の形成方法、およびかかる窒化膜を使った半導体装置の
製造方法を示す。
【００６３】本実施形態でも、窒化膜形成には図５と同
様の装置を用いる。また本実施形態においては、終端水
素除去及び窒化膜形成時のためにＡｒまたはＫｒをプラ
ズマ励起ガスとして使用することが良質な窒化膜を形成
する上で望ましい。
【００６４】以下Ａｒを使用した際の一例を示す。
【００６５】まず、図１１（Ａ）の工程において図５の
真空容器（処理室）１０１内を真空に排気し、次にシャ
ワープレート１０２からＡｒガスを導入して処理室内の
圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）程度に設定す
る。
【００６６】次に、直前の前処理工程において水素添加
水洗浄により表面のシリコン未結合手が水素で終端され
たシリコン基板１０３を処理室１０１中に導入し、加熱
機構を持つ試料台１０４に載置する。さらに試料の温度
を５００°Ｃに設定する。この温度が３００−５５０°
Ｃの範囲内であるならば、以下に述べる結果とはほとん
ど変わらない。
【００６７】次に、同軸導波管１０５から、ラジアルラ
インスロットアンテナ１０６および誘電体板１０７を通
して、処理室内に、２．４５ＧＨｚのマイクロ波を供給
し、処理室内に高密度のＡｒプラズマを生成する。供給
するマイクロ波の周波数が９００ＭＨｚ程度以上１０Ｇ
Ｈｚ程度以下の範囲にあれば、以下に述べる結果はほと
んど変わらない。シャワープレート１０２と基板１０３
の間隔は、本実施形態では６ｃｍに設定している。この
間隔は狭いほうがより高速な成膜が可能となる。なお本
実施形態では、ラジアルラインスロットアンテナを用い
たプラズマ装置を用いて成膜した例を示しているが、他
の方法を用いてマイクロ波を処理室内に導入してもよ
い。
【００６８】このようにＡｒガスで励起されたプラズマ
に曝されたシリコン表面は低エネルギのＡｒイオン照射
を受け、その表面終端水素が除去される。本実施形態で
は１分間のＡｒプラズマ暴露を施す。
【００６９】次に図１１（Ｂ）の工程において、シャワ
ープレート１０２からＡｒガスに分圧比で２％のＮＨ3
ガスを混合して導入する。この際、処理室内の圧力は１
３．３Ｐａ（１００ｍＴｏｒｒ）程度に保つ。Ａｒガス
とＮＨ3ガスが混合された高密度励起プラズマ中では、
中間励起状態にあるＡｒ*とＮＨ3分子が衝突し、ＮＨ*
ラジカルが効率よく発生する。このＮＨ*ラジカルがシ
リコン基板表面を窒化し、前記シリコン基板１０３の表
面にシリコン窒化膜１０３Ｃが形成される。
【００７０】次に、所望の膜厚のシリコン窒化膜１０３
Ｃが形成されたところでマイクロ波パワーの導入を止め
プラズマ励起を終了し、さらにＡｒ／ＮＨ3混合ガスを
Ａｒガスに置換して窒化工程を終了する。
【００７１】さらに図１１（Ｃ）の工程において上記の
窒化膜形成工程により形成されたシリコン窒化膜１０３
Ｃをゲート絶縁膜として使い、かかるゲート絶縁膜１０
３Ｃ上にゲート電極１０３Ｄを形成する。さらにパター
ニング工程、イオン注入工程、保護膜形成工程、水素シ
ンク処理等を行うことにより、トランジスタやキャパシ
タなどを含む半導体集積装置が形成される。
【００７２】本実施形態では、ラジアルラインスロット
アンテナを用いたプラズマ装置を用いて窒化膜を成膜し
た例を示したが、他の方法を用いてマイクロ波を処理室
内に導入してもよい。また本実施形態では、プラズマ励
起ガスにＡｒを使用しているが、Ｋｒを用いても同様の
結果を得ることができる。また、本実施形態では、プラ
ズマプロセスガスにＮＨ3を用いているが、Ｎ2とＨ2な
どの混合ガスを用いても良い。
【００７３】本発明のシリコン窒化膜形成においては、
表面終端水素を除去した後においても、プラズマ中に水
素が存在することがひとつの重要な要件である。プラズ
マ中に水素が存在することにより、シリコン窒化膜中及
び界面のダングリングボンドがＳｉ−Ｈ、Ｎ−Ｈ結合を
形成して終端され、その結果シリコン窒化膜及び界面の
電子トラップが無くなると考えられる。
【００７４】Ｓｉ−Ｈ結合、Ｎ−Ｈ結合が本発明の窒化
膜に存在することは、それぞれ赤外吸収スペクトル、Ｘ
線光電子分光スペクトルを測定することで確認されてい
る。水素が存在することで、ＣＶ特性のヒステリシスも
無くなり、シリコン／シリコン窒化膜界面準位密度も２
×１０10ｃｍ-2と低く抑えられる。希ガス（Ａｒまたは
Ｋｒ）とＮ2／Ｈ2の混合ガスを使用してシリコン窒化膜
を形成する場合には水素ガスの分圧を０．５％以上とす
ることで、膜中の電子や正孔のトラップを著しくに減少
させることができる。
【００７５】図１２は、上述の手順で作成したシリコン
窒化膜厚の圧力依存性を示す。ただし図１２の実験にお
いてＡｒ／ＮＨ3の分圧比は９８／２に設定されてお
り、成膜時間は３０分である。
【００７６】図１２を参照するに、窒化膜の成長速度
は、処理室内の圧力を下げて希ガス（ＡｒまたはＫｒ）
がＮＨ3（またはＮ2／Ｈ2）に与えるエネルギ−を増や
した方が速くなることがわかる。窒化膜形成効率の観点
からは、ガス圧力は６．６５〜１３．３Ｐａ（５０〜１
００ｍＴｏｒｒ）の範囲が好ましいが、他の実施形態で
述べるように、酸化と窒化を連続する工程では酸化に適
した圧力、例えば１３３Ｐａ（１Ｔｏｒｒ）程度に統一
して窒化を行うことも、生産性の観点からは好ましい条
件である。また、希ガス中のＮＨ3（またはＮ2／Ｈ2）
の分圧は１〜１０％の範囲が良く、さらに好ましくは２
〜６％が良い。
【００７７】本実施形態により得られたシリコン窒化膜
１０３Ｃの比誘電率は７．９であったが、この値はシリ
コン酸化膜の比誘電率の約２倍に相当する。
【００７８】本実施形態により得られたシリコン窒化膜
１０３Ｃの電流電圧特性を測定したところ、膜厚が３．
０ｎｍ（誘電率換算酸化膜１．５ｎｍに相当）のとき
に、１Ｖの電圧印加時において、膜厚が１．５ｎｍの熱
酸化膜よりも５−６桁以上も低いリーク電流特性が得ら
れることが見出された。これは、本実施例によるシリコ
ン窒化膜を使うことにより、ゲート絶縁膜にシリコン酸
化膜を使用した従来のトランジスタにおいて問題となっ
ている微細化限界を突破できることが可能であることを
意味する。
【００７９】上述した窒化膜の成膜条件、および物性
的、電気的特性は、（１００）面方位のシリコン表面上
に限定されるものではなく、（１１１）面を含むあらゆ
る面方位のシリコンにおいて、同様に成立する。
【００８０】本実施形態により得られた好ましい結果
は、終端水素が除去されたことによることだけが原因で
はなく、窒化膜中にＡｒまたはＫｒが含有されることに
も関係すると考えられる。すなわち、本実施例形態によ
る窒化膜では窒化膜中やシリコン／窒化膜界面でのスト
レスが、窒化膜中に含有されるＡｒあるいはＫｒにより
緩和され、その結果シリコン窒化膜中の固定電荷や界面
準位密度が低減され、電気的特性、信頼性的特性が大幅
に改善されたものと考えられる。
【００８１】特に、シリコン酸化膜の場合と同様に、表
面密度において５×１０11／ｃｍ2以下のＡｒまたはＫ
ｒを含むことがシリコン窒化膜の電気的特性、信頼性的
特性の改善に寄与していると考えられる。
【００８２】本発明の窒化膜１０３Ｃを実現するために
は、図５の装置の他に、プラズマを用いた低温の酸化膜
形成を可能とする別のプラズマプロセス用装置を使用し
てもかまわない。たとえば、マイクロ波によりプラズマ
を励起するためのＡｒまたはＫｒガスを放出する第１の
ガス放出構造と、ＮＨ3（またはＮ2／Ｈ2ガス）ガスを
放出する、前記第１のガス放出構造とは異なる第２のガ
ス放出構造とをもつ２段シャワープレート型プラズマプ
ロセス装置で形成することも可能である。 （第３の実施形態）図１３（Ａ）〜（Ｄ）は、本発明の
第３の実施形態による、プラズマを用いた低温での酸化
膜と窒化膜を積層した２層積層誘電体構造の形成方法、
およびかかる2層積層誘電体構造を使った半導体装置の
製造方法を示す。
【００８３】本実施形態で使われる酸化膜および窒化膜
の形成装置は図５と同じである。本実施形態において
は、酸化膜及び窒化膜形成のためにＫｒをプラズマ励起
ガスとして使用する。
【００８４】まず図１３（Ａ）の工程において、図５の
真空容器（処理室）１０１内を真空に排気し、シャワー
プレート１０２からＡｒガスを前記処理室１０１中に導
入する。次に導入されるガスを当初のＡｒからＫｒガス
に切り替え、前記処理室１０１内の圧力を１３３Ｐａ
（１Ｔｏｒｒ）程度に設定する。
【００８５】次に、直前の前処理工程で希フッ酸洗浄が
施され表面のシリコン未結合手が水素で終端されている
シリコン基板１０３を前記処理室１０１内に導入し、加
熱機構を備えた試料台１０４に載置する。さらに試料の
温度を４００℃に設定する。
【００８６】次に前記同軸導波管１０５からラジアルラ
インスロットアンテナ１０６に周波数が２．４５ＧＨｚ
のマイクロ波を１分間供給し、前記マイクロ波を前記誘
電体板１０７を介して前記処理室１０１内に導入する。
このようにして前記処理室１０１内に生成した高密度の
Ｋｒプラズマに、前記シリコン基板１０３の表面を曝す
ことにより、表面終端水素を除去する。
【００８７】次に図１３（Ｂ）の工程において、前記処
理室１０１内の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に
保持したまま、シャワープレート１０２から９７／３の
分圧比のＫｒ／Ｏ2混合ガスを導入し、前記シリコン基
板１０３の表面に厚さが１．５ｎｍのシリコン酸化膜１
０３Ａを形成する。
【００８８】次に図１３（Ｃ）の工程において、マイク
ロ波の供給を一時停止し、Ｏ2ガスの導入を停止する。
さらに真空容器（処理室）１Ｏ１内をＫｒでパージした
後、シャワープレート１０２から分圧比９８／２のＫｒ
／ＮＨ3混合ガスを導入し、処理室内の圧力を１３３Ｐ
ａ（１Ｔｏｒｒ）程度に設定したまま、再び周波数が
２．５６ＧＨｚのマイクロ波を供給し、前記処理室１０
１内に高密度のプラズマを生成して、前記シリコン酸化
膜１０３Ａの表面に１ｎｍのシリコン窒化膜１０３Ｎを
形成する。
【００８９】次に、所望の膜厚のシリコン窒化膜１０３
Ａが形成されたところでマイクロ波パワーの導入を停止
してプラズマ励起を終了し、さらにＫｒ／ＮＨ3混合ガ
スをＡｒガスに置換して酸化窒化工程を終了する。
【００９０】次に図１３（Ｄ）の工程において、以上の
工程で得られた酸化窒化膜をゲート絶縁膜としてその上
にゲート電極１０３Ｂを形成し、さらにパターニング工
程、イオン注入工程、保護膜形成、水素シンタ処理等を
施すことにより、トランジスタやキャパシタを有する半
導体集積回路装置が形成される。
【００９１】このようにして形成した積層ゲート絶縁膜
の実効的な誘電率を測定したところ、約６の値が得られ
た。その他、リーク電流特性、耐圧特性、ホットキャリ
ア耐性などの電気的特性、信頼性的特性も先の実施形態
１の場合と同様に、優れたものであった。得られたゲー
ト絶縁膜にはシリコン基板１０３の面方位に対する依存
性も見られず、（１００）面以外のどの面方位のシリコ
ンにも優れた特性のゲート絶縁膜を形成できた。このよ
うにして、酸化膜の低界面準位特性と窒化膜の高誘電率
特性を兼ね備えたゲート絶縁膜を実現できた。
【００９２】本実施形態では、シリコン側に酸化膜を形
成する酸化膜、窒化膜の２層構成を示したが、目的に応
じて酸化膜、窒化膜の順序を入れ替えること、また酸化
膜／窒化膜／酸化膜、窒化膜／酸化膜／窒化膜などのさ
らに複数の積層膜を形成することも可能である。
【００９３】図１４は、本実施例により得られた２層積
層構造の誘電体膜中における窒素濃度分布を概略的に示
す。
【００９４】図１４を参照するに、窒素は、前記窒化膜
１０３Ｎに対応して誘電体膜表面の深さが２〜３ｎｍの
領域に濃集しており、それ以上の深さには侵入しない。
すなわち、本実施の形態による方法によれば、酸化膜表
面に厚さが２〜３ｎｍの窒化領域を、安定して形成する
ことが可能である。
【００９５】図１５は、図１３（Ｄ）の半導体装置の断
面Ａ−Ａ’に沿ったバンド構造図を、熱平衡状態につい
て示す。
【００９６】図１５を参照するに、バンドギャップの大
きいシリコン酸化膜層１０３Ａに隣接してバンドギャッ
プのより小さい窒化物層１０３Ｎが形成されており、前
記窒化物層１０３Ｎに隣接してゲート電極１０３Ｂが、
また前記シリコン酸化膜層１０３Ａに隣接してシリコン
基板１０３が形成されているのがわかる。
【００９７】かかるバンド構造では、前記シリコン基板
１０３中の伝導電子は、前記半導体装置がゲート電極１
０３Ｂに電圧が印加されない非駆動状態にある場合、前
記シリコン酸化膜層１０３Ａおよび窒化物層１０３Ｎよ
りなる厚い誘電体膜によりトンネリングを阻止され、ゲ
ート電極１０３Ｂにリークすることはない。後でフラッ
シュメモリ素子について説明するように、図１５のバン
ド構造は、リーク電流を抑制し、しかもトンネル電流の
電流密度を増大させるのに非常に有効である。 （第４の実施形態）図１６（Ａ）〜（Ｃ）は、本発明の
第４の実施形態による、プラズマを用いて低温で行う酸
窒化膜の形成方法、およびかかる酸窒化膜を使った半導
体装置の製造方法を示す。ただし本実施形態で使う酸窒
化膜形成装置は、図５と同じである。本実施形態におい
ては、Ｋｒをプラズマ励起ガスとして使用する。
【００９８】まず、図１６（Ａ）の工程において図５の
真空容器（処理室）１０１内を真空に排気し、シャワー
プレート１０２から前記処理室１０１中にＡｒガスを導
入する。次に前記処理室１０１中に導入されるガスをＡ
ｒからＫｒガスに切り替え、処理室内の圧力を１３３Ｐ
ａ（１Ｔｏｒｒ）程度に設定する。
【００９９】さらに直前の前処理工程で希フッ酸洗浄が
施され表面のシリコン未結合手が水素で終端されている
シリコン基板１０３を前記処理室１０１中に導入し、加
熱機構を備えた試料台１０４に載置する。さらに試料の
温度を４００℃に設定する。
【０１００】次に、同軸導波管１０５からラジアルライ
ンスロットアンテナ１０６に周波数が２．４５ＧＨｚの
マイクロ波を１分間供給し、前記ラジアルラインスロッ
トアンテナ１０６から誘電体板１０７を通して処理室１
０１内に前記マイクロ波を導入し、前記処理室１０１内
に高密度のＫｒプラズマを生成する。このようにしてＫ
ｒガスで励起されたプラズマに前記シリコン基板１０３
の表面を曝すことにより、その表面終端水素を除去す
る。
【０１０１】次に図１６（Ｂ）の工程において、前記処
理室１０１の圧力を１３３Ｐａ（１Ｔｏｒｒ）程度に維
持し、前記シャワープレート１０２から分圧比９６．５
／３／０．５のＫｒ／Ｏ2／ＮＨ3混合ガスを導入し、シ
リコン表面に３．５ｎｍのシリコン酸窒化膜１０３Ｅを
形成する。所望の膜厚のシリコン酸窒化膜１０３Ｅが形
成されたところでマイクロ波パワーの導入を止めプラズ
マ励起を終了し、さらにＫｒ／Ｏ2／ＮＨ3混合ガスをＡ
ｒガスに置換して酸窒化工程を終える。
【０１０２】次に図１６（Ｃ）の工程において形成され
た酸窒化膜１０３Ｅをゲート絶縁膜として、前記ゲート
絶縁膜１０３Ｅ上にゲート電極１０３Ｆを形成する。さ
らにパターニング工程、イオン注入工程、保護膜形成工
程、水素シンタ処理工程などを施し、トランジスタやキ
ャパシタを含む半導体集積回路装置を形成する。
【０１０３】図１７は、発光分析により測定した図５の
処理装置中における原子状酸素Ｏ*の発生密度とＫｒ／
Ｏ2／ＮＨ3ガス中のＮＨ3ガスの混合比の関係を示す。
【０１０４】図１７を参照するに、発光分析により測定
した原子状酸素Ｏ*の発生密度はＫｒ／Ｏ2／ＮＨ3ガス
の混合比が９７／３／０〜９５／３／２の範囲では実質
的に変化しないが、それ以上ＮＨ3の比率を増大させる
と原子状酸素Ｏ*の発生量が減り、代わりに原子状水素
の量が増加するのがわかる。特にＫｒ／Ｏ2／ＮＨ3ガス
の混合比が９６．５／３／０．５程度の場合に得られる
酸窒化膜においてリーク電流が最も減少し、絶縁耐圧、
電荷注入耐圧も向上する。
【０１０５】図１８は、２次イオン質量分析器で測定し
た、本実施の形態による酸窒化膜内のシリコン、酸素、
窒素の濃度分布を示す。ただし図１８中、横軸は酸窒化
膜の表面からの深さを示す。図１８中、シリコン、酸
素、窒素の分布が膜内でなだらかに変化しているように
見えるが、これは酸窒化膜の膜厚が不均一なわけではな
く、エッチング均一性が悪いことに起因する。
【０１０６】図１８を参照するに、前記酸窒化膜中にお
ける窒素の濃度は、シリコン／シリコン酸窒化膜界面と
シリコン酸窒化膜表面において高く、酸窒化膜中央部で
は減少するのがわかる。この酸窒化膜中に取り込まれて
いる窒素の量はシリコンや酸素の比べて数割以下であ
る。後で説明するように、図１８のシリコン酸窒化膜に
おいてシリコン／シリコン酸窒化膜界面に濃集している
窒素は、かかる界面においける応力を緩和しているもの
と考えられ、その結果、図１８のシリコン酸窒化膜にお
いては、応力に起因する膜中電荷のトラップや界面準位
の密度が低減され、リーク電流が減少する。
【０１０７】図１９は本実施形態による酸窒化膜のリー
ク電流の印加電界依存性を示す。ただし図１９中、比較
のためにマイクロ波プラズマによる酸化膜形成の前にＫ
ｒプラズマへの暴露処理を行わなかった同一膜厚の酸化
膜のリーク電流特性と、熱酸化により形成された酸化膜
のリーク電流特性も示している。
【０１０８】図１９を参照するに、Ｋｒプラズマ照射に
より終端水素除去を施してからＫｒ／Ｏ2／ＮＨ3ガスを
導入して酸窒化を行った本実施形態による酸窒化膜で
は、従来の手法で形成された酸化膜より、同一電界で比
較したリーク電流の値が２〜４桁も減少して、良好な低
リーク特性が得られていることがわかる。
【０１０９】なお、先に説明した図１０中には、このよ
うにして形成された酸窒化膜のリーク電流特性と膜厚の
関係が、■により示されている。
【０１１０】図１０を再び参照するに、本実施の形態に
よりＫｒ照射を行った後で形成された酸窒化膜は、同様
な工程で形成された酸化膜と同様なリーク電流特性を有
し、特に膜厚が約１．６ｎｍの場合においてもリーク電
流の値が１×１０-2Ａ／ｃｍ 2に過ぎないことがわか
る。
【０１１１】本実施形態による酸窒化膜では、その他、
耐圧特性、ホットキャリア耐性などの電気的特性、信頼
性的特性も、先の実施形態１の酸化膜以上に優れたもの
であった。またシリコン基板の面方位に対する依存も見
られず、シリコンの（１００）面のみならず、どの面方
位のシリコン表面上にも、優れた特性のゲート絶縁膜を
形成することができる。
【０１１２】上述したように、表面終端水素を除去して
からＫｒ／Ｏ2／ＮＨ3高密度プラズマによりシリコン酸
窒化工程を行うことで、４００°Ｃという低温において
も、あらゆる面方位のシリコン表面上に、優れた特性お
よび膜質のシリコン酸窒化膜を形成することができる。
【０１１３】本実施の形態においてこのような好ましい
効果が得られるのは、終端水素除去により酸窒化膜中の
水素含有量が減少していることだけでなく、酸窒化膜中
に数割以下の窒素が含有されることにも起因しているも
のと考えられる。本実施形態の酸窒化膜ではＫｒの含有
量は実施形態１の酸化膜に比べ約１／１０以下であり、
Ｋｒの代わりに窒素が多く含有されている。すなわち本
実施の形態では、酸窒化膜中の酸窒化膜中の水素が少な
いため、シリコン酸窒化膜中において弱い結合の割合が
減少し、また窒素が含有されることにより、膜中やＳｉ
／ＳｉＯ2界面でのストレスが緩和され、その結果膜中
電荷や界面準位の密度が低減し、よって前記酸窒化膜の
電気的特性が大幅に改善されていると考えられる。特に
前記酸窒化膜中の水素濃度が、表面密度換算において１
０12ｃｍ-2以下、望ましくは１０ 11ｃｍ-2程度以下に減
少していること、および膜中にシリコンあるいは酸素の
数割以下濃度の窒素を含むことが、シリコン酸窒化膜の
電気的特性、信頼性的特性の改善に寄与していると考え
られる。
【０１１４】なお、本実施形態では、所望の膜厚のシリ
コン酸窒化膜が形成された時点でマイクロ波パワーの導
入を止めプラズマ励起を終了し、さらにＫｒ／０2／Ｎ
Ｈ3混合ガスをＡｒガスに置換して酸窒化工程を終えて
いるが、このマイクロ波パワーを止める前に、圧力を１
３３Ｐａ（１Ｔｏｒｒ）程度に保持したまま、前記シャ
ワープレート１０２から分圧比９８／２のＫｒ／ＮＨ3
混合ガスを導入し、シリコン酸窒化膜の表面に約０．７
ｎｍのシリコン窒化膜を形成してから酸窒化工程を終了
してもよい。この方法によればシリコン酸窒化膜の表面
にシリコン窒化膜が形成され、より高誘電率な絶縁膜が
形成できる。
【０１１５】本実施形態による酸窒化膜では、先に図１
８で説明した膜中におけるシリコン／酸窒化膜界面およ
び酸窒化膜表面への窒素の濃集は、前記酸窒化膜の成長
の間も維持される。
【０１１６】図２０は、前記酸窒化膜の成長に伴う窒素
分布プロファイルの変化を概略的に示す。
【０１１７】図２０を参照するに、窒素は前記酸窒化膜
の表面と、前記酸窒化膜と下地のシリコン基板との界面
に濃集し、この傾向は前記酸窒化膜が成長しても維持さ
れる。その結果、前記酸窒化膜は全体としては酸窒化膜
の組成を有していても、膜厚方向上の中心部は酸化膜に
近い組成を有し、一方表面および、前記酸窒化膜とシリ
コン基板との界面は窒化膜に近い組成を有することにな
る。また、酸窒化膜表面の窒素が侵入する深さはせいぜ
い２〜３ｎｍに限られており、従って前記酸窒化膜の表
面に形成される窒化膜の厚さも２〜３ｎｍに限られる。 （第５の実施形態）次に、シャロートレンチアイソレー
ションを構成する素子分離側壁部の角部分や、凹凸を有
する表面形状をもつシリコン表面に高品質なシリコン酸
化膜を形成した、本発明の第５の実施の形態による半導
体装置の形成方法を示す。
【０１１８】図２１（ａ）はシャロートレンチアイソレ
ーションの概念図を示す。
【０１１９】図２１（ａ）を参照するに、図示のシャロ
ートレンチアイソレーションはシリコン基板１００３表
面にプラズマエッチングによりアイソレーショントレン
チを形成し、形成されたトレンチをＣＶＤ法により形成
されたシリコン酸化膜１００２により充填し、さらに、
前記シリコン酸化膜１００２を例えばＣＭＰ法などによ
り平坦化することにより形成される。
【０１２０】本実施の形態では、ＣＭＰ法による前記シ
リコン酸化膜１００２の研磨工程の後、シリコン基板を
８００−９００°Ｃの酸化性の雰囲気に曝すことにより
犠牲酸化を行い、犠牲酸化により形成されたシリコン酸
化膜をフッ酸を含む薬液中でエッチングし、水素終端さ
れたシリコン表面を得る。本実施形態では、実施形態１
と同様の手順で、Ｋｒプラズマにより表面終端水素を除
去し、その後Ｋｒ／０ 2ガスを導入してシリコン酸化膜
を約２．５ｎｍ形成する。
【０１２１】本実施の形態によれば、図２１（ｃ）に示
すように、シャロートレンチアイソレーションの角部に
おいても、シリコン酸化膜は一様な厚さで形成され、シ
リコン酸化膜の膜厚の減少が生じることはない。このＫ
ｒプラズマを用いたプラズマ酸化法により形成されたシ
ャロートレンチアイソレーション部分を含めた全体のシ
リコン酸化膜のＱＢＤ（Ｃｈａｒｇｅ ｔｏ Ｂｒｅａ
ｋｄｏｗｎ）特性は、非常に良好で、注入電荷量１０2
Ｃ／ｃｍ2でもリーク電流上昇が起きず、デバイスの信
頼性が大幅に改善される。
【０１２２】前記シリコン酸化膜を従来の熱酸化法によ
って形成した場合には、図２１（ｂ）に示すように、シ
ャロートレンチアイソレーションのテーパ角が大きくな
るに従って、シャロートレンチアイソレーション角部で
の薄膜化が激しくなるが、本発明のプラズマ酸化によれ
ば、テーパ角が大きくなっても、シャロートレンチアイ
ソレーション角部でのシリコン酸化膜の薄膜化は起こら
ない。そこで本実施例ではシャロートレンチアイソレー
ション構造において、トレンチのテーパ角を直角に近づ
けることで素子分離領域の面積を減少でき。半導体素子
のさらなる集積度向上が可能となる。従来の熱酸化など
の技術では、図１４（ｂ）に示したトレンチ角部での熱
酸化膜の薄膜化に起因する制約により、素子分離部に約
７０度程度のテーパ角が用いられていたが、本発明によ
れば、９０度の角度を使うことが可能である。
【０１２３】図２２は、シリコン基板を約９０度にエッ
チングした凹凸表面形状を持つシリコン基板に実施形態
１の手順に従って３ｎｍの厚さに形成したシリコン酸化
膜の断面を示す。
【０１２４】図２２を参照するに、どの面上にも均一な
膜厚のシリコン酸化膜が形成できていることが確認でき
る。
【０１２５】このようにして形成された酸化膜ではリー
ク電流や耐圧などの電気的特性は良好であり、従って本
発明により縦型構造などの複数の面方位をもつシリコン
立体的構造を持つ高密度な半導体集積化装置を実現する
ことが可能となる。 （第６の実施形態）図２３は、本発明の第６の実施形態
によるフラッシュメモリ素子２０の構成を示す。ただし
図２３中、先に図１で説明した部分には同一の参照符号
を付し、説明を省略する。
【０１２６】図２３を参照するに、本実施例のフラッシ
ュメモリ素子２０は、トンネル絶縁膜１２として、先の
第３の実施形態または第４の実施形態による誘電体膜１
２Ａを使う。
【０１２７】図２４は、図２３のフラッシュメモリ素子
２０において前記コントロールゲート電極１５に書き込
み電圧が印加された状態を示す。
【０１２８】図２４を参照するに、前記誘電体膜１２Ａ
を構成するシリコン酸化膜および窒化膜のバンド構造は
前記コントロールゲート電極１５への書き込み電圧の印
加に伴うフローティングゲート電極１３の電位の変化に
より大きく変形し、前記チャネル領域１１Ａ中に形成さ
れたホットエレクトロンは、前記シリコン酸化膜の伝導
帯Ｅｃが形成する三角ポテンシャル中をファウラー・ノ
ルトハイム型トンネル電流として通過し、フローティン
グゲート電極１３中に注入される。
【０１２９】一方、先に図１５で説明したように、この
ような誘電体膜は、前記フラッシュメモリ素子２０の非
書き込み状態においては、チャネル領域１１Ａ中の伝導
電子に対して厚いポテンシャルバリアを形成するため、
トンネル電流は効果的に阻止される。
【０１３０】図２５は、図２３のフラッシュメモリ素子
２０における前記トンネル絶縁膜１２Ａの印加電界−電
流密度特性を、図３のグラフに重ねて示す。
【０１３１】図２５を参照するに、前記トンネル絶縁膜
１２Ａは印加電界が小さい場合には非常に低いリーク電
流を与えるのに対し、印加電界が増大し、所定の書き込
み電界が印加された場合にはトンネル電流が急増し、短
時間で効率的に情報の書き込みを行うことが可能にな
る。また従来の注入電流レベルで書き込みを行う場合に
は、書き込みに要する時間が短縮されるのがわかる。
【０１３２】図２３のフラッシュメモリ素子２０におい
て、図１６（Ａ）〜（Ｃ）の工程で形成される酸窒化膜
１０３Ｅを前記トンネル絶縁膜１２Ａとして使った場合
には、前記Ｓｉ基板１１とトンネル絶縁膜１２Ａとの界
面における応力が緩和され、前記トンネル絶縁膜１２Ａ
の膜質が向上するため、リーク電流値をさらに低減させ
ることができる。このことは、前記トンネル絶縁膜１２
Ａの膜厚を減少させることができることを意味してお
り、低電圧動作するフラッシュメモリ素子を実現するこ
とが可能になる。 （第７の実施形態）次に、上述したプラズマを用いた低
温での酸化膜および窒化膜、あるいは酸窒化膜の形成技
術を使用した本発明の第７の実施の形態によるフラッシ
ュメモリ素子について説明する。なお以下の説明では、
フラッシュメモリ素子を一例として開示するが、本発明
は同様の積層構造を有するＥＰＲＯＭ、ＥＥＰＲＯＭ等
にも適用可能である。
【０１３３】図２６は、本実施の形態によるフラッシュ
メモリ素子の概略断面構造図を示す。
【０１３４】図２６を参照するに、前記フラッシュメモ
リ素子はシリコン基板１２０１上に形成されており、前
記シリコン基板１２０１上に形成されたトンネル酸化膜
１２０２と、前記トンネル酸化膜１２０２上に形成され
たフローティングゲート電極となる第１の多結晶シリコ
ンゲート電極１２０３と、前記多結晶シリコンゲート電
極１２０３上に順次形成されたシリコン酸化膜１２０４
およびシリコン窒化膜１２０５と、前記シリコン窒化膜
１２０５上に形成されコントロールゲート電極を構成す
る第２の多結晶シリコンゲート電極１２０６とから構成
されている。また図２６中、ソース領域、ドレイン領
域、コンタクトホール、配線パターンなどの図示は省略
して記載している。前記シリコン酸化膜１２０２は第１
の実施形態で説明したシリコン酸化膜形成方法により、
また、シリコン酸化膜１２０４および窒化膜１２０５の
積層構造は、実施形態３で説明したシリコン窒化膜の形
成方法により形成する。
【０１３５】図２７〜図３０は本実施形態のフラッシュ
メモリ素子の製造方法を段階的に説明するための概略断
面図である。
【０１３６】図２７を参照するに、シリコン基板１３０
１上にはフィールド酸化膜１３０２によりフラッシュメ
モリセル領域Ａ、高電圧用トランジスタ領域Ｂ及び低電
圧用トランジスタ領域Ｃが画成されており、前記領域Ａ
〜Ｃの各々において前記シリコン基板３０１の表面にシ
リコン酸化膜１３０３が形成されている。前記フィール
ド酸化膜１３０２は選択酸化法（ＬＯＣＯＳ法）やシャ
ロートレンチアイソレーション法などで形成すればよ
い。
【０１３７】本実施形態においては、表面終端水素除
去、酸化膜及び窒化膜形成のためにＫｒをプラズマ励起
ガスとして使用する。酸化膜、窒化膜形成装置は図５と
同じである。
【０１３８】次に図２８の工程において、メモリセル領
域Ａから前記シリコン酸化膜１３０３を除去し、希フッ
酸洗浄によりシリコン表面を水素終端する。さらに先の
実施の形態１と同様にして、トンネル酸化膜１３０４を
形成する。
【０１３９】すなわち、先の実施形態１と同様に、前記
真空容器（処理室）１０１内を真空に排気し、前記処理
室１０１中にシャワープレート１０２からＡｒガスを導
入する。次に前記ＡｒガスをＫｒガスに切替え、処理室
１０１中の圧力を１Ｔｏｒｒ程度に設定する。
【０１４０】次に、前記シリコン酸化膜１３０３を除去
しシリコン表面を希フッ酸処理した前記シリコン基板１
３０１を、図５のシリコン基板１０３として前記処理室
１０１内に導入し、加熱機構を備えた試料台１０４に載
置する。さらに試料の温度を４００℃に設定する。
【０１４１】さらに前記同軸導波管１０５からラジアル
ラインスロットアンテナ１０６に周波数が２．４５ＧＨ
ｚのマイクロ波を1分間供給し、前記マイクロ波を前記
ラジアルラインスロットアンテナ１０６から前記誘電体
板１０７を通して前記処理室１０１内に導入する。前記
シリコン基板１３０１の表面を、このようにして前記処
理室１０１中に形成される高密度Ｋｒプラズマに曝露す
ることにより、前記基板１３０１のシリコン表面から終
端水素が除去される。
【０１４２】次に、次に前記シャワープレート１０２か
らＫｒガス、０2ガスを導入して前記領域Ａに前記トン
ネル絶縁膜となるシリコン酸化膜１３０４を、３．５ｎ
ｍの厚さに形成し、続いて第１の多結晶シリコン層１３
０５を、前記シリコン酸化膜１３０４を覆うように堆積
する。
【０１４３】次に、高電圧用及び低電圧用トランジスタ
形成領域Ｂ、Ｃにおいて前記第１の多結晶シリコン層１
３０５パターニングにより除去し、メモリセル領域Ａの
トンネル酸化膜１３０４上にのみ、第１の多結晶シリコ
ンパターン１３０５を残す。
【０１４４】このエッチング後、洗浄を行い、多結晶シ
リコンパターン１３０５の表面は水素終端される。
【０１４５】次に図２９の工程において、先の第３の実
施形態と同様にして、下部酸化膜１３０６Ａ及び上部窒
化膜１３０６ＢのＯＮ構造を有する絶縁膜１３０６を、
前記多結晶シリコンパターン１３０５の表面を覆うよう
に形成する。
【０１４６】このＯＮ膜は、次のようにして形成する。
【０１４７】真空容器（処理室）１０１内を真空に排気
し、シャワープレート１０２から導入されていたＡｒガ
スをＫｒガスに切替えて導入し、処理室内の圧力を１３
３Ｐａ（１Ｔｏｒｒ）程度に設定する。次に、前記水素
終端された多結晶シリコンパターン１３０５を有するシ
リコン基板１３０１を前記処理室１０１内に導入し、加
熱機構を持つ試料台１０４に載置する。さらに試料の温
度を４００℃に設定する。
【０１４８】次に、同軸導波管１０５から周波数が２．
４５ＧＨｚのマイクロ波を前記ラジアルラインスロット
アンテナ１０６に1分間ほど供給し、前記マイクロ波を
前記ラジアルラインスロットアンテナ１０６から前記誘
電体板１０７を介して前記処理室１０１内に導入し、高
密度のＫｒプラズマを生成する。その結果、前記多結晶
シリコンパターン１３０５の表面はＫｒガスに曝露さ
れ、表面終端水素が除去される。
【０１４９】次に前記処理室１０１内の圧力を１３３Ｐ
ａ（１Ｔｏｒｒ）程度に維持したまま、前記シャワープ
レート１０２から前記処理室１０１内にＫｒ／Ｏ2混合
ガスを導入し、多結晶シリコン表面に３ｎｍのシリコン
酸化膜を形成する。
【０１５０】次に、マイクロ波の供給を一時停止した
後、Ｋｒガス、Ｏ2ガスの導入を停止し、真空容器（処
理室）１０１内を排気してから、シャワープレート１０
２からＫｒガスおよびＮＨ3ガスを導入する。前記処理
室１０１内の圧力を１３．３Ｐａ（１００ｍＴｏｒｒ）
程度に設定し、再び２．４５ＧＨｚのマイクロ波を前記
処理室１０１内に前記ラジアルラインスロットアンテナ
１０６から供給し、処理室内に高密度のプラズマを生成
して、シリコン酸化膜表面に６ｎｍのシリコン窒化膜を
形成する。
【０１５１】このようにしてＯＮ膜を９ｎｍ形成したと
ころ、得られたＯＮ膜の膜厚は一様で、多結晶シリコン
の面方位に対する依存性も見られず、極めて均一な膜が
得られるのがわかった。
【０１５２】このようにして前記ＯＮ膜を形成した後、
図３０の工程において高電圧用及び低電圧用トランジス
タ領域Ｂ，Ｃにから絶縁膜１３０６をパターニングによ
り除去し、次に高電圧用及び低電圧用トランジスタ領域
Ｂ，Ｃ上に閾値電圧制御用のイオン注入を行う。さらに
前記領域Ｂ、Ｃ上に形成された酸化膜１３０３を除去
し、前記領域Ｂにはゲート酸化膜１３０７を５ｎｍの厚
さに形成し、その後、前記領域Ｃにゲート酸化膜１３０
８を３ｎｍの厚さに形成する。
【０１５３】その後、フィールド酸化膜１３０２を包含
する全体構造上に第２の多結晶シリコン層１３０９及び
シリサイド層１３１０を順次に形成し、さらに前記第２
の多結晶シリコン層１３０９及びシリサイド層１３１０
をパターニングして前記高電圧用トランジスタ領域Ｂお
よび低電圧用トランジスタ領域Ｃにゲート電極１３１１
Ｂおよび１３１１Ｃをそれぞれ形成する。さらに前記メ
モリセル領域Ａに対応してゲート電極１３１１Ａを形成
する。
【０１５４】図３０の工程の後、標準的な半導体工程に
準拠して、ソ−ス領域およびドレイン領域を形成し、層
間絶縁膜およびコンタクトホールの形成や配線パターン
の形成などを行って素子を完成させる。
【０１５５】本発明では、これらの絶縁膜１３０６Ａ，
１３０６Ｂは、その膜厚を従来の酸化膜や窒化膜の約半
分に減少させても良好な電気的特性を維持する。すなわ
ち、これらのシリコン酸化膜１３０６Ａ及びシリコン窒
化膜１３０６Ｂは薄膜化しても良好な電気的特性を有
し、緻密で高品質である。なお本発明では前記シリコン
酸化膜１３０６Ａ及びシリコン窒化膜１３０６Ｂは低温
で形成されるのでゲート多結晶シリコンと酸化膜との界
面でサーマルバジェット等が発生することはなく、良好
な界面が得られている。
【０１５６】本発明のフラッシュメモリ素子は、情報の
書き込み及び消去動作が低電圧で行え、基板電流の発生
を抑制することができ、トンネル絶縁膜の劣化が抑えら
れる。このため、本発明のフラッシュメモリ素子を二次
元配列して形成された不揮発性半導体メモリ装置は、高
い歩留りで製造でき、安定した特性を示す。
【０１５７】本発明によるフラッシュメモリ素子は前記
絶縁膜１３０６Ａ，１３０６Ｂが優れた膜質を有するこ
とに対応してリーク電流が小さく、またリーク電流を増
やすことなく膜厚を減少させることができるため、書き
込みあるいは消去動作が５Ｖ程度の動作電圧で可能にな
る。その結果、フラッシュメモリ素子のメモリ保持時間
が従来よりも２桁以上増大し、書き換え可能回数も約２
桁以上増大する。
【０１５８】なお、絶縁膜１３０６の膜構成は上記ＯＮ
構造に限ったものでなく、実施形態１と同様の酸化膜か
らなるＯ構造、実施形態２と同様の窒化膜からなるＮ構
造、あるいは実施形態４と同様な酸窒化膜であってもよ
い。また、前記絶縁膜１３０６は、窒化膜および酸化膜
からなるＮＯ構造、酸化膜、窒化膜および酸化膜を順次
積層したＯＮＯ構造、窒化膜、酸化膜、窒化膜、酸化膜
を順次積層したＮＯＮＯ構造などであってもよい。前記
絶縁膜１３０６としていずれの構造を選ぶかは、周辺回
路の高電圧トランジスタ及び低電圧トランジスタのゲー
ト酸化膜との整合性や共用可能性などを考慮して、目的
に応じて選択することができる。 （第８の実施形態）図１の装置を用いた、Ｋｒ／Ｏ2マ
イクロ波励起高密度プラズマによるゲート酸化膜の形
成、あるいはＡｒ（またはＫｒ）／ＮＨ3（またはＮ2／
Ｈ2）マイクロ波励起高密度プラズマによるゲート窒化
膜の形成は、従来のような高温工程を用いることができ
ない金属層が下地シリコン内に存在するシリコン・オン
・シンシュレータ（金属基板ＳＯＩ）ウエハ上の半導体
集積回路装置の形成に適用可能である。特に、シリコン
の膜厚が薄い完全空乏化動作を行うＳＯＩ構造におい
て、本発明による終端水素除去の効果が顕著である。
【０１５９】図３１は、金属基板ＳＯＩ構造を有するＭ
ＯＳトランジスタの断面図を示す。
【０１６０】図３１を参照するに、１７０１は、ｎ+型
あるいはｐ+型の低抵抗半導体層、１７０２は、ＮｉＳ
ｉなどのシリサイド層、１７０３は、ＴａＮ、ＴｉＮな
どの導電性窒化物層、１７０４はＣｕ等の金属層、１７
０５はＴａＮ，ＴｉＮなどの導電性窒化物層、１７０６
はｎ+型あるいはｐ+型の低抵抗半導体層、１７０７は、
ＡｌＮ、Ｓｉ3Ｎ4等の窒化物絶縁膜、１７０８はＳｉ０
2膜、１７０９は、ＳｉＯ2層、ＢＰＳＧ層、もしくはそ
れらを組み合わせた絶縁膜層、１７１０はｎ+型ドレイ
ン領域、１７１１は、ｎ+型ソース領域、１７１２はｐ+
型ドレイン領域、１７１３は、ｐ+型ソース領域、１７
１４、１７１５は＜１１１＞方向に配向したシリコン半
導体層、１７１６は本発明の実施形態１の手順によりＫ
ｒプラズマ照射で表面終端水素が除去された後Ｋｒ／Ｏ
2マイクロ波励起高密度プラズマで形成されたＳｉＯ
2膜、１７１７および１７１８は、それぞれＴａ，Ｔ
ｉ，ＴａＮ／Ｔａ，ＴｉＮ／Ｔｉ等で形成されるｎＭＯ
ＳトランジスタおよびｐＭＯＳトランジスタのゲート電
極、１７１９はｎＭＯＳトランジスタのソース電極、１
７２０はｎＭＯＳトランジスタ及びｐＭＯＳトランジス
タのドレイン電極である。１７２１はｐＭＯＳトランジ
スタのソース電極である。１７２２は基板表面電極であ
る。
【０１６１】このようなＴａＮやＴｉＮで保護された、
Ｃｕ層を含む基板では、Ｃｕの拡散を押さえるために、
熱処理温度は、約７００°Ｃ以下でなければならない。
ｎ+型あるいはｐ+型のソースあるいはドレイン領域は、
Ａｓ+，ＡｓＦ2 +あるいはＢＦ2 +のイオン注入後、５５
０°Ｃの熱処理で形成する。
【０１６２】図３１のデバイス構造を有する半導体装置
において、ゲート絶縁膜に熱酸化膜を用いた場合と、Ｋ
ｒプラズマ照射で表面終端水素が除去された後でＫｒ／
Ｏ2マイクロ波励起高密度プラズマ処理で形成されたゲ
ート絶縁膜を用いた場合でトランジスタのサブスレッシ
ョールド特性の比較を行うと、ゲート絶縁膜を熱酸化に
より形成した場合にはサブスレッショールド特性にはキ
ンクやリークが観察されるが、本発明によりゲート絶縁
膜を形成した場合にはサブスレッショールド特性は極め
て良好である。
【０１６３】また、メサ型素子分離構造をもちいると、
メサ素子分離構造の側壁部にはシリコン平面部とは別の
面方位のシリコン表面が現れるが、Ｋｒを用いたプラズ
マ酸化によりゲート絶縁膜を形成することで、メサ素子
分離側壁部の酸化も平面部と同様にほぼ均一に行うこと
ができ、良好な電気的特性、高い信頼性を得ることがで
きる。
【０１６４】また、第２の実施形態の手順により、Ａｒ
／ＮＨ3を用いて形成したシリコン窒化膜をゲート絶縁
膜に使用した場合にも、非常に良好な電気的特性、高い
信頼性を持った金属基板ＳＯＩ集積回路装置を作成する
ことができる。
【０１６５】本実施形態においても、シリコン窒化膜の
厚さを３ｎｍ（シリコン酸化膜厚誘電率換算１．５ｎ
ｍ）としても良好な電気的特性を得ることができ、３ｎ
ｍのシリコン酸化膜を使用したときよりもトランジスタ
の駆動能力を約２倍上げることができた。 （第９の実施形態）図３２は、液晶表示素子や有機エレ
クトロルミネッセンス素子などが形成されるガラス基板
やプラスチック基板などの大型長方形基板上に形成され
た多結晶シリコンやアモルファスシリコン層に対して酸
化処理、窒化処理、あるいは酸窒化処理を行うための、
本発明第８の実施形態による製造装置の一例を示す概念
図を示す。
【０１６６】図３２を参照するに、真空容器（処理室）
１８０７内を減圧状態にし、次に前記処理室１８０７内
に設けられたシャワープレート１８０１からＫｒ／Ｏ2
混合ガスを導入し、さらに前記処理室１８０７内をネジ
溝ポンプ１８０２によって排気することにより、前記処
理室１８０７内の圧力を１３３Ｐａ（１Ｔｏｒｒ）に設
定する。さらにガラス基板１８０３を、加熱機構を持つ
試料台１８０４に置き、ガラス基板の温度を３００°Ｃ
に設定する。
【０１６７】前記処理室１８０７には多数の方形導波管
１８０５が設けられており、次に前記多数の方形導波管
１８０５の各々のスリット部から、誘電体板１８０６を
通して前記処理室内１８０７内にマイクロ波を導入し、
前記処理室１８０７内に高密度のプラズマを生成する。
その際、前記処理室１８０７中に設けられたシャワープ
レート１８０１は導波管から放射されたマイクロ波を、
左右に表面波として伝搬させる導波路の役割をも果た
す。
【０１６８】図３３は、図３２の装置を使用して本発明
のゲート酸化膜またはゲート窒化膜を作成し、液晶表示
素子、有機ＥＬ発光素子等の駆動、あるいは処理回路用
の多結晶シリコン薄膜トランジスタ（ＴＦＴ）を形成し
た例を示す。
【０１６９】まず、シリコン酸化膜を形成し使用した例
を述べる。
【０１７０】図３３を参照するに、１９０１はガラス基
板、１９０２はＳｉ3Ｎ4膜、１９０３は（１１１）面に
主に配向した多結晶シリコンｎＭＯＳのチャネル層、１
９０５、１９０６はそれぞれ多結晶シリコンのｎＭＯＳ
のソース領域、ドレイン領域、１９０４は（１１１）面
に主に配向した多結晶シリコンｐＭＯＳのチャネル層、
１９０７、１９０８はそれぞれ多結晶シリコンｐＭＯＳ
のソース領域、ドレイン領域である。１９１０は多結晶
シリコンｎＭＯＳのゲート電極、１９１１は多結晶シリ
コンｐＭＯＳのゲート電極、１９１２はＳｉＯ2、ＢＳ
Ｇ、ＢＰＳＧ等の絶縁膜、１９１３、１９１４は多結晶
シリコンｎＭＯＳのソース電極（同時に多結晶シリコン
ｐ−ＭＯＳのドレイン電極）、１９１５は多結晶シリコ
ンｐ−ＭＯＳのソース電極である。
【０１７１】絶縁膜上に形成される多結晶シリコンは絶
縁膜に対して垂直方向に（１１１）面方位を向くときが
安定であり、かつ緻密で結晶性が良く高品質なものとな
る。本実施形態では、１９０９は図３２の装置を使用し
て実施形態１と同様の手順で作成した厚さ０．２μｍの
本発明のシリコン酸化膜層であり、（１１１）面を向い
た多結晶シリコン上に４００°Ｃで厚さ３ｎｍで形成し
ている。
【０１７２】本実施形態によれば、トランジスタ間の素
子分離領域の鋭い角部においても酸化膜は薄くならず、
平坦部、エッジ部ともに均一な膜厚のシリコン酸化膜が
多結晶シリコン上に形成されるのが確認された。ソー
ス、ドレイン領域を形成するためのイオン注入はゲート
酸化膜を通さずに行い、４００°Ｃで電気的活性化して
形成した。この結果、全工程を４００°Ｃ以下の温度で
実行でき、ガラス基板上にトランジスタを形成できた。
このトランジスタの移動度は、電子で約３００ｃｍ2／
Ｖｓｅｃ以上、正孔で約１５０ｃｍ2／Ｖｓｅｃ以上、
ソース、ドレイン耐圧及びゲート耐圧は１２Ｖ以上あっ
た。チャネル長１．５−２．０ｎｍ程度のトランジスタ
では、１００ＭＨｚを越える高速動作が可能となった。
シリコン酸化膜のリーク特性、多結晶シリコン／酸化膜
の界面準位特性も良好であった。
【０１７３】本実施形態のトランジスタを使用すること
で液晶表示素子、有機ＥＬ発光素子は大画面、低価格、
高速動作、高信頼性を持つことができる。
【０１７４】本実施形態は本発明のゲート酸化膜または
ゲート窒化膜を多結晶シリコンに適応した実施形態であ
るが、液晶表示素子等に使用されるアモルファスシリコ
ン薄膜トランジスタ（ＴＦＴ）、特にスタガー型の薄膜
トランジスタ（ＴＦＴ）のゲート酸化膜またはゲート窒
化膜にも同様に適用できる。 （第１０の実施形態）次に、金属層を有するＳＯＩ素
子、多結晶シリコン素子、アモルファスシリコン素子を
積層した３次元積層ＬＳＩの実施形態を説明する。
【０１７５】図３４は本発明の３次元ＬＳＩの断面構造
の概念図である。
【０１７６】図３４において、２００１は第１のＳＯＩ
及び配線層、２００２は第２のＳＯＩ及び配線層、２０
０３は第１の多結晶シリコン素子及び配線層、２００４
は第２の多結晶シリコン素子及び配線層、２００５はア
モルファス半導体素子及び機能材料素子及び配線層であ
る。
【０１７７】前記第１のＳＯＩ及び配線層２００１、お
よび前記第２のＳＯＩ及び配線層２００２には、実施形
態７で説明したＳＯＩトランジスタを用いてデジタル演
算処理部、高精度高速アナログ部、シンクロナスＤＲＡ
Ｍ部、電源部、インターフェース回路部などが作成され
る。
【０１７８】前記第１の多結晶シリコン素子及び配線層
２００３には、先の実施形態６、８で説明した多結晶シ
リコントランジスタ、フラッシュメモリなどを用いて並
列デジタル演算部、機能ブロック間リピータ部、記憶素
子部などが作成される。
【０１７９】一方前記第２の多結晶シリコン素子及び配
線層２００４には前記実施形態８で説明した多結晶シリ
コントランジスタを用いてアンプ、ＡＤ変換器などの並
列アナログ演算部が作成される。アモルファス半導体素
子及び機能材料素子及び配線層２００５には光センサ、
音センサ、触覚センサ、電波送信受信部などが作成され
る。
【０１８０】前記アモルファス半導体素子及び機能材料
素子及び配線層２００５内に設けられた光センサ、音セ
ンサ、触覚センサ、電波送信受信部の信号は、前記第２
の多結晶シリコン素子及び配線層２００４に設けられた
多結晶シリコントランジスタを用いたアンプ、ＡＤ変換
などの並列アナログ演算部で処理され、さらに前記第１
の多結晶シリコン素子及び配線層２００３あるいは前記
第２の多結晶シリコン素子及び配線層２００４に設けら
れた多結晶シリコントランジスタ、フラッシュメモリを
用いた並列デジタル演算部、記憶素子部にその処理が引
き継がれ、さらに前記第１のＳＯＩ及び配線層２００１
あるいは前記第２のＳＯＩ及び配線層２００２に設けら
れたＳＯＩトランジスタを用いたデジタル演算処理部、
高精度高速アナログ部、シンクロナスＤＲＡＭで処理さ
れる。
【０１８１】また、前記第１の多結晶シリコン素子及び
配線層２００３に設けられた機能ブロック間リピータ部
は、複数設けても大きなチップ面積を占有することなく
ＬＳＩ全体の信号同期を調整することができる。
【０１８２】こうした３次元ＬＳＩが作成可能になった
のは、上記の実施形態に詳細に説明した本発明の技術に
よることは明らかである。
【０１８３】
【発明の効果】本発明によれば、シリコン基板などのシ
リコン表面上に、酸化膜と窒化膜とを積層した、あるい
は窒化膜と酸化膜と窒化膜とを順次積層した、全体とし
ては酸窒化膜の組成を有するトンネル絶縁膜を形成する
ことが可能になり、リーク電流を大きく低減すると同時
に膜厚を減少させることが可能になり、あるいは書き込
み時のトンネル電流密度を大きく増大させることが可能
になり、フラッシュメモリ素子の動作速度を向上させる
ことが可能になり、また動作電圧を低減することが可能
になる。
【図面の簡単な説明】
【図１】従来のフラッシュメモリ素子の構成を示す図で
ある。
【図２】フラッシュメモリ素子の動作を説明する図であ
る。
【図３】従来のフラッシュメモリ素子の課題を説明する
図である。
【図４】（Ａ）〜（Ｃ）は、本発明の第１の実施形態に
よる酸化膜の形成方法および半導体装置の製造方法を示
す図である。
【図５】本発明で使われるラジアルラインスロットアン
テナを用いたプラズマ装置の概略的構成を示す図であ
る。
【図６】赤外分光器で測定したシリコン表面終端水素と
シリコンの結合のＫｒプラズマ暴露依存性を示す特性図
である。
【図７】シリコン酸化膜厚の処理室ガス圧力依存性を示
す特性図である。
【図８】シリコン酸化膜中のＫｒ密度の深さ方向分布を
示す特性図である。
【図９】シリコン酸化膜の電流電圧特性を示す特性図で
ある。
【図１０】シリコン酸化膜およびシリコン酸窒化膜のリ
ーク電流特性と膜厚の関係を示す図である。
【図１１】（Ａ）〜（Ｃ）は、本発明の第２の実施形態
による窒化膜の形成方法および半導体装置の製造方法を
示す図である。
【図１２】シリコン窒化膜厚の処理室内ガス圧力依存性
を示す特性図である。
【図１３】（Ａ）〜（Ｄ）は、本発明の第３の実施形態
による酸化膜／窒化膜積層誘電体膜の形成工程および半
導体装置の製造方法を示す図である。
【図１４】酸化膜／窒化膜積層誘電体膜中における窒素
の分布を示す図である。
【図１５】酸化膜／窒化膜積層誘電体膜のバンド構造図
である。
【図１６】（Ａ）〜（Ｃ）は、本発明の第４の実施形態
による酸窒化膜の形成方法および半導体装置の製造方法
を示す図である。
【図１７】シリコン酸窒化膜形成時の原子状酸素と原子
状水素の発光強度を示す図である。
【図１８】シリコン酸窒化膜中の元素分布を示す図であ
る。
【図１９】シリコン酸窒化膜の電流電圧特性を示す特性
図である。
【図２０】シリコン窒化膜中における窒素分布の時間変
化を示す概略図である。
【図２１】本発明の第５の実施の形態による、シャロー
トレンチアイソレーションの概念的断面図である。
【図２２】本発明の第５の実施の形態による、凹凸のあ
るシリコン表面に形成した立体的トランジスタの断面構
造図である。
【図２３】本発明の第６の実施の形態によるフラッシュ
メモリ素子の構成を示す図である。
【図２４】図２３のフラッシュメモリ素子の書き込み動
作を示すバンド構造図である。
【図２５】図２３のフラッシュメモリ素子におけるトン
ネル絶縁膜のリーク電流特性を示す図である。
【図２６】本発明の第７の実施形態によるフラッシュメ
モリ素子の断面構造の概略図である。
【図２７】図２６のフラッシュメモリ素子の形成方法を
段階的に説明する概略断面構造図（その１）である。
【図２８】図２６のフラッシュメモリ素子の形成方法を
段階的に説明する概略断面構造図（その２）である。
【図２９】図２６のフラッシュメモリ素子の形成方法を
段階的に説明する概略断面構造図（その３）である。
【図３０】図２６のフラッシュメモリ素子の形成方法を
段階的に説明する概略断面構造図（その４）である。
【図３１】金属基板ＳＯＩ上に作製された本発明の第８
の実施形態によるＭＯＳトランジスタの断面構造の概略
図である。
【図３２】ガラス基板やプラスチック基板などに適応さ
れる本発明の第９の実施形態におよるプラズマ処理装置
の概念図である
【図３３】図３２のプラズマ処理装置により形成された
絶縁膜状の多結晶シリコントランジスタの断面構造の概
略図である。
【図３４】本発明の第１０の実施形態による３次元ＬＳ
Ｉの断面構造の概念図である。
【符号の説明】
１０，２０ フラッシュメモリ素子 １１ シリコン基板 １１Ａ チャネル領域 １１Ｂ ソース拡散領域 １１Ｃ ドレイン拡散領域 １２ トンネル酸化膜 １２Ａ トンネル絶縁膜 １３ フローティングゲート電極 １４ 電極間絶縁膜 １５ コントロールゲート電極 １０１ 処理室 １０２ シャワープレート １０３ シリコンウェーハ １０３Ａ シリコン酸化膜 １０３Ｂ，１０３Ｄ，１０３Ｆ ゲート電極 １０３Ｃ，１０３Ｎ シリコン窒化膜 １０３Ｅ 酸窒化膜 １０４ 加熱機構を持つ試料台 １０５ 同軸導波管 １０６ ラジアルラインスロットアンテナ １０７ マイクロ波導入窓 １００１ ゲート絶縁膜 １００２ シリコン酸化膜 １００３ シリコン基板 １００４ 従来のシャロートレンチアイソレーションの
角部 １００５ 本発明のシャロートレンチアイソレーション
の角部 １２０１ シリコン基板 １２０２ トンネル酸化膜 １２０３ 多結晶シリコンゲート電極 １２０４ シリコン窒化膜 １２０５ シリコン酸化膜 １２０６ 第２多結晶シリコンゲート電極 １３０１ シリコン基板 １３０２ フィ−ルド酸化膜 １３０３ シリコン酸化膜 １３０４ シリコン酸化膜 １３０５ 多結晶シリコン電極 １３０６ ＯＮ膜 １３０７ シリコン酸化膜 １３０８ シリコン酸化膜 １３０９ 多結晶シリコン電極 １３１０ シリサイド電極 １３１１Ａ フラッシュメモリセル １３１１Ｂ 高電圧用トランジスタ電極 １３１１Ｃ 低電圧用トランジスタ電極 １７０１ ｎ+型、ｐ+型低抵抗半導体 １７０２ シリサイド層 １７０３ 導電性窒化物層 １７０４ 金属層 １７０５ 導電性窒化物層 １７０６ ｎ+型、ｐ+型低抵抗半導体層 １７０７ 窒化物絶縁膜 １７０８ ＳｉＯ2膜 １７０９ ＳｉＯ2膜、ＢＰＳＧもしくはそれらを組み
合わせた絶縁膜層 １７１０ ｎ+型ドレイン領域 １７１１ ｎ+型ソース領域 １７１２ ｐ+型ドレイン領域 １７１３ ｐ+型ソース領域 １７１４，１３１５ （１１１）面に配向したシリコン
半導体層 １７１６ ＳｉＯ2膜 １７１７，１３１８ ｎＭＯＳゲート電極ならびに、ｐ
ＭＯＳのゲート電極 １７１９ ｎＭＯＳソース電極 １７２０ ｎＭＯＳ及びｐＭＯＳのドレイン電極 １７２１ ＭＯＳのソース電極 １７２２ 基板表面電極 １８０１ シャワープレート １８０２ ネジ溝ポンプ １８０３ ガラス基板 １８０４ 加熱機構を持つ試料台 １８０５ 方形導波管 １８０６ マイクロ波導入窓 １８０７ 真空容器 １９０１ ガラス基板 １９０２ ＳｉＯ2膜 １９０３ 多結晶シリコンｎＭＯＳのチャネル層 １９０４ 多結晶シリコンｐＭＯＳのチャネル層 １９０５ 多結晶シリコンｎＭＯＳのソース領域 １９０６ 多結晶シリコンｎＭＯＳのドレイン領域 １９０７ 多結晶シリコンｐＭＯＳのソース領域 １９０８ 多結晶シリコンｐＭＯＳのソース領域 １９０９ ＳｉＯ2膜層 １９１０ 多結晶シリコンｎＭＯＳのゲート電極 １９１１ 多結晶シリコンｐＭＯＳのゲート電極 １９１２ ＳｉＯ2、ＢＰＳＧ、ＢＰＳＧ等の絶縁膜 １９１３ 多結晶シリコンｎＭＯＳのソース電極 １９１４ 多結晶シリコンｎＭＯＳのドレイン電極 １９１５ 多結晶シリコンｐＭＯＳのソース電極 ２００１ 第１のＳＯＩ及び配線層 ２００２ 第２のＳＯＩ及び配線層 ２００３ 第１の多結晶シリコン素子及び配線層 ２００４ 第２の多結晶シリコン素子及び配線層 ２００５ アモルファス半導体素子及び機能材料素子及
び配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｈ０１Ｌ 21/316 Ｍ 21/8247 27/10 ４３４ 27/115 29/78 ３７１ 29/788 29/792 (72)発明者 平山 昌樹 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学内 (72)発明者 白井 泰雪 宮城県仙台市青葉区荒巻字青葉（無番地) 東北大学内 Ｆターム(参考） 5F058 BA01 BA20 BC02 BC08 BD01 BD02 BD04 BD10 BD15 BE10 BF72 BF73 BF74 BH16 BJ01 BJ04 BJ06 5F083 EP02 EP27 EP54 EP55 ER02 ER16 ER19 GA06 HA02 JA37 JA40 NA01 PR40 5F101 BA29 BB02 BC11 BH04 5G303 AA07 AB20 BA03 CA01 CB19 CB30

Claims (59)

    【特許請求の範囲】
  1. 【請求項１】 シリコン表面上に形成された誘電体膜で
    あって、 前記誘電体膜は窒素を、窒素濃度が誘電体膜表面におい
    て、誘電体膜中央部におけるよりも増大するような濃度
    分布で含むことを特徴とする誘電体膜。
  2. 【請求項２】 前記誘電体膜中において、窒素濃度は前
    記シリコン表面との界面近傍においても、前記膜中央部
    より増大することを特徴とする請求項１記載の誘電体
    膜。
  3. 【請求項３】 前記誘電体膜はシリコン酸窒化膜よりな
    り、前記膜中央部において窒素濃度が最小になることを
    特徴とする請求項１または２記載の誘電体膜。
  4. 【請求項４】 前記誘電体膜は、前記電極と接する膜表
    面において実質的に窒化ケイ素膜の組成を有することを
    特徴とする請求項１〜３のうち、いずれか一項記載の誘
    電体膜。
  5. 【請求項５】 前記誘電体膜は、前記膜中央部において
    実質的に酸化ケイ素膜の組成を有することを特徴とする
    請求項１〜４のうち、いずれか一項記載の誘電体膜。
  6. 【請求項６】 シリコン基板と、 前記シリコン基板上に形成された絶縁膜と、 前記絶縁膜上に形成された電極とを備えた半導体装置に
    おいて、 前記絶縁膜は、窒素濃度が膜中央部よりも前記電極と接
    する膜表面において増大するような窒素濃度分布を有す
    ることを特徴とする半導体装置。
  7. 【請求項７】 前記絶縁膜中において、窒素濃度は前記
    シリコン基板との界面近傍においても、前記膜中央部よ
    り増大することを特徴とする請求項５記載の半導体装
    置。
  8. 【請求項８】 前記絶縁膜はシリコン酸窒化膜よりな
    り、前記膜中央部において窒素濃度が最小になることを
    特徴とする請求項６または７記載の半導体装置。
  9. 【請求項９】 前記絶縁膜は、前記電極と接する膜表面
    において実質的に窒化ケイ素膜の組成を有することを特
    徴とする請求項６〜８のうち、いずれか一項記載の半導
    体装置。
  10. 【請求項１０】 前記絶縁膜は、前記膜中央部において
    実質的に酸化ケイ素膜の組成を有することを特徴とする
    請求項６〜９のうち、いずれか一項記載の半導体装置。
  11. 【請求項１１】 前記第1の電極上には、電極間絶縁膜
    を介して第２の電極が形成されたことを特徴とする請求
    項６〜１０のうち、いずれか一項記載の半導体装置。
  12. 【請求項１２】 シリコン基板と、 前記シリコン基板上に形成されたトンネル絶縁膜と、 前記トンネル絶縁膜上に形成されたフローティングゲー
    ト電極と、 前記フローティングゲート電極上に、電極間絶縁膜を介
    して設けられたコントロールゲート電極とよりなる不揮
    発性半導体メモリ装置において、 前記絶縁膜のいずれか一方は、窒素濃度が膜中央部より
    も前記電極と接する膜表面において増大するような窒素
    濃度分布を有することを特徴とする不揮発性半導体メモ
    リ装置。
  13. 【請求項１３】 前記トンネル絶縁膜中において、窒素
    濃度は前記シリコン基板との界面近傍においても、前記
    膜中央部より増大することを特徴とする請求項１２記載
    の不揮発性半導体メモリ装置。
  14. 【請求項１４】 前記トンネル絶縁膜はシリコン酸窒化
    膜よりなり、前記膜中央部において窒素濃度が最小にな
    ることを特徴とする請求項１２または１３記載の不揮発
    性半導体メモリ装置。
  15. 【請求項１５】 前記トンネル絶縁膜は、前記電極と接
    する膜表面において実質的に窒化ケイ素膜の組成を有す
    ることを特徴とする請求項１２〜１４のうち、いずれか
    一項記載の不揮発性半導体メモリ装置。
  16. 【請求項１６】 前記トンネル絶縁膜は、前記膜中央部
    において実質的に酸化ケイ素膜の組成を有することを特
    徴とする請求項１〜４のうち、いずれか一項記載の不揮
    発性半導体メモリ装置。
  17. 【請求項１７】 表面上にシリコン酸化膜を形成する工
    程と、 前記シリコン酸化膜の表面を、窒化水素ラジカルＮＨ*
    に曝露し、改変する工程とを含むことを特徴とする誘電
    体膜の形成方法。
  18. 【請求項１８】 前記窒化水素ラジカルＮＨ*は、Ａｒ
    またはＫｒより選ばれる不活性ガスと、窒素および水素
    を構成成分元素として含むガスとの混合ガス中に形成さ
    れたマイクロ波プラズマにより形成されることを特徴と
    する請求項１７記載の誘電体膜の形成方法。
  19. 【請求項１９】 前記マイクロ波プラズマは、前記表面
    上において１０12ｃｍ-3以上の電子密度を有することを
    特徴とする請求項１８記載の誘電体膜の形成方法。
  20. 【請求項２０】 前記マイクロ波プラズマは、前記表面
    上において１０Ｖ以下のプラズマ電位を有することを特
    徴とする請求項１８または１９記載の誘電体膜の形成方
    法。
  21. 【請求項２１】 前記窒素および水素を構成成分元素と
    して含むガスは、ＮＨ3ガスであることを特徴とする請
    求項１８〜２０のうち、いずれか一項記載の誘電体膜の
    形成方法。
  22. 【請求項２２】 前記窒素および水素を構成成分元素と
    して含むガスは、Ｎ 2ガスとＨ2ガスの混合ガスよりなる
    ことを特徴とする請求項１８〜２０のうち、いずれか一
    項記載の誘電体膜の形成方法。
  23. 【請求項２３】 前記表面はシリコン表面よりなり、前
    記酸化膜は前記シリコン表面の酸化により形成されるこ
    とを特徴とする請求項１７〜２２のうち、いずれか一項
    記載の誘電体膜の形成方法。
  24. 【請求項２４】 前記シリコン表面の酸化は、前記シリ
    コン表面を、Ｋｒを主とする不活性ガスと酸素を構成元
    素として含むガスとの混合ガス中に形成されたマイクロ
    波プラズマに曝露する工程により実行されることを特徴
    とする請求項２３記載の誘電体膜の形成方法。
  25. 【請求項２５】 前記シリコン酸化膜は、前記表面の熱
    酸化により形成されることを特徴とする請求項２３記載
    の誘電体膜の形成方法。
  26. 【請求項２６】 表面上にシリコン酸化膜を形成する工
    程と、 前記シリコン酸化膜の表面を、ＡｒまたはＫｒより選ば
    れる不活性ガスと窒素および水素を構成成分元素として
    含むガスとの混合ガス中に形成されたマイクロ波プラズ
    マに曝露し、前記シリコン酸化膜の表面を改変する工程
    とよりなることを特徴とする誘電体膜の形成方法。
  27. 【請求項２７】 前記マイクロ波プラズマは、前記表面
    上において１０12ｃｍ-3以上の電子密度を有することを
    特徴とする請求項２６記載の誘電体膜の形成方法。
  28. 【請求項２８】 前記マイクロ波プラズマは、前記表面
    上において１０Ｖ以下のプラズマ電位を有することを特
    徴とする請求項２６または２７記載の誘電体膜の形成方
    法。
  29. 【請求項２９】 前記窒素および水素を構成成分元素と
    して含むガスは、ＮＨ3ガスであることを特徴とする請
    求項２６〜２８のうち、いずれか一項記載の誘電体膜の
    形成方法。
  30. 【請求項３０】 前記窒素および水素を構成成分元素と
    して含むガスは、Ｎ 2ガスとＨ2ガスの混合ガスよりなる
    ことを特徴とする請求項２６〜２８のうち、いずれか一
    項記載の誘電体膜の形成方法。
  31. 【請求項３１】 前記表面はシリコン表面よりなり、前
    記酸化膜は前記シリコン表面の酸化により形成されるこ
    とを特徴とする請求項２６〜３０のうち、いずれか一項
    記載の誘電体膜の形成方法。
  32. 【請求項３２】 前記シリコン表面の酸化は、前記シリ
    コン表面を、Ｋｒを主とする不活性ガスと酸素を構成元
    素として含むガスとの混合ガス中に形成されたマイクロ
    波プラズマに曝露する工程により実行されることを特徴
    とする請求項３１記載の誘電体膜の形成方法。
  33. 【請求項３３】 前記シリコン酸化膜は、前記シリコン
    表面の熱酸化により形成されることを特徴とする請求項
    ３１記載の誘電体膜の形成方法。
  34. 【請求項３４】 シリコン表面を、Ｋｒを主とする不活
    性ガスと窒素を構成元素として含むガスと酸素を構成成
    分元素として含むガスとの混合ガス中に形成されたマイ
    クロ波プラズマに曝露し、前記シリコン表面に酸窒化膜
    を形成する工程を特徴とする誘電体膜の形成方法。
  35. 【請求項３５】 前記マイクロ波プラズマは、前記シリ
    コン表面上において１０12ｃｍ-3以上の電子密度を有す
    ることを特徴とする請求項３４記載の誘電体膜の形成方
    法。
  36. 【請求項３６】 前記マイクロ波プラズマは、前記シリ
    コン表面上において１０Ｖ以下のプラズマ電位を有する
    ことを特徴とする請求項３４または３５記載の誘電体膜
    の形成方法。
  37. 【請求項３７】 前記窒素を構成成分元素として含むガ
    スは、ＮＨ3ガスであり、前記酸素を構成成分元素とし
    て含むガスはＯ2ガスであることを特徴とする請求項３
    ４〜３６のうち、いずれか一項記載の誘電体膜の形成方
    法。
  38. 【請求項３８】 前記不活性ガスと前記Ｏ2ガスと前記
    ＮＨ3ガスとは、９６．５：３：０．５の分圧比で供給
    されることを特徴とする請求項３７記載の誘電体膜の形
    成方法。
  39. 【請求項３９】 前記シリコン表面をマイクロ波プラズ
    マに曝露する工程では、前記シリコン表面が原子状酸素
    Ｏ*および窒化水素ラジカルＮＨ*に曝露されることを特
    徴とする請求項３４〜３８のうち、いずれか一項記載の
    誘電体膜の形成方法。
  40. 【請求項４０】 シリコン基板上に、酸化処理によりシ
    リコン酸化膜を形成する工程と、 前記シリコン酸化膜の表面を、窒化水素ラジカルＮＨ*
    に曝露し、改変する工程と、 前記改変されたシリコン酸化膜上にゲート電極を形成す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  41. 【請求項４１】 前記窒化水素ラジカルＮＨ*は、Ａｒ
    またはＫｒより選ばれる不活性ガスと、窒素および水素
    を構成成分元素として含むガスとの混合ガス中に形成さ
    れたマイクロ波プラズマにより形成されることを特徴と
    する請求項３４記載の半導体装置の製造方法。
  42. 【請求項４２】 前記マイクロ波プラズマは、前記シリ
    コン基板の表面において１０12ｃｍ-3以上の電子密度を
    有することを特徴とする請求項４１記載の半導体装置の
    製造方法。
  43. 【請求項４３】 前記マイクロ波プラズマは、前記シリ
    コン基板の表面において１０Ｖ以下のプラズマ電位を有
    することを特徴とする請求項４１または４２記載の半導
    体装置の製造方法。
  44. 【請求項４４】 前記窒素および水素を構成成分元素と
    して含むガスは、ＮＨ3ガスであることを特徴とする請
    求項４１〜４３のうち、いずれか一項記載の半導体装置
    の製造方法。
  45. 【請求項４５】 前記窒素および水素を構成成分元素と
    して含むガスは、Ｎ 2ガスとＨ2ガスの混合ガスよりなる
    ことを特徴とする請求項４１〜４３のうち、いずれか一
    項記載の半導体装置の製造方法。
  46. 【請求項４６】 前記シリコン酸化膜は、前記シリコン
    表面を、Ｋｒを主とする不活性ガスと酸素を構成元素と
    して含むガスとの混合ガス中に形成されたマイクロ波プ
    ラズマに曝露する工程により形成されることを特徴とす
    る請求項４１〜４５のうち、いずれか一項記載の半導体
    装置の製造方法。
  47. 【請求項４７】 シリコン基板上に、酸化処理によりシ
    リコン酸化膜を形成する工程と、 前記シリコン酸化膜の表面を、ＡｒまたはＫｒより選ば
    れる不活性ガスと窒素および水素を構成成分元素として
    含むガスとの混合ガス中に形成されたマイクロ波プラズ
    マに曝露し、前記シリコン酸化膜表面を改変する工程
    と、 前記改変されたシリコン酸化膜上にゲート電極を形成す
    る工程とを含むことを特徴とする半導体装置の製造方
    法。
  48. 【請求項４８】 前記マイクロ波プラズマは、前記シリ
    コン基板の表面において１０12ｃｍ-3以上の電子密度を
    有することを特徴とする請求項４７記載の半導体装置の
    製造方法。
  49. 【請求項４９】 前記マイクロ波プラズマは、前記シリ
    コン基板の表面において１０Ｖ以下のプラズマ電位を有
    することを特徴とする請求項４７または４８記載の半導
    体装置の製造方法。
  50. 【請求項５０】 前記窒素および水素を構成成分元素と
    して含むガスは、ＮＨ3ガスであることを特徴とする請
    求項４７〜４９のうち、いずれか一項記載の半導体装置
    の製造方法。
  51. 【請求項５１】 前記窒素および水素を構成成分元素と
    して含むガスは、Ｎ 2ガスとＨ2ガスの混合ガスよりなる
    ことを特徴とする請求項４７〜４９のうち、いずれか一
    項記載の半導体装置の製造方法。
  52. 【請求項５２】 前記シリコン表面の酸化は、前記シリ
    コン表面を、Ｋｒを主とする不活性ガスと酸素を構成元
    素として含むガスとの混合ガス中に形成されたマイクロ
    波プラズマに曝露する工程により実行されることを特徴
    とする請求項４７〜５１のうち、いずれか一項記載の半
    導体装置の製造方法。
  53. 【請求項５３】 前記シリコン酸化膜は、熱酸化により
    形成されることを特徴とする請求項４７〜５１のうち、
    いずれか一項記載の半導体装置の製造方法。
  54. 【請求項５４】 シリコン基板表面を、Ｋｒを主とする
    不活性ガスと窒素を構成元素として含むガスと酸素を構
    成成分元素として含むガスとの混合ガス中に形成された
    マイクロ波プラズマに曝露し、前記シリコン表面に酸窒
    化膜を形成する工程と、 前記酸窒化膜上にゲート電極を形成する工程とを特徴と
    する半導体装置の製造方法。
  55. 【請求項５５】 前記マイクロ波プラズマは、前記シリ
    コン基板上において１０12ｃｍ-3以上の電子密度を有す
    ることを特徴とする請求項５４記載の半導体装置の製造
    方法。
  56. 【請求項５６】 前記マイクロ波プラズマは、前記シリ
    コン基板上において１０Ｖ以下のプラズマ電位を有する
    ことを特徴とする請求項５４または５５記載の半導体装
    置の製造方法。
  57. 【請求項５７】 前記窒素を構成成分元素として含むガ
    スは、ＮＨ3ガスであり、前記酸素を構成成分元素とし
    て含むガスはＯ2ガスであることを特徴とする請求項５
    ４〜５６のうち、いずれか一項記載の半導体装置の製造
    方法。
  58. 【請求項５８】 前記不活性ガスと前記Ｏ2ガスと前記
    ＮＨ3ガスとは、９６．５：３：０．５の分圧比で供給
    されることを特徴とする請求項５７記載の半導体装置の
    製造方法。
  59. 【請求項５９】 前記シリコン表面をマイクロ波プラズ
    マに曝露する工程では、前記シリコン表面が原子状酸素
    Ｏ*および窒化水素ラジカルＮＨ*に曝露されることを特
    徴とする請求項５４〜５８のうち、いずれか一項記載の
    半導体装置の製造方法。
JP2001094246A 2000-12-28 2001-03-28 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 Expired - Fee Related JP5068402B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2001094246A JP5068402B2 (ja) 2000-12-28 2001-03-28 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US10/451,925 US7439121B2 (en) 2000-12-28 2001-12-27 Dielectric film and method of forming it, semiconductor device, non-volatile semiconductor memory device, and production method for semiconductor device
KR1020037008799A KR100711036B1 (ko) 2000-12-28 2001-12-27 유전체막 및 그 형성 방법, 반도체 장치, 불휘발성 반도체메모리 장치, 및 반도체 장치의 제조 방법
CNB01821536XA CN1291461C (zh) 2000-12-28 2001-12-27 电介质膜、半导体器件及它们的制造方法
EP01272910A EP1347507A4 (en) 2000-12-28 2001-12-27 DI-ELECTRIC FILM AND FORMING PROCESS, SEMICONDUCTOR DEVICE, SEMICONDUCTOR NON-VOLATILE M MOIRE DEVICE, AND PRODUCTION PROCESS FOR SEMICONDUCTOR DEVICE
PCT/JP2001/011596 WO2002054474A1 (en) 2000-12-28 2001-12-27 Dielectric film and method of forming it, semiconductor device, nonvolatile semiconductor memory device, and production method for semiconductor device
TW090132509A TW525217B (en) 2000-12-28 2001-12-27 Dielectric film and method of producing the same, semiconductor device nonvolatile semiconductor memory device, and method producing semiconductor device
US11/979,269 US7718484B2 (en) 2000-12-28 2007-10-31 Method of forming a dielectic film that contains silicon, oxygen and nitrogen and method of fabricating a semiconductor device that uses such a dielectric film

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000-402834 2000-12-28
JP2000402834 2000-12-28
JP2000402834 2000-12-28
JP2001094246A JP5068402B2 (ja) 2000-12-28 2001-03-28 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2002261097A true JP2002261097A (ja) 2002-09-13
JP5068402B2 JP5068402B2 (ja) 2012-11-07

Family

ID=26607205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001094246A Expired - Fee Related JP5068402B2 (ja) 2000-12-28 2001-03-28 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法

Country Status (7)

Country Link
US (2) US7439121B2 (ja)
EP (1) EP1347507A4 (ja)
JP (1) JP5068402B2 (ja)
KR (1) KR100711036B1 (ja)
CN (1) CN1291461C (ja)
TW (1) TW525217B (ja)
WO (1) WO2002054474A1 (ja)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004175927A (ja) * 2002-11-27 2004-06-24 Canon Inc 表面改質方法
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
WO2004112140A1 (ja) * 2003-06-12 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki ミキサ回路
WO2004112143A1 (ja) * 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki スイッチトキャパシタ回路及びその半導体集積回路
WO2004112141A1 (ja) * 2003-06-12 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機
WO2004112142A1 (ja) * 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki リミッタ回路及びその半導体集積回路
WO2004112144A1 (ja) * 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki Ｄｃアンプ及びその半導体集積回路
WO2005022624A1 (ja) * 2003-08-28 2005-03-10 National University Corporation Tokyo University Of Agriculture And Technology 絶縁膜形成方法
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
WO2006046634A1 (ja) * 2004-10-28 2006-05-04 Tokyo Electron Limited ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
JP2006287204A (ja) * 2005-03-08 2006-10-19 Nec Electronics Corp 不揮発性記憶素子の製造方法
JP2006332619A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7256145B2 (en) 2003-03-13 2007-08-14 Fujitsu Limited Manufacture of semiconductor device having insulation film of high dielectric constant
JP2007287857A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置
JP2008042189A (ja) * 2006-07-14 2008-02-21 Semiconductor Energy Lab Co Ltd 不揮発性メモリ
JP2008109128A (ja) * 2006-09-29 2008-05-08 Tokyo Electron Ltd シリコン酸化膜の形成方法
JP2008235876A (ja) * 2007-02-22 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
US7728379B2 (en) 2006-09-25 2010-06-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
US7750391B2 (en) 2006-03-31 2010-07-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2013012755A (ja) * 2006-05-26 2013-01-17 Semiconductor Energy Lab Co Ltd 半導体装置
TWI397153B (zh) * 2004-10-01 2013-05-21 Tokyo Electron Ltd Semiconductor memory device and manufacturing method thereof

Families Citing this family (419)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682913B1 (en) * 1999-02-03 2004-01-27 Institute For Drug Research Ltd. Microbial process for preparing pravastatin
KR100876927B1 (ko) * 2001-06-01 2009-01-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 열처리장치 및 열처리방법
TWI225668B (en) 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4320167B2 (ja) * 2002-12-12 2009-08-26 忠弘 大見 半導体素子及びシリコン酸化窒化膜の製造方法
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
WO2005024381A2 (en) * 2003-09-05 2005-03-17 Griffin Analytical Technologies, Inc. Analysis methods, analysis device waveform generation methods, analysis devices, and articles of manufacture
JP4458527B2 (ja) 2003-11-20 2010-04-28 セイコーエプソン株式会社 ゲート絶縁膜、半導体素子、電子デバイスおよび電子機器
US20070258861A1 (en) 2004-06-15 2007-11-08 Barket Dennis Jr Analytical Instruments, Assemblies, and Methods
JP4903373B2 (ja) * 2004-09-02 2012-03-28 ローム株式会社 半導体装置の製造方法
KR100695140B1 (ko) * 2005-02-12 2007-03-14 삼성전자주식회사 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법
DE112006001030T5 (de) 2005-04-25 2008-03-20 Griffin Analytical Technologies L.L.C., West Lafayette Analyseinstrumente, -Vorrichtungen und -Verfahren
JP4509864B2 (ja) * 2005-05-30 2010-07-21 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
EP1818989A3 (en) * 2006-02-10 2010-12-01 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device and manufacturing method thereof
US7376014B2 (en) * 2006-08-18 2008-05-20 Mammen Thomas Highly reliable NAND flash memory using five side enclosed floating gate storage elements
US7992424B1 (en) 2006-09-14 2011-08-09 Griffin Analytical Technologies, L.L.C. Analytical instrumentation and sample analysis methods
JP4855958B2 (ja) * 2007-01-25 2012-01-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR100875022B1 (ko) * 2007-01-29 2008-12-19 주식회사 풍산마이크로텍 플래시 메모리의 제조방법
US7791172B2 (en) * 2007-03-19 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP2012216631A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
WO2012169078A1 (ja) * 2011-06-07 2012-12-13 株式会社ユーテック 強誘電体膜、成膜方法及び強誘電体膜の製造方法
US9793148B2 (en) 2011-06-22 2017-10-17 Asm Japan K.K. Method for positioning wafers in multiple wafer transport
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US9054048B2 (en) 2011-07-05 2015-06-09 Applied Materials, Inc. NH3 containing plasma nitridation of a layer on a substrate
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
KR101906167B1 (ko) * 2011-10-27 2018-10-12 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9005539B2 (en) 2011-11-23 2015-04-14 Asm Ip Holding B.V. Chamber sealing member
FR2987682B1 (fr) * 2012-03-05 2014-11-21 Soitec Silicon On Insulator Procede de test d'une structure semi-conducteur sur isolant et application dudit test pour la fabrication d'une telle structure
US8946830B2 (en) 2012-04-04 2015-02-03 Asm Ip Holdings B.V. Metal oxide protective layer for a semiconductor device
US8728832B2 (en) * 2012-05-07 2014-05-20 Asm Ip Holdings B.V. Semiconductor device dielectric interface layer
TWI595219B (zh) * 2012-05-08 2017-08-11 Sony Corp Infrared conversion element, imaging device and imaging method
US8933375B2 (en) 2012-06-27 2015-01-13 Asm Ip Holding B.V. Susceptor heater and method of heating a substrate
US9499428B2 (en) * 2012-07-20 2016-11-22 Ferro Corporation Formation of glass-based seals using focused infrared radiation
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US9640416B2 (en) 2012-12-26 2017-05-02 Asm Ip Holding B.V. Single-and dual-chamber module-attachable wafer-handling chamber
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US8993054B2 (en) 2013-07-12 2015-03-31 Asm Ip Holding B.V. Method and system to reduce outgassing in a reaction chamber
US9018111B2 (en) 2013-07-22 2015-04-28 Asm Ip Holding B.V. Semiconductor reaction chamber with plasma capabilities
US9793115B2 (en) 2013-08-14 2017-10-17 Asm Ip Holding B.V. Structures and devices including germanium-tin films and methods of forming same
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
US9556516B2 (en) 2013-10-09 2017-01-31 ASM IP Holding B.V Method for forming Ti-containing film by PEALD using TDMAT or TDEAT
US10179947B2 (en) 2013-11-26 2019-01-15 Asm Ip Holding B.V. Method for forming conformal nitrided, oxidized, or carbonized dielectric film by atomic layer deposition
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US9447498B2 (en) 2014-03-18 2016-09-20 Asm Ip Holding B.V. Method for performing uniform processing in gas system-sharing multiple reaction chambers
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9543180B2 (en) 2014-08-01 2017-01-10 Asm Ip Holding B.V. Apparatus and method for transporting wafers between wafer carrier and process tool under vacuum
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US9576792B2 (en) * 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US9478415B2 (en) 2015-02-13 2016-10-25 Asm Ip Holding B.V. Method for forming film having low resistance and shallow junction depth
FR3033079B1 (fr) * 2015-02-19 2018-04-27 Ion Beam Services Procede de passivation d'un substrat et machine pour la mise en oeuvre de ce procede
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US9899291B2 (en) 2015-07-13 2018-02-20 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
US10087525B2 (en) 2015-08-04 2018-10-02 Asm Ip Holding B.V. Variable gap hard stop design
US9647114B2 (en) 2015-08-14 2017-05-09 Asm Ip Holding B.V. Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
US9711345B2 (en) 2015-08-25 2017-07-18 Asm Ip Holding B.V. Method for forming aluminum nitride-based film by PEALD
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US9909214B2 (en) 2015-10-15 2018-03-06 Asm Ip Holding B.V. Method for depositing dielectric film in trenches by PEALD
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US9455138B1 (en) 2015-11-10 2016-09-27 Asm Ip Holding B.V. Method for forming dielectric film in trenches by PEALD using H-containing gas
US9905420B2 (en) 2015-12-01 2018-02-27 Asm Ip Holding B.V. Methods of forming silicon germanium tin films and structures and devices including the films
US9607837B1 (en) 2015-12-21 2017-03-28 Asm Ip Holding B.V. Method for forming silicon oxide cap layer for solid state diffusion process
US9735024B2 (en) 2015-12-28 2017-08-15 Asm Ip Holding B.V. Method of atomic layer etching using functional group-containing fluorocarbon
US9627221B1 (en) 2015-12-28 2017-04-18 Asm Ip Holding B.V. Continuous process incorporating atomic layer etching
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US9754779B1 (en) 2016-02-19 2017-09-05 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
US10381226B2 (en) 2016-07-27 2019-08-13 Asm Ip Holding B.V. Method of processing substrate
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR102762543B1 (ko) 2016-12-14 2025-02-05 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
TWI815813B (zh) 2017-08-04 2023-09-21 荷蘭商Ａｓｍ智慧財產控股公司 用於分配反應腔內氣體的噴頭總成
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TWI785043B (zh) * 2017-09-12 2022-12-01 日商松下知識產權經營股份有限公司 電容元件、影像感測器、電容元件之製造方法及影像感測器之製造方法
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
US11639811B2 (en) 2017-11-27 2023-05-02 Asm Ip Holding B.V. Apparatus including a clean mini environment
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー．ブイ． バッチ炉で利用されるウェハカセットを収納するための収納装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
US11482412B2 (en) 2018-01-19 2022-10-25 Asm Ip Holding B.V. Method for depositing a gap-fill layer by plasma-assisted deposition
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
KR102600229B1 (ko) 2018-04-09 2023-11-10 에이에스엠 아이피 홀딩 비.브이. 기판 지지 장치, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
US12272527B2 (en) 2018-05-09 2025-04-08 Asm Ip Holding B.V. Apparatus for use with hydrogen radicals and method of using same
TWI816783B (zh) 2018-05-11 2023-10-01 荷蘭商Ａｓｍ 智慧財產控股公司 用於基板上形成摻雜金屬碳化物薄膜之方法及相關半導體元件結構
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR20210027265A (ko) 2018-06-27 2021-03-10 에이에스엠 아이피 홀딩 비.브이. 금속 함유 재료를 형성하기 위한 주기적 증착 방법 및 금속 함유 재료를 포함하는 막 및 구조체
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10497817B1 (en) 2018-07-09 2019-12-03 Wisconsin Alumni Research Foundation P-n diodes and p-n-p heterojunction bipolar transistors with diamond collectors and current tunneling layers
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
CN109148686B (zh) * 2018-08-24 2020-01-31 中国科学院化学研究所 基于有机晶体管的仿生适应型感受器及其制备方法与应用
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
CN110970344B (zh) 2018-10-01 2024-10-25 Asmip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR102748291B1 (ko) 2018-11-02 2024-12-31 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102792804B1 (ko) 2018-11-19 2025-04-14 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 표시 장치의 제조 방법
US10666353B1 (en) * 2018-11-20 2020-05-26 Juniper Networks, Inc. Normal incidence photodetector with self-test functionality
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI866480B (zh) 2019-01-17 2024-12-11 荷蘭商Ａｓｍ Ｉｐ 私人控股有限公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR102727227B1 (ko) 2019-01-22 2024-11-07 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
TWI838458B (zh) 2019-02-20 2024-04-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於3d nand應用中之插塞填充沉積之設備及方法
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP7603377B2 (ja) 2019-02-20 2024-12-20 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR102782593B1 (ko) 2019-03-08 2025-03-14 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200111868A (ko) 2019-03-19 2020-10-05 삼성디스플레이 주식회사 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR102809999B1 (ko) 2019-04-01 2025-05-19 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
US11447864B2 (en) 2019-04-19 2022-09-20 Asm Ip Holding B.V. Layer forming method and apparatus
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP7612342B2 (ja) 2019-05-16 2025-01-14 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
JP7598201B2 (ja) 2019-05-16 2024-12-11 エーエスエム・アイピー・ホールディング・ベー・フェー ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141002A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 배기 가스 분석을 포함한 기상 반응기 시스템을 사용하는 방법
KR20200141931A (ko) 2019-06-10 2020-12-21 에이에스엠 아이피 홀딩 비.브이. 석영 에피택셜 챔버를 세정하는 방법
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US12169361B2 (en) 2019-07-30 2024-12-17 Asm Ip Holding B.V. Substrate processing apparatus and method
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
KR20210018761A (ko) 2019-08-09 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 냉각 장치를 포함한 히터 어셈블리 및 이를 사용하는 방법
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR102806450B1 (ko) 2019-09-04 2025-05-12 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR102733104B1 (ko) 2019-09-05 2024-11-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理裝置
TWI846966B (zh) 2019-10-10 2024-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成光阻底層之方法及包括光阻底層之結構
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
US11450529B2 (en) 2019-11-26 2022-09-20 Asm Ip Holding B.V. Methods for selectively forming a target film on a substrate comprising a first dielectric surface and a second metallic surface
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693B (zh) 2019-11-29 2025-06-10 Asmip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN112992667A (zh) 2019-12-17 2021-06-18 Asm Ip私人控股有限公司 形成氮化钒层的方法和包括氮化钒层的结构
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 氣體供應總成以及閥板總成
JP7636892B2 (ja) 2020-01-06 2025-02-27 エーエスエム・アイピー・ホールディング・ベー・フェー チャネル付きリフトピン
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR20210093163A (ko) 2020-01-16 2021-07-27 에이에스엠 아이피 홀딩 비.브이. 고 종횡비 피처를 형성하는 방법
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202513845A (zh) 2020-02-03 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體裝置結構及其形成方法
KR20210100010A (ko) 2020-02-04 2021-08-13 에이에스엠 아이피 홀딩 비.브이. 대형 물품의 투과율 측정을 위한 방법 및 장치
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
KR20210103956A (ko) 2020-02-13 2021-08-24 에이에스엠 아이피 홀딩 비.브이. 수광 장치를 포함하는 기판 처리 장치 및 수광 장치의 교정 방법
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Ａｓｍ Ｉｐ控股公司 專用於零件清潔的系統
KR20210113043A (ko) 2020-03-04 2021-09-15 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 정렬 고정구
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
US12173404B2 (en) 2020-03-17 2024-12-24 Asm Ip Holding B.V. Method of depositing epitaxial material, structure formed using the method, and system for performing the method
KR102755229B1 (ko) 2020-04-02 2025-01-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
KR102719377B1 (ko) 2020-04-03 2024-10-17 에이에스엠 아이피 홀딩 비.브이. 배리어층 형성 방법 및 반도체 장치의 제조 방법
US11437241B2 (en) 2020-04-08 2022-09-06 Asm Ip Holding B.V. Apparatus and methods for selectively etching silicon oxide films
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210130646A (ko) 2020-04-21 2021-11-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 방법
TW202208671A (zh) 2020-04-24 2022-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括硼化釩及磷化釩層的結構之方法
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
KR20210132612A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐 화합물들을 안정화하기 위한 방법들 및 장치
CN113555279A (zh) 2020-04-24 2021-10-26 Asm Ip私人控股有限公司 形成含氮化钒的层的方法及包含其的结构
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
KR102783898B1 (ko) 2020-04-29 2025-03-18 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 半導體處理系統
KR102788543B1 (ko) 2020-05-13 2025-03-27 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102795476B1 (ko) 2020-05-21 2025-04-11 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR20210145079A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 기판을 처리하기 위한 플랜지 및 장치
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TWI876048B (zh) 2020-05-29 2025-03-11 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
KR20210156219A (ko) 2020-06-16 2021-12-24 에이에스엠 아이피 홀딩 비.브이. 붕소를 함유한 실리콘 게르마늄 층을 증착하는 방법
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TWI873359B (zh) 2020-06-30 2025-02-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TW202202649A (zh) 2020-07-08 2022-01-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
TWI864307B (zh) 2020-07-17 2024-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構、方法與系統
KR20220011092A (ko) 2020-07-20 2022-01-27 에이에스엠 아이피 홀딩 비.브이. 전이 금속층을 포함하는 구조체를 형성하기 위한 방법 및 시스템
TWI878570B (zh) 2020-07-20 2025-04-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
TW202219303A (zh) 2020-07-27 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 薄膜沉積製程
KR20220021863A (ko) 2020-08-14 2022-02-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
TW202228863A (zh) 2020-08-25 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 清潔基板的方法、選擇性沉積的方法、及反應器系統
TWI874701B (zh) 2020-08-26 2025-03-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成金屬氧化矽層及金屬氮氧化矽層的方法
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
TW202217045A (zh) 2020-09-10 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積間隙填充流體之方法及相關系統和裝置
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
KR20220036866A (ko) 2020-09-16 2022-03-23 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물 증착 방법
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
KR20220041751A (ko) 2020-09-25 2022-04-01 에이에스엠 아이피 홀딩 비.브이. 반도체 처리 방법
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220050048A (ko) 2020-10-15 2022-04-22 에이에스엠 아이피 홀딩 비.브이. 반도체 소자의 제조 방법, 및 ether-cat을 사용하는 기판 처리 장치
TW202217037A (zh) 2020-10-22 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 沉積釩金屬的方法、結構、裝置及沉積總成
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202229620A (zh) 2020-11-12 2022-08-01 特文特大學 沉積系統、用於控制反應條件之方法、沉積方法
TW202229795A (zh) 2020-11-23 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具注入器之基板處理設備
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체
US12255053B2 (en) 2020-12-10 2025-03-18 Asm Ip Holding B.V. Methods and systems for depositing a layer
TW202233884A (zh) 2020-12-14 2022-09-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成臨限電壓控制用之結構的方法
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202232639A (zh) 2020-12-18 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具有可旋轉台的晶圓處理設備
TW202242184A (zh) 2020-12-22 2022-11-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 前驅物膠囊、前驅物容器、氣相沉積總成、及將固態前驅物裝載至前驅物容器中之方法
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
TW202226899A (zh) 2020-12-22 2022-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 具匹配器的電漿處理裝置
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate
USD1060598S1 (en) 2021-12-03 2025-02-04 Asm Ip Holding B.V. Split showerhead cover

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036379A (ja) * 1989-05-31 1991-01-11 Nec Corp 化学気相成長装置
JPH06140392A (ja) * 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
JPH09213820A (ja) * 1996-02-01 1997-08-15 Hitachi Ltd 不揮発性半導体記憶装置の製造方法
JPH09331046A (ja) * 1996-06-13 1997-12-22 Ricoh Co Ltd 半導体記憶装置の製造方法
JPH11251294A (ja) * 1998-02-27 1999-09-17 Sony Corp 半導体装置の製造方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2001085427A (ja) * 1999-09-13 2001-03-30 Nec Corp 酸窒化膜およびその形成方法
JP2001291865A (ja) * 2000-04-10 2001-10-19 Sharp Corp 絶縁ゲート型トランジスタ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
JPH03212938A (ja) 1990-01-18 1991-09-18 Seiko Epson Corp シリコン窒化膜の形成方法
JP3288796B2 (ja) 1993-03-15 2002-06-04 株式会社東芝 半導体装置
JP3681525B2 (ja) * 1996-11-25 2005-08-10 松下電器産業株式会社 半導体装置の製造方法
EP0844668A3 (en) 1996-11-25 1999-02-03 Matsushita Electronics Corporation MOS structure of semiconductor device and method of manufacturing the same
US6184158B1 (en) 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
JP3222404B2 (ja) 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
JPH11279773A (ja) 1998-03-27 1999-10-12 Tomoo Ueno 成膜方法
JP2000091331A (ja) 1998-09-07 2000-03-31 Sony Corp 絶縁膜の作製方法および半導体装置の製造方法
US20010052323A1 (en) 1999-02-17 2001-12-20 Ellie Yieh Method and apparatus for forming material layers from atomic gasses
US6331459B1 (en) 1999-02-18 2001-12-18 Infineon Technologies Ag Use of dummy poly spacers and divot fill techniques for DT-aligned processing after STI formation for advanced deep trench capacitor DRAM
JP4119029B2 (ja) * 1999-03-10 2008-07-16 東京エレクトロン株式会社 半導体装置の製造方法
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
JP2000315790A (ja) 1999-04-30 2000-11-14 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6960537B2 (en) * 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH036379A (ja) * 1989-05-31 1991-01-11 Nec Corp 化学気相成長装置
JPH06140392A (ja) * 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
JPH09213820A (ja) * 1996-02-01 1997-08-15 Hitachi Ltd 不揮発性半導体記憶装置の製造方法
JPH09331046A (ja) * 1996-06-13 1997-12-22 Ricoh Co Ltd 半導体記憶装置の製造方法
JPH11251294A (ja) * 1998-02-27 1999-09-17 Sony Corp 半導体装置の製造方法
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2001085427A (ja) * 1999-09-13 2001-03-30 Nec Corp 酸窒化膜およびその形成方法
JP2001291865A (ja) * 2000-04-10 2001-10-19 Sharp Corp 絶縁ゲート型トランジスタ及びその製造方法

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560396B2 (en) 2002-03-29 2009-07-14 Tokyo Electron Limited Material for electronic device and process for producing the same
JPWO2003088345A1 (ja) * 2002-03-29 2005-08-25 東京エレクトロン株式会社 電子デバイス用材料およびその製造方法
JP2004175927A (ja) * 2002-11-27 2004-06-24 Canon Inc 表面改質方法
WO2004070816A1 (ja) * 2003-02-06 2004-08-19 Tokyo Electron Limited プラズマ処理方法，半導体基板及びプラズマ処理装置
KR100800639B1 (ko) * 2003-02-06 2008-02-01 동경 엘렉트론 주식회사 플라즈마 처리 방법, 반도체 기판 및 플라즈마 처리 장치
CN100429753C (zh) * 2003-02-06 2008-10-29 东京毅力科创株式会社 等离子体处理方法、半导体基板以及等离子体处理装置
US7807234B2 (en) 2003-02-06 2010-10-05 Tokyo Electron Limited Plasma processing method, plasma processing apparatus, and computer recording medium
US7256145B2 (en) 2003-03-13 2007-08-14 Fujitsu Limited Manufacture of semiconductor device having insulation film of high dielectric constant
WO2004112140A1 (ja) * 2003-06-12 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki ミキサ回路
WO2004112141A1 (ja) * 2003-06-12 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機
JP2005006127A (ja) * 2003-06-12 2005-01-06 Toyota Industries Corp ミキサ回路
WO2004112143A1 (ja) * 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki スイッチトキャパシタ回路及びその半導体集積回路
WO2004112144A1 (ja) * 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki Ｄｃアンプ及びその半導体集積回路
WO2004112142A1 (ja) * 2003-06-13 2004-12-23 Kabushiki Kaisha Toyota Jidoshokki リミッタ回路及びその半導体集積回路
WO2005022624A1 (ja) * 2003-08-28 2005-03-10 National University Corporation Tokyo University Of Agriculture And Technology 絶縁膜形成方法
JPWO2005022624A1 (ja) * 2003-08-28 2007-11-01 国立大学法人東京農工大学 絶縁膜形成方法
TWI397153B (zh) * 2004-10-01 2013-05-21 Tokyo Electron Ltd Semiconductor memory device and manufacturing method thereof
US7674722B2 (en) 2004-10-28 2010-03-09 Tokyo Electron Limited Method of forming gate insulating film, semiconductor device and computer recording medium
US7915177B2 (en) 2004-10-28 2011-03-29 Toyko Electron Limited Method of forming gate insulation film, semiconductor device, and computer recording medium
WO2006046634A1 (ja) * 2004-10-28 2006-05-04 Tokyo Electron Limited ゲート絶縁膜の形成方法，半導体装置及びコンピュータ記録媒体
JP2006287204A (ja) * 2005-03-08 2006-10-19 Nec Electronics Corp 不揮発性記憶素子の製造方法
JP2006332619A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7750391B2 (en) 2006-03-31 2010-07-06 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US8294190B2 (en) 2006-03-31 2012-10-23 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
JP2007287857A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置
JP2013012755A (ja) * 2006-05-26 2013-01-17 Semiconductor Energy Lab Co Ltd 半導体装置
US9231070B2 (en) 2006-05-26 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film
JP2008042189A (ja) * 2006-07-14 2008-02-21 Semiconductor Energy Lab Co Ltd 不揮発性メモリ
US7728379B2 (en) 2006-09-25 2010-06-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2008109128A (ja) * 2006-09-29 2008-05-08 Tokyo Electron Ltd シリコン酸化膜の形成方法
JP2008235876A (ja) * 2007-02-22 2008-10-02 Semiconductor Energy Lab Co Ltd 半導体装置
US8581260B2 (en) 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory

Also Published As

Publication number Publication date
KR20030067735A (ko) 2003-08-14
WO2002054474A1 (en) 2002-07-11
JP5068402B2 (ja) 2012-11-07
TW525217B (en) 2003-03-21
CN1484852A (zh) 2004-03-24
EP1347507A4 (en) 2005-09-07
CN1291461C (zh) 2006-12-20
US7439121B2 (en) 2008-10-21
EP1347507A1 (en) 2003-09-24
US20080277715A1 (en) 2008-11-13
KR100711036B1 (ko) 2007-04-24
US20040042307A1 (en) 2004-03-04
US7718484B2 (en) 2010-05-18

Similar Documents

Publication Publication Date Title
JP5068402B2 (ja) 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP4713752B2 (ja) 半導体装置およびその製造方法
JP5479437B2 (ja) シリコン酸化膜の形成方法、シリコン窒化膜の形成方法、シリコン酸窒化膜の形成方法
JP2004153037A (ja) 半導体装置の製造方法
HK1055014A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20040414

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees