[go: up one dir, main page]

KR100695140B1 - 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 - Google Patents

실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR100695140B1
KR100695140B1 KR1020050011733A KR20050011733A KR100695140B1 KR 100695140 B1 KR100695140 B1 KR 100695140B1 KR 1020050011733 A KR1020050011733 A KR 1020050011733A KR 20050011733 A KR20050011733 A KR 20050011733A KR 100695140 B1 KR100695140 B1 KR 100695140B1
Authority
KR
South Korea
Prior art keywords
silicon
oxide film
memory device
silicon rich
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020050011733A
Other languages
English (en)
Other versions
KR20060091020A (ko
Inventor
차영관
유인경
정수환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050011733A priority Critical patent/KR100695140B1/ko
Priority to US11/350,867 priority patent/US20060180845A1/en
Priority to CNA2006100042419A priority patent/CN1828945A/zh
Priority to JP2006035850A priority patent/JP2006222434A/ja
Publication of KR20060091020A publication Critical patent/KR20060091020A/ko
Application granted granted Critical
Publication of KR100695140B1 publication Critical patent/KR100695140B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/681—Floating-gate IGFETs having only two programming levels
    • H10D30/682—Floating-gate IGFETs having only two programming levels programmed by injection of carriers through a conductive insulator, e.g. Poole-Frankel conduction
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
    • H10D30/6893—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode wherein the floating gate has multiple non-connected parts, e.g. multi-particle floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/035—Manufacture or treatment of data-storage electrodes comprising conductor-insulator-conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/031—Manufacture or treatment of data-storage electrodes
    • H10D64/037—Manufacture or treatment of data-storage electrodes comprising charge-trapping insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 실리콘의 함유량을 증가시킨 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법에 관한 것이다. 반도체 기판, 상기 기판에 형성된 소스 및 드레인 영역 및 상기 소스 및 드레인 영역과 접촉하며 상기 반도체 기판 상에 형성된 게이트 구조체를 포함하는 반도체 메모리 소자에 있어서, 상기 게이트 구조체는, 터널링 장벽층, 플로팅 게이트 및 게이트 전극층을 포함하며, 상기 플로팅 게이트는 SiO2 보다 높은 실리콘의 함유량을 지닌 실리콘 산화막을 포함한다.

Description

실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법{Method of Manufacturing for Memory Device comprising Silicon Rich Silicon Oxide Layer}
도 1은 종래 기술에 의한 일반적인 플래쉬 메모리를 나타낸 단면도이다.
도 2는 본 발명의 실시예에 의한 실리콘 리치 산화막을 포함하는 메모리 소자의 구조를 나타낸 단면도이다.
도 3a 내지 도 3e는 본 발명의 실시예에 의한 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법을 나타낸 단면도이다.
도 4는 본 발명의 실시예에 의해 제조한 실리콘 리치 산화막을 형성한 뒤 촬영한 TEM 사진을 나타낸 도면이다.
도 5a는 본 발명의 실시예에 의해 제조한 실리콘 리치 산화막을 포함하는 MOS 캐패시터 구조에서의 C-V 곡선을 나타낸 그래프이다.
도 5b는 본 발명의 실시예에 의해 제조한 실리콘 리치 산화막을 포함하는 메모리 소자에 대해 섭씨 250도에서의 리텐션 특성을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10, 20... 반도체 기판 11a, 21a... 제 1불순물 영역
11b, 21b... 제 2불순물 영역 12... 터널링 산화층
13... 플로팅 게이트 14... 블로킹 산화층
15, 24... 콘츄롤 게이트 22... 터널링 산화층
22... 터널링 산화층 23... 실리콘 리치 산화막
본 발명은 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법에 관한 것으로, 보다 상세하게는 메모리 소자의 터널링 산화층을 에너지 밴드 갭이 차이가 나는 유전체층들의 다층 구조로 형성한 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
일반적으로 반도체 메모리 소자는 크게 휘발성 메모리 소자와 비휘발성 메모리 소자로 분류할 수 있다. 휘발성 메모리(volatile memory)는 DRAM(dynamic random access memory) 또는 SRAM(static random access memory) 등이 있으며, 전원을 인가하는 경우 데이타의 입출력이 가능하지만, 전원을 제거하면 데이타가 사라지는 특징을 지닌다. 반면 비휘발성 메모리(non-volatile memory)는 전원을 제거해도 데이타가 사라지지 않고 보존되는 것으로, 대표적으로 플래쉬 메모리 소자를 들 수 있다.
도 1에는 종래 기술에 의한 비휘발성 메모리 소자의 일반적인 구조를 나타낸 것으로, 플로팅 게이트 형태의 플래쉬 메모리(floating gate type flash memory) 구조이다.
도 1을 참조하면, 반도체 기판(10)에 불순물(dopant)로 도핑된 제 1불순물 영역(11a) 및 제 2불순물 영역(11b)형성되어 있다. 제 1불순물 영역(11a) 및 제 2불순물 영역(11b) 사이의 반도체 기판(10)에는 채널 영역이 형성된다. 제 1불순물 영역(11a) 및 제 2불순물 영역(11b)과 접촉하는 채널 영역 상에는 게이트 구조체가 형성되어 있다. 게이트 구조체는 터널링 산화층(12), 플로팅 게이트(13), 블로킹 산화층(14) 및 전도성 물질로 형성된 게이트 전극층(15)이 순차적으로 형성된 구조를 지닌다. 통상 터널링 산화층(12)은 유전물질, 예를 들어 실리콘 산화막으로 형성되며, 플로팅 게이트(13)는 예를 들어, 폴리-실리콘 등으로 형성된다.
도 1과 같은 종래 기술에 의한 비휘발성 메모리 소자와 같이 플로팅 게이트(13)를 형성하는 방법은 전하 저장을 위한 차지 트랩(charge trap) 영역인 트랩 사이트(trap site)를 보유하기 위하여 폴리 실리콘 또는 실리콘 질화물(Si3N4)을 사용하거나 실리콘 나노 도트를 형성시켜야 한다. 그러나 이와 같은 구조로 메모리 소자를 제조하기 위해서는 고온의 열처리 공정이 진행되어야 하는 단점이 있다. 특히 소노스 메모리 소자의 경우, 트랩 사이트의 밴드 갭 분포가 고르지 못하기 때문에 터널링 산화층(12)의 두께를 3nm 이하로 감소시키기 어려운 단점이 있다. 그리고, 터널링 산화층(12)이 두꺼워지면 리텐션 특성은 향상되나 데이타를 쓰고 읽는 과정에서 인가하는 전압에 의해 터널링 산화층(12) 내부에 자연적으로 발생하는 트랩 사이트들로 인하여 데이타의 쓰기(programing)/지우기(erasing) 특성이 나빠지는 문제점이 있다.
본 발명은 상기 종래 기술의 문제점을 해결하기 위한 것으로, 종래의 비휘발성 메모리 소자의 구조를 개선하여 데이타의 보유 특성, 데이타 기록 및 소거 속도를 향상시킨 비휘발성 반도체 메모리 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
본 발명에서는 (가) 상기 반도체 기판 상에 게이트 구조체로 터널링 산화층 및 상기 터널링 산화층 상에 투입량의 비가 1.43:1 내지 1.57:1인 실렌(SiH4) 가스 및 산소(O2) 가스를 주입하여 SiO2보다 높은 실리콘 조성을 지닌 실리콘 산화막을 포함하는 플로팅 게이트를 형성시키는 단계;
(나) 상기 게이트 구조체의 양측부를 식각하여 상기 반도체 기판의 양측 표면을 노출시키는 단계; 및
(다) 상기 노출된 반도체 기판의 양측 표면에 도펀트를 도핑하여 소스 및 드레인을 형성시키는 단계;를 포함하는 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법을 제공한다.
이하, 도면을 참조하여 본 발명의 실시예에 의한 실리콘의 함유량을 증가시킨 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법에 대해 보다 상세히 설명하고자 한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
도 2는 본 발명의 실시예에 의한 실리콘 리치 산화막을 포함하는 메모리 소자의 구조를 나타낸 단면도이다. 도 2를 참조하면, 반도체 기판(20) 상에 제 1불순물 영역(21a) 및 제 2불순물 영역(21b)이 형성되어 있으며, 제 1불순물 영역(21a) 및 제 2불순물 영역(21b)과 접촉하는 반도체 기판(20)에는 게이트 구조체가 형성되어 있다. 게이트 구조체는 터널링 산화층(22), 실리콘 리치 산화막(23) 및 콘츄롤 게이트(24)를 포함하는 구조이다.
여기서, 반도체 기판(20)은 통상적으로 반도체 메모리 소자 제조 공정에 사용되는 기판이면 제한 없이 사용할 수 있다. 터널링 산화층(22)은 SiO2 등을 사용하여 형성시킨다. 본 발명의 특징부인 실리콘 리치 산화막(23)은 SiOx의 화학식을 지닌 물질로 형성된 것이며, 이때 x는 1.0 내지 1.6의 범위를 지닌 것이 바람직하다. 즉, 실리콘 리치 산화막(23)은 그 하부의 터널링 산화층(22)에 비해 높은 실리콘 조성비를 지지닌 것이다. 콘츄롤 게이트(24)는 종래의 플레쉬 메모리 제조 공정에 사용되는 전도성 물질이면 제한 없이 이용 가능하다.
이하, 본 발명의 실시예에 의한 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법에 대해 상세히 살펴보도록 한다. 도 3a 내지 도 3e는 본 발명의 실시예에 의한 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법을 공정 순서별로 나타낸 도면이다.
도 3a를 참조하면, 반도체 기판(20)을 마련한다. 여기서 반도체 기판(20)은 통상 반도체 메모리 소자의 제조 공정에 사용되는 것이면 제한 없이 이용할 수 있으며, 일반적으로 실리콘 기판을 많이 사용한다.
다음으로 도 3b를 참조하면, 반도체 기판(20) 상에 터널링 산화층(22) 물질을 도포한다. 터널링 산화층(22)은 통상적으로 사용되는 실리콘 산화물(SiO2)로 형 성시킨다. 여기서 터널링 산화층(22)의 두께는 일반적인 플레쉬 메모리에서 한계로 지적되던 3nm 이하의 두께 범위로도 형성시킬 수 있다.
다음으로 도 3c를 참조하면, 터널링 산화층(22) 상부에 실리콘 리치 산화막(23) 물질을 도포한다. 이때, 실리콘 리치 산화막(23)을 증착하기 위해 반응 챔버 내에 실렌 가스(SiH4) 및 산소(O2) 가스의 공급 유량 비를 1.43 내지 1.57의 범위로 조절하는 것이 바람직하다. 예를 들어, 실렌 가스의 투입 유량을 1.0sccm으로, 산소 가스의 투입 유량을 0.7sccm으로 제어하여 실리콘 리치 산화막(23)을 증착한다. 여기서, 본 발명에 의한 실리콘 리치 산화막(23)을 포함하는 메모리 소자의 제조 공정에서는 종래의 일반적인 메모리 소자의 제조 공정 장비를 그대로 사용하여 제조하는 장점이 있다. 그 이유는 실리콘 리치 산화막(23)의 경우 그 하부의 터널링 산화층(22)과 형성 물질 자체에 차이가 없으며, 다만 챔버 내에 투입되는 공급 가스의 유량비만 조절하여 형성시킬 수 있기 때문이다.
다음으로 도 3d를 참조하면, 실리콘 리치 산화막(23) 상에 콘츄롤 게이트(24)를 형성시킨다. 콘츄롤 게이트(24)는 종래에 통상적으로 사용하던 전도성 물질을 도포하여 형성시킬 수 있다.
다음으로 도 3e를 참조하면, 식각 공정에 의하여 터널링 산화층(22), 실리콘 리칭 산화막(23) 및 콘츄롤 게이트(24)의 양측부를 제거하여 반도체 기판(20)의 양측상부 표면이 노출되도록 한다.
그리고, 도 3f를 참조하면, 노출된 반도체 기판(20)의 양측상부에 불순물을 도핑하고 도핑된 불순물을 활성화시키기 위하여 열처리를 실시하여 메모리 소자를 완성시킨다.
도 4는 상술한 바와 같은 실리콘 리치 산화물을 포함하는 메모리 소자의 제조 방법에 의해 제조한 박막에 대해 TEM으로 촬영한 사진을 나타낸 도면이다. 도 4를 참조하면 사진에서 SRSO(Silicon Rich Silicon Oxide)로 표시된 영역이 약 4nm 두께로 형성시킨 실리콘 리치 산화막(23)이며, 그 하부의 Tox로 표시된 영역이 약 2nm 두께의 SiO2로 형성시킨 터널링 산화층(22)이다. 만일 실리콘 dot이 형성된 경우에는 SRSO 영역이 일정 부분만 구별되게 나타나겠지만, 도 4에서의 SRSO 영역은 전체적으로 단일성 막으로 균일하게 형성된 것을 확인할 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 의한 실리콘 리치 실리콘 산화막을 포함하는 메모리 소자의 메모리 특성을 측정하여 나타낸 그래프이다.
도 5a를 참조하면, 인가 전압에 대한 캐패시턴스 특성을 나타내었으며, 전압을 변화시키는 경우, -4V 부분을 중심으로 양쪽으로 윈도우 영역을 형성하는 것을 확인할 수 있다. 결과적으로 실리콘 리치 산화막(23) 내에 차지 트랩 사이트가 형성된 것을 확인할 수 있다.
도 5b는 본 발명의 실시예에 의해 형성시킨 실리콘 리치 실리콘 산화막을 포함하는 캐패시터 구조에 대해 10V 및 -10V해서 차지를 주입한 뒤 섭씨 250도에서 2시간 열처리를 한 뒤, 플랫 밴드 전압(Flat Band Voltage) 변화를 측정한 그래프이다. 통상적으로 섭씨 250도에서 2시간 열처리를 하는 경우 상온(Room Temperature) 에서 10년 간의 리텐션 특성을 나타내는 것으로 알려져 있다. 도 5b를 참조하면, 섭씨 250도에서 2시간 열쳐리를 한 경우에도 4V 이상의 플랫 밴드 전압차를 유지하고 있으며 결과적으로 리텐션 특성이 크게 향상된 것을 확인할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 따라서, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 의하면, 반도체 메모리 소자의 플로팅 게이트로 통상의 실리콘 산화막(SiO2)보다 높은 실리콘 함유량을 지닌 실리콘 산화막을 플로팅 게이트로 사용함으로써, 플로팅 게이트가 전체적으로 균일한 조성을 지니면서 차지 트랩 사이트를 포함하는 것을 확인할 수 있으며, 플로팅 게이트 하부의 터널링 산화층의 두께 범위를 3nm 이하로 형성 시킬 수 있다. 또한, 메모리 소자로서의 리텐션 특성이 우수한 장점이 있다. 제조 공정 측면에서 종래 메모리 소자를 제조하는 설비를 그대로 이용하여 형성시킬 수 있으므로 공정이 용이하며 실리콘 닷을 형성시키기 위한 장시간의 고온 열쳐리 공정이 필요없는 장점이 있다. .

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. (가) 반도체 기판 상에 게이트 구조체로 터널링 산화층 및 상기 터널링 산화층 상에 투입량의 비가 1.43:1 내지 1.57:1인 실렌(SiH4) 가스 및 산소(O2) 가스를 주입하여 SiO2보다 높은 실리콘 조성을 지닌 실리콘 산화막을 포함하는 플로팅 게이트를 형성시키는 단계;
    (나) 상기 게이트 구조체의 양측부를 식각하여 상기 반도체 기판의 양측 표면을 노출시키는 단계; 및
    (다) 상기 노출된 반도체 기판의 양측 표면에 도펀트를 도핑하여 소스 및 드레인을 형성시키는 단계;를 포함하는 것을 특징으로 하는 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법.
  6. 삭제
  7. 삭제
  8. 제 5항에 있어서,
    상기 플로팅 게이트는 SiOx(1.0 < x < 1.6)을 포함하는 것을 특징으로 하는 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법.
  9. 제 5항 또는 제 8항 중 어느 한 항에 있어서,
    상기 게이트 구조체는 터널링 산화층, 플로팅 게이트 및 콘츄롤 게이트를 포함하는 것을 특징으로 하는 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법.
KR1020050011733A 2005-02-12 2005-02-12 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법 Expired - Fee Related KR100695140B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050011733A KR100695140B1 (ko) 2005-02-12 2005-02-12 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법
US11/350,867 US20060180845A1 (en) 2005-02-12 2006-02-10 Memory device with silicon rich silicon oxide layer and method of manufacturing the same
CNA2006100042419A CN1828945A (zh) 2005-02-12 2006-02-13 具有富硅氧化硅层的存储器件及其制造方法
JP2006035850A JP2006222434A (ja) 2005-02-12 2006-02-13 シリコンリッチ酸化ケイ素膜を備えるメモリ素子の構造及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050011733A KR100695140B1 (ko) 2005-02-12 2005-02-12 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20060091020A KR20060091020A (ko) 2006-08-17
KR100695140B1 true KR100695140B1 (ko) 2007-03-14

Family

ID=36814795

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011733A Expired - Fee Related KR100695140B1 (ko) 2005-02-12 2005-02-12 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법

Country Status (4)

Country Link
US (1) US20060180845A1 (ko)
JP (1) JP2006222434A (ko)
KR (1) KR100695140B1 (ko)
CN (1) CN1828945A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008182035A (ja) * 2007-01-24 2008-08-07 Toshiba Corp 半導体記憶装置およびその製造方法
US9794141B2 (en) 2013-03-14 2017-10-17 Arista Networks, Inc. System and method for determining a cause of network congestion

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58219748A (ja) * 1982-06-15 1983-12-21 Toshiba Corp 半導体装置
US5557122A (en) * 1995-05-12 1996-09-17 Alliance Semiconductors Corporation Semiconductor electrode having improved grain structure and oxide growth properties
US5837585A (en) * 1996-07-23 1998-11-17 Vanguard International Semiconductor Corporation Method of fabricating flash memory cell
JP2001085545A (ja) * 1999-09-16 2001-03-30 Sony Corp メモリ素子の製造方法
JP2002184873A (ja) * 2000-10-03 2002-06-28 Sony Corp 不揮発性半導体記憶装置及びその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
TW594939B (en) * 2003-06-26 2004-06-21 Nanya Technology Corp Read-only memory cell and a production method thereof
DE10340202A1 (de) * 2003-08-28 2005-04-14 IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik Herstellungsverfahren für ein Halbleiterbauelement mit Praseodymoxid-Dielektrikum
US7176105B2 (en) * 2004-06-01 2007-02-13 Applied Materials, Inc. Dielectric gap fill with oxide selectively deposited over silicon liner
JP4928773B2 (ja) * 2004-12-10 2012-05-09 株式会社東芝 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
미국 특허공보 제3649884호 *

Also Published As

Publication number Publication date
KR20060091020A (ko) 2006-08-17
JP2006222434A (ja) 2006-08-24
CN1828945A (zh) 2006-09-06
US20060180845A1 (en) 2006-08-17

Similar Documents

Publication Publication Date Title
US7402492B2 (en) Method of manufacturing a memory device having improved erasing characteristics
KR100688521B1 (ko) 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
US8125012B2 (en) Non-volatile memory device with a silicon nitride charge holding film having an excess of silicon
US8254175B2 (en) Semiconductor device and method of manufacturing the same
KR101033221B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
CN100517722C (zh) 闪存器件及其制造方法
US20080246077A1 (en) Method of fabricating semiconductor memory device and semiconductor memory device fabricated by the method
EP2166571A1 (en) Memory device and its reading method
US6893920B2 (en) Method for forming a protective buffer layer for high temperature oxide processing
JP2002261175A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100695140B1 (ko) 실리콘 리치 산화막을 포함하는 메모리 소자의 제조 방법
KR100636022B1 (ko) 반도체 장치의 박막 형성 방법 및 이를 이용한 불휘발성메모리 장치의 제조 방법.
JP3998403B2 (ja) 半導体装置及びその製造方法
KR20080041478A (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR100722776B1 (ko) 원자층 증착 공정을 이용한 실리콘 리치 나노-크리스탈구조물의 형성 방법 및 이를 이용한 불휘발성 반도체장치의 제조 방법
US6620705B1 (en) Nitriding pretreatment of ONO nitride for oxide deposition
KR100953035B1 (ko) 비휘발성 메모리 소자 및 그의 제조 방법
KR100771802B1 (ko) 플래쉬 메모리 소자의 플로팅 게이트 형성 방법
KR20060095819A (ko) 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법
KR100996292B1 (ko) ＡｌＯ－이온 주입에 의해 Ａｌ２Ｏ３에 형성한 트랩을 전하 저장준위로 이용한 비휘발성 메모리소자 및 그 제조방법
KR101149572B1 (ko) 스태거 터널 배리어를 가지는 비휘발성 메모리 소자
KR101104090B1 (ko) 전하저장 소자 및 그의 제조방법
KR100274352B1 (ko) 플래쉬메모리셀제조방법
KR100573273B1 (ko) 반도체 소자의 제조방법
Misra Novel floating gate materials for flash memory

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050212

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060425

Patent event code: PE09021S01D

AMND Amendment
PG1501 Laying open of application
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20061026

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20060425

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20061127

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20061026

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20070111

Appeal identifier: 2006101010456

Request date: 20061127

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20061227

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20061127

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20060725

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20070111

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20070108

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070308

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070309

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100216

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110302

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120229

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130228

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140228

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140228

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20160209