[go: up one dir, main page]

JP2004175927A - 表面改質方法 - Google Patents

表面改質方法 Download PDF

Info

Publication number
JP2004175927A
JP2004175927A JP2002343855A JP2002343855A JP2004175927A JP 2004175927 A JP2004175927 A JP 2004175927A JP 2002343855 A JP2002343855 A JP 2002343855A JP 2002343855 A JP2002343855 A JP 2002343855A JP 2004175927 A JP2004175927 A JP 2004175927A
Authority
JP
Japan
Prior art keywords
substrate
plasma
plasma processing
processing chamber
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002343855A
Other languages
English (en)
Other versions
JP2004175927A5 (ja
Inventor
Hideo Kitagawa
英夫 北川
Shinzo Uchiyama
信三 内山
Nobumasa Suzuki
信昌 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2002343855A priority Critical patent/JP2004175927A/ja
Priority to US10/701,431 priority patent/US6916678B2/en
Priority to TW092132610A priority patent/TWI229384B/zh
Priority to CNB2003101154865A priority patent/CN1275295C/zh
Publication of JP2004175927A publication Critical patent/JP2004175927A/ja
Publication of JP2004175927A5 publication Critical patent/JP2004175927A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

【課題】シリコン酸化膜とシリコン基板界面の窒素濃度を十分小さくし、かつ、シリコン酸化膜中の窒素濃度を高め、ダメージを減らした高品位のシリコン酸窒化膜を、短い処理時間で生成する表面改質方法を提供する。
【解決手段】被処理基体の表面をプラズマにより改質する方法において、被処理基体を、２００℃以上４００℃未満の温度に調節する工程と、プラズマ処理室内に窒素原子を含むガス又は窒素原子を含むガスと希ガスの混合ガスを導入する工程と、前記プラズマ処理室内の圧力を１３．３Ｐａ以上に調節する工程と、前記プラズマ処理室内にプラズマを生成する工程と、前記プラズマ中のイオンを１０ｅＶ以下で前記被処理基体に入射させる工程とを有することを特徴とする。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、一般には、半導体製造方法に係り、特に、マイクロ波表面波プラズマにより、被処理基体を、高品位に、高速で、改質する方法に関する。本発明は、例えば、シリコン酸窒化膜を形成するのに好適である。
【０００２】
【従来の技術】
近年、半導体装置の微細化に伴い、厚さ３ｎｍ以下のゲート絶縁膜に、シリコン酸窒化膜が使用されている。シリコン酸窒化膜は、高比誘電率であり、リーク電流抑制効果やゲート電極からのボロン拡散防止効果を有し、その優れた特性により注目されている。
【０００３】
シリコン酸窒化膜の製造方法は、最初にシリコン熱酸化膜を成膜した後で窒素を導入する方法と、シリコン基板上に直接ＣＶＤ（化学気相成長）法によりシリコン酸窒化膜を成膜する方法があるが、シリコン基板との界面の電気的特性の観点から、前者が有力である。また、シリコン酸化膜を窒化処理する方法に、熱処理と、プラズマ処理等が検討されている。
【０００４】
熱処理によるシリコン酸窒化膜製法では、例えば、一酸化窒素ガス雰囲気中で、数時間、ウエハを加熱する方法が提案されており（例えば、非特許文献１）、この方式はシリコン酸化膜を熱窒化するものである。熱窒化には８００℃から１０００℃という高温が必要であるため、窒素はシリコン酸化膜中を容易に移動し、シリコン酸化膜とシリコンの界面に到達する。シリコン酸化膜とシリコンでは拡散のしやすさが異なるため、窒素は、シリコン酸化膜とシリコンの界面に蓄積する。よって、熱窒化によるシリコン酸化膜中の深さ方向窒素濃度分布は、シリコンとシリコン酸化膜の界面に局在する。また熱処理によるシリコン酸窒化膜製法の別の例としては、ＮＨ３を用いた窒化方法が開示されている（例えば、特許文献１）。
【０００５】
プラズマ処理によるシリコン酸窒化膜製法では、リモートプラズマを用いて窒素プラズマのうち窒素イオンを十分減らし、窒素活性種のみをウエハに輸送し、シリコン酸化膜を窒化するといった方法が提案されている（例えば、非特許文献２）。この方式は、反応性の高い中性活性種を利用することにより、比較的低い４００℃程度の温度でシリコン酸化膜を窒化することができる。反応容器を高圧に保ったり、プラズマ発生部とウエハを大きく離したりし、プラズマ中の窒素イオンを減じ窒素活性種のみを利用している。リモートプラズマ処理によるシリコン酸化膜中の深さ方向窒素濃度分布は、表面ほど大きく、シリコンとシリコン酸化膜の界面で小さくすることができる。
【０００６】
また、プラズマからのイオンを用いた窒化の方法も知られている（例えば、特許文献２）。この方法は、５０ｅＶ以下のエネルギーでイオンを入射させ、イオンエネルギーに依存した深さにピークを持つような、窒素の深さ方向濃度分布が得られている。
【０００７】
【特許文献１】
特開平６−１４０３９２号公報
【特許文献２】
特開平１０−１７３１８７号公報
【非特許文献１】
第６２回応用物理学会学術講演会講演予稿集、Ｎｏ．２、６３０頁
【非特許文献２】
第６２回応用物理学会学術講演会講演予稿集、Ｎｏ．２、６３１頁
【０００８】
【発明が解決しようとする課題】
これら従来のシリコン酸化膜の窒化方法には、幾つか問題点があり、極薄酸化膜に対しては実用に至っていない。
【０００９】
例えば、熱窒化処理においては、シリコン酸化膜とシリコンの界面の窒素濃度が高いため、トランジスタのチャネルの移動度が低下する等の素子特性悪化が発生する。また、シリコン酸化膜表面の窒素濃度が低いため、ゲート電極のホウ素がシリコン酸化膜中に拡散して、リーク電流の増大等の問題を引き起こす。
【００１０】
リモートプラズマ処理においては、プラズマ中の窒素イオンと一緒に必要な窒素の中性活性種も減るため、十分な窒素の中性活性種を得られず、処理時間が非常に長い。また、シリコン酸化膜中の深さ方向窒素濃度分布は、深さに伴い急減するので、窒素面密度を高めることが難しい。更に十分な量の窒素を導入しようとすると、高温にする必要があり、窒素が深くまで拡散してしまうため、高濃度で浅い窒化層の形成ができない。
【００１１】
イオンによる窒化では、低圧力、低温で処理を行うと、シリコン熱酸化膜中にダメージが残留し、リーク電流やボロン拡散阻止性能が劣化する。ダメージは高温で回復するが、高温処理で窒素が拡散し、浅い窒化層の形成ができない。また、数十ｅＶという高いエネルギーでイオンを打ち込むと、深い位置までイオンが注入されてしまうため、３ｎｍ以下という極薄酸化膜の窒化には対応することができなかった。
【００１２】
本発明は、これら従来技術の問題点を解決すべく、シリコン酸化膜とシリコン基板界面の窒素濃度を十分小さくし、かつ、シリコン酸化膜中の窒素濃度を高め、ダメージを減らした高品位のシリコン酸窒化膜を、短い処理時間で生成する表面改質方法を提供することを例示的な目的とする。
【００１３】
【課題を解決するための手段】
本発明の一側面としての表面改質方法は、被処理基体の表面をプラズマにより改質する方法において、被処理基体を、２００℃以上４００℃未満の温度に調節する工程と、プラズマ処理室内に窒素原子を含むガス又は窒素原子を含むガスと希ガスの混合ガスを導入する工程と、前記プラズマ処理室内の圧力を１３．３Ｐａ以上に調節する工程と、前記プラズマ処理室内にプラズマを生成する工程と、前記プラズマ中のイオンを１０ｅＶ以下で前記被処理基体に入射させる工程とを有することを特徴とする。
【００１４】
【発明の実施の形態】
本発明の一実施形態のマイクロ波表面波干渉プラズマ処理装置を、図１を参照して詳細に説明する。図１において、１はプラズマ処理室、２は被処理基体、３は被処理基体２を保持する被処理基体載置台、４はヒーター、５は処理用ガス導入手段、６は排気口、８はマイクロ波をプラズマ処理室１に導入するためのスロット付無終端環状導波管、１１は無終端環状導波管８にマイクロ波管内波長の１／２又は１／４毎に設けられたスロット、７はプラズマ処理室１内にマイクロ波を導入する誘電体窓、１０は無終端環状導波管８に内蔵された冷却水路である。プラズマ処理室１内壁、誘電体窓７は、被処理基体２への金属コンタミのおそれのない石英である。被処理基体載置台３は、内蔵ヒーター４熱伝導と金属コンタミを考慮し、窒化アルミニウムを主成分としたセラミックである。
【００１５】
プラズマ処理においては、冷却水路１０に冷却水を流し、無終端環状導波管８を室温に冷却する。また、被処理基体載置台３をヒーター４により加熱する。表面に厚さ３ｎｍ以下の極薄シリコン酸化膜の付いた被処理基体２を被処理基体載置台３に搬送して載置する。被処理基体２の搬送は、不図示のロードロック室を用いて真空中で行ってもよいし、大気圧下で窒素又は不活性ガスの雰囲気中で行ってもよい。
【００１６】
次に、当業界で周知の圧力調整弁２５ａや真空ポンプ（例えば、樫山製作所製）２５ｂを有する排気系２５を介してプラズマ処理室１内を真空排気する。プラズマ処理室１内の圧力は、制御部２１が、真空ポンプ２５ｂを運転しながら、処理室１の圧力を検出する圧力センサー２４が所定の値になるように、処理室１の圧力を弁の開き具合で調整する圧力調整弁２５ａ（例えば、ＶＡＴ製の圧力調整機能付きゲートバルブやＭＫＳ製排気スロットバルブ）を制御することによって調節することができる。
【００１７】
続いて、窒素を含有するガス（例えば、Ｎ２、ＮＯ，ＮＯ２、ＮＨ３、Ｎ２Ｈ４）或いは窒素を含有するガスと希ガス（例えば、Ｈｅ、Ｎｅ、Ａｒ、Ｘｅ、Ｋｒ）の混合ガスを、処理用ガス導入手段５を介してプラズマ処理室１に導入する。処理ガス導入手段５は、ガス源、供給路に加えて、図８に示すように、当業界で周知の流量調節バルブなどを有しており、所望の流量を処理室１に導入することができる。即ち、希ガスや窒素ガスの流量は、制御部２１に接続され、ガスの質量流量を調整するマスフローコントローラ（例えば、ＭＫＳ製）等の質量流量制御器２７と、ガスをプラズマ処理室１に供給停止する弁２８を用いて調節することができる。制御部２１は、質量流量制御器２７に所望の質量流量を指示することによって所望の混合比のガスをプラズマ処理室１に供給する。あるガスを全く流さない時は弁２８を閉じる。希ガスは、反応性がないのでシリコン酸化膜に悪影響せず、また、電離しやすいのでプラズマ密度を増加し窒化処理速度を上昇する傾向がある。
【００１８】
次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内を一定の圧力に保持する。
【００１９】
次に、図示しないマイクロ波電源よりマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させる。無終端環状導波管８内に導入されたマイクロ波は、左右に二分配され、自由空間よりも長い管内波長をもって伝搬し、スロット１１から誘電体７を介してプラズマ処理室１に導入され、誘電体７表面を表面波として伝搬する。この表面波は、隣接するスロット間で干渉し、電界を形成する。この電界によりプラズマを生成する。プラズマ発生部の電子温度と電子密度は高いので、窒素を効率良く解離することができる。また、電子温度は、プラズマ発生部から離れると、急速に低下する。プラズマ中の窒素イオンは、被処理基体２近辺に拡散で輸送され、被処理基体２表面に発生したイオンシースにより加速され、被処理基体２に衝突する。所定の時間が経過後、マイクロ波電源を停止し、窒素ガスを停止し、プラズマ処理室１内を真空排気した後、被処理基体２をプラズマ処理室１外へ搬送する。被処理基体２の温度は、プラズマにより加熱され、初期温度より上昇する。温度上昇は、基板に入射するイオンのエネルギーと数により決定される。
【００２０】
１０Ｖ以下という非常に低いシース電圧を達成し、尚且つプラズマ密度を実用可能な値に維持するには、超高密度なシート状プラズマを下流に拡散させる方法が最適である。本方法に最も相応しいプラズマ源は、マイクロ波表面波プラズマであり、具体的には表面波プラズマ、表面波干渉プラズマ、ＲＬＳＡプラズマなどがあげられるが、その他のプラズマ源、例えばマイクロ波プラズマ、誘導結合プラズマ、容量結合プラズマ、マグネトロンプラズマ、ＥＣＲプラズマ、ＮＬＤプラズマなどであっても、１０Ｖ以下のシース電位及び実用可能なプラズマ密度が達成されれば、本方法に使用することができる。
【００２１】
イオンエネルギーは、圧力、プラズマ発生方法などで調整することができる。例えば、圧力を上げればイオンエネルギーは低下し、下げると増大する。また一般的には、プラズマを発生させる高周波の周波数が高いほどイオンエネルギーは低下する傾向にある。例えば、上記誘導結合プラズマ、容量結合プラズマで、これまで市販されている装置では、入射イオンエネルギーは１０〜２０Ｖと報告されている。このようなプラズマ源を用いた場合、窒素が深く進入してしまい、特性の良いゲート絶縁膜を得ることができない。
【００２２】
次に、上記装置を用いて窒化したシリコン酸化膜を分析した結果、幾つかの知見が得られたので、その結果を以下に詳述する。
【００２３】
被処理基体表面のシリコン酸化膜中の窒素濃度の処理圧力依存性をＳＩＭＳにより測定したところ、図２に示す通り、窒化深さと窒化量は圧力に大きく依存することが分かった。なお、図２は、理解の便宜上、カラー図面を本出願に添付する。
【００２４】
また、同様の装置において、基板へのイオン入射エネルギー分布の圧力依存性を測定した結果を図３に示す。なお、図２同様、図３にもカラー図面を本出願に添付する。図３より、圧力上昇と共に分布が低エネルギー側にシフトし、更に入射イオン量が低下し、図２に示したＳＩＭＳの結果と良く対応していることが分かった。即ち、本方法では、窒素イオンの注入によりシリコン酸化膜が窒化されると結論することができる。１３．３Ｐａのイオンエネルギー分布は大きく歪んで多量の高エネルギー成分が含まれているが、それに対応して窒素濃度分布も大きく歪んで深く注入された成分が多くなっている。圧力が３９．９Ｐａ以上では入射イオンエネルギー分布の高エネルギー成分は消滅する。これは、高圧力により平均自由行程が短くなり、プラズマ発生部で生成した高エネルギー粒子が衝突によりエネルギーを失ったものと考えられる。
【００２５】
図３に示す入射イオンエネルギー分布図は、１３．３Ｐａまでの測定結果を示している。１３．３Ｐａで処理したゲート絶縁膜は、程度は軽いものの、やや劣化の傾向が見られる。その時の入射イオンエネルギーの平均値は７ｅＶで、分布の大半は１０ｅＶの中に入っているが、一部１０ｅＶ以上のエネルギーで入射するイオンも見られる。圧力を上げるに従い、１０ｅＶ以上のイオンは減少し、それに伴い膜特性も良好となる。
【００２６】
また、図３より明らかなように、２６．６Ｐａでは、圧力を高くすることでイオンの高エネルギー成分が減少している。１３．３Ｐａでは、僅かながら１０ｅＶ以上のエネルギーの成分が残留するが、２６．６Ｐａ以上では１０ｅＶ以上の成分は検出限界以下まで低下する。この事実から、２６．６Ｐａ以上がより好ましいといえる。
【００２７】
図４に、窒素濃度が最大となる深さを圧力に対してプロットした図を示す。窒素濃度が最大となる深さは、処理圧力が３９９Ｐａでは０．４ｎｍ程度まで浅くなり、膜厚１ｎｍ程度のゲート酸化膜であっても、シリコン／シリコン酸化膜界面の窒素濃度を低く保つことが可能である。また、厚い膜に対しては低圧力の条件で対応することができる。なお、３９９Ｐａ以上の圧力では、安定した表面波プラズマの放電が維持できない。
【００２８】
次に、ＸＰＳを用いて窒素原子の結合状態の、基板温度依存性を調査した結果を図５に示す。ここで、図５には、理解の便宜上、カラー図面を本出願に添付する。基板温度が２００℃以下では、窒素の１ｓスペクトルにおいて、Ｓｉ−Ｎ−Ｏ２とＳｉ３−Ｎの２つの結合状態が観測され、またＳｉ３−Ｎピークの幅も広い。一方、基板温度が２００℃以上では、Ｓｉ３−Ｎの結合状態のみが観測され、またＳｉ３−Ｎピークの幅が狭くなることが分かった。Ｓｉ３−Ｎ結合は、完全窒化物であるＳｉ３Ｎ４で観測される結合状態であり、窒素とシリコンの安定な結合状態である。一方、Ｓｉ−Ｎ−Ｏ２結合は、ＳｉＯ２のＳｉ−Ｏ結合を切ってＮが侵入した形の不安定な結合状態であり、イオン入射のダメージによって形成された結合状態であると考えられる。また、２００℃以下でのＳｉ３−Ｎピーク幅の広がりも、イオン入射による結晶状態の乱れを反映している。以上の結果より、窒素イオンの入射により導入されたダメージは、２００℃以上の温度で処理することで回復することが分かった。
【００２９】
次に、窒素の拡散について考察する。シリコン酸化膜中の窒素原子の拡散活性化エネルギーは、シリコン酸化膜の膜質にもよるが、本発明者らの実験によれば、０．７〜２ｅＶであることが分かった。つまり、シリコン酸化膜中の窒素濃度勾配や処理時間にも依存するが、被処理基体２の温度を概ね４００℃未満に維持すれば拡散をほぼ無視することができ、より好ましくは被処理基体２の温度を３００℃以下に維持すれば、シリコン酸化膜に注入された窒素はその場に留まることが分かった。
【００３０】
以上の結果より、被処理基体２の温度を２００〜４００℃に保つことにより、シリコン酸化膜中に窒素を拡散させず、かつ、焼きなまし効果を得ることができる。被処理基体２は、ヒーター４と、窒素イオン照射により、加熱されるため、被処理基体２温度が窒化処理終了時に２００以上４００℃未満となるように、窒化処理前の被処理基体２を適切な温度に設定しておく必要がある。
【００３１】
被処理基体２の温度は、直接に（例えば、熱電対を直接接触させるなど）、若しくは、間接的に（例えば、載置台３に温度計を埋め込んで載置台３の温度を測定したり、被処理基体２の温度を輻射熱を利用して測定するなど）測定したりしてもよい。本発明は、温度計が被処理基体２に直接接触して温度測定する熱電対などを使用することを妨げるものではないが、直接接触は一般にコンタミの原因になる。温度制御機構は、制御部２１と、温度計２２と、ヒーター４（のヒーター線）及び制御部２１に接続された電源２３から構成される。制御部２１は、温度計２２が測定した被処理基体２の温度が２００℃〜４００℃になるように、ヒーター４への通電を制御する。
【００３２】
また、１３．３Ｐａ以下の圧力では、高エネルギーイオンの存在により深くまで窒化されるので、それ以上の圧力で処理するのが望ましい。
【００３３】
【実施例】
【実施例１】
本発明の第一の実施例を、図１に示すマイクロ波表面波干渉プラズマ処理装置を例にして説明する。まず、被処理基体載置台３をヒーター４により加熱して２００℃にし、表面に厚さ２ｎｍのシリコン酸化膜の付いた被処理基体２を被処理基体載置台３に搬送して載置した。次に、排気系２５を介してプラズマ処理室１内を１Ｐａまで真空排気した。続いて、窒素ガスを、処理用ガス導入手段５を介して５００ｓｃｃｍプラズマ処理室１に導入した。次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内の圧力を１３３Ｐａに保持した。
【００３４】
また、図示しないマイクロ波電源より１．５ｋＷのマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させた。３分経過後、マイクロ波電源を停止し、窒素ガスを停止し、プラズマ処理室１内を１Ｐａ以下まで真空排気した後、被処理基体２をプラズマ処理室１外へ搬送した。被処理基体２の温度は、プラズマにより加熱され、２７０℃となっていた。
【００３５】
被処理基体２の表面のシリコン酸化膜中の窒素濃度をＳＩＭＳにより測定したところ、深さ０．５ｎｍにピークを持ち、そこから急減して、２ｎｍの深さにあるシリコン酸化膜とシリコンの界面において０．４ａｔ％以下であった。ＳＩＭＳの測定原理から考えて、実際のシリコン酸化膜とシリコン界面における窒素濃度は、これより更に低いと思われる。また、ＸＰＳで測定したところ、窒素濃度は約５ａｔ％であり、窒素の結合状態は、Ｓｉ３−Ｎ結合のみが観測された。また、エリプソメーターによる測定の結果、光学的酸化膜換算膜厚は２．１ｎｍ、均一性は３．０％であった。
【００３６】
【実施例２】
本発明の第二の実施例を、図１のマイクロ波表面波干渉プラズマ処理装置を例にして説明する。まず、被処理基体戴置台３をヒーター４により加熱して２００℃にし、表面に厚さ２ｎｍのシリコン酸化膜の付いた被処理基体２を被処理基体保持台３に搬送して載置した。次に、排気系２５を介してプラズマ処理室１内を１Ｐａまで真空排気した。続いて、窒素ガスを処理用ガス導入手段５を介して５００ｓｃｃｍの流量でプラズマ処理室１に導入した。次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内の圧力を２６．６Ｐａに保持した。
【００３７】
また、図示しないマイクロ波電源より１．５ｋＷのマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させた。１５秒経過後、マイクロ波電源を停止し、窒素ガスを停止し、プラズマ処理室１内を１Ｐａ以下まで真空排気した後、被処理基体２をプラズマ処理室１外へ搬送した。被処理基体２の温度は、プラズマにより加熱され、３００℃となっていた。
【００３８】
被処理基体２表面のシリコン酸化膜中の窒素濃度は、ＳＩＭＳにより測定したところ、深さ０．７ｎｍにピークを持ち、そこから急減して、２ｎｍの深さにあるシリコン酸化膜とシリコンの界面において１ａｔ％以下であった。ＳＩＭＳの測定原理から考えて、実際のシリコン酸化膜とシリコン界面における窒素濃度は、これより更に低いと思われる。また、ＸＰＳで測定したところ、窒素濃度は約５ａｔ％であり、窒素の結合状態は、Ｓｉ３−Ｎ結合のみが観測された。また、エリプソメーターによる測定の結果、光学的酸化膜換算膜厚は２．５ｎｍ、均一性は３．５％であった。
【００３９】
【実施例３】
本発明の第三の実施例を、図１に示すマイクロ波表面波干渉プラズマ処理装置を例にして説明する。本実施例は、窒素を含有するガスに希ガスを添加することにより、プラズマ密度を２〜３倍に上昇させ、短時間で効率よく窒化処理を行うことを目的としたものである。
【００４０】
図１に示すマイクロ波表面波干渉プラズマ処理装置により、以下のようにプラズマ処理を行った。まず、被処理基体載置台３をヒーター４により１５０℃に加熱し、表面に厚さ２ｎｍのシリコン酸化膜の付いた被処理基体２を被処理基体載置台３に搬送して載置した。次に、排気系２５を介してプラズマ処理室１内を１Ｐａの圧力まで真空排気した。続いて、処理用ガス導入手段５を介し窒素５０ｓｃｃｍとアルゴン４５０ｓｃｃｍをプラズマ処理室１に導入した。次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内を１３３Ｐａに保持した。
【００４１】
また、図示しないマイクロ波電源より１．５ｋＷのマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させた。３分経過後、マイクロ波電源を停止し、窒素ガスとアルゴンガスを停止し、プラズマ処理室１内を１Ｐａ以下まで真空排気した後、被処理基体２をプラズマ処理室１外へ搬送した。被処理基体２の温度は、プラズマにより加熱され、２８０℃まで上昇していた。
【００４２】
被処理基体２の表面のシリコン酸化膜中の窒素濃度をＳＩＭＳにより測定したところ、深さ０．５ｎｍにピークを持ち、そこから急減して、２ｎｍの深さにあるシリコン酸化膜とシリコンの界面において０．５ａｔ％以下であった。ＳＩＭＳの測定原理から考えて、実際のシリコン酸化膜とシリコン界面における窒素濃度は、これより更に低いと思われる。また、ＸＰＳで測定したところ、窒素濃度は約９ａｔ％であり、窒素の結合状態は、Ｓｉ３−Ｎ結合のみが観測された。また、エリプソメーターによる測定の結果、光学的酸化膜換算膜厚は２．２ｎｍ、均一性は２．７％であった。
【００４３】
【実施例４】
本発明の第四の実施例を、図１に示すマイクロ波表面波干渉プラズマ処理装置を例にして説明する。本実施例は、マイクロ波電力を増大させることにより、プラズマ密度を２〜３倍に上昇させ、短時間で効率よく窒化処理を行うことを目的としたものである。
【００４４】
図１に示すマイクロ波表面波干渉プラズマ処理装置により、以下のようにプラズマ処理を行った。まず、被処理基体載置台３をヒーター４により１５０℃に加熱し、表面に厚さ２ｎｍのシリコン酸化膜の付いた被処理基体２を被処理基体載置台３に搬送して載置した。次に、排気系２５を介してプラズマ処理室１内を１Ｐａの圧力まで真空排気した。続いて、処理用ガス導入手段５を介し窒素５００ｓｃｃｍをプラズマ処理室１に導入した。次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内を１３３Ｐａに保持した。
【００４５】
また、図示しないマイクロ波電源より３．０ｋＷのマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させた。３分経過後、マイクロ波電源を停止し、窒素ガスを停止し、プラズマ処理室１内を１Ｐａ以下まで真空排気した後、被処理基体２をプラズマ処理室１外へ搬送した。被処理基体２の温度は、プラズマにより加熱され２７０℃まで上昇していた。
【００４６】
被処理基体２の表面のシリコン酸化膜中の窒素濃度をＳＩＭＳにより測定したところ、深さ０．５ｎｍにピークを持ち、そこから急減して、２ｎｍの深さにあるシリコン酸化膜とシリコンの界面において０．５ａｔ％以下であった。ＳＩＭＳ測定原理から考えて、実際のシリコン酸化膜とシリコン界面における窒素濃度は、これより更に低いと思われる。また、ＸＰＳで測定したところ、窒素濃度は約８ａｔ％であり、窒素の結合状態は、Ｓｉ３−Ｎ結合のみが観測された。また、エリプソメーターによる測定の結果、光学的酸化膜換算膜厚は２．２ｎｍ、均一性は３．８％であった。
【００４７】
【実施例５】
本発明の第五の実施例を、図１に示すマイクロ波表面波干渉プラズマ処理装置を例にして説明する。本実施例は、被処理基体載置台３をプラズマに近付けることにより、プラズマの電子温度を実質的にほとんど変化させず、プラズマ密度のみを上昇させることで、短時間で効率的に窒化処理を行うことを目的としている。
【００４８】
図１に示すマイクロ波表面波干渉プラズマ処理装置により、以下のようにプラズマ処理を行った。まず、被処理基体載置台３をヒーター４により加熱して１００℃にし、表面に厚さ２ｎｍのシリコン酸化膜の付いた被処理基体２を被処理基体載置台３に搬送して載置した。次に、被処理基体載置台３を、搬送位置の５ｃｍ上に移動させ、誘電体窓７から５ｃｍ下の位置に設置した。
【００４９】
図７に被処理基体載置台３の昇降機構の一例を示す。同図において、２９は、制御部２１に接続されて制御され、載置台３を昇降移動する昇降機構、３０は、載置台３に固定され、昇降機構２９によって上下する支持棒、３１は載置台３の位置を検出する上下位置検出器である。昇降機構２９は、不図示の内蔵する空気圧駆動回転機に取り付けた歯車の回転により支持棒３０を上下移動させる。上下位置検出器３１は、例えば、当業界で周知のポテンショメーターを利用することができる。制御部２１は、上下位置検出器３１が検出する載置台３の上下位置が所望の位置になるように、昇降機構２９を制御する。
【００５０】
次に、排気系２５を介してプラズマ処理室１内を真空排気した。続いて、処理用ガス導入手段５を介し窒素５００ｓｃｃｍをプラズマ処理室１に導入した。次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内を１３３Ｐａに保持した。
【００５１】
また、図示しないマイクロ波電源より１．５ｋＷのマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させた。１分間経過後、マイクロ波電源を停止し、窒素ガスを停止し、プラズマ処理室１内を１Ｐａ以下まで真空排気した後、被処理基体２をプラズマ処理室１外へ搬送した。被処理基体２の温度は、プラズマにより加熱され２１０℃まで上昇していた。
【００５２】
被処理基体２の表面のシリコン酸化膜中の窒素濃度をＳＩＭＳにより測定したところ、深さ０．６ｎｍにピークを持ち、そこから急減して、２ｎｍの深さにあるシリコン酸化膜とシリコンの界面において０．５ａｔ％以下であった。ＳＩＭＳ測定原理から考えて、実際のシリコン酸化膜とシリコン界面における窒素濃度は、これより更に低いと思われる。また、ＸＰＳで測定したところ、窒素濃度は約７ａｔ％であり、窒素の結合状態は、Ｓｉ３−Ｎ結合のみが観測された。また、エリプソメーターによる測定の結果、光学的酸化膜換算膜厚は２．１ｎｍ、均一性は５．６％であった。
【００５３】
【実施例６】
本発明の第六の実施例を、図６に示すマイクロ波表面波干渉プラズマ処理装置を例にして説明する。本実施例では、被処理基体２を温度制御するための機構を被処理基体載置台３に更に設け、被処理基体２を温度制御することにより、プラズマ処理中の温度上昇を緩和し、被処理基体２を窒素が実質的に拡散しない温度、かつ、焼きなまし効果を得られる温度に保つことを目的としている。図６において、９は被処理基体載置台３を温度制御する熱媒体流路である。１２は被処理基体載置台３と被処理基体２間に静電吸着力を発生させる双極式の吸着電極である。被処理基体載置台３表面に、ヘリウム供給口１３とこれと連通した１００μｍ深さの凹部がある。その他、図１と同様な部材には同一の参照番号を付して説明は省略する。
【００５４】
図６に示すマイクロ波表面波干渉プラズマ処理装置により、以下のようにプラズマ処理を行った。熱媒体流路９に熱媒体を流し、被処理基体載置台３を２００℃に保持し、表面に厚さ２ｎｍのシリコン酸化膜の付いた被処理基体２を被処理基体載置台３に搬送して載置した。双極式の吸着電極１２に図示しない直流高圧電源から±２００Ｖの電圧をかけ、被処理基体２を被処理基体載置台３に吸着した。
【００５５】
次に、被処理基体載置台３の表面凹部にヘリウム供給口１３からヘリウムを充填した。ヘリウムの圧力は８００Ｐａとした。次に、被処理基体載置台３を誘電体窓７から５ｃｍ下の位置に不図示の手段により移動させた。
【００５６】
次に、排気系２５を介してプラズマ処理室１内を真空排気した。続いて、処理用ガス導入手段５を介し窒素５００ｓｃｃｍをプラズマ処理室１に導入した。次に、排気系２５に設けられたコンダクタンスバルブなどの圧力調整弁２５ａを調整し、プラズマ処理室１内を１３３Ｐａに保持した。
【００５７】
また、図示しないマイクロ波電源より１．５ｋＷのマイクロ波を、無終端環状導波管８、誘電体７を介して、プラズマ処理室１内に供給し、プラズマ処理室１内でプラズマを発生させた。３分経過後、マイクロ波電源を停止し、窒素ガス、ヘリウムガスを停止し、プラズマ処理室１内を１Ｐａ以下まで真空排気した後、吸着電極１２の高電圧を停止し、被処理基体２をプラズマ処理室１外へ搬送した。被処理基体２は、プラズマにより加熱され上昇していたが、約２２０℃であった。
【００５８】
被処理基体２の表面のシリコン酸化膜中の窒素濃度をＳＩＭＳにより測定したところ、深さ０．５ｎｍにピークを持ち、そこから急減して、２ｎｍの深さにあるシリコン酸化膜とシリコンの界面において０．４ａｔ％以下であった。ＳＩＭＳ測定原理から考えて、実際のシリコン酸化膜とシリコン界面における窒素濃度は、これより更に低いと思われる。また、ＸＰＳで測定したところ、窒素濃度は約５ａｔ％であり、窒素の結合状態は、Ｓｉ３−Ｎ結合のみが観測された。また、エリプソメーターによる測定の結果、光学的酸化膜換算膜厚は２．１ｎｍ、均一性は６．０％であった。
【００５９】
本出願は更に以下の事項を開示する。
【００６０】
（実施態様１） 被処理基体の表面をプラズマにより改質する方法において、
被処理基体を、２００℃以上４００℃未満の温度に調節する工程と、
プラズマ処理室内に窒素原子を含むガス又は窒素原子を含むガスと希ガスの混合ガスを導入する工程と、
前記プラズマ処理室内の圧力を１３．３Ｐａ以上に調節する工程と、
前記プラズマ処理室内にプラズマを生成する工程と、
前記プラズマ中のイオンを１０ｅＶ以下で前記被処理基体に入射させる工程とを有することを特徴とする方法。
【００６１】
（実施態様２） 前記温度調節工程は、前記被処理基体の温度を２００℃以上３００℃以下に調節することを特徴とする実施態様１記載の方法。
【００６２】
（実施態様３） 前記導入工程は、窒素原子を含むガスとしてＮ２、ＮＨ３又はＮ２Ｈ４を導入することを特徴とする実施態様１記載の方法。
【００６３】
（実施態様４） 前記導入工程は、希ガスとしてＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅを導入することを特徴とする実施態様１記載の方法。
【００６４】
（実施態様５） 前記圧力調節工程は、前記所定圧力を２６．６Ｐａ以上３９９Ｐａ以下に設定することを特徴とする実施態様１記載の方法。
【００６５】
（実施態様６） 前記入射工程が入射する前記イオンのイオンエネルギーの平均値は、７ｅＶ以下であることを特徴とする実施態様１記載の方法。
【００６６】
（実施態様７） 前記生成工程は、前記プラズマとして表面波プラズマ、表面波干渉プラズマ又はＲＬＳＡプラズマを生成することを特徴とする実施態様１記載の方法。
【００６７】
（実施態様８） 実施態様１の方法を用いてＭＯＳＦＥＴのゲート絶縁膜の表面を改質することを特徴とする方法。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、被処理基体の表面から所望の深さまでの所望の物質の濃度を増加させ、高品位な表面改質を短時間で行う表面改質方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施例としてのマイクロ波表面波干渉プラズマ処理装置の概略断面斜視図である。
【図２】被処理基体に形成されるシリコン酸化膜中の深さ方向の窒素濃度分布を示すグラフである。
【図３】被処理基体に入射するイオンエネルギー分布の圧力依存性を示すグラフである。
【図４】圧力と窒素濃度分布ピーク深さの関係を示すグラフである。
【図５】ＸＰＳにより測定したＮ１ｓピークの基板温度による変化を示すグラフである。
【図６】図１に示すマイクロ波表面波干渉プラズマ処理装置の変形例の概略断面斜視図である。
【図７】図１に示すマイクロ波表面破干渉プラズマ処理装置に適用可能な載置台の昇降機構の概略ブロック図である。
【図８】図１に示すマイクロ波表面破干渉プラズマ処理装置に適用可能なガス混合比調整機構の概略ブロック図である。
【符号の説明】
１ プラズマ処理室
２ 被処理基体
３ 被処理基体戴置台
４ ヒーター
５ 処理用ガス導入手段
６ 排気口
７ 誘電体窓
８ スロット付無終端環状導波管
９ 冷却水路
１０ 冷却水路
１１ スロット
１２ 吸着電極
１３ ヘリウム供給口
２１ 制御部
２２ 温度計
２３ 電源
２４ 圧力センサー
２５ 排気系
２７ 質量流量制御器
２８ 弁
２９ 昇降機構
３０ 支持棒
３１ 上下位置検出器

Claims (1)

  1. 被処理基体の表面をプラズマにより改質する方法において、
    被処理基体を、２００℃以上４００℃未満の温度に調節する工程と、
    プラズマ処理室内に窒素原子を含むガス又は窒素原子を含むガスと希ガスの混合ガスを導入する工程と、
    前記プラズマ処理室内の圧力を１３．３Ｐａ以上に調節する工程と、
    前記プラズマ処理室内にプラズマを生成する工程と、
    前記プラズマ中のイオンを１０ｅＶ以下で前記被処理基体に入射させる工程とを有することを特徴とする方法。
JP2002343855A 2002-11-27 2002-11-27 表面改質方法 Pending JP2004175927A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002343855A JP2004175927A (ja) 2002-11-27 2002-11-27 表面改質方法
US10/701,431 US6916678B2 (en) 2002-11-27 2003-11-06 Surface modification method
TW092132610A TWI229384B (en) 2002-11-27 2003-11-20 Surface modification method
CNB2003101154865A CN1275295C (zh) 2002-11-27 2003-11-26 表面氮化方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002343855A JP2004175927A (ja) 2002-11-27 2002-11-27 表面改質方法

Publications (2)

Publication Number Publication Date
JP2004175927A true JP2004175927A (ja) 2004-06-24
JP2004175927A5 JP2004175927A5 (ja) 2006-01-12

Family

ID=32322008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002343855A Pending JP2004175927A (ja) 2002-11-27 2002-11-27 表面改質方法

Country Status (4)

Country Link
US (1) US6916678B2 (ja)
JP (1) JP2004175927A (ja)
CN (1) CN1275295C (ja)
TW (1) TWI229384B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515161A (ja) * 2004-09-30 2008-05-08 東京エレクトロン株式会社 基板を処理するためのプラズマ処理システム
WO2016103510A1 (ja) * 2014-12-26 2016-06-30 日本テクノリード株式会社 透明基板上にパターニングされた導電性高分子層を有する積層基板の製造方法及びメタルメッシュ基板の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302720B1 (en) * 2003-03-26 2012-06-27 Canon Kabushiki Kaisha Electrode material for lithium secondary battery and electrode structure including the same
US8084400B2 (en) 2005-10-11 2011-12-27 Intermolecular, Inc. Methods for discretized processing and process sequence integration of regions of a substrate
US7268084B2 (en) * 2004-09-30 2007-09-11 Tokyo Electron Limited Method for treating a substrate
US7902063B2 (en) * 2005-10-11 2011-03-08 Intermolecular, Inc. Methods for discretized formation of masking and capping layers on a substrate
JP5425361B2 (ja) * 2006-07-28 2014-02-26 東京エレクトロン株式会社 プラズマ表面処理方法、プラズマ処理方法およびプラズマ処理装置
WO2018195426A1 (en) * 2017-04-20 2018-10-25 Micromaterials Llc Selective sidewall spacers
JP6903040B2 (ja) 2018-09-21 2021-07-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
WO2002058130A1 (en) * 2001-01-22 2002-07-25 Tokyo Electron Limited Method for producing material of electronic device
JP2002208593A (ja) * 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
WO2003088345A1 (en) * 2002-03-29 2003-10-23 Tokyo Electron Limited Material for electronic device and process for producing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5681394A (en) * 1991-06-26 1997-10-28 Canon Kabushiki Kaisha Photo-excited processing apparatus and method for manufacturing a semiconductor device by using the same
JPH06140392A (ja) 1992-10-27 1994-05-20 Fujitsu Ltd 半導体装置の製造方法
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
EP0847079A3 (en) 1996-12-05 1999-11-03 Texas Instruments Incorporated Method of manufacturing an MIS electrode
US6482476B1 (en) * 1997-10-06 2002-11-19 Shengzhong Frank Liu Low temperature plasma enhanced CVD ceramic coating process for metal, alloy and ceramic materials

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294550A (ja) * 1999-04-05 2000-10-20 Tokyo Electron Ltd 半導体製造方法及び半導体製造装置
JP2002261097A (ja) * 2000-12-28 2002-09-13 Tadahiro Omi 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
JP2002208593A (ja) * 2001-01-11 2002-07-26 Tokyo Electron Ltd シリコン酸窒化膜形成方法
WO2002058130A1 (en) * 2001-01-22 2002-07-25 Tokyo Electron Limited Method for producing material of electronic device
JP2002222941A (ja) * 2001-01-24 2002-08-09 Sony Corp Ｍｉｓ型半導体装置及びその製造方法
WO2003088345A1 (en) * 2002-03-29 2003-10-23 Tokyo Electron Limited Material for electronic device and process for producing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008515161A (ja) * 2004-09-30 2008-05-08 東京エレクトロン株式会社 基板を処理するためのプラズマ処理システム
JP4861329B2 (ja) * 2004-09-30 2012-01-25 東京エレクトロン株式会社 基板を処理するためのプラズマ処理システム
WO2016103510A1 (ja) * 2014-12-26 2016-06-30 日本テクノリード株式会社 透明基板上にパターニングされた導電性高分子層を有する積層基板の製造方法及びメタルメッシュ基板の製造方法

Also Published As

Publication number Publication date
CN1503331A (zh) 2004-06-09
US20040102053A1 (en) 2004-05-27
TWI229384B (en) 2005-03-11
US6916678B2 (en) 2005-07-12
CN1275295C (zh) 2006-09-13
TW200416887A (en) 2004-09-01

Similar Documents

Publication Publication Date Title
US8236706B2 (en) Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP4795407B2 (ja) 基板処理方法
US7915177B2 (en) Method of forming gate insulation film, semiconductor device, and computer recording medium
US7723241B2 (en) Plasma processing method and computer storage medium
CN101048858B (zh) 绝缘膜形成方法及基板处理方法
JP2004349546A (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP2004175927A (ja) 表面改質方法
JP2007324185A (ja) プラズマ処理方法
JP3233281B2 (ja) ゲート酸化膜の形成方法
JP2004165377A (ja) 表面改質方法
JP2005252031A (ja) プラズマ窒化方法
US20020139304A1 (en) Semiconductor manufacturing apparatus
JP2006019366A (ja) 半導体装置の絶縁膜形成方法
JP2008192919A (ja) シリコン酸化膜の窒化方法
JP2003273103A (ja) 半導体の製造方法および製造装置
US20090275209A1 (en) Plasma processing apparatus and method
US20080206968A1 (en) Manufacturing method of semiconductor device
JPH01158736A (ja) 堆積膜形成方法及びその装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051121

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080909

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090224