JP2002123501A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 テストモード時に印加するテスト用電源電圧
だけでモード選択と内部回路の動作限界評価を可能にす
る。 【解決手段】 テスト用電源端子７に電源切り替え回路
５と電源制御端子８を組み合わせずとも、テスト用電源
端子７とモード判別制御回路１２の組み合わせだけでテ
ストモードに対応する。テスト用電源端子７と電源制御
端子８の２つの端子の機能をテスト用電源端子７に集約
し、回路構成を簡単化するとともに、回路基板上の実装
密度を向上させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、テストモード時
に印加するテスト用電源電圧だけでモード選択と内部回
路の動作限界評価を可能にした半導体集積回路に関する
ものである。

【０００２】

【従来の技術】半導体集積回路は製品出荷に先立って良
品判定する必要があり、製品の初期不良を排除するため
の試験として、例えば製品を高温下で一定時間連続動作
させる高温ランニング試験などが知られている。こうし
た高温ランニング試験はバーンインテストと呼ばれ、例
えばシングルチップマイクロコンピュータ等の半導体集
積回路の場合、テスト対象であるマイクロコンピュータ
をデータバス信号線とアドレス信号線とコントロール信
号線とを介してドライバ回路に接続し、１００℃を越え
る高温環境下において通常動作時の電源電圧（４．５Ｖ
〜５．５Ｖ）よりも高い７．０Ｖ程度のテスト用電源電
圧を印加し、一定時間連続的に動作させて試験する。

【０００３】図１２は、従来の半導体集積回路の一例を
示す概略回路構成図である。１はマイクロコンピュータ
をシングルチップ化して搭載した半導体集積回路、２は
ロジック回路等を集積して構成した内部回路、３は内部
回路２を外部回路（図示せず）へ接続するための入出力
端子３ａと出力バッファ３ｂを備えた入出力回路、４は
基準電圧発生回路４ａと電圧降下回路４ｂからなる電圧
降下制御（ＶＤＣ）回路、５は内部回路２に供給する電
源を外部電源とテスト用電源のいずれか一方に切り替え
る電源切り替え回路、６は半導体集積回路１に外部電源
を供給する外部電源端子、７はテストモード時に半導体
集積回路１にテスト用電源を供給するテスト用電源端
子、８は電源切り替え回路５を切り替え制御するための
電源制御端子である。

【０００４】次に、動作について説明する。まず、半導
体集積回路１を製品として実際に使用するとき、すなわ
ち通常動作モード時にあっては、テスト用電源端子６に
はテスト用電源を接続せず、外部電源端子６に外部電源
（図示せず）を接続して使用する。この場合、入出力回
路３と電圧降下制御回路４へは外部電源電圧Ｖｃが供給
される。電圧降下制御回路４内の基準電圧発生回路４ａ
は、例えば複数のダイオード（図示せず）を直列に接続
した回路からなり、個々のダイオードの順方向電圧降下
の総和が基準電圧Ｖｒとして取り出される。この基準電
圧Ｖｒは、外部電源電圧Ｖｃが５Ｖであれば、これより
も若干低い４．２Ｖ程度に設定され、後段の電圧降下回
路４ｂに対し降圧目標電圧として供給される。電圧降下
回路４ｂは、基準電圧Ｖｒを目標に外部電源電圧Ｖｃを
降圧制御し、出力電圧を電源切り替え回路５に供給す
る。なお、通常動作モード時にあっては、電源切り替え
回路５は電圧降下回路４ｂを内部回路２に接続する切り
替え状態にあり、このため電圧降下回路４ｂの出力電圧
が電源切り替え回路５を介して内部回路２に供給され
る。この場合、入出力回路３へは外部電源電圧Ｖｃの変
動の影響が及ぶが、電圧降下回路４ｂは基準電圧Ｖｒを
目標に外部電源電圧Ｖｃを降圧制御するため、外部電源
電圧Ｖｃの変動とは無関係に内部回路２を安定動作させ
ることができる。

【０００５】一方、内部回路２の動作限界を評価するテ
ストモード時には、テスト用電源端子７にテスト用電源
（図示せず）を接続し、電源制御端子８から電源切り替
え回路５に対し切り替え指令を与える。その結果、内部
回路２はテスト用電源端子７を介してテスト用電源に接
続され、入出力回路３は外部電源端子６を介して外部電
源に接続されるので、内部回路テストと入出力回路テス
トの２種類のテストを行うことができる。内部回路テス
トでは、入出力回路３に印加する外部電源電圧Ｖｃは変
えずに、内部回路２に印加するテスト用電源電圧Ｖｄだ
けを可変する。これにより、内部回路２が電圧変動に対
してどの程度まで余裕をもって対処できるかをテスト
し、動作限界評価を下すことができる。一方また、入出
力回路テストでは、内部回路２に印加するテスト用電源
電圧Ｖｄは変えずに、入出力回路３に印加する外部電源
電圧Ｖｃだけを可変する。これにより、入出力回路３が
電圧変動に対してどの程度までなら余裕をもって対処で
きるかをテストし、動作限界評価を下すことができる。

【０００６】

【発明が解決しようとする課題】従来の半導体集積回路
１は、以上のように構成されているので、電源切り替え
回路５及びテスト用電源端子７と電源制御端子８の２つ
の端子が、動作限界を評価するテストに不可欠であり、
回路構成が複雑化するといった課題があった。また、テ
スト用電源端子７と電源切り替え回路５を結ぶ給電線路
には大電流容量の線路が要求されるため、内部回路２を
実装する回路基板上の実装密度を高める上での障害にな
りやすいといった課題があった。

【０００７】この発明は上記のような課題を解決するた
めになされたもので、テストモード時に印加するテスト
用電源電圧だけでモード選択と内部回路の動作限界評価
を可能にすることを目的とする。

【０００８】

【課題を解決するための手段】この発明に係る半導体集
積回路は、半導体を集積した内部回路と、外部電源電圧
の供給を受けて内部回路の入出力を活性化する入出力回
路と、外部電源電圧を降圧して一定の基準電圧を発生す
る基準電圧発生回路と、入力電圧を目標に外部電源電圧
を降圧制御し、内部回路へ供給する電圧降下回路と、テ
ストモード時にテスト用電源端子に接続されるテスト用
電源からテスト用電源電圧を供給され、該テスト用電源
電圧を閾値判別して通常動作モードかテストモードかを
モード判別し、モード判別結果に応じて基準電圧かテス
ト用電源電圧の一方を入力電圧として電圧降下回路に供
給するモード判別制御回路とを備えるように構成したも
のである。

【０００９】この発明に係る半導体集積回路は、モード
判別制御回路が、直列接続された一対のインバータから
なるモード判別手段と、電圧降下回路に共通接続された
出力端子及びテスト用電源と供給電圧発生回路に対応接
続された入力端子を備える一対のトランスミッションゲ
ートがそれぞれ一対のインバータの出力を受けて互いに
逆動作で導通し、電圧降下回路に対し基準電圧またはテ
スト用電源電圧を択一的に供給するスイッチ手段を備え
るものである。

【００１０】この発明に係る半導体集積回路は、一対の
インバータのうちの初段のインバータが、入力電圧の１
／２以下の論理閾値電圧を基準に出力電圧を極性反転さ
せるものである。

【００１１】この発明に係る半導体集積回路は、モード
判別制御回路が、直列接続された３個のインバータから
なるモード判別手段と、電圧降下回路に共通接続された
出力端子及びテスト用電源と基準電圧発生回路に対応接
続された入力端子を備える一対のトランスミッションゲ
ートがそれぞれ３個のインバータの初段を除く２個のイ
ンバータの出力を受けて互いに逆動作で導通し、電圧降
下回路に対し基準電圧またはテスト用電源電圧を択一的
に供給するスイッチ手段を備えるものである。

【００１２】この発明に係る半導体集積回路は、３個の
インバータのうちの初段のインバータは、入力電圧の１
／２以上の論理閾値電圧を基準に出力電圧を極性反転さ
せるものである。

【００１３】この発明に係る半導体集積回路は、モード
判別制御回路が、内蔵基準電源回路と降圧回路を結ぶ線
路中に配設した抵抗と、該抵抗と降圧回路との間の線路
にテスト用電源電圧を供給するテスト用電源電圧供給線
路とを備えるものである。

【００１４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体集積回路の回路構成図であり、図１２と同一部分に
は同一符号を付し、その説明は省略する。図１におい
て、１１はシングルチップマイクロコンピュータ等の半
導体集積回路、１２はモード判別制御回路である。モー
ド判別制御回路１２は、基準電圧発生回路４ａと電圧降
下回路４ｂの間に配設されており、テストモード時にテ
スト用電源端子７に接続されるテスト用電源（図示せ
ず）からテスト用電源電圧Ｖｄが供給され、このテスト
用電源電圧Ｖｄを閾値判別して通常動作モードかテスト
モードかをモード判別し、モード判別結果に応じて基準
電圧Ｖｒかテスト用電源電圧Ｖｄの一方を入力電圧Ｖｉ
として電圧降下回路４ｂに供給するものである。電圧降
下回路４ｂは、入力電圧Ｖｉを目標に外部電源電圧Ｖｃ
を降圧制御する。

【００１５】図２は図１に示した半導体集積回路の要部
回路図である。図２に示すモード判別制御回路１２にお
いて、１３はモード判別手段、１４はスイッチ手段であ
る。モード判別手段１３は、直列接続された一対のイン
バータ１３１，１３２からなる。スイッチ手段１４は、
電圧降下回路４ｂに共通接続された出力端子及びテスト
用電源端子７と基準電圧発生回路４ａに対応接続された
入力端子を備える一対のトランスミッションゲート１４
１，１４２を含み、これら一対のトランスミッションゲ
ート１４１，１４２がそれぞれ一対のインバータ１３
１，１３２の出力を受けて互いに逆動作で導通し、電圧
降下回路４ｂに対し入力電圧Ｖｉとして基準電圧Ｖｒま
たはテスト用電源電圧Ｖｄの一方を供給する。

【００１６】図３は図１に示したインバータの具体的回
路例を示す図である。図３に示すインバータ１３１は、
モード判別手段１３の初段のインバータであるが、その
構成は次段のインバータ１３２も同じである。インバー
タ１３１は、ソースがテスト用電源端子７に接続された
ＰチャネルトランジスタＱｐとソースを接地したＮチャ
ネルトランジスタＱｎの互いのゲートを入力端子に共通
接続するとともに、互いのドレイン同士を出力端子に共
通接続して構成してある。ここでは、Ｐチャネルトラン
ジスタＱｐとＮチャネルトランジスタＱｎの駆動能率は
ほぼ一致させてあり、インバータ１３１が極性反転動作
を行う論理閾値電圧は、外部電源電圧Ｖｃのほぼ１／２
となる。周知のごとく、ＰチャネルトランジスタＱｐと
ＮチャネルトランジスタＱｎとでは、ゲートとソース間
に印加する電圧の極性が互いに逆であり、トランジスタ
に電流が流れ始めるゲート・ソース間電圧すなわちスレ
ッショルド電圧Ｖｔｈ（Ｐ），Ｖｔｈ（Ｎ）を越える電
圧をゲートに印加することで導通する。このため、導通
後のゲート電圧変化に対する電流Ｉの変化率で表される
駆動能率の絶対値を、ＰチャネルトランジスタＱｐとＮ
チャネルトランジスタＱｎとでほぼ一致させることで、
ゲート電圧（ここでは、テスト用電源電圧Ｖｄ）を増大
させていったときのＰチャネルトランジスタＱｐを流れ
る電流Ｉがゲート電圧を減少させていったときのＮチャ
ネルトランジスタＱｎを流れる電流Ｉに一致する点が、
インバータ１３１の閾値電圧Ｖｃ／２を与えるよう設計
することができる。なお、Ｖｏはインバータ１３１の出
力電圧である。

【００１７】トランスミッションゲート１４１，１４２
は、上記インバータ１３１と同様、一対のＰチャネルト
ランジスタＱｐとＮチャネルトランジスタＱｎの組み合
わせで構成してある。図２から分かるように、両トラン
ジスタＱｐ，Ｑｎは互いにソースとドレイン同士接続
し、互いのゲートに与える極性の異なる電圧入力により
導通／非導通を切り替えるようになっている。一方のト
ランスミッションゲート１４１は、入力端子がテスト用
電源端子７に接続され、初段のインバータ１３１の出力
がＰチャネルトランジスタＱｐのゲートに、また次段の
インバータ１３２の出力がＮチャネルトランジスタＱｎ
のゲートに供給される。また、他方のトランスミッショ
ンゲート１４２は、入力端子が基準電圧発生回路４ａに
接続され、初段のインバータ１３１の出力がＮチャネル
トランジスタＱｎのゲートに、また次段のインバータ１
３２の出力がＰチャネルトランジスタＱｐのゲートに供
給される。トランスミッションゲート１４１，１４２の
出力端子は、電圧降下回路４ｂに共通接続してある。

【００１８】次に、動作について説明する。図４は図１
に示したモード判別制御回路の入出力電圧特性を示す
図、図５は図３に示したインバータの動作特性を示す図
である。まず、通常動作モード時には、テスト用電源端
子７にはテスト用電源は接続されず、テスト用電源端子
７に電圧は印加されない。このため、図５（Ａ），
（Ｂ）からも明らかなごとく、初段のインバータ１３１
の出力はＨレベルであり、次段のインバータ１３２の出
力はＬレベルである。その結果、入力端子がテスト用電
源端子７に接続された方のトランスミッションゲート１
４１は非導通とされ、入力端子が基準電圧発生回路４ａ
に接続された方のトランスミッションゲート１４２が導
通する。かくして、基準電圧発生回路４ａが出力する基
準電圧Ｖｒがトランスミッションゲート１４２を介して
電圧降下回路４ｂへと供給される。電圧降下回路４ｂ
は、基準電圧Ｖｒを目標に外部電源電圧Ｖｃを降圧制御
し、入力電圧Ｖｉとして内部回路２に供給する。この場
合、外部電源電圧Ｖｃを供給されて活性化する入出力回
路３は、外部電源電圧Ｖｃの変動の影響を受けるが、内
部回路２へは電圧降下回路４ｂが基準電圧Ｖｒを目標に
制御された入力電圧Ｖｉを供給するため、外部電源電圧
Ｖｃの変動とは無関係に内部回路２を安定動作させるこ
とができる。

【００１９】一方、テストモード時にはテスト用電源端
子７にテスト用電源（図示せず）が接続される。このテ
スト用電源が出力するテスト用電源電圧Ｖｄは、０≦Ｖ
ｄ≦Ｖｃの範囲で可変制御できるようになっており、イ
ンバータ１３１の論理閾値電圧Ｖｃ／２を境にしてモー
ド判別制御回路１２の出力電圧（電圧降下回路４ｂの入
力電圧Ｖｉ）は異なる挙動を示す。まず、テスト用電源
端子７に印加するテスト用電源電圧Ｖｄが０≦Ｖｄ≦Ｖ
ｃ／２の範囲にある場合、図５（Ａ），（Ｂ）からも明
らかなごとく、初段のインバータ１３１の出力はＨレベ
ルであり、次段のインバータ１３２の出力はＬレベルで
ある。このため、入力端子がテスト用電源端子７に接続
された方のトランスミッションゲート１４１は非導通と
され、入力端子が基準電圧発生回路４ａに接続された方
のトランスミッションゲート１４２が導通する。かくし
て、基準電圧発生回路４ａが出力する基準電圧Ｖｒがト
ランスミッションゲート１４２を介して電圧降下回路４
ｂへと供給される。電圧降下回路４ｂは、基準電圧Ｖｒ
を目標に外部電源電圧Ｖｃを降圧制御し、入力電圧Ｖｉ
として内部回路２に供給する。

【００２０】このように、テスト用電源電圧Ｖｄが０≦
Ｖｄ≦Ｖｃ／２の範囲にあるときは、図４からも判るよ
うに、入力電圧Ｖｉは常にＶｒに一致させることができ
る。このため、テストモードにありながら通常動作モー
ドと同じ条件で内部回路２を動作させることができる。
従って、内部回路２に印加するテスト用電源電圧Ｖｄを
０≦Ｖｄ≦Ｖｃ／２の範囲に保ったまま、入出力回路３
に印加する外部電源電圧Ｖｃだけを可変することで、入
出力回路３が電圧変動に対してどの程度まで余裕をもっ
て対処できるかをテストし、動作限界評価を下すことが
できる。

【００２１】次に、テスト用電源端子７にＶｃ／２＜Ｖ
ｄ≦Ｖｃの範囲にあるテスト用電源電圧Ｖｄを印加した
場合、図５（Ａ），（Ｂ）からも明らかなごとく、初段
のインバータ１３１の出力はＬレベルに極性反転し、次
段のインバータ１３２の出力はＨレベルへと極性反転す
る。このため、入力端子がテスト用電源端子７に接続さ
れた方のトランスミッションゲート１４１が導通し、入
力端子が基準電圧発生回路４ａに接続された方のトラン
スミッションゲート１４２は非導通とされる。その結
果、テスト用電源端子７に印加されたテスト用電源電圧
Ｖｄがトランスミッションゲート１４１を介して電圧降
下回路４ｂに供給される。電圧降下回路４ｂは、テスト
用電源電圧Ｖｄを目標に外部電源電圧Ｖｃを降圧制御す
るため、図４からも判るように、Ｖｃ／２＜Ｖｄ≦Ｖｃ
の範囲では、入力電圧Ｖｉは常にテスト用電源電圧Ｖｄ
に一致する。

【００２２】一例として、外部電源電圧Ｖｃが３．３
Ｖ、基準電圧Ｖｒが２．５Ｖの半導体集積回路１１の場
合、テスト用電源端子７にＶｃ／２〜Ｖｃ（すなわち、
１．６５Ｖ〜３．３Ｖ）のテスト用電源電圧Ｖｄを印加
すると、モード判別制御回路１２の出力電圧すなわち電
圧降下回路４ｂへの入力電圧Ｖｉは、１．６５Ｖ〜３．
３Ｖの範囲で変化することになる。すなわち、通常動作
モード時には印加電圧が２．５Ｖに固定される電圧降下
回路４ｂの内部回路２に対し、テストモード時には、印
加電圧を２．５Ｖの上側に＋０．８Ｖ、下側に−０．８
５Ｖまで変化させることができる。かくして、入出力回
路３に印加する外部電源電圧Ｖｃは変えずに、内部回路
２に印加するテスト用電源電圧Ｖｄだけを可変し、内部
回路２が電圧変動に対してどの程度まで余裕をもって対
処できるかをテストし、的確な動作限界評価を下すこと
ができる。

【００２３】以上のように、この実施の形態１によれ
ば、テスト用電源端子７に電源切り替え回路５や電源制
御端子８を組み合わせずとも、テスト用電源端子７とモ
ード判別制御回路１２を組み合わせただけでテストモー
ドに対応でき、テスト用電源端子７と電源制御端子８の
２つの端子の機能がテスト用電源端子７に集約されるこ
とで、回路構成を簡単化することができ、回路基板上の
実装密度を向上させることができる。また、テスト用電
源電圧Ｖｄが０≦Ｖｄ≦Ｖｃ／２の範囲にあるときは、
入力電圧Ｖｉは常に基準電圧Ｖｒに一致させることがで
きるので、入出力回路３が電圧変動に対してどの程度ま
で余裕をもって対処できるかを調べる入出力回路テスト
を実施し、入出力回路３に印加する外部電源電圧Ｖｃを
可変することで、入出力回路３の動作限界を的確に評価
することができる。また、テスト用電源電圧ＶｄをＶｃ
／２＜Ｖｄ≦Ｖｃの範囲で可変させた場合は、入力電圧
Ｖｉは常にテスト用電源電圧Ｖｄに一致するので、内部
回路２が電圧変動に対してどの程度まで余裕をもって対
処できるかを調べる内部回路テストを実施し、外部電源
電圧Ｖｃは変えずにテスト用電源電圧Ｖｄだけを可変す
ることで、内部回路２の動作限界を的確に評価すること
ができる。また、インバータ１３１，１３２もトランス
ミッションゲート１４１，１４２もチャネルが異なる一
対のトランジスタＱｐ，Ｑｎの組み合わせで構成したこ
とで、モード判別手段１３とスイッチ手段１４を簡単に
実装し、確実な動作を約束できる効果が得られる。

【００２４】実施の形態２．実施の形態１に示した半導
体集積回路１１において、モード判別制御回路１２内の
初段のインバータ１３１の動作特性を変更したのが、実
施の形態２であるが、この実施の形態２の基本的な回路
構成は、実施の形態１と同じである。図６は、この発明
の実施の形態２による半導体集積回路のモード判別制御
回路の入出力電圧特性を示す図、図７はこの発明の実施
の形態２による半導体集積回路のモード判別制御回路に
用いたインバータの動作特性を示す図である。前述の半
導体集積回路１１は、テストモード時にテスト用電源電
圧Ｖｄ＝Ｖｃ／２を境にモード判別制御回路１２の出力
電圧の挙動が切り替わるよう構成したが、実施の形態２
では、テストモード時にテスト用電源電圧Ｖｄ＝Ｖｃ／
３を境にモード判別制御回路１２の出力電圧の挙動が切
り替わるよう構成してある。具体的には、インバータ１
３１を構成するＰチャネルトランジスタＱｐと、Ｎチャ
ネルトランジスタＱｎの駆動能率を互いに異ならしめ、
論理閾値電圧をＶｃ／２からＶｃ／３へと低下させてあ
る。

【００２５】モード判別制御回路１２内の初段のインバ
ータ１３１は、ＰチャネルトランジスタＱｐとＮチャネ
ルトランジスタＱｎの駆動能率が異なる。インバータ１
３１を構成するＰチャネルトランジスタＱｐとＮチャネ
ルトランジスタＱｎは、トランジスタに電流Ｉが流れ始
めるゲート・ソース間電圧すなわちスレッショルド電圧
Ｖｔｈ（Ｐ），Ｖｔｈ（Ｎ）を越える電圧をゲートに印
加することで導通するが、導通後のゲート電圧の変化に
対する電流Ｉの変化率で表される駆動能率は、絶対値と
して比較したときに、ＰチャネルトランジスタＱｐがＮ
チャネルトランジスタＱｎを上回るような設定としてあ
る。こうした設定は、トランジスタＱｐ，Ｑｎの大きさ
やゲートの長さあるいはゲート酸化膜の厚さ等を変える
ことにより可能である。従って、ゲート電圧を増大させ
ていったときのＰチャネルトランジスタＱｐを流れる電
流Ｉが、ゲート電圧を減少させていったときにＮチャネ
ルトランジスタＱｎを流れる電流Ｉに一致する点が、イ
ンバータ１３１の論理閾値電圧Ｖｃ／３を与えるよう設
計することで、インバータ１３１に所期の極性反転動作
を遂行させることができる。

【００２６】次に、動作について説明する。実施の形態
２では、テストモード時にインバータ１３０の論理閾値
電圧Ｖｃ／３を境にしてモード判別制御回路２２の出力
電圧が実施の形態１の場合とは異なる挙動を示す。ま
ず、テスト用電源端子７に印加するテスト用電源電圧Ｖ
ｄが０≦Ｖｄ≦Ｖｃ／３の範囲にある場合、図７
（Ａ），（Ｂ）からも明らかなごとく、初段のインバー
タ１３１の出力はＨレベルであり、次段のインバータ１
３２の出力はＬレベルである。このため、入力端子が基
準電圧発生回路４ａに接続された方のトランスミッショ
ンゲート１４２が導通し、図６に示したように、基準電
圧発生回路４ａが出力する基準電圧Ｖｒがトランスミッ
ションゲート１４２を介して電圧降下回路４ｂに供給さ
れる。また、テスト用電源端子７に印加するテスト用電
源電圧ＶｄがＶｃ／３＜Ｖｄ≦Ｖｃの範囲にある場合、
図７（Ａ），（Ｂ）からも明らかなごとく、初段のイン
バータ１３１の出力はＬレベルに極性反転し、次段のイ
ンバータ１３２の出力はＨレベルに極性反転する。この
ため、入力端子がテスト用電源端子７に接続された方の
トランスミッションゲート１４１が導通し、図６に示し
たように、テスト用電源端子７に印加されたテスト用電
源電圧Ｖｄがトランスミッションゲート１４１を介して
電圧降下回路４ｂに供給される。

【００２７】一例として、外部電源電圧Ｖｃが３．３
Ｖ、基準電圧Ｖｒが２．５Ｖの半導体集積回路１１の場
合、テスト用電源端子７にＶｃ／３〜Ｖｃ（すなわち、
１．１Ｖ〜３．３Ｖ）のテスト用電源電圧Ｖｄを印加す
ると、モード判別制御回路１２の出力電圧すなわち電圧
降下回路４ｂへの入力電圧Ｖｉは、１．１Ｖ〜３．３Ｖ
の範囲で変化することになる。すなわち、通常動作モー
ド時には２．５Ｖに固定される電圧降下回路４ｂや内部
回路２への印加電圧を、テストモード時には、２．５Ｖ
の上側に＋０．８Ｖ、下側に−１．４Ｖまで変化させる
ことができる。かくして、入出力回路３に印加する外部
電源電圧Ｖｃは変えずに、内部回路２に印加するテスト
用電源電圧Ｖｄだけを可変し、内部回路２が電圧変動に
対してどの程度まで余裕をもって対処できるかをテスト
し、的確な動作限界評価を下すことができる。

【００２８】以上のように、この実施の形態２によれ
ば、テスト用電源電圧Ｖｄが０≦Ｖｄ≦Ｖｃ／３の範囲
にあるときは、入力電圧Ｖｉは常に基準電圧Ｖｒに一致
させることができるので、入出力回路３が電圧変動に対
してどの程度まで余裕をもって対処できるかを調べる入
出力回路テストを実施し、入出力回路３に印加する外部
電源電圧Ｖｃを可変することで、入出力回路３の動作限
界を的確に評価することができるという効果が得られ
る。また、テスト用電源電圧ＶｄをＶｃ／３＜Ｖｄ≦Ｖ
ｃの範囲で可変させた場合は、入力電圧Ｖｉは常にテス
ト用電源電圧Ｖｄに一致するので、内部回路２が電圧変
動に対してどの程度まで余裕をもって対処できるかを調
べる内部回路テストを実施し、外部電源電圧Ｖｃは変え
ずにテスト用電源電圧Ｖｄだけを可変することで、内部
回路２の動作限界を的確に評価することができるという
効果が得られる。

【００２９】実施の形態３．図８はこの発明の実施の形
態３による半導体集積回路の要部回路構成図である。図
８において、図２と同一符号は同一構成部分を指すの
で、その説明は省略する。この実施の形態３では、モー
ド判別制御回路２２内に設けたモード判別手段１３が、
３個のインバータ１３０，１３１，１３２の直列接続回
路をもって構成してある。換言すれば、前述した一対の
インバータ１３１，１３２の直列接続回路の前段に、新
たに初段のインバータ１３０が設けてある。このインバ
ータ１３０の論理閾値電圧はＶｃ／２である。

【００３０】次に、動作について説明する。実施の形態
３では、初段のインバータ１３０を追加したことで、テ
ストモード時に印加されるテスト用電源電圧Ｖｄに対す
るモード判別手段１３のモード判定動作が逆転すること
になる。すなわち、テストモード時にはインバータ１３
０の論理閾値電圧Ｖｃ／２を境にしてモード判別制御回
路２２の出力電圧が実施の形態１の場合とは逆の挙動を
示す。まず、テスト用電源端子７に印加するテスト用電
源電圧Ｖｄが０≦Ｖｄ＜Ｖｃ／２の範囲にある場合、第
１段インバータ１３０の出力はＨレベルであり、第２段
インバータ１３１の出力はＬレベルであり、第３段イン
バータ１３２の出力はＨレベルである。このため、入力
端子がテスト用電源端子７に接続された方のトランスミ
ッションゲート１４１が導通し、テスト用電源電圧Ｖｄ
がトランスミッションゲート１４１を介して電圧降下回
路４ｂに供給される。これに対し、テスト用電源端子７
に印加する電圧ＶｄがＶｃ／２≦Ｖｄ≦Ｖｃの範囲にあ
る場合、第１段インバータ１３０の出力はＬレベルに極
性反転するため、第２段インバータ１３１の出力がＨレ
ベルに極性反転し、第３段インバータ１３２の出力はＬ
レベルに極性反転する。このため、基準電圧発生回路４
ａが入力端子に接続されたトランスミッションゲート１
４２が導通し、基準電圧発生回路４ａが出力する基準電
圧Ｖｒがトランスミッションゲート１４２を介して電圧
降下回路４ｂに供給される。

【００３１】一例として、外部電源電圧Ｖｃが３．３Ｖ
で基準電圧Ｖｒが２．５Ｖの半導体集積回路の場合、テ
スト用電源端子７に０〜Ｖｃ／２（すなわち、０Ｖ〜
１．６５Ｖ）のテスト用電源電圧Ｖｄを印加すると、モ
ード判別制御回路２２の出力電圧すなわち内部回路２の
入力電圧Ｖｉは、０Ｖ〜１．６５Ｖの範囲で変化するこ
とになる。すなわち、通常動作モード時には２．５Ｖに
固定される内部回路２の印加電圧を、テストモード時に
は、２．５Ｖの下側に−０．８５Ｖ〜−２．５Ｖまで変
化させることができ、低電圧レベルにおいて種々の動作
限界評価テストを実施することができる。

【００３２】以上のように、この実施の形態３によれ
ば、テスト用電源電圧Ｖｄを０≦Ｖｄ＜Ｖｃ／２の範囲
で可変させたときに、入力電圧Ｖｉは常にテスト用電源
電圧Ｖｄに一致するので、内部回路２が電圧変動に対し
てどの程度まで余裕をもって対処できるかを調べる内部
回路テストを実施し、外部電源電圧Ｖｃは変えずにテス
ト用電源電圧Ｖｄだけを可変することで、内部回路２の
低電圧側の動作限界を的確に評価することができるとい
う効果が得られる。また、テスト用電源電圧ＶｄがＶｃ
／２≦Ｖｄ≦Ｖｃの範囲にある場合は、入力電圧Ｖｉは
常に基準電圧Ｖｒに一致させることができるので、入出
力回路３が電圧変動に対してどの程度まで余裕をもって
対処できるかを調べる入出力回路テストを実施し、入出
力回路３に印加する外部電源電圧Ｖｃを可変すること
で、入出力回路３の動作限界を的確に評価することがで
きるという効果が得られる。

【００３３】実施の形態４．実施の形態３に示した半導
体集積回路１１において、モード判別制御回路２２内の
初段のインバータ１３０の動作特性を変更したのが、実
施の形態４であり、この実施の形態４の基本的な回路構
成は、実施の形態３と同じである。図１０はこの発明の
実施の形態４による半導体集積回路のモード判別制御回
路の入出力電圧特性を示す図である。前述の半導体集積
回路２１は、テストモード時にテスト用電源電圧Ｖｄ＝
Ｖｃ／２を境にモード判別制御回路２２の出力電圧の挙
動が切り替わるよう構成したが、実施の形態４では、テ
ストモード時にテスト用電源電圧Ｖｄ＝２Ｖｃ／３を境
にモード判別制御回路２２の出力電圧の挙動が切り替わ
るよう構成してある。具体的には、インバータ１３０を
構成するＰチャネルトランジスタＱｐと、Ｎチャネルト
ランジスタＱｎの駆動能率を互いに異ならしめ、論理閾
値電圧をＶｃ／２から２Ｖｃ／３へと高めてある。

【００３４】次に、動作について説明する。実施の形態
４では、テストモード時にインバータ１３０の論理閾値
電圧２Ｖｃ／３を境にしてモード判別制御回路２２の出
力電圧が異なる挙動を示す。まず、テスト用電源端子７
に印加するテスト用電源電圧Ｖｄが０≦Ｖｄ＜２Ｖｃ／
３の範囲にある場合、第１段インバータ１３０の出力は
Ｌレベルであり、第２段インバータ１３１の出力はＨレ
ベル、第３段インバータ１３２の出力はＬレベルであ
る。このため、入力端子がテスト用電源端子７に接続さ
れた方のトランスミッションゲート１４１が導通し、図
１０に示したように、テスト用電源端子７に印加された
テスト用電源電圧Ｖｄがトランスミッションゲート１４
１を介して電圧降下回路４ｂに供給される。また、テス
ト用電源端子７に２Ｖｃ／３≦Ｖｄ≦Ｖｃの範囲にある
テスト用電源電圧Ｖｄを印加した場合、第１段インバー
タ１３０の出力はＨレベルに極性反転し、第２段インバ
ータ１３１の出力はＬレベルに極性反転し、第３段イン
バータ１３２の出力はＨレベルに極性反転する。このた
め、入力端子が基準電圧発生回路４ａに接続された方の
トランスミッションゲート１４２が導通し、図１０に示
したように、基準電圧発生回路４ａが出力する基準電圧
Ｖｒがトランスミッションゲート１４２を介して電圧降
下回路４ｂに供給される。

【００３５】一例として、外部電源電圧Ｖｃが３．３Ｖ
で基準電圧Ｖｒが２．５Ｖの半導体集積回路の場合、テ
スト用電源端子７に０〜２Ｖｃ／３（すなわち、０Ｖ〜
２．２Ｖ）のテスト用電源電圧Ｖｄを印加すると、モー
ド判別制御回路２２の出力電圧すなわち内部回路２に印
加される電圧は、０Ｖ〜２．２Ｖの範囲で変化すること
になる。すなわち、通常動作モード時には２．５Ｖに固
定される内部回路２の印加電圧を、テストモード時に
は、２．５Ｖの下側に−０．２Ｖ〜−２．５Ｖまで変化
させることができ、広範囲に様々なテストを実施するこ
とができる。

【００３６】以上のように、実施の形態４によれば、テ
スト用電源電圧Ｖｄを０≦Ｖｄ＜２Ｖｃ／３の範囲で可
変させたときに、入力電圧Ｖｉは常にテスト用電源電圧
Ｖｄに一致するので、内部回路２が電圧変動に対してど
の程度まで余裕をもって対処できるかを調べる内部回路
テストを実施し、外部電源電圧Ｖｃは変えずにテスト用
電源電圧Ｖｄだけを可変することで、内部回路２の低電
圧側の動作限界を的確に評価することができるという効
果が得られる。また、テスト用電源電圧Ｖｄが２Ｖｃ／
３≦Ｖｄ≦Ｖｃの範囲にある場合は、入力電圧Ｖｉは常
に基準電圧Ｖｒに一致させることができるので、入出力
回路３が電圧変動に対してどの程度までなら余裕をもっ
て対処できるかを調べる入出力回路テストを実施し、入
出力回路３に印加する外部電源電圧Ｖｃを可変すること
で、入出力回路３の動作限界を的確に評価することがで
きるという効果が得られる。

【００３７】実施の形態５．図１１はこの発明の実施の
形態５による半導体集積回路の要部回路構成図である。
図において、３２はモード判別制御回路、３３はモード
判別回路３２内にあって基準電圧発生回路４ａと電圧降
下回路４ｂとを接続する抵抗、３４はテスト用電源端子
７を抵抗３３と電圧降下回路４ｂを結ぶ線路に接続する
テスト用電源電圧供給線路である。

【００３８】次に動作について説明する。通常動作モー
ド時は、テスト用電源端子７にはテスト用電源が接続さ
れてないため、電圧降下回路４ｂは抵抗３３を介して基
準電圧発生回路４ａが出力する基準電圧Ｖｒを受け取
る。この場合、電圧降下回路４ｂの入力インピーダンス
が高いため、抵抗３３を流れる電流あるいは抵抗３３に
生ずる電圧降下も殆ど無視できる程度に小さい。このた
め、電圧降下回路４ｂは、基準電圧発生回路４ａが出力
する基準電圧Ｖｒを目標に外部電源電圧Ｖｃを降圧制御
することができる。一方、テストモード時には、テスト
用電源端子７にテスト用電源が接続されることで、モー
ド判別制御回路３２の出力電圧（電圧降下回路４ｂの入
力電圧Ｖｉ）はテスト用電源電圧Ｖｄにほぼ支配され
る。このことは、モード判別制御回路３２の出力電圧
が、テスト用電源電圧Ｖｄと基準電圧Ｖｒをテスト用電
源電圧供給線路３４の抵抗値と抵抗３３の抵抗値とで内
分した値をとること、しかも抵抗３３に比べてテスト用
電源電圧供給線路３４の抵抗値が殆ど無視できることか
らも明らかである。

【００３９】このように、実施の形態５によれば、抵抗
３３とテスト用電源電圧供給線路３４だけでモード判別
制御回路３２を構成できるため、回路構成が簡単化さ
れ、半導体集積回路の実装密度を大幅に向上させること
ができる効果が得られる。ただし、テスト用電源端子７
が無接続状態となる通常動作モード時に、このテスト用
電源端子７から入来するノイズの影響で、基準電圧Ｖｒ
が若干不安定になるケースもある。また、テストモード
時にテスト用電源電圧Ｖｄを可変して各種テストを試み
たときに、抵抗３３を介して基準電圧発生回路４ａから
供給される基準電圧Ｖｒがモード判別制御回路３２内で
衝突するために、厳密な電圧管理が難しく、テスト意図
をテスト結果に明確に反映しづらいことを覚悟して使用
することが望ましい。

【００４０】

【発明の効果】以上のように、この発明によれば、半導
体を集積した内部回路と、外部電源電圧の供給を受けて
内部回路の入出力を活性化する入出力回路と、外部電源
電圧を降圧して一定の基準電圧を発生する基準電圧発生
回路と、入力電圧を目標に外部電源電圧を降圧制御し、
内部回路へ供給する電圧降下回路と、テストモード時に
テスト用電源端子に接続されるテスト用電源からテスト
用電源電圧を供給され、該テスト用電源電圧を閾値判別
して通常動作モードかテストモードかをモード判別し、
モード判別結果に応じて基準電圧かテスト用電源電圧の
一方を入力電圧として電圧降下回路に供給するモード判
別制御回路とを備えるように構成したので、従来のよう
にテスト用電源端子に電源切り替え回路とテスト用電源
端子を組み合わせずとも、テスト用電源端子とモード判
別制御回路の組み合わせだけでテストモードに対応で
き、テスト用電源端子と電源制御端子の２つの端子の機
能がテスト用電源端子に集約されるので、回路構成を簡
単化して回路基板上の実装密度を向上させることがで
き、またテスト用電源電圧の大きさを変えるだけで、入
出力回路が電圧変動に対してどの程度までなら余裕をも
って対処できるかを調べる入出力回路テストと、内部回
路が電圧変動に対してどの程度まで余裕をもって対処で
きるかを調べる内部回路テストが選択でき、さらに内部
回路については基準電圧よりも低い電圧領域において
も、あるいは基準電圧よりも高い電圧領域においてもテ
ストできるため、さまざまな角度から動作限界評価を下
すことができるという効果がある。

【００４１】この発明によれば、モード判別制御回路
が、直列接続された一対のインバータからなるモード判
別手段と、電圧降下回路に共通接続された出力端子及び
テスト用電源と基準電圧発生回路に対応接続された入力
端子を備える一対のトランスミッションゲートがそれぞ
れ一対のインバータの出力を受けて互いに逆動作で導通
し、電圧降下回路に対し基準電圧またはテスト用電源電
圧を択一的に供給するスイッチ手段を備えるように構成
したので、インバータもトランスミッションゲートもチ
ャネルが異なる一対のトランジスタの組み合わせで構成
し、これによりモード判別手段とスイッチ手段を簡単に
実装し、確実な動作を約束できるという効果がある。

【００４２】この発明によれば、一対のインバータのう
ちの初段のインバータが、入力電圧の１／２以下の論理
閾値電圧を基準に出力電圧を極性反転させるように構成
したので、テスト用電源電圧がインバータの論理閾値電
圧以下である場合は、内部回路への入力電圧を常に基準
電圧に一致させ、入出力回路に印加する外部電源電圧を
可変して入出力回路テストを実施することにより、入出
力回路の動作限界を的確に評価し、またテスト用電源電
圧がインバータの論理閾値電圧を越える場合は、内部回
路への入力電圧は常にテスト用電源電圧に一致するの
で、外部電源電圧は変えずにテスト電源電圧だけを可変
する内部回路テストを実施することにより、内部回路の
動作限界を的確に評価することができるという効果があ
る。

【００４３】この発明によれば、モード判別制御回路
が、直列接続された３個のインバータからなるモード判
別手段と、電圧降下回路に共通接続された出力端子及び
テスト用電源と基準電圧発生回路に対応接続された入力
端子を備える一対のトランスミッションゲートが、それ
ぞれ３個のインバータの初段を除く２個のインバータの
出力を受けて互いに逆動作で導通し、電圧降下回路に対
し基準電圧またはテスト用電源電圧を択一的に供給する
スイッチ手段を備えるように構成したので、一対のイン
バータを直列接続回路からなるモード判別手段とは、テ
ストモード時に印加されるテスト用電源電圧に対するモ
ード判別手段のモード判別動作を簡単に逆転させること
ができ、さらにまたインバータもトランスミッションゲ
ートもチャネルが異なる一対のトランジスタの組み合わ
せで構成し、モード判別手段とスイッチ手段を簡単に実
装し、確実な動作を約束できるという効果がある。

【００４４】この発明によれば、３個のインバータのう
ちの初段のインバータは、入力電圧の１／２以上の論理
閾値電圧を基準に出力電圧を極性反転させるように構成
したので、テスト用電源電圧がインバータの論理閾値電
圧に満たない場合は、内部回路への入力電圧は常にテス
ト用電源電圧に一致するので、外部電源電圧は変えずに
テスト電源電圧だけを可変する内部回路テストを実施
し、内部回路の動作限界を的確に評価することができ、
またテスト用電源電圧がインバータの論理閾値電圧以上
である場合は、内部回路への入力電圧を常に基準電圧に
一致させ、入出力回路に印加する外部電源電圧を可変す
る入出力回路テストを実施し、入出力回路の動作限界を
的確に評価することができるという効果がある。

【００４５】この発明によれば、モード判別制御回路
が、内蔵基準電源回路と降圧回路を結ぶ線路中に配設し
た抵抗と、該抵抗と降圧回路との間の線路にテスト用電
源電圧を供給するテスト用電源電圧供給線路とを備える
ように構成したので、内部回路を実装する回路基板の実
装密度を大幅に向上でき、しかもテスト用電源端子にテ
スト用電源が接続されない通常動作モード時には、基準
電圧発生回路が出力する基準電圧を抵抗を介して殆どそ
のまま電圧降下回路に供給することができ、一方またテ
ストモード時には、テスト用電源端子にテスト用電源が
接続されることで、モード判別制御回路の出力電圧すな
わち電圧降下回路の入力電圧をテスト用電源電圧により
ほぼ支配し、内部回路に対し様々な角度から動作限界評
価を下すことができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による半導体集積回
路の回路構成図である。

【図２】 図１に示した半導体集積回路の要部回路図で
ある。

【図３】 図１に示したインバータの具体的回路例を示
す図である。

【図４】 図１に示したモード判別制御回路の入出力電
圧特性を示す図である。

【図５】 図３に示したインバータの動作特性を示す図
である。

【図６】 この発明の実施の形態２による半導体集積回
路のモード判別制御回路の入出力電圧特性を示す図であ
る。

【図７】 この発明の実施の形態２による半導体集積回
路のモード判別制御回路に用いたインバータの動作特性
を示す図である。

【図８】 この発明の実施の形態３による半導体集積回
路の要部回路構成図である。

【図９】 図８に示したモード判別制御回路の入出力電
圧特性を示す図である。

【図１０】 この発明の実施の形態４による半導体集積
回路のモード判別制御回路の入出力電圧特性を示す図で
ある。

【図１１】 この発明の実施の形態５による半導体集積
回路の要部回路構成図である。

【図１２】 従来の半導体集積回路の一例を示す回路構
成図である。

【符号の説明】

２ 内部回路、３ 入出力回路、３ａ 入出力端子、３
ｂ 出力バッファ、４ａ 基準電圧発生回路、４ｂ 電
圧降下回路、６ 外部電源端子、７ テスト用電源端
子、１１，２１ 半導体集積回路、１２，２２，３２
モード判別制御回路、１３ モード判別手段、１４ ス
イッチ手段、３３ 抵抗、３４ テスト用電源電圧供給
線路、１３０，１３１，１３２ インバータ、１４１，
１４２ トランスミッションゲート、Ｑｎ Ｎチャネル
トランジスタ、Ｑｐ Ｐチャネルトランジスタ、Ｖｃ
外部電源電圧、Ｖｄ テスト用電源電圧、Ｖｉ 入力電
圧、Ｖｏ 出力電圧、Ｖｒ 基準電圧。

Claims (6)

【特許請求の範囲】
1. 【請求項１】 半導体を集積した内部回路と、外部電源
   電圧の供給を受けて前記内部回路の入出力を活性化する
   入出力回路と、前記外部電源電圧を降圧して一定の基準
   電圧を発生する基準電圧発生回路と、入力電圧を目標に
   前記外部電源電圧を降圧制御し、前記内部回路へ供給す
   る電圧降下回路と、テストモード時にテスト用電源端子
   に接続されるテスト用電源からテスト用電源電圧を供給
   され、該テスト用電源電圧を閾値判別して通常動作モー
   ドかテストモードかをモード判別し、モード判別結果に
   応じて前記基準電圧かテスト用電源電圧の一方を前記入
   力電圧として前記電圧降下回路に供給するモード判別制
   御回路とを備えた半導体集積回路。
2. 【請求項２】 モード判別制御回路は、直列接続された
   一対のインバータからなるモード判別手段と、電圧降下
   回路に共通接続された出力端子及びテスト用電源と基準
   電圧発生回路に対応接続された入力端子を備える一対の
   トランスミッションゲートがそれぞれ前記一対のインバ
   ータの出力を受けて互いに逆動作で導通し、電圧降下回
   路に対し基準電圧またはテスト用電源電圧を択一的に供
   給するスイッチ手段を備えることを特徴とする請求項１
   記載の半導体集積回路。
3. 【請求項３】 一対のインバータのうちの初段のインバ
   ータは、入力電圧の１／２以下の論理閾値電圧を基準に
   出力電圧を極性反転させることを特徴とする請求項２記
   載の半導体集積回路。
4. 【請求項４】 モード判別制御回路は、直列接続された
   ３個のインバータからなるモード判別手段と、電圧降下
   回路に共通接続された出力端子及びテスト用電源と基準
   電圧発生回路に対応接続された入力端子を備える一対の
   トランスミッションゲートがそれぞれ前記３個のインバ
   ータの初段を除く２個のインバータの出力を受けて互い
   に逆動作で導通し、電圧降下回路に対し基準電圧または
   テスト用電源電圧を択一的に供給するスイッチ手段を備
   えることを特徴とする請求項１記載の半導体集積回路。
5. 【請求項５】 ３個のインバータのうちの初段のインバ
   ータは、入力電圧の１／２以上の論理閾値電圧を基準に
   出力電圧を極性反転させることを特徴とする請求項４記
   載の半導体集積回路。
6. 【請求項６】 モード判別制御回路は、内蔵基準電源回
   路と降圧回路を結ぶ線路中に配設した抵抗と、該抵抗と
   降圧回路との間の線路にテスト用電源電圧を供給するテ
   スト用電源電圧供給線路とを備えたことを特徴とする請
   求項１記載の半導体集積回路。