JP2003197750A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003197750A JP2003197750A JP2001390168A JP2001390168A JP2003197750A JP 2003197750 A JP2003197750 A JP 2003197750A JP 2001390168 A JP2001390168 A JP 2001390168A JP 2001390168 A JP2001390168 A JP 2001390168A JP 2003197750 A JP2003197750 A JP 2003197750A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- semiconductor device
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 仕様が同一である半導体装置であっても、単
に電源電圧が異なるだけでレイアウト変更等を行わなけ
ればならず、品種展開を容易にすることができないとい
う課題があった。 【解決手段】 所定の動作電圧で単体動作する少なくと
も１つの回路部からなる回路ブロックと、該回路ブロッ
クとは独立して追加配置されてなり、外部から供給され
る電源電圧を所定の動作電圧に変換する電圧変換部と、
電圧変換部からの動作電圧を回路ブロックに供給する供
給手段とを備える。
に電源電圧が異なるだけでレイアウト変更等を行わなけ
ればならず、品種展開を容易にすることができないとい
う課題があった。 【解決手段】 所定の動作電圧で単体動作する少なくと
も１つの回路部からなる回路ブロックと、該回路ブロッ
クとは独立して追加配置されてなり、外部から供給され
る電源電圧を所定の動作電圧に変換する電圧変換部と、
電圧変換部からの動作電圧を回路ブロックに供給する供
給手段とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は電源電圧の相違に
よるレイアウト変更等の品種展開を容易に行うことので
きる半導体装置に関するものである。
よるレイアウト変更等の品種展開を容易に行うことので
きる半導体装置に関するものである。
【０００２】
【従来の技術】一般に、半導体装置（特に、マイクロコ
ンピュータ等の半導体集積回路）では、半導体装置の機
能を変更することなく、電源電圧（入力電圧）の仕様を
変更することがある。このような場合、例えば降圧回路
（Ｖｏｌｔａｇｅ ＤｏｗｎＣｉｒｃｕｉｔ：ＶＤＣ）
を用いて半導体装置の動作電圧を得ている。つまり、電
源電圧が半導体装置の動作電圧よりも高いと、ＶＤＣを
用いて電源電圧を降圧して半導体装置の動作電圧として
いる。
ンピュータ等の半導体集積回路）では、半導体装置の機
能を変更することなく、電源電圧（入力電圧）の仕様を
変更することがある。このような場合、例えば降圧回路
（Ｖｏｌｔａｇｅ ＤｏｗｎＣｉｒｃｕｉｔ：ＶＤＣ）
を用いて半導体装置の動作電圧を得ている。つまり、電
源電圧が半導体装置の動作電圧よりも高いと、ＶＤＣを
用いて電源電圧を降圧して半導体装置の動作電圧として
いる。
【０００３】このように、ＶＤＣを用いれば、電源電圧
が半導体装置の動作電圧よりも高い場合であっても、半
導体装置を構成する回路素子等を電源電圧に合わせて変
更する必要がなく、この結果、電源電圧の相違に伴うレ
イアウト変更等の品種展開を容易に行うことができるこ
とになる。
が半導体装置の動作電圧よりも高い場合であっても、半
導体装置を構成する回路素子等を電源電圧に合わせて変
更する必要がなく、この結果、電源電圧の相違に伴うレ
イアウト変更等の品種展開を容易に行うことができるこ
とになる。
【０００４】図９は従来の半導体装置の構成を示す図で
あり、（ａ）は通常電圧版を示す図、（ｂ）は低電圧版
を示す図である。図において、１１は基板、１２は中央
演算装置（ＣＰＵ）、１３はタイマ、１４はＶＤＣ、１
５は入出力パッドである。入出力パッド１５は、ＣＰＵ
１２、タイマ１３、及びＶＤＣ１４を取り囲むようにし
て、基板１１の周辺部に配置されている。なお、図９
（ａ）においては、他の周辺機能回路等は省略されてい
る。図示の半導体装置は、電源電圧が動作電圧より高い
場合に用いられる半導体装置であり、ＶＤＣ１４によっ
て電源電圧を降圧して動作電圧としてＣＰＵ１２及びタ
イマ１３等に与えている（このような半導体装置を通常
電圧版と呼ぶことにする）。
あり、（ａ）は通常電圧版を示す図、（ｂ）は低電圧版
を示す図である。図において、１１は基板、１２は中央
演算装置（ＣＰＵ）、１３はタイマ、１４はＶＤＣ、１
５は入出力パッドである。入出力パッド１５は、ＣＰＵ
１２、タイマ１３、及びＶＤＣ１４を取り囲むようにし
て、基板１１の周辺部に配置されている。なお、図９
（ａ）においては、他の周辺機能回路等は省略されてい
る。図示の半導体装置は、電源電圧が動作電圧より高い
場合に用いられる半導体装置であり、ＶＤＣ１４によっ
て電源電圧を降圧して動作電圧としてＣＰＵ１２及びタ
イマ１３等に与えている（このような半導体装置を通常
電圧版と呼ぶことにする）。
【０００５】一方、電源電圧が低く、電源電圧と動作電
圧とが等しい場合には、図９（ｂ）に示すように、ＶＤ
Ｃ１４を除去して、電源電圧を動作電圧として半導体装
置に与える。これによって、図９（ｂ）に示す半導体装
置は図９（ａ）に示す半導体装置と同一の動作を行うこ
とになる（このような半導体装置を低電圧版と呼ぶこと
にする）。
圧とが等しい場合には、図９（ｂ）に示すように、ＶＤ
Ｃ１４を除去して、電源電圧を動作電圧として半導体装
置に与える。これによって、図９（ｂ）に示す半導体装
置は図９（ａ）に示す半導体装置と同一の動作を行うこ
とになる（このような半導体装置を低電圧版と呼ぶこと
にする）。
【０００６】ところで、通常電圧版と低電圧版とでは、
ＶＤＣ１４の有無に起因して、不可避的に入出力パッド
１５等の回路素子のレイアウトが異なる。言い換える
と、通常電圧版及び低電圧版について、それぞれ専用の
レイアウトを設計する必要がある。
ＶＤＣ１４の有無に起因して、不可避的に入出力パッド
１５等の回路素子のレイアウトが異なる。言い換える
と、通常電圧版及び低電圧版について、それぞれ専用の
レイアウトを設計する必要がある。
【０００７】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、単に動作電圧が異なる
だけで、他の仕様が同一である半導体装置であっても、
専用のレイアウトを設計しなければならない。この結
果、仕様が同一である半導体装置の品種展開を行う際に
おいても、レイアウト変更等を行わなければならず、品
種展開を容易にすることができないという課題があっ
た。
上のように構成されているので、単に動作電圧が異なる
だけで、他の仕様が同一である半導体装置であっても、
専用のレイアウトを設計しなければならない。この結
果、仕様が同一である半導体装置の品種展開を行う際に
おいても、レイアウト変更等を行わなければならず、品
種展開を容易にすることができないという課題があっ
た。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、動作電圧の相違によるレイアウト
変更等の品種展開を容易に行うことのできる半導体装置
を得ることを目的とする。
めになされたもので、動作電圧の相違によるレイアウト
変更等の品種展開を容易に行うことのできる半導体装置
を得ることを目的とする。
【０００９】
【課題を解決するための手段】この発明に係る半導体装
置は、所定の動作電圧で単体動作する少なくとも１つの
回路部からなる回路ブロックと、該回路ブロックとは独
立して追加配置されてなり、外部から供給される電源電
圧を所定の動作電圧に変換する電圧変換部と、電圧変換
部からの動作電圧を回路ブロックに供給する供給手段と
を備えるものである。
置は、所定の動作電圧で単体動作する少なくとも１つの
回路部からなる回路ブロックと、該回路ブロックとは独
立して追加配置されてなり、外部から供給される電源電
圧を所定の動作電圧に変換する電圧変換部と、電圧変換
部からの動作電圧を回路ブロックに供給する供給手段と
を備えるものである。
【００１０】この発明に係る半導体装置は、異なる動作
電圧で単体動作する複数の回路部を含んでなる回路ブロ
ックと、回路部に対応する数で上記回路ブロックとは独
立して配置されてなり、外部から供給される電源電圧を
各動作電圧に変換する複数の電圧変換部と、複数の電圧
変換部からの各動作電圧を回路部に供給する供給手段と
を備えるものである。
電圧で単体動作する複数の回路部を含んでなる回路ブロ
ックと、回路部に対応する数で上記回路ブロックとは独
立して配置されてなり、外部から供給される電源電圧を
各動作電圧に変換する複数の電圧変換部と、複数の電圧
変換部からの各動作電圧を回路部に供給する供給手段と
を備えるものである。
【００１１】この発明に係る半導体装置は、所定の動作
電圧で単体動作する少なくとも１つの回路部からなる回
路ブロックと、回路ブロックとは独立して配置されると
共に、回路部に応じて少なくとも２つ以上設けられ、外
部から供給される電源電圧を各動作電圧に変換する電圧
変換部と、電圧変換部から動作電圧を回路部に供給する
と共に、電圧変換部のいずれかが生成した動作電圧が回
路部の動作に不十分である場合、該回路部に応じて設け
られた他の電圧変換部からの動作電圧を追加供給する供
給手段とを備えるものである。
電圧で単体動作する少なくとも１つの回路部からなる回
路ブロックと、回路ブロックとは独立して配置されると
共に、回路部に応じて少なくとも２つ以上設けられ、外
部から供給される電源電圧を各動作電圧に変換する電圧
変換部と、電圧変換部から動作電圧を回路部に供給する
と共に、電圧変換部のいずれかが生成した動作電圧が回
路部の動作に不十分である場合、該回路部に応じて設け
られた他の電圧変換部からの動作電圧を追加供給する供
給手段とを備えるものである。
【００１２】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置の構成を示す図である。図において、１Ａは実
施の形態１による半導体装置、２ａ〜２ｄは外部からの
電源電圧をコアチップ３〜５，９の動作電圧に変換する
ＶＤＣ（電圧変換部、供給手段）であり、半導体装置１
Ａのコアチップ３〜５，９の外側に配置されている。３
〜５，９はコアチップ（回路ブロック）で、例えばＣＰ
Ｕ、タイマ、及びその他の周辺機能回路などが搭載され
る。これらコアチップ３〜５，９には予め規定された機
能を有する機能ブロック（回路部）が少なくとも１つ搭
載される。また、コアチップ３〜５，９内の各機能ブロ
ックは、予め定められた動作電圧で動作する。６ａは外
部から通常供給される電源電圧が印加される通常電圧電
源ライン（供給手段）、６ｂはＶＤＣ２ａ〜２ｄが電源
電圧から変換した所定の動作電圧が印加される低電圧電
源ライン（供給手段）であって、図示の例では電源電圧
より低い動作電圧が印加される。また、これらライン６
ａ，６ｂは、コアチップ３〜５，９を囲むように設けら
れる。さらに、各ＶＤＣ２ａ〜２ｄとコアチップ３〜
５，９とを接続する電源ラインもライン６ａ，６ｂに含
めるものとする。７ａ，７ｂは半導体装置１Ａ外部から
電源電圧を供給するための電源パッドである。８はコア
チップ３〜５，９の周囲に複数配置される入出力パッド
で、コアチップ３〜５，９と外部装置との接続に使用さ
れる。
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体装置の構成を示す図である。図において、１Ａは実
施の形態１による半導体装置、２ａ〜２ｄは外部からの
電源電圧をコアチップ３〜５，９の動作電圧に変換する
ＶＤＣ（電圧変換部、供給手段）であり、半導体装置１
Ａのコアチップ３〜５，９の外側に配置されている。３
〜５，９はコアチップ（回路ブロック）で、例えばＣＰ
Ｕ、タイマ、及びその他の周辺機能回路などが搭載され
る。これらコアチップ３〜５，９には予め規定された機
能を有する機能ブロック（回路部）が少なくとも１つ搭
載される。また、コアチップ３〜５，９内の各機能ブロ
ックは、予め定められた動作電圧で動作する。６ａは外
部から通常供給される電源電圧が印加される通常電圧電
源ライン（供給手段）、６ｂはＶＤＣ２ａ〜２ｄが電源
電圧から変換した所定の動作電圧が印加される低電圧電
源ライン（供給手段）であって、図示の例では電源電圧
より低い動作電圧が印加される。また、これらライン６
ａ，６ｂは、コアチップ３〜５，９を囲むように設けら
れる。さらに、各ＶＤＣ２ａ〜２ｄとコアチップ３〜
５，９とを接続する電源ラインもライン６ａ，６ｂに含
めるものとする。７ａ，７ｂは半導体装置１Ａ外部から
電源電圧を供給するための電源パッドである。８はコア
チップ３〜５，９の周囲に複数配置される入出力パッド
で、コアチップ３〜５，９と外部装置との接続に使用さ
れる。
【００１３】次に概要について説明する。先ず、半導体
装置１Ａ内の全てのコアチップ３〜５，９が低電圧版と
して用いられ、それぞれの動作電圧が異なる場合、電源
パッド７ａ（若しくは７ｂ）を介して電源ライン６ａに
供給される電源電圧を、ＶＤＣ２ａ〜２ｄによってコア
チップ３〜５，９の各動作電圧に変換する。ＶＤＣ２ａ
〜２ｄによって変換された各動作電圧は、ＶＤＣ２ａ〜
２ｄとコアチップ３〜５，９とを接続する電源ライン６
ｂを介してコアチップ３〜５，９に供給される。
装置１Ａ内の全てのコアチップ３〜５，９が低電圧版と
して用いられ、それぞれの動作電圧が異なる場合、電源
パッド７ａ（若しくは７ｂ）を介して電源ライン６ａに
供給される電源電圧を、ＶＤＣ２ａ〜２ｄによってコア
チップ３〜５，９の各動作電圧に変換する。ＶＤＣ２ａ
〜２ｄによって変換された各動作電圧は、ＶＤＣ２ａ〜
２ｄとコアチップ３〜５，９とを接続する電源ライン６
ｂを介してコアチップ３〜５，９に供給される。
【００１４】また、図１ではコアチップ３〜５，９を囲
む電源ライン６ｂは１つであるが、コアチップ３〜５，
９の各動作電圧に対応する数の電源ライン６ｂで数重に
囲むようにしても良い。この場合、ＶＤＣ２ａ〜２ｄか
ら各動作電圧に対応する電源ライン６ｂに接続する構成
を追加するだけでよく、よりレイアウト面積を効率的に
使用することができる。
む電源ライン６ｂは１つであるが、コアチップ３〜５，
９の各動作電圧に対応する数の電源ライン６ｂで数重に
囲むようにしても良い。この場合、ＶＤＣ２ａ〜２ｄか
ら各動作電圧に対応する電源ライン６ｂに接続する構成
を追加するだけでよく、よりレイアウト面積を効率的に
使用することができる。
【００１５】一方、半導体装置１Ａ内の全てのコアチッ
プ３〜５，９が低電圧版として用いられ、それぞれの動
作電圧が同一である場合、ＶＤＣ２ａ〜２ｄのいずれか
が変換した動作電圧を、コアチップ３〜５，９を囲むよ
うにして設けた１つの電源ライン６ｂに供給する。これ
によっても、該電源ライン６ｂから各コアチップ３〜
５，９に接続する構成を追加するだけでよく、よりレイ
アウト面積を効率的に使用することができる。
プ３〜５，９が低電圧版として用いられ、それぞれの動
作電圧が同一である場合、ＶＤＣ２ａ〜２ｄのいずれか
が変換した動作電圧を、コアチップ３〜５，９を囲むよ
うにして設けた１つの電源ライン６ｂに供給する。これ
によっても、該電源ライン６ｂから各コアチップ３〜
５，９に接続する構成を追加するだけでよく、よりレイ
アウト面積を効率的に使用することができる。
【００１６】図２は実施の形態１による半導体装置の他
の構成を示す図である。図において、１Ｂは半導体装
置、２ａ−１〜２ｄ−１は外部からの電源電圧をコアチ
ップ３〜５，９の動作電圧に変換するＶＤＣ（電圧変換
部、供給手段）である。なお、図１と同一構成要素には
同一符号を付して重複する説明を省略する。
の構成を示す図である。図において、１Ｂは半導体装
置、２ａ−１〜２ｄ−１は外部からの電源電圧をコアチ
ップ３〜５，９の動作電圧に変換するＶＤＣ（電圧変換
部、供給手段）である。なお、図１と同一構成要素には
同一符号を付して重複する説明を省略する。
【００１７】図２に示す例では、半導体装置１Ｂ内のコ
アチップ３〜５，９のいずれかの機能ブロックが通常電
圧版として用いられる場合を想定している。ここでは、
ＣＰＵを含む周辺機能回路からなるコアチップ９内のい
ずれかの機能ブロックが、電源ライン９を介して直接電
源電圧が供給されて動作する。この場合、コアチップ３
〜５，９を囲むようにして設けられた電源ライン６ａか
ら、コアチップ９内の通常電圧版として用いられる機能
ブロックに電源電圧が直接供給される。また、他の機能
ブロックに対しては、ＶＤＣ２ａ−１〜２ｄ−１によっ
て電源電圧から変換された動作電圧が与えられることに
なる。
アチップ３〜５，９のいずれかの機能ブロックが通常電
圧版として用いられる場合を想定している。ここでは、
ＣＰＵを含む周辺機能回路からなるコアチップ９内のい
ずれかの機能ブロックが、電源ライン９を介して直接電
源電圧が供給されて動作する。この場合、コアチップ３
〜５，９を囲むようにして設けられた電源ライン６ａか
ら、コアチップ９内の通常電圧版として用いられる機能
ブロックに電源電圧が直接供給される。また、他の機能
ブロックに対しては、ＶＤＣ２ａ−１〜２ｄ−１によっ
て電源電圧から変換された動作電圧が与えられることに
なる。
【００１８】また、コアチップ内の全ての機能ブロック
が通常電圧版として用いられる場合は、これに対応する
ＶＤＣを取り除くけばよく、コアチップ自体のレイアウ
トを変更する必要は一切ない。これにより、チップサイ
ズ（半導体装置のサイズ）を縮小することができる。
が通常電圧版として用いられる場合は、これに対応する
ＶＤＣを取り除くけばよく、コアチップ自体のレイアウ
トを変更する必要は一切ない。これにより、チップサイ
ズ（半導体装置のサイズ）を縮小することができる。
【００１９】以上のように、この実施の形態１によれ
ば、電源電圧を所定の動作電圧に変換するＶＤＣをコア
チップとは独立して追加配置するので、コアチップのレ
イアウトが通常電圧版及び低電圧版ともに共通すること
から、コアチップの動作電圧の相違による品種展開を容
易に行うことができる。
ば、電源電圧を所定の動作電圧に変換するＶＤＣをコア
チップとは独立して追加配置するので、コアチップのレ
イアウトが通常電圧版及び低電圧版ともに共通すること
から、コアチップの動作電圧の相違による品種展開を容
易に行うことができる。
【００２０】また、この実施の形態１によれば、電源電
圧を各動作電圧に変換する複数のＶＤＣをコアチップ内
の機能ブロックに対応する数でコアチップとは独立して
配置するので、複数の異なる動作電圧で動作する機能ブ
ロックを装置内に構成することができると共に、これら
機能ブロックの動作電圧の相違による品種展開に柔軟に
対応することができる。
圧を各動作電圧に変換する複数のＶＤＣをコアチップ内
の機能ブロックに対応する数でコアチップとは独立して
配置するので、複数の異なる動作電圧で動作する機能ブ
ロックを装置内に構成することができると共に、これら
機能ブロックの動作電圧の相違による品種展開に柔軟に
対応することができる。
【００２１】実施の形態２．図３はこの発明の実施の形
態２による半導体装置の構成を示す図である。図におい
て、１Ｃは実施の形態２による半導体装置、２ａ−２〜
２ｅ−２は外部からの電源電圧をコアチップ９〜１２の
動作電圧に変換するＶＤＣ（電圧変換部、供給手段）で
ある。９〜１２はコアチップ（回路ブロック）で、例え
ばＣＰＵ、タイマ、及びその他の周辺機能回路などが搭
載される。これらコアチップ９〜１２には予め規定され
た機能を有する機能ブロック（回路部）が少なくとも１
つ搭載される。また、コアチップ９〜１２内の各機能ブ
ロックは、予め定められた動作電圧で動作する。なお、
図１と同一構成要素には同一符号を付して重複する説明
を省略する。
態２による半導体装置の構成を示す図である。図におい
て、１Ｃは実施の形態２による半導体装置、２ａ−２〜
２ｅ−２は外部からの電源電圧をコアチップ９〜１２の
動作電圧に変換するＶＤＣ（電圧変換部、供給手段）で
ある。９〜１２はコアチップ（回路ブロック）で、例え
ばＣＰＵ、タイマ、及びその他の周辺機能回路などが搭
載される。これらコアチップ９〜１２には予め規定され
た機能を有する機能ブロック（回路部）が少なくとも１
つ搭載される。また、コアチップ９〜１２内の各機能ブ
ロックは、予め定められた動作電圧で動作する。なお、
図１と同一構成要素には同一符号を付して重複する説明
を省略する。
【００２２】次に動作について説明する。半導体装置１
Ｃ内の全てのコアチップ９〜１２が低電圧版として用い
られ、それぞれの動作電圧が異なる場合、電源パッド７
ａ（若しくは７ｂ）を介して電源ライン６ａに供給され
る電源電圧を、ＶＤＣ２ａ−２〜２ｅ−２によってコア
チップ９〜１２の各動作電圧に変換する。ＶＤＣ２ａ−
２〜２ｅ−２によって変換された各動作電圧は、ＶＤＣ
２ａ−２〜２ｅ−２とコアチップ９〜１２とを接続する
電源ライン６ｂを介してコアチップ９〜１２に供給され
る。ここまでの動作は、上記実施の形態１と同様であ
る。
Ｃ内の全てのコアチップ９〜１２が低電圧版として用い
られ、それぞれの動作電圧が異なる場合、電源パッド７
ａ（若しくは７ｂ）を介して電源ライン６ａに供給され
る電源電圧を、ＶＤＣ２ａ−２〜２ｅ−２によってコア
チップ９〜１２の各動作電圧に変換する。ＶＤＣ２ａ−
２〜２ｅ−２によって変換された各動作電圧は、ＶＤＣ
２ａ−２〜２ｅ−２とコアチップ９〜１２とを接続する
電源ライン６ｂを介してコアチップ９〜１２に供給され
る。ここまでの動作は、上記実施の形態１と同様であ
る。
【００２３】この実施の形態２において上記実施の形態
１と異なる点について説明する。図に示すように、例え
ば１つのコアチップ９に、これに応じた動作電圧を生成
する複数のＶＤＣ２ａ−２〜２ｃ−２を配置しておき、
ＶＤＣ２ａ−２〜２ｃ−２のいずれかに接続してコアチ
ップ９の動作電圧を生成・供給させる。このようにする
ことで、該半導体装置の設計を改訂する場合、例えば設
計完了後、製品として客先に出荷する前の評価段階にお
いて、１つのＶＤＣでは電源供給能力が不足していた場
合、電源ライン６ｂを配線変更するだけで他のＶＤＣに
よってバックアップすることができる。
１と異なる点について説明する。図に示すように、例え
ば１つのコアチップ９に、これに応じた動作電圧を生成
する複数のＶＤＣ２ａ−２〜２ｃ−２を配置しておき、
ＶＤＣ２ａ−２〜２ｃ−２のいずれかに接続してコアチ
ップ９の動作電圧を生成・供給させる。このようにする
ことで、該半導体装置の設計を改訂する場合、例えば設
計完了後、製品として客先に出荷する前の評価段階にお
いて、１つのＶＤＣでは電源供給能力が不足していた場
合、電源ライン６ｂを配線変更するだけで他のＶＤＣに
よってバックアップすることができる。
【００２４】また、設計段階においてコアチップに十分
な電源供給源を必要とする場合においても、複数のＶＤ
Ｃ２ａ−２〜２ｃ−２のうちのいくつかとコアチップと
を電源ライン６ｂで配線するだけで、電源供給源の追加
に対応することができる。さらに、仕様変更に伴って任
意周辺機能ブロックに電源供給が必要な場合においても
対応することができる。
な電源供給源を必要とする場合においても、複数のＶＤ
Ｃ２ａ−２〜２ｃ−２のうちのいくつかとコアチップと
を電源ライン６ｂで配線するだけで、電源供給源の追加
に対応することができる。さらに、仕様変更に伴って任
意周辺機能ブロックに電源供給が必要な場合においても
対応することができる。
【００２５】図４は実施の形態２による半導体装置の他
の構成を示す図である。図において、１Ｄは半導体装
置、２ａ−３，２ｂ−３は外部からの電源電圧をコアチ
ップ９の動作電圧に変換するＶＤＣ（電圧変換部、供給
手段）である。なお、図１と同一構成要素には同一符号
を付して重複する説明を省略する。
の構成を示す図である。図において、１Ｄは半導体装
置、２ａ−３，２ｂ−３は外部からの電源電圧をコアチ
ップ９の動作電圧に変換するＶＤＣ（電圧変換部、供給
手段）である。なお、図１と同一構成要素には同一符号
を付して重複する説明を省略する。
【００２６】図４に示す例では、半導体装置１Ｄ内のコ
アチップ９の機能ブロックの一部を除く全てのコアチッ
プ３〜５が通常電圧版として用いられる場合を想定して
いる。具体的には、ＣＰＵを含む周辺機能回路からなる
コアチップ９内のいずれかの機能ブロックが、電源ライ
ン９を介して直接電源電圧が供給されて動作し、他の機
能ブロックに対応してＶＤＣ２ａ−３，２ｂ−３が配置
される。この場合、コアチップ３〜５，９を囲むように
して設けられた電源ライン６ａから、コアチップ３〜５
及びコアチップ９内の通常電圧版として用いられる機能
ブロックに電源電圧が直接供給される。
アチップ９の機能ブロックの一部を除く全てのコアチッ
プ３〜５が通常電圧版として用いられる場合を想定して
いる。具体的には、ＣＰＵを含む周辺機能回路からなる
コアチップ９内のいずれかの機能ブロックが、電源ライ
ン９を介して直接電源電圧が供給されて動作し、他の機
能ブロックに対応してＶＤＣ２ａ−３，２ｂ−３が配置
される。この場合、コアチップ３〜５，９を囲むように
して設けられた電源ライン６ａから、コアチップ３〜５
及びコアチップ９内の通常電圧版として用いられる機能
ブロックに電源電圧が直接供給される。
【００２７】また、コアチップ９内の低電圧版の機能ブ
ロックには、これに応じた動作電圧を生成する複数のＶ
ＤＣとしてＶＤＣ２ａ−３，２ｂ−３を配置しておき、
ＶＤＣ２ａ−３，２ｂ−３のいずれかに接続して動作電
圧を生成・供給させる。このようにすることで、該半導
体装置の設計を改訂する場合、例えば設計完了後、製品
として客先に出荷する前の評価段階において、１つのＶ
ＤＣでは電源供給能力が不足していた場合、電源ライン
６ｂを配線変更するだけで他のＶＤＣによってバックア
ップすることができる。
ロックには、これに応じた動作電圧を生成する複数のＶ
ＤＣとしてＶＤＣ２ａ−３，２ｂ−３を配置しておき、
ＶＤＣ２ａ−３，２ｂ−３のいずれかに接続して動作電
圧を生成・供給させる。このようにすることで、該半導
体装置の設計を改訂する場合、例えば設計完了後、製品
として客先に出荷する前の評価段階において、１つのＶ
ＤＣでは電源供給能力が不足していた場合、電源ライン
６ｂを配線変更するだけで他のＶＤＣによってバックア
ップすることができる。
【００２８】また、設計段階においてコアチップに十分
な電源供給源を必要とする場合においても、ＶＤＣ２ａ
−３，２ｂ−３の両方とコアチップとを電源ライン６ｂ
で配線するだけで、電源供給源の追加に対応することが
できる。さらに、仕様変更に伴って任意周辺機能ブロッ
クに電源供給が必要な場合においても対応することがで
きる。
な電源供給源を必要とする場合においても、ＶＤＣ２ａ
−３，２ｂ−３の両方とコアチップとを電源ライン６ｂ
で配線するだけで、電源供給源の追加に対応することが
できる。さらに、仕様変更に伴って任意周辺機能ブロッ
クに電源供給が必要な場合においても対応することがで
きる。
【００２９】ここで、コアチップ内の全ての機能ブロッ
クが通常電圧版として用いられるコアチップ３〜５につ
いては、図４に示すように、これに対応するＶＤＣを取
り除くけばよく、コアチップ自体のレイアウトを変更す
る必要は一切ない。これにより、チップサイズ（半導体
装置のサイズ）を縮小することができる。
クが通常電圧版として用いられるコアチップ３〜５につ
いては、図４に示すように、これに対応するＶＤＣを取
り除くけばよく、コアチップ自体のレイアウトを変更す
る必要は一切ない。これにより、チップサイズ（半導体
装置のサイズ）を縮小することができる。
【００３０】以上のように、この実施の形態２によれ
ば、複数接続したＶＤＣのいずれかが生成した動作電圧
が機能ブロックの動作に不十分である場合、他のＶＤＣ
からの動作電圧を追加供給するように構成したので、電
源電圧の相違による品種展開が容易になるばかりでな
く、簡単な構成の追加でＶＤＣの動作電圧供給能力を増
加させることができる。
ば、複数接続したＶＤＣのいずれかが生成した動作電圧
が機能ブロックの動作に不十分である場合、他のＶＤＣ
からの動作電圧を追加供給するように構成したので、電
源電圧の相違による品種展開が容易になるばかりでな
く、簡単な構成の追加でＶＤＣの動作電圧供給能力を増
加させることができる。
【００３１】なお、本願発明は、上記実施の形態１，２
の他に、以下のような構成としてもよい。図５から図８
は、この発明の半導体装置の具体例を示す図である。図
において、１Ｅ〜１Ｈは実施の形態３による半導体装置
の様々な形態を示しており、２ａ−４は外部からの電源
電圧をコアチップの動作電圧に変換するＶＤＣ（電圧変
換部、供給手段）である。６ｂ−１〜６ｂ−３はＶＤＣ
２ａ−４からコアチップに動作電圧を供給する低電圧電
源ライン（供給手段）の様々な形態を示している。な
お、図１と同一構成要素には同一符号を付して重複する
説明を省略する。
の他に、以下のような構成としてもよい。図５から図８
は、この発明の半導体装置の具体例を示す図である。図
において、１Ｅ〜１Ｈは実施の形態３による半導体装置
の様々な形態を示しており、２ａ−４は外部からの電源
電圧をコアチップの動作電圧に変換するＶＤＣ（電圧変
換部、供給手段）である。６ｂ−１〜６ｂ−３はＶＤＣ
２ａ−４からコアチップに動作電圧を供給する低電圧電
源ライン（供給手段）の様々な形態を示している。な
お、図１と同一構成要素には同一符号を付して重複する
説明を省略する。
【００３２】次に動作について説明する。先ず、コアチ
ップ３，５，９が通常電圧版として用いられ、１つのコ
アチップ４が低電圧版として用いられる場合、半導体装
置１Ｅのように、電源パッド７ａ（若しくは７ｂ）を介
して電源ライン６ａに供給される電源電圧を、ＶＤＣ２
ａ−４によってコアチップ４の動作電圧に変換し電源ラ
イン６ｂを介して供給する。このように、実施の形態３
では、コアチップと独立してＶＤＣを配置することか
ら、ＶＤＣによって変換すべき動作電圧が単一である場
合は１つのＶＤＣを設けるのみでよい。
ップ３，５，９が通常電圧版として用いられ、１つのコ
アチップ４が低電圧版として用いられる場合、半導体装
置１Ｅのように、電源パッド７ａ（若しくは７ｂ）を介
して電源ライン６ａに供給される電源電圧を、ＶＤＣ２
ａ−４によってコアチップ４の動作電圧に変換し電源ラ
イン６ｂを介して供給する。このように、実施の形態３
では、コアチップと独立してＶＤＣを配置することか
ら、ＶＤＣによって変換すべき動作電圧が単一である場
合は１つのＶＤＣを設けるのみでよい。
【００３３】また、通常電圧版として用いられるコアチ
ップ３，５，９に対しては、コアチップ３〜５，９を囲
むように設けた電源ライン６ａから電源電圧を直接供給
する。この場合、電源ライン６ａからコアチップ３，
５，９に接続する構成を追加するだけでよく、よりレイ
アウト面積を効率的に使用することができる。
ップ３，５，９に対しては、コアチップ３〜５，９を囲
むように設けた電源ライン６ａから電源電圧を直接供給
する。この場合、電源ライン６ａからコアチップ３，
５，９に接続する構成を追加するだけでよく、よりレイ
アウト面積を効率的に使用することができる。
【００３４】一方、コアチップ３〜５，９のうちの複数
のコアチップが低電圧版として用いられ、それぞれの動
作電圧が同一である場合、半導体装置１Ｆ〜１Ｈのよう
に、１つのＶＤＣ２ａ−４が変換した動作電圧を、電源
ライン６ｂ−１〜６ｂ−３を該当するコアチップに接続
して供給する。このように、動作電圧が同一のコアチッ
プが半導体装置内に複数存在する場合でも電源ライン６
ｂ−１〜６ｂ−３を追加するだけで対応することがで
き、よりレイアウト面積を効率的に使用することができ
る。
のコアチップが低電圧版として用いられ、それぞれの動
作電圧が同一である場合、半導体装置１Ｆ〜１Ｈのよう
に、１つのＶＤＣ２ａ−４が変換した動作電圧を、電源
ライン６ｂ−１〜６ｂ−３を該当するコアチップに接続
して供給する。このように、動作電圧が同一のコアチッ
プが半導体装置内に複数存在する場合でも電源ライン６
ｂ−１〜６ｂ−３を追加するだけで対応することがで
き、よりレイアウト面積を効率的に使用することができ
る。
【００３５】
【発明の効果】以上のように、この発明によれば、所定
の動作電圧で単体動作する少なくとも１つの回路部から
なる回路ブロックと、該回路ブロックとは独立して追加
配置されてなり、外部から供給される電源電圧を所定の
動作電圧に変換する電圧変換部と、電圧変換部からの動
作電圧を回路ブロックに供給する供給手段とを備えるの
で、回路ブロックのレイアウトが通常電圧版及び低電圧
版ともに共通することから、回路ブロック（若しくは回
路部）の動作電圧の相違による品種展開を容易に行うこ
とができるという効果がある。
の動作電圧で単体動作する少なくとも１つの回路部から
なる回路ブロックと、該回路ブロックとは独立して追加
配置されてなり、外部から供給される電源電圧を所定の
動作電圧に変換する電圧変換部と、電圧変換部からの動
作電圧を回路ブロックに供給する供給手段とを備えるの
で、回路ブロックのレイアウトが通常電圧版及び低電圧
版ともに共通することから、回路ブロック（若しくは回
路部）の動作電圧の相違による品種展開を容易に行うこ
とができるという効果がある。
【００３６】この発明によれば、異なる動作電圧で単体
動作する複数の回路部を含んでなる回路ブロックと、回
路部に対応する数で回路ブロックとは独立して配置され
てなり、外部から供給される電源電圧を各動作電圧に変
換する複数の電圧変換部と、複数の電圧変換部からの各
動作電圧を回路部に供給する供給手段とを備えるので、
複数の異なる動作電圧で動作する回路部を装置内に構成
することができると共に、これらの動作電圧の相違によ
る品種展開に柔軟に対応することができるという効果が
ある。
動作する複数の回路部を含んでなる回路ブロックと、回
路部に対応する数で回路ブロックとは独立して配置され
てなり、外部から供給される電源電圧を各動作電圧に変
換する複数の電圧変換部と、複数の電圧変換部からの各
動作電圧を回路部に供給する供給手段とを備えるので、
複数の異なる動作電圧で動作する回路部を装置内に構成
することができると共に、これらの動作電圧の相違によ
る品種展開に柔軟に対応することができるという効果が
ある。
【００３７】この発明によれば、所定の動作電圧で単体
動作する少なくとも１つの回路部からなる回路ブロック
と、回路ブロックとは独立して配置されると共に、回路
部に応じて少なくとも２つ以上設けられ、外部から供給
される電源電圧を各動作電圧に変換する電圧変換部と、
電圧変換部から動作電圧を回路部に供給すると共に、電
圧変換部のいずれかが生成した動作電圧が回路部の動作
に不十分である場合、該回路部に応じて設けられた他の
電圧変換部からの動作電圧を追加供給する供給手段とを
備えるので、電源電圧の相違による品種展開が容易にな
るばかりでなく、簡単な構成の追加で電圧変換部の動作
電圧供給能力を増加させることができるという効果があ
る。
動作する少なくとも１つの回路部からなる回路ブロック
と、回路ブロックとは独立して配置されると共に、回路
部に応じて少なくとも２つ以上設けられ、外部から供給
される電源電圧を各動作電圧に変換する電圧変換部と、
電圧変換部から動作電圧を回路部に供給すると共に、電
圧変換部のいずれかが生成した動作電圧が回路部の動作
に不十分である場合、該回路部に応じて設けられた他の
電圧変換部からの動作電圧を追加供給する供給手段とを
備えるので、電源電圧の相違による品種展開が容易にな
るばかりでなく、簡単な構成の追加で電圧変換部の動作
電圧供給能力を増加させることができるという効果があ
る。
【図１】 この発明の実施の形態１による半導体装置の
構成を示す図である。
構成を示す図である。
【図２】 実施の形態１による半導体装置の他の構成を
示す図である。
示す図である。
【図３】 この発明の実施の形態２による半導体装置の
構成を示す図である。
構成を示す図である。
【図４】 実施の形態２による半導体装置の他の構成を
示す図である。
示す図である。
【図５】 この発明の半導体装置の具体例を示す図であ
る。
る。
【図６】 この発明の半導体装置の他の構成を示す図で
ある。
ある。
【図７】 この発明の半導体装置の他の構成を示す図で
ある。
ある。
【図８】 この発明の半導体装置の他の構成を示す図で
ある。
ある。
【図９】 従来の半導体装置の構成を示す図である。
１Ａ〜１Ｈ 半導体装置、２ａ〜２ｄ，２ａ−１〜２ｄ
−１，２ａ−２〜２ｅ−２，２ａ−３，２ｂ−３，２ａ
−４ ＶＤＣ（電圧変換部、供給手段）、３〜５，９〜
１２ コアチップ（回路ブロック）、６ａ 通常電圧電
源ライン（供給手段）、６ｂ，６ｂ−１〜６ｂ−３ 低
電圧電源ライン（供給手段）、７ａ，７ｂ 電源パッ
ド、８ 入出力パッド。
−１，２ａ−２〜２ｅ−２，２ａ−３，２ｂ−３，２ａ
−４ ＶＤＣ（電圧変換部、供給手段）、３〜５，９〜
１２ コアチップ（回路ブロック）、６ａ 通常電圧電
源ライン（供給手段）、６ｂ，６ｂ−１〜６ｂ−３ 低
電圧電源ライン（供給手段）、７ａ，７ｂ 電源パッ
ド、８ 入出力パッド。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山本 博
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
Ｆターム(参考） 5F038 BB09 CA03 CA05 DF04 DF14
DF16 EZ20
5F064 BB09 DD14 FF08 FF36 FF48
Claims (3)
- 【請求項１】 所定の動作電圧で単体動作する少なくと
も１つの回路部からなる回路ブロックと、 該回路ブロックとは独立して追加配置されてなり、外部
から供給される電源電圧を上記所定の動作電圧に変換す
る電圧変換部と、 上記電圧変換部からの動作電圧を上記回路ブロックに供
給する供給手段とを備えた半導体装置。 - 【請求項２】 異なる動作電圧で単体動作する複数の回
路部を含んでなる回路ブロックと、 上記回路部に対応する数で上記回路ブロックとは独立し
て配置されてなり、外部から供給される電源電圧を上記
各動作電圧に変換する複数の電圧変換部と、 上記複数の電圧変換部からの各動作電圧を上記回路部に
供給する供給手段とを備えた半導体装置。 - 【請求項３】 所定の動作電圧で単体動作する少なくと
も１つの回路部からなる回路ブロックと、 上記回路ブロックとは独立して配置されると共に、上記
回路部に応じて少なくとも２つ以上設けられ、外部から
供給される電源電圧を上記各動作電圧に変換する電圧変
換部と、 上記電圧変換部から動作電圧を上記回路部に供給すると
共に、上記電圧変換部のいずれかが生成した動作電圧が
上記回路部の動作に不十分である場合、該回路部に応じ
て設けられた他の電圧変換部からの動作電圧を追加供給
する供給手段とを備えた半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390168A JP2003197750A (ja) | 2001-12-21 | 2001-12-21 | 半導体装置 |
| US10/164,607 US6820241B2 (en) | 2001-12-21 | 2002-06-10 | Semiconductor device with voltage down circuit changing power supply voltage to operating voltage |
| TW091112569A TW548827B (en) | 2001-12-21 | 2002-06-10 | Semiconductor device with voltage down circuit changing power supply voltage to operating voltage |
| CN02129855A CN1427478A (zh) | 2001-12-21 | 2002-08-20 | 具有将电源电压转换为工作电压的降压电路的半导体装置 |
| KR1020020049109A KR20030052953A (ko) | 2001-12-21 | 2002-08-20 | 전원 전압을 동작 전압으로 변환하는 강압 회로를 갖는반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001390168A JP2003197750A (ja) | 2001-12-21 | 2001-12-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197750A true JP2003197750A (ja) | 2003-07-11 |
Family
ID=19188345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001390168A Pending JP2003197750A (ja) | 2001-12-21 | 2001-12-21 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6820241B2 (ja) |
| JP (1) | JP2003197750A (ja) |
| KR (1) | KR20030052953A (ja) |
| CN (1) | CN1427478A (ja) |
| TW (1) | TW548827B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502375B1 (ko) * | 2002-03-26 | 2005-07-20 | 가부시끼가이샤 도시바 | 반도체 집적 회로 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006318967A (ja) * | 2005-05-10 | 2006-11-24 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| TW200812066A (en) * | 2006-05-30 | 2008-03-01 | Renesas Tech Corp | Semiconductor device and power source unit using the same |
| JP2008140531A (ja) * | 2006-11-07 | 2008-06-19 | Nec Electronics Corp | 半導体装置及びメモリ |
| US9342123B2 (en) * | 2013-03-18 | 2016-05-17 | Hewlett Packard Enterprise Development Lp | Determine voltage supplied to a core |
| WO2021015794A1 (en) * | 2019-07-25 | 2021-01-28 | Hewlett-Packard Development Company, L.P. | Power supplies to variable performance electronic components |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0590499A (ja) | 1991-09-27 | 1993-04-09 | Nec Corp | 集積回路装置 |
| JP2785548B2 (ja) * | 1991-10-25 | 1998-08-13 | 日本電気株式会社 | 半導体メモリ |
| US6175952B1 (en) * | 1997-05-27 | 2001-01-16 | Altera Corporation | Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions |
| JPH11231404A (ja) * | 1998-02-16 | 1999-08-27 | Olympus Optical Co Ltd | カメラの制御回路 |
| EP0997945A4 (en) * | 1998-04-23 | 2007-08-01 | Matsushita Electric Ind Co Ltd | METHOD FOR DESIGNING A CIRCUIT FOR VOLTAGE SUPPLY AND SEMICONDUCTOR CHIP |
| JP3971033B2 (ja) * | 1998-07-28 | 2007-09-05 | 富士通株式会社 | レイアウトデータ作成方法、レイアウトデータ作成装置、及び、記録媒体 |
| JP2001110184A (ja) * | 1999-10-14 | 2001-04-20 | Hitachi Ltd | 半導体装置 |
| JP2002123501A (ja) * | 2000-10-17 | 2002-04-26 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2003099414A (ja) | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 半導体集積回路 |
-
2001
- 2001-12-21 JP JP2001390168A patent/JP2003197750A/ja active Pending
-
2002
- 2002-06-10 TW TW091112569A patent/TW548827B/zh not_active IP Right Cessation
- 2002-06-10 US US10/164,607 patent/US6820241B2/en not_active Expired - Fee Related
- 2002-08-20 CN CN02129855A patent/CN1427478A/zh active Pending
- 2002-08-20 KR KR1020020049109A patent/KR20030052953A/ko not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100502375B1 (ko) * | 2002-03-26 | 2005-07-20 | 가부시끼가이샤 도시바 | 반도체 집적 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030117214A1 (en) | 2003-06-26 |
| US6820241B2 (en) | 2004-11-16 |
| CN1427478A (zh) | 2003-07-02 |
| KR20030052953A (ko) | 2003-06-27 |
| TW548827B (en) | 2003-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI498715B (zh) | 用於多電壓晶片之電力許可（ｏｋ）分配 | |
| US6639454B2 (en) | Multiple circuit blocks with interblock control and power conservation | |
| JP2004038331A (ja) | 情報処理装置および同装置への電源供給方法 | |
| JP2003197750A (ja) | 半導体装置 | |
| JP2008515242A (ja) | Ｃｐｕ電力配送システム | |
| US20090199021A1 (en) | Power management module for central processing unit | |
| US7543249B2 (en) | Embedded switchable power ring | |
| JP2004135397A (ja) | 電源装置および電源分配用の直流電圧変換装置 | |
| US6825509B1 (en) | Power distribution system, method, and layout for an electronic device | |
| JPH07211866A (ja) | 半導体集積回路 | |
| TWI409620B (zh) | 電源轉換電路 | |
| KR100471090B1 (ko) | 컴퓨터의 전원공급시스템 | |
| JP2005182572A (ja) | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 | |
| JPH1012738A (ja) | 半導体集積回路装置 | |
| JP2008021851A (ja) | 半導体集積回路のレイアウト方法 | |
| US20040164397A1 (en) | Power ring architecture for embedded low drop off voltage reglators | |
| JPH01211013A (ja) | マイクロプロセッサのスタンバイ回路 | |
| JP2004152077A (ja) | 半導体集積回路 | |
| JPH0548011A (ja) | 集積回路チツプ | |
| JP2009087987A (ja) | 半導体装置およびレイアウト方法 | |
| JP2003203977A (ja) | マイクロコンピュータ | |
| Edwards | SOS Technology Yields Low-Cost HP 3000 Computer System | |
| JP2003209471A (ja) | 半導体集積回路 | |
| JPH10135089A (ja) | 半導体装置の製造ライン構造 | |
| JPS6260016A (ja) | 電源制御方式 |