JP2000133592A - シリコン層の製造方法および半導体装置の製造方法 - Google Patents
シリコン層の製造方法および半導体装置の製造方法Info
- Publication number
- JP2000133592A JP2000133592A JP10304928A JP30492898A JP2000133592A JP 2000133592 A JP2000133592 A JP 2000133592A JP 10304928 A JP10304928 A JP 10304928A JP 30492898 A JP30492898 A JP 30492898A JP 2000133592 A JP2000133592 A JP 2000133592A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- tin
- based metal
- layer
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 357
- 239000010703 silicon Substances 0.000 title claims abstract description 357
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 355
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 71
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 176
- 239000000758 substrate Substances 0.000 claims abstract description 116
- 238000000034 method Methods 0.000 claims abstract description 104
- 239000013078 crystal Substances 0.000 claims abstract description 98
- 238000010438 heat treatment Methods 0.000 claims abstract description 77
- 239000011521 glass Substances 0.000 claims abstract description 48
- 238000002844 melting Methods 0.000 claims abstract description 45
- 239000010409 thin film Substances 0.000 claims abstract description 45
- 230000008018 melting Effects 0.000 claims abstract description 22
- 238000001816 cooling Methods 0.000 claims abstract description 17
- 229910052751 metal Inorganic materials 0.000 claims description 145
- 239000002184 metal Substances 0.000 claims description 145
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 38
- 239000001257 hydrogen Substances 0.000 claims description 38
- 229910052739 hydrogen Inorganic materials 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 38
- 239000011261 inert gas Substances 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 19
- 229910001174 tin-lead alloy Inorganic materials 0.000 claims description 16
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 239000000155 melt Substances 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 3
- 239000010408 film Substances 0.000 abstract description 78
- 229910001128 Sn alloy Inorganic materials 0.000 abstract description 2
- 229910000978 Pb alloy Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 215
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 18
- 229910052594 sapphire Inorganic materials 0.000 description 13
- 239000010980 sapphire Substances 0.000 description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 7
- 239000002253 acid Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- -1 sapphire Chemical compound 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 4
- 229910001634 calcium fluoride Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011029 spinel Substances 0.000 description 4
- 229910052596 spinel Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910000681 Silicon-tin Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004050 hot filament vapor deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- LQJIDIOGYJAQMF-UHFFFAOYSA-N lambda2-silanylidenetin Chemical compound [Si].[Sn] LQJIDIOGYJAQMF-UHFFFAOYSA-N 0.000 description 2
- 239000007791 liquid phase Substances 0.000 description 2
- 239000006193 liquid solution Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000010587 phase diagram Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000002294 plasma sputter deposition Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910008355 Si-Sn Inorganic materials 0.000 description 1
- 229910006453 Si—Sn Inorganic materials 0.000 description 1
- DGRIPWYWLYDWDO-UHFFFAOYSA-N [Si][In] Chemical compound [Si][In] DGRIPWYWLYDWDO-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- MUJOIMFVNIBMKC-UHFFFAOYSA-N fludioxonil Chemical compound C=12OC(F)(F)OC2=CC=CC=1C1=CNC=C1C#N MUJOIMFVNIBMKC-UHFFFAOYSA-N 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 シリコンエピタキシー層を膜厚の制御性よく
形成することが困難であり、また大型の低融点ガラス基
板上にシリコンエピタキシー層を形成することは困難で
あった。 【解決手段】 絶縁基体１１の表面側に結晶成長のシー
ド１２を形成した後、絶縁基体１１の表面側に所定の膜
厚のシリコン薄膜１４と、スズもしくはスズ鉛合金から
なるスズ系金属層１５とを形成し、次いで加熱処理によ
り、スズ系金属層１５を溶解するとともにその溶融液中
にシリコン薄膜１４を溶解してシリコン含有スズ系金属
溶融液１６を生成し、その後冷却処理により、結晶成長
のシード１２を起点にしてシリコン含有スズ系金属溶融
液１６中のシリコンを結晶成長させ、シリコン層１７を
形成するシリコン層の製造方法である。またそのシリコ
ン層１７に所定の処理を施して半導体素子を形成する半
導体装置の製造方法である。
形成することが困難であり、また大型の低融点ガラス基
板上にシリコンエピタキシー層を形成することは困難で
あった。 【解決手段】 絶縁基体１１の表面側に結晶成長のシー
ド１２を形成した後、絶縁基体１１の表面側に所定の膜
厚のシリコン薄膜１４と、スズもしくはスズ鉛合金から
なるスズ系金属層１５とを形成し、次いで加熱処理によ
り、スズ系金属層１５を溶解するとともにその溶融液中
にシリコン薄膜１４を溶解してシリコン含有スズ系金属
溶融液１６を生成し、その後冷却処理により、結晶成長
のシード１２を起点にしてシリコン含有スズ系金属溶融
液１６中のシリコンを結晶成長させ、シリコン層１７を
形成するシリコン層の製造方法である。またそのシリコ
ン層１７に所定の処理を施して半導体素子を形成する半
導体装置の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン層の製造
方法および半導体装置の製造方法に関し、詳しくは、ス
ズ系金属層を溶解した溶液中にシリコン薄膜を溶解させ
た後、その溶解したシリコンを結晶成長させるシリコン
層の製造方法およびそのシリコン層を用いた半導体装置
の製造方法に関する。
方法および半導体装置の製造方法に関し、詳しくは、ス
ズ系金属層を溶解した溶液中にシリコン薄膜を溶解させ
た後、その溶解したシリコンを結晶成長させるシリコン
層の製造方法およびそのシリコン層を用いた半導体装置
の製造方法に関する。
【０００２】
【従来の技術】基板上に形成された単結晶シリコン層を
用いてＭＯＳＦＥＴ（Metal-oxide-semiconductor fiel
d effect transistor の略）である薄膜トランジスタ
（以下ＴＦＴという、ＴＦＴはThin Film Transistor
の略）は、ポリシリコン層を用いたものと比べて数倍も
大きい電子移動度を有し、高速動作に適していること
が、例えば "First MOS transistors on Insulator by
Siluicon Satulated LiquidSolution Epitaxy." IEEE E
LECTRON DEVICE LETTERS,13 [5] (May 1992) R.P.Zingg
et al.,p.294-296、特公平４−５７０９８号公報、応
用物理”薄膜トランジスタ”, 65 [8] (1996) 松村正
清,p.842-848等に開示されている。
用いてＭＯＳＦＥＴ（Metal-oxide-semiconductor fiel
d effect transistor の略）である薄膜トランジスタ
（以下ＴＦＴという、ＴＦＴはThin Film Transistor
の略）は、ポリシリコン層を用いたものと比べて数倍も
大きい電子移動度を有し、高速動作に適していること
が、例えば "First MOS transistors on Insulator by
Siluicon Satulated LiquidSolution Epitaxy." IEEE E
LECTRON DEVICE LETTERS,13 [5] (May 1992) R.P.Zingg
et al.,p.294-296、特公平４−５７０９８号公報、応
用物理”薄膜トランジスタ”, 65 [8] (1996) 松村正
清,p.842-848等に開示されている。
【０００３】上記半導体素子が形成される単結晶シリコ
ン層を基板上に形成する技術としては、以下の成膜技術
（１）〜（４）が知られている。
ン層を基板上に形成する技術としては、以下の成膜技術
（１）〜（４）が知られている。
【０００４】（１）単結晶シリコン基板をシードにし
て、９２０℃〜９３０℃に加熱されたインジウム・シリ
コン溶液またはインジウム・ガリウム・シリコン溶液か
ら、冷却処理によりシリコンエピタキシー層を形成し、
この層の上にシリコン半導体層を形成する技術が、"VER
Y-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF
SILICON." MATERIALS LETTERS, 9 [2,3] (Jan. 1990) S
oo Hong Lee,p53-56 、"MOS transistors with epitaxi
al Si,laterally grown over SiO2 by liquid phase ep
itxy." J.Applied Physics A,54 [1] (1992) R.Bergman
n et al.,p.103-105 、"First MOS transistors on Ins
ulator by Silicon Satulated Liquid Solution Epitax
y." IEEE ELECTRON DEVICE LETTERS,13 [5] (May 1992)
R.P.Zingg et al.,p.294-296等の文献に開示されてい
る。
て、９２０℃〜９３０℃に加熱されたインジウム・シリ
コン溶液またはインジウム・ガリウム・シリコン溶液か
ら、冷却処理によりシリコンエピタキシー層を形成し、
この層の上にシリコン半導体層を形成する技術が、"VER
Y-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF
SILICON." MATERIALS LETTERS, 9 [2,3] (Jan. 1990) S
oo Hong Lee,p53-56 、"MOS transistors with epitaxi
al Si,laterally grown over SiO2 by liquid phase ep
itxy." J.Applied Physics A,54 [1] (1992) R.Bergman
n et al.,p.103-105 、"First MOS transistors on Ins
ulator by Silicon Satulated Liquid Solution Epitax
y." IEEE ELECTRON DEVICE LETTERS,13 [5] (May 1992)
R.P.Zingg et al.,p.294-296等の文献に開示されてい
る。
【０００５】（２）サファイア基板上にシリコンをエピ
タキシャル成長させる技術は、"High-quality CMOS in
thin (100nm)silicon on saphire." IEEE ELECTRON DEV
ICELETTERS, 9 (Jan. 1988) G.A.Garcia,R.E.Reedy,and
M.L.Burger,p.32-34に開示されている。
タキシャル成長させる技術は、"High-quality CMOS in
thin (100nm)silicon on saphire." IEEE ELECTRON DEV
ICELETTERS, 9 (Jan. 1988) G.A.Garcia,R.E.Reedy,and
M.L.Burger,p.32-34に開示されている。
【０００６】（３）酸素イオン注入法により、絶縁基板
上にシリコン層を形成する技術は、"CMOS device fabri
cation on buried SiO2 layers formed by oxygen impl
antation into silicon."Electron.Lett.,14 [18] (Au
g. 1978) K.Izumi,M.Doken,,and H.Ariyoshtl,p.593-59
4に開示されている。
上にシリコン層を形成する技術は、"CMOS device fabri
cation on buried SiO2 layers formed by oxygen impl
antation into silicon."Electron.Lett.,14 [18] (Au
g. 1978) K.Izumi,M.Doken,,and H.Ariyoshtl,p.593-59
4に開示されている。
【０００７】石英基板の上にステップを形成し、この上
にポリシリコン層を形成し、次にこれをレーザ光または
ストリップヒータで１４００℃以上に加熱する。加熱さ
れたポリシリコン層は、石英基板上に形成されたステッ
プを核にして、エピタキシャル成長層を形成する技術
は、”グラフォエピタキシー”電子通信学会誌，66 [5]
(May 1983) 古川静二郎，p.486-489 、"Crystallograph
ic orientatin of silicon on an amorphous substrate
using an artificial surface-relief gratingand las
er crystallization." Appl. Phys. Letter,35 [1] (J
uly. 1979) Geis,M.W.,et al.,p.71-74 、"Silicon gra
phoepitaxy" Jpn.J.Appl.Phys.,Suppl.20-1 (1981) Gei
s,M.W.,et al.,p.39-42 等に開示されている。
にポリシリコン層を形成し、次にこれをレーザ光または
ストリップヒータで１４００℃以上に加熱する。加熱さ
れたポリシリコン層は、石英基板上に形成されたステッ
プを核にして、エピタキシャル成長層を形成する技術
は、”グラフォエピタキシー”電子通信学会誌，66 [5]
(May 1983) 古川静二郎，p.486-489 、"Crystallograph
ic orientatin of silicon on an amorphous substrate
using an artificial surface-relief gratingand las
er crystallization." Appl. Phys. Letter,35 [1] (J
uly. 1979) Geis,M.W.,et al.,p.71-74 、"Silicon gra
phoepitaxy" Jpn.J.Appl.Phys.,Suppl.20-1 (1981) Gei
s,M.W.,et al.,p.39-42 等に開示されている。
【０００８】
【発明が解決しようとする課題】しかしながら、これま
での公知技術では、歪点が比較的低く、しかも大型のガ
ラス基板上に、エピタキシャル成長のような結晶成長技
術により単結晶シリコン層を形成することは困難であっ
た。また、ガラス基板上に段差を形成し、これを結晶成
長のシードにしてシリコン単結晶を成長させる技術（グ
ラフォエピタキシー技術）では、低温でかつ均一にシリ
コン結晶を成長させることは困難であった。
での公知技術では、歪点が比較的低く、しかも大型のガ
ラス基板上に、エピタキシャル成長のような結晶成長技
術により単結晶シリコン層を形成することは困難であっ
た。また、ガラス基板上に段差を形成し、これを結晶成
長のシードにしてシリコン単結晶を成長させる技術（グ
ラフォエピタキシー技術）では、低温でかつ均一にシリ
コン結晶を成長させることは困難であった。
【０００９】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされたシリコン層の製造方法および半導
体装置の製造方法である。
決するためになされたシリコン層の製造方法および半導
体装置の製造方法である。
【００１０】すなわち、本発明のシリコン層の製造方法
は、絶縁基体の表面側に結晶成長のシードを形成する工
程と、その絶縁基体の表面側に所定の膜厚のシリコン薄
膜とスズもしくはスズ鉛合金からなるスズ系金属層とを
形成する工程と、加熱処理により、スズ系金属層を溶解
するとともにその溶融液中にシリコン薄膜を溶解してシ
リコン含有スズ系金属溶融液を生成する工程と、冷却処
理により、結晶成長のシードを起点にしてシリコン含有
スズ系金属溶融液中のシリコンを結晶成長させ、絶縁基
体の表面側にシリコン層を形成する工程とを備えてい
る。
は、絶縁基体の表面側に結晶成長のシードを形成する工
程と、その絶縁基体の表面側に所定の膜厚のシリコン薄
膜とスズもしくはスズ鉛合金からなるスズ系金属層とを
形成する工程と、加熱処理により、スズ系金属層を溶解
するとともにその溶融液中にシリコン薄膜を溶解してシ
リコン含有スズ系金属溶融液を生成する工程と、冷却処
理により、結晶成長のシードを起点にしてシリコン含有
スズ系金属溶融液中のシリコンを結晶成長させ、絶縁基
体の表面側にシリコン層を形成する工程とを備えてい
る。
【００１１】または、絶縁基体の表面側に結晶成長のシ
ードを形成した後、絶縁基体の表面側にシリコンを含有
するスズもしくはシリコンを含有するスズ鉛合金からな
るシリコン含有スズ系金属層を形成し、その後加熱処理
により、シリコン含有スズ系金属層を溶解してシリコン
含有スズ系金属溶融液を生成し、さらに冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、上記シリコン
層を形成してもよい。
ードを形成した後、絶縁基体の表面側にシリコンを含有
するスズもしくはシリコンを含有するスズ鉛合金からな
るシリコン含有スズ系金属層を形成し、その後加熱処理
により、シリコン含有スズ系金属層を溶解してシリコン
含有スズ系金属溶融液を生成し、さらに冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、上記シリコン
層を形成してもよい。
【００１２】ここで、結晶成長のシードとは、下地の結
晶方位を受け継いで結晶成長させる（通常のエピタキシ
ャル成長）シードおよび下地の形状によって結晶成長さ
せる（例えばグラフォエピタキシー）シードの両方を含
む。
晶方位を受け継いで結晶成長させる（通常のエピタキシ
ャル成長）シードおよび下地の形状によって結晶成長さ
せる（例えばグラフォエピタキシー）シードの両方を含
む。
【００１３】上記シリコン層の製造方法では、結晶成長
のシードを形成した絶縁基体の表面側に、シリコン薄膜
と、スズもしくはスズ鉛合金からなるスズ系金属層とを
形成して、加熱処理により、スズ系金属層を溶解すると
ともにその溶融液中にシリコン薄膜を溶解してシリコン
含有スズ系金属溶融液を生成することから、その加熱温
度はスズ系金属層が溶解しさらにその溶融液にシリコン
薄膜が溶解する４００℃〜６５０℃程度の加熱処理で十
分である。また、結晶成長のシードを形成した絶縁基体
の表面側に、シリコンを含有するスズもしくはシリコン
を含有するスズ鉛合金からなるシリコン含有スズ系金属
層を形成して、加熱処理により、シリコン含有スズ系金
属層を溶解することから、その加熱温度はシリコンの含
有量が０．０００５ｗ％〜０．０３ｗ％とすれば、シリ
コン含有スズ系金属層が溶解する４００℃〜６５０℃程
度の加熱処理で十分である。
のシードを形成した絶縁基体の表面側に、シリコン薄膜
と、スズもしくはスズ鉛合金からなるスズ系金属層とを
形成して、加熱処理により、スズ系金属層を溶解すると
ともにその溶融液中にシリコン薄膜を溶解してシリコン
含有スズ系金属溶融液を生成することから、その加熱温
度はスズ系金属層が溶解しさらにその溶融液にシリコン
薄膜が溶解する４００℃〜６５０℃程度の加熱処理で十
分である。また、結晶成長のシードを形成した絶縁基体
の表面側に、シリコンを含有するスズもしくはシリコン
を含有するスズ鉛合金からなるシリコン含有スズ系金属
層を形成して、加熱処理により、シリコン含有スズ系金
属層を溶解することから、その加熱温度はシリコンの含
有量が０．０００５ｗ％〜０．０３ｗ％とすれば、シリ
コン含有スズ系金属層が溶解する４００℃〜６５０℃程
度の加熱処理で十分である。
【００１４】その後、冷却処理により、結晶成長のシー
ドを起点にしてシリコン含有スズ系金属溶融液中のシリ
コンを結晶成長させていること、上記シリコン薄膜は６
５０℃以下の化学的気相成長法（以下ＣＶＤという、Ｃ
ＶＤ：Chemical Vapour Deposition）、スパッタリング
等の成膜方法で形成することが可能であること、また上
記結晶成長のシードも、例えば段差を形成する際のエッ
チング工程、シリコンとの格子整合性を有するような物
質からなるシード層を例えばサファイア薄膜を用いて形
成する工程も、低温プロセスが可能であることから、本
発明のプロセスは６５０℃以下で行える。そのため、上
記絶縁基体には、いわゆる低融点ガラス基板を用いるこ
とが可能になる。また低融点ガラスで形成されている長
尺ロールガラスを用いることも可能になる。
ドを起点にしてシリコン含有スズ系金属溶融液中のシリ
コンを結晶成長させていること、上記シリコン薄膜は６
５０℃以下の化学的気相成長法（以下ＣＶＤという、Ｃ
ＶＤ：Chemical Vapour Deposition）、スパッタリング
等の成膜方法で形成することが可能であること、また上
記結晶成長のシードも、例えば段差を形成する際のエッ
チング工程、シリコンとの格子整合性を有するような物
質からなるシード層を例えばサファイア薄膜を用いて形
成する工程も、低温プロセスが可能であることから、本
発明のプロセスは６５０℃以下で行える。そのため、上
記絶縁基体には、いわゆる低融点ガラス基板を用いるこ
とが可能になる。また低融点ガラスで形成されている長
尺ロールガラスを用いることも可能になる。
【００１５】しかも、上記シリコン層は、単結晶で形成
され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度
になり、バルクのシリコン基板と同程度の電子移動度が
得られる。なお、本明細書でいう単結晶とは、亜粒界や
転位を含む単結晶も含めていう。
され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度
になり、バルクのシリコン基板と同程度の電子移動度が
得られる。なお、本明細書でいう単結晶とは、亜粒界や
転位を含む単結晶も含めていう。
【００１６】また、シリコン薄膜を溶解させる金属溶融
液にスズ系金属を用いていることから、出来上がったシ
リコン層にスズ系金属のスズ、鉛等が含有されたとして
も、それらはシリコン層中でキャリアにはならない。そ
のため、シリコン層は高抵抗なものとなる。またシリコ
ン層中に残留するスズは、結晶欠陥を電気的に不活性に
するため、接合リークが低減され、電子移動度を高め
る。
液にスズ系金属を用いていることから、出来上がったシ
リコン層にスズ系金属のスズ、鉛等が含有されたとして
も、それらはシリコン層中でキャリアにはならない。そ
のため、シリコン層は高抵抗なものとなる。またシリコ
ン層中に残留するスズは、結晶欠陥を電気的に不活性に
するため、接合リークが低減され、電子移動度を高め
る。
【００１７】本発明の半導体装置の製造方法は、絶縁基
体の表面側に結晶成長のシードを形成する工程と、その
絶縁基体の表面側に所定の膜厚のシリコン薄膜と、スズ
もしくはスズ鉛合金からなるスズ系金属層とを形成する
工程と、加熱処理により、スズ系金属層を溶解するとと
もにその溶融液中にシリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、絶縁基体の表
面側にシリコン層を形成する工程と、シリコン層上のス
ズ系金属層を除去する工程と、シリコン層に所定の処理
を施して半導体素子を形成する工程とを備えている。
体の表面側に結晶成長のシードを形成する工程と、その
絶縁基体の表面側に所定の膜厚のシリコン薄膜と、スズ
もしくはスズ鉛合金からなるスズ系金属層とを形成する
工程と、加熱処理により、スズ系金属層を溶解するとと
もにその溶融液中にシリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、絶縁基体の表
面側にシリコン層を形成する工程と、シリコン層上のス
ズ系金属層を除去する工程と、シリコン層に所定の処理
を施して半導体素子を形成する工程とを備えている。
【００１８】または、絶縁基体の表面側に結晶成長のシ
ードを形成した後、絶縁基体の表面側にシリコンを含有
するスズもしくはシリコンを含有するスズ鉛合金からな
るシリコン含有スズ系金属層を形成し、その後加熱処理
により、シリコン含有スズ系金属層を溶解してシリコン
含有スズ系金属溶融液を形成し、さらに冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、上記シリコン
層を形成してもよい。
ードを形成した後、絶縁基体の表面側にシリコンを含有
するスズもしくはシリコンを含有するスズ鉛合金からな
るシリコン含有スズ系金属層を形成し、その後加熱処理
により、シリコン含有スズ系金属層を溶解してシリコン
含有スズ系金属溶融液を形成し、さらに冷却処理によ
り、結晶成長のシードを起点にしてシリコン含有スズ系
金属溶融液中のシリコンを結晶成長させ、上記シリコン
層を形成してもよい。
【００１９】上記半導体装置の製造方法では、上記説明
したシリコン層の製造方法を用いて絶縁基体上にシリコ
ン層を形成していることから、絶縁基体に低融点ガラス
を用いて、その上に上記説明した特性のシリコン層が得
られる。そして、そのシリコン層に所定の処理を施して
半導体素子を形成することから、その半導体素子は、バ
ルクのシリコン基板に形成したのと同様の高性能な特性
が得られる。例えばシリコン層にチャネル領域、ソース
領域、ドレイン領域を形成した絶縁ゲート型電界効果ト
ランジスタは、高速動作、大電流密度のトランジスタと
なる。このように、シリコン層には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することが可能になる。
したシリコン層の製造方法を用いて絶縁基体上にシリコ
ン層を形成していることから、絶縁基体に低融点ガラス
を用いて、その上に上記説明した特性のシリコン層が得
られる。そして、そのシリコン層に所定の処理を施して
半導体素子を形成することから、その半導体素子は、バ
ルクのシリコン基板に形成したのと同様の高性能な特性
が得られる。例えばシリコン層にチャネル領域、ソース
領域、ドレイン領域を形成した絶縁ゲート型電界効果ト
ランジスタは、高速動作、大電流密度のトランジスタと
なる。このように、シリコン層には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することが可能になる。
【００２０】
【発明の実施の形態】本発明のシリコン層の製造方法お
よび半導体装置の製造方法に係わる実施の形態を以下に
説明する。
よび半導体装置の製造方法に係わる実施の形態を以下に
説明する。
【００２１】まず、絶縁基体の表面側に、反応性イオン
エッチングなどの異方性ドライエッチングにより段差を
形成して結晶成長のシードを設ける。または、低温成膜
技術として、減圧ＣＶＤ法、プラズマＣＶＤ法もしくは
スパッタリングによって、絶縁基体の表面側に結晶成長
のシードなるものでシリコンとの格子整合性を有するよ
うな物質、例えばサファイアからなるシード層を形成す
る。
エッチングなどの異方性ドライエッチングにより段差を
形成して結晶成長のシードを設ける。または、低温成膜
技術として、減圧ＣＶＤ法、プラズマＣＶＤ法もしくは
スパッタリングによって、絶縁基体の表面側に結晶成長
のシードなるものでシリコンとの格子整合性を有するよ
うな物質、例えばサファイアからなるシード層を形成す
る。
【００２２】その後、減圧ＣＶＤ法、プラズマＣＶＤ
法、スパッタリングなどの低温成膜技術によって、絶縁
基体の表面側にシリコン薄膜を５ｎｍ〜５０ｎｍの所定
の膜厚に形成する。さらに、スズもしくはスズ鉛合金か
らなるスズ系金属層を、シリコン薄膜の２３０倍〜７０
０００倍の厚さに形成する。なお、このシリコン薄膜と
スズ系金属層はどちらを先に形成してもよい。
法、スパッタリングなどの低温成膜技術によって、絶縁
基体の表面側にシリコン薄膜を５ｎｍ〜５０ｎｍの所定
の膜厚に形成する。さらに、スズもしくはスズ鉛合金か
らなるスズ系金属層を、シリコン薄膜の２３０倍〜７０
０００倍の厚さに形成する。なお、このシリコン薄膜と
スズ系金属層はどちらを先に形成してもよい。
【００２３】もしくは、絶縁基体の表面側にシリコンを
含有するスズもしくはシリコンを含有するスズ鉛合金か
らなるシリコン含有スズ系金属層を形成してもよい。
含有するスズもしくはシリコンを含有するスズ鉛合金か
らなるシリコン含有スズ系金属層を形成してもよい。
【００２４】次いで、水素雰囲気、水素と不活性なガス
との混合ガス雰囲気もしくは不活性なガス雰囲気下で、
シリコン含有スズ系金属溶融液を生成する温度以上絶縁
基体の最高使用温度以下（ガラス基板の場合には歪点未
満）の温度範囲内でその絶縁基体を加熱処理する。な
お、上記雰囲気は還元性雰囲気であってもよい。
との混合ガス雰囲気もしくは不活性なガス雰囲気下で、
シリコン含有スズ系金属溶融液を生成する温度以上絶縁
基体の最高使用温度以下（ガラス基板の場合には歪点未
満）の温度範囲内でその絶縁基体を加熱処理する。な
お、上記雰囲気は還元性雰囲気であってもよい。
【００２５】具体的には、上記スズ系金属層をスズ層で
形成した場合には４００℃〜６５０℃、望ましくは５０
０℃〜６００℃に加熱し、上記スズ系金属層をスズ鉛合
金層で形成した場合には３５０℃〜６００℃、望ましく
は４５０℃〜５５０℃に加熱して、上記スズ系金属層を
溶解してスズ系金属溶融液を生成するとともに、そのス
ズ系金属溶融液中にシリコン薄膜を溶解する。このよう
にして、シリコン含有スズ系金属溶融液を生成する。こ
の加熱処理には、電気炉、ランプ加熱装置等を用いて基
板全体を均一に加熱する方法、レーザ光、電子ビームな
どを照射して局所的に加熱する方法等による。
形成した場合には４００℃〜６５０℃、望ましくは５０
０℃〜６００℃に加熱し、上記スズ系金属層をスズ鉛合
金層で形成した場合には３５０℃〜６００℃、望ましく
は４５０℃〜５５０℃に加熱して、上記スズ系金属層を
溶解してスズ系金属溶融液を生成するとともに、そのス
ズ系金属溶融液中にシリコン薄膜を溶解する。このよう
にして、シリコン含有スズ系金属溶融液を生成する。こ
の加熱処理には、電気炉、ランプ加熱装置等を用いて基
板全体を均一に加熱する方法、レーザ光、電子ビームな
どを照射して局所的に加熱する方法等による。
【００２６】一方、シリコン含有スズ系金属層を形成し
た場合には、水素雰囲気、水素と不活性なガスとの混合
ガス雰囲気もしくは不活性なガス雰囲気下で、４００℃
〜６５０℃、望ましくは５００℃〜６００℃に加熱し、
シリコン含有スズ系金属層を溶解してシリコン含有スズ
系金属溶融液を生成する。なお、上記雰囲気は還元性雰
囲気であってもよい。
た場合には、水素雰囲気、水素と不活性なガスとの混合
ガス雰囲気もしくは不活性なガス雰囲気下で、４００℃
〜６５０℃、望ましくは５００℃〜６００℃に加熱し、
シリコン含有スズ系金属層を溶解してシリコン含有スズ
系金属溶融液を生成する。なお、上記雰囲気は還元性雰
囲気であってもよい。
【００２７】上記加熱温度は、スズ系金属溶融液中に溶
解するシリコンの割合により異なる。図７に示すシリコ
ン−スズ（Ｓｉ−Ｓｎ）の状態図、図８に示すスズに対
するシリコンの溶解度曲線（縦軸にシリコンの溶解度、
下横軸に温度Ｔとしたときの１０4 ／Ｔ（Ｋ）、上横軸
に温度（℃）を示す）からも明らかなように、シリコン
の割合が少なくなるに応じてシリコンを含むスズ系金属
溶融液の融点が低下する。例えばシリコンを０．０００
５ｗ％〜０．０３ｗ％含有するスズ溶融液は４００℃〜
６５０℃で生成することができる。したがって、絶縁基
体１１には最高使用温度（ほぼガラスの歪点）の低い、
いわゆる低融点ガラスを用いるこことも可能になる。こ
のような低融点ガラスには、歪点が例えば６６５℃のア
ルミノケイ酸ガラス、歪点が例えば５１０℃のホウケイ
酸ガラスがある。
解するシリコンの割合により異なる。図７に示すシリコ
ン−スズ（Ｓｉ−Ｓｎ）の状態図、図８に示すスズに対
するシリコンの溶解度曲線（縦軸にシリコンの溶解度、
下横軸に温度Ｔとしたときの１０4 ／Ｔ（Ｋ）、上横軸
に温度（℃）を示す）からも明らかなように、シリコン
の割合が少なくなるに応じてシリコンを含むスズ系金属
溶融液の融点が低下する。例えばシリコンを０．０００
５ｗ％〜０．０３ｗ％含有するスズ溶融液は４００℃〜
６５０℃で生成することができる。したがって、絶縁基
体１１には最高使用温度（ほぼガラスの歪点）の低い、
いわゆる低融点ガラスを用いるこことも可能になる。こ
のような低融点ガラスには、歪点が例えば６６５℃のア
ルミノケイ酸ガラス、歪点が例えば５１０℃のホウケイ
酸ガラスがある。
【００２８】また、上記絶縁基体には、従来から用いら
れている石英基板も用いることが可能であり、またセラ
ミックス基板を用いることが可能である。さらに加熱温
度によっては高耐熱性の樹脂〔例えばフッ素樹脂（フッ
化ポリアリルエーテル系樹脂：熱分解温度＝５００℃、
シクロポリマライズドフロリネーテッドポリマー系樹
脂：熱分解温度＝４２０℃、ポリテトラフルオロエチレ
ン系樹脂：熱分解温度＝４５０℃等）〕基板を用いるこ
とも可能になる。
れている石英基板も用いることが可能であり、またセラ
ミックス基板を用いることが可能である。さらに加熱温
度によっては高耐熱性の樹脂〔例えばフッ素樹脂（フッ
化ポリアリルエーテル系樹脂：熱分解温度＝５００℃、
シクロポリマライズドフロリネーテッドポリマー系樹
脂：熱分解温度＝４２０℃、ポリテトラフルオロエチレ
ン系樹脂：熱分解温度＝４５０℃等）〕基板を用いるこ
とも可能になる。
【００２９】そして、加熱温度で一定時間（例えば３０
秒〜６０分、好ましくは５分〜１０分）保持した後、冷
却処理により、結晶成長のシードを起点にして、上記シ
リコン含有スズ系金属溶融液中に溶解しているシリコン
を結晶成長させる。その結果、絶縁基体の表面側にシリ
コン単結晶が析出されてシリコン層を形成する。このシ
リコン単結晶は亜粒界や転位を含む場合もある。シリコ
ン層の厚さは、例えばシリコン含有スズ系金属溶融液に
含まれるシリコン濃度によって調整される。
秒〜６０分、好ましくは５分〜１０分）保持した後、冷
却処理により、結晶成長のシードを起点にして、上記シ
リコン含有スズ系金属溶融液中に溶解しているシリコン
を結晶成長させる。その結果、絶縁基体の表面側にシリ
コン単結晶が析出されてシリコン層を形成する。このシ
リコン単結晶は亜粒界や転位を含む場合もある。シリコ
ン層の厚さは、例えばシリコン含有スズ系金属溶融液に
含まれるシリコン濃度によって調整される。
【００３０】このように、シリコン薄膜を溶解させる金
属溶融液にスズ系金属を用いていることから、出来上が
ったシリコン層にスズ系金属のスズ、鉛が含有されたと
しても、それらはシリコン層中でキャリアにはならな
い。そのため、シリコン層は高抵抗なものとなる。また
シリコン層中に残留するスズは結晶欠陥を電気的に不活
性にするため、接合リークを低減し、電子移動度を高め
る。
属溶融液にスズ系金属を用いていることから、出来上が
ったシリコン層にスズ系金属のスズ、鉛が含有されたと
しても、それらはシリコン層中でキャリアにはならな
い。そのため、シリコン層は高抵抗なものとなる。また
シリコン層中に残留するスズは結晶欠陥を電気的に不活
性にするため、接合リークを低減し、電子移動度を高め
る。
【００３１】また、上記シリコン薄膜の成膜時やシリコ
ン含有スズ系金属層の成膜時に、例えばホウ素のような
ｐ型不純物を混入し、その際に不純物濃度を所望の量に
制御しておけば、上記シリコン層は所望の濃度のｐ型シ
リコン層となる。一方、例えばリン、ヒ素、アンチモン
のようなｎ型不純物を混入し、その際に不純物濃度を所
望の量に制御しておけば、上記シリコン層は所望の濃度
のｎ型シリコン層となる。
ン含有スズ系金属層の成膜時に、例えばホウ素のような
ｐ型不純物を混入し、その際に不純物濃度を所望の量に
制御しておけば、上記シリコン層は所望の濃度のｐ型シ
リコン層となる。一方、例えばリン、ヒ素、アンチモン
のようなｎ型不純物を混入し、その際に不純物濃度を所
望の量に制御しておけば、上記シリコン層は所望の濃度
のｎ型シリコン層となる。
【００３２】また、シリコン層を形成するプロセスが６
５０℃以下となるので、絶縁基体に低融点ガラスを用い
ることが可能になり、大型のガラス基板（１ｍ2 以上の
面積を有するガラス基板）上にシリコン層を形成するこ
とも可能になる。また、長尺ロール化されたガラス板
に、結晶成長によりシリコン層を連続的にもしくは非連
続的に形成することも可能になる。結晶成長のシードに
段差を用いた場合には、その段差を起点にして結晶を成
長させ、いわゆる島状にシリコン層を形成することも可
能である。またさらに結晶成長を進めて、絶縁基体の表
面側全体にシリコン層を形成することも可能である。一
方、結晶成長のシードにシード層を用いた場合には、そ
のシード層上の全面にシリコン層を形成することが可能
になる。そのため、シリコン層を島状に形成する場合に
は、予め結晶成長前にシード層を島状にパターニングし
ておくか、または生成したシリコン層を島状にパターニ
ングすればよい。
５０℃以下となるので、絶縁基体に低融点ガラスを用い
ることが可能になり、大型のガラス基板（１ｍ2 以上の
面積を有するガラス基板）上にシリコン層を形成するこ
とも可能になる。また、長尺ロール化されたガラス板
に、結晶成長によりシリコン層を連続的にもしくは非連
続的に形成することも可能になる。結晶成長のシードに
段差を用いた場合には、その段差を起点にして結晶を成
長させ、いわゆる島状にシリコン層を形成することも可
能である。またさらに結晶成長を進めて、絶縁基体の表
面側全体にシリコン層を形成することも可能である。一
方、結晶成長のシードにシード層を用いた場合には、そ
のシード層上の全面にシリコン層を形成することが可能
になる。そのため、シリコン層を島状に形成する場合に
は、予め結晶成長前にシード層を島状にパターニングし
ておくか、または生成したシリコン層を島状にパターニ
ングすればよい。
【００３３】なお、上記低融点ガラスを用いた場合に
は、低融点ガラスの構成元素が結晶成長により形成した
シリコン層に拡散しやすいため、低融点ガラス基板とシ
リコン層との間に拡散を防止するバリア層として、例え
ば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の厚
さに形成しておくことが好ましい。
は、低融点ガラスの構成元素が結晶成長により形成した
シリコン層に拡散しやすいため、低融点ガラス基板とシ
リコン層との間に拡散を防止するバリア層として、例え
ば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の厚
さに形成しておくことが好ましい。
【００３４】上記のようにしてシリコン層を形成した
後、そのシリコン層上に析出したスズ系金属を酸（例え
ば塩酸）を用いて選択的に除去する。このようにして絶
縁基体上に形成されたシリコン層は、５４０ｃｍ2 ／Ｖ
ｓ程度の電子移動度が得られ、かつ単結晶の高抵抗なシ
リコン層となる。そのため、予め適量のｐ型不純物を混
入して形成すれば所望の濃度のｐ型のシリコン層とな
り、ｎチャネル絶縁ゲート型電界効果トランジスタの活
性領域（チャネル領域、ソース領域、ドレイン領域）を
作製するのに都合がよい。また予め適量のｎ型不純物を
混入して形成すれば所望の濃度のｎ型のシリコン層とな
り、ｐチャネル絶縁ゲート型電界効果トランジスタの活
性領域（チャネル領域、ソース領域、ドレイン領域）を
作製するのに都合がよい。また部分的にシリコン層の導
電型と異なる不純物をドーピングすればＣＭＯＳトラン
ジスタも作製することができる。
後、そのシリコン層上に析出したスズ系金属を酸（例え
ば塩酸）を用いて選択的に除去する。このようにして絶
縁基体上に形成されたシリコン層は、５４０ｃｍ2 ／Ｖ
ｓ程度の電子移動度が得られ、かつ単結晶の高抵抗なシ
リコン層となる。そのため、予め適量のｐ型不純物を混
入して形成すれば所望の濃度のｐ型のシリコン層とな
り、ｎチャネル絶縁ゲート型電界効果トランジスタの活
性領域（チャネル領域、ソース領域、ドレイン領域）を
作製するのに都合がよい。また予め適量のｎ型不純物を
混入して形成すれば所望の濃度のｎ型のシリコン層とな
り、ｐチャネル絶縁ゲート型電界効果トランジスタの活
性領域（チャネル領域、ソース領域、ドレイン領域）を
作製するのに都合がよい。また部分的にシリコン層の導
電型と異なる不純物をドーピングすればＣＭＯＳトラン
ジスタも作製することができる。
【００３５】次に本発明のシリコン層の製造方法に係わ
る好ましい実施の形態の詳細を以下に説明する。
る好ましい実施の形態の詳細を以下に説明する。
【００３６】まず、本発明のシリコン層の製造方法に係
わる第１の実施の形態を、図１の製造工程図によって説
明する。
わる第１の実施の形態を、図１の製造工程図によって説
明する。
【００３７】図１の（１）に示すように、絶縁基体１１
の表面側に結晶成長のシード１２を形成する。ここでは
上記絶縁基体１１に低融点ガラス基板を用いた。その絶
縁基体１１の表面側に段差を形成して、それを上記結晶
成長のシード１２とした。その段差の製造方法は、一例
として、絶縁基体１１上にレジスト膜を形成した後、リ
ソグラフィー技術によりレジスト膜をパターニングして
エッチングマスク１３を形成する。そして反応性イオン
エッチングのような異方性ドライエッチング技術によ
り、絶縁基板１１を例えばフッ素ラジカルを用いてエッ
チングを行い、絶縁基体１１に結晶成長のシード１２と
なる段差を形成する。この段差は、例えば深さｄ（例え
ば０．１μｍ）、幅ｗ（例えば１．５μｍ〜１．９μ
ｍ）の凹部よりなる。その後、エッチングマスク１３に
用いたレジスト膜を除去する。
の表面側に結晶成長のシード１２を形成する。ここでは
上記絶縁基体１１に低融点ガラス基板を用いた。その絶
縁基体１１の表面側に段差を形成して、それを上記結晶
成長のシード１２とした。その段差の製造方法は、一例
として、絶縁基体１１上にレジスト膜を形成した後、リ
ソグラフィー技術によりレジスト膜をパターニングして
エッチングマスク１３を形成する。そして反応性イオン
エッチングのような異方性ドライエッチング技術によ
り、絶縁基板１１を例えばフッ素ラジカルを用いてエッ
チングを行い、絶縁基体１１に結晶成長のシード１２と
なる段差を形成する。この段差は、例えば深さｄ（例え
ば０．１μｍ）、幅ｗ（例えば１．５μｍ〜１．９μ
ｍ）の凹部よりなる。その後、エッチングマスク１３に
用いたレジスト膜を除去する。
【００３８】その後図１の（２）に示すように、上記絶
縁基体１１の表面側に、上記結晶成長のシード１２を被
覆する状態に、いわゆる低温成膜技術により所定の膜厚
のシリコン薄膜１４を形成する。ここでは、上記シリコ
ン薄膜１４を、多結晶シリコンもしくは非晶質シリコン
で例えば１０ｎｍの厚さに形成した。このシリコン薄膜
１４は、例えば５ｎｍ〜５０ｎｍ（好ましくは１０ｎｍ
〜４０ｎｍ）の厚さに形成される。また、上記低温成膜
技術としては、例えばプロセス温度（基板温度）が例え
ば５００℃〜６５０℃の減圧ＣＶＤ法、もしくは基板温
度を４００℃以下に設定したスパッタリング、プラズマ
ＣＶＤ法等を用いる。
縁基体１１の表面側に、上記結晶成長のシード１２を被
覆する状態に、いわゆる低温成膜技術により所定の膜厚
のシリコン薄膜１４を形成する。ここでは、上記シリコ
ン薄膜１４を、多結晶シリコンもしくは非晶質シリコン
で例えば１０ｎｍの厚さに形成した。このシリコン薄膜
１４は、例えば５ｎｍ〜５０ｎｍ（好ましくは１０ｎｍ
〜４０ｎｍ）の厚さに形成される。また、上記低温成膜
技術としては、例えばプロセス温度（基板温度）が例え
ば５００℃〜６５０℃の減圧ＣＶＤ法、もしくは基板温
度を４００℃以下に設定したスパッタリング、プラズマ
ＣＶＤ法等を用いる。
【００３９】続いて、上記シリコン薄膜１４上にスズも
しくはスズ鉛合金からなるスズ系金属層１５を形成す
る。上記スズ系金属層１５は、低温成膜技術として、例
えばスパッタリング（基板温度が１５０℃以下）によっ
て、上記シリコン薄膜１４の膜厚の例えば２３０倍〜７
００００倍の厚さに堆積される。ここでは、スズ系金属
層１５を例えば４０μｍ〜５０μｍの厚さに形成した。
なお、上記シリコン薄膜１４と上記スズ系金属層１５
は、どちらを先に形成してもよい。また、上記スズ系金
属層１５をスズ鉛合金で形成する場合には、一例として
スズ（１５％）＋鉛（８５％）のスズ鉛合金で形成す
る。このスズと鉛の比率は一例であって、その値に限定
されることはなく、適宜選択することができる。
しくはスズ鉛合金からなるスズ系金属層１５を形成す
る。上記スズ系金属層１５は、低温成膜技術として、例
えばスパッタリング（基板温度が１５０℃以下）によっ
て、上記シリコン薄膜１４の膜厚の例えば２３０倍〜７
００００倍の厚さに堆積される。ここでは、スズ系金属
層１５を例えば４０μｍ〜５０μｍの厚さに形成した。
なお、上記シリコン薄膜１４と上記スズ系金属層１５
は、どちらを先に形成してもよい。また、上記スズ系金
属層１５をスズ鉛合金で形成する場合には、一例として
スズ（１５％）＋鉛（８５％）のスズ鉛合金で形成す
る。このスズと鉛の比率は一例であって、その値に限定
されることはなく、適宜選択することができる。
【００４０】次いで加熱処理を行う。この加熱処理は、
水素雰囲気、水素と不活性なガスとの混合ガス雰囲気も
しくは不活性なガス雰囲気下で、上記絶縁基体１１を４
５０℃〜６００℃の範囲における所定の温度に加熱し
て、上記スズ系金属層１５を溶解してスズ系金属溶融液
を生成するとともに、このスズ系金属溶融液中に上記シ
リコン薄膜１４を溶解する。その結果、図１の（３）に
示すように、絶縁基体１１の表面側にシリコン含有スズ
系金属溶融液１６を生成する。なお、上記雰囲気は還元
性雰囲気であってもよい。
水素雰囲気、水素と不活性なガスとの混合ガス雰囲気も
しくは不活性なガス雰囲気下で、上記絶縁基体１１を４
５０℃〜６００℃の範囲における所定の温度に加熱し
て、上記スズ系金属層１５を溶解してスズ系金属溶融液
を生成するとともに、このスズ系金属溶融液中に上記シ
リコン薄膜１４を溶解する。その結果、図１の（３）に
示すように、絶縁基体１１の表面側にシリコン含有スズ
系金属溶融液１６を生成する。なお、上記雰囲気は還元
性雰囲気であってもよい。
【００４１】そして一定時間、例えば１０秒〜６０分、
好ましくは５分〜１０分、加熱温度で保持した後、冷却
処理により、結晶成長のシード１２を起点にシリコン含
有スズ系金属溶融液１６中のシリコンを結晶成長（グラ
フォエピタキシャル成長）させて、図１の（４）に示す
ように、絶縁基体１１の表面側に単結晶シリコンのシリ
コン層１７を形成する。その際、上記シリコン層１７上
にはスズ系金属（図示省略）が析出している。上記シリ
コン層１７は、段差底部と段差側壁とがほぼ直角に形成
されているため、（１００）面のシリコン単結晶が得ら
れる。上記析出は、シリコン含有スズ系金属溶融液１６
から生じるため、シリコン本来の析出温度よりも低温で
生じる。
好ましくは５分〜１０分、加熱温度で保持した後、冷却
処理により、結晶成長のシード１２を起点にシリコン含
有スズ系金属溶融液１６中のシリコンを結晶成長（グラ
フォエピタキシャル成長）させて、図１の（４）に示す
ように、絶縁基体１１の表面側に単結晶シリコンのシリ
コン層１７を形成する。その際、上記シリコン層１７上
にはスズ系金属（図示省略）が析出している。上記シリ
コン層１７は、段差底部と段差側壁とがほぼ直角に形成
されているため、（１００）面のシリコン単結晶が得ら
れる。上記析出は、シリコン含有スズ系金属溶融液１６
から生じるため、シリコン本来の析出温度よりも低温で
生じる。
【００４２】上記図示したように、結晶成長のシード１
２が段差のみで形成されている場合には、その段差を起
点として単結晶シリコンが析出されて成長し、シリコン
層１７をいわゆる島状に形成される。またシリコン含有
スズ系金属溶融液１５中のシリコンの比率、言い換えれ
ばシリコン薄膜１３の膜厚を変えて単結晶シリコンの析
出を行えば、絶縁基板１１の表面側全体にわたってシリ
コン層１７を形成することも可能である。
２が段差のみで形成されている場合には、その段差を起
点として単結晶シリコンが析出されて成長し、シリコン
層１７をいわゆる島状に形成される。またシリコン含有
スズ系金属溶融液１５中のシリコンの比率、言い換えれ
ばシリコン薄膜１３の膜厚を変えて単結晶シリコンの析
出を行えば、絶縁基板１１の表面側全体にわたってシリ
コン層１７を形成することも可能である。
【００４３】その後、塩酸等の酸を用いてシリコン層１
７上のスズ系金属（図示省略）を除去する。その結果、
絶縁基体１１上に結晶成長のシード１２を起点として単
結晶シリコンを析出してなるシリコン層１７が形成され
て、いわゆるＳＯＩ（Silicon on Insulatorの略であ
り、以下ＳＯＩという）基板１８が形成される。なお、
図１の（４）では、スズ系金属を除去した状態を示し
た。
７上のスズ系金属（図示省略）を除去する。その結果、
絶縁基体１１上に結晶成長のシード１２を起点として単
結晶シリコンを析出してなるシリコン層１７が形成され
て、いわゆるＳＯＩ（Silicon on Insulatorの略であ
り、以下ＳＯＩという）基板１８が形成される。なお、
図１の（４）では、スズ系金属を除去した状態を示し
た。
【００４４】上記第１の実施の形態では、結晶成長のシ
ード１２を段差により構成したが、絶縁基体１１の表面
側にシリコンとの格子整合性を有するような物質からな
るシード層を形成して結晶成長のシードとし、絶縁基体
上にシリコン層を形成することも可能である。その一例
を図２によって説明する。この図２では、前記図１によ
って説明したのと同様の構成部品には同一符号を付与す
る。
ード１２を段差により構成したが、絶縁基体１１の表面
側にシリコンとの格子整合性を有するような物質からな
るシード層を形成して結晶成長のシードとし、絶縁基体
上にシリコン層を形成することも可能である。その一例
を図２によって説明する。この図２では、前記図１によ
って説明したのと同様の構成部品には同一符号を付与す
る。
【００４５】図２の（１）に示すように、絶縁基体１１
上にシード層２１を形成する。このようなシード層２１
は、例えば、サファイア、スピネル、もしくはフッ化カ
ルシウムで形成することが可能である。例えばシード層
２１をサファイアで形成する場合には、高密度プラズマ
ＣＶＤ法、触媒ＣＶＤ法等を用いて、例えば１ｎｍ〜５
００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ程度の厚さに堆
積して形成する。
上にシード層２１を形成する。このようなシード層２１
は、例えば、サファイア、スピネル、もしくはフッ化カ
ルシウムで形成することが可能である。例えばシード層
２１をサファイアで形成する場合には、高密度プラズマ
ＣＶＤ法、触媒ＣＶＤ法等を用いて、例えば１ｎｍ〜５
００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ程度の厚さに堆
積して形成する。
【００４６】その後、前記図１によって説明したのと同
様に、シリコン薄膜１４、スズ系金属層１５を成膜する
工程より以降の工程を行えばよい。すなわち、図２の
（２）に示すように、シード層２１上に、シリコン薄膜
１４およびスズ系金属層１５を積層して形成する。その
後加熱処理により、シリコン薄膜１４およびスズ系金属
層１５を溶融して、図２の（３）に示すように、シリコ
ン含有スズ系金属溶融液１６を生成する。そして一定時
間保持した後、冷却処理を行い、図２の（４）に示すよ
うに、シード層２１上にシリコン単結晶を析出させてシ
リコン層１７を形成する。この場合には、シード層２１
の全域に単結晶シリコンが析出してシリコン層１７が形
成される。その後、シリコン層１７上に析出しているス
ズ系金属（図示省略）を塩酸等の酸を用いて除去する。
なお、図面では析出したスズ系金属を除去した状態を示
した。
様に、シリコン薄膜１４、スズ系金属層１５を成膜する
工程より以降の工程を行えばよい。すなわち、図２の
（２）に示すように、シード層２１上に、シリコン薄膜
１４およびスズ系金属層１５を積層して形成する。その
後加熱処理により、シリコン薄膜１４およびスズ系金属
層１５を溶融して、図２の（３）に示すように、シリコ
ン含有スズ系金属溶融液１６を生成する。そして一定時
間保持した後、冷却処理を行い、図２の（４）に示すよ
うに、シード層２１上にシリコン単結晶を析出させてシ
リコン層１７を形成する。この場合には、シード層２１
の全域に単結晶シリコンが析出してシリコン層１７が形
成される。その後、シリコン層１７上に析出しているス
ズ系金属（図示省略）を塩酸等の酸を用いて除去する。
なお、図面では析出したスズ系金属を除去した状態を示
した。
【００４７】このように、サファイアを結晶成長のシー
ド１２として用いた場合、サファイアは単結晶シリコン
と格子定数がほとんど同じであるため、シード層２１の
表面上の全域に（１００）単結晶シリコン〔サファイア
面が（１１￣０２）の場合〕もしくは（１１１）単結晶
シリコン〔サファイア面が（０００１）の場合〕がエピ
タキシャル成長する。この析出は、シリコン含有スズ系
金属溶融液１６から生じるため、シリコン本来の析出温
度より低温で生じる。
ド１２として用いた場合、サファイアは単結晶シリコン
と格子定数がほとんど同じであるため、シード層２１の
表面上の全域に（１００）単結晶シリコン〔サファイア
面が（１１￣０２）の場合〕もしくは（１１１）単結晶
シリコン〔サファイア面が（０００１）の場合〕がエピ
タキシャル成長する。この析出は、シリコン含有スズ系
金属溶融液１６から生じるため、シリコン本来の析出温
度より低温で生じる。
【００４８】また、前記図１によって説明したのと同様
にして絶縁基体１１に段差を形成した後、その段差を被
覆する状態に絶縁基体の表面側に上記説明したようなシ
ード層２１を形成して結晶成長のシード１２とすること
も可能である。この場合には、シリコン層はシード層２
１の表面上の全域に単結晶シリコンがエピタキシャル成
長する。
にして絶縁基体１１に段差を形成した後、その段差を被
覆する状態に絶縁基体の表面側に上記説明したようなシ
ード層２１を形成して結晶成長のシード１２とすること
も可能である。この場合には、シリコン層はシード層２
１の表面上の全域に単結晶シリコンがエピタキシャル成
長する。
【００４９】さらに前記図２によって説明したのと同様
にして絶縁基体１１にシリコンとの格子整合性を有する
ようなサファイア、スピネル、フッ化カルシウム等の物
質からなるシード層２１を形成した後、そのシード層２
１に前記図１によって説明したのと同様にして段差を形
成して結晶成長のシード１２とすることも可能である。
この場合には、シリコン層はシード層２１の表面上の全
域に単結晶シリコンがエピタキシャル成長する。
にして絶縁基体１１にシリコンとの格子整合性を有する
ようなサファイア、スピネル、フッ化カルシウム等の物
質からなるシード層２１を形成した後、そのシード層２
１に前記図１によって説明したのと同様にして段差を形
成して結晶成長のシード１２とすることも可能である。
この場合には、シリコン層はシード層２１の表面上の全
域に単結晶シリコンがエピタキシャル成長する。
【００５０】上記第１の実施の形態によるシリコン層の
製造方法では、結晶成長のシード１２を形成した絶縁基
体１１の表面側に、シリコン薄膜１４とスズ系金属層１
５とを形成して、加熱処理により、スズ系金属層１５を
溶解するとともにその溶融液中にシリコン薄膜１４を溶
解してシリコン含有スズ系金属溶融液１６を生成するこ
とから、その加熱温度はシリコン含有スズ系金属溶融液
が生成される４００℃〜６５０℃程度の加熱処理で十分
である。
製造方法では、結晶成長のシード１２を形成した絶縁基
体１１の表面側に、シリコン薄膜１４とスズ系金属層１
５とを形成して、加熱処理により、スズ系金属層１５を
溶解するとともにその溶融液中にシリコン薄膜１４を溶
解してシリコン含有スズ系金属溶融液１６を生成するこ
とから、その加熱温度はシリコン含有スズ系金属溶融液
が生成される４００℃〜６５０℃程度の加熱処理で十分
である。
【００５１】その後、冷却処理により、結晶成長のシー
ド１２を起点にしてシリコン含有スズ系金属溶融液１６
中のシリコンを結晶成長させていること、上記シリコン
薄膜１４は６５０℃以下の低温成膜技術で形成すること
が可能であること、また上記結晶成長のシード１２とな
る段差を形成する際のエッチング工程、シード層２１の
形成工程も、低温プロセスが可能であることから、本発
明のプロセスは６５０℃以下で行える。そのため、上記
絶縁基体１１には、いわゆる低融点ガラス基板を用いる
ことが可能になる。また低融点ガラスで形成されている
長尺ロールガラスを用いることも可能になる。
ド１２を起点にしてシリコン含有スズ系金属溶融液１６
中のシリコンを結晶成長させていること、上記シリコン
薄膜１４は６５０℃以下の低温成膜技術で形成すること
が可能であること、また上記結晶成長のシード１２とな
る段差を形成する際のエッチング工程、シード層２１の
形成工程も、低温プロセスが可能であることから、本発
明のプロセスは６５０℃以下で行える。そのため、上記
絶縁基体１１には、いわゆる低融点ガラス基板を用いる
ことが可能になる。また低融点ガラスで形成されている
長尺ロールガラスを用いることも可能になる。
【００５２】次に本発明のシリコン層の製造方法に係わ
る第２の実施の形態を、図３の製造工程図によって説明
する。図３では、前記図１によって説明した構成部品と
同様のものには同一符号を付与する。
る第２の実施の形態を、図３の製造工程図によって説明
する。図３では、前記図１によって説明した構成部品と
同様のものには同一符号を付与する。
【００５３】第２の実施の形態では、絶縁基体の表面側
に結晶成長のシードを形成する工程までは、前記図１に
よって説明したプロセスと同様である。図３の（１）に
示すように、絶縁基体１１の表面側に段差からなる結晶
成長のシード１２が形成されている。そして、上記絶縁
基体１１の表面側に、いわゆる低温成膜技術により、シ
リコンを含有するスズもしくはシリコンを含有するスズ
鉛合金からなるシリコン含有スズ系金属層３１を形成す
る。ここでは、上記シリコン含有スズ系金属層３１を、
例えば３０μｍの厚さに形成した。このシリコン含有ス
ズ系金属層３１の厚さは、シリコンの含有量および析出
形成するシリコン層１７の厚さに応じて決定される。ま
た、上記低温成膜技術としては、例えばプロセス温度
（基板温度）が例えば５００℃〜６５０℃の減圧ＣＶＤ
法、プラズマＣＶＤ法、もしくは基板温度を４００℃以
下に設定したスパッタリングを用いる。
に結晶成長のシードを形成する工程までは、前記図１に
よって説明したプロセスと同様である。図３の（１）に
示すように、絶縁基体１１の表面側に段差からなる結晶
成長のシード１２が形成されている。そして、上記絶縁
基体１１の表面側に、いわゆる低温成膜技術により、シ
リコンを含有するスズもしくはシリコンを含有するスズ
鉛合金からなるシリコン含有スズ系金属層３１を形成す
る。ここでは、上記シリコン含有スズ系金属層３１を、
例えば３０μｍの厚さに形成した。このシリコン含有ス
ズ系金属層３１の厚さは、シリコンの含有量および析出
形成するシリコン層１７の厚さに応じて決定される。ま
た、上記低温成膜技術としては、例えばプロセス温度
（基板温度）が例えば５００℃〜６５０℃の減圧ＣＶＤ
法、プラズマＣＶＤ法、もしくは基板温度を４００℃以
下に設定したスパッタリングを用いる。
【００５４】次いで加熱処理を行う。この加熱処理は、
水素雰囲気、水素と不活性なガスとの混合ガス雰囲気も
しくは不活性なガス雰囲気下で、上記絶縁基体１１を４
５０℃〜６００℃の範囲における所定の温度に加熱す
る。その結果、シリコン含有スズ系金属層３１が溶解さ
れて、図３の（２）に示すように、上記絶縁基体１１の
表面側にシリコン含有スズ系金属溶融液３２が生成され
る。そして上記加熱温度に、例えば６０秒〜３０分間、
好ましくは５分〜１０分間保持する。ここでは例えば５
分間保持する。なお、上記雰囲気は還元性雰囲気であっ
てもよい。
水素雰囲気、水素と不活性なガスとの混合ガス雰囲気も
しくは不活性なガス雰囲気下で、上記絶縁基体１１を４
５０℃〜６００℃の範囲における所定の温度に加熱す
る。その結果、シリコン含有スズ系金属層３１が溶解さ
れて、図３の（２）に示すように、上記絶縁基体１１の
表面側にシリコン含有スズ系金属溶融液３２が生成され
る。そして上記加熱温度に、例えば６０秒〜３０分間、
好ましくは５分〜１０分間保持する。ここでは例えば５
分間保持する。なお、上記雰囲気は還元性雰囲気であっ
てもよい。
【００５５】その後、前記図１によって説明したのと同
様にして、冷却処理を行う。この冷却処理により、結晶
成長のシード１２を起点にシリコン含有スズ系金属溶融
液３２中のシリコンを結晶成長（グラフォエピタキシャ
ル成長）させて、絶縁基体１１の表面側に単結晶シリコ
ンのシリコン層１７を形成する。その際、上記シリコン
層１７上にはスズ系金属（図示省略）が析出する。上記
シリコン層１７は、段差底部と段差側壁とがほぼ直角に
形成されているため、（１００）面のシリコン単結晶が
得られる。
様にして、冷却処理を行う。この冷却処理により、結晶
成長のシード１２を起点にシリコン含有スズ系金属溶融
液３２中のシリコンを結晶成長（グラフォエピタキシャ
ル成長）させて、絶縁基体１１の表面側に単結晶シリコ
ンのシリコン層１７を形成する。その際、上記シリコン
層１７上にはスズ系金属（図示省略）が析出する。上記
シリコン層１７は、段差底部と段差側壁とがほぼ直角に
形成されているため、（１００）面のシリコン単結晶が
得られる。
【００５６】その後、塩酸等の酸を用いてシリコン層１
７上のスズ系金属（図示省略）を除去する。その結果、
図３の（３）に示すように、絶縁基体１１上に結晶成長
のシード１２を起点として単結晶シリコンを析出してな
るシリコン層１７が形成されて、いわゆるＳＯＩ基板１
８が形成される。
７上のスズ系金属（図示省略）を除去する。その結果、
図３の（３）に示すように、絶縁基体１１上に結晶成長
のシード１２を起点として単結晶シリコンを析出してな
るシリコン層１７が形成されて、いわゆるＳＯＩ基板１
８が形成される。
【００５７】上記第２の実施の形態では、結晶成長のシ
ード１２を段差により構成したが、前記図２によって説
明したのと同様に、絶縁基体１１の表面側にシリコンと
の格子整合性を有するような物質からなるシード層２１
を形成して結晶成長のシード１２とすることも可能であ
る。このようなシード層２１は、サファイア、スピネ
ル、フッ化カルシウム等で形成することが可能である。
例えばシード層２１をサファイアで形成する場合には、
高密度プラズマＣＶＤ法、触媒ＣＶＤ法等を用いて、例
えば１ｎｍ〜５００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ
程度の厚さに堆積して形成する。
ード１２を段差により構成したが、前記図２によって説
明したのと同様に、絶縁基体１１の表面側にシリコンと
の格子整合性を有するような物質からなるシード層２１
を形成して結晶成長のシード１２とすることも可能であ
る。このようなシード層２１は、サファイア、スピネ
ル、フッ化カルシウム等で形成することが可能である。
例えばシード層２１をサファイアで形成する場合には、
高密度プラズマＣＶＤ法、触媒ＣＶＤ法等を用いて、例
えば１ｎｍ〜５００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ
程度の厚さに堆積して形成する。
【００５８】その後、前記図３によって説明したのと同
様に、シリコン含有スズ系金属層３１を成膜する工程よ
り以降の工程を行えばよい。
様に、シリコン含有スズ系金属層３１を成膜する工程よ
り以降の工程を行えばよい。
【００５９】また、前記図１によって説明したのと同様
にして絶縁基体１１に段差を形成した後、その段差を被
覆する状態に絶縁基体１１の表面側に上記説明したよう
なシード層２１を形成して結晶成長のシード１２とする
ことも可能である。さらに前記図２によって説明したの
と同様にして絶縁基体１１にシリコンとの格子整合性を
有するようなサファイア、スピネル、フッ化カルシウム
等の物質からなるシード層２１を形成した後、そのシー
ド層２１に前記図１によって説明したのと同様にして段
差を形成して結晶成長のシード１２とすることも可能で
ある。
にして絶縁基体１１に段差を形成した後、その段差を被
覆する状態に絶縁基体１１の表面側に上記説明したよう
なシード層２１を形成して結晶成長のシード１２とする
ことも可能である。さらに前記図２によって説明したの
と同様にして絶縁基体１１にシリコンとの格子整合性を
有するようなサファイア、スピネル、フッ化カルシウム
等の物質からなるシード層２１を形成した後、そのシー
ド層２１に前記図１によって説明したのと同様にして段
差を形成して結晶成長のシード１２とすることも可能で
ある。
【００６０】上記第２の実施の形態によるシリコン層の
製造方法では、結晶成長のシード１２を形成した絶縁基
体１１の表面側に、シリコン含有スズ系金属層３１を形
成して、加熱処理により、そのシリコン含有スズ系金属
層３１を溶解してシリコン含有スズ系金属溶融液３２を
生成することから、その加熱温度はシリコン含有スズ系
金属溶融液３２が生成される４００℃〜６５０℃程度の
加熱処理で十分である。
製造方法では、結晶成長のシード１２を形成した絶縁基
体１１の表面側に、シリコン含有スズ系金属層３１を形
成して、加熱処理により、そのシリコン含有スズ系金属
層３１を溶解してシリコン含有スズ系金属溶融液３２を
生成することから、その加熱温度はシリコン含有スズ系
金属溶融液３２が生成される４００℃〜６５０℃程度の
加熱処理で十分である。
【００６１】その後、冷却処理により、結晶成長のシー
ド１２を起点にしてシリコン含有スズ系金属溶融液３２
中のシリコンを結晶成長させていること、上記シリコン
含有スズ系金属層３１は６５０℃以下の低温成膜技術で
形成することが可能であること、また上記結晶成長のシ
ード１２となる段差を形成する際のエッチング工程、シ
ード層２１の形成工程も、低温プロセスが可能であるこ
とから、本発明のプロセスは６５０℃以下で行える。そ
のため、上記絶縁基体１１には、いわゆる低融点ガラス
基板を用いることが可能になる。また低融点ガラスで形
成されている長尺ロールガラスを用いることも可能にな
る。
ド１２を起点にしてシリコン含有スズ系金属溶融液３２
中のシリコンを結晶成長させていること、上記シリコン
含有スズ系金属層３１は６５０℃以下の低温成膜技術で
形成することが可能であること、また上記結晶成長のシ
ード１２となる段差を形成する際のエッチング工程、シ
ード層２１の形成工程も、低温プロセスが可能であるこ
とから、本発明のプロセスは６５０℃以下で行える。そ
のため、上記絶縁基体１１には、いわゆる低融点ガラス
基板を用いることが可能になる。また低融点ガラスで形
成されている長尺ロールガラスを用いることも可能にな
る。
【００６２】また、上記第１，第２の実施の形態で形成
されるシリコン層１７は、単結晶で形成され、その電子
移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルク
のシリコン基板と同程度の電子移動度が得られる。
されるシリコン層１７は、単結晶で形成され、その電子
移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルク
のシリコン基板と同程度の電子移動度が得られる。
【００６３】また、シリコン含有スズ系金属溶融液１
６，３２からシリコン層１７を析出形成していることか
ら、できあがったシリコン層１７にスズ系金属のスズ、
鉛等が含有されたとしても、それらはシリコン層１７中
でキャリアにはならない。そのため、シリコン層１７は
高抵抗なものとなる。またシリコン層１７中に残留する
スズは、結晶欠陥を電気的に不活性にするため、接合リ
ークが低減され、電子移動度を高める。
６，３２からシリコン層１７を析出形成していることか
ら、できあがったシリコン層１７にスズ系金属のスズ、
鉛等が含有されたとしても、それらはシリコン層１７中
でキャリアにはならない。そのため、シリコン層１７は
高抵抗なものとなる。またシリコン層１７中に残留する
スズは、結晶欠陥を電気的に不活性にするため、接合リ
ークが低減され、電子移動度を高める。
【００６４】また、上記シリコン薄膜１４を成膜する
時、もしくはシリコン含有スズ系金属層３１を成膜する
時に、例えばホウ素のようなｐ型不純物を混入し、その
際に不純物濃度を所望の量に制御しておけば、上記シリ
コン層１７は所望の濃度のｐ型シリコン層となる。一
方、例えばリン、ヒ素、アンチモン等のｎ型不純物を混
入し、その際に不純物濃度を所望の量に制御しておけ
ば、上記シリコン層１７は所望の濃度のｎ型シリコン層
となる。
時、もしくはシリコン含有スズ系金属層３１を成膜する
時に、例えばホウ素のようなｐ型不純物を混入し、その
際に不純物濃度を所望の量に制御しておけば、上記シリ
コン層１７は所望の濃度のｐ型シリコン層となる。一
方、例えばリン、ヒ素、アンチモン等のｎ型不純物を混
入し、その際に不純物濃度を所望の量に制御しておけ
ば、上記シリコン層１７は所望の濃度のｎ型シリコン層
となる。
【００６５】次に本発明の半導体装置の製造方法に係わ
る好ましい実施の形態の詳細を図４〜図６の製造工程図
によって以下に説明する。図４〜図６では、一例とし
て、ＣＭＯＳトランジスタの製造方法を以下に説明し、
前記図１によって説明したのと同様の構成部品には同一
符号を付与する。
る好ましい実施の形態の詳細を図４〜図６の製造工程図
によって以下に説明する。図４〜図６では、一例とし
て、ＣＭＯＳトランジスタの製造方法を以下に説明し、
前記図１によって説明したのと同様の構成部品には同一
符号を付与する。
【００６６】図４の（１）に示すように、前記図１（シ
リコン層の形成方法に係わる第１の実施の形態）によっ
て説明したプロセスを行うことによって、絶縁基体１１
上に単結晶シリコンを析出させてシリコン層１７を形成
する。この図では、代表して、段差を結晶成長のシード
に用いた場合を示したが、前記図３（シリコン層の形成
方法に係わる第２の実施の形態）によって説明したプロ
セスを行うことによって、絶縁基体１１上に単結晶シリ
コンを析出させてシリコン層１７を形成してもよい。図
面では、塩酸等の酸を用いてシリコン層１７上に析出し
たスズ系金属（図示省略）を選択的に除去した状態を示
した。
リコン層の形成方法に係わる第１の実施の形態）によっ
て説明したプロセスを行うことによって、絶縁基体１１
上に単結晶シリコンを析出させてシリコン層１７を形成
する。この図では、代表して、段差を結晶成長のシード
に用いた場合を示したが、前記図３（シリコン層の形成
方法に係わる第２の実施の形態）によって説明したプロ
セスを行うことによって、絶縁基体１１上に単結晶シリ
コンを析出させてシリコン層１７を形成してもよい。図
面では、塩酸等の酸を用いてシリコン層１７上に析出し
たスズ系金属（図示省略）を選択的に除去した状態を示
した。
【００６７】その後、上記シリコン層１７に所定の処理
を施して半導体素子を形成する。以下、半導体素子とし
てＣＭＯＳトランジスタを形成する製造方法を説明す
る。
を施して半導体素子を形成する。以下、半導体素子とし
てＣＭＯＳトランジスタを形成する製造方法を説明す
る。
【００６８】図４の（２）に示すように、上記シリコン
層１７（１７ｐ，１７ｎ）を被覆する状態で上記絶縁基
体１１上に、ゲート絶縁膜５１を形成する。このゲート
絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸
化シリコン膜を例えば２００ｎｍの厚さに堆積した後、
次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積し
て形成した。そのときの各成膜温度は、例えば４００℃
に設定した。
層１７（１７ｐ，１７ｎ）を被覆する状態で上記絶縁基
体１１上に、ゲート絶縁膜５１を形成する。このゲート
絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸
化シリコン膜を例えば２００ｎｍの厚さに堆積した後、
次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積し
て形成した。そのときの各成膜温度は、例えば４００℃
に設定した。
【００６９】次いで図４の（３）に示すように、ゲート
絶縁膜５１上にレジスト膜５２を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｐチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５３を形成してレジストマスクを形成す
る。すなわち、シリコン層１７ｎ上はレジスト膜５２に
被覆されている。その後、このレジスト膜５２をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１７ｐ
に行う。イオン注入条件としては、例えば、不純物にリ
ンイオン（Ｐ+）を用い、打ち込みエネルギーを５０ｋ
ｅＶ、ドーズ量を１×１０11ａｔｏｍｓ／ｃｍ2 に設定
する。その後、上記レジスト膜５２を除去する。なお、
図面ではレジスト膜５２を除去した状態を示した。
絶縁膜５１上にレジスト膜５２を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｐチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５３を形成してレジストマスクを形成す
る。すなわち、シリコン層１７ｎ上はレジスト膜５２に
被覆されている。その後、このレジスト膜５２をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１７ｐ
に行う。イオン注入条件としては、例えば、不純物にリ
ンイオン（Ｐ+）を用い、打ち込みエネルギーを５０ｋ
ｅＶ、ドーズ量を１×１０11ａｔｏｍｓ／ｃｍ2 に設定
する。その後、上記レジスト膜５２を除去する。なお、
図面ではレジスト膜５２を除去した状態を示した。
【００７０】続いて図５の（４）に示すように、ゲート
絶縁膜５１上にレジスト膜５４を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｎチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５５を形成してレジストマスクを形成す
る。すなわち、シリコン層１７ｐ上はレジスト膜５４に
被覆されている。その後、このレジスト膜５４をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１７ｎ
に行う。イオン注入条件としては、例えば、不純物にホ
ウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを３０
ｋｅＶ、ドーズ量を２．７×１０11ａｔｏｍｓ／ｃｍ2
に設定する。その後、上記レジスト膜５４を除去する。
なお、図面ではレジスト膜５４を除去した状態を示し
た。
絶縁膜５１上にレジスト膜５４を例えば回転塗布法によ
り形成する。そしてリソグラフィー技術により、ｎチャ
ネルＭＯＳトランジスタのチャネルを形成する領域上を
開口する開口部５５を形成してレジストマスクを形成す
る。すなわち、シリコン層１７ｐ上はレジスト膜５４に
被覆されている。その後、このレジスト膜５４をマスク
に用いて、ｐチャネルＭＯＳトランジスタのチャネルイ
オン注入をゲート絶縁膜５１を介してシリコン層１７ｎ
に行う。イオン注入条件としては、例えば、不純物にホ
ウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを３０
ｋｅＶ、ドーズ量を２．７×１０11ａｔｏｍｓ／ｃｍ2
に設定する。その後、上記レジスト膜５４を除去する。
なお、図面ではレジスト膜５４を除去した状態を示し
た。
【００７１】次いで図５の（５）に示すように、例えば
スパッタリングにより、上記ゲート絶縁膜５１上にゲー
ト電極膜５６を、例えばモリブデン（１５％）タンタル
（８５％）膜で、例えば５００ｎｍの厚さに形成する。
スパッタリングにより、上記ゲート絶縁膜５１上にゲー
ト電極膜５６を、例えばモリブデン（１５％）タンタル
（８５％）膜で、例えば５００ｎｍの厚さに形成する。
【００７２】その後、ゲート電極膜５６上にレジスト膜
５７を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ゲート電極が形成される領域上に
レジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジ
スト膜５７をマスクに用いてドライエッチング技術によ
り、ゲート電極膜５６をパターニングする。その結果、
図５の（６）に示すように、各シリコン層１７（１７
ｐ，１７ｎ）上にゲート絶縁膜５１を介してゲート電極
５８（５８ｐ，５８ｎ）を形成する。その後、上記レジ
スト膜５７を除去する。なお、図面ではレジスト膜５７
を除去した状態を示した。
５７を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ゲート電極が形成される領域上に
レジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジ
スト膜５７をマスクに用いてドライエッチング技術によ
り、ゲート電極膜５６をパターニングする。その結果、
図５の（６）に示すように、各シリコン層１７（１７
ｐ，１７ｎ）上にゲート絶縁膜５１を介してゲート電極
５８（５８ｐ，５８ｎ）を形成する。その後、上記レジ
スト膜５７を除去する。なお、図面ではレジスト膜５７
を除去した状態を示した。
【００７３】次に図６の（７）に示すように、ゲート電
極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５
９を例えば回転塗布法により形成する。そしてリソグラ
フィー技術により、ｎチャネルＭＯＳトランジスタのチ
ャネルを形成する領域上を開口する開口部６０を形成し
てレジストマスクを形成する。すなわち、シリコン層１
７ｐ上はレジスト膜５９に被覆されている。その後、こ
のレジスト膜５９およびゲート電極５８ｎをマスクに用
いて、ｎチャネルＭＯＳトランジスタのソース、ドレイ
ンイオン注入をゲート絶縁膜５１を介してシリコン層１
７ｎに行う。イオン注入条件としては、例えば、不純物
にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを
７０ｋｅＶ、ドーズ量を５×１０15ａｔｏｍｓ／ｃｍ2
に設定する。その後、上記レジスト膜５９を除去する。
なお、図面ではレジスト膜５９を除去した状態を示し
た。
極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５
９を例えば回転塗布法により形成する。そしてリソグラ
フィー技術により、ｎチャネルＭＯＳトランジスタのチ
ャネルを形成する領域上を開口する開口部６０を形成し
てレジストマスクを形成する。すなわち、シリコン層１
７ｐ上はレジスト膜５９に被覆されている。その後、こ
のレジスト膜５９およびゲート電極５８ｎをマスクに用
いて、ｎチャネルＭＯＳトランジスタのソース、ドレイ
ンイオン注入をゲート絶縁膜５１を介してシリコン層１
７ｎに行う。イオン注入条件としては、例えば、不純物
にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを
７０ｋｅＶ、ドーズ量を５×１０15ａｔｏｍｓ／ｃｍ2
に設定する。その後、上記レジスト膜５９を除去する。
なお、図面ではレジスト膜５９を除去した状態を示し
た。
【００７４】次いで図６の（８）に示すように、ゲート
電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜
６１を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ｐチャネルＭＯＳトランジスタの
チャネルを形成する領域上を開口する開口部６２を形成
してレジストマスクを形成する。すなわち、シリコン層
１７ｎ上はレジスト膜６１に被覆されている。その後、
このレジスト膜６１およびゲート電極５８ｐをマスクに
用いて、ｐチャネルＭＯＳトランジスタのソース、ドレ
インイオン注入をシリコン層１７ｐに行う。イオン注入
条件としては、例えば、不純物に二フッ化ホウ素イオン
（ＢＦ2 + ）を用い、打ち込みエネルギーを３０ｋｅ
Ｖ、ドーズ量を１×１０15ａｔｏｍｓ／ｃｍ2 に設定す
る。その後、上記レジスト膜６１を除去する。なお、図
面ではレジスト膜６１を除去した状態を示した。
電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜
６１を例えば回転塗布法により形成する。そしてリソグ
ラフィー技術により、ｐチャネルＭＯＳトランジスタの
チャネルを形成する領域上を開口する開口部６２を形成
してレジストマスクを形成する。すなわち、シリコン層
１７ｎ上はレジスト膜６１に被覆されている。その後、
このレジスト膜６１およびゲート電極５８ｐをマスクに
用いて、ｐチャネルＭＯＳトランジスタのソース、ドレ
インイオン注入をシリコン層１７ｐに行う。イオン注入
条件としては、例えば、不純物に二フッ化ホウ素イオン
（ＢＦ2 + ）を用い、打ち込みエネルギーを３０ｋｅ
Ｖ、ドーズ量を１×１０15ａｔｏｍｓ／ｃｍ2 に設定す
る。その後、上記レジスト膜６１を除去する。なお、図
面ではレジスト膜６１を除去した状態を示した。
【００７５】その後図６の（９）に示すように、ソー
ス、ドレインの活性化アニーリングを、例えば１０００
℃、１０秒間のランプ加熱により行い、上記ゲート電極
５８ｐの一方側のシリコン層１７ｐにソース領域６２ｐ
を形成し、他方側のシリコン層１７ｐにドレイン領域６
３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐ
が完成する。それとともに、上記ゲート電極５８ｎの一
方側のシリコン層１７ｎにソース領域６２ｎを形成し、
他方側のシリコン層１７ｎにドレイン領域６３ｎを形成
して、ｎチャネルＭＯＳトランジスタ５０ｎが完成す
る。そしてゲート電極５８ｎ下でかつソース領域６２ｎ
とドレイン領域６３ｎとの間のシリコン層１７ｎがｎチ
ャネルＭＯＳトランジスタ５０ｎのチャネル領域にな
り、ゲート電極５８ｐ下でかつソース領域６２ｐとドレ
イン領域６３ｐとの間のシリコン層１７ｐがｐチャネル
ＭＯＳトランジスタ５０ｐのチャネル領域になる。この
ようにして、ＣＭＯＳトランジスタ５０が完成する。
ス、ドレインの活性化アニーリングを、例えば１０００
℃、１０秒間のランプ加熱により行い、上記ゲート電極
５８ｐの一方側のシリコン層１７ｐにソース領域６２ｐ
を形成し、他方側のシリコン層１７ｐにドレイン領域６
３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐ
が完成する。それとともに、上記ゲート電極５８ｎの一
方側のシリコン層１７ｎにソース領域６２ｎを形成し、
他方側のシリコン層１７ｎにドレイン領域６３ｎを形成
して、ｎチャネルＭＯＳトランジスタ５０ｎが完成す
る。そしてゲート電極５８ｎ下でかつソース領域６２ｎ
とドレイン領域６３ｎとの間のシリコン層１７ｎがｎチ
ャネルＭＯＳトランジスタ５０ｎのチャネル領域にな
り、ゲート電極５８ｐ下でかつソース領域６２ｐとドレ
イン領域６３ｐとの間のシリコン層１７ｐがｐチャネル
ＭＯＳトランジスタ５０ｐのチャネル領域になる。この
ようにして、ＣＭＯＳトランジスタ５０が完成する。
【００７６】その後、図示はしないが、例えばＣＶＤ法
により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐ
チャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸
化シリコン膜を例えば２００ｎｍの厚さに成膜し、さら
にリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎ
ｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳ
Ｇ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として
形成される。
により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐ
チャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸
化シリコン膜を例えば２００ｎｍの厚さに成膜し、さら
にリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎ
ｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳ
Ｇ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として
形成される。
【００７７】次いで層間絶縁膜上にレジスト膜を例えば
回転塗布法により成膜した後、リソグラフィー技術によ
り、電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクに用いて、層間絶縁膜をエッチングし、接続孔を形
成する。そして上記レジストマスクを除去した後、例え
ばスパッタリングにより、上記接続孔の内部を含む上記
層間絶縁膜上に電極形成膜を例えばアルミニウム−シリ
コンを例えば１．０μｍの厚さに堆積して形成する。こ
のスパッタリング時の基板温度は例えば１５０℃に設定
した。
回転塗布法により成膜した後、リソグラフィー技術によ
り、電極を形成する所定の領域上に開口部を形成してレ
ジストマスクを形成する。その後、このレジスト膜をマ
スクに用いて、層間絶縁膜をエッチングし、接続孔を形
成する。そして上記レジストマスクを除去した後、例え
ばスパッタリングにより、上記接続孔の内部を含む上記
層間絶縁膜上に電極形成膜を例えばアルミニウム−シリ
コンを例えば１．０μｍの厚さに堆積して形成する。こ
のスパッタリング時の基板温度は例えば１５０℃に設定
した。
【００７８】その後、上記電極形成膜上にレジスト膜を
例えば回転塗布法により成膜した後、リソグラフィー技
術により、上記レジスト膜をパターニングして、電極を
形成する所定の領域上にレジスト膜を残す。そしてこの
レジスト膜をマスクに用いて、電極形成膜をエッチング
し、電極および配線を形成する。その後上記レジストマ
スクを除去する。
例えば回転塗布法により成膜した後、リソグラフィー技
術により、上記レジスト膜をパターニングして、電極を
形成する所定の領域上にレジスト膜を残す。そしてこの
レジスト膜をマスクに用いて、電極形成膜をエッチング
し、電極および配線を形成する。その後上記レジストマ
スクを除去する。
【００７９】上記第１の実施の形態による半導体装置の
製造方法では、上記説明したシリコン層の製造方法を用
いて絶縁基体１１上にシリコン層１７を形成しているこ
とから、絶縁基体１１に低融点ガラスを用いて、その上
に上記説明した特性のシリコン層１７を得ることができ
る。そして、そのシリコン層１７に所定の処理を施して
半導体素子としてｎチャネルＭＯＳトランジスタ５０ｎ
とｐチャネルＭＯＳトランジスタ５０ｐとを形成してＣ
ＭＯＳトランジスタ５０が完成されることから、そのＣ
ＭＯＳトランジスタ５０は、バルクのシリコン基板に形
成したのと同様の高性能な特性が得られる。すなわち、
上記ｎチャネルＭＯＳトランジスタ５０ｎとｐチャネル
ＭＯＳトランジスタ５０ｐとは、高速動作、大電流密度
のトランジスタとなる。
製造方法では、上記説明したシリコン層の製造方法を用
いて絶縁基体１１上にシリコン層１７を形成しているこ
とから、絶縁基体１１に低融点ガラスを用いて、その上
に上記説明した特性のシリコン層１７を得ることができ
る。そして、そのシリコン層１７に所定の処理を施して
半導体素子としてｎチャネルＭＯＳトランジスタ５０ｎ
とｐチャネルＭＯＳトランジスタ５０ｐとを形成してＣ
ＭＯＳトランジスタ５０が完成されることから、そのＣ
ＭＯＳトランジスタ５０は、バルクのシリコン基板に形
成したのと同様の高性能な特性が得られる。すなわち、
上記ｎチャネルＭＯＳトランジスタ５０ｎとｐチャネル
ＭＯＳトランジスタ５０ｐとは、高速動作、大電流密度
のトランジスタとなる。
【００８０】上記説明では、ＣＭＯＳトランジスタを説
明したが、上記シリコン層１７には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することも可能である。
明したが、上記シリコン層１７には、高速で大電流密度
のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュ
アルゲート型ＴＦＴ、エレクトロルミネッセンス素子、
電界放出型表示素子用トランジスタ、ダイオード、容
量、抵抗、光電池（太陽電池）、発光素子、受光素子等
の半導体素子を形成することも可能である。
【００８１】上記各実施の形態で説明した各種数値は、
一例であってその値に限定されるものではなく、適宜変
更することが可能である。
一例であってその値に限定されるものではなく、適宜変
更することが可能である。
【００８２】
【発明の効果】以上、説明したように本発明のシリコン
層の製造方法によれば、結晶成長のシードを形成した絶
縁基体の表面側に、シリコン薄膜とスズ系金属層とを形
成して加熱処理を行うことで、もしくはシリコン含有ス
ズ系金属層を形成して加熱処理を行うことで、シリコン
含有スズ系金属溶融液を生成するので、その加熱処理は
シリコン含有スズ系金属溶融液を生成する４００℃〜６
５０℃程度の加熱温度で十分である。また結晶成長のシ
ードの形成、シリコン薄膜とスズ系金属層の形成、シリ
コン含有スズ系金属層等の形成プロセスも６５０℃以下
のいわゆる低温プロセスが可能であるので、絶縁基体に
は、安価ないわゆる低融点ガラス基板を用いることが可
能になる。そのため、低融点ガラスで形成されている長
尺ロールガラスを用いることも可能になる。しかも、上
記シリコン層は、単結晶で形成され、その電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコ
ン基板と同程度の電子移動度が得られる。
層の製造方法によれば、結晶成長のシードを形成した絶
縁基体の表面側に、シリコン薄膜とスズ系金属層とを形
成して加熱処理を行うことで、もしくはシリコン含有ス
ズ系金属層を形成して加熱処理を行うことで、シリコン
含有スズ系金属溶融液を生成するので、その加熱処理は
シリコン含有スズ系金属溶融液を生成する４００℃〜６
５０℃程度の加熱温度で十分である。また結晶成長のシ
ードの形成、シリコン薄膜とスズ系金属層の形成、シリ
コン含有スズ系金属層等の形成プロセスも６５０℃以下
のいわゆる低温プロセスが可能であるので、絶縁基体に
は、安価ないわゆる低融点ガラス基板を用いることが可
能になる。そのため、低融点ガラスで形成されている長
尺ロールガラスを用いることも可能になる。しかも、上
記シリコン層は、単結晶で形成され、その電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコ
ン基板と同程度の電子移動度が得られる。
【００８３】また、シリコン含有スズ系金属溶融液から
シリコン層を形成しているので、出来上がったシリコン
層にスズ系金属のスズ、鉛等が含有されたとしても、そ
れらはシリコン層中でキャリアにはならない。そのた
め、シリコン層は高抵抗なものとなる。またシリコン層
中に残留するスズは、結晶欠陥を電気的に不活性にする
ので、接合リークを低減することができ、電子移動度を
高めることができる。
シリコン層を形成しているので、出来上がったシリコン
層にスズ系金属のスズ、鉛等が含有されたとしても、そ
れらはシリコン層中でキャリアにはならない。そのた
め、シリコン層は高抵抗なものとなる。またシリコン層
中に残留するスズは、結晶欠陥を電気的に不活性にする
ので、接合リークを低減することができ、電子移動度を
高めることができる。
【００８４】本発明の半導体装置の製造方法によれば、
本発明のシリコン層の製造方法を用いて絶縁基体上にシ
リコン層を形成しているので、絶縁基体に低融点ガラス
を用いることが可能になり、シリコン層は電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度のものが得られるので、
そのシリコン層に形成した半導体素子は、バルクのシリ
コン基板に形成したのと同様に高性能な特性が得られ
る。例えば絶縁ゲート型電界効果トランジスタは、高速
動作、大電流密度のトランジスタとなる。
本発明のシリコン層の製造方法を用いて絶縁基体上にシ
リコン層を形成しているので、絶縁基体に低融点ガラス
を用いることが可能になり、シリコン層は電子移動度は
例えば５４０ｃｍ2 ／Ｖｓ程度のものが得られるので、
そのシリコン層に形成した半導体素子は、バルクのシリ
コン基板に形成したのと同様に高性能な特性が得られ
る。例えば絶縁ゲート型電界効果トランジスタは、高速
動作、大電流密度のトランジスタとなる。
【図面の簡単な説明】
【図１】本発明のシリコン層の製造方法に係わる第１の
実施の形態を示す製造工程図である。
実施の形態を示す製造工程図である。
【図２】結晶成長のシードをシリコンとの格子整合性を
有するような物質からなるシード層で形成した場合のシ
リコン層の製造方法を説明する製造工程図である。
有するような物質からなるシード層で形成した場合のシ
リコン層の製造方法を説明する製造工程図である。
【図３】本発明のシリコン層の製造方法に係わる第２の
実施の形態を示す製造工程図である。
実施の形態を示す製造工程図である。
【図４】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図である。
形態を示す製造工程図である。
【図５】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図（続き１）である。
形態を示す製造工程図（続き１）である。
【図６】本発明の半導体装置の製造方法に係わる実施の
形態を示す製造工程図（続き２）である。
形態を示す製造工程図（続き２）である。
【図７】シリコン−スズの状態図である。
【図８】スズに対するシリコンの溶解度曲線を示す図で
ある。
ある。
１１…絶縁基体、１２…結晶成長のシード、１４…シリ
コン薄膜、１５…スズ系金属層、１６…シリコン含有ス
ズ系金属溶融液、１７…シリコン層
コン薄膜、１５…スズ系金属層、１６…シリコン含有ス
ズ系金属溶融液、１７…シリコン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 矢木 肇 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 佐藤 勇一 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大津 孝二 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4G077 AA03 BA01 BA04 BA07 CA03 EB01 ED04 EH10 HA06 5F052 AA01 AA17 AA24 CA09 DA01 DA02 DB02 DB03 DB07 EA13 EA16 FA12 FA19 GC06 GC07 GC09 GC10 HA03 JA04 5F053 AA03 AA22 AA25 BB24 DD01 FF05 GG01 HH05 LL10 PP12 PP13 RR20
Claims (36)
- 【請求項１】 絶縁基体の表面側に結晶成長のシードを
形成する工程と、 前記絶縁基体の表面側に所定の膜厚のシリコン薄膜と、
スズもしくはスズ鉛合金からなるスズ系金属層とを形成
する工程と、 加熱処理により、前記スズ系金属層を溶解するとともに
その溶融液中に前記シリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程とを備えたことを特徴とするシリコン層の製造方
法。 - 【請求項２】 前記絶縁基体の表面側に段差を形成して
前記結晶成長のシードとすることを特徴とする請求項１
記載のシリコン層の製造方法。 - 【請求項３】 前記絶縁基体の表面側にシリコンとの格
子整合性を有するような物質からなるシード層を形成し
て前記結晶成長のシードとすることを特徴とする請求項
１記載のシリコン層の製造方法。 - 【請求項４】 前記加熱処理は、前記絶縁基体を水素雰
囲気、水素と不活性なガスとの混合ガス雰囲気もしくは
不活性なガス雰囲気下で、前記シリコン含有スズ系金属
溶融液を生成する温度以上前記絶縁基体の最高使用温度
以下の温度範囲内で加熱することを特徴とする請求項２
記載のシリコン層の製造方法。 - 【請求項５】 前記加熱処理は、前記絶縁基体を水素雰
囲気、水素と不活性なガスとの混合ガス雰囲気もしくは
不活性なガス雰囲気下で、前記シリコン含有スズ系金属
溶融液を生成する温度以上前記絶縁基体の最高使用温度
以下の温度範囲内で加熱することを特徴とする請求項３
記載のシリコン層の製造方法。 - 【請求項６】 前記シリコン薄膜の成膜時にｐ型不純物
もしくはｎ型不純物を混入して前記シリコン層の導電型
および不純物濃度を制御することを特徴とする請求項２
記載のシリコン層の製造方法。 - 【請求項７】 前記シリコン薄膜の成膜時にｐ型不純物
もしくはｎ型不純物を混入して前記シリコン層の導電型
および不純物濃度を制御することを特徴とする請求項３
記載のシリコン層の製造方法。 - 【請求項８】 前記絶縁基体は低融点ガラスからなり、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度で加熱す
ることを特徴とする請求項２記載のシリコン層の製造方
法。 - 【請求項９】 前記絶縁基体は低融点ガラスからなり、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度で加熱す
ることを特徴とする請求項３記載のシリコン層の製造方
法。 - 【請求項１０】 絶縁基体の表面側に結晶成長のシード
を形成する工程と、 前記絶縁基体の表面側にシリコンを含有するスズもしく
はシリコンを含有するスズ鉛合金からなるシリコン含有
スズ系金属層とを形成する工程と、 加熱処理により、前記シリコン含有スズ系金属層を溶解
してシリコン含有スズ系金属溶融液を生成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程とを備えたことを特徴とするシリコン層の製造方
法。 - 【請求項１１】 前記絶縁基体の表面側に段差を形成し
て前記結晶成長のシードとすることを特徴とする請求項
１０記載のシリコン層の製造方法。 - 【請求項１２】 前記絶縁基体の表面側にシリコンとの
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項１０記載のシリコン層の製造方法。 - 【請求項１３】 前記加熱処理は、前記絶縁基体を水素
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項１１記載のシリ
コン層の製造方法。 - 【請求項１４】 前記加熱処理は、前記絶縁基体を水素
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項１２記載のシリ
コン層の製造方法。 - 【請求項１５】 前記シリコン含有スズ系金属層の成膜
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項１１記載のシリコン層の製造方法。 - 【請求項１６】 前記シリコン含有スズ系金属層の成膜
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項１２記載のシリコン層の製造方法。 - 【請求項１７】 前記絶縁基体は低融点ガラスからな
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項１１記載のシリコン層の製造方法。 - 【請求項１８】 前記絶縁基体は低融点ガラスからな
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項１２記載のシリコン層の製造方法。 - 【請求項１９】 絶縁基体の表面側に結晶成長のシード
を形成する工程と、 前記絶縁基体の表面側に所定の膜厚のシリコン薄膜と、
スズもしくはスズ鉛合金からなるスズ系金属層とを形成
する工程と、 加熱処理により、前記スズ系金属層を溶解するとともに
その溶融液中に前記シリコン薄膜を溶解してシリコン含
有スズ系金属溶融液を生成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程と、 前記シリコン層上に析出したスズ系金属層を除去する工
程と、 前記シリコン層に所定の処理を施して半導体素子を形成
する工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項２０】 前記絶縁基体の表面側に段差を形成し
て前記結晶成長のシードとすることを特徴とする請求項
１９記載の半導体装置の製造方法。 - 【請求項２１】 前記絶縁基体の表面側にシリコンとの
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項１９記載の半導体装置の製造方法。 - 【請求項２２】 前記加熱処理は、前記絶縁基体を水素
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属溶融液を生成する温度以上前記絶縁基体の最高使用温
度以下の温度範囲内で加熱することを特徴とする請求項
２０記載の半導体装置の製造方法。 - 【請求項２３】 前記加熱処理は、前記絶縁基体を水素
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属溶融液を生成する温度以上前記絶縁基体の最高使用温
度以下の温度範囲内で加熱することを特徴とする請求項
２１記載の半導体装置の製造方法。 - 【請求項２４】 前記シリコン薄膜の成膜時にｐ型不純
物もしくはｎ型不純物を混入して前記シリコン層の導電
型および不純物濃度を制御することを特徴とする請求項
２０記載の半導体装置の製造方法。 - 【請求項２５】 前記シリコン薄膜の成膜時にｐ型不純
物もしくはｎ型不純物を混入して前記シリコン層の導電
型および不純物濃度を制御することを特徴とする請求項
２１記載の半導体装置の製造方法。 - 【請求項２６】 前記絶縁基体は低融点ガラスからな
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度範囲内で
加熱することを特徴とする請求項２０記載の半導体装置
の製造方法。 - 【請求項２７】 前記絶縁基体は低融点ガラスからな
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属溶融液を生成す
る温度以上前記低融点ガラスの歪点未満の温度範囲内で
加熱することを特徴とする請求項２１記載の半導体装置
の製造方法。 - 【請求項２８】 絶縁基体の表面側に結晶成長のシード
を形成する工程と、 前記絶縁基体の表面側にシリコンを含有するスズもしく
はシリコンを含有するスズ鉛合金からなるシリコン含有
スズ系金属層とを形成する工程と、 加熱処理により、前記シリコン含有スズ系金属層を溶解
してシリコン含有スズ系金属溶融液を形成する工程と、 冷却処理により、前記結晶成長のシードを起点にして前
記シリコン含有スズ系金属溶融液中のシリコンを結晶成
長させ、前記絶縁基体の表面側にシリコン層を形成する
工程と、 前記シリコン層上に析出したスズ系金属層を除去する工
程と、 前記シリコン層に所定の処理を施して半導体素子を形成
する工程とを備えたことを特徴とする半導体装置の製造
方法。 - 【請求項２９】 前記絶縁基体の表面側に段差を形成し
て前記結晶成長のシードとすることを特徴とする請求項
２８記載の半導体装置の製造方法。 - 【請求項３０】 前記絶縁基体の表面側にシリコンとの
格子整合性を有するような物質からなるシード層を形成
して前記結晶成長のシードとすることを特徴とする請求
項２８記載の半導体装置の製造方法。 - 【請求項３１】 前記加熱処理は、前記絶縁基体を水素
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項２９記載の半導
体装置の製造方法。 - 【請求項３２】 前記加熱処理は、前記絶縁基体を水素
雰囲気、水素と不活性なガスとの混合ガス雰囲気もしく
は不活性なガス雰囲気下で、前記シリコン含有スズ系金
属の融点以上前記絶縁基体の最高使用温度以下の温度範
囲内で加熱することを特徴とする請求項３０記載の半導
体装置の製造方法。 - 【請求項３３】 前記シリコン含有スズ系金属層の成膜
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項２９記載の半導体装置の製造方法。 - 【請求項３４】 前記シリコン含有スズ系金属層の成膜
時にｐ型不純物もしくはｎ型不純物を混入して前記シリ
コン層の導電型および不純物濃度を制御することを特徴
とする請求項３０記載の半導体装置の製造方法。 - 【請求項３５】 前記絶縁基体は低融点ガラスからな
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項２９記載の半導体装置の製造方法。 - 【請求項３６】 前記絶縁基体は低融点ガラスからな
り、 前記加熱処理は、前記絶縁基体を水素雰囲気、水素と不
活性なガスとの混合ガス雰囲気もしくは不活性なガス雰
囲気下で、前記シリコン含有スズ系金属層の融点以上前
記低融点ガラスの歪点未満の温度で加熱することを特徴
とする請求項３０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304928A JP2000133592A (ja) | 1998-10-27 | 1998-10-27 | シリコン層の製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10304928A JP2000133592A (ja) | 1998-10-27 | 1998-10-27 | シリコン層の製造方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000133592A true JP2000133592A (ja) | 2000-05-12 |
Family
ID=17939009
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10304928A Abandoned JP2000133592A (ja) | 1998-10-27 | 1998-10-27 | シリコン層の製造方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000133592A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152376A (ja) * | 2015-02-19 | 2016-08-22 | 東京エレクトロン株式会社 | Ｉｖ族半導体の結晶化方法および成膜装置 |
-
1998
- 1998-10-27 JP JP10304928A patent/JP2000133592A/ja not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016152376A (ja) * | 2015-02-19 | 2016-08-22 | 東京エレクトロン株式会社 | Ｉｖ族半導体の結晶化方法および成膜装置 |
| US20160244892A1 (en) * | 2015-02-19 | 2016-08-25 | Tokyo Electron Limited | Method for Crystallizing Group IV Semiconductor, and Film Forming Apparatus |
| KR20160102134A (ko) * | 2015-02-19 | 2016-08-29 | 도쿄엘렉트론가부시키가이샤 | Ⅳ족 반도체의 결정화 방법 및 성막 장치 |
| KR102006523B1 (ko) * | 2015-02-19 | 2019-08-01 | 도쿄엘렉트론가부시키가이샤 | Ⅳ족 반도체의 결정화 방법 및 성막 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808546A (en) | SOI process for forming a thin film transistor using solid phase epitaxy | |
| JP2961375B2 (ja) | 半導体装置の製造方法 | |
| JP3994299B2 (ja) | 半導体装置の製造方法 | |
| JP2000021782A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法 | |
| JP4178619B2 (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JP2000133592A (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JP3203652B2 (ja) | 半導体薄膜の製造方法 | |
| JP3981782B2 (ja) | 半導体装置の製造方法 | |
| JP2000183352A (ja) | シリコン層を有する基板とその製造方法、および半導体装置とその製造方法 | |
| KR100271493B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| KR100317636B1 (ko) | 박막트랜지스터의 반도체층 및 그 제조방법 | |
| JP2638868B2 (ja) | 半導体装置の製造方法 | |
| JP3978873B2 (ja) | 半導体装置の製造方法 | |
| JP2000228368A (ja) | 基板の製造方法および半導体装置の製造方法 | |
| JP3978874B2 (ja) | 半導体装置の製造方法 | |
| JPH01214110A (ja) | 半導体装置の製造方法 | |
| JP2000133603A (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP4174886B2 (ja) | 多結晶シリコン層の製造方法および半導体装置の製造方法 | |
| KR100271492B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPS61116821A (ja) | 単結晶薄膜の形成方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| KR0128522B1 (ko) | 저온 다결정질 실리콘 박막 구조 및 그 제조방법, 저온 다결정질 실리콘 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070628 |