JP2961375B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2961375B2 JP2961375B2 JP1157126A JP15712689A JP2961375B2 JP 2961375 B2 JP2961375 B2 JP 2961375B2 JP 1157126 A JP1157126 A JP 1157126A JP 15712689 A JP15712689 A JP 15712689A JP 2961375 B2 JP2961375 B2 JP 2961375B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- forming
- silicon
- tft
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 52
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 19
- 239000010703 silicon Substances 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 8
- 230000001678 irradiating effect Effects 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 3
- 238000002844 melting Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 239000007790 solid phase Substances 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法に係わり、特に、絶
縁性非晶質材料上に半導体素子を形成する製造方法に関
する。
縁性非晶質材料上に半導体素子を形成する製造方法に関
する。
〔従来の技術〕 ガラス、石英等の絶縁性非晶質基板や、SiO2等の絶縁
性非晶質層上に、高性能な半導体素子を形成する試みが
成されている。
性非晶質層上に、高性能な半導体素子を形成する試みが
成されている。
近年、大型で高解像度の液晶表示パネルや、高速で高
解像度の密着型イメージセンサや三次元IC等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。
解像度の密着型イメージセンサや三次元IC等へのニーズ
が高まるにつれて、上述のような絶縁性非晶質材料上の
高性能な半導体素子の実現が待望されている。
絶縁性非晶質材料上に薄膜トランジスタ（TFT）を形
成する場合を例にとると、（１）プラズマCVD法等で形
成した非晶質シリコンを素子材としたTFT、（２）CVD法
等で形成した多結晶シリコンを素子材としたTFT、
（３）溶融再結晶化法等で形成した単結晶シリコンを素
子材としたTFT等が検討されている。
成する場合を例にとると、（１）プラズマCVD法等で形
成した非晶質シリコンを素子材としたTFT、（２）CVD法
等で形成した多結晶シリコンを素子材としたTFT、
（３）溶融再結晶化法等で形成した単結晶シリコンを素
子材としたTFT等が検討されている。
ところが、これらのTFTのうち非晶質シリコンもしく
は多結晶シリコンを素子材としたTFTは、単結晶シリコ
ンを素子材とした場合に比べてTFTの電界効果移動度が
大幅に低く（非晶質シリコンTFT＜1cm2/V・sec、多結晶
シリコンTFT〜10cm2/V・sec）、高性能なTFTの実現は困
難であった。
は多結晶シリコンを素子材としたTFTは、単結晶シリコ
ンを素子材とした場合に比べてTFTの電界効果移動度が
大幅に低く（非晶質シリコンTFT＜1cm2/V・sec、多結晶
シリコンTFT〜10cm2/V・sec）、高性能なTFTの実現は困
難であった。
一方、レーザビーム等による溶融再結晶化法は、未だ
に十分に完成した技術とは言えず、また、液晶表示パネ
ルの様に、大面積に素子を形成する必要がある場合には
技術的困難が特に大きい。
に十分に完成した技術とは言えず、また、液晶表示パネ
ルの様に、大面積に素子を形成する必要がある場合には
技術的困難が特に大きい。
そこで、絶縁性非晶質材料上に高性能な半導体素子を
形成する簡便かつ実用的な方法として、大粒径の多結晶
シリコンを固相成長させる方法が注目され、研究が進め
られている。（Thin Solid Films 00（1983）p.227,JJA
P Vol.25 No.2（1986）p.L121） しかし、従来の技術では、多結晶シリコンをCVD法で
形成し、Si+をイオンインプラして該多結晶シリコンを
非晶質化した後、600℃程度の熱処理を100時間近く行っ
ていた。そのため、高価なイオン注入装置を必要とした
ほか、熱処理時間も極めて長いという欠点があった。
形成する簡便かつ実用的な方法として、大粒径の多結晶
シリコンを固相成長させる方法が注目され、研究が進め
られている。（Thin Solid Films 00（1983）p.227,JJA
P Vol.25 No.2（1986）p.L121） しかし、従来の技術では、多結晶シリコンをCVD法で
形成し、Si+をイオンインプラして該多結晶シリコンを
非晶質化した後、600℃程度の熱処理を100時間近く行っ
ていた。そのため、高価なイオン注入装置を必要とした
ほか、熱処理時間も極めて長いという欠点があった。
そこで、本発明の目的はより簡便かつ実用的な方法
で、大粒径で結晶化率が高い多結晶シリコンを形成する
製造方法を提供するものである。
で、大粒径で結晶化率が高い多結晶シリコンを形成する
製造方法を提供するものである。
本発明の半導体装置の製造方法は、ガラス基板上に10
0Å〜2000Åのシリコン層を形成する工程と、前記シリ
コン層を熱処理により結晶成長させる工程と、前記シリ
コン層の表面のみを昇温して溶融させるように前記シリ
コン層にエキシマレーザを用いて、照射強度0.1〜1.0J/
cm2で１〜10パルス照射して熱処理する工程と、前記シ
リコン層上にゲート絶縁膜を介してゲート電極を形成す
る工程とを有することを特徴とする。
0Å〜2000Åのシリコン層を形成する工程と、前記シリ
コン層を熱処理により結晶成長させる工程と、前記シリ
コン層の表面のみを昇温して溶融させるように前記シリ
コン層にエキシマレーザを用いて、照射強度0.1〜1.0J/
cm2で１〜10パルス照射して熱処理する工程と、前記シ
リコン層上にゲート絶縁膜を介してゲート電極を形成す
る工程とを有することを特徴とする。
第１図は、本発明の実施例における半導体装置の製造
工程図の一例である。尚、第１図では半導体素子として
薄膜トランジスタ（TFT）を形成する場合を例としてい
る。
工程図の一例である。尚、第１図では半導体素子として
薄膜トランジスタ（TFT）を形成する場合を例としてい
る。
第１図において、（ａ）は、ガラス、石英等の絶縁性
非晶質基板、もしくはSiO2等の絶縁性非晶質材料層等の
絶縁性非晶質材料101上にシリコン層102を形成する工程
である。成膜条件の一例としては、LPCVD法で500℃〜56
0℃程度で膜厚100Å〜2000Å程度のシリコン膜を形成す
る等の方法である。ただし、成膜方法はこれに限定され
るものではない。
非晶質基板、もしくはSiO2等の絶縁性非晶質材料層等の
絶縁性非晶質材料101上にシリコン層102を形成する工程
である。成膜条件の一例としては、LPCVD法で500℃〜56
0℃程度で膜厚100Å〜2000Å程度のシリコン膜を形成す
る等の方法である。ただし、成膜方法はこれに限定され
るものではない。
（ｂ）は、該シリコン層102を熱処理等により結晶成
長させる工程である。熱処理条件は、工程（ａ）のシリ
コン層の成膜方法によってその最適条件が異なるが、55
0℃〜650℃程度で２〜30時間程度窒素もしくはAr等の不
活性ガス雰囲気中で熱処理することで多結晶シリコン層
103が形成される。
長させる工程である。熱処理条件は、工程（ａ）のシリ
コン層の成膜方法によってその最適条件が異なるが、55
0℃〜650℃程度で２〜30時間程度窒素もしくはAr等の不
活性ガス雰囲気中で熱処理することで多結晶シリコン層
103が形成される。
（ｃ）は、工程（ｂ）より高い所定の熱処理温度で該
多結晶シリコン層103を熱処理する工程である。熱処理
温度としては、700℃〜1200℃程度の間に最適値が存在
する。但し、基板としてガラスを用いた場合は、上述の
ような高温にさらすことはできないため、エキシマレー
ザ等の短波長光を照射することで半導体の表面層近傍の
みを上述の温度まで昇温させ、半導体層と基板界面近傍
は600℃程度以下になるように、照射強度及び照射時間
を最適化することが重要である。一例としては、XeClエ
キシマレーザ（波長308nm）を用い、照射強度0.1〜1.0J
/cm2程度で１〜10パルス（１パルス数＋ns）照射する等
の条件が上述の条件を満たす。尚、レーザを照射した
際、半導体層と基板の界面が600℃程度以下であれば、
半導体層の表面を溶融させる条件の方が、半導体表面層
の結晶性が良好となり好ましい。特に、該表面層は反転
層が形成される領域であるため、表面層の結晶性向上
は、トランジスタ特性の向上につながる。
多結晶シリコン層103を熱処理する工程である。熱処理
温度としては、700℃〜1200℃程度の間に最適値が存在
する。但し、基板としてガラスを用いた場合は、上述の
ような高温にさらすことはできないため、エキシマレー
ザ等の短波長光を照射することで半導体の表面層近傍の
みを上述の温度まで昇温させ、半導体層と基板界面近傍
は600℃程度以下になるように、照射強度及び照射時間
を最適化することが重要である。一例としては、XeClエ
キシマレーザ（波長308nm）を用い、照射強度0.1〜1.0J
/cm2程度で１〜10パルス（１パルス数＋ns）照射する等
の条件が上述の条件を満たす。尚、レーザを照射した
際、半導体層と基板の界面が600℃程度以下であれば、
半導体層の表面を溶融させる条件の方が、半導体表面層
の結晶性が良好となり好ましい。特に、該表面層は反転
層が形成される領域であるため、表面層の結晶性向上
は、トランジスタ特性の向上につながる。
（ｄ）は、ゲート絶縁膜104を形成する工程である。
ゲート絶縁膜の形成方法としては、熱酸化法で900℃〜1
200℃程度の高温で形成する方法（高温プロセス）と、C
VD法、プラズマCVD法、光CVD法、スパッタ法等で650℃
程度以下の低温で形成する方法（低温プロセス）があ
る。当然のことながら、基板としてガラスを用いた場合
は、低温プロセスを採用しなければならない。
ゲート絶縁膜の形成方法としては、熱酸化法で900℃〜1
200℃程度の高温で形成する方法（高温プロセス）と、C
VD法、プラズマCVD法、光CVD法、スパッタ法等で650℃
程度以下の低温で形成する方法（低温プロセス）があ
る。当然のことながら、基板としてガラスを用いた場合
は、低温プロセスを採用しなければならない。
（ｅ）は、半導体素子を形成する工程である。尚、第
１図（ｅ）では、半導体素子としてTFTを形成する場合
を例としている。図において、104はゲート絶縁膜、105
はゲート電極、106はソース、ドレイン領域、107は層間
絶縁膜、108はコンタクト穴、109は配線を示す。TFT形
成法の一例としては、ゲート電極を形成後、ソース・ド
レイン領域をイオン注入法、熱拡散法、プラズマドーピ
ング法、イオンシャワードーピング法等で形成し、層間
絶縁膜をCVD法、スパッタ法、プラズマCVD法等で形成す
る。さらに、該層間絶縁膜にコンタクト穴を開け、配線
を形成することでTFTが形成される。基板としてガラス
を用いた場合のソース・ドレイン領域の形成方法は、イ
オン注入法でＢ、Ｐ等の不純物を打ち込んだ後、600℃
程度の低温で数時間〜数十時間熱処理することで不純物
の活性化を行う方法の他、イオンシャワードーピング
法、プラズマドーピング法等が有効である。
１図（ｅ）では、半導体素子としてTFTを形成する場合
を例としている。図において、104はゲート絶縁膜、105
はゲート電極、106はソース、ドレイン領域、107は層間
絶縁膜、108はコンタクト穴、109は配線を示す。TFT形
成法の一例としては、ゲート電極を形成後、ソース・ド
レイン領域をイオン注入法、熱拡散法、プラズマドーピ
ング法、イオンシャワードーピング法等で形成し、層間
絶縁膜をCVD法、スパッタ法、プラズマCVD法等で形成す
る。さらに、該層間絶縁膜にコンタクト穴を開け、配線
を形成することでTFTが形成される。基板としてガラス
を用いた場合のソース・ドレイン領域の形成方法は、イ
オン注入法でＢ、Ｐ等の不純物を打ち込んだ後、600℃
程度の低温で数時間〜数十時間熱処理することで不純物
の活性化を行う方法の他、イオンシャワードーピング
法、プラズマドーピング法等が有効である。
本発明は、550℃〜650℃程度の低温で固相成長させた
後で、それよりも高い温度で熱処理する点が重要であ
る。その理由を以下に述べる。
後で、それよりも高い温度で熱処理する点が重要であ
る。その理由を以下に述べる。
工程（ｂ）で固相成長法で結晶成長させる多結晶シリ
コン層103の結晶化率は必ずしも高くない。特に、LPCVD
法で500℃〜560℃程度の比較的低温で形成したシリコン
膜（非晶質シリコン、若しくは非晶質相中に微少な結晶
領域が存在する微結晶シリコンになっている。）を熱処
理で固相成長させた場合は、その結晶化率は、50％〜70
％程度と低い。そこで、工程（ｃ）で工程（ｂ）より高
い温度で熱処理することで、該多結晶シリコン層の未結
晶化領域を結晶化させる工程を設けることが重要とな
る。その結果、結晶化率を99％以上に高めることができ
る。特に、ゲート絶縁膜を前述の低温プロセスで形成す
る場合には、熱酸化のような高温の熱処理が後工程で加
わらないため、本発明に基づく熱処理を行い結晶化率を
高めることが、重要である。
コン層103の結晶化率は必ずしも高くない。特に、LPCVD
法で500℃〜560℃程度の比較的低温で形成したシリコン
膜（非晶質シリコン、若しくは非晶質相中に微少な結晶
領域が存在する微結晶シリコンになっている。）を熱処
理で固相成長させた場合は、その結晶化率は、50％〜70
％程度と低い。そこで、工程（ｃ）で工程（ｂ）より高
い温度で熱処理することで、該多結晶シリコン層の未結
晶化領域を結晶化させる工程を設けることが重要とな
る。その結果、結晶化率を99％以上に高めることができ
る。特に、ゲート絶縁膜を前述の低温プロセスで形成す
る場合には、熱酸化のような高温の熱処理が後工程で加
わらないため、本発明に基づく熱処理を行い結晶化率を
高めることが、重要である。
熱処理方法としては、アニール炉で窒素若しくはAr等
の不活性ガス雰囲気中で、例えば850℃ならば１時間程
度、1000℃ならば10〜20分程度熱処理する方法の他に、
ハロゲンランプ・アークランプ・赤外線ランプ・キセノ
ンランプ・水銀ランプ等を用いたランプアニール、エキ
シマレーザ・Arレーザ・He−Neレーザ等を用いたレーザ
アニール等の方法もある。中でも、エキシマレーザを用
いたレーザアニールは、半導体層の表面付近のみを加熱
できるため、基板として安価なガラス基板を用いた場合
でも用いることができる。その場合、少なくとも半導体
層の表面から数百Åの間の結晶化率を99％以上にするこ
とができる。その結果、ゲート絶縁膜を前述の低温プロ
セスで形成し、ソース・ドレイン領域も600℃程度以下
の低温プロセス（例えば、イオン注入法でＢ、Ｐ等の不
純物を打ち込んだ後、600℃程度の熱処理を数時間〜数
十時間行い活性化する等の方法）で形成すれば、ガラス
基板上に高性能な半導体素子を形成することができ、そ
の効果は極めて大きい。尚、550℃〜650℃程度で固相成
長させた後でレーザアニールした場合と、固相成長をさ
せずにａ−depoの膜をレーザアニールした場合とでは、
固相成長させた膜の方が結晶粒径が大きく（１μｍ以
上）、結晶化率も高い（レーザアニールのみでは基板上
近傍の半導体層の結晶化率が特に悪い。）という大きな
効果がある。
の不活性ガス雰囲気中で、例えば850℃ならば１時間程
度、1000℃ならば10〜20分程度熱処理する方法の他に、
ハロゲンランプ・アークランプ・赤外線ランプ・キセノ
ンランプ・水銀ランプ等を用いたランプアニール、エキ
シマレーザ・Arレーザ・He−Neレーザ等を用いたレーザ
アニール等の方法もある。中でも、エキシマレーザを用
いたレーザアニールは、半導体層の表面付近のみを加熱
できるため、基板として安価なガラス基板を用いた場合
でも用いることができる。その場合、少なくとも半導体
層の表面から数百Åの間の結晶化率を99％以上にするこ
とができる。その結果、ゲート絶縁膜を前述の低温プロ
セスで形成し、ソース・ドレイン領域も600℃程度以下
の低温プロセス（例えば、イオン注入法でＢ、Ｐ等の不
純物を打ち込んだ後、600℃程度の熱処理を数時間〜数
十時間行い活性化する等の方法）で形成すれば、ガラス
基板上に高性能な半導体素子を形成することができ、そ
の効果は極めて大きい。尚、550℃〜650℃程度で固相成
長させた後でレーザアニールした場合と、固相成長をさ
せずにａ−depoの膜をレーザアニールした場合とでは、
固相成長させた膜の方が結晶粒径が大きく（１μｍ以
上）、結晶化率も高い（レーザアニールのみでは基板上
近傍の半導体層の結晶化率が特に悪い。）という大きな
効果がある。
さらに、LPCVD法で形成した膜の成膜温度と工程
（ｃ）の熱処理の有無にも重要な相関があることを見い
だした。即ち、LPCVD法で高温（例えば、580℃〜610℃
程度）で形成したシリコン層と、低温（例えば、500℃
〜550℃程度）で形成したシリコン層を比べると、工程
（ｃ）の熱処理がない場合は、低温で形成したシリコン
層の方が結晶粒径は大きいものの、結晶化率が低く、TF
Tの電界効果移動度も小さかった。しかし、工程（ｃ）
の熱処理を行った場合は、逆に低温で形成したシリコン
層の方が結晶粒径が大きく、結晶化率も大きく、TFTの
電界効果移動度も大きかった。尚、この値は、LPCVD法
で580℃〜610℃程度の高温で形成した膜では得られない
値であった。
（ｃ）の熱処理の有無にも重要な相関があることを見い
だした。即ち、LPCVD法で高温（例えば、580℃〜610℃
程度）で形成したシリコン層と、低温（例えば、500℃
〜550℃程度）で形成したシリコン層を比べると、工程
（ｃ）の熱処理がない場合は、低温で形成したシリコン
層の方が結晶粒径は大きいものの、結晶化率が低く、TF
Tの電界効果移動度も小さかった。しかし、工程（ｃ）
の熱処理を行った場合は、逆に低温で形成したシリコン
層の方が結晶粒径が大きく、結晶化率も大きく、TFTの
電界効果移動度も大きかった。尚、この値は、LPCVD法
で580℃〜610℃程度の高温で形成した膜では得られない
値であった。
これは現在のところ以下に述べる理由によると考えら
れる。（１）低温で形成した膜の方は、非晶質シリコン
もしくは非晶質相中に微少な結晶領域が存在する微結晶
シリコンになっている。従って、高温で形成した膜と比
べて、固相成長時の多結晶核発生密度が低く、大粒径の
多結晶シリコンを固相成長によって形成できる。（２）
ただし、低温で形成した膜は、固相成長後の非晶質相の
割合が多く、結晶化率を高める為に高温の熱処理が必要
である。と考えられる。従って、本発明はCVD法で形成
した膜に限らず、蒸着法、プラズマCVD法、EB蒸着法、M
BE法、スパッタ法、CVD法等で非晶質シリコンもしくは
微結晶シリコンを成膜した場合や、微結晶シリコンもし
くは多結晶シリコン等をプラズマCVD法、CVD法、蒸着
法、EB蒸着法、MBE法、スパッタ法等で形成後、Si、A
r、Ｂ、Ｐ、He、Ne、Kr、Ｈ等の元素をイオン打ち込み
して、該微結晶シリコンもしくは多結晶シリコン等を完
全もしくは一部を非晶質化する等の方法で形成した場合
にも有効である。中でも特に、as−depoの膜の非晶質相
の割合が高く、多結晶核発生密度の低い（即ち、固相成
長法で大粒径の多結晶シリコンを形成し易い）膜ほど、
本発明はその効果が大きい。
れる。（１）低温で形成した膜の方は、非晶質シリコン
もしくは非晶質相中に微少な結晶領域が存在する微結晶
シリコンになっている。従って、高温で形成した膜と比
べて、固相成長時の多結晶核発生密度が低く、大粒径の
多結晶シリコンを固相成長によって形成できる。（２）
ただし、低温で形成した膜は、固相成長後の非晶質相の
割合が多く、結晶化率を高める為に高温の熱処理が必要
である。と考えられる。従って、本発明はCVD法で形成
した膜に限らず、蒸着法、プラズマCVD法、EB蒸着法、M
BE法、スパッタ法、CVD法等で非晶質シリコンもしくは
微結晶シリコンを成膜した場合や、微結晶シリコンもし
くは多結晶シリコン等をプラズマCVD法、CVD法、蒸着
法、EB蒸着法、MBE法、スパッタ法等で形成後、Si、A
r、Ｂ、Ｐ、He、Ne、Kr、Ｈ等の元素をイオン打ち込み
して、該微結晶シリコンもしくは多結晶シリコン等を完
全もしくは一部を非晶質化する等の方法で形成した場合
にも有効である。中でも特に、as−depoの膜の非晶質相
の割合が高く、多結晶核発生密度の低い（即ち、固相成
長法で大粒径の多結晶シリコンを形成し易い）膜ほど、
本発明はその効果が大きい。
本発明に基づく半導体装置の製造方法を用い、低温プ
ロセスで形成した多結晶シリコンTFT（Ｎチャンネル）
の電界効果移動度は、150〜200m2/V・sec程度であり熱
酸化法で形成したTFTとほぼ同等の特性が得られた。
ロセスで形成した多結晶シリコンTFT（Ｎチャンネル）
の電界効果移動度は、150〜200m2/V・sec程度であり熱
酸化法で形成したTFTとほぼ同等の特性が得られた。
又、本発明は前述の通り低温プロセスに用いた場合、
その効果が最も大きいが、高温プロセスに用いた場合も
有効である。即ち、未結晶化領域の多い多結晶シリコン
を熱酸化すると、結晶領域に比べて酸化速度が大きい未
結晶化領域が先に酸化される。その結果、結晶粒界に沿
って酸化膜が形成され、移動度が低下するという現象を
生ずることがあった。しかし、本発明のアニール方法を
用いると、熱酸化前の結晶化率を十分高め、前述の結晶
粒界部に沿った酸化を抑えることができるため、その効
果は極めて大きい。
その効果が最も大きいが、高温プロセスに用いた場合も
有効である。即ち、未結晶化領域の多い多結晶シリコン
を熱酸化すると、結晶領域に比べて酸化速度が大きい未
結晶化領域が先に酸化される。その結果、結晶粒界に沿
って酸化膜が形成され、移動度が低下するという現象を
生ずることがあった。しかし、本発明のアニール方法を
用いると、熱酸化前の結晶化率を十分高め、前述の結晶
粒界部に沿った酸化を抑えることができるため、その効
果は極めて大きい。
さらに、前記TFT製造工程に水素ガスもしくはアンモ
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程等を設け、前記TFTを水素化する
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。
ニアガスを少なくとも含む気体のプラズマ雰囲気に半導
体素子をさらす工程等を設け、前記TFTを水素化する
と、結晶粒界に存在する欠陥密度が低減され、前記電界
効果移動度はさらに向上する。
また、チャンネル領域に不純物をドーピングして、Vt
h（しきい値電圧）を制御する手段も極めて有効であ
る。固相成長法で形成した多結晶シリコンTFTでは、Ｎ
チャンネルトランジスタがデプレッション方向にVthが
シフトし、Ｐチャンネルトランジスタがエンハンスメン
ト方向にシフトする傾向がある。又、上記TFTを水素化
した場合、その傾向がより顕著になる。そこで、チャン
ネル領域に1015〜1019/cm3程度の不純物をドープする
と、Vthのシフトを抑えることができる。例えば、第１
図において、ゲート電極を形成する前に、イオン注入法
等でＢ（ボロン）等の不純物を1011〜1013/cm2程度度の
ドーズ量で打ち込む等の方法がある。特に、ドーズ量が
前述の値程度であれば、Ｐチャンネルトランジスタ、Ｎ
チャンネルトランジスア共オフ電流が最小になるよう
に、Vthを制御することができる。従って、CMOS型のTFT
素子を形成する場合においてもPch、Nchを選択的にチャ
ンネルドープせずに、全面を同一の工程でチャンネルド
ープすることもできる。
h（しきい値電圧）を制御する手段も極めて有効であ
る。固相成長法で形成した多結晶シリコンTFTでは、Ｎ
チャンネルトランジスタがデプレッション方向にVthが
シフトし、Ｐチャンネルトランジスタがエンハンスメン
ト方向にシフトする傾向がある。又、上記TFTを水素化
した場合、その傾向がより顕著になる。そこで、チャン
ネル領域に1015〜1019/cm3程度の不純物をドープする
と、Vthのシフトを抑えることができる。例えば、第１
図において、ゲート電極を形成する前に、イオン注入法
等でＢ（ボロン）等の不純物を1011〜1013/cm2程度度の
ドーズ量で打ち込む等の方法がある。特に、ドーズ量が
前述の値程度であれば、Ｐチャンネルトランジスタ、Ｎ
チャンネルトランジスア共オフ電流が最小になるよう
に、Vthを制御することができる。従って、CMOS型のTFT
素子を形成する場合においてもPch、Nchを選択的にチャ
ンネルドープせずに、全面を同一の工程でチャンネルド
ープすることもできる。
尚、本発明は、第１図の実施例に示したTFT以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
以上述べたように、本発明によればより簡便な製造プ
ロセスで大粒径で結晶化率の高い多結晶シリコン膜を形
成することが出来る。その結果、絶縁性非晶質材料上に
高性能な半導体素子を形成することが可能となり、大型
で高解像度の液晶表示パネルや高速で高解像度の密着型
イメージセンサや三次元IC等を容易に形成できるように
なった。
ロセスで大粒径で結晶化率の高い多結晶シリコン膜を形
成することが出来る。その結果、絶縁性非晶質材料上に
高性能な半導体素子を形成することが可能となり、大型
で高解像度の液晶表示パネルや高速で高解像度の密着型
イメージセンサや三次元IC等を容易に形成できるように
なった。
また、本発明は、第１図の実施例に示したTFT以外に
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
も、絶縁ゲート型半導体素子全般に応用できるほか、バ
イポーラトランジスタ、静電誘導型トランジスタ、太陽
電池・光センサをはじめとする光電変換素子等の半導体
素子を多結晶半導体を素子材として形成する場合にきわ
めて有効な製造方法となる。
第１図（ａ）〜（ｅ）は本発明の実施例における半導体
装置の製造工程図である。 101……絶縁性非晶質材料 102……シリコン層 103……多結晶シリコン層 104……ゲート絶縁膜 105……ゲート電極 106……ソース・ドレイン領域 107……層間絶縁膜 108……コンタクト穴 109……配線
装置の製造工程図である。 101……絶縁性非晶質材料 102……シリコン層 103……多結晶シリコン層 104……ゲート絶縁膜 105……ゲート電極 106……ソース・ドレイン領域 107……層間絶縁膜 108……コンタクト穴 109……配線
フロントページの続き (56)参考文献 特開 昭63−42112（ＪＰ，Ａ) 特開 昭62−287615（ＪＰ，Ａ) 特開 昭62−254467（ＪＰ，Ａ) 特開 昭61−116820（ＪＰ，Ａ) 特開 平２−119122（ＪＰ，Ａ) 特開 昭61−78120（ＪＰ，Ａ)
Claims (1)
- 【請求項１】ガラス基板上に100Å〜2000Åのシリコン
層を形成する工程と、前記シリコン層を熱処理により結
晶成長させる工程と、前記シリコン層の表面のみを昇温
して溶融させるように前記シリコン層にエキシマレーザ
を用いて、照射強度0.1〜1.0J/cm2で１〜10パルス照射
して熱処理する工程と、前記シリコン層上にゲート絶縁
膜を介してゲート電極を形成する工程とを有することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157126A JP2961375B2 (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1157126A JP2961375B2 (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13579298A Division JP2933081B2 (ja) | 1998-05-18 | 1998-05-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322540A JPH0322540A (ja) | 1991-01-30 |
| JP2961375B2 true JP2961375B2 (ja) | 1999-10-12 |
Family
ID=15642779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1157126A Expired - Lifetime JP2961375B2 (ja) | 1989-06-20 | 1989-06-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2961375B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5766344A (en) | 1991-09-21 | 1998-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming a semiconductor |
| JPH05198507A (ja) * | 1991-09-21 | 1993-08-06 | Semiconductor Energy Lab Co Ltd | 半導体作製方法 |
| US6413805B1 (en) | 1993-03-12 | 2002-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device forming method |
| KR100333153B1 (ko) | 1993-09-07 | 2002-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| JPH07109573A (ja) | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
| US6798023B1 (en) | 1993-12-02 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film |
| CN100472752C (zh) | 1993-12-02 | 2009-03-25 | 株式会社半导体能源研究所 | 半导体器件的制造方法 |
| JP3621151B2 (ja) | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6326248B1 (en) | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61116820A (ja) * | 1984-11-13 | 1986-06-04 | Fujitsu Ltd | 半導体のアニ−ル方法 |
| JPS62254467A (ja) * | 1986-04-28 | 1987-11-06 | Seiko Instr & Electronics Ltd | 薄膜トランジスタの製造方法 |
| JPS62287615A (ja) * | 1986-06-06 | 1987-12-14 | Sony Corp | 多結晶シリコン膜の形成方法 |
| JPS6342112A (ja) * | 1986-08-07 | 1988-02-23 | Sharp Corp | 多結晶シリコン薄膜の形成方法 |
| JPS63272300A (ja) * | 1987-04-30 | 1988-11-09 | Yamaichi Electric Mfg Co Ltd | 円方向振動子 |
-
1989
- 1989-06-20 JP JP1157126A patent/JP2961375B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322540A (ja) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH02140915A (ja) | 半導体装置の製造方法 | |
| JPH07249779A (ja) | 半導体装置の作製方法 | |
| JP2961375B2 (ja) | 半導体装置の製造方法 | |
| JPH02283036A (ja) | 半導体装置の製造方法 | |
| JP3221251B2 (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| JPH0336767A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JP2709376B2 (ja) | 非単結晶半導体の作製方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3093762B2 (ja) | 半導体装置の製造方法 | |
| JP2822394B2 (ja) | 半導体装置の製造方法 | |
| JPH0773094B2 (ja) | 結晶性半導体薄膜の製造方法 | |
| JPH0393236A (ja) | 半導体装置の製造方法 | |
| JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
| JP3468781B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3185757B2 (ja) | 半導体膜の製造方法 | |
| JPH02224339A (ja) | 薄膜トランジスタの作製方法 | |
| JP2910752B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070806 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |