JP4178619B2 - シリコン層の製造方法および半導体装置の製造方法 - Google Patents
シリコン層の製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4178619B2 JP4178619B2 JP30492798A JP30492798A JP4178619B2 JP 4178619 B2 JP4178619 B2 JP 4178619B2 JP 30492798 A JP30492798 A JP 30492798A JP 30492798 A JP30492798 A JP 30492798A JP 4178619 B2 JP4178619 B2 JP 4178619B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon layer
- insulating substrate
- metal melt
- point metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、シリコン層の製造方法および半導体装置の製造方法に関し、詳しくは、シリコン薄膜を低融点金属溶融液中で溶解させて、その溶解したシリコンを結晶成長させるシリコン層の製造方法およびそのシリコン層を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
基板上に形成された単結晶シリコン層を用いてＭＯＳＦＥＴ（Metal-oxide-semiconductor field effect transistor の略）である薄膜トランジスタ（以下ＴＦＴという、ＴＦＴはThin Film Transistorの略）は、ポリシリコン層を用いたものと比べて数倍も大きい電子移動度を有し、高速動作に適していることが、例えば "First MOS transistors on Insulator by Silicon Satulated Liquid Solution Epitaxy." IEEE ELECTRON DEVICE LETTERS, 13 [5] (May 1992) R.P.Zingg et al.,p.294-296、特公平４−５７０９８号公報、応用物理”薄膜トランジスタ”, 65 [8] (1996) 松村正清,p.842-848等に開示されている。
【０００３】
上記半導体素子が形成される単結晶シリコン層を基板上に形成する技術としては、以下の成膜技術（１）〜（４）が知られている。
【０００４】
（１）単結晶シリコン基板をシードにして、９２０℃〜９３０℃に加熱されたインジウム・シリコン溶液またはインジウム・ガリウム・シリコン溶液から、冷却処理によりシリコンエピタキシー層を形成し、この層の上にシリコン半導体層を形成する技術が、"VERY-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF SILICON." MATERIALS LETTERS, 9 [2,3] (Jan. 1990) Soo Hong Lee,p53-56 、"MOS transistors with epitaxial Si,laterally grown over SiO2 by liquid phase epitxy." J.Applied Physics A,54 [1] (1992) R.Bergmann et al.,p.103-105 、"First MOS transistors on Insulator by Silicon Satulated Liquid Solution Epitaxy." IEEE ELECTRON DEVICE LETTERS,13 [5] (May 1992) R.P.Zingg et al.,p.294-296等の文献に開示されている。
【０００５】
（２）サファイア基板上にシリコンをエピタキシャル成長させる技術は、"High-quality CMOS in thin (100nm)silicon on saphire." IEEE ELECTRON DEVICE LETTERS, 9 (Jan. 1988) G.A.Garcia,R.E.Reedy,and M.L.Burger,p.32-34に開示されている。
【０００６】
（３）酸素イオン注入法により、絶縁基板上にシリコン層を形成する技術は、"CMOS device fabrication on buried SiO2 layers formed by oxygen implantation into silicon." Electron.Lett., 14 [18] (Aug. 1978) K.Izumi,M.Doken,,and H.Ariyoshtl,p.593-594に開示されている。
【０００７】
石英基板の上にステップを形成し、この上にポリシリコン層を形成し、次にこれをレーザ光またはストリップヒータで１４００℃以上に加熱する。加熱されたポリシリコン層は、石英基板上に形成されたステップを核にして、エピタキシャル成長層を形成する技術は、”グラフォエピタキシー”電子通信学会誌，66 [5] (May 1983) 古川静二郎，p.486-489 、"Crystallographic orientatin of sillicon on an amorphous substrate using an artificial surface-relief grating and laser crystallization." Appl. Phys. Letter, 35 [1] (July. 1979) Geis,M.W.,et al.,p.71-74、"Silicon graphoepitaxy" Jpn.J.Appl.Phys.,Suppl.20-1 (1981) Geis,M.W.,et al.,p.39-42 等に開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、これまでの公知技術では、シリコンエピタキシー層を膜厚の制御性よく形成することが困難であった。また、歪点が比較的低く、しかも大型のガラス基板上に、シリコンエピタキシー層を形成することは困難であった。さらに、ガラス基板上にステップを形成し、これをエピタキシャル成長の核にしてシリコンを成長させる技術では、低温でかつ均一にエピタキシャル成長させることは困難であった。
【０００９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたシリコン層の製造方法および半導体装置の製造方法である。
【００１０】
すなわち、シリコン層の製造方法は、絶縁基体の表面側に結晶成長のシードを形成する工程と、その絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、低融点金属溶融液中に絶縁基体を浸漬させてシリコン薄膜を低融点金属溶融液中に溶解させた後、冷却処理により、結晶成長のシードを起点にして低融点金属溶融液中に溶解したシリコンを結晶成長させ、絶縁基体の表面側にシリコン層を形成する工程とを備えている。
【００１１】
ここで、上記結晶成長のシードとは、下地の結晶方位を受け継いで結晶成長させる（通常のエピタキシャル成長）シードおよび下地の形状によって結晶成長させる（例えばグラフォエピタキシー）シードの両方を含む。
【００１２】
上記シリコン層の製造方法では、結晶成長のシードを形成した絶縁基体の表面側に、予め所定の膜厚のシリコン薄膜を形成した後、その絶縁基体を低融点金属溶融液中に浸漬させることで、この低融点金属溶融液中にシリコン薄膜を溶解させ、その溶解したシリコンを結晶成長させて、シリコン層を形成することから、シリコン薄膜の膜厚およびその均一性とほぼ同等の膜厚および均一性のシリコン層が得られる。このように、本発明の製造方法では、シリコン薄膜の膜厚、その均一性を制御することにより、結晶成長させて形成されるシリコン層の膜厚およびその均一性を制御することができる。また、低融点金属溶融液中に溶解されるシリコンはほとんど析出されるため、この低融点金属溶融液を繰り返し使用することが可能になり、無駄が少ない。
【００１３】
しかも、上記シリコン層は、単結晶で形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコン基板と同程度の電子移動度が得られる。なお、本明細書でいう単結晶とは、亜粒界や転位を含む単結晶も含めていう。
【００１４】
半導体装置の製造方法は、絶縁基体の表面側に結晶成長のシードを形成する工程と、その絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、絶縁基体を低融点金属溶融液中を浸漬させる際に、シリコン薄膜を溶解する工程と、冷却処理により、結晶成長のシードを起点に、低融点金属溶融液中に溶解したシリコンを結晶成長させて、絶縁基体の表面側にシリコン層を形成する工程と、シリコン層上に析出した金属を除去する工程と、そのシリコン層に所定の処理を施して半導体素子を形成する工程とを備えている。
【００１５】
上記半導体装置の製造方法では、上記説明したシリコン層の製造方法を用いて絶縁基体上にシリコン層を形成していることから、絶縁基体上に上記説明した特性のシリコン層が得られる。そして、そのシリコン層に所定の処理を施して半導体素子を形成することから、その半導体素子は、バルクのシリコン基板に形成したのと同様の高性能な特性が得られる。例えばシリコン層にチャネル領域、ソース領域、ドレイン領域を形成した絶縁ゲート型電界効果トランジスタは、高速動作、大電流密度のトランジスタとなる。このように、シリコン層には、高速で大電流密度のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレクトロルミネッセンス素子、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することが可能になる。
【００１６】
【発明の実施の形態】
本発明のシリコン層の製造方法および半導体装置の製造方法に係わる実施の形態を以下に説明する。
【００１７】
まず、絶縁基体の表面側に、反応性イオンエッチングなどの異方性ドライエッチングにより段差を形成して結晶成長のシードを設ける。または、低温成膜技術として、減圧ＣＶＤ法、プラズマＣＶＤ法もしくはスパッタリングによって、絶縁基体の表面側に結晶成長のシードなるものでシリコンとの格子整合性を有するような物質、例えばサファイアからなるシード層を形成する。このシード層には、スピネル、フッ化カルシウム等を用いることも可能である。
【００１８】
次いで、減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタリングなどの低温成膜技術によって、絶縁基体の表面側にシリコン薄膜を５ｎｍ〜１０μｍの範囲で所定の膜厚に形成する。
【００１９】
その後、槽内に貯えれた低融点金属溶融液中に絶縁基体を浸漬させてシリコン薄膜を低融点金属溶融液中に溶解させた後、冷却処理により、結晶成長のシードを起点にして低融点金属溶融液中に溶解したシリコンを結晶成長させて、絶縁基体の表面側にシリコン層を形成する。
【００２０】
上記低融点金属溶融液は絶縁基体の最高使用温度（ガラス基板の場合はほぼガラスの歪点）以下のものを用いる。この低融点金属溶融液が溶融状態を保つ温度は、シリコンが含まれる割合により異なる。図６に示すシリコン−スズ（Ｓｉ−Ｓｎ）の状態図、図７に示すスズに対するシリコンの溶解度曲線（縦軸にシリコンの溶解度、下横軸に温度Ｔとしたときの１０4 ／Ｔ（Ｋ）、上横軸に温度（℃）を示す）からも明らかなように、シリコンの割合が少なくなるに応じてシリコンを含む低融点金属溶融液の融点が低下する。
【００２１】
例えば低融点金属溶融液にスズ溶融液もしくはスズ鉛合金溶融液からなるスズ系金属溶融液を用いた場合には、そのスズ系金属溶融液中に溶解するシリコン量にもよるが、４００℃〜１２００℃のスズ系金属溶融液を用いることができる。例えば溶解するシリコンの比率を０．０００５ｗｔ％〜０．０３ｗｔ％としてスズ系金属溶融液の温度を４００℃〜６５０℃とした場合には、絶縁基体に歪点がおよそ６６５℃のアルミケイ酸ガラスを用いることができ、さらにスズ系金属溶融液の温度がその他のプロセス温度とともに５００℃以下の場合には歪点がおよそ５１０℃のホウケイ酸ガラスを用いることができる。
【００２２】
また、上記絶縁基体には、従来から用いられている石英基板（歪点およそ９９０℃）も用いることも可能であり、またセラミックス基板を用いることも可能である。さらに、低融点金属溶融液の温度によっては、高耐熱性の樹脂〔例えばフッ素樹脂（フッ化ポリアリルエーテル系樹脂：熱分解温度＝５００℃、シクロポリマライズドフロリネーテッドポリマー系樹脂：熱分解温度＝４２０℃、ポリテトラフルオロエチレン系樹脂：熱分解温度＝４５０℃等）〕基板を用いることも可能になる。
【００２３】
そして一定時間（例えば１０秒〜３０分、好ましくは５分〜１０分）、低融点金属溶融液中に浸漬保持した後、冷却処理により、結晶成長のシードを起点にして低融点金属溶融液中に溶解したシリコンを結晶成長させて、絶縁基体の表面側にシリコン単結晶を析出させ、シリコン層を形成する。このシリコン単結晶は亜粒界や転位を含む場合もある。ここで、シリコン層の厚さは、例えばシリコン薄膜の厚さによりほぼ決定されるため、シリコン薄膜の厚さを制御することによって、シリコン層の厚さは制御される。
【００２４】
また、シリコン薄膜を溶解させる低融点金属溶融液にスズ系金属を用いた場合には、出来上がったシリコン層にスズ系金属のスズ、鉛が含有されたとしても、それらはシリコン層中でキャリアにはならない。そのため、シリコン層は高抵抗なものとなる。またシリコン層中に残留するスズは結晶欠陥を電気的に不活性にするため、接合リークを低減し、電子移動度を高める。
【００２５】
低融点金属溶融液にインジウム系金属（例えばインジウム、インジウム・ガリウム）を用いた場合には、シリコン層中に微量のインジウムが残留するため、シリコン層はｐ型シリコン層となる。
【００２６】
また、上記シリコン薄膜の成膜時に、例えばホウ素のようなｐ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモンのようなｎ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層は所望の濃度のｎ型シリコン層となる。
【００２７】
また、シリコン層を形成するプロセスが６５０℃以下となる場合には、絶縁基体に低融点ガラスを用いることが可能になり、大型のガラス基板（１ｍ2 以上の面積を有するガラス基板）上にシリコン層を形成することも可能になる。また、結晶成長温度が長尺ロール化されたガラス板にシリコン層を連続的にもしくは非連続的に形成することも可能になる。結晶成長のシードに段差を用いた場合には、その段差を起点に結晶を成長させて、いわゆる島状にシリコン層を形成することも可能である。またさらに結晶成長を進めて、絶縁基体の表面側全体にシリコン層を形成することも可能である。一方、結晶成長のシードにシード層を用いた場合には、そのシード層上の全面にシリコン層を形成することが可能になる。そのため、シリコン層を島状に形成する場合には、予め結晶成長前にシード層を島状にパターニングしておくか、または生成したシリコン層を島状にパターニングすればよい。
【００２８】
なお、上記低融点ガラスを用いた場合には、低融点ガラスの構成元素が結晶成長により形成したシリコン層に拡散しやすいために、低融点ガラス基板とシリコン層との間に拡散を防止するバリア層として、例えば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の厚さに形成しておくことが好ましい。
【００２９】
上記のようにしてシリコン層を形成した後、そのシリコン層上に析出した金属を酸（例えば塩酸）を用いて選択的に除去する。このようにして絶縁基体上に形成されたシリコン層は、５４０ｃｍ2 ／Ｖｓ程度の電子移動度が得られる。そのため、予め適量のｐ型不純物を混入して形成すれば所望の濃度のｐ型のシリコン層となり、ｎチャネル絶縁ゲート型電界効果トランジスタの活性領域（チャネル領域、ソース領域、ドレイン領域）を作製するのに都合がよい。また予め適量のｎ型不純物を混入して形成すれば所望の濃度のｎ型のシリコン層となり、ｐチャネル絶縁ゲート型電界効果トランジスタの活性領域（チャネル領域、ソース領域、ドレイン領域）を作製するのに都合がよい。また部分的にシリコン層の導電型と異なる不純物をドーピングすればＣＭＯＳトランジスタも作製することができる。
【００３０】
次に、本発明のシリコン層の製造方法に係わる好適な実施の形態の詳細を以下に説明する。
【００３１】
まず、本発明のシリコン層の製造方法に係わる第１の実施の形態を、図１の製造工程図によって説明する。
【００３２】
図１の（１）に示すように、絶縁基体１１の表面側に結晶成長のシード１２を形成する。ここでは上記絶縁基体１１に低融点ガラス基板を用いた。その絶縁基体１１の表面側に段差を形成して、上記結晶成長のシード１２とした。その段差の製造方法は、一例として、絶縁基体１１上にレジスト膜を形成した後、リソグラフィー技術によりレジスト膜をパターニングしてエッチングマスク１３を形成する。そして反応性イオンエッチングのような異方性ドライエッチング技術により、絶縁基板１１を例えばフッ素ラジカルを用いてエッチングを行い、絶縁基体１１に結晶成長のシード１２となる段差を形成する。この段差は、例えば深さｄ（例えば０．１μｍ）、幅ｗ（例えば１．５μｍ〜１．９μｍ）の凹部よりなる。その後、エッチングマスク１３に用いたレジスト膜を除去する。
【００３３】
その後図１の（２）に示すように、上記絶縁基体１１の表面側に、上記形成成長のシード１２を被覆する状態に、いわゆる低温成膜技術により、所定の膜厚のシリコン薄膜１４を形成する。ここでは、上記シリコン薄膜１４を、多結晶シリコンもしくは非晶質シリコンで例えば０．１μｍの厚さに形成した。このシリコン薄膜１４は、例えば５ｎｍ〜１０μｍ（好ましくは２０ｎｍ〜５μｍ）の厚さに形成される。また、上記低温成膜技術としては、例えばプロセス温度（基板温度）が例えば５００℃〜６５０℃の減圧ＣＶＤ法、もしくは基板温度を４００℃以下に設定したスパッタリング、プラズマＣＶＤ法等を用いる。
【００３４】
そして図１の（３）に示すように、槽（図示省略）内に貯えられた低融点金属溶融液１５を準備する。この低融点金属溶融液１５は、例えばスズもしくはスズと鉛の合金からなるスズ系金属を用い、ここではスズ溶融液を用い、絶縁基体１１の最高使用温度以下の温度に保持する。またこの低融点金属溶融液１５上の雰囲気は、水素雰囲気、水素と不活性なガス（希ガス）との混合雰囲気もしくは不活性なガス（希ガス）雰囲気になっている。または還元性雰囲気であってもよい。
【００３５】
そして所定時間、例えば３０秒〜６０分、好ましくは１０分〜３０分間、上記低融点金属溶融液１５中に上記絶縁基体１１を浸漬させて、上記シリコン薄膜１４を低融点金属溶融液１５中に溶解させた後、図１の（４）に示すように、低融点金属溶融液１５〔図１の（３）参照〕中より絶縁基体１１を引き上げることにより絶縁基体１１を徐冷（冷却処理）する、もしくは低融点金属溶融液１５中に絶縁基体１１を浸漬させた状態で冷却処理を行う。それによって、結晶成長のシード１２を起点にして低融点金属溶融液１５〔図１の（３）参照〕中に溶解したシリコンが結晶成長（グラフォエピタキシャル成長）し、絶縁基体１１の表面側に単結晶シリコンのシリコン層１６を形成する。その際、上記シリコン層１６上にはスズからなる金属（図示省略）を析出する。
【００３６】
上記シリコンの結晶成長速度は０．１μｍ／分〜０．３μｍ／分であり、冷却速度は０．１℃／分〜０．３℃／分であることから、例えば成長させる結晶層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜６秒と短い。そのため、冷却操作は引き上げ操作となる。なお、成長所要時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化できる。一方、例えば成長させる結晶層の厚さが５μｍであれば、成長所要時間は５０分〜１７分と長い。そのため、冷却操作は浸漬した状態での冷却となり、その冷却時間には５０分〜１７分が必要となる。なお、冷却時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化できる。
【００３７】
上記シリコン層１６は、結晶成長のシード１２となる段差の底部と側壁とがほぼ直角に形成されているため、（１００）面のシリコン単結晶が得られる。上記析出は、低融点金属溶融液１５から生じるため、シリコン本来の融点よりも低温で生じる。
【００３８】
上記図示したように、結晶成長のシード１２が段差のみで形成されている場合には、その段差を起点として単結晶シリコンが析出されて成長し、シリコン層１６をいわゆる島状に形成される。またシリコン薄膜１４の膜厚を厚くし段差の間隔を短くして絶縁基体１１の引き上げ速度を調整することにより、絶縁基体１１の表面側全体にわたってシリコン層１６を形成することも可能である。
【００３９】
その後、塩酸等の酸を用いてシリコン層１６上の金属（図示省略）を除去する。その結果、絶縁基体１１上に結晶成長のシード１２を起点として単結晶シリコンを析出してなるシリコン層１６が形成された、いわゆるＳＯＩ（Silicon on Insulatorの略であり、以下ＳＯＩという）基板１７が形成された。
【００４０】
上記第１の実施の形態では、結晶成長のシード１２を段差により構成したが、絶縁基体１１の表面側にシリコンとの格子整合性を有するような物質からなるシード層を形成して結晶成長のシードとし、絶縁基体上にシリコン層を形成することも可能である。その一例を第２の実施の形態として、図２の製造工程図によって説明する。図２では、前記図１によって説明したのと同様の構成部品には同一符号を付与する。
【００４１】
図２の（１）に示すように、絶縁基体１１上にシード層２１を例えばサファイアで形成する。このシード層２１は、サファイアの他に、スピネルもしくはフッ化カルシウムで形成することが可能である。上記サファイアのシード層２１は、例えば、高密度プラズマＣＶＤ法、触媒ＣＶＤ法等を用いて、例えば１ｎｍ〜５００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ程度の厚さに形成する。
【００４２】
その後、前記図１によって説明したのと同様に、シリコン薄膜１４を成膜する工程より以降の工程を行えばよい。すなわち、シード層２１上に、シリコン薄膜１４を形成する。その後図２の（２）に示すように、槽（図示省略）内に貯えられた低融点金属溶融液１５中に上記絶縁基体１１を浸漬させて、上記シリコン薄膜１４を低融点金属溶融液１５中に溶解させる。上記低融点金属溶融液１５は、例えばスズ溶融液からなり、絶縁基体１１の最高使用温度以下の温度に保持されている。またこの低融点金属溶融液１５上の雰囲気は、水素雰囲気、水素と不活性なガス（希ガス）との混合雰囲気もしくは不活性なガス（希ガス）雰囲気となっている。または還元性雰囲気であってもよい。
【００４３】
そして所定時間、例えば３０秒〜６０分、好ましくは１０分〜３０分間、上記低融点金属溶融液１５中に上記絶縁基体１１を浸漬させた後、低融点金属溶融液１５〔図１の（３）参照〕中より絶縁基体１１を引き上げることにより絶縁基体１１を徐冷（冷却処理）する、もしくは低融点金属溶融液１５中に絶縁基体１１を浸漬させた状態で冷却処理を行う。それによって、図２の（３）に示すように、シード層２１を起点にして低融点金属溶融液１５〔図２の（２）参照〕中に溶解したシリコンが結晶成長（エピタキシャル成長）し、絶縁基体１１の表面側に単結晶シリコンのシリコン層１６を形成する。その際、上記シリコン層１６上にはスズからなる金属（図示省略）を析出する。
【００４４】
上記シリコンの結晶成長速度は０．１μｍ／分〜０．３μｍ／分であり、冷却速度は０．１℃／分〜０．３℃／分であることから、例えば成長させる結晶層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜６秒と短い。そのため、冷却操作は引き上げ操作となる。なお、成長所要時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化される。一方、例えば成長させる結晶層の厚さが５μｍであれば、成長所要時間は５０分〜１７分と長い。そのため、冷却操作は浸漬した状態での冷却となり、その冷却時間には５０分〜１７分が必要となる。なお、冷却時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化される。
【００４５】
このように、サファイアからなるシード層２１を結晶成長のシードとして用いた場合、サファイアは単結晶シリコンと格子定数がほとんど同じであるため、シード層２１の表面上の全域に（１００）単結晶シリコン〔サファイア面が（１１￣０２）の場合〕もしくは（１１１）単結晶シリコン〔サファイア面が（０００１）の場合〕がエピタキシャル成長する。この析出は、低融点金属溶融液１５から生じるため、シリコン本来の析出温度より低温で生じる。
【００４６】
その後、塩酸等の酸を用いてシリコン層１６上の金属（図示省略）を除去する。その結果、絶縁基体１１上に結晶成長のシード１２を起点として単結晶シリコンを析出してなるシリコン層１６が形成された、いわゆるＳＯＩ基板１７が形成された。
【００４７】
また、前記図１によって説明したのと同様にして絶縁基体１１の表面側に結晶成長のシード１２となる段差を形成した後、その段差を被覆する状態に絶縁基体１１の表面側に上記説明したようなシード層２１を形成して結晶成長のシード１２とすることも可能である。この場合には、シリコン層はシード層２１の表面上の全域に単結晶シリコンがエピタキシャル成長する。
【００４８】
さらに前記図２によって説明したのと同様にして絶縁基体１１にシリコンとの格子整合性を有するようなサファイア、スピネル、フッ化カルシウム等の物質からなるシード層２１を形成した後、そのシード層２１に前記図１によって説明したのと同様にして段差を形成して結晶成長のシード１２とすることも可能である。この場合には、シリコン層はシード層２１の表面上の全域に単結晶シリコンがエピタキシャル成長する。
【００４９】
上記第１，第２の実施の形態によるシリコン層の製造方法では、結晶成長のシード１２を形成した絶縁基体１１の表面側に、予め所定の膜厚のシリコン薄膜１４を形成した後、その絶縁基体１１を低融点金属溶融液１５中に浸漬させることで、この低融点金属溶融液１５中にシリコン薄膜１４を溶解させ、その溶解したシリコンを結晶成長させて、シリコン層１６を形成することから、シリコン薄膜１４の膜厚およびその均一性とほぼ同等の膜厚および均一性のシリコン層１６が得られる。このように、本発明の製造方法では、シリコン薄膜１４の膜厚、その均一性を制御することにより、結晶成長させて形成されるシリコン層１６の膜厚およびその均一性を制御することができる。また、低融点金属溶融液１５中に溶解されるシリコンはほとんど析出されるため、この低融点金属溶融液１５は繰り返し使用することが可能になり、無駄が少ない。
【００５０】
しかも、上記シリコン層１６は、単結晶で形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコン基板と同程度の電子移動度が得られる。なお、本明細書でいう単結晶とは、亜粒界や転位を含む単結晶も含めていう。
【００５１】
また、スズ系金属からなる低融点金属溶融液１５からシリコン層１６を析出形成していることから、出来上がったシリコン層１６にスズ系金属のスズ、鉛等が含有されたとしても、それらはシリコン層１６中でキャリアにはならない。そのため、シリコン層１６は高抵抗なものとなる。またシリコン層１６中に残留するスズは、結晶欠陥を電気的に不活性にするため、接合リークが低減され、電子移動度を高める。
【００５２】
また、上記シリコン薄膜１４を成膜する時に、例えばホウ素のようなｐ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層１６は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモン等のｎ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層１６は所望の濃度のｎ型シリコン層となる。
【００５３】
上記低融点金属溶融液１５には、スズ系金属を用いることを説明したが、この低融点金属溶融液には、インジウム、ガリウム、スズ、ビスマス、鉛、亜鉛、アンチモンおよびアルミニウムのうちの１種もしくは複数種を用いることができる。
【００５４】
また、上記絶縁基体１１には、上記説明した低融点ガラスの他に、石英基板、高耐熱性ガラス基板、ロールガラス基板、セラミックス基板、樹脂基板（例えば前記説明したようなフッ素樹脂基板）等を用いることができる。
【００５５】
次に本発明の半導体装置の製造方法に係わる好ましい実施の形態の詳細を図３〜図５の製造工程図によって以下に説明する。図３〜図５では、一例として、ＣＭＯＳトランジスタの製造方法を以下に説明し、前記図１によって説明したのと同様の構成部品には同一符号を付与する。
【００５６】
図４の（１）に示すように、前記図１（シリコン層の形成方法に係わる第１の実施の形態）によって説明したプロセスを行うことによって、絶縁基体１１上に単結晶シリコンを析出させてシリコン層１６を形成する。この図では、代表して、段差を結晶成長のシードに用いた場合を示したが、前記図２（シリコン層の形成方法に係わる第２の実施の形態）によって説明したプロセスを行うことによって、絶縁基体１１上に単結晶シリコンを析出させてシリコン層１６を形成してもよい。図面では、塩酸等の酸を用いてシリコン層１６上に析出したスズ系金属（図示省略）を選択的に除去した状態を示す。
【００５７】
その後、上記シリコン層１６に所定の処理を施して半導体素子を形成する。以下、半導体素子としてＣＭＯＳトランジスタを形成する製造方法を説明する。
【００５８】
図３の（２）に示すように、上記シリコン層１６（１６ｎ，１６ｐ）を被覆する状態で上記絶縁基体１１上に、ゲート絶縁膜５１を形成する。このゲート絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸化シリコン膜を例えば２００ｎｍの厚さに堆積した後、次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積して形成した。そのときの各成膜温度は、例えば４００℃に設定した。
【００５９】
次いで図３の（３）に示すように、ゲート絶縁膜５１上にレジスト膜５２を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｐチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部５３を形成してレジストマスクを形成する。すなわち、シリコン層１６ｎ上はレジスト膜５２に被覆されている。その後、このレジスト膜５２をマスクに用いて、ｐチャネルＭＯＳトランジスタのチャネルイオン注入をゲート絶縁膜５１を介してシリコン層１６ｐに行う。イオン注入条件としては、例えば、不純物にリンイオン（Ｐ+ ）を用い、打ち込みエネルギーを例えば５０ｋｅＶ、ドーズ量を例えば１×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５２を除去する。なお、図面ではレジスト膜５２を除去した状態を示した。
【００６０】
続いて図４の（４）に示すように、ゲート絶縁膜５１上にレジスト膜５４を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｎチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部５５を形成してレジストマスクを形成する。すなわち、シリコン層１６ｐ上はレジスト膜５４に被覆されている。その後、このレジスト膜５４をマスクに用いて、ｐチャネルＭＯＳトランジスタのチャネルイオン注入をゲート絶縁膜５１を介してシリコン層１６ｎに行う。イオン注入条件としては、例えば、不純物にホウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを例えば３０ｋｅＶ、ドーズ量を例えば２．７×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５４を除去する。なお、図面ではレジスト膜５４を除去した状態を示した。
【００６１】
次いで図４の（５）に示すように、例えばスパッタリングにより、上記ゲート絶縁膜５１上にゲート電極膜５６を、例えばモリブデン（１５％）タンタル（８５％）膜で、例えば５００ｎｍの厚さに形成する。
【００６２】
その後、ゲート電極膜５６上にレジスト膜５７を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ゲート電極が形成される領域上にレジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジスト膜５７をマスクに用いてドライエッチング技術により、ゲート電極膜５６をパターニングする。その結果、図４の（６）に示すように、各シリコン層１６（１６ｐ，１６ｎ）上にゲート絶縁膜５１を介してゲート電極５８（５８ｐ，５８ｎ）を形成する。その後、上記レジスト膜５７を除去する。なお、図面ではレジスト膜５７を除去した状態を示した。
【００６３】
次に図５の（７）に示すように、ゲート電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５９を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｎチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部６０を形成してレジストマスクを形成する。すなわち、シリコン層１６ｐ上はレジスト膜５９に被覆されている。その後、このレジスト膜５９およびゲート電極５８ｎをマスクに用いて、ｎチャネルＭＯＳトランジスタのソース、ドレインイオン注入をゲート絶縁膜５１を介してシリコン層１６ｎに行う。イオン注入条件としては、例えば、不純物にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを例えば７０ｋｅＶ、ドーズ量を例えば５×１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５９を除去する。なお、図面ではレジスト膜５９を除去した状態を示した。
【００６４】
次いで図５の（８）に示すように、ゲート電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜６１を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｐチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部６２を形成してレジストマスクを形成する。すなわち、シリコン層１６ｎ上はレジスト膜６１に被覆されている。その後、このレジスト膜６１およびゲート電極５８ｐをマスクに用いて、ｐチャネルＭＯＳトランジスタのソース、ドレインイオン注入をシリコン層１６ｐに行う。イオン注入条件としては、例えば、不純物に二フッ化ホウ素イオン（ＢＦ2 + ）を用い、打ち込みエネルギーを例えば３０ｋｅＶ、ドーズ量を例えば１×１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜６１を除去する。なお、図面ではレジスト膜６１を除去した状態を示した。
【００６５】
その後図５の（９）に示すように、ソース、ドレインの活性化アニーリングを、例えば１０００℃、１０秒間のランプ加熱により行い、上記ゲート電極５８ｐの一方側のシリコン層１６ｐにソース領域６２ｐを形成し、他方側のシリコン層１６ｐにドレイン領域６３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐが完成する。それとともに、上記ゲート電極５８ｎの一方側のシリコン層１６ｎにソース領域６２ｎを形成し、他方側のシリコン層１６ｎにドレイン領域６３ｎを形成して、ｎチャネルＭＯＳトランジスタ５０ｎが完成する。そしてゲート電極５８ｎ下でかつソース領域６２ｎとドレイン領域６３ｎとの間のシリコン層１６ｎがｎチャネルＭＯＳトランジスタ５０ｎのチャネル領域になり、ゲート電極５８ｐ下でかつソース領域６２ｐとドレイン領域６３ｐとの間のシリコン層１６ｐがｐチャネルＭＯＳトランジスタ５０ｐのチャネル領域になる。このようにして、ＣＭＯＳトランジスタ５０が完成する。
【００６６】
その後、図示はしないが、例えばＣＶＤ法により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐチャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸化シリコン膜を例えば２００ｎｍの厚さに成膜し、さらにリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳＧ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として形成される。
【００６７】
次いで層間絶縁膜上にレジスト膜を例えば回転塗布法により成膜した後、リソグラフィー技術により、電極を形成する所定の領域上に開口部を形成してレジストマスクを形成する。その後、このレジスト膜をマスクに用いて、層間絶縁膜をエッチングし、接続孔を形成する。そして上記レジストマスクを除去した後、例えばスパッタリングにより、上記接続孔の内部を含む上記層間絶縁膜上に電極膜を例えばアルミニウム−シリコンを例えば１．０μｍの厚さに堆積して形成する。このスパッタリング時の基板温度は例えば１５０℃に設定した。
【００６８】
その後、上記電極膜上にレジスト膜を例えば回転塗布法により成膜した後、リソグラフィー技術により、上記レジスト膜をパターニングして、電極を形成する所定の領域上にレジスト膜を残す。そしてこのレジスト膜をマスクに用いて、電極膜をエッチングし、電極および配線を形成する。その後上記レジストマスクを除去する。
【００６９】
上記第１の実施の形態による半導体装置の製造方法では、上記説明したシリコン層の製造方法を用いて絶縁基体１１上にシリコン層１６を形成していることから、絶縁基体１１に低融点ガラスを用いて、その上に上記説明した特性のシリコン層１６を得ることができる。そして、そのシリコン層１６に所定の処理を施して半導体素子としてＣＭＯＳトランジスタのｎチャネルＭＯＳトランジスタ５０ｎとｐチャネルＭＯＳトランジスタ５０ｐとを形成してＣＭＯＳトランジスタ５０が完成されることから、そのＣＭＯＳトランジスタ５０は、バルクのシリコン基板に形成したのと同様の高性能な特性が得られる。すなわち、上記ｎチャネルＭＯＳトランジスタ５０ｎとｐチャネルＭＯＳトランジスタ５０ｐとは、高速動作、大電流密度のトランジスタとなる。
【００７０】
上記説明では、ＣＭＯＳトランジスタを説明したが、上記シリコン層１６には、高速で大電流密度のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレクトロルミネッセンス素子、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することも可能である。
【００７１】
上記各実施の形態で説明した各種数値は、一例であってその値に限定されるものではなく、適宜変更することが可能である。
【００７２】
【発明の効果】
以上、説明したように本発明のシリコン層の製造方法によれば、結晶成長のシードを形成した絶縁基体の表面側に、予め所定の膜厚のシリコン薄膜を形成した後、その絶縁基体を低融点金属溶融液中に浸漬させることで、この低融点金属溶融液中にシリコン薄膜を溶解させ、その溶解したシリコンを結晶成長させて、シリコン層を形成するので、シリコン薄膜の膜厚およびその均一性とほぼ同等の膜厚および均一性のシリコン層を形成することができる。すなわち、シリコン薄膜の膜厚、その均一性を制御することにより、結晶成長させて形成されるシリコン層の膜厚およびその均一性を制御することができる。また、低融点金属溶融液中に溶解されるシリコンはほとんど析出されるため、この低融点金属溶融液は繰り返し使用することが可能になり、無駄がない。
【００７３】
しかも、本発明の製造方法により形成されたシリコン層は、単結晶で形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコン基板と同程度の電子移動度を得ることができる。
【００７４】
本発明の半導体装置の形成方法によれば、本発明のシリコン層の製造方法を用いて絶縁基体上にシリコン層を形成しているので、絶縁基体上に上記効果をもたらすシリコン層が得られる。そして、そのシリコン層の少なくとも一部を用いて半導体素子を形成するので、その半導体素子は、バルクのシリコン基板に形成したのと同様に高性能な特性が得られる。例えばシリコン層にチャネル領域、ソース領域、ドレイン領域を形成した絶縁ゲート型電界効果トランジスタは、高速動作、大電流密度のトランジスタとなる。このように、シリコン層には、高速で大電流密度のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレクトロルミネッセンス素子、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することが可能になる。
【図面の簡単な説明】
【図１】本発明のシリコン層の製造方法に係わる第１の実施の形態を示す製造工程図である。
【図２】本発明のシリコン層の製造方法に係わる第２の実施の形態を示す製造工程図である。
【図３】本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図である。
【図４】本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図（続き）である。
【図５】本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図（続き）である。
【図６】シリコン−スズの状態図である。
【図７】スズに対するシリコンの溶解度曲線を示す図である。
【符号の説明】
１１…絶縁基体、１２…結晶成長のシード、１４…シリコン薄膜、１５…低融点金属溶融液、１６…シリコン層
【発明の属する技術分野】
本発明は、シリコン層の製造方法および半導体装置の製造方法に関し、詳しくは、シリコン薄膜を低融点金属溶融液中で溶解させて、その溶解したシリコンを結晶成長させるシリコン層の製造方法およびそのシリコン層を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
基板上に形成された単結晶シリコン層を用いてＭＯＳＦＥＴ（Metal-oxide-semiconductor field effect transistor の略）である薄膜トランジスタ（以下ＴＦＴという、ＴＦＴはThin Film Transistorの略）は、ポリシリコン層を用いたものと比べて数倍も大きい電子移動度を有し、高速動作に適していることが、例えば "First MOS transistors on Insulator by Silicon Satulated Liquid Solution Epitaxy." IEEE ELECTRON DEVICE LETTERS, 13 [5] (May 1992) R.P.Zingg et al.,p.294-296、特公平４−５７０９８号公報、応用物理”薄膜トランジスタ”, 65 [8] (1996) 松村正清,p.842-848等に開示されている。
【０００３】
上記半導体素子が形成される単結晶シリコン層を基板上に形成する技術としては、以下の成膜技術（１）〜（４）が知られている。
【０００４】
（１）単結晶シリコン基板をシードにして、９２０℃〜９３０℃に加熱されたインジウム・シリコン溶液またはインジウム・ガリウム・シリコン溶液から、冷却処理によりシリコンエピタキシー層を形成し、この層の上にシリコン半導体層を形成する技術が、"VERY-LOW-TEMPERATURE LIQUID-PHASE EPITAXIAL GROWTH OF SILICON." MATERIALS LETTERS, 9 [2,3] (Jan. 1990) Soo Hong Lee,p53-56 、"MOS transistors with epitaxial Si,laterally grown over SiO2 by liquid phase epitxy." J.Applied Physics A,54 [1] (1992) R.Bergmann et al.,p.103-105 、"First MOS transistors on Insulator by Silicon Satulated Liquid Solution Epitaxy." IEEE ELECTRON DEVICE LETTERS,13 [5] (May 1992) R.P.Zingg et al.,p.294-296等の文献に開示されている。
【０００５】
（２）サファイア基板上にシリコンをエピタキシャル成長させる技術は、"High-quality CMOS in thin (100nm)silicon on saphire." IEEE ELECTRON DEVICE LETTERS, 9 (Jan. 1988) G.A.Garcia,R.E.Reedy,and M.L.Burger,p.32-34に開示されている。
【０００６】
（３）酸素イオン注入法により、絶縁基板上にシリコン層を形成する技術は、"CMOS device fabrication on buried SiO2 layers formed by oxygen implantation into silicon." Electron.Lett., 14 [18] (Aug. 1978) K.Izumi,M.Doken,,and H.Ariyoshtl,p.593-594に開示されている。
【０００７】
石英基板の上にステップを形成し、この上にポリシリコン層を形成し、次にこれをレーザ光またはストリップヒータで１４００℃以上に加熱する。加熱されたポリシリコン層は、石英基板上に形成されたステップを核にして、エピタキシャル成長層を形成する技術は、”グラフォエピタキシー”電子通信学会誌，66 [5] (May 1983) 古川静二郎，p.486-489 、"Crystallographic orientatin of sillicon on an amorphous substrate using an artificial surface-relief grating and laser crystallization." Appl. Phys. Letter, 35 [1] (July. 1979) Geis,M.W.,et al.,p.71-74、"Silicon graphoepitaxy" Jpn.J.Appl.Phys.,Suppl.20-1 (1981) Geis,M.W.,et al.,p.39-42 等に開示されている。
【０００８】
【発明が解決しようとする課題】
しかしながら、これまでの公知技術では、シリコンエピタキシー層を膜厚の制御性よく形成することが困難であった。また、歪点が比較的低く、しかも大型のガラス基板上に、シリコンエピタキシー層を形成することは困難であった。さらに、ガラス基板上にステップを形成し、これをエピタキシャル成長の核にしてシリコンを成長させる技術では、低温でかつ均一にエピタキシャル成長させることは困難であった。
【０００９】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされたシリコン層の製造方法および半導体装置の製造方法である。
【００１０】
すなわち、シリコン層の製造方法は、絶縁基体の表面側に結晶成長のシードを形成する工程と、その絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、低融点金属溶融液中に絶縁基体を浸漬させてシリコン薄膜を低融点金属溶融液中に溶解させた後、冷却処理により、結晶成長のシードを起点にして低融点金属溶融液中に溶解したシリコンを結晶成長させ、絶縁基体の表面側にシリコン層を形成する工程とを備えている。
【００１１】
ここで、上記結晶成長のシードとは、下地の結晶方位を受け継いで結晶成長させる（通常のエピタキシャル成長）シードおよび下地の形状によって結晶成長させる（例えばグラフォエピタキシー）シードの両方を含む。
【００１２】
上記シリコン層の製造方法では、結晶成長のシードを形成した絶縁基体の表面側に、予め所定の膜厚のシリコン薄膜を形成した後、その絶縁基体を低融点金属溶融液中に浸漬させることで、この低融点金属溶融液中にシリコン薄膜を溶解させ、その溶解したシリコンを結晶成長させて、シリコン層を形成することから、シリコン薄膜の膜厚およびその均一性とほぼ同等の膜厚および均一性のシリコン層が得られる。このように、本発明の製造方法では、シリコン薄膜の膜厚、その均一性を制御することにより、結晶成長させて形成されるシリコン層の膜厚およびその均一性を制御することができる。また、低融点金属溶融液中に溶解されるシリコンはほとんど析出されるため、この低融点金属溶融液を繰り返し使用することが可能になり、無駄が少ない。
【００１３】
しかも、上記シリコン層は、単結晶で形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコン基板と同程度の電子移動度が得られる。なお、本明細書でいう単結晶とは、亜粒界や転位を含む単結晶も含めていう。
【００１４】
半導体装置の製造方法は、絶縁基体の表面側に結晶成長のシードを形成する工程と、その絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、絶縁基体を低融点金属溶融液中を浸漬させる際に、シリコン薄膜を溶解する工程と、冷却処理により、結晶成長のシードを起点に、低融点金属溶融液中に溶解したシリコンを結晶成長させて、絶縁基体の表面側にシリコン層を形成する工程と、シリコン層上に析出した金属を除去する工程と、そのシリコン層に所定の処理を施して半導体素子を形成する工程とを備えている。
【００１５】
上記半導体装置の製造方法では、上記説明したシリコン層の製造方法を用いて絶縁基体上にシリコン層を形成していることから、絶縁基体上に上記説明した特性のシリコン層が得られる。そして、そのシリコン層に所定の処理を施して半導体素子を形成することから、その半導体素子は、バルクのシリコン基板に形成したのと同様の高性能な特性が得られる。例えばシリコン層にチャネル領域、ソース領域、ドレイン領域を形成した絶縁ゲート型電界効果トランジスタは、高速動作、大電流密度のトランジスタとなる。このように、シリコン層には、高速で大電流密度のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレクトロルミネッセンス素子、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することが可能になる。
【００１６】
【発明の実施の形態】
本発明のシリコン層の製造方法および半導体装置の製造方法に係わる実施の形態を以下に説明する。
【００１７】
まず、絶縁基体の表面側に、反応性イオンエッチングなどの異方性ドライエッチングにより段差を形成して結晶成長のシードを設ける。または、低温成膜技術として、減圧ＣＶＤ法、プラズマＣＶＤ法もしくはスパッタリングによって、絶縁基体の表面側に結晶成長のシードなるものでシリコンとの格子整合性を有するような物質、例えばサファイアからなるシード層を形成する。このシード層には、スピネル、フッ化カルシウム等を用いることも可能である。
【００１８】
次いで、減圧ＣＶＤ法、プラズマＣＶＤ法、スパッタリングなどの低温成膜技術によって、絶縁基体の表面側にシリコン薄膜を５ｎｍ〜１０μｍの範囲で所定の膜厚に形成する。
【００１９】
その後、槽内に貯えれた低融点金属溶融液中に絶縁基体を浸漬させてシリコン薄膜を低融点金属溶融液中に溶解させた後、冷却処理により、結晶成長のシードを起点にして低融点金属溶融液中に溶解したシリコンを結晶成長させて、絶縁基体の表面側にシリコン層を形成する。
【００２０】
上記低融点金属溶融液は絶縁基体の最高使用温度（ガラス基板の場合はほぼガラスの歪点）以下のものを用いる。この低融点金属溶融液が溶融状態を保つ温度は、シリコンが含まれる割合により異なる。図６に示すシリコン−スズ（Ｓｉ−Ｓｎ）の状態図、図７に示すスズに対するシリコンの溶解度曲線（縦軸にシリコンの溶解度、下横軸に温度Ｔとしたときの１０4 ／Ｔ（Ｋ）、上横軸に温度（℃）を示す）からも明らかなように、シリコンの割合が少なくなるに応じてシリコンを含む低融点金属溶融液の融点が低下する。
【００２１】
例えば低融点金属溶融液にスズ溶融液もしくはスズ鉛合金溶融液からなるスズ系金属溶融液を用いた場合には、そのスズ系金属溶融液中に溶解するシリコン量にもよるが、４００℃〜１２００℃のスズ系金属溶融液を用いることができる。例えば溶解するシリコンの比率を０．０００５ｗｔ％〜０．０３ｗｔ％としてスズ系金属溶融液の温度を４００℃〜６５０℃とした場合には、絶縁基体に歪点がおよそ６６５℃のアルミケイ酸ガラスを用いることができ、さらにスズ系金属溶融液の温度がその他のプロセス温度とともに５００℃以下の場合には歪点がおよそ５１０℃のホウケイ酸ガラスを用いることができる。
【００２２】
また、上記絶縁基体には、従来から用いられている石英基板（歪点およそ９９０℃）も用いることも可能であり、またセラミックス基板を用いることも可能である。さらに、低融点金属溶融液の温度によっては、高耐熱性の樹脂〔例えばフッ素樹脂（フッ化ポリアリルエーテル系樹脂：熱分解温度＝５００℃、シクロポリマライズドフロリネーテッドポリマー系樹脂：熱分解温度＝４２０℃、ポリテトラフルオロエチレン系樹脂：熱分解温度＝４５０℃等）〕基板を用いることも可能になる。
【００２３】
そして一定時間（例えば１０秒〜３０分、好ましくは５分〜１０分）、低融点金属溶融液中に浸漬保持した後、冷却処理により、結晶成長のシードを起点にして低融点金属溶融液中に溶解したシリコンを結晶成長させて、絶縁基体の表面側にシリコン単結晶を析出させ、シリコン層を形成する。このシリコン単結晶は亜粒界や転位を含む場合もある。ここで、シリコン層の厚さは、例えばシリコン薄膜の厚さによりほぼ決定されるため、シリコン薄膜の厚さを制御することによって、シリコン層の厚さは制御される。
【００２４】
また、シリコン薄膜を溶解させる低融点金属溶融液にスズ系金属を用いた場合には、出来上がったシリコン層にスズ系金属のスズ、鉛が含有されたとしても、それらはシリコン層中でキャリアにはならない。そのため、シリコン層は高抵抗なものとなる。またシリコン層中に残留するスズは結晶欠陥を電気的に不活性にするため、接合リークを低減し、電子移動度を高める。
【００２５】
低融点金属溶融液にインジウム系金属（例えばインジウム、インジウム・ガリウム）を用いた場合には、シリコン層中に微量のインジウムが残留するため、シリコン層はｐ型シリコン層となる。
【００２６】
また、上記シリコン薄膜の成膜時に、例えばホウ素のようなｐ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモンのようなｎ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層は所望の濃度のｎ型シリコン層となる。
【００２７】
また、シリコン層を形成するプロセスが６５０℃以下となる場合には、絶縁基体に低融点ガラスを用いることが可能になり、大型のガラス基板（１ｍ2 以上の面積を有するガラス基板）上にシリコン層を形成することも可能になる。また、結晶成長温度が長尺ロール化されたガラス板にシリコン層を連続的にもしくは非連続的に形成することも可能になる。結晶成長のシードに段差を用いた場合には、その段差を起点に結晶を成長させて、いわゆる島状にシリコン層を形成することも可能である。またさらに結晶成長を進めて、絶縁基体の表面側全体にシリコン層を形成することも可能である。一方、結晶成長のシードにシード層を用いた場合には、そのシード層上の全面にシリコン層を形成することが可能になる。そのため、シリコン層を島状に形成する場合には、予め結晶成長前にシード層を島状にパターニングしておくか、または生成したシリコン層を島状にパターニングすればよい。
【００２８】
なお、上記低融点ガラスを用いた場合には、低融点ガラスの構成元素が結晶成長により形成したシリコン層に拡散しやすいために、低融点ガラス基板とシリコン層との間に拡散を防止するバリア層として、例えば窒化シリコン膜を例えば１ｎｍ〜１００ｎｍ程度の厚さに形成しておくことが好ましい。
【００２９】
上記のようにしてシリコン層を形成した後、そのシリコン層上に析出した金属を酸（例えば塩酸）を用いて選択的に除去する。このようにして絶縁基体上に形成されたシリコン層は、５４０ｃｍ2 ／Ｖｓ程度の電子移動度が得られる。そのため、予め適量のｐ型不純物を混入して形成すれば所望の濃度のｐ型のシリコン層となり、ｎチャネル絶縁ゲート型電界効果トランジスタの活性領域（チャネル領域、ソース領域、ドレイン領域）を作製するのに都合がよい。また予め適量のｎ型不純物を混入して形成すれば所望の濃度のｎ型のシリコン層となり、ｐチャネル絶縁ゲート型電界効果トランジスタの活性領域（チャネル領域、ソース領域、ドレイン領域）を作製するのに都合がよい。また部分的にシリコン層の導電型と異なる不純物をドーピングすればＣＭＯＳトランジスタも作製することができる。
【００３０】
次に、本発明のシリコン層の製造方法に係わる好適な実施の形態の詳細を以下に説明する。
【００３１】
まず、本発明のシリコン層の製造方法に係わる第１の実施の形態を、図１の製造工程図によって説明する。
【００３２】
図１の（１）に示すように、絶縁基体１１の表面側に結晶成長のシード１２を形成する。ここでは上記絶縁基体１１に低融点ガラス基板を用いた。その絶縁基体１１の表面側に段差を形成して、上記結晶成長のシード１２とした。その段差の製造方法は、一例として、絶縁基体１１上にレジスト膜を形成した後、リソグラフィー技術によりレジスト膜をパターニングしてエッチングマスク１３を形成する。そして反応性イオンエッチングのような異方性ドライエッチング技術により、絶縁基板１１を例えばフッ素ラジカルを用いてエッチングを行い、絶縁基体１１に結晶成長のシード１２となる段差を形成する。この段差は、例えば深さｄ（例えば０．１μｍ）、幅ｗ（例えば１．５μｍ〜１．９μｍ）の凹部よりなる。その後、エッチングマスク１３に用いたレジスト膜を除去する。
【００３３】
その後図１の（２）に示すように、上記絶縁基体１１の表面側に、上記形成成長のシード１２を被覆する状態に、いわゆる低温成膜技術により、所定の膜厚のシリコン薄膜１４を形成する。ここでは、上記シリコン薄膜１４を、多結晶シリコンもしくは非晶質シリコンで例えば０．１μｍの厚さに形成した。このシリコン薄膜１４は、例えば５ｎｍ〜１０μｍ（好ましくは２０ｎｍ〜５μｍ）の厚さに形成される。また、上記低温成膜技術としては、例えばプロセス温度（基板温度）が例えば５００℃〜６５０℃の減圧ＣＶＤ法、もしくは基板温度を４００℃以下に設定したスパッタリング、プラズマＣＶＤ法等を用いる。
【００３４】
そして図１の（３）に示すように、槽（図示省略）内に貯えられた低融点金属溶融液１５を準備する。この低融点金属溶融液１５は、例えばスズもしくはスズと鉛の合金からなるスズ系金属を用い、ここではスズ溶融液を用い、絶縁基体１１の最高使用温度以下の温度に保持する。またこの低融点金属溶融液１５上の雰囲気は、水素雰囲気、水素と不活性なガス（希ガス）との混合雰囲気もしくは不活性なガス（希ガス）雰囲気になっている。または還元性雰囲気であってもよい。
【００３５】
そして所定時間、例えば３０秒〜６０分、好ましくは１０分〜３０分間、上記低融点金属溶融液１５中に上記絶縁基体１１を浸漬させて、上記シリコン薄膜１４を低融点金属溶融液１５中に溶解させた後、図１の（４）に示すように、低融点金属溶融液１５〔図１の（３）参照〕中より絶縁基体１１を引き上げることにより絶縁基体１１を徐冷（冷却処理）する、もしくは低融点金属溶融液１５中に絶縁基体１１を浸漬させた状態で冷却処理を行う。それによって、結晶成長のシード１２を起点にして低融点金属溶融液１５〔図１の（３）参照〕中に溶解したシリコンが結晶成長（グラフォエピタキシャル成長）し、絶縁基体１１の表面側に単結晶シリコンのシリコン層１６を形成する。その際、上記シリコン層１６上にはスズからなる金属（図示省略）を析出する。
【００３６】
上記シリコンの結晶成長速度は０．１μｍ／分〜０．３μｍ／分であり、冷却速度は０．１℃／分〜０．３℃／分であることから、例えば成長させる結晶層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜６秒と短い。そのため、冷却操作は引き上げ操作となる。なお、成長所要時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化できる。一方、例えば成長させる結晶層の厚さが５μｍであれば、成長所要時間は５０分〜１７分と長い。そのため、冷却操作は浸漬した状態での冷却となり、その冷却時間には５０分〜１７分が必要となる。なお、冷却時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化できる。
【００３７】
上記シリコン層１６は、結晶成長のシード１２となる段差の底部と側壁とがほぼ直角に形成されているため、（１００）面のシリコン単結晶が得られる。上記析出は、低融点金属溶融液１５から生じるため、シリコン本来の融点よりも低温で生じる。
【００３８】
上記図示したように、結晶成長のシード１２が段差のみで形成されている場合には、その段差を起点として単結晶シリコンが析出されて成長し、シリコン層１６をいわゆる島状に形成される。またシリコン薄膜１４の膜厚を厚くし段差の間隔を短くして絶縁基体１１の引き上げ速度を調整することにより、絶縁基体１１の表面側全体にわたってシリコン層１６を形成することも可能である。
【００３９】
その後、塩酸等の酸を用いてシリコン層１６上の金属（図示省略）を除去する。その結果、絶縁基体１１上に結晶成長のシード１２を起点として単結晶シリコンを析出してなるシリコン層１６が形成された、いわゆるＳＯＩ（Silicon on Insulatorの略であり、以下ＳＯＩという）基板１７が形成された。
【００４０】
上記第１の実施の形態では、結晶成長のシード１２を段差により構成したが、絶縁基体１１の表面側にシリコンとの格子整合性を有するような物質からなるシード層を形成して結晶成長のシードとし、絶縁基体上にシリコン層を形成することも可能である。その一例を第２の実施の形態として、図２の製造工程図によって説明する。図２では、前記図１によって説明したのと同様の構成部品には同一符号を付与する。
【００４１】
図２の（１）に示すように、絶縁基体１１上にシード層２１を例えばサファイアで形成する。このシード層２１は、サファイアの他に、スピネルもしくはフッ化カルシウムで形成することが可能である。上記サファイアのシード層２１は、例えば、高密度プラズマＣＶＤ法、触媒ＣＶＤ法等を用いて、例えば１ｎｍ〜５００ｎｍ、好ましくは５ｎｍ〜２０ｎｍ程度の厚さに形成する。
【００４２】
その後、前記図１によって説明したのと同様に、シリコン薄膜１４を成膜する工程より以降の工程を行えばよい。すなわち、シード層２１上に、シリコン薄膜１４を形成する。その後図２の（２）に示すように、槽（図示省略）内に貯えられた低融点金属溶融液１５中に上記絶縁基体１１を浸漬させて、上記シリコン薄膜１４を低融点金属溶融液１５中に溶解させる。上記低融点金属溶融液１５は、例えばスズ溶融液からなり、絶縁基体１１の最高使用温度以下の温度に保持されている。またこの低融点金属溶融液１５上の雰囲気は、水素雰囲気、水素と不活性なガス（希ガス）との混合雰囲気もしくは不活性なガス（希ガス）雰囲気となっている。または還元性雰囲気であってもよい。
【００４３】
そして所定時間、例えば３０秒〜６０分、好ましくは１０分〜３０分間、上記低融点金属溶融液１５中に上記絶縁基体１１を浸漬させた後、低融点金属溶融液１５〔図１の（３）参照〕中より絶縁基体１１を引き上げることにより絶縁基体１１を徐冷（冷却処理）する、もしくは低融点金属溶融液１５中に絶縁基体１１を浸漬させた状態で冷却処理を行う。それによって、図２の（３）に示すように、シード層２１を起点にして低融点金属溶融液１５〔図２の（２）参照〕中に溶解したシリコンが結晶成長（エピタキシャル成長）し、絶縁基体１１の表面側に単結晶シリコンのシリコン層１６を形成する。その際、上記シリコン層１６上にはスズからなる金属（図示省略）を析出する。
【００４４】
上記シリコンの結晶成長速度は０．１μｍ／分〜０．３μｍ／分であり、冷却速度は０．１℃／分〜０．３℃／分であることから、例えば成長させる結晶層の厚さが３５ｎｍであれば、成長所要時間は２０秒〜６秒と短い。そのため、冷却操作は引き上げ操作となる。なお、成長所要時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化される。一方、例えば成長させる結晶層の厚さが５μｍであれば、成長所要時間は５０分〜１７分と長い。そのため、冷却操作は浸漬した状態での冷却となり、その冷却時間には５０分〜１７分が必要となる。なお、冷却時間は、例えば低融点金属溶融液１５中のシリコンの含有量を調整することにより最適化される。
【００４５】
このように、サファイアからなるシード層２１を結晶成長のシードとして用いた場合、サファイアは単結晶シリコンと格子定数がほとんど同じであるため、シード層２１の表面上の全域に（１００）単結晶シリコン〔サファイア面が（１１￣０２）の場合〕もしくは（１１１）単結晶シリコン〔サファイア面が（０００１）の場合〕がエピタキシャル成長する。この析出は、低融点金属溶融液１５から生じるため、シリコン本来の析出温度より低温で生じる。
【００４６】
その後、塩酸等の酸を用いてシリコン層１６上の金属（図示省略）を除去する。その結果、絶縁基体１１上に結晶成長のシード１２を起点として単結晶シリコンを析出してなるシリコン層１６が形成された、いわゆるＳＯＩ基板１７が形成された。
【００４７】
また、前記図１によって説明したのと同様にして絶縁基体１１の表面側に結晶成長のシード１２となる段差を形成した後、その段差を被覆する状態に絶縁基体１１の表面側に上記説明したようなシード層２１を形成して結晶成長のシード１２とすることも可能である。この場合には、シリコン層はシード層２１の表面上の全域に単結晶シリコンがエピタキシャル成長する。
【００４８】
さらに前記図２によって説明したのと同様にして絶縁基体１１にシリコンとの格子整合性を有するようなサファイア、スピネル、フッ化カルシウム等の物質からなるシード層２１を形成した後、そのシード層２１に前記図１によって説明したのと同様にして段差を形成して結晶成長のシード１２とすることも可能である。この場合には、シリコン層はシード層２１の表面上の全域に単結晶シリコンがエピタキシャル成長する。
【００４９】
上記第１，第２の実施の形態によるシリコン層の製造方法では、結晶成長のシード１２を形成した絶縁基体１１の表面側に、予め所定の膜厚のシリコン薄膜１４を形成した後、その絶縁基体１１を低融点金属溶融液１５中に浸漬させることで、この低融点金属溶融液１５中にシリコン薄膜１４を溶解させ、その溶解したシリコンを結晶成長させて、シリコン層１６を形成することから、シリコン薄膜１４の膜厚およびその均一性とほぼ同等の膜厚および均一性のシリコン層１６が得られる。このように、本発明の製造方法では、シリコン薄膜１４の膜厚、その均一性を制御することにより、結晶成長させて形成されるシリコン層１６の膜厚およびその均一性を制御することができる。また、低融点金属溶融液１５中に溶解されるシリコンはほとんど析出されるため、この低融点金属溶融液１５は繰り返し使用することが可能になり、無駄が少ない。
【００５０】
しかも、上記シリコン層１６は、単結晶で形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコン基板と同程度の電子移動度が得られる。なお、本明細書でいう単結晶とは、亜粒界や転位を含む単結晶も含めていう。
【００５１】
また、スズ系金属からなる低融点金属溶融液１５からシリコン層１６を析出形成していることから、出来上がったシリコン層１６にスズ系金属のスズ、鉛等が含有されたとしても、それらはシリコン層１６中でキャリアにはならない。そのため、シリコン層１６は高抵抗なものとなる。またシリコン層１６中に残留するスズは、結晶欠陥を電気的に不活性にするため、接合リークが低減され、電子移動度を高める。
【００５２】
また、上記シリコン薄膜１４を成膜する時に、例えばホウ素のようなｐ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層１６は所望の濃度のｐ型シリコン層となる。一方、例えばリン、ヒ素、アンチモン等のｎ型不純物を混入し、その際に不純物濃度を所定の量に制御しておけば、上記シリコン層１６は所望の濃度のｎ型シリコン層となる。
【００５３】
上記低融点金属溶融液１５には、スズ系金属を用いることを説明したが、この低融点金属溶融液には、インジウム、ガリウム、スズ、ビスマス、鉛、亜鉛、アンチモンおよびアルミニウムのうちの１種もしくは複数種を用いることができる。
【００５４】
また、上記絶縁基体１１には、上記説明した低融点ガラスの他に、石英基板、高耐熱性ガラス基板、ロールガラス基板、セラミックス基板、樹脂基板（例えば前記説明したようなフッ素樹脂基板）等を用いることができる。
【００５５】
次に本発明の半導体装置の製造方法に係わる好ましい実施の形態の詳細を図３〜図５の製造工程図によって以下に説明する。図３〜図５では、一例として、ＣＭＯＳトランジスタの製造方法を以下に説明し、前記図１によって説明したのと同様の構成部品には同一符号を付与する。
【００５６】
図４の（１）に示すように、前記図１（シリコン層の形成方法に係わる第１の実施の形態）によって説明したプロセスを行うことによって、絶縁基体１１上に単結晶シリコンを析出させてシリコン層１６を形成する。この図では、代表して、段差を結晶成長のシードに用いた場合を示したが、前記図２（シリコン層の形成方法に係わる第２の実施の形態）によって説明したプロセスを行うことによって、絶縁基体１１上に単結晶シリコンを析出させてシリコン層１６を形成してもよい。図面では、塩酸等の酸を用いてシリコン層１６上に析出したスズ系金属（図示省略）を選択的に除去した状態を示す。
【００５７】
その後、上記シリコン層１６に所定の処理を施して半導体素子を形成する。以下、半導体素子としてＣＭＯＳトランジスタを形成する製造方法を説明する。
【００５８】
図３の（２）に示すように、上記シリコン層１６（１６ｎ，１６ｐ）を被覆する状態で上記絶縁基体１１上に、ゲート絶縁膜５１を形成する。このゲート絶縁膜５１は、例えばプラズマＣＶＤ法により、まず酸化シリコン膜を例えば２００ｎｍの厚さに堆積した後、次いで窒化シリコン膜を例えば５０ｎｍの厚さに堆積して形成した。そのときの各成膜温度は、例えば４００℃に設定した。
【００５９】
次いで図３の（３）に示すように、ゲート絶縁膜５１上にレジスト膜５２を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｐチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部５３を形成してレジストマスクを形成する。すなわち、シリコン層１６ｎ上はレジスト膜５２に被覆されている。その後、このレジスト膜５２をマスクに用いて、ｐチャネルＭＯＳトランジスタのチャネルイオン注入をゲート絶縁膜５１を介してシリコン層１６ｐに行う。イオン注入条件としては、例えば、不純物にリンイオン（Ｐ+ ）を用い、打ち込みエネルギーを例えば５０ｋｅＶ、ドーズ量を例えば１×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５２を除去する。なお、図面ではレジスト膜５２を除去した状態を示した。
【００６０】
続いて図４の（４）に示すように、ゲート絶縁膜５１上にレジスト膜５４を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｎチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部５５を形成してレジストマスクを形成する。すなわち、シリコン層１６ｐ上はレジスト膜５４に被覆されている。その後、このレジスト膜５４をマスクに用いて、ｐチャネルＭＯＳトランジスタのチャネルイオン注入をゲート絶縁膜５１を介してシリコン層１６ｎに行う。イオン注入条件としては、例えば、不純物にホウ素イオン（Ｂ+ ）を用い、打ち込みエネルギーを例えば３０ｋｅＶ、ドーズ量を例えば２．７×１０11ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５４を除去する。なお、図面ではレジスト膜５４を除去した状態を示した。
【００６１】
次いで図４の（５）に示すように、例えばスパッタリングにより、上記ゲート絶縁膜５１上にゲート電極膜５６を、例えばモリブデン（１５％）タンタル（８５％）膜で、例えば５００ｎｍの厚さに形成する。
【００６２】
その後、ゲート電極膜５６上にレジスト膜５７を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ゲート電極が形成される領域上にレジスト膜５７（５７ｐ，５７ｎ）を残す。そしてレジスト膜５７をマスクに用いてドライエッチング技術により、ゲート電極膜５６をパターニングする。その結果、図４の（６）に示すように、各シリコン層１６（１６ｐ，１６ｎ）上にゲート絶縁膜５１を介してゲート電極５８（５８ｐ，５８ｎ）を形成する。その後、上記レジスト膜５７を除去する。なお、図面ではレジスト膜５７を除去した状態を示した。
【００６３】
次に図５の（７）に示すように、ゲート電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜５９を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｎチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部６０を形成してレジストマスクを形成する。すなわち、シリコン層１６ｐ上はレジスト膜５９に被覆されている。その後、このレジスト膜５９およびゲート電極５８ｎをマスクに用いて、ｎチャネルＭＯＳトランジスタのソース、ドレインイオン注入をゲート絶縁膜５１を介してシリコン層１６ｎに行う。イオン注入条件としては、例えば、不純物にヒ素イオン（Ａｓ+ ）を用い、打ち込みエネルギーを例えば７０ｋｅＶ、ドーズ量を例えば５×１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜５９を除去する。なお、図面ではレジスト膜５９を除去した状態を示した。
【００６４】
次いで図５の（８）に示すように、ゲート電極５８、ゲート絶縁膜５１等を覆う状態にレジスト膜６１を例えば回転塗布法により形成する。そしてリソグラフィー技術により、ｐチャネルＭＯＳトランジスタのチャネルを形成する領域上を開口する開口部６２を形成してレジストマスクを形成する。すなわち、シリコン層１６ｎ上はレジスト膜６１に被覆されている。その後、このレジスト膜６１およびゲート電極５８ｐをマスクに用いて、ｐチャネルＭＯＳトランジスタのソース、ドレインイオン注入をシリコン層１６ｐに行う。イオン注入条件としては、例えば、不純物に二フッ化ホウ素イオン（ＢＦ2 + ）を用い、打ち込みエネルギーを例えば３０ｋｅＶ、ドーズ量を例えば１×１０15ａｔｏｍｓ／ｃｍ2 に設定する。その後、上記レジスト膜６１を除去する。なお、図面ではレジスト膜６１を除去した状態を示した。
【００６５】
その後図５の（９）に示すように、ソース、ドレインの活性化アニーリングを、例えば１０００℃、１０秒間のランプ加熱により行い、上記ゲート電極５８ｐの一方側のシリコン層１６ｐにソース領域６２ｐを形成し、他方側のシリコン層１６ｐにドレイン領域６３ｐを形成して、ｐチャネルＭＯＳトランジスタ５０ｐが完成する。それとともに、上記ゲート電極５８ｎの一方側のシリコン層１６ｎにソース領域６２ｎを形成し、他方側のシリコン層１６ｎにドレイン領域６３ｎを形成して、ｎチャネルＭＯＳトランジスタ５０ｎが完成する。そしてゲート電極５８ｎ下でかつソース領域６２ｎとドレイン領域６３ｎとの間のシリコン層１６ｎがｎチャネルＭＯＳトランジスタ５０ｎのチャネル領域になり、ゲート電極５８ｐ下でかつソース領域６２ｐとドレイン領域６３ｐとの間のシリコン層１６ｐがｐチャネルＭＯＳトランジスタ５０ｐのチャネル領域になる。このようにして、ＣＭＯＳトランジスタ５０が完成する。
【００６６】
その後、図示はしないが、例えばＣＶＤ法により、上記ｎチャネルＭＯＳトランジスタ５０ｎ、ｐチャネルＭＯＳトランジスタ５０ｐ等を覆う状態に、酸化シリコン膜を例えば２００ｎｍの厚さに成膜し、さらにリンシリケートガラス（ＰＳＧ）膜を例えば５００ｎｍの厚さに成膜して、層間絶縁膜を形成する。上記ＰＳＧ膜はリン濃度の例えば３．５ｗ％〜４．０ｗ％として形成される。
【００６７】
次いで層間絶縁膜上にレジスト膜を例えば回転塗布法により成膜した後、リソグラフィー技術により、電極を形成する所定の領域上に開口部を形成してレジストマスクを形成する。その後、このレジスト膜をマスクに用いて、層間絶縁膜をエッチングし、接続孔を形成する。そして上記レジストマスクを除去した後、例えばスパッタリングにより、上記接続孔の内部を含む上記層間絶縁膜上に電極膜を例えばアルミニウム−シリコンを例えば１．０μｍの厚さに堆積して形成する。このスパッタリング時の基板温度は例えば１５０℃に設定した。
【００６８】
その後、上記電極膜上にレジスト膜を例えば回転塗布法により成膜した後、リソグラフィー技術により、上記レジスト膜をパターニングして、電極を形成する所定の領域上にレジスト膜を残す。そしてこのレジスト膜をマスクに用いて、電極膜をエッチングし、電極および配線を形成する。その後上記レジストマスクを除去する。
【００６９】
上記第１の実施の形態による半導体装置の製造方法では、上記説明したシリコン層の製造方法を用いて絶縁基体１１上にシリコン層１６を形成していることから、絶縁基体１１に低融点ガラスを用いて、その上に上記説明した特性のシリコン層１６を得ることができる。そして、そのシリコン層１６に所定の処理を施して半導体素子としてＣＭＯＳトランジスタのｎチャネルＭＯＳトランジスタ５０ｎとｐチャネルＭＯＳトランジスタ５０ｐとを形成してＣＭＯＳトランジスタ５０が完成されることから、そのＣＭＯＳトランジスタ５０は、バルクのシリコン基板に形成したのと同様の高性能な特性が得られる。すなわち、上記ｎチャネルＭＯＳトランジスタ５０ｎとｐチャネルＭＯＳトランジスタ５０ｐとは、高速動作、大電流密度のトランジスタとなる。
【００７０】
上記説明では、ＣＭＯＳトランジスタを説明したが、上記シリコン層１６には、高速で大電流密度のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレクトロルミネッセンス素子、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することも可能である。
【００７１】
上記各実施の形態で説明した各種数値は、一例であってその値に限定されるものではなく、適宜変更することが可能である。
【００７２】
【発明の効果】
以上、説明したように本発明のシリコン層の製造方法によれば、結晶成長のシードを形成した絶縁基体の表面側に、予め所定の膜厚のシリコン薄膜を形成した後、その絶縁基体を低融点金属溶融液中に浸漬させることで、この低融点金属溶融液中にシリコン薄膜を溶解させ、その溶解したシリコンを結晶成長させて、シリコン層を形成するので、シリコン薄膜の膜厚およびその均一性とほぼ同等の膜厚および均一性のシリコン層を形成することができる。すなわち、シリコン薄膜の膜厚、その均一性を制御することにより、結晶成長させて形成されるシリコン層の膜厚およびその均一性を制御することができる。また、低融点金属溶融液中に溶解されるシリコンはほとんど析出されるため、この低融点金属溶融液は繰り返し使用することが可能になり、無駄がない。
【００７３】
しかも、本発明の製造方法により形成されたシリコン層は、単結晶で形成され、その電子移動度は例えば５４０ｃｍ2 ／Ｖｓ程度になり、バルクのシリコン基板と同程度の電子移動度を得ることができる。
【００７４】
本発明の半導体装置の形成方法によれば、本発明のシリコン層の製造方法を用いて絶縁基体上にシリコン層を形成しているので、絶縁基体上に上記効果をもたらすシリコン層が得られる。そして、そのシリコン層の少なくとも一部を用いて半導体素子を形成するので、その半導体素子は、バルクのシリコン基板に形成したのと同様に高性能な特性が得られる。例えばシリコン層にチャネル領域、ソース領域、ドレイン領域を形成した絶縁ゲート型電界効果トランジスタは、高速動作、大電流密度のトランジスタとなる。このように、シリコン層には、高速で大電流密度のトップゲート型ＴＦＴ、ボトムゲート型ＴＦＴ、デュアルゲート型ＴＦＴ、エレクトロルミネッセンス素子、電界放出型表示素子用トランジスタ、ダイオード、容量、抵抗、光電池（太陽電池）、発光素子、受光素子等の半導体素子を形成することが可能になる。
【図面の簡単な説明】
【図１】本発明のシリコン層の製造方法に係わる第１の実施の形態を示す製造工程図である。
【図２】本発明のシリコン層の製造方法に係わる第２の実施の形態を示す製造工程図である。
【図３】本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図である。
【図４】本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図（続き）である。
【図５】本発明の半導体装置の製造方法に係わる実施の形態を示す製造工程図（続き）である。
【図６】シリコン−スズの状態図である。
【図７】スズに対するシリコンの溶解度曲線を示す図である。
【符号の説明】
１１…絶縁基体、１２…結晶成長のシード、１４…シリコン薄膜、１５…低融点金属溶融液、１６…シリコン層
Claims (14)
- 絶縁基体の表面側に結晶成長のシードを形成する工程と、
前記絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、
低融点金属溶融液中に前記絶縁基体を浸漬させて前記シリコン薄膜を前記低融点金属溶融液中に溶解させた後、冷却処理により、前記結晶成長のシードを起点にして前記低融点金属溶融液中に溶解したシリコンを結晶成長させ、前記絶縁基体の表面側にシリコン層を形成する工程と
を備えたことを特徴とするシリコン層の製造方法。 - 前記絶縁基体の表面側に段差を形成して前記結晶成長のシードとする
ことを特徴とする請求項１記載のシリコン層の製造方法。 - 前記絶縁基体の表面側にシリコンとの格子整合性を有するような物質からなるシード層を形成して前記結晶成長のシードとする
ことを特徴とする請求項１記載のシリコン層の製造方法。 - 前記シリコン薄膜の成膜時にｐ型不純物もしくはｎ型不純物を混入して導電型および不純物濃度を制御する
ことを特徴とする請求項２記載のシリコン層の製造方法。 - 前記シリコン薄膜の成膜時にｐ型不純物もしくはｎ型不純物を混入して導電型および不純物濃度を制御する
ことを特徴とする請求項３記載のシリコン層の製造方法。 - 前記低融点金属溶融液上の雰囲気は水素雰囲気、水素と不活性なガスとの混合雰囲気もしくは不活性なガス雰囲気とし、
前記低融点金属溶融液は絶縁基体の最高使用温度以下の温度に保持されている
ことを特徴とする請求項２記載のシリコン層の製造方法。 - 前記低融点金属溶融液上の雰囲気は水素雰囲気、水素と不活性なガスとの混合雰囲気もしくは不活性なガス雰囲気とし、
前記低融点金属溶融液は絶縁基体の最高使用温度以下の温度に保持されている
ことを特徴とする請求項３記載のシリコン層の製造方法。 - 絶縁基体の表面側に結晶成長のシードを形成する工程と、
前記絶縁基体の表面側に所定の膜厚の非晶質シリコンもしくは多結晶シリコンからなるシリコン薄膜を形成する工程と、
低融点金属溶融液中に前記絶縁基体を浸漬させて前記シリコン薄膜を前記低融点金属溶融液中に溶解させた後、冷却処理により、前記結晶成長のシードを起点にして前記低融点金属溶融液中に溶解したシリコンを結晶成長させ、前記絶縁基体の表面側にシリコン層を形成する工程と前記シリコン層上に析出した金属を除去する工程と、
前記シリコン層に所定の処理を施して半導体素子を形成する工程と
を備えたことを特徴とする半導体装置の製造方法。 - 前記絶縁基体の表面側に段差を形成して前記結晶成長のシードとする
ことを特徴とする請求項８記載の半導体装置の製造方法。 - 前記絶縁基体の表面側にシリコンとの格子整合性を有するような物質からなるシード層を形成して前記結晶成長のシードとする
ことを特徴とする請求項８記載の半導体装置の製造方法。 - 前記シリコン薄膜の成膜時にｐ型不純物もしくはｎ型不純物を混入して導電型および不純物濃度を制御する
ことを特徴とする請求項９記載の半導体装置の製造方法。 - 前記シリコン薄膜の成膜時にｐ型不純物もしくはｎ型不純物を混入して導電型および不純物濃度を制御する
ことを特徴とする請求項１０記載の半導体装置の製造方法。 - 前記絶縁基体は低融点ガラスからなり、前記低融点金属溶融液上の雰囲気は水素雰囲気、水素と不活性なガスとの混合雰囲気もしくは不活性なガス雰囲気からなり、
前記低融点金属溶融液は絶縁基体の最高使用温度以下の温度に保持されている
ことを特徴とする請求項９記載の半導体装置の製造方法。 - 前記絶縁基体は低融点ガラスからなり、
前記低融点金属溶融液上の雰囲気は水素雰囲気、水素と不活性なガスとの混合雰囲気もしくは不活性なガス雰囲気からなり、
前記低融点金属溶融液は絶縁基体の最高使用温度以下の温度に保持されている
ことを特徴とする請求項１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30492798A JP4178619B2 (ja) | 1998-10-27 | 1998-10-27 | シリコン層の製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30492798A JP4178619B2 (ja) | 1998-10-27 | 1998-10-27 | シリコン層の製造方法および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000133808A JP2000133808A (ja) | 2000-05-12 |
| JP4178619B2 true JP4178619B2 (ja) | 2008-11-12 |
Family
ID=17938995
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30492798A Expired - Fee Related JP4178619B2 (ja) | 1998-10-27 | 1998-10-27 | シリコン層の製造方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4178619B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE546568T1 (de) | 2006-12-08 | 2012-03-15 | Saint Gobain Cristaux & Detecteurs | Verfahren zur herstellung eines nitrid- einkristalls durch epitaktisches aufwachsen auf ein substrat unter verhinderung von wachstum an den substraträndern |
| KR101455290B1 (ko) | 2012-01-31 | 2014-11-03 | 전북대학교산학협력단 | 플라즈마 용사 공정과 어닐링 공정을 이용한 태양광용 다결정 실리콘 박막의 제조 방법 |
| CN105177706A (zh) * | 2015-08-17 | 2015-12-23 | 南京大学 | 一种制备高质量柔性单晶硅纳米线的方法 |
-
1998
- 1998-10-27 JP JP30492798A patent/JP4178619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000133808A (ja) | 2000-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3378078B2 (ja) | 半導体装置の作製方法 | |
| KR100785020B1 (ko) | 하부 게이트 박막 트랜지스터 및 그 제조방법 | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JP2616741B2 (ja) | 多結晶シリコン−ゲルマニウム薄膜トランジスタの製造方法 | |
| JPH07221017A (ja) | 半導体装置およびその作製方法 | |
| KR100322655B1 (ko) | 반도체장치와결정규소반도체의제작방법 | |
| KR20010023407A (ko) | 단결정 실리콘층의 형성 방법 및 반도체 장치의 제조방법, 및 반도체 장치 | |
| US20080233718A1 (en) | Method of Semiconductor Thin Film Crystallization and Semiconductor Device Fabrication | |
| JP4178619B2 (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JP3994299B2 (ja) | 半導体装置の製造方法 | |
| JP2000021782A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法 | |
| JP3981782B2 (ja) | 半導体装置の製造方法 | |
| JPH11283922A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3978874B2 (ja) | 半導体装置の製造方法 | |
| JP3287834B2 (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3978873B2 (ja) | 半導体装置の製造方法 | |
| JP2000183352A (ja) | シリコン層を有する基板とその製造方法、および半導体装置とその製造方法 | |
| JP2000133592A (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JP2000228368A (ja) | 基板の製造方法および半導体装置の製造方法 | |
| RU2333567C2 (ru) | Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов | |
| JPH0329316A (ja) | 半導体薄膜の形成方法 | |
| JP4174886B2 (ja) | 多結晶シリコン層の製造方法および半導体装置の製造方法 | |
| JPH11251241A (ja) | 結晶質珪素層の製造方法、太陽電池の製造方法及び薄膜トランジスタの製造方法 | |
| JP2000133603A (ja) | シリコン層の製造方法および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050714 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080424 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080709 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080805 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |