FR2700064A1 - Dispositif à semiconducteurs à grille isolée et procédé de fabrication. - Google Patents
Dispositif à semiconducteurs à grille isolée et procédé de fabrication. Download PDFInfo
- Publication number
- FR2700064A1 FR2700064A1 FR9315586A FR9315586A FR2700064A1 FR 2700064 A1 FR2700064 A1 FR 2700064A1 FR 9315586 A FR9315586 A FR 9315586A FR 9315586 A FR9315586 A FR 9315586A FR 2700064 A1 FR2700064 A1 FR 2700064A1
- Authority
- FR
- France
- Prior art keywords
- layer
- region
- type
- semiconductor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Pour améliorer la résistance au déverrouillage d'un dispositif à semiconducteurs à grille isolée tout en maintenant la tension de seuil de grille à une valeur constante, un bord (T2) d'une ouverture destinée à l'introduction d'une impureté de type n pour la formation d'une région de source de type n+ (3), est fixé dans une position qui est en retrait d'une distance déterminée, vers une région de formation de canal (CH), par rapport à un bord (T1) d'une ouverture destinée à l'introduction d'ujne impureté de type p, pour la formation d'une région de semiconducteur de type p (2). La région de source de type n+ (3) est donc formée de façon à traverser des surfaces (2a à 2d) d'égale concentration en impureté de type p, en direction d'une partie de bord (ED) de la région de semiconducteur de type p (2). Il en résulte que dans la région de semiconducteur de type p, la concentration en impureté de type p est relativement faible dans la région de formation de canal (CH) et relativement élevée immédiatement au-dessous de la région de source de type n+ (3).
Description
DISPOSITIF A SEMICONDUCTEURS A GRILLE ISOLEE
ET PROCEDE DE FABRICATION
La présente invention concerne un dispositif à semiconducteurs à grille isolée tel par exemple qu'un transistor bipolaire à grille isolée (que l'on désignera ci-après par l'abréviation TBGI), ainsi qu'un procédé de
fabrication de ce dispositif, et elle porte plus particu-
lièrement sur l'amélioration de la résistance au phénomène
de déverrouillage.
Structure du dispositif classique La figure 35 est une coupe montrant la structure d'un TBGI à canal N classique De façon générale, un TBGI est formé par un certain nombre d'éléments de base de TBGI qui sont connectés mutuellement en parallèle La figure 35
montre deux de ces éléments de base.
En se référant à la figure 35, on note qu'un
substrat semiconducteur 1 comporte une région de collec-
teur de type p la et une région de base de type N, lb. La région de base N lb est formée sur la région de collecteur p la, de façon qu'une surface principale inférieure et une surface principale supérieure de la région de collecteur p la et de la région de base N lb
définissent respectivement celles du substrat semiconduc-
teur 1 Dans chaque élément de base, une région de semi-
conducteur de type p 2 est formée sur une région partielle de la surface principale supérieure de la région de base n lb, par diffusion sélective d'une impureté de type p. En outre, des régions de source de type N 3 sont formées sur des régions partielles d'une surface supérieure de la région de semiconducteur de type p 2, par introduction sélective d'une impureté de type n Les régions de source de type N 3 sont mutuellement séparées par une zone centrale déterminée CA En outre, des régions de formation de canal CH sont définies entre les régions de source de type N 3 et la région de base N lb. Des couches isolantes 5 destinées à recouvrir
les régions de formation de canal CH sont formées sélecti-
vement sur la surface principale supérieure du substrat semiconducteur 1 Des électrodes de grille, qui sont disposées face aux régions de formation de canal CH, sont formées sur les couches isolantes 5 Ces électrodes de
grille 6 consistent en silicium polycristallin Une élec-
trode d'émetteur 7, qui consiste par exemple en aluminium, est connectée électriquement à des parties de surfaces principales supérieures des régions de source de type N 3 et à une partie de la région de semiconducteur de type p 2 se trouvant dans la zone centrale CA Des pellicules isolantes inter-couches 8 sont formées entre l'électrode d'émetteur 7 et les électrodes de grille 6, pour isoler électriquement l'une de l'autre ces électrodes 7 et 6 Une électrode de collecteur 9 est formée sur la surface principale inférieure de la région de collecteur p la, c'est-à-dire sur la surface principale inférieure du substrat semiconducteur 1 Cette électrode de collecteur 9 est connectée électriquement à la surface principale
inférieure de la région de collecteur p, la.
Procédé de fabrication du dispositif classique
Les figures 36 à 40 sont des schémas de proces-
sus qui montrent un procédé de fabrication du TBGI classi-
que qui est représenté sur la figure 35 Ces figures concernent essentiellement des étapes de réalisation d'une région de formation de canal CH Comme représenté sur la
figure 36, on prépare tout d'abord un substrat semiconduc-
teur 1 de façon qu'une pellicule d'oxyde de silicium thermique 5 a soit formée sur sa surface principale supé- rieure, et qu'une pellicule de silicium polycristallin 6 a soit en outre formée sur la pellicule d'oxyde En outre, on forme sur la pellicule de silicium polycristallin 6 a une pellicule de matière de réserve 10 ayant un motif déterminé Cette pellicule de matière de réserve 10 comporte une ouverture WD 1 On recouvre une surface de la pellicule de silicium polycristallin 6 a avec une pellicule
d'oxyde thermique mince (non représentée).
On enlève sélectivement une partie de la pelli-
cule de silicium polycristallin 6 a correspondant à l'ouverture WD 1, par attaque à travers la pellicule de matière de réserve 10, remplissant la fonction d'un masque On forme ainsi une électrode de grille 6 à partir de la pellicule de silicium polycristallin 6 a Ensuite, on implante des ions bore, par exemple, dans une surface principale supérieure du substrat semiconducteur 1, à travers l'électrode de grille 6, remplissant la fonction d'un masque Par conséquent, des ions de bore, qui est une impureté de type p sont introduits sélectivement dans une
partie d'une région de base N lb correspondant à l'ouver-
ture WD 1 (figure 37).
Ensuite, on enlève la pellicule de matière de réserve 10 et on effectue une opération de recuit pour faire diffuser de façon pratiquement isotrope les ions de
l'impureté de type p qui ont été introduits par implanta-
tion ionique Ainsi, l'impureté de type p diffuse dans les deux directions vers une partie profonde et le long de la surface principale supérieure de la région de base N lb, pour définir une région de semiconducteur de type p 2 dans
la région de base N lb (figure 38) La région de semi-
conducteur de type p 2 pénètre donc vers une région située
sous l'électrode de grille 6, sur une distance considé-
rablement, à partir de son extrémité d'ouverture Tl.
On forme ensuite une pellicule de matière de réserve l Oa sur une partie centrale de la région de semi- conducteur de type p 2 On enlève ensuite sélectivement dans l'ouverture WD 1 une région déterminée de la pellicule d'oxyde de silicium thermique 5 a, à travers la pellicule de matière de réserve la et l'électrode de grille 6, remplissant la fonction de masques Ensuite, on forme la couche isolante 5 précitée, à partir de la pellicule d'oxyde de silicium thermique 5 a On implante ensuite des ions d'une impureté de type n, telle par exemple que de l'arsenic, dans une surface principale supérieure de la région de base N lb, à travers la pellicule de matière de réserve l Oa et l'électrode de grille 6, remplissant la
fonction de masques (figure 39).
Ensuite, on enlève la pellicule de matière de réserve l Oa et on fait diffuser l'impureté de type n, par recuit, pour former ainsi une région de source de type n 3 Cette région de source de type N 3 est séparée de la
région qui lui est adjacente par une zone centrale déter-
minée CA, qui résulte du masquage par la pellicule de matière de réserve l Oa au cours de l'implantation ionique, et elle est isolée de la région de base N lb par une région de formation de canal CH, qui résulte du masquage
par l'électrode de grille 6 (figure 40).
Dans les étapes mentionnées ci-dessus, les deux impuretés formant la région de source de type N 3 et la région de semiconducteur de type p 2 sont implantées à travers le même bord d'ouverture Tl Ceci est un procédé général que l'on utilise pour former un TBGI à double
diffusion, du type auto-aligné.
Fonctionnement du dispositif classique On va maintenant décrire le fonctionnement du TBGI classique qui est représenté sur la figure 35 Une tension de collecteur VCE est appliquée entre l'électrode de collecteur 9 et l'électrode d'émetteur 7, tandis qu'une tension de grille VGE supérieure à une tension de seuil de grille Vth qui est spécifique du TBGI est appliquée entre
les électrodes de grille 6 et l'électrode d'émetteur 7.
Ainsi, des parties de surface principale supérieures de la région de semiconducteur de type p 2 qui se trouvent entre les régions de source de type N 3 et la région de base de type N lb, c'est-à-dire les régions de formation de canal CH, sont inversées et passent de semiconducteurs de type p à des semiconducteurs de type n, pour former des canaux de type n Par conséquent, la région de base de type N lb, correspondant aux drains de transistors à effet de champ MOS (que l'on désignera ci-après par MOS), qui sont formés de façon équivalente par la région de base N lb, la région de semiconducteur de type p 2 et les régions de
source de type N 3, est conductrice, dans une configura-
tion dans laquelle les régions de source de type N 3 correspondent à des sources des transistors MOS Par conséquent, des courants d'électrons circulent à partir des régions de type N 3 vers la région de base de type n
lb, à travers les canaux de type n Ces courants d'élec-
trons forment un courant de base d'un transistor qui est formé de façon équivalente par la région de collecteur de type p la, la région de base de type N lb et la région de semiconducteur de type p 2 A ce moment, des trous sont injectés à partir de la région de collecteur de type p la dans la région de base de type N lb, ce qui fait que certains des trous injectés sont recombinés avec des porteurs consistant en électrons qui sont injectés à partir des régions de source de type N 3 dans la région de base de type N lb, et les trous restants traversent la région de semiconducteur de type p 2 pour circuler vers l'électrode d'émetteur 7, sous la forme d'un courant de trous Il en résulte que le TBGI passe dans un état
conducteur (débloqué), avec une conduction entre l'élec-
trode de collecteur 9 et l'électrode d'émetteur 7.
Lorsque la tension de grille VGE est fixée à un niveau inférieur à la tension de seuil de grille Vth, le transistor MOS passe dans un état non conducteur dans lequel les courants d'électrons précités ne circulent pas, ce qui fait que le TBGI passe dans un état non conducteur (bloqué) Le TBGI présente un avantage qui consiste en ce
qu'un circuit d'attaque peut avoir une structure simpli-
fiée en comparaison avec le cas d'un transistor bipolaire, du fait que le TBGI est un transistor du type à commande par tension ayant une grille isolée (grille MOS), de façon similaire à un autre dispositif à semiconducteurs à grille isolée tel par exemple qu'un transistor à effet de champ MOS. Le TBGI comporte des éléments parasites qui sont constitués par des thyristors formés par quatre couches comprenant les régions de source de type N, la région de semiconducteur de type p 2, la région de base de type n lb et la région de collecteur p la De tels thyristors parasites peuvent être débloqués pendant le fonctionnement
du TBGI, auquel cas le TBGI perd sa fonction d'origine.
Lorsque le TBGI est dans un état conducteur, des parties
d'un courant de trous qui circule vers la région de semi-
conducteur de type p 2 traversent des parties se trouvant immédiatement au-dessous des régions de source de type n 3, pour circuler vers l'électrode d'émetteur 7 Lorsque des chutes de tension qui sont occasionnées dans la région de semiconducteur de type p 2 par de telles parties de
courant dépassent des potentiels internes dans des jonc-
tions N -p entre les régions de source de type N 3 et la région de semiconducteur de type p 2, des courants de sens direct commencent à circuler à partir des régions de source de type N 3, vers la région de semiconducteur de type p par injection des électrons Ces courants se comportent comme des courants d'amorçage de gâchette pour les thyristors parasites, ce qui a pour effet d'amorcer les thyristors parasites Le TBGI passe donc dans un état conducteur Ce phénomène est appelé phénomène de déver- rouillage A ce moment, l'état de conduction du TBGI ne peut plus être commandé par la tension de grille VGE, et le TBGI ne peut pas être ramené dans un état bloqué, sauf si l'on inverse la tension de collecteur VCE En d'autres termes, le TBGI perd sa fonction d'origine lorsqu'un phénomène de déverrouillage se produit Pour empêcher un tel phénomène de déverrouillage, on peut efficacement
réduire la résistance carrée, qui est la résistance élec-
trique le long de la surface principale supérieure du substrat semiconducteur 1 dans des parties qui se trouvent immédiatement audessous des régions de source de type n 3. Problèmes du dispositif classique Le dispositif classique présente cependant un problème qui consiste en ce que la tension de seuil de grille Vth est inévitablement augmentée lorsqu'on réduit la résistance carrée En effet, pour réduire la résistance carrée, il est nécessaire d'augmenter la concentration en
impureté de type p dans les parties de la région de semi-
conducteur de type p 2 se trouvant immédiatement au-
dessous des régions de source de type N 3 Cependant, à ce moment, la concentration en impureté de type p est également augmentée dans les régions de formation de canal CH de la région de semiconducteur de type p 2, ce qui conduit à une augmentation de la tension de seuil de
grille Vth.
D'autre part, pour obtenir la même tension de seuil de grille Vth lorsque la région de semiconducteur de type p 2, les régions de source de type N 3 et les régions isolantes 5 ont des épaisseurs constantes, il est nécessaire de fixer la distribution de concentration de l'impureté de type p à un niveau constant dans les régions
de formation de canal CH Ceci signifie que la distribu-
tion de concentration de l'impureté de type p est également rendue constante dans les parties qui se trouvent immédiatement au-dessous des régions de source de type N 3 Il est donc difficile d'améliorer la résistance au déverrouillage tout en maintenant la tension de seuil
de grille Vth à un niveau constant.
La figure 41 est une coupe qui montre de façon
caractéristique des formes de deux régions dans un dispo-
sitif classique Si l'on désigne par Xp, Xn, Yp et Yn les
longueurs et les profondeurs d'une région de semiconduc-
teur de type p 2 et d'une région de source de type N 3, respectivement le long d'une surface principale supérieure d'un substrat semiconducteur 1, et à partir de cette surface, une région de formation de canal CH a une longueur CH = Xp Xn, et la région de semiconducteur de type p 2 a une largeur D = Yp Yn dans la direction de la profondeur Cependant, le rapport Xp/Yp est pratiquement constant dans une direction transversale, et il correspond à un rapport de diffusion, ayant généralement une valeur
d'environ 0,8, dans un phénomène de diffusion d'impuretés.
Par conséquent, même si l'on fait varier la concentration en impureté de type p dans la région de semiconducteur de type p 2, la distribution de la concentration en impureté de type p dans la région de formation de canal CH est maintenue pratiquement à un rapport constant vis-à-vis de la distribution dans une plage correspondant à la largeur D Ainsi, deux exigences pour la tension de seuil de grille Vth et pour la résistance au déverrouillage sont mutuellement contradictoires, du fait que les extrémités
Tl et T 2 de la fenêtre de formation de la couche de semi-
conducteur de type p et de la région de source de type n+
3 sont mutuellement communes dans le dispositif classique.
Pour résoudre ce problème, le document Japanese Patent Laying-Open Gazette N O 60-196974 ( 1985), par exemple, décrit une technique de formation d'une région de semiconducteur de type p 2 en deux étapes Ainsi, on forme la région de semiconducteur de type p 2 en deux étapes qui comprennent une étape de formation d'une région ayant une concentration en impuretés de type p relativement faible,
et une étape de formation d'une région ayant une concen-
tration en impureté de type p relativement élevée (région p) On forme une région de canal CH dans la région à faible concentration, tandis que l'on forme la région à concentration élevée immédiatement au- dessous d'une région de source de type n+ 3 Il est ainsi possible de diminuer la résistance carrée sans augmenter la tension de seuil de
grille Vth.
Cependant, cette technique exige en plus une
seule étape de masquage et une seule étape de diffusion.
En outre, la région p peut être introduite simplement dans une partie qui est plus petite que prévu, à cause de la tolérance tenant compte de l'erreur d'alignement des
masques entre deux étapes de masquage Il est donc impos-
sible de réduire la résistance carrée dans la région de semiconducteur de type p dans une partie proche de la région de formation de canal CH, se trouvant immédiatement
au-dessous de la région de source de type N 3.
Pour résoudre le problème de l'erreur d'aligne-
ment des masques, le document Japanese Patent Laying-Open
Gazette N O 2-117144 ( 1990), par exemple, décrit la techni-
que suivante: on forme simultanément et on laisse en place dans une étape de formation d'une électrode de
grille 6 en silicium polycristallin, du silicium poly-
cristallin rectiligne qui est parallèle à un bord de fenêtre Tl On forme une première région de semiconducteur
de type p à travers le silicium polycristallin, remplis-
sant la fonction d'un masque, tandis que l'on forme une région p, qui est une seconde région de semiconducteur de type p en utilisant le silicium polycristallin rectiligne
à titre de bord de masque.
Cependant, avec cette technique, le coût de l'équipement de traitement pour former le silicium poly- cristallin rectiligne est considérablement augmenté, du fait que la largeur du silicium polycristallin rectiligne et de l'espace entre l'électrode de grille 6 et le silicium polycristallin rectiligne n'est pas supérieure à 1 pm en pratique En outre, une étape d'alignement de
masque doit être effectuée avec une précision élevée au-
dessous de l'espace précité, dans le but d'enlever le silicium polycristallin rectiligne au cours d'une étape de formation d'une région de source de type N 3 De plus, une étape de diffusion supplémentaire est exigée pour former la région de type p, de façon similaire à l'art antérieur précité Dans une structure ayant une faible longueur de canal, c'est-à-dire une région de formation de canal CH courte, il est en outre nécessaire de réduire
la profondeur de diffusion de la première région de semi-
conducteur de type p, et par conséquent une région dans laquelle aucune impureté de type p n'est introduite
apparaît dans une région de base N lb qui se trouve immé-
diatement au-dessous du silicium polycristallin recti-
ligne.
Selon un premier aspect de la présente inven-
tion, un dispositif à semiconducteurs à grille isolée comprend (a) un substrat semiconducteur comprenant (a-1) une première région de semiconducteur d'un premier type de conductivité, qui est à nu sur une surface principale supérieure du substrat semiconducteur, (a-2) une seconde région de semiconducteur d'un second type de conductivité, qui est formée sélectivement sur une partie de surface supérieure de la première région de semiconducteur, pour être mise à nu sélectivement sur la surface principale il supérieure du substrat semiconducteur, qui est formée en introduisant une impureté du second type de conductivité, par une première ouverture déterminée qui est formée sur la surface principale du substrat semiconducteur, et en faisant diffuser cette impureté, et (a-3) une troisième région de semiconducteur du premier type de conductivité, qui est formée sélectivement sur une partie de surface supérieure de la seconde région de semiconducteur, en étant
séparée de la région adjacente par une zone centrale déter-
minée, d'un côté intérieur de la seconde région de semicon-
ducteur, et en étant séparée par une région de formation de canal déterminée, d'une partie de bord d'une surface à nu de la seconde région de semiconducteur, qui est à nu
sur la surface principale supérieure du substrat semi-
conducteur et qui est formée en introduisant une impureté du premier type de conductivité, à partir d'une seconde ouverture déterminée formée sur la surface principale du substrat semiconducteur, de façon qu'un bord de la seconde ouverture définisse une position d'une surface de jonction entre la région de formation de canal et la troisième région de semiconducteur qui est placée de façon à être plus proche de la région de formation de canal qu'un bord de la première ouverture définissant une position de la partie de bord de la seconde région semiconducteur, (b) une couche isolante qui est formée sélectivement sur la surface principale supérieure du substrat semiconducteur de façon à recouvrir la région de formation de canal, (c) une couche d'électrode de commande qui est disposée face à la région de formation de canal, avec interposition de la couche isolante, (d) une première couche d'électrode principale qui est formée sélectivement sur la surface principale supérieure du substrat semiconducteur, pour être connectée électriquement à la fois aux seconde et troisième régions de semiconducteur, et pour être isolée électriquement de la seconde couche d'électrode, et (e) une seconde couche d'électrode qui est formée sur une surface principale inférieure du substrat semiconducteur,
pour être connectée électriquement au substrat semiconduc-
teur. Il est préférable que le rapport de la distance entre un bord de la seconde ouverture et la partie de bord
de la seconde région de semiconducteur, et de la profon-
deur de la seconde région de semiconducteur à partir de la surface principale supérieure du substrat semiconducteur,
soit compris dans une plage de 0,3 à 0,6.
Dans le dispositif à semiconducteurs à grille
isolée conforme au premier aspect de la présente inven-
tion, la seconde région de semiconducteur qui est formée dans la première région de semiconducteur, pour être mise à nu sélectivement sur la surface principale supérieure du substrat semiconducteur, est formée en introduisant l'impureté du second type de conductivité par la première ouverture déterminée, et en la faisant diffuser D'autre part, la troisième région de semiconducteur du premier type de conductivité qui est formée dans la seconde région de semiconducteur, pour être mise à nu sélectivement sur
la surface principale supérieure du substrat semiconduc-
teur, est formée en introduisant l'impureté du premier
type de conductivité par la seconde ouverture déterminée.
En outre, le bord de la seconde ouverture qui définit la position de la surface de jonction entre la région de
formation de canal et la troisième région de semiconduc-
teur se trouve à une position qui est plus proche de la région de formation de canal que le bord de la première ouverture définissant la position de la partie de bord de
la seconde région de semiconducteur.
Par conséquent, la troisième région de semicon-
ducteur s'étend à travers une surface d'égale concentra-
tion, correspondant à une concentration en impureté du second type de conductivité, dans la seconde région de
semiconducteur, le long de la surface principale supé-
rieure du substrat semiconducteur, vers la partie de bord de la seconde région de semiconducteur Il en résulte que dans la seconde région de semiconducteur, une surface d'égale concentration ayant une faible concentration en impureté est formée dans la région de formation de canal, tandis qu'une surface d'égale concentration ayant une concentration en impureté élevée est formée dans une région qui est située immédiatement au-dessous de la troisième région de semiconducteur En d'autres termes, la concentration de l'impureté du second type de conductivité est relativement faible dans la région de formation de canal et elle est relativement élevée dans la région qui se trouve immédiatement au-dessous de la troisième région de semiconducteur Par conséquent, dans le dispositif à semiconducteurs conforme à la présente invention, il est possible d'améliorer la résistance au déverrouillage sans augmenter la tension de seuil de grille Vth En outre, la seconde région de semiconducteur qui est formée par une seule étape de masquage et une seule étape de diffusion, n'exige ni un alignement de masque de haute précision, ni de nouvelles étapes de masquage et de diffusion De plus,
la concentration en impureté du second type de conducti-
vité dans une région de semiconducteur de type p est relativement élevée, pratiquement sur la totalité de la
surface de la région qui se trouve immédiatement au-
dessous de la troisième région de semiconducteur, grâce à quoi on peut réduire notablement la résistance carrée sur la totalité de la surface de cette région La résistance
au déverrouillage est ainsi améliorée encore plus effica-
cement. On parvient à optimiser le rapport de la distance entre le bord de la seconde ouverture et la partie de bord de la seconde région semiconducteur, et la profondeur de la seconde région de semiconducteur à partir de la surface principale supérieure du premier substrat semiconducteur Il est donc possible d'obtenir une tenue
en tension suffisante, ainsi qu'une résistance au déver-
rouillage qui est suffisante en pratique.
La présente invention porte également sur un procédé de fabrication d'un dispositif à semiconducteurs à grille isolée Selon un second aspect de la présente invention, un procédé de fabrication d'un dispositif à semiconducteurs à grille isolée comprend: (a) une étape consistant à obtenir un substrat semiconducteur comprenant une première région de semiconducteur d'un premier type de conductivité qui est à nu sur une surface principale supérieure du substrat semiconducteur, (b) une étape consistant à former une pellicule d'oxyde sur la surface principale supérieure du substrat semiconducteur, (c) une étape consistant à former une couche conductrice sur la pellicule d'oxyde, (d) une étape consistant à former une première couche de matière de réserve ayant une première ouverture, sur la couche conductrice, (e) une étape consistant à enlever sélectivement la couche conductrice à
travers la première couche de matière de réserve, remplis-
sant la fonction d'un masque, pour former ainsi une couche d'électrode de commande avec la couche conductrice ayant un bord d'ouverture qui est en retrait par rapport à un bord de la première ouverture, en direction d'une région intérieure de la première couche de matière de réserve, sur une largeur déterminée, (f) une étape consistant à former une seconde région de semiconducteur du second type de conductivité en introduisant sélectivement une impureté du second type de conductivité dans la surface principale supérieure du substrat semiconducteur, à travers la première ouverture, (g) une étape consistant à enlever la première couche de matière de réserve, (h) une étape
consistant à diffuser l'impureté du second type de conduc-
tivité, qui est introduite à l'étape (f), dans la première région de semiconducteur, pour étaler ainsi la seconde région de semiconducteur du second type de conductivité dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur, de façon que la seconde région de semiconducteur soit étalée
dans la direction qui suit la surface principale supé-
rieure, pour former une région ayant un étalement déter-
miné, à partir du bord de l'ouverture de la couche d'élec-
trode de commande, en direction d'une région intérieure de la couche d'électrode de commande (i) une étape consistant à former sélectivement une seconde couche de matière de réserve sur une région, correspondant àune partie centrale de la première ouverture, qui est formée sur la pellicule d'oxyde, (j) une étape consistant à enlever sélectivement la pellicule d'oxyde à travers la seconde couche de matière de réserve et la couche d'électrode de commande remplissant la fonction de masques, (k) une étape consistant à introduire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur, à travers la
seconde couche de matière de réserve et la couche d'élec-
trode de commande, remplissant la fonction de masques, pour former ainsi une troisième région de semiconducteur du premier type de conductivité dans la seconde région de semiconducteur, ( 1) une étape consistant à enlever la seconde couche de matière de réserve, (m) une étape consistant à former sélectivement une première couche
d'électrode principale sur la surface principale supé-
rieure du substrat semiconducteur, de façon qu'elle soit connectée électriquement à la fois aux seconde et troisième régions de semiconducteur et qu'elle soit isolée électriquement de la couche d'électrode de commande, et (n) une étape consistant à former une seconde couche
d'électrode principale sur une surface principale infé-
rieure du substrat semiconducteur, pour qu'elle soit
connectée électriquement à la surface principale infé-
rieure du substrat semiconducteur.
Dans le procédé de fabrication d'un dispositif à semiconducteurs à grille isolée conforme au second aspect de la présente invention, on forme la couche d'électrode
de commande en enlevant sélectivement la couche conduc-
trice à travers la première couche de matière de réserve, remplissant la fonction d'un masque A ce moment, on forme la couche d'électrode de commande de façon que son bord d'ouverture soit en retrait d'une largeur prédéterminée, en comparaison avec celui de la première couche de matière de réserve On forme la seconde région de semiconducteur en injectant l'impureté du second type de conductivité à
travers la première couche de matière de réserve, remplis-
sant la fonction d'un masque, et en diffusant cette impureté D'autre part, on forme la troisième région de semiconducteur en introduisant l'impureté du premier type
de conductivité à travers la couche d'électrode de com-
mande, qui remplit la fonction de l'un des masques.
Ainsi, l'impureté qui forme la seconde région de semiconducteur et celle qui forme la troisième région de semiconducteur sont introduites à partir d'ouvertures
ayant respectivement des bords d'ouvertures différents.
Par conséquent, dans la seconde région de semiconducteur,
la concentration de l'impureté du second type de conduc-
tivité est relativement faible dans la région de formation de canal et relativement élevée dans la région qui se trouve immédiatement au- dessous de la troisième région de semiconducteur En outre, ces ouvertures n'exigent pas un nouveau traitement de masquage, du fait que la seconde
opuverture est formée conjointement à la première ouver-
ture par la commande de l'enlèvement de la couche conduc-
trice Ce procédé n'exige donc pas un alignement de masque
de haute précision.
Selon un troisième aspect de la présente inven-
tion, un procédé de fabrication d'un dispositif à semi-
conducteurs à grille isolée comprend: (a) une étape consistant à obtenir un substrat semiconducteur qui comprend une première région de semiconducteur d'un premier type de conductivité, qui est à nu sur une surface principale supérieure du substrat semiconducteur, (b) une étape consistant à former une pellicule d'oxyde sur la surface principale supérieure du substrat semiconducteur, (c) une étape consistant à former une couce conductrice sur la pellicule d'oxyde, (d) une étape consistant à former une première couche de matière de réserve ayant une première ouverture, sur la couche conductrice, (e) une
étape consistant à enlever sélectivement la couche conduc-
trice à travers la première couche de matière de réserve, remplissant la fonction d'un masque, pour former ainsi une couche d'électrode de commande ayant un bord d'ouverture déterminé, (f) une étape consistant à former une seconde région de semiconducteur d'un second type de conductivité, en introduisant sélectivement une impureté du second type de conductivité dans la surface principale supérieure du substrat semiconducteur, à travers la première ouverture, (g) une étape consistant à enlever la première couche de matière de réserve, (h) une étape consistant à diffuser
l'impureté du second type de conductivité, qui est intro-
duite à l'étape (f), dans la première région de semicon-
ducteur, pour étaler ainsi la seconde région de semicon-
ducteur du second type de conductivité, dans les deux directions s'étendant le long de la surface supérieure et vers une partie profonde du substrat semiconducteur, de façon que la seconde région de semiconducteur s'étale dans la direction de la surface principale supérieure, pour former une région ayant un étalement déterminé, à partir du bord d'ouverture de la couche d'électrode de commande,
en direction d'une région intérieure de la couche d'élec-
trode de commande, (i) une étape consistant à former sélectivement une seconde couche de matière de réserve sur une région, correspondant à une partie centrale de la première ouverture, qui est formée sur la pellicule d'oxyde, (j) une étape consistant à enlever sélectivement la pellicule d'oxyde à travers la seconde couche de matière de réserve et l'électrode de commande, remplissant la fonction de masques, pour former la pellicule d'oxyde ayant un bord d'ouverture qui est en retrait, sur une largeur déterminée, par rapport au bord d'ouverture de la couche d'électrode de commande, vers une région intérieure de la couche d'électrode de commande, (k) une étape consistant à enlever la seconde couche de matière de
réserve, ( 1) une étape consistant à introduire sélecti-
vement une impureté du premier type de conductivité dans
la surface principale supérieure du substrat semiconduc-
teur, à travers la pellicule d'oxyde obtenue à l'étape (j), remplissant la fonction d'un masque, pour former ainsi une troisième région de semiconducteur du premier
type de conductivité dans la seconde région de semiconduc-
teur, (m) une étape consistant à former sélectivement une première couche d'électrode principale sur la surface principale supérieure du substrat semiconducteur, de façon qu'elle soit connectée électriquement conjointement aux seconde et troisième régions de semiconducteur, et qu'elle soit isolée électriquement de la couche d'électrode de commande, et (n) une étape consistant à former une seconde couche d'électrode principale sur une surface principale inférieure du substrat semiconducteur, de façon qu'elle soit connectée électriquement à la surface principale
inférieure du substrat semiconducteur.
Dans le procédé de fabrication d'un dispositif à semiconducteurs à grille isolée conforme au troisième aspect de la présente invention, on forme la couche d'électrode de commande en enlevant sélectivement la couche conductrice à travers la première couche de matière de réserve, remplissant la fonction d'un masque Ensuite, on forme la seconde région de semiconducteur en injectant l'impureté du second type de conductivité à travers la première couche de matière de réserve, remplissant la fonction d'un masque, et en diffusant cette impureté En outre, on enlève sélectivement la pellicule d'oxyde à travers la couche d'électrode de commande, remplissant la fonction de l'un des masques A ce moment, la pellicule d'oxyde est formée de façon que son bord d'ouverture soit en retrait d'une largeur prédéterminée, en comparaison avec celui de la couche d'électrode de commande Ensuite, on introduit l'impureté du premier type de conductivité à travers la pellicule d'oxyde ayant le bord d'ouverture en retrait et remplissant la fonction d'un masque, pour
former la troisième région de semiconducteur.
Ainsi, l'impureté qui forme la seconde région de semiconducteur et celle qui forme la troisième région de semiconducteur sont introduites par des ouvertures ayant respectivement des bords d'ouvertures différents Par conséquent, dans la seconde région de semiconducteur, la concentration de l'impureté du second type de conductivité est relativement faible dans la région de formation de canal et elle est relativement élevée dans la région qui se trouve immédiatement au-dessous de la troisième région de semiconducteur En outre, ces ouvertures n'exigent pas un nouveau traitement de masquage, du fait que la seconde ouverture est formée de manière secondaire à partir de la première ouverture, par la commande de l'enlèvement de la couche d'oxyde Ce procédé n'exige donc pas un alignement
de masque de haute précision.
Selon un quatrième aspect de la présente inven-
tion, un procédé de fabrication d'un dispositif à semi-
conducteurs à grille isolée comprend (a) une étape consistant à obtenir un substrat semiconducteur comprenant une première région de semiconducteur d'un premier type de conductivité qui est à nu sur une surface principale supérieure du substrat semiconducteur, (b) une étape consistant à former une pellicule d'oxyde sur la surface principale supérieure du substrat semiconducteur, (c) une étape consistant à former une couche conductrice sur la pellicule d'oxyde, (d) une étape consistant à former sur la couche conductrice une première couche de matière de réserve ayant une ouverture, (e) une étape consistant à enlever sélectivement la couche conductrice à travers la première couche de matière de réserve, remplissant la
fonction d'un masque, pour former ainsi une couche d'élec-
trode de commande ayant un bord d'ouverture déterminé, (f) une étape consistant à enlever la première couche de matière de réserve, (g) une étape consistant à former une paroi latérale ayant une épaisseur déterminée, dans le bord d'ouverture de la couche d'électrode de commande, (h)
une étape consistant à former une seconde région de semi-
conducteur d'un second type de conductivité, en introdui-
sant sélectivement une impureté du second type de conduc-
tivité dans la surface principale supérieure du substrat
semiconducteur, à travers la couche d'électrode de com-
mande et la paroi latérale, remplissant la fonction de masques, (i) une étape consistant à enlever la paroi latérale, (j) une étape consistant à diffuser dans la première région de semiconducteur l'impureté du second type de conductivité qui est introduite dans l'étape (h), pour étaler ainsi la seconde région de semiconducteur du second type de conductivité dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur, de façon que la seconde région de semiconducteur s'étale dans la direction de la surface principale supérieure, pour former une région ayant un étalement déterminé, à partir du bord d'ouverture de la couche d'électrode de commande, en direction d'une région intérieure de la couche d'électrode de commande, (k) une étape consistant à former sélectivement une seconde couche de matière de réserve sur une région, correspondant à une partie centrale de l'ouverture, qui est formée sur la pellicule d'oxyde, ( 1) une étape consistant à enlever sélectivement la pellicule d'oxyde à travers la seconde couche de matière de réserve et la couche d'électrode de commande, remplissant la fonction de masques, (m) une étape consistant à introduire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur, à travers la
seconde couche de matière de réserve et la couche d'élec-
trode de commande remplissant la fonction de masques, pour former ainsi une troisième région de semiconducteur du premier type de conductivité dans la seconde région de semiconducteur, (n) une étape consistant à enlever la seconde couche de matière de réserve, (o) une étape consistant à former sélectivement une première couche
d'électrode principale sur la surface principale supé-
rieure du substrat semiconducteur, de façon qu'elle soit
connectée électriquement à la fois aux seconde et troi-
sième régions de semiconducteur, et qu'elle soit isolée électriquement de la couche d'électrode de commande, et (p) une étape consistant à former une seconde couche
d'électrode principale sur une surface principale infé-
rieure du substrat semiconducteur, de façon qu'elle soit
connectée électriquement à la surface principale infé-
rieure du substrat semiconducteur.
Dans le procédé de fabrication d'un dispositif à semiconducteurs à grille isolée conforme au quatrième aspect de la présente invention, on forme la paroi latérale ayant une épaisseur déterminée dans le bord d'ouverture de la couche d'électrode de commande On forme
la seconde région de semiconducteur en injectant l'impu-
reté du second type de conductivité à travers la couche d'électrode de commande et la paroi latérale, remplissant la fonction de masque, et en diffusant cette impureté En outre, on enlève la paroi latérale et on introduit l'impureté du premier type de conductivité à travers la couche d'électrode de commande, remplissant la fonction de l'un des masques, pour former ainsi la troisième région de semiconducteur. Ainsi, l'impureté formant la seconde région de semiconducteur et celle formant la troisième région de semiconducteur sont introduites à partir des ouvertures
ayant respectivement des bords d'ouvertures différents.
Par conséquent, dans la seconde région de semiconducteur,
la concentration de l'impureté du second type de conduc-
tivité est relativement faible dans la région de formation de canal et elle est relativement élevée dans la région qui se trouve immédiatement au-dessous de la troisième région de semiconducteur En outre, ces ouvertures n'exigent pas un nouveau traitement de masquage, du fait que la seconde ouverture est formée de manière secondaire à partir de la première ouverture, par la commande de l'ajout de la paroi latérale Ce procédé n'exige donc pas
un alignement de masque de haute précision.
L'étape (g) comprend de préférence: (g-1) une étape consistant à former une couche de revêtement sur la couche d'électrode de commande et la couche d'oxyde, et
(g-2) une étape consistant à enlever la couche de revête-
ment, par attaque, en laissant une partie ayant une épais-
seur déterminée, à partir du bord d'ouverture de la couche d'électrode de commande, pour former ainsi la paroi latérale. On forme temporairement la couche de revêtement sur la couche d'électrode de commande et la pellicule d'oxyde, pour former la paroi latérale, après quoi on enlève cette couche de revêtement de façon à laisser une partie de paroi latérale Il est donc possible de former
aisément la paroi latérale.
L'étape (c) comprend de préférence: (c-1) une étape consistant à former un conducteur en couche sur la pellicule d'oxyde, et (c-2) une étape consistant à former une pellicule écran sur la pellicule conductrice, pour former ainsi sur la pellicule d'oxyde une couche conduc-
trice dont la surface porte la pellicule écran.
La pellicule écran est formée sur la couche conductrice, grâce à quoi l'impureté ne peut pas pénétrer dans la couche d'électrode de commande, du fait de la
pellicule écran qui est formée par exemple par une pelli-
cule d'oxyde, dans le processus consistant à introduire sélectivement l'impureté du second type de conductivité à travers la couche d'électrode de commande, remplissant la fonction d'un masque Il est donc possible d'éviter une
* introduction inutile de l'impureté dans la couche d'élec-
trode de commande.
Selon un cinquième aspect de la présente inven-
tion, un procédé de fabrication d'un dispositif à semi-
conducteurs à grille isolée comprend: (a) une étape consistant à obtenir un substrat semiconducteur comprenant une première région de semiconducteur d'un premier type de conductivité qui est à nu sur une surface principale supérieure du substrat semiconducteur, (b) une étape consistant à former une pellicule d'oxyde sur la surface principale supérieure du substrat semiconducteur, (c) une étape consistant à former une couche conductrice sur la pellicule d'oxyde, (d) une étape consistant à former sur la couche conductrice une première couche de matière de réserve ayant une première ouverture, (e) une étape consistant à enlever sélectivement la couche conductrice à
travers la première couche de matière de réserve, remplis-
sant la fonction d'un masque, pour former ainsi une couche conductrice ayant un bord d'ouverture déterminé, (f) une
étape consistant à former une seconde région de semicon-
ducteur d'un second type de conductivité, en introduisant sélectivement une impureté du second type de conductivité
dans la surface principale supérieure du substrat semi-
conducteur, à travers la couche conductrice ayant le bord d'ouverture, qui remplit la fonction d'un masque, (g) une étape consistant à enlever la première couche de matière de réserve, (h) une étape consistant à diffuser dans la première région de semiconducteur l'impureté du second type de conductivité, qui est introduite à l'étape (h), pour étaler ainsi la seconde région de semiconducteur du second type de conductivité dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur, de façon que la seconde région
de semiconducteur soit étalée dans la direction correspon-
dant à la surface principale supérieure, pour former une région ayant un étalement déterminé à partir du bord d'ouverture, vers une région intérieure de la couche conductrice, (i) une étape consistant à oxyder la couche
conductrice ayant le bord d'ouverture, jusqu'à une profon-
deur déterminée à partir de sa surface, pour former ainsi une couche d'oxyde, (j) une étape consistant à former sélectivement une seconde couche de matière de réserve sur une région, correspondant à une partie centrale de la première ouverture, qui est formée sur la pellicule d'oxyde, (k) une étape consistant à enlever la couche
d'oxyde, pour former ainsi une couche d'électrode de com-
mande ayant une seconde ouverture avec un bord d'ouverture qui est en retrait par rapport au bord d'ouverture précité, ( 1) une étape consistant à enlever sélectivement la pellicule d'oxyde à travers la seconde couche de matière de réserve et la couche d'électrode de commande,
remplissant la fonction de masque, (m) une étape consis-
tant à introduire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur, à travers la seconde couche de matière de réserve et la couche d'électrode de commande, remplissant la fonction de masques, pour former ainsi une troisième région de semiconducteur du premier type de conductivité dans la seconde région de semiconducteur, (n) une étape consistant à enlever la seconde couche de matière de réserve, (o) une étape consistant à former sélectivement une première couche d'électrode principale
sur la surface principale supérieure du substrat semicon-
ducteur, de façon qu'elle soit connectée électriquement à
la fois aux seconde et troisième régions de semiconduc-
teur, et qu'elle soit électriquement isolée de la couche d'électrode de commande, et (p) une étape consistant à former une seconde couche d'électrode principale sur une surface principale inférieure du substrat semiconducteur, de façon qu'elle soit connectée électriquement à la
surface principale inférieure du substrat semiconducteur.
Dans le procédé de fabrication d'un dispositif à semiconducteurs à grille isolée conforme au cinquième aspect de la présente invention, on introduit l'impureté du second type de conductivité à travers la première couche de matière de réserve, remplissant la fonction d'un masque, tandis que l'on forme la couche d'électrode de commande, ayant un bord d'ouverture en retrait, en oxydant la coucheconductrice de façon que l'impureté du premier type de conductivité soit introduite à travers l'électrode
de commande, remplissant la fonction d'un masque.
Ainsi, l'impureté formant la seconde région de semiconducteur et l'impureté formant la troisième région de semiconducteur sont introduites à partir des ouvertures
ayant respectivement des bords d'ouvertures différents.
Par conséquent, dans la seconde région de semiconducteur,
la concentration de l'impureté du second type de conduc-
tivité est relativement faible dans la région de formation de canal et elle est relativement élevée dans la région située immédiatement audessous de la troisième région de semiconducteur En outre, ces ouvertures n'exigent pas un nouveau traitement de masquage, du fait que la seconde ouverture est formée de façon secondaire à partir de la première ouverture, par la commande de l'oxydation de la
couche conductrice Ce procédé n'exige donc pas un aligne-
ment de masque de haute précision En outre, on peut ajuster les positions relatives des deux ouvertures avec
une précision de l'ordre de quelques dizaines de nano-
mètres.
Selon un sixième aspect de la présente inven-
tion, un procédé de fabrication d'un dispositif à semi-
conducteurs à grille isolée comprend: (a) une étape consistant à obtenir un substrat semiconducteur comprenant une première région de semiconducteur d'un premier type de conductivité, qui est à nu sur une surface principale supérieure du substrat semiconducteur, (b) une étape consistant à former une pellicule d'oxyde sur la surface principale supérieure du substrat semiconducteur, (c) une étape consistant à former une couche conductrice sur la pellicule d'oxyde, (d) une étape consistant à former une
pellicule de composé sur le conducteur de la couche conduc-
trice, (e) une étape consistant à former sur la pellicule d composé une première couche de matière de réserve ayant une première ouverture, (f) une étape consistant à enlever sélectivement la pellicule de composé, a travers la première couche de matière de réserve remplissant la fonction d'un masque, pour former ainsi la pellicule de composé ayant un
bord d'ouverture qui est en retrait d'une largeur déter-
minée par rapport à un bord de la première ouverture, vers une région intérieure de la première couche de matière de réserve, (g) une étape consistant à enlever sélectivement la couche conductrice à travers la pellicule de composé ayant le bord d'ouverture, qui remplit la fonction d'un
masque, pour former ainsi une couche d'électrode de com-
mande ayant une seconde ouverture qui comporte un bord d'ouverture qui est retrait par rapport au bord de la première ouverture, (h) une étape consistant à introduire sélectivement dans la surface principale supérieure du substrat semiconducteur une impureté du second type de conductivité, à travers la première couche de matière de réserve remplissant la fonction d'un masque, pour former ainsi une seconde région de semiconducteur du second type de conductivité, (i) une étape consistant à enlever la première couche de matière de réserve, (j) une étape
consistant à diffuser dans la première région de semi-
conducteur l'impureté du second type de conductivité qui est introduite dans l'étape (h), pour étaler ainsi la
seconde région de semiconducteur du second type de conduc-
tivité, dans les deux directions, le long de la surface
supérieure et vers une partie profonde du substrat semi-
conducteur, de façon que la seconde région de semiconduc-
teur soit étalée dans la direction de la surface princi-
pale supérieure, pour former une région ayant un étalement déterminé à partir du bord d'ouverture de la couche
d'électrode de commande, en direction d'une région inté-
rieure de la couche d'électrode de commande, (k) une étape consistant à former sélectivement une seconde couche de matière de réserve dans une région, correspondant à une partie centrale de la première ouverture, qui est formée sur la pellicule d'oxyde, ( 1) une étape consistant à enlever sélectivement la pellicule d'oxyde à travers la
seconde couche de matière de réserve et la couche d'élec-
trode de commande, remplissant la fonction de masques, (n) une étape consistant à introduire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur, à travers la seconde couche de matière de réserve et la couche d'électrode de commande, remplissant la fonction de
masques, pour former ainsi une troisième région de semi-
conducteur du premier type de conductivité dans la seconde région de semiconducteur, (o) une étape consistant à enlever la seconde couche de matière de réserve, (p) une étape consistant à former sélectivement une première couche d'électrode principale sur la surface principale supérieure du substrat semiconducteur, de façon qu'elle soit connectée électriquement à la fois aux seconde et troisième régions de semiconducteur, et qu'elle soit
électriquement isolée de la couche d'électrode de com-
mande, et (q) une étape consistant à former une seconde couche d'électrode principale sur une surface principale inférieure du substrat semiconducteur, de façon qu'elle soit connectée électriquement à la surface principale
inférieure du substrat semiconducteur.
Dans le procédé de fabrication d'un dispositif à semiconducteurs à grille isolée conforme au sixième aspect de la présente invention, la pellicule de composé qui est formée sur la couche conductrice est enlevée sélectivement à travers la première couche de matière de réserve, remplissant la fonction d'un masque, de façon que le bord de l'ouverture soit en retrait par rapport à celui de la première couche de matière de réserve L'impureté du second type de conductivité est introduite à travers la première couche de matière de réserve, remplissant la fonction d'un masque, tandis que l'impureté du premier type de conductivité est introduite à travers la couche d'électrode de commande, remplissant la fonction d'un
masque, qui est formée sur la pellicule composée.
Ainsi, l'impureté qui forme la seconde région de semiconducteur et celle qui forme la troisième région de semiconducteur sont introduites par les ouvertures ayant respectivement des bords d'ouvertures différents Par conséquent, dans la seconde région de semiconducteur, la concentration de l'impureté du second type de conductivité est relativement faible dans la région de formation de canal, et elle est relativement élevée dans la région située immédiatement au-dessous de la troisième région de semiconducteur En outre, ces ouvertures n'exigent aucun nouveau traitement de masquage, du fait que la seconde ouverture est formée de façon secondaire à partir de la première ouverture par la commande de l'enlèvement de la pellicule de composé Ce procédé n'exige donc pas un aligne-ment de masque de haute précision.
Un but de la présente invention est donc de procurer un dispositif à semiconducteurs à grille isolée qui puisse réduire la résistance carrée le long d'une
surface globale d'une région située immédiatement au-
dessous d'une région de source de type N, et améliorer la résistance au déverrouillage, tout en maintenant une tension de seuil de grille Vth à un niveau constant, en n'exigeant ni un alignement de masque de haute précision, ni de nouvelles étapes d'alignement de masque et de diffusion. D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la
description qui va suivre de modes de réalisation, donnés
à titre d'exemples non limitatifs La suite de la descrip-
tion se réfère aux dessins annexés dans lesquels: La figure 1 est une coupe partielle agrandie montrant un TBGI conforme à un premier mode de réalisation de la présente invention; La figure 2 est une coupe du TBGI conforme au premier mode de présente invention; La figure 3 est un schéma de fabrication dans le premier mode présente invention; La figure 4 est un schéma de fabrication dans le premier mode présente invention, La figure 5 est un schéma de fabrication dans le premier mode montrant la structure réalisation de la concernant une de réalisation concernant une de réalisation concernant une de réalisation étape de la étape de la étape de la présente invention, La figure 6 est un schéma concernant une étape de fabrication dans le premier mode de réalisation de la présente invention, La figure 7 est un schéma concernant une étape de fabrication dans le premier mode de réalisation de la présente invention,
La figure 8 est une coupe montrant des dimen-
sions de parties respectives d'un TBGI qui est employé à titre d'échantillon pour un test de validation; La figure 9 est une représentation graphique montrant des résultats du test de validation; La figure 10 est un schéma explicatif montrant des symboles en relation avec des dimensions de parties
respectives du TBGI conforme au premier mode de réalisa-
tion de la présente invention; La figure Il est une représentation graphique montrant des résultats de mesure en relation avec le TBGI conforme au premier mode de réalisation de la présente invention; La figure 12 est un graphique montrant des résultats de mesure en relation avec le TBGI conforme au premier mode de réalisation de la présente invention; La figure 13 est un schéma concernant une étape de fabrication dans un second mode de réalisation de la présente invention; La figure 14 est un schéma concernant une étape de fabrication dans le second mode de réalisation de la présente invention; La figure 15 est un schéma concernant une étape de fabrication dans un troisième mode de réalisation de la présente invention; La figure 16 est un schéma concernant une étape de fabrication dans un troisième mode de réalisation de la présente invention; La figure 17 est un schéma concernant une étape de fabrication dans le troisième mode de réalisation de la présente invention; La figure 18 est un schéma concernant une étape de fabrication dans le troisième mode de réalisation de la présente invention; La figure 19 est un schéma concernant une étape de fabrication dans le troisième mode de réalisation de la présente invention; La figure 20 est un schéma concernant une étape de fabrication dans le troisième mode de réalisation de la présente invention; La figure 21 est un schéma concernant une étape de fabrication dans le troisième mode de réalisation de la présente invention; La figure 22 est un schéma concernant une étape de fabrication dans une forme modifiée de la présente invention; La figure 23 de fabrication dans uni présente invention; La figure 24 de fabrication dans un présente invention; La figure 25 de fabrication dans le présente invention; La figure 26 de fabrication dans le présente invention; La figure 27 de fabrication dans le présente invention; La figure 28 de fabrication dans le est un schéma concernant une étape a autre forme modifiée de la est un schéma concernant une étape quatrième mode de réalisation de la est un schéma concernant une étape quatrième mode de réalisation de la est un schéma concernant une étape quatrième mode de réalisation de la est un schéma concernant une étape quatrième mode de réalisation de la est un schéma concernant une étape quatrième mode de réalisation de la présente invention; La figure 29 de fabrication dans un présente invention; La figure 30 de fabrication dans le présente invention; La figure 31 de fabrication dans le présente invention; La figure 32 de fabrication dans le présente invention; La figure 33 de fabrication dans le présente invention; La figure 34 de fabrication dans le présente invention; La figure 35 ture d'un TBGI à canal La figure 36 de fabrication du TBGI La figure 37 de fabrication du TBGI La figure 38 de fabrication du TBGI La figure 39 de fabrication du TBGI La figure 40 de fabrication du TBGI La figure 41 est un schéma concernant une étape cinquième mode de réalisation de la est un schéma concernant une étape cinquième mode de réalisation de la est un schéma concernant une étape cinquième mode de réalisation de la est un schéma concernant une étape cinquième mode de réalisation de la est un schéma concernant une étape cinquième mode de réalisation de la est un schéma concernant une étape cinquième mode de réalisation de la est une coupe n classique; est un schéma classique; est un schéma classique; est un schéma classique; est un schéma classique; est un schéma classique; et
montrant une struc-
concernant une étape concernant une étape concernant une étape concernant une étape concernant une étape est une représentation en coupe, de face, qui montre de façon caractéristique des formes de
deux régions dans le TBGI classique.
1 Premier mode de réalisation 1-1 Structure schématique du dispositif La figure 2 est une coupe montrant une structure d'un TBGI à canal N conforme à un mode de réalisation de la présente invention Ce TBGI est formé par un certain nombre d'éléments de base de TBGI qui sont connectés mutuellement en parallèle La figure 2 montre deux de ces
éléments de base.
En se référant à la figure 2, on note qu'un
substrat semiconducteur 1 comporte une région de collec-
teur p la et une région de base N (première région de semiconducteur) lb La région de base N lb est formée sur la région de collecteur p la, de façon qu'une surface principale inférieure de la région de collecteur p+ la et une surface principale supérieure de la région de base n lb définissent les surfaces correspondantes du substrat semiconducteur 1 Dans chaque élément de base, une région
de semiconducteur de type p (seconde région de semiconduc-
teur) 2 est formée sur une région partielle de la surface principale supérieure de la région de base N lb, par diffusion sélective d'une impureté de type p En outre, des régions de source de type N (troisièmes régions de semiconducteur) 3 sont formées sur des régions partielles
d'une surface principale supérieure de la région de semi-
conducteur de type p 2, par introduction sélective d'une impureté de type n Les régions de source de type N 3
sont mutuellement séparées par une zone centrale déter-
minée CA En outre, ces régions de source de type N 3 sont séparées de la région de base N lb par des régions
de formation de canal CH.
Des couches isolantes 5 sont respectivement formées sur la surface principale supérieure du substrat semiconducteur 1, pour recouvrir les régions de formation
de canal CH Des électrodes de grille (couches d'élec-
trodes de commande) 6 sont formées sur les couches isolantes 5 de façon à faire face aux régions de formation de canal CH Ces électrodes de grille 6 sont formées en
silicium polycristallin Une électrode d'émetteur (premiè-
re couche d'électrode principale) 7, qui consiste par exemple en aluminium, est connectée électriquement à des parties de surfaces principales supérieures des régions de source de type N 3 et à une partie de la région de couche de semiconducteur de type p 2 qui se trouve dans la zone centrale CA Des pellicules d'isolation inter- couches 8
sont formées entre l'électrode d'émetteur 7 et les élec-
trodes de grille 6 Ces pellicules d'isolation inter-
couches 8 isolent électriquement l'électrode d'émetteur 7 par rapport aux électrodes de grille 6 Une électrode de collecteur (seconde couche d'électrode principale) 9 est formée sur la surface principale inférieure de la région de collecteur p la, c'est-à-dire sur celle du substrat semiconducteur 1 Cette électrode de collecteur 9 est
connectée électriquement à la surface principale infé-
rieure de la région de collecteur p la.
1-2 Structure caractéristique du dispositif La figure 1 est une coupe partielle agrandie montrant la relation entre la région de semiconducteur de type p 2 et l'une des régions de source de type N 3 dans le TBGI qui est représenté sur la figure 2 La région de semiconducteur de type p 2 est formée en introduisant une impureté de type p par une ouverture, qui est formée sur
la surface principale supérieure du substrat semiconduc-
teur 1, ayant un bord d'ouverture Tl, et en diffusant cette impureté Par conséquent, la position de la partie de bord ED, qui est une surface fontière entre la région de source de type N 3 et la région de base N lb sur la surface principale supérieure du substrat semiconducteur
1, est fixée par la position du bord d'ouverture Tl.
L'impureté de type p dans la région de semiconducteur de type p 2 a une distribution de concentration déterminée, qui est fonction de la longueur de diffusion Cette concentration de l'impureté de type p est distribuée de la manière représentée sous la forme de surfaces d'égale concentration 2 a à 2 d, et elle diminue dans cet ordre En d'autres termes, la concentration diminue dans la région de formation de canal CH au fur et à mesure que la
distance à partir du bord d'ouverture Tl augmente.
D'autre part, la région de source de type N 3 est formée en introduisant une impureté de type N par une
ouverture, qui est formée sur la surface principale supé-
rieure du substrat semiconducteur 1, ayant un bord d'ouverture T 2, et en diffusant cette impureté Le bord d'ouverture T 2 est fixé dans une position qui est plus proche de la région de formation de canal CH, c'est-à-dire
plus proche de la partie de bord ED, que le bord d'ouver-
ture Tl Par conséquent, si l'on compare le profil de la région de source de type N 3 avec les surfaces d'égale concentration 2 a à 2 d, on comprend clairement que la concentration de l'impureté de type p dans la région de semiconducteur de type p 2 est relativement faible dans la région de formation de canal CH, et relativement élevée pratiquement sur une région qui se trouve immédiatement
au-dessous de la région de source de type N 3.
1-3 Procédé de fabrication du dispositif Les figures 3 à 7 sont des schémas d'étapes de processus illustrant un procédé de fabrication du TBGI qui est représenté sur les figures 1 et 2, en considérant spécialement les étapes de réalisation de la région de formation de canal CH Comme représenté sur la figure 3, on prépare toute d'abord un substrat semiconducteur 1 de façon qu'une pellicule d'oxyde de silicium thermique
(pellicule d'oxyde) 5 a soit formée sur sa surface princi-
pale supérieure, et qu'une pellicule de silicium poly-
cristallin (couche conductrice) 6 a soit en outre formée sur la pellicule d'oxyde On forme sur la pellicule de silicium polycristallin 6 a, par photolithograpie,une pellicule de matière de réserve (première couche de
matière de réserve) 10 ayant un motif déterminé La pelli-
cule de matière de réserve 10 présente une ouverture (première ouverture) WD 1 On recouvre la surface de la couche de silicium polycristallin 6 a avec une pellicule
mince d'oxyde thermique (non représentée).
On effectue ensuite une opération d'attaque à travers la pellicule de matière de réserve 10, remplissant
la fonction d'un masque, comme représenté sur la figure 4.
On accomplit cette étape d'attaque avec un agent d'attaque isotrope On commande de manière appropriée l'étendue de
cette opération d'attaque, de façon à enlever sélective-
ment une partie de la pellicule de silicium polycristallin 6 a correspondant à l'ouverture WD 1, et à enlever également la pellicule de silicium polycristallin 6 a jusqu'à une position en retrait, d'une distance constante, par rapport au bord d'ouverture Tl On forme une électrode 6 ayant un bord d'ouverture T 2 par une telle attaque latérale de la
pellicule de silicium polycristallin 6 a Le bord d'ouver-
ture T 2 est en retrait en direction de l'électrode de grille 6 a, sur une distance déterminée, en comparaison avec le bord d'ouverture Tl On implante ensuite des ions d'une impureté de type p, telle que du bore, dans la surface principale supérieure du substrat semiconducteur 1, à travers la pellicule de matière de réserve 10 remplissant la fonction d'un masque, par une opération d'implantation ionique bien connue L'impureté de type p est ainsi introduite sélectivement dans une partie d'une
région de base N lb qui correspond à l'ouverture WD 1.
On enlève ensuite la pellicule de matière de
réserve 10, comme représenté sur la figure 5, et on effec-
tue une opération de recuit pour faire diffuser de façon
pratiquement isotrope 1 'impureté de type p qui est intro-
duite par implantation ionique L'impureté de type p diffuse ainsi dans les deux directions, vers une partie profonde et le long d'une surface principale supérieure de la région de base N lb, pour définir ainsi une région de semiconducteur de type p 2 dans la région de base N lb. Par conséquent, la région de semiconducteur de type p 2 pénètre dans une région située sous l'électrode de grille
6, sur une distance considérable à partir du bord d'ouver-
ture (bord d'ouverture de la première ouverture WD 1) Tl de
la pellicule de matière de réserve 10.
On forme ensuite une pellicule de matière de réserve (seconde couche de matière de réserve) i Qa sur une partie centrale de la région de semiconducteur de type p 2 On enlève ensuite une partie de la pellicule d'oxyde de silicium thermique 5 a correspondant à l'ouverture (seconde ouverture) WD 2, à travers la pellicule de matière de réserve l Oa et l'électrode de grille 6 remplissant la fonction de masques La couche isolante 5 précitée est ainsi formée à partir de la pellicule d'oxyde de silicium thermique 5 a A ce moment, la pellicule d'oxyde de silicium thermique 5 a reste également sous la pellicule de matière de réserve 10 a, sous la forme d'une couche isolante 5 b On implante ensuite des ions d'une impureté de type n, comme de l'arsenic, dans la surface principale supérieure de la région de base N lb, comme représenté
sur la figure 6.
Ensuite, on enlève la couche de matière de réserve i Qa et on effectue une opération de recuit pour faire diffuser l'impureté de type n, pour former ainsi une région de source de type N 3 On masque cette région de source de type N 3 par la pellicule de matière de réserve l Oa dans une opération d'implantation ionique, pour la séparer de la région adjacente par une zone centrale déterminée CA En outre, on masque la région de source de type N 3 par l'électrode de grille 6, pour la séparer de la région de base N lb par une région de formation de canal CH, comme représenté sur la figure 7 Ensuite, on enlève la couche isolante 5 b et on forme une électrode d'émetteur 7, une pellicule isolante inter-couche 8 et une
électrode de collecteur 9, pour achever ainsi le disposi-
tif à semiconducteurs à grille isolée qui est représenté
sur la figure 2.
Dans les étapes mentionnées ci-dessus, les impuretés pour la formation de la région de source de type n 3 et de la région de semiconducteur de type p 2 sont introduites à travers le bord d'ouverture TI et l'autre bord d'ouverture (bord d'ouverture de la seconde ouverture) T 2 qui sont dans des positions mutuellement décalées Le bord d'ouverture T 2 est placé dans une position plus proche de la région de formation de canal CH, c'est-à-dire
plus proche de la partie de bord ED précitée, en compa-
raison avec le bord d'ouverture Tl Par conséquent, la région de source de type N 3 s'étend vers la partie de bord ED de la région de semiconducteur de type p 2, à travers les surfaces d'égale concentration en impureté 2 a
à 2 d On obtient ainsi un TBGI dans lequel la concentra-
tion en impureté de type p dans la région de semiconduc-
teur de type p 2 est relativement faible dans la région de formation de canal CH et est relativement élevée dans la région qui se trouve immédiatement au-dessous de la région
de source de type N 3.
Comme décrit ci-dessus, on forme le bord d'ouverture T 2 par attaque latérale de la pellicule de silicium polycristallin 6 a Ainsi, ce bord d'ouverture T 2
est formé de façon secondaire sur la base du bord d'ouver-
ture Tl, sans aucune exigence d'un nouveau traitement de masquage Par conséquent, le procédé de l'invention n'exige ni une étape supplémentaire, ni un alignement de
masque de haute précision.
1-4 Fonctionnement simplifié du dispositif On va maintenant décrire le fonctionnement du TBGI conforme à ce mode de réalisation, représenté sur la figure 2 On applique une tension de grille VGE supérieure à une tension de seuil de grille Vth qui est spécifique du
TBGI, entre l'électrode de grille 6 et l'électrode d'émet-
teur 7, tandis que l'on applique une tension de collecteur VCE entre l'électrode de collecteur 9 et l'électrode d'émetteur 7 Ensuite, la partie de surface principale supérieure de la région de semiconducteur de type p 2 se trouvant entre la région de source de type N 3 et la région de base N lb, c'est-à-dire la région de formation de canal CH, est inversée et passe d'un semiconducteur de type p à un semiconducteur de type n, pour former un canal de type n Il en résulte que la région de base N lb et la région de source de type N 3, correspondant à un drain et une source d'un transistor MOS qui est formé de façon équivalente par la région de base N lb, la région de semiconducteur de type p 2 et la région de source de type n 3, passent dans des états conducteurs Par conséquent, un courant d'électrons circule à partir de la région de source de type N 3 vers la région de base N lb, à
travers le canal de type n Ce courant d'électrons consti-
tue un courant de base d'un transistor qui est formé de façon équivalente par la région de collecteur p lb, la région de base N lb et la région de semiconducteur de type p 2 A ce moment, des trous sont injectés à partir de la région de collecteur p+ la dans la région de base n
lb, et certains des trous sont recombinés avec des élec-
trons constituant des porteurs injectés à partir de la région de source de type N 3 dans la région de base n lb, tandis que les trous restants traversent la région de semiconducteur de type p 2 pour circuler vers l'électrode d'émetteur 7, sous la forme d'un courant de trous Par
conséquent, le TBGI passe dans un état conducteur (déblo-
qué), ce qui fait que l'électrode de collecteur 9 et l'électrode d'émetteur 7 sont reliées par un chemin conducteur.
Lorsque la tension de grille VGE est fixée au-
dessous de la tension de seuil de grille Vth, le transis-
tor MOS passe dans un état bloqué, ce qui fait que le courant d'électrons précité ne circule pas, grâce à quoi le TBGI passe dans un état non conducteur (bloqué) Ce TBGI présente un avantage qui consiste en ce que le circuit d'attaque qui lui est destiné peut avoir une structure simplifiée en comparaison avec celui d'un transistor bipolaire, du fait que le TBGI est identique à un transistor du type à commande par tension ayant une grille isolée (grille MOS), de façon similaire à un autre dispositif à semiconducteurs à grille isolée, tel par
exemple qu'un transistor à effet de champ MOS.
1-5 Fonctionnement caractéristique du dispositif Dans ce TBGI, la concentration de l'impureté de type p dans la région de semiconducteur de type p 2 est relativement faible dans la région de formation de canal CH et relativement élevée pratiquement dans la région qui se trouve immédiatement au-dessous de la région de source de type N 3 Par conséquent, ce TBGI permet de réduire la résistance carrée sans augmenter la tension de seuil de grille Vth, ce qui permet d'améliorer la résistance au déverrouillage En outre, la région de semiconducteur de type p 2, qui est formée par une seule étape de masquage et une seule étape de diffusion, n'exige ni un alignement de masque de haute précision, ni de nouvelles étapes d'alignement de masque et de diffusion De plus, la concentration de l'impureté de type p dans la région de semiconducteur de type p 2 est élevée pratiquement sur la surface de la région s'étendant immédiatement au-dessous de la région de source de type N 3, grâce à quoi il est possible de réduire la résistance carrée à un niveau bas pratiquement sur la totalité de la surface de la région se trouvant immédiatement au-dessous de la région de source
de type N On peut ainsi améliorer encore plus efficace-
ment la résistance au déverrouillage.
1-6 Test de validation du dispositif
On a effectué un test pour valider le fonction-
nement de ce TBGI La figure 8 montre des dimensions de parties respectives du TBGI qui a été soumis au test Dans ce TBGI, la profondeur dl d'une région de source de type n 3 à partir d'une surface principale supérieure d'un substrat semiconducteur 1, et la profondeur d 2 d'une
région de semiconducteur de type p 2 étaient respective-
ment d'environ 0,5 pm et d'environ 5 ym La profondeur d 3
d'une couche isolante 5 était d'environ 0,1 pm.
La figure 9 est une représentation graphique montrant des résultats de validation en ce qui concerne la relation entre l'écart des bords d'ouvertures |T 1 T 21, qui est un espace entre des bords d'ouvertures Tl et T 2, et la tension de seuil de grille Vth dans un tel TBGI Un paramètre Q exprime la dose d'ions bore implantés pour
former la région de semiconducteur de type p On a fabri-
qué trois types de TBGI avec implantation ionique à trois
14 -2 14 -2 15 -2
doses Q de 4 x 10 cm 8 x 10 cm et 2 x 10 cm
pour les soumettre à une mesure réelle.
Comme le montre la figure 9, la tension de grille Vth augmente proportionnellement à la dose Q pour le même écart entre les bords d'ouvertures Simultanément, cette représentation graphique montre également que l'on obtient une tension de seuil de grille Vth inférieure lorsqu'on augmente l'écart des bords d'ouvertures, pour la même dose Q Ainsi, les résultats du test confirment qu'il est possible de réduire la tension de seuil de grille Vth
en fixant correctement l'écart entre les bords d'ouver-
tures à une valeur élevée, même si la concentration en impureté de type p de la région de semiconducteur de type p 2 est augmentée dans le but de réduire la résistance
carrée.
La figure 10 est un schéma explicatif destiné à illustrer des symboles représentant les dimensions de parties respectives dans le TBGI conforme à ce mode de réalisation La distance Xp entre le bord d'ouverture Tl et la partie de bord ED et la profondeur Yp de la région de semiconducteur de type p 2 sont fixées avec un rapport constant Xp/Yp d'environ 0,8, comme décrit ci-dessus Le rapport X/Yp entre la distance X qui sépare le bord d'ouverture T 2 et la partie de bord ED, et la profondeur Yp est réduit lorsque l'écart entre les bords d'ouvertures
Tl et T 2 est augmenté.
La figure 11 est une représentation graphique montrant des résultats de mesure de tensions de seuil de grille Vth et de tensions de claquage VCES, en fonction du rapport X/Yp Sur la figure 11, des courbes en traits continus montrent des résultats de mesure concernant des TBGI ayant une tension nominale de 600 V et un courant nominal de 100 A Trois courbes montrant les rapports X/Yp
en fonction de la tension de seuil de grille Vth corres-
pondant à trois types de doses Q permettent de voir que
l'on peut obtenir une tension de seuil de grille Vth cons-
tante lorsque le rapport X/Yp est fixé à une valeur basse (c'est-à-dire que l'écart des bords d'ouvertures est fixé
à une valeur élevée), même si la dose Q est augmentée.
D'autre part, une courbe représentant le rapport X/Yp en fonction de la tension de claquage VCES montre que la tension de claquage VCES est pratiquement constante dans une région dans laquelle le rapport X/Yp est supérieur à 0,3, sans dépendance vis-à-vis du rapport X/Yp, tandis que la tension de claquage VCES diminue de façon abrupte lorsque le rapport X/Yp est réduit au-dessous de 0,3 Une telle diminution de la tension de claquage VCES est
occasionnée par une décharge à travers la région de forma-
tion de canal CH lorsque la largeur de la région de forma-
tion de canal CH est réduite au-delà d'une certaine limite De plus, dans un TBGI ayant une tension nominale élevée, une courbe (ligne en pointillés) représentant le rapport X/Yp en fonction de la tension de claquage VCES commence à présenter une diminution à une valeur de 0,3, sans dépendance marquée vis-à-vis de la tension nominale. On peut ainsi en déduire qu'il est préférable que le rapport X/Yp soit fixé à une valeur supérieure à 0,3 pour
des TBGI ayant diverses tensions nominales.
La figure 12 est une représentation graphique montrant le résultat d'une mesure concernant la dépendance de la résistance au déverrouillage vis-à-vis du rapport X/Yp En pratique, la résistance au déverrouillage est de préférence d'au moins 20 ps, compte tenu d'une marge déterminée, en plus du temps nécessaire pour le démarrage du fonctionnement d'un circuit de protection lorsque le TBGI est le siège d'un phénomène de déverrouillage, avec circulation d'une surintensité Par conséquent, la plage
préférable pour le rapport X/Yp ne doit pas dépasser 0,6.
On peut ainsi en conclure que le rapport X/Yp est compris de préférence dans une plage de 0,3 à 0,6, pour satisfaire
également l'exigence précitée.
2 Second mode de réalisation On va maintenant décrire un second mode de réalisation d'un procédé de fabrication du TBGI qui est représenté sur la figure 2 Conformément à ce procédé, on accomplit tout d'abord des étapes similaires à celles qui sont représentées sur les figures 3 à 5 Dans une étape similaire à celle qui est représentée sur la figure 4, il n'est pas nécessaire d'effectuer une attaque latérale d'une pellicule de silicium polycristallin 6 a En d'autres termes, un bord d'ouverture d'une électrode de grille 6 peut être en coïncidence avec un bord d'ouverture Tl d'une
pellicule de matière de réserve 10.
A la suite d'une étape similaire à celle qui est représentée sur la figure 5, on forme une pellicule de matière de réserve (seconde couche de matière de réserve) l Oa sur une région de pellicule d'oxyde de silicium thermique 5 a correspondant à une partie centrale d'une région de semiconducteur de type p 2, comme représenté sur la figure 13 On attaque la pelliculed'oxyde de silicium thermique 5 a à travers une électrode de grille 6 et la
pellicule de matière de réserve 10 a, remplissant la fonc-
tion de masques On enlève sélectivement une partie de la pellicule d'oxyde de silicium thermique 5 a qui n'est pas recouverte par de tels masques, en commandant de façon
appropriée l'étendue de l'attaque de façon que la pelli-
cule d'oxyde de silicium thermique 5 a soit enlevée en particulier jusqu'à une position en retrait d'une distance constante par rapport au bord d'ouverture TI On forme une couche isolante 5 ayant un bord d'ouverture T 2 par une telle attaque latérale de la pellicule d'oxyde de silicium termique 5 a Le bord d'ouverture T 2 est en retrait sur une
distance déterminée, vers une région intérieure de l'élec-
trode de grille 6, en comparaison avec le bord d'ouverture Tl Une couche isolante 5 b est formée de façon similaire immédiatement au- dessous de la pellicule de matière de
réserve l Oa.
On enlève ensuite la pellicule de matière de
réserve 10 a, comme représenté sur la figure 14 On intro-
duit ensuite une impureté de type n, comme du phosphore,
par une surface principale supérieure du substrat semi-
conducteur 1, à travers les couches isolantes 5 et 5 b, remplissant la fonction de masques On introduit cette impureté de type N par diffusion de gaz Ensuite, on effectue une opération de recuit pour faire diffuser l'impureté de type n, pour former ainsi une région de source de type N 3 La région de source de type N 3 est masquée par la couche isolante 5 b dans l'implantation de l'impureté, pour être séparée de la région adjacente par une zone centrale déterminée CA La région de source de type N 3 est également masquée par la couche isolante 5 b dans l'implantation de l'impureté, de façon à être séparée d'une région de base N lb par une région de formation de canal CH Ensuite, on enlève la couche isolante 5 b et on forme une électrode d'émetteur 7, une pellicule d'isola- tion inter-couche 8 et une électrode de collecteur 9, pour achever le dispositif à semiconducteurs à grille
isolée qui est représenté sur la figure 2.
Dans les étapes mentionnées ci-dessus, les impuretés pour la formation de la région de source de type n 3 et de la région de semiconducteur de type p 2 sont introduites à travers le bord d'ouverture TI et l'autre bord d'ouverture (bord de la seconde ouverture) T 2 qui présentent un écart mutuel Par conséquent, la région de source de type N 3 s'étend vers une partie de bord ED de la région de semiconducteur de type p 2, à travers les surfaces d'égale concentration en impureté 2 a à 2 d, de façon similaire au premier mode de réalisation On obtient ainsi un TBGI dans lequel la concentration en impureté de type p dans la région de semiconducteur de type p 2 est relativement faible dans la région de formation de canal
CH et relativement élevée dans une région située immédia-
tement au-dessous de la région de source de type N 3.
Comme décrit ci-dessus, le bord d'ouverture T 2 est formé par attaque latérale de la pellicule d'oxyde de silicium thermique 5 a En général, on peut maîtriser l'étendue d'une telle attaque latérale avec une excellente reproductibilité, dans une plage allant d'une fraction de l'épaisseur de la pellicule à attaquer, jusqu'à plusieurs fois cette épaisseur La pellicule d'oxyde de silicium thermique 5 a a une épaisseur inférieure à celle de la pellicule de silicium polycristallin 6 a Par conséquent, lorsque la pellicule d'oxyde de silicium thermique 5 a est soumise à une attaque latérale, il est possible de maîtriser de façon précise l'étendue de l'attaque latérale avec une meilleure reproductibilité que dans le cas de
l'attaque latérale de la pellicule de silicium polycris-
tallin 6 a En d'autres termes, le procédé conforme à ce mode de réalisation est capable de fixer de façon plus précise la valeur de l'écart entre les bords d'ouvertures, avec une meilleure reproductibilité que le procédé
conforme au premier mode de réalisation.
De façon similaire au procédé conforme au premier mode de réalisation, le bord d'ouverture T 2 est formé de façon secondaire en relation avec le bord d'ouverture Tl, et par conséquent un nouveau traitement de masquage n'est pas exigé pour former le bord d'ouverture T 2 Le procédé conforme à ce mode de réalisation n'exige donc ni une étape supplémentaire, ni une opération d'alignement de masque de haute précision, de façon
similaire au procédé conforme au premier mode de réalisa-
tion. 3 Troisième mode de réalisation On va maintenant décrire un troisième procédé de fabrication du TBGI qui est représenté sur la figure 2, en se référant aux figures 15 à 21 Premièrement, on prépare un substrat semiconducteur 1 et on forme une pellicule d'oxyde de silicium thermique 5 a sur sa surface principale supérieure, de façon à former en outre une pellicule de silicium polycristallin 6 a sur la pellicule d'oxyde, comme
représenté sur la figure 15 De plus, on forme par photo-
lithographie sur la pellicule de silicium polycristallin 6 a une pellicule de matière de réserve 10 ayant un motif déterminé La pellicule de matière de réserve 10 présente
une ouverture WD 2.
On effectue ensuite une opération d'attaque à travers la pellicule de matière de réserve 10, remplissant la fonction d'un masque, pour enlever sélectivement une partie de la pellicule de silicium polycristallin 6 a qui correspond à l'ouverture WD 2 On définit ainsi une électrode 7 ayant un bord d'ouverture TI L'attaque est maîtrisée de façon si précise que l'électrode de grille 6 reproduit avec fidélité un bord d'ouverture T 2 de la pellicule de matière de réserve 10 On enlève ensuite la pellicule de matière de réserve 10. On applique ensuite une pellicule de matière de
réserve Il sur la totalité d'une partie à nu de la pelli-
cule d'oxyde de silicium thermique 5 a et sur la surface de
l'électrode de grille 6 (figure 17).
On effectue ensuite une opération d'attaque sur la totalité de la surface de la pellicule de matière de réserve 11, au moyen d'un agent d'attaque anisotrope, comme représenté sur la figure 18 A ce moment, une paroi latérale 12 de la pellicule de matière de réserve 11 est laissée dans le bord d'ouverture T 2 de l'électrode de grille 6 Le bord d'ouverture Tl dans la partie qui est formée par la pellicule de matière de réserve 11 et la paroi latérale 12 s'étend vers l'avant au-delà du bord
d'ouverture T 2, sur une distance correspondant à l'épais-
seur de la paroi latérale 12.
On implante ensuite des ions d'une impureté de type p, comme par exemple du bore, dans une surface principale supérieure du substrat semiconducteur 1, à travers la pellicule de matière de réserve 11 et la paroi
latérale 12, remplissant la fonction de masques L'impu-
* reté de type p est ainsi introduite sélectivement dans une
partie d'une région de base N lb correspondant à l'ouver-
ture WD 1 ayant le bord d'ouverture Tl On effectue ensuite une opération de recuit pour faire diffuser de façon
pratiquement isotrope l'impureté de type p qui est intro-
duite par implantation ionique En d'autres termes, l'impureté de type p diffuse dans les deux directions,
vers une partie profonde et le long de la surface princi-
pale supérieure de la région de base N lb, pour former une région de semiconducteur de type p 2 dans la région de base N lb La région de semiconducteur de type p 2 pénètre donc dans une partie située sous l'électrode de
grille 6, à partir du bord d'ouverture Tl (figure 19).
On enlève ensuite la paroi latérale 12 En outre, on forme une pellicule de matière de réserve l Oa sur une partie centrale de la région de semiconducteur de type p 2 Ensuite, on attaque la pellicule d'oxyde de silicium thermique 5 a à travers la pellicule de matière de réserve l Oa et l'électrode de grille 6, remplissant la fonction de masques, pour former une couche isolante 5 A ce moment, une partie de la pellicule d'oxyde de silicium thermique 5 a est laissée également sous la pellicule de matière de réserve l Oa, sous la forme d'une couche isolante 5 b Ensuite, on implante des ions d'une impureté de type n, comme par exemple de l'arsenic, dans la surface principale supérieure de la région de base N lb, à
travers la pellicule de matière de réserve l Oa et l'élec-
trode de grille 6, remplissant la fonction de masques
(figure 20).
Ensuite, on enlève la pellicule de matière de réserve l Oa et on effectue une opération de recuit pour faire diffuser l'impureté de type n, pour former ainsi une région de source de type N 3 La région de source de type n 3 est masquée par la pellicule de matière de réserve i Qa au cours de l'implantation ionique, de façon à être séparée de la région de source adjacente par une zone centrale déterminée CA En outre, la région de source de type N 3 est également masquée par l'électrode de grille 6, de façon à être séparée de la région de base N lb par une région de formation de canal CH (figure 21) Ensuite, on enlève la couche isolante 5 b et on forme une électrode d'émetteur 7, une pellicule isolante inter-couche 8 et une
électrode de collecteur 9, de façon à achever un dispo-
sitif à semiconducteurs à grille isolée (figure 2).
Dans les étapes mentionnées précédemment, les impuretés pour la formation de la région de source de type n 3 et de la région de semiconducteur de type p 2 sont
respectivement introduites à travers les bords d'ouver-
tures Tl et T 2 qui présentent un décalage mutuel Le bord d'ouverture T 2 est placé dans une position qui est plus proche de la région de formation de canal CH, c'est-à-dire
plus proche de la partie de bord ED précitée, en compa-
raison avec le bord d'ouverture Tl, de façon similaire aux
modes de réalisation mentionnés précédemment Par consé-
quent, dans le TBGI qui est obtenu, la concentration de l'impureté de type p dans la région de semiconducteur de
type p 2 est relativement faible dans la région de forma-
tion de canal CH et elle est relativement élevée dans une région située immédiatement au-dessous de la région de
source de type N 3.
La paroi latérale 12 est formée par attaque anisotrope de la pellicule de matière de réserve 11 On peut donc obtenir pour la paroi latérale 12 une épaisseur proportionnelle à celle de la pellicule de matière de réserve 11 qui se trouve sur l'électrode de grille 6, avec une excellente reproductibilité Le procédé conforme à ce mode de réalisation présente donc un avantage qui consiste en ce que l'on peut fixer aisément, avec une excellente reproductibilité, la valeur de l'écart entre les bords
d'ouvertures Tl et T 2.
Le bord d'ouverture Tl est formé de façon secon-
daire en relation avec le bord d'ouverture T 2, et par conséquent aucun nouveau traitement de masquage n'est nécessaire pour former le bord d'ouverture Tl Ce procédé n'exige donc ni une étape supplémentaire ni une opération
d'alignement de masque de haute précision, de façon simi-
laire aux modes de réalisation envisagés précédemment.
4 Modifications du troisième mode de réalisation ( 1) Dans le procédé conforme au troisième mode de réalisation, on peut remplacer la pellicule de matière de réserve 11 par une pellicule CVD qui est formée par
dépôt chimique en phase vapeur (ou CVD).
( 2) Dans le procédé conforme au troisième mode de réalisation, on peut remplacer la pellicule de matière de réserve 11 par une pellicule formée par centrifugation sur du verre (ou SOG) Même si une surface qui doit être recouverte par une telle pellicule est rendue irrégulière par l'électrode de grille 6 ou autre, il est possible de couvrir effectivement cette surface, à cause de la propriété d'écoulement dans la formation de la pellicule SOG. ( 3) Lorsqu'il n'est pas nécessaire d'introduire du bore dans l'électrode de grille 6, dans le procédé conforme au troisième mode de réalisation, on peut former sur la surface de l'électrode de grille 6 une pellicule d'oxyde thermique 13 ayant une épaisseur suffisante, comme représenté sur la figure 22, de façon que du bore ne soit pas implanté dans l'électrode de grille 6 au cours de l'étape d'implantation de bore Selon une variante, on peut employer une pellicule formée par dépôt chimique en phase vapeur, à la place de la pellicule d'oxyde thermique 13. ( 4) Dans le procédé conforme au troisième mode de réalisation, on peut laisser la pellicule de matière de réserve 10 qui est formée par l'étape représentée sur la figure 15, jusqu'à ce que des ions bore soient implantés, comme représenté sur la figure 23 Il est donc possible d'éviter l'implantation d'ions bore dans l'électrode de
grille 6 au cours de l'étape d'implantation d'ions bore.
5 Quatrième mode de réalisation On va maintenant décrire un quatrième procédé de
fabrication du TBGI qui est représenté sur la figure 2.
Conformément à ce procédé, on effectue tout d'abord une étape qui est similaire à celle représentée sur la figure 3 Une pellicule de matière de réserve 10 qui est formée
par cette étape présente une ouverture WD 1.
On attaque ensuite de façon sélective une pelli-
cule de silicium polycristallin 6 a, à travers la pellicule de matière de réserve 10 ayant le bord d'ouverture TI, remplissant la fonction d'un masque, de façon que la pellicule de silicium polycristallin 6 a ait également le bord d'ouverture Tl On implante ensuite des ions d'une impureté de type p, comme par exemple du bore, dans une surface principale supérieure d'un substrat semiconducteur 1, à travers la pellicule de matière de réserve 10 ou la pellicule de silicium polycristallin 6 a, remplissant la
fonction d'un masque On implante les ions par une techni-
que d'implantation ionique bien connue On introduit ainsi sélectivement l'impureté de type p dans une partie de surface principale supérieure d'une région de base N lb
correspondant à l'ouverture WD 1.
Ensuite, on enlève la pellicule de matière de réserve 10 et on effectue une opération de recuit pour faire diffuser de façon pratiquement isotrope l'impureté de type p qui est introduite par l'implantation ionique, comme représenté sur la figure 25 Ainsi, on fait diffuser l'impureté de type p dans les deux directions vers une
partie profonde et le long d'une surface principale supé-
rieure de la région de base N lb, pour former une région de semiconducteur de type p 2 dans la région de base n lb La région de semiconducteur de type p 2 pénètre donc
dans une région située sous la pellicule de silicium poly-
cristallin 6 a, en traversant le bord d'ouverture (bord d'une première ouverture) Tl de la pellicule de réserve
10.
On oxyde ensuite la pellicule de silicium poly-
cristallin 6 a sur une profondeur déterminée, à partir de sa surface, ce qui a pour effet de former une électrode de grille 6 ayant un bord d'ouverture T 2 qui est en retrait par rapport au bord d'ouverture Tl, comme représenté sur la figure 6 L'électrode de grille 6 est constituée par le même matériau que la pellicule de silicium polycristallin 6 a On recouvre une surface de l'électrode de grille 6 par une pellicule d'oxyde thermique 21 qui est formée par oxydation de la pellicule de silicium polycristallin 6 a. On forme ensuite une pellicule de matière de réserve (seconde couche de matière de réserve) l Oa sur une partie centrale de la région de semiconducteur de type p
2, après quoi on enlève la pellicule d'oxyde thermique 21.
A ce moment, on enlève également la pellicule d'oxyde de
silicium thermique 5 a, sauf une partie qui se trouve immé-
diatement au-dessous de l'électrode de grille 6 et de la
pellicule de matière de réserve l Oa On laisse la pelli-
cule d'oxyde de silicium thermique 5 a sous l'électrode de grille 6, à titre de couche isolante 5 En outre, on laisse également une autre partie de la pellicule d'oxyde de silicium thermique 5 a sous la pellicule de matière de réserve 10 a, à titre de couche isolante 5 b Cette couche isolante 5 b comprend non seulement la pellicule d'oxyde de silicium thermique 5 a, mais également la pellicule d'oxyde thermique 21 On implante ensuite des ions d'une impureté de type n, comme par exemple de l'arsenic, dans une surface principale supérieure de la région de base N lb, à travers la pellicule de matière de réserve l Oa et l'électrode de grille 6 remplissant la fonction de masques
(figure 27).
Ensuite, on enlève la pellicule de matière de réserve l Oa et on effectue une opération de recuit pour faire diffuser l'impureté de type n, pour former ainsi une région de source de type N 3 La région de source de type n 3 est masquée par la pellicule de matière de réserve l Oa dans l'implantation ionique, pour être séparée de la
région de source adjacente par une zone centrale déter-
minée CA En outre, la région de source de type N 3 est également masquée par l'électrode de grille 6, pour être séparée de la région de base N lb par une région de formation de canal CH (figure 28) Ensuite, on enlève la couche isolante 5 b et on forme une électrode d'émetteur 7, une pellicule d'isolation inter-couche 8 et une électrode de collecteur 9, pour achever un dispositif à semiconduc-
teurs à grille isolée (figure 2).
6 Cinquième mode de réalisation On va maintenant décrire un cinquième procédé de
fabrication du TBGI qui est représenté sur la figure 2.
Conformément à ce procédé, on prépare tout d'abord un substrat semiconducteur 1 en formant une pellicule d'oxyde
de silicium thermique 5 a sur sa surface principale supé-
rieure et en formant en outre sur la pellicule d'oxyde une pellicule de silicium polycristallin 6 a, comme représenté
sur la figure 29 En outre, on oxyde une surface supé-
rieure de la pellicule d'oxyde de silicium 6 a pour former une pellicule d'oxyde (pellicule de composé) 22 a sur la pellicule de silicium polycristallin 6 a De plus, on forme par photolithographie sur la pellicule d'oxyde 22 a une
pellicule de matière de réserve 10 ayant un motif déter-
miné Cette pellicule de matière de réserve 10 présente
une ouverture WD 1.
Ensuite, on attaque sélectivement la pellicule d'oxyde 22 a à travers la pellicule de matière de réserve 10 remplissant la fonction d'un masque, comme représenté sur la figure 30 On définit de façon appropriée l'étendue de l'attaque afin d'enlever sélectivement une partie de la pellicule d'oxyde 22 a qui correspond à l'ouverture WD 1 de
la pellicule de matière de réserve 10, et d'enlever égale-
ment la pellicule d'oxyde 22 a jusqu'à une position qui est en retrait d'une distance constante par rapport au bord d'ouverture Tl Par une telle attaque latérale de la pellicule d'oxyde 22 a, on forme une pellicule d'oxyde 22 ayant un bord d'ouverture T 2, de façon que le bord d'ouverture T 2 soit en retrait d'une distance déterminée
par rapport au bord d'ouverture TI.
Ensuite, on attaque la pellicule de silicium polycristallin 6 a à travers la pellicule d'oxyde 22, remplissant la fonction d'un masque, pour obtenir une électrode de grille 6 ayant le bord d'ouverture T 2, comme représenté sur la figure 31 On implante ensuite des ions d'une impureté de type p comme par exemple du bore, dans
une surface principale supérieure du substrat semiconduc-
teur 1, à travers la pellicule de matière de réserve 10, remplissant la fonction d'un masque On implante les ions
par une technique d'implantation ionique bien connue.
L'impureté de type p est ainsi introduite sélectivement dans une partie de la région de base N lb qui correspond
à l'ouverture WD 1.
Ensuite, on enlève la pellicule de matière de réserve 10 et on effectue une opération de recuit pour faire diffuser de manière pratiquement isotrope l'impureté
de type p qui est introduite par l'implantation ionique.
En d'autres termes, on fait diffuser l'impureté p dans les deux directions, vers une partie profonde et le long d'une surface principale supérieure de la région de base N lb, pour former ainsi une région de semiconducteur de type p 2 dans la région de base N lb La région de semiconducteur de type p 2 pénètre ainsi sur une distance correspondante dans une région située sous l'électrode de grille 6, à partir du bord d'ouverture Tl de la pellicule de matière
de réserve 10.
On forme ensuite une pellicule de matière de
réserve l Oa sur une partie centrale de la région de semi-
conducteur de type p 2, comme représenté sur la figure 33.
On enlève ensuite sélectivement la pellicule d'oxyde thermique 21 à travers la pellicule de matière de réserve i Qa et l'électrode de grille 6, remplissant la fonction de masques A ce moment, on enlève également la pellicule d'oxyde 22 On laisse une partie de la pellicule d'oxyde de silicium thermique 5 a sous l'électrode de grille 6, à titre de couche isolante 5 On laisse également une autre partie de la pellicule d'oxyde de silicium thermique 5 a sous la pellicule de matière de réserve 10 a, à titre de couche isolante 5 b Ensuite, on implante des ions d'une impureté de type n, comme par exemple de l'arsenic, dans la surface principale supérieure de la région de base n lb, à travers la pellicule de matière de réserve l Oa et l'électrode de grille 6 remplissant la fonction de masques
(figure 33).
Ensuite, on enlève la pellicule de matière de réserve i Qa et on effectue une opération de recuit pour faire diffuser l'impureté de type n, pour former ainsi une région de source de type n+ 3 La région de source de type n+ 3 est masquée par la pellicule de matière de réserve l Oa au cours de l'implantation ionique, pour être séparée de la région de source adjacente par une zone centrale
déterminée CA La région de source de type N 3 est égale-
ment masquée par l'électrode de grille 6, pour être séparée de la région de base N lb par une région de formation de canal CH (figure 34) Ensuite, on enlève la couche isolante 5 b et on forme une électrode d'émetteur 7, une pellicule isolante inter-couche 8 et une électrode de
collecteur 9, de façon à achever un dispositif à semicon-
ducteurs à grille isolée (figure 2).
Dans l'étape qui est représentée sur la figure 29, on peut remplacer la pellicule d'oxyde 22 a par une
pellicule de nitrure.
7 Autres modifications ( 1) La présente invention n'exclut pas un procédé bien connu pour former deux fois des couches diffusées de type p c'est-à-dire un procédé consistant à former indépendamment une couche diffusée de type p ayant une faible concentration en impureté, pour former un canal, et une couche diffusée de type p ayant une
concentration en impureté élevée, pour réduire la résis-
tance carrée On peut ainsi former une couche diffusée de type p dans le but d'améliorer encore davantage le
contact ohmique.
( 2) Bien que l'on ait décrit les modes de réali- sation ci-dessus en se référant à un TBGI à canal n, la présente invention est également applicable à un TBGI à canal p Le TBGI à canal p a une structure dans laquelle les deux types de conductivité, c'est-à-dire les types n et p,sont inversés dans les couches de semiconducteur
respectives formant le TBGI à canal N envisagé précédem-
ment. ( 3) La présente invention n'est pas limitée à un TBGI, mais est également applicable à un dispositif à semiconducteurs à grille isolée de type général, comme par exemple un transistor à effet de champ MOS de puissance,
un transistor EST ou un transistor MCT.
Il va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits
et représentés, sans sortir du cadre de l'invention.
Claims (9)
1 Dispositif à semiconducteurs à grille isolée,
caractérisé en ce qu'il comprend: (a) un substrat semi-
conducteur ( 1) comportant: (a-1) une première région de semiconducteur d'un premier type de conductivité (lb) qui est à nu sur une surface principale supérieure du substrat
semiconducteur ( 1); (a-2) une seconde région de semicon-
ducteur d'un second type de conductivité ( 2) qui est formée sélectivement sur une partie de surface supérieure de la première région de semiconducteur (lb) pour être
mise à nu sélectivement sur la surface principale supé-
rieure du substrat semiconducteur ( 1), cette seconde
région de semiconducteur ( 2) étant formée par l'introduc-
tion d'une impureté du second type de conductivité, par une première ouverture déterminée (W Dl) qui est formée sur
la surface principale supérieure du substrat semiconduc-
teur ( 1), et par la diffusion de cette impureté; et (a-3) une troisième région de semiconducteur du premier type de conductivité ( 3) qui est formée sélectivement sur une
partie de surface supérieure de la seconde région de semi-
conducteur ( 2) en étant séparée de la région adjacente par une zone centrale déterminée (CA), d'un côté intérieur de la seconde région de semiconducteur ( 2), et en étant séparée par une région de formation de canal déterminée (CH) d'une partie de bord (ED) d'une surface à nu de la seconde région de semiconducteur ( 2), cette troisième
région de semiconducteur étant à nu sur la surface princi-
pale supérieure du substrat semiconducteur ( 1) et étant formée par l'introduction d'une impureté du premier type de conductivité par une seconde ouverture déterminée (WD 2) qui est formée sur la surface principale supérieure du substrat semiconducteur ( 1), un bord d'ouverture (T 2) de la seconde ouverture qui définit la position d'une surface de jonction entre la région de formation de canal (CH) et la troisième région de semiconducteur ( 3) étant placé plus près de la région de formation de canal (CH) qu'un bord d'ouverture (TI) de la première ouverture (W Dl) définissant la position de la partie de bord (ED) de la seconde région de semiconducteur ( 2); (b) une couche isolante ( 5) formée sélectivement sur la surface princi- pale supérieure du substrat semiconducteur ( 1) pour recouvrir la région de formation de canal (CH); (c) une couche d'électrode de commande ( 6) disposée face à la région de formation de canal (CH) avec interposition de la couche isolante ( 5); (d) une première couche d'électrode principale ( 7) qui est formée sélectivement sur la surface principale supérieure du substrat semiconducteur ( 1), de façon à être connectée électriquement à la fois aux seconde ( 2) et troisième ( 3) régions de semiconducteur, et à être isolée électriquement de la couche d'électrode de commande ( 6); et (e) une seconde couche d'électrode principale ( 9) qui est formée sur une surface principale inférieure du substrat semiconducteur ( 1) de façon à être
connectée électriquement à ce substrat semiconducteur ( 1).
2 Dispositif à semiconducteurs à grille isolée selon la revendication 1, caractérisé en ce que le rapport entre la distance (X) séparant un bord d'ouverture (T 2) de la seconde ouverture et la partie de bord (ED) de la seconde région de semiconducteur ( 2), et la profondeur (Yp) de la seconde région de semiconducteur ( 2), à partir
de la surface principale supérieure du substrat semicon-
ducteur ( 1), est compris dans une plage de 0,3 à 0,6.
3 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée, caractérisé en ce qu'il comprend: (a) une étape consistant à obtenir un substrat semiconducteur ( 1) comprenant une première région de semiconducteur d'un premier type de conductivité (lb), cette première région de semiconducteur (lb) étant à nu
sur une surface principale supérieure du substrat semi-
conducteur ( 1); (b) une étape consistant à former une
pellicule d'oxyde ( 5 a) sur la surface principale supé-
rieure du substrat semiconducteur ( 1); (c) une étape consistant à former une couche conductrice ( 6 a) sur la pellicule d'oxyde ( 5 a); (d) une étape consistant à former une première couche de matière de réserve ( 10), ayant une première ouverture (WD 1) sur la couche conductrice ( 6 a); (e) une étape consistant à enlever sélectivement la couche conductrice ( 6 a), à travers la première couche de matière de réserve ( 10) remplissant la fonction d'un masque, pour transformer ainsi en une couche d'électrode de commande ( 6) la couche conductrice ( 6 a) ayant un bord d'ouverture (T 2) qui est en retrait d'une largeur déterminée par
rapport à un bord d'ouverture (Tl) de la première ouver-
ture (WD 1), vers une région intérieure de la première
couche de matière de réserve ( 10); (f) une étape consis-
tant à former une seconde région de semiconducteur d'un
second type de conductivité ( 2) en introduisant sélecti-
vement une impureté du second type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1) à travers la première ouverture (WD 1); (g) une étape consistant à enlever la première couche de matière de réserve ( 10); (h) une étape consistant à faire diffuser dans la première région de semiconducteur (lb) l'impureté du second type de conductivité qui est introduite à
l'étape (f), pour étendre ainsi la seconde région de semi-
conducteur du second type de conductivité ( 2) dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur ( 1), la seconde région de semiconducteur ( 2) étant étendue dans la
direction précitée le long de la surface principale supé-
rieure pour former une région ayant une étendue déter-
minée, à partir du bord d'ouverture de la couche d'élec-
trode de commande ( 6), vers une région intérieure de la
couche d'électrode de commande ( 6); (i) une étape consis-
tant à former sélectivement une seconde couche de matière de réserve (l Oa) sur une région, correspondant à une partie centrale de la première ouverture (WD 1), qui est formée sur la pellicule d'oxyde ( 5 a); (j) une étape consistant à enlever sélectivement la pellicule d'oxyde ( 5 a) à travers la seconde couche de matière de réserve (l Oa) et la couche d'électrode de commande ( 6) remplissant
la fonction de masque; (k) une étape consistant à intro-
duire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1), à travers la seconde couche de matière de réserve ( 10 a) et la couche d'électrode de commande ( 6) remplissant la fonction de masques,pour former ainsi une troisième région de semiconducteur du premier type de conductivité ( 3) dans la seconde région de semiconducteur ( 2); ( 1) une étape consistant à enlever la seconde couche de matière de réserve ( 10 a); (m) une étape consistant à former sélectivement une première couche d'électrode principale ( 7) sur la surface principale supérieure du substrat semiconducteur ( 1), de façon qu'elle soit connectée électriquement à la fois aux seconde ( 2) et troisième ( 3) régions de semiconducteur, et
qu'elle soit électriquement isolée de la couche d'élec-
trode de commande ( 6); (n) une étape consistant à former une seconde couche d'électrode principale ( 9) sur une surface principale inférieure du substrat semiconducteur ( 1), de façon qu'elle soit connectée électriquement à la surface principale inférieure du substrat semiconducteur ( 1).
4 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée, caractérisé en ce qu'il comprend: (a) une étape consistant à obtenir un substrat semiconducteur ( 1) comprenant une première région de semiconducteur d'un premier type de conductivité (lb), cette première région de semiconducteur (lb) étant à nu
sur une surface principale supérieure du substrat semi-
conducteur ( 1); (b) une étape consistant à former une
pellicule d'oxyde ( 5 a) sur la surface principale supé-
rieure du substrat semiconducteur ( 1); (c) une étape consistant à former une couche conductrice ( 6 a) sur la pellicule d'oxyde ( 5 a); (d) une étape consistant à former une première couche de matière de réserve ( 10), ayant une première ouverture (WD 1) sur la couche conductrice ( 6 a); (e) une étape consistant à enlever sélectivement la couche conductrice ( 6 a) à travers la première couche de matière de réserve ( 10) remplissant la fonction d'un masque, pour former ainsi une couche d'électrode de commande ( 6) ayant
un bord d'ouverture (Tl) déterminé; (f) une étape consis-
tant à former une seconde région de semiconducteur d'un
second type de conductivité ( 2) en introduisant sélecti-
vement une impureté du second type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1) à travers la première ouverture (WD 1); (g) une étape consistant à enlever la première couche de matière de réserve ( 10); (h) une étape consistant à faire diffuser dans la première région de semiconducteur (lb) l'impureté du second type de conductivité qui est introduite à
l'étape (f), pour étendre ainsi la seconde région de semi-
conducteur du second type de conductivité ( 2) dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur ( 1), la seconde région de semiconducteur ( 2) étant étendue dans la
direction précitée le long de la surface principale supé-
rieure pour former une région ayant une étendue déter-
minée, à partir du bord d'ouverture de la couche d'élec-
trode de commande ( 6), vers une région intérieure de la
couche d'électrode de commande ( 6); (i) une étape consis-
tant à former sélectivement une seconde couche de matière de réserve ( 10 a) sur une région, correspondant à une partie centrale de la première ouverture (WD 1), qui est formée sur la pellicule d'oxyde ( 5 a); (j) une étape consistant à enlever sélectivement la pellicule d'oxyde ( 5 a) à travers la seconde couche de matière de réserve ( 10 a) et l'électrode de commande ( 6) remplissant la fonction de masques, pour former la pellicule d'oxyde ( 5) ayant un bord d'ouverture (T 2) qui est en retrait d'une largeur déterminée par rapport au bord d'ouverture (Tl) de la couche d'électrode de commande ( 6) vers une région intérieure de la couche d'électrode de commande ( 6); (k) une étape consistant à enlever la seconde couche de matière de réserve ( 10 a); ( 1) une étape consistant à introduire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1) à travers la pellicule d'oxyde ( 5) qui est obtenue à l'étape (j), remplissant la fonction d'un masque, pour former ainsi une troisième région de semiconducteur du premier type de conductivité ( 3) dans la seconde région de semiconducteur ( 2); (m) une étape consistant à former sélectivement une première couche d'électrode principale ( 7) sur la surface principale supérieure du substrat semiconducteur ( 1), de façon qu'elle soit connectée électriquement à la fois aux seconde ( 2) et troisième ( 3) régions de semiconducteur, et
qu'elle soit électriquement isolée de la couche d'élec-
trode de commande ( 6); et (n) une étape consistant à former une seconde couche d'électrode principale ( 9) sur
une surface principale inférieure du substrat semiconduc-
teur ( 1), de façon qu'elle soit connectée électriquement à
la surface principale inférieure du substrat semiconduc-
teur ( 1).
5 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée, caractérisé en ce qu'il comprend: (a) une étape consistant à obtenir un substrat semiconducteur ( 1) comprenant une première région de semiconducteur d'un premier type de conductivité (lb), cette première région de semiconducteur (lb) étant à nu
sur une surface principale supérieure du substrat semi-
conducteur ( 1); (b) une étape consistant à former une
pellicule d'oxyde ( 5 a) sur la surface principale supé-
rieure du substrat semiconducteur ( 1); (c) une étape consistant à former une couche conductrice ( 6 a) sur la pellicule d'oxyde ( 5 a); (d) une étape consistant à former une première couche de matière de réserve ( 10), ayant une ouverture (WD 2) sur la couche conductrice ( 6 a); (e) une
étape consistant à enlever sélectivement la couche conduc-
trice ( 6 a) à travers la première couche de matière de réserve ( 10) remplissant la fonction d'un masque, pour former ainsi une couche d'électrode de commande ( 6) ayant
un bord d'ouverture déterminé (T 2); (f) une étape consis-
tant à enlever la première couche de matière de réserve ( 10); (g) une étape consistant à former une paroi latérale
( 12) ayant une épaisseur déterminée, sur le bord d'ouver-
ture (T 2) de la couche d'électrode de commande; (h) une
étape consistant à former une seconde région de semicon-
ducteur d'un second type de conductivité ( 2) en introdui-
sant sélectivement une impureté du second type de conduc-
tivité dans la surface principale supérieure du substrat semiconducteur ( 1), à travers la couche d'électrode de commande ( 6) et la paroi latérale ( 12), remplissant la fonction de masques; (i) une étape consistant à enlever la paroi latérale ( 12); (j) une étape consistant à faire diffuser dans la première région de semiconducteur (lb)
l'impureté du second type de conductivité qui est intro-
duite à l'étape (h), pour étendre ainsi la seconde région de semiconducteur du second type de conductivité ( 2) dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur ( 1), cette seconde région de semiconducteur ( 2) étant étendue
dans la direction orientée le long de la surface princi-
pale pour former une région ayant une étendue déterminée à partir du bord d'ouverture (T 2) de la couche d'électrode de commande ( 6), vers une région intérieure de la couche d'électrode de commande ( 6); (k) une étape consistant à former sélectivement une seconde couche de matière de réserve (l Oa) sur une région, correspondant à une partie centrale de l'ouverture précitée, qui est formée sur la pellicule d'oxyde ( 5 a); ( 1) une étape consistant à enlever sélectivement la pellicule d'oxyde ( 5 a) à travers la seconde couche de matière de réserve (l Oa) et la couche d'électrode de commande ( 6) remplissant la fonction de
masques; (m) une étape consistant à introduire sélecti-
vement une impureté du premier type de conductivité dans
la surface principale supérieure du substrat semiconduc-
teur ( 1), à travers la seconde couche de matière de réserve (l Oa) et la couche d'électrode de commande ( 6) remplissant la fonction de masques, pour former ainsi une troisième région de semiconducteur du premier type de conductivité ( 3) dans la seconde région de semiconducteur ( 2); (n) une étape consistant à enlever la seconde couche de matière de réserve ( 10 a); (o) une étape consistant à former sélectivement une première couche d'électrode principale ( 7) sur la surface principale supérieure du
substrat semiconducteur ( 1), de façon qu'elle soit connec-
tée électriquement à la fois aux seconde ( 2) et troisième
( 3) régions de semiconducteur, et qu'elle soit électrique-
ment isolée de la couche d'électrode de commande ( 6); et (p) une étape consistant à former une seconde couche d'électrode principale ( 9) sur une surface principale inférieure du substrat semiconducteur ( 1), de façon
qu'elle soit connectée électriquement à la surface princi-
pale inférieure du substrat semiconducteur ( 1).
6 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée selon la revendication 5, caractérisé en ce que l'étape (g) comprend: (g-1) une étape consistant à former une couche de revêtement ( 11) sur la couche d'électrode de commande ( 6) et la couche d'oxyde ( 5 a); et (g-2) une étape consistant à enlever la couche de revêtement ( 11), par attaque, tout en laissant une partie ayant une épaisseur déterminée à partir du bord d'ouverture (T 2) de la couche d'électrode de commande ( 6), pour former ainsi la paroi latérale précitée ( 12).
7 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée selon la revendication 5, caractérisé en ce que l'étape (c) comprend: (c-1) une étape consistant à former un conducteur en couche ( 6 a) sur la pellicule d'oxyde ( 5 a), et (c-2) une étape consistant à former une pellicule écran ( 13) sur la couche conductrice, pour former ainsi sur la pellicule d'oxyde ( 5 a) une couche
conductrice ( 6 a) ayant une pellicule écran sur sa surface.
8 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée selon la revendication 5, caractérisé en ce que l'étape (f) est accomplie après
l'étape (h).
9 Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée, caractérisé en ce qu'il comprend: (a) une étape consistant à obtenir un substrat semiconducteur ( 1) comprenant une première région de semiconducteur d'un premier type de conductivité (lb), cette première région de semiconducteur (lb) étant à nu
sur une surface principale supérieure du substrat semi-
conducteur ( 1); (b) une étape consistant à former une
pellicule d'oxyde ( 5 a) sur la surface principale supé-
rieure du substrat semiconducteur ( 1); (c) une étape consistant à former une couche conductrice ( 6 a) sur la pellicule d'oxyde ( 5 a); (d) une étape consistant à former une première couche de matière de réserve ( 10), ayant une première ouverture (W Dl) sur la couche conductrice ( 6 a); (e) une étape consistant à enlever sélectivement la couche conductrice ( 6 a), à travers la première couche de matière de réserve ( 10) remplissant la fonction d'un masque, pour former ainsi une couche conductrice ( 6 a) ayant un bord d'ouverture déterminé (Tl); (f) une étape consistant à former une seconde région de semiconducteur d'un second type de conductivité ( 2) en introduisant sélectivement une impureté du second type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1), à
travers la couche conductrice ( 6 a) ayant le bord d'ouver-
ture précité (Tl), remplissant la fonction d'un masque; (g) une étape consistant à enlever la première couche de matière de réserve ( 10); (h) une étape consistant à faire diffuser dans la première région de semiconducteur (lb)
l'impureté du second type de conductivité qui est intro-
duite à l'étape (h), pour étendre ainsi la seconde région de semiconducteur du second type de conductivité ( 2) dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur ( 1), la seconde région de semiconducteur ( 2) étant étendue dans
la direction correspondant à la surface principale supé-
rieure pour former une région ayant une étendue déterminée
à partir du bord d'ouverture (Tl), vers une région inté-
rieure de la couche conductrice ( 6 a); (i) une étape consistant à oxyder la couche conductrice ( 6 a) ayant le bord d'ouverture précité (Tl) jusqu'à une profondeur déterminée à partir de sa surface, pour former ainsi une couche d'oxyde ( 21); (j) une étape consistant à former sélectivement une seconde couche de matière de réserve ( 10 a) sur une région, correspondant à une partie centrale de la première ouverture (WD 1), qui est établie sur la pellicule d'oxyde ( 5 a); (k) une étape consistant à enlever la couche d'oxyde ( 21), pour former ainsi une couche d'électrode de commande ( 6) ayant une seconde ouverture (WD 2) ayant un bord d'ouverture (T 2) qui est en retrait par rapport au bord d'ouverture précité (Tl); ( 1) une étape consistant à enlever sélectivement la pellicule d'oxyde ( 5 a) à travers la seconde couche de matière de réserve ( 10 a) et la couche d'électrode de commande ( 6) remplissant la fonction de masques; (m) une étape consistant à introduire sélectivement une impureté du premier type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1), à travers la seconde couche de matière de réserve ( 10 a) et la couche d'électrode de commande ( 6) remplissant la fonction de
masques, pour former ainsi une troisième région de semi-
conducteur du premier type de conductivité ( 3) dans la seconde région de semiconducteur ( 2); (n) une étape consistant à enlever la seconde couche de matière de
réserve ( 10 a); (o) une étape consistant à former sélecti-
vement une première couche d'électrode principale ( 7) sur
la surface principale supérieure du substrat semiconduc-
teur ( 1), de façon qu'elle soit connectée électriquement à la fois aux seconde ( 2) et troisième ( 3) régions de semiconducteur, et qu'elle soit électriquement isolée de la couche d'électrode de commande ( 6); et (p) une étape
consistant à former une seconde couche d'électrode princi-
pale ( 9) sur la surface principale inférieure du substrat
semiconducteur ( 1), de façon qu'elle soit connectée élec-
triquement à la surface principale inférieure du substrat
semiconducteur ( 1).
Procédé de fabrication d'un dispositif à semiconducteurs à grille isolée, caractérisé en ce qu'il comprend: (a) une étape consistant à obtenir un substrat semiconducteur ( 1) comprenant une première région de semiconducteur d'un premier type de conductivité (lb), cette première région de semiconducteur (lb) étant à nu
sur une surface principale supérieure du substrat semi-
conducteur ( 1); (b) une étape consistant à former une
pellicule d'oxyde ( 5 a) sur la surface principale supé-
rieure du substrat semiconducteur ( 1); (c) une étape consistant à former une couche conductrice ( 6 a) sur la pellicule d'oxyde ( 5 a); (d) une étape consistant à former sur la couche conductrice ( 6 a) une pellicule ( 22 a) d'un composé du matériau conducteur de la couche conductrice; (e) une étape consistant à former sur la pellicule de composé ( 22 a) une première couche de matière de réserve ( 10) ayant une première ouverture (WD 1); (f) une étape consistant à enlever sélectivement la pellicule de composé ( 22 a) à travers la première couche de matière de réserve ( 10) remplissant la fonction d'un masque, pour délimiter ainsi la pellicule de composé ( 22) de façon qu'elle comporte un bord d'ouverture (T 2) qui est en retrait d'une largeur déterminée par rapport à un bord d'ouverture (Tl) de la première ouverture (WD 1), vers une région intérieure de la première couche de matière de réserve ( 10); (g) une
étape consistant à enlever sélectivement la couche conduc-
trice ( 6 a) à travers la pellicule de composé ( 22) ayant le bord d'ouverture précité (T 2), remplissant la fonction d'un masque, pour former ainsi une couche d'électrode de commande ( 6) ayant un bord d'ouverture (T 2) qui est en retrait par rapport au bord d'ouverture (Tl) de la première ouverture (WD 1); (h) une étape consistant à introduire sélectivement une impureté d'un second type de conductivité dans la surface principale supérieure du substrat semiconducteur ( 1), à travers la première couche de matière de réserve ( 10) remplissant la fonction d'un
masque, pour former ainsi une seconde région de semicon-
ducteur du second type de conductivité ( 2); (i) une étape consistant à enlever la première couche de matière de réserve ( 10); (j) une étape consistant à faire diffuser dans la première région de semiconducteur (lb) l'impureté du second type de conductivité qui est introduite à l'étape (h), pour étendre ainsi la seconde région de semiconducteur du second type de conductivité ( 2) dans les deux directions, le long de la surface supérieure et vers une partie profonde du substrat semiconducteur ( 1), la seconde région de semiconducteur ( 2) étant étendue dans la direction correspondant à la surface principale supérieure pour former une région ayant une étendue déterminée à partir du bord d'ouverture (T 2) de la couche d'électrode de commande ( 6), vers une région intérieure de la couche d'électrode de commande ( 6); (k) une étape consistant à former sélectivement une seconde couche de matière de réserve ( 10 a) sur une région, correspondant à une partie centrale de la première ouverture (WD 1), qui est définie sur la pellicule d'oxyde ( 5 a); ( 1) une étape consistant à enlever sélectivement la pellicule d'oxyde ( 5 a) à travers la seconde couche de matière de réserve ( 10 a) et la couche d'électrode de commande ( 6) remplissant la fonction de
masques; (n) une étape consistant à introduire sélecti-
vement une impureté du premier type de conductivité dans
la surface principale supérieure du substrat semiconduc-
teur ( 1), à travers la seconde couche de matière de réserve (l Oa) et la couche d'électrode de commande ( 6) remplissant la fonction de masques, pour former ainsi une troisième région de semiconducteur du premier type de conductivité ( 3) dans la seconde région de semiconducteur ( 2); (o) une étape consistant à enlever la seconde couche de matière de réserve (l Oa); (p) une étape consistant à former sélectivement une première couche d'électrode principale ( 7) sur la surface principale supérieure du
substrat semiconducteur ( 1), de façon qu'elle soit connec-
tée électriquement à la fois aux seconde ( 2) et troisième
( 3) régions de semiconducteur, et qu'elle soit électrique-
ment isolée de la couche d'électrode de commande ( 6); et (q) une étape consistant à former une seconde couche d'électrode principale ( 9) sur une surface principale inférieure du substrat semiconducteur ( 1), de façon
qu'elle soit connectée électriquement à la surface princi-
pale inférieure du substrat semiconducteur ( 1).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34383992 | 1992-12-24 | ||
| JP5180296A JPH06244429A (ja) | 1992-12-24 | 1993-07-21 | 絶縁ゲート型半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2700064A1 true FR2700064A1 (fr) | 1994-07-01 |
Family
ID=26499874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9315586A Pending FR2700064A1 (fr) | 1992-12-24 | 1993-12-23 | Dispositif à semiconducteurs à grille isolée et procédé de fabrication. |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH06244429A (fr) |
| DE (1) | DE4344278C2 (fr) |
| FR (1) | FR2700064A1 (fr) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19808154A1 (de) * | 1998-02-27 | 1999-09-02 | Asea Brown Boveri | Bipolartransistor mit isolierter Gateelektrode |
| EP1060517A1 (fr) | 1998-02-27 | 2000-12-20 | ABB Semiconductors AG | Transistor bipolaire avec electrode de grille isolee |
| CN102479714A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | 金属氧化物半导体场效应管制造方法 |
| JP2014508409A (ja) * | 2011-02-12 | 2014-04-03 | フリースケール セミコンダクター インコーポレイテッド | 半導体素子及び関連する形成方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2530079A1 (fr) * | 1982-07-08 | 1984-01-13 | Gen Electric | Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee |
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| JPS6113669A (ja) * | 1984-06-28 | 1986-01-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPH01225165A (ja) * | 1988-03-03 | 1989-09-08 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
| JPH01231377A (ja) * | 1988-03-11 | 1989-09-14 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| EP0333447A1 (fr) * | 1988-03-18 | 1989-09-20 | Fuji Electric Co., Ltd. | Méthode de fabrication d'un dispositif semi-conducteur du type MOS |
| DE3920585A1 (de) * | 1988-08-09 | 1990-02-15 | Asea Brown Boveri | Verfahren zur herstellung einer kathodenseitigen emitterstruktur fuer ein mos-gesteuertes leistungshalbleiterbauelement |
| FR2640080A1 (fr) * | 1988-12-01 | 1990-06-08 | Fuji Electric Co Ltd | |
| JPH0349238A (ja) * | 1989-07-18 | 1991-03-04 | New Japan Radio Co Ltd | 縦形二重拡散ｍｏｓトランジスタの製造方法 |
| US5034336A (en) * | 1988-03-03 | 1991-07-23 | Fuji Electric Co., Ltd. | Method of producing insulated gate bipolar tranistor |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60196974A (ja) * | 1984-03-19 | 1985-10-05 | Toshiba Corp | 導電変調型ｍｏｓｆｅｔ |
| JPS6410672A (en) * | 1987-07-03 | 1989-01-13 | Nissan Motor | Vertical mosfet |
| JPH02117144A (ja) * | 1988-10-26 | 1990-05-01 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
-
1993
- 1993-07-21 JP JP5180296A patent/JPH06244429A/ja active Pending
- 1993-12-23 FR FR9315586A patent/FR2700064A1/fr active Pending
- 1993-12-23 DE DE4344278A patent/DE4344278C2/de not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2530079A1 (fr) * | 1982-07-08 | 1984-01-13 | Gen Electric | Procede de fabrication de dispositifs a semi-conducteurs de puissance a grille isolee |
| JPS6113669A (ja) * | 1984-06-28 | 1986-01-21 | Toshiba Corp | 半導体装置の製造方法 |
| JPS60186068A (ja) * | 1985-01-31 | 1985-09-21 | Hitachi Ltd | 絶縁ゲート電界効果トランジスタ |
| JPH01225165A (ja) * | 1988-03-03 | 1989-09-08 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔの製造方法 |
| US5034336A (en) * | 1988-03-03 | 1991-07-23 | Fuji Electric Co., Ltd. | Method of producing insulated gate bipolar tranistor |
| JPH01231377A (ja) * | 1988-03-11 | 1989-09-14 | Fuji Electric Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| EP0333447A1 (fr) * | 1988-03-18 | 1989-09-20 | Fuji Electric Co., Ltd. | Méthode de fabrication d'un dispositif semi-conducteur du type MOS |
| DE3920585A1 (de) * | 1988-08-09 | 1990-02-15 | Asea Brown Boveri | Verfahren zur herstellung einer kathodenseitigen emitterstruktur fuer ein mos-gesteuertes leistungshalbleiterbauelement |
| FR2640080A1 (fr) * | 1988-12-01 | 1990-06-08 | Fuji Electric Co Ltd | |
| JPH0349238A (ja) * | 1989-07-18 | 1991-03-04 | New Japan Radio Co Ltd | 縦形二重拡散ｍｏｓトランジスタの製造方法 |
Non-Patent Citations (6)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 010, no. 027 (E - 378) 4 February 1986 (1986-02-04) * |
| PATENT ABSTRACTS OF JAPAN vol. 010, no. 158 (E - 409) 6 June 1986 (1986-06-06) * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 544 (E - 855) 6 December 1989 (1989-12-06) * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 558 (E - 858) 12 December 1989 (1989-12-12) * |
| PATENT ABSTRACTS OF JAPAN vol. 015, no. 187 (E - 1067) 14 May 1991 (1991-05-14) * |
| SHENAI K: "A high-density, self-aligned power MOSFET structure fabricated using sacrificial spacer technology", IEEE TRANSACTIONS ON ELECTRON DEVICES, MAY 1992, USA, VOL. 39, NR. 5, PAGE(S) 1252 - 1255, ISSN 0018-9383, XP000266906 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4344278A1 (de) | 1994-06-30 |
| DE4344278C2 (de) | 1995-08-31 |
| JPH06244429A (ja) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| US7960734B2 (en) | FinFET field effect transistor insulated from the substrate | |
| FR2692402A1 (fr) | Dispositif à semiconducteurs comportant des couches semiconductrices de différents types de conductivité et procédé de fabrication. | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2661278A1 (fr) | Transistor a effet de champ et procede de fabrication. | |
| FR2822293A1 (fr) | Transistor a effet de champ et double grille, circuit integre comportant ce transistor, et procede de fabrication de ce dernier | |
| FR2816109A1 (fr) | Circuit integre a transistor a grille isolee et procede de fabrication | |
| FR2767606A1 (fr) | Dispositif a semiconducteurs comportant une structure d'isolation par tranchees et procede de fabrication | |
| FR2647596A1 (fr) | Transistor a effet de champ a grille isolee et procede de fabrication | |
| FR2656737A1 (fr) | Procede de fabrication d'un dispositif semi-conducteur du type a canal entre deux portes isolees notamment de sit. | |
| EP0581625B1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| FR2735908A1 (fr) | Dispositif a semiconducteurs comportant un transistor a effet de champ et son procede de fabrication | |
| FR2632775A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| EP1292991B1 (fr) | Procédé de fabrication d'un transistor MOS vertical à grille enterrée | |
| FR2468208A1 (fr) | Dispositif semiconducteur avec une diode zener | |
| FR2700064A1 (fr) | Dispositif à semiconducteurs à grille isolée et procédé de fabrication. | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2491678A1 (fr) | Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede | |
| FR2572587A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type a grille schottky | |
| JP3460639B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| WO2000057480A1 (fr) | Nouveau dispositif semi-conducteur combinant les avantages des architectures massive et soi, et procede de fabrication | |
| FR2620570A1 (fr) | Procede de fabrication de dispositif semi-conducteur " bicmos " | |
| KR20000075706A (ko) | 반도체 및 반도체-관련 방법 | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| FR2514200A1 (fr) | Dispositif possedant un circuit a transistors a effet de champs a grille isolee complementaire et un circuit logique integre a injection sur le meme substrat semi-conducteur, ainsi que son procede de fabrication |