FR2764119A1 - Transistor bipolaire a grille isolee et procede pour sa fabrication - Google Patents

Abstract

Un transistor bipolaire à grille isolée de type vertical comporte notamment une première couche d'électrode en métal (8a) connectée à une région de base p (2) qui est formée dans une région de dérive n (1), et une seconde couche d'électrode en métal (8b) connectée à une région d'émetteur n (3) formée dans la région de base. Une source d'alimentation à courant continu (12) est connectée aux première et seconde couches d'électrode en métal. Cette source d'alimentation constitue un moyen pour appliquer une polarisation en sens direct à une jonction pn entre les régions d'émetteur et de base.

Description

TRANSISTOR BIPOLAIRE A GRILLE ISOLEE ET

PROCEDE POUR SA FABRICATION

La présente invention concerne un dispositif à semiconducteurs

et un procédé de fabrication de celui-ci, et elle concerne plus particuliè-

rement un transistor bipolaire à grille isolée (que l'on appelle ci- après

simplement 'IGBT" pour "Insulated Gate Bipolar Transistor") de type ver-

tical, ayant une structure de grille plane.

De façon générale, on a largement utilisé l'IGBT à titre d'élé-

ment pour commander un moteur ou pour commuter un onduleur ou au-

tres. L'IGBT est un élément commandé par tension ayant à la fois une propriété de faible tension de saturation du transistor bipolaire et une propriété de vitesse de commutation élevée du transistor à effet de

champ MOS. L'IGBT est caractérisé par le fait que la dissipation de puis-

sance d'attaque et la dissipation à la commutation entre les états de con-

ductionlblocage sont faibles. On a récemment utilisé largement l'IGBT du fait qu'il a une structure de dispositif qui permet de réduire la tension à l'état conducteur par la miniaturisation du transistor à effet de champ MOS qui est formé à la surface de la puce, et par l'amélioration du degré

d'intégration du transistor à effet de champ MOS.

Un IGBT de type vertical ayant une structure de grille plane est

mentionné ici à titre d'exemple d'un IGBT classique, et on décrira ci-

après sa structure. La figure 15 est une coupe montrant un IGBT à canal

n ayant une structure de grille plane classique.

En se référant à la figure 15, on note qu'une région de dérive n 1 est formée d'un côté d'une première surface principale 14a d'un substrat

semiconducteur 14, et qu'une région de base p 2 est formée sélective-

ment dans la région de dérive n 1. Une région d'émetteur n 3 est formée sélectivement dans la région de base p 2. Une région qui est intercalée entre la région de dérive n 1 et la région d'émetteur n 3, se trouvant à l'intérieur de la région de base p 2, et qui atteint la première surface principale 14a, est appelée région de formation de canal 4. Une couche diélectrique de grille 5 est formée sur la première surface principale 14a de façon à recouvrir la région de formation de canal 4. La couche diélectrique de grille 5 s'étend à partir d'une partie située sur la région

d'émetteur n 3, jusqu'à une partie située sur la région de dérive n 1.

La région de base p 2 et la région d'émetteur n 3 sont court-

circuitées par une couche d'électrode en métal (électrode d'émetteur) 8.

La région de base p 2 et la couche d'électrode en métal 8 ainsi que la région d'émetteur n 3 et la couche d'électrode en métal 8 sont en contact ohmique mutuel. Une région de collecteur p 10 est formée d'un côté

d'une seconde surface principale 14b du substrat semiconducteur 14.

Une couche d'électrode en métal (électrode de collecteur) 11 est formée

sur la seconde surface principale 14b, de façon que la couche d'élec-

trode en métal 11 soit en contact ohmique avec la région de collecteur p 10. On va décrire le fonctionnement d'un IGBT à canal n ayant la

structure ci-dessus. On décrira respectivement ci-dessous quatre proces-

sus, à savoir un processus de transition d'un état bloqué à un état con-

ducteur, un régime permanent, un processus de transition de l'état con-

ducteur à l'état bloqué et un état bloqué.

(1) Processus de transition de l'état bloqué à l'état conducteur Une tension positive (+) est appliquée à l'électrode de grille 6,

tandis qu'une tension qui est positive par rapport à la tension sur l'élec-

trode d'émetteur 8 est appliquée à l'électrode de collecteur 11. Dans ces conditions, un canal qui est inversé pour prendre le type n se forme dans la région de formation de canal 4 qui se trouve dans la région de base p 2. A travers ce canal n, un électron, qui est l'un des porteurs, est injecté

à partir de la région d'émetteur n 3 dans la région de dérive n 1, et l'élec-

tron circule vers la région de collecteur p 10. Lorsque l'électron atteint la région de collecteur p 10, un trou, qui est l'un des porteurs, est injecté de la région de collecteur p 10 dans la région de dérive n 1. Le trou circule vers la région d'émetteur n 3 à laquelle une tension relativement négative est appliquée, et le trou atteint un emplacement auquel le canal n est en

contact avec la région de dérive n 1. Ce processus est appelé un proces-

sus de stockage, et le temps nécessaire pour ce processus est appelé un temps de retard de déblocage (ou td(on)). La dissipation de puissance

électrique dans ce processus est extrêmement faible et négligeable.

Des porteurs en quantité suffisante sont ensuite stockés con- formément au potentiel qui est appliqué entre l'électrode d'émetteur 8 et l'électrode de collecteur 11, et on obtient un état à faible résistance que

l'on appelle modulation de conductivité, du fait d'une paire électrontrou.

Par conséquent, I'opération de déblocage s'achève. Ce processus est

appelé un processus de montée, et le temps nécessaire pour ce proces-

sus est appelé un temps de montée (t(montée)). La dissipation de puis-

sance électrique dans ce processus est relativement grande.

(2) Régime permanent

Le régime permanent après l'achèvement de l'opération de dé-

blocage est appelé état conducteur, et la tension lorsqu'un courant de A/cm2 circule est appelée tension de conduction. La dissipation de puissance dans cet état est appelée dissipation à l'état conducteur ou dissipation en régime permanent, et elle s'exprime par le produit de la chute de tension directe occasionnée par une composante de résistance,

et du courant de conduction. La dissipation de puissance dans l'état con-

ducteur est généralement extrêmement grande. La composante de résis-

tance dans l'état conducteur est déterminée par la somme de composan-

tes de résistance respectives qui existent dans le chemin de courant du

dispositif ou entre l'électrode d'émetteur 8 et l'électrode de collecteur 11.

Le chemin de courant du dispositif est ajouté à la représentation en coupe de l'IGBT de la figure 15 et l'ensemble est représenté sur la figure 16. En se référant à la figure 16, on note que les références C, E et G sur cette figure désignent respectivement des bornes d'électrodes du collecteur, de l'émetteur et de la grille. En outre, Ic, Ih et le désignent respectivement le courant de collecteur de l'IGBT, le courant de trous qui circule à partir de la région de dérive n 1 vers la région de base p 2, et le courant d'électrons qui circule à partir de la région de dérive n 1 vers la

région d'émetteur 3, en traversant la région de formation de canal 4.

Comme représenté sur la figure 16, la composante de résistance totale R

qui affecte la tension de conduction peut s'exprimer par la relation sui-

vante: R = Rcn + Rn + Rch + Ra + RJFET + Rd + Rdiode + Rs + Rcp

Dans la relation ci-dessus, Rcn est la résistance de contact en-

tre la région d'émetteur n 3 et la couche d'électrode en métal 8, Rn est la résistance de la région d'émetteur n 3, Rch est la résistance de la région de canal, Ra est la résistance de la couche de stockage, RJFET est une composante de résistance qui est due à un effet de transistor à effet de champ à jonction (ou JFET), Rd est la résistance de la région de dérive n 2, Rdiode est la chute de tension directe de la diode entre la région de

collecteur p 10 et la région de dérive n 1, Rs est la résistance de la ré-

gion de collecteur p 10, et Rcp est la résistance de contact entre la ré-

gion de collecteur p 10 et la couche d'électrode en métal 11.

(3) Processus de transition de l'état conducteur à l'état bloqué On établit l'état bloqué en appliquant à l'électrode de grille 6

une tension au plus égale à la tension de seuil, telle qu'une tension né-

gative (-). Lorsque le potentiel sur l'électrode de grille 6 est égal à la

tension de seuil ou inférieur, le canal n qui est formé dans l'état conduc-

teur disparaît. Par conséquent, la région d'émetteur 3 cesse de fournir

des électrons à la région de dérive n 1. Ce processus est appelé un pro-

cessus de stockage, et le temps nécessaire pour ce processus est appelé temps de stockage ou temps de retard de blocage (td(off)). La dissipation

de puissance pendant ce processus est extrêmement faible et négligea-

ble. Du fait que la fourniture d'électrons cesse, la densité d'électrons di-

minue progressivement à partir d'une région qui est située au voisinage de la région d'émetteur 3. Par conséquent, les trous qui sont injectés dans la région de dérive n 1 pour maintenir une condition de neutralité

électrique diminuent également.

Du fait que la région de base p 2 et la région de dérive n 1 sont dans un état de polarisation inverse, une couche de désertion commence à s'étendre à l'interface entre la région de base p 2 et la région de dérive n 1. La couche de désertion a une épaisseur correspondant à une tension

qui est appliquée entre l'électrode de collecteur 11 et l'électrode d'émet-

teur 8. Ce processus est appelé processus de descente, le temps néces-

saire pour ce processus est appelé temps de descente, et la dissipation

de puissance pendant ce processus est appelée dissipation de descente.

La dissipation de puissance pendant cette période est équivalente ou su-

périeure à la dissipation de déblocage et à la dissipation de régime per-

manent. Parmi des porteurs se trouvant à l'extérieur de la région de dé-

sertion, des trous traversent la région de désertion, traversent une région de contact p+ ayant une concentration élevée, dans la région de base p 2 qui est électriquement court-circuitée avec la région d'émetteur n, et ils

atteignent la couche d'électrode d'émetteur 8. Tous les porteurs dispa-

raissent ainsi et le blocage s'achève. Ce processus est appelé un pro-

cessus de queue, le temps nécessaire pour ce processus est appelé un

temps de queue (t(queue)), et la dissipation de puissance dans ce pro-

cessus est appelée dissipation de queue. La dissipation de puissance

pendant ce processus est extrêmement grande.

(4) Etat bloqué Le régime permanent après l'achèvement du blocage est appelé

état bloqué. La dissipation de puissance, exprimée par le produit du cou-

rant de fuite dans cet état et de la tension entre l'électrode de collecteur 11 et l'électrode d'émetteur 8, est extrêmement faible en comparaison

avec d'autres dissipations, et elle est négligeable.

Diverses dissipations de puissance se produisent dans des pro-

cessus respectifs de conductionlblocage dans l'IGBT classique, comme décrit ci-dessus. Pour obtenir des performances élevées d'un IGBT, on

désire réduire n'importe lesquelles de ces dissipations. Les présents in-

venteurs se sont spécialement intéressés à la dissipation de puissance

dans l'état conducteur, qui a une valeur extrêmement élevée en compa-

raison avec d'autres dissipations. Il suffit de diminuer la tension de con-

duction pour réduire la dissipation de puissance dans l'état conducteur.

Dans l'IGBT du type à grille plane classique qui est représenté sur la figure 15, on peut réduire quelque peu la tension de conduction en

réduisant la taille de l'IGBT. La raison de ceci consiste en ce que la ré-

duction de dimension réduit la taille de chaque composant de l'IGBT prin-

cipalement dans la direction latérale en relation avec la figure 15, ce qui entraîne une réduction de la composante de résistance. Cependant, la

réduction de taille est limitée et il difficile d'obtenir une réduction suffi-

sante de la tension de conduction.

Un autre procédé pour réduire la tension de conduction con-

siste à diminuer la concentration de la région de base p 2. Cependant, la réduction de la concentration de la région de base p 2 pourrait occasion-

ner le phénomène de déverrouillage. Lorsque le phénomène de déver-

rouillage se produit, des électrons sont directement injectés de la région d'émetteur n 3 vers la région de base p 2, si la chute de tension lorsqu'un

courant de trous Ih circule à partir de la région de dérive n 1 vers la ré-

gion de base p 2 dépasse la tension interne du transistor bipolaire npn qui est constitué par la région d'émetteur n 3, la région de base p 2 et la région de dérive n 1. Une fois que le déverrouillage se produit, le courant qui circule à travers l'IGBT à cause de la tension qui est appliquée à l'électrode de grille 6 ne peut pas être commande, et l'IGBT pourrait être

endommagé.

Dans le dispositif à semiconducteurs classique qui est décrit ci-

dessus, il est difficile de réduire la tension de conduction sans occasion-

ner le phénomène de déverrouillage. La présente invention vise à résou-

dre ce problème. Un but de l'invention est de procurer un dispositif à se-

miconducteurs et un procédé de fabrication de celui-ci qui permettent de

réduire effectivement la tension de conduction sans occasionner le dé-

verrouillage. Un dispositif à semiconducteurs conforme à l'invention a une

structure dans laquelle il existe des première et seconde surfaces princi-

pales mutuellement opposées, et le courant qui circule entre les première

et seconde surfaces principales est établi/coupé. Le dispositif à semi-

conducteurs conforme à l'invention comprend: un substrat semiconduc-

teur ayant des première et seconde surfaces principales; une première région d'impureté d'un premier type de conductivité (par exemple le type n); une seconde région d'impureté d'un second type de conductivité (par exemple le type p); une troisième région d'impureté du premier type de

conductivité; une région de formation de canal; une couche de diélectri-

que de grille; une électrode de grille; des moyens de polarisation en sens

direct; et une quatrième région d'impureté du second type de conductivi-

té. La première région d'impureté est formée de façon à s'étendre dans le substrat semiconducteur à partir de la première surface principale. La

seconde région d'impureté est formée de façon à s'étendre dans la pre-

mière région d'impureté à partir de la première surface principale. La

troisième région d'impureté est formée de façon à s'étendre dans la se-

conde région d'impureté à partir de la première surface principale. La région de formation de canal est placée dans la seconde région d'impureté et elle atteint la première surface principale. La couche diélectrique de grille est formée sur la première surface principale de façon à recouvrir la région de formation de canal. L'électrode de grille comporte une partie située face à la région de formation de canal, avec la couche diélectrique

de grille interposée entre elles. Les moyens de polarisation en sens di-

rect appliquent une polarisation en sens direct à la jonction pn entre les

seconde et troisième régions d'impureté pendant la conduction. La qua-

trième région d'impureté est formée de façon à s'étendre dans le substrat

semiconducteur à partir de la seconde surface principale.

Les moyens de polarisation en sens direct qui sont incorporés pour le dispositif à semiconducteurs conforme à l'invention permettent

d'appliquer une polarisation en sens direct à la jonction pn entre les se-

conde et troisième régions d'impureté pendant la conduction. Par consé-

quent, le potentiel de la seconde région d'impureté peut être augmenté, et l'injection d'électrons dans la seconde région d'impureté à partir de la troisième région d'impureté peut être favorisée. Le potentiel accru de la

seconde région d'impureté augmente également le potentiel de la jonc-

tion pn entre les première et seconde régions d'impureté. En outre, I'in-

jection de trous dans la seconde région d'impureté à partir de la qua-

trième région d'impureté, à travers la première région d'impureté, peut être favorisée. Il en résulte que la concentration des porteurs dans les

première et seconde régions d'impureté peut être augmentée. La résis-

tance du dispositif à semiconducteurs pendant la conduction peut ainsi

être diminuée, ce qui réduit la tension de conduction du dispositif à semi-

conducteurs.

La tension que les moyens de polarisation en sens direct appli-

quent à la jonction pn entre les seconde et troisième régions d'impureté

est inférieure à la tension interne de la jonction pn.

Si la tension que les moyens de polarisation en sens direct ap-

pliquent à la jonction pn entre les seconde et troisième régions d'impu-

reté est inférieure à la tension interne de la jonction pn, le déverrouillage

peut être effectivement évité.

Le dispositif à semiconducteurs conforme à l'invention peut comprendre en outre une première couche d'électrode, une seconde cou- che d'électrode, une source de courant continu et une troisième couche

d'électrode. La première couche d'électrode est connectée électrique-

ment à la seconde région d'impureté, et elle est formée sur la première surface principale du substrat semiconducteur. La seconde couche

d'électrode est connectée électriquement à la troisième région d'impure-

té, et elle est formée sur la première surface principale du substrat semi-

conducteur. Une source à courant continu est connectée électriquement aux première et seconde couches d'électrode, elle remplit la fonction des moyens de polarisation en sens direct, et elle maintient le potentiel de la seconde région d'impureté à un niveau relativement supérieur à celui du

potentiel de la troisième région d'impureté. La troisième couche d'élec-

trode est connectée électriquement à la quatrième région d'impureté, et

elle est formée sur la seconde surface principale.

Si la première couche d'électrode connectée électriquement à la seconde région d'impureté, ainsi que la seconde couche d'électrode connectée électriquement à la troisième région d'impureté sont formées,

et s'il existe une source d'alimentation à courant continu qui est connec-

tée électriquement aux première et seconde couches d'électrode, la source d'alimentation à courant continu peut être utilisée pour constituer les moyens de polarisation en sens direct décrits ci-dessus. La tension

de conduction peut donc être réduite.

La première couche d'électrode est constituée de préférence

par une couche de métal qui est formée de façon à être en contact ohmi-

que avec la surface de la seconde région d'impureté. La seconde couche d'électrode est constituée de préférence par une couche de métal qui est

formée de façon à être en contact ohmique avec la surface de la troi-

sième région d'impureté. Une couche diélectrique est formée de préfé-

rence entre les première et seconde couches d'électrode, de façon à

s'étendre depuis une partie sur la première surface principale.

Lorsqu'une couche diélectrique est incorporée entre les pre-

mière et seconde couches d'électrode, les première et seconde couches

d'électrode peuvent être séparées par isolation. Il en résulte que le po-

tentiel de la seconde région d'impureté peut être augmenté en utilisant la source d'alimentation à courant continu, ce qui a pour effet de réduire la tension de conduction du dispositif à semiconducteurs. Le dispositif à semiconducteurs conforme à l'invention peut comprendre en outre des première et seconde couches d'électrode et des

moyens de chute de tension. La première couche d'électrode est con-

nectée électriquement à la seconde région d'impureté, et elle est formée

sur la première surface principale. Les moyens de chute de tension rem-

plissent la fonction des moyens de polarisation en sens direct et ils sont

placés entre la première couche d'électrode et la seconde région d'impu-

reté. La seconde couche d'électrode est connectée électriquement à la quatrième région d'impureté et elle est formée sur la seconde surface

principale.

Si les moyens de chute de tension sont placés entre la première couche d'électrode et la seconde région d'impureté, une chute de tension se produit lorsqu'un courant circule à travers une partie qui comprend ces

moyens de chute de tension, pendant la conduction du dispositif à semi-

conducteurs. Le potentiel de la seconde région d'impureté peut être aug-

menté jusqu'à une valeur supérieure à celle de la troisième région d'im-

pureté, et l'injection d'électrons dans la seconde région d'impureté à par-

tir de la troisième région d'impureté peut être favorisée. En outre, I'injec-

tion de trous dans la seconde région d'impureté peut être favorisée, ce

qui a pour effet d'augmenter la concentration de porteurs dans les pre-

mière et seconde régions d'impureté. Il en résulte que la résistance du dispositif à semiconducteurs pendant la conduction peut être réduite, et

la tension de conduction du dispositif à semiconducteurs peut être dimi-

nuée.

Une couche de résistance ayant une valeur de résistance supé-

rieure à une valeur de résistance carrée de la seconde région d'impureté,

peut être employée pour les moyens de chute de tension.

Une région de jonction Schottky peut être formée entre la se-

conde région d'impureté et la première couche d'électrode, pour les

moyens de chute de tension.

Une couche de résistance ayant une valeur de résistance supé-

rieure à une valeur de résistance carrée de la seconde région d'impureté, ou une région de jonction Schottky, peut être employée pour les moyens de chute de tension, comme décrit ci-dessus. En incorporant la couche de résistance ou la région de jonction Schottky, on peut réduire la ten- sion de conduction du dispositif à semiconducteurs, tout en maîtrisant le déverrouillage. La présente invention procure un procédé de fabrication d'un dispositif à semiconducteurs qui a une structure dans laquelle il existe des première et seconde surfaces principales mutuellement opposées, et

un courant est établi/coupé entre les première et seconde surfaces prin-

cipales. Le procédé de fabrication d'un dispositif à semiconducteurs conforme à un aspect de l'invention comprend les étapes suivantes. On

fournit un substrat semiconducteur ayant des première et seconde surfa-

ces principales. On forme une première région d'impureté d'un premier

type de conductivité de façon qu'elle s'étende dans le substrat semicon-

ducteur à partir de la première surface principale. On forme une seconde région d'impureté d'un second type de conductivité de façon qu'elle

s'étende dans la première région d'impureté à partir de la première sur-

face principale. On forme une troisième région d'impureté du premier type de conductivité de façon qu'elle s'étende dans la seconde région

d'impureté à partir de la première surface principale. On forme une qua-

trième région d'impureté du second type de conductivité de façon qu'elle s'étende dans le substrat semiconducteur à partir de la seconde surface

principale. On forme une couche diélectrique de grille de façon à recou-

vrir une région de formation de canal qui se trouve dans la seconde ré-

gion d'impureté, et qui atteint la première surface principale. On forme

une électrode de grille ayant une partie située face à la région de forma-

tion de canal, avec la couche diélectrique de grille incorporée entre elles.

On forme une première couche d'électrode sur la première surface princi-

pale de façon qu'elle soit connectée électriquement à la seconde région d'impureté. On met à nu la surface de la troisième région d'impureté en définissant un motif dans la première couche d'électrode. On forme une couche dielectrique de façon à recouvrir la première couche d'électrode

dans laquelle on a défini un motif. On forme une seconde couche d'élec-

trode sur la couche diélectrique et sur la surface de la troisième région d'impureté. On forme une troisième couche d'électrode sur la surface de la quatrième région d'impureté. On incorpore une source d'alimentation à

courant continu de façon qu'elle soit connectée électriquement aux pre-

mière et seconde couches d'électrode. Dans le procédé de fabrication du dispositif à semiconducteurs conforme à un aspect de l'invention, les première et seconde couches

d'électrode sont formées dans des étapes séparées, et la couche dielec-

trique est intercalée entre elles. La source d'alimentation à courant con-

tinu peut être placée de façon à être connectée électriquement aux pre-

mière et seconde couches d'électrode. On obtient donc un dispositif à semiconducteurs dans lequel le déverrouillage est évité et la tension de

conduction peut être réduite.

Dans un procédé de fabrication d'un dispositif à semiconduc-

teurs conforme à un autre aspect de l'invention, on accomplit les étapes suivantes. On fournit un substrat semiconducteur ayant des première et seconde surfaces principales. On forme une première région d'impureté

d'un premier type de conductivité de façon qu'elle s'étende dans le subs-

trat semiconducteur à partir de la première surface principale. On forme une seconde région d'impureté d'un second type de conductivité de façon

qu'elle s'étende dans la première région d'impureté à partir de la pre-

mière surface principale. On forme une troisième région d'impureté du premier type de conductivité de façon qu'elle s'étende dans la seconde région d'impureté à partir de la première surface principale. On forme une quatrième région d'impureté du second type de conductivité de façon qu'elle s'étende dans le substrat semiconducteur à partir de la seconde surface principale. On forme une couche dielectrique de façon a recouvrir une région de formation de canal qui se trouve à l'intérieur de la seconde région d'impureté et qui atteint la première surface principale. On forme

une électrode de grille ayant une partie située face à la région de forma-

tion de canal, avec la couche diélectrique de grille interposée entre elles.

On forme une partie de chute de tension à la surface de la seconde ré-

gion d'impureté, pour produire une chute de tension. On forme une pre-

mière couche d'électrode de façon qu'elle s'étende à partir d'une partie située sur une surface de la troisième région d'impureté, jusqu'à une partie située sur la partie de chute de tension. On forme une seconde

* couche d'électrode sur la surface de la quatrième région d'impureté.

Dans le procédé de fabrication d'un dispositif à semiconduc- teurs conforme à un autre aspect de l'invention qui est décrit ci-dessus,

la partie de chute de tension est formée à la surface de la seconde région d'impureté. On peut employer pour la partie de chute de tension une

couche de silicium polycristallin contenant des impuretés à faible con-

centration, ou une région de jonction Schottky. En formant une telle par-

tie de chute de tension, on peut obtenir un dispositif à semiconducteurs dans lequel une réduction de la tension de conduction est possible. Du fait que la formation des première et seconde couches d'électrode sur la

première surface principale au cours d'étapes séparées est inutile, con-

trairement à ce qui est exigé dans le procéde conforme au premier aspect de l'invention, le processus peut être simplifié en comparaison avec celui

qui est conforme au premier aspect de l'invention.

D'autres caractéristiques et avantages de l'invention seront

mieux compris à la lecture de la description qui va suivre de modes de

réalisation, donnés à titre d'exemples non limitatifs. La suite de la des-

cription se réfère aux dessins annexés, dans lesquels: La figure 1 est une coupe montrant un IGBT à canal n ayant une structure de grille plane conforme au premier mode de réalisation de l'invention.

La figure 2 est une vue en perspective de l'alimentation à cou-

rant continu conforme au premier mode de réalisation, constituant un

exemple.

Les figures 3 à 10 sont des coupes montrant respectivement les première à huitième étapes de fabrication de l'IGBT qui est représenté

sur la figure 1.

La figure 11 est une coupe montrant un IGBT à canal n ayant une structure de grille plane conforme au second mode de réalisation de l'invention. La figure 12 est une coupe de l'IGBT représenté sur la figure

11, montrant un processus de fabrication caractéristique de l'IGBT.

La figure 13 est une coupe montrant un IGBT à canal n ayant

une structure de grille plane conforme au troisième mode de réalisation.

La figure 14 est une coupe de l'IGBT représenté sur la figure

13, illustrant un processus de fabrication caractéristique.

La figure 15 est une coupe montrant un IGBT à canal n ayant

une structure de grille plane classique, envisagé à titre d'exemple.

La figure 16 montre un chemin de courant de l'IGBT qui est re-

présenté sur la figure 15.

On décrira ci-après des modes de réalisation de l'invention en

se référant aux figures I à 14.

Premier mode de réalisation

On présentera une description du premier mode de réalisation

de l'invention en se référant aux figures 1 à 10. La figure 1 est une coupe montrant un IGBT à canal n ayant une structure de grille plane

conforme au premier mode de réalisation.

En se référant à la figure 1, on note qu'une région de dérive n 1 est formée d'un côté d'une première surface principale 14a d'un substrat semiconducteur 14. Le substrat semiconducteur 14 peut être un substrat

d'un semiconducteur intrinsèque, ou bien il peut être constitué par un en-

semble de couches de semiconducteur. Une région de base p 2 est for-

mée de façon à s'étendre dans la région de dérive n 1 à partir de la pre-

mière surface principale 14a du substrat semiconducteur 14. La région de base p 2 est formée sélectivement dans la région de dérive n 1. La région

de dérive n 1 a une partie qui atteint la première surface principale 14a.

Une région d'émetteur n 3 est formée de façon à s'étendre dans la région de base p 2, à partir de la première surface principale 14a. La région d'émetteur n 3 est formée sélectivement dans la région de base p 2. Une région qui est intercalée entre la région de dérive n 1 et la région d'émetteur 3 et qui comprend une partie de la première surface principale

14a dans la région de base p 2, est appelée ci-après une région de for-

mation de canal 4. Une couche diélectrique de grille 5 est formée de fa-

çon à recouvrir la première surface principale 14a sur la région de forma-

tion de canal 4 et à venir en contact avec a la fois la région de dérive n 1

et la région d'émetteur n 3. La couche diélectrique de grille 5 est consti-

tuée par exemple par une couche diélectrique telle qu'une pellicule d'oxyde de silicium. Une région de collecteur p 10 est formée de façon à s'étendre dans le substrat semiconducteur 14 à partir d'une seconde

surface principale 14b.

Une électrode de grille 6 est formée sur la couche diélectrique

de grille 5 de façon à avoir une partie située face à la région de forma-

tion de canal 4, avec la couche dielectrique de grille 5 interposée entre elles. L'électrode de grille 6 est constituée par exemple par du silicium

polycristallin dopé avec du phosphore.

Une couche diélectrique 7 est formée sur la première surface principale 14a de façon à recouvrir l'électrode de grille 6. Un trou de

contact 7a qui met à nu la totalité ou une partie de la surface de la ré-

gion d'émetteur n 3, ainsi qu'un trou de contact 7b qui met à nu une par-

tie de la région de base p 2, sont formés dans la couche diélectrique 7.

Une première électrode en métal 8a est formée de façon à s'étendre sur

la couche diélectrique 7, à partir du trou de contact 7b. Une couche di-

électrique inter-couche 13 est formée de façon à recouvrir la première

couche d'électrode en métal 8a.

Une seconde couche d'électrode en métal 8b est formée de fa-

çon à s'étendre à partir du trou de contact 7a sur la couche diélectrique 7

et sur la couche diélectrique inter-couche 13. La première couche d'élec-

trode en métal 8a est en contact ohmique avec la région de base p 2, et la seconde couche d'électrode en métal 8b est en contact ohmique avec la région d'émetteur n 3. D'autre part, une troisième couche d'électrode en métal 11a est formée sur la seconde surface principale 14b, de façon

à être en contact ohmique avec la région de collecteur p 10.

Une source d'alimentation à courant continu 12 qui remplit la

fonction de moyens de polarisation en sens direct est incorporée de fa-

çon à être connectée électriquement aux première et seconde couches d'électrode en métal 8a et 8b. Le côté de l'électrode positive de la source d'alimentation à courant continu 12 est connecté à la première couche d'électrode en métal 8a, et son côté négatif est connecté à la seconde couche d'électrode en métal 8b. La couche diélectrique intercouche 13 sépare les première et seconde couches d'électrode en métal 8a et 8b, en établissant une isolation entre elles. De ce fait, on peut obtenir une différence de potentiel d'une valeur désirée entre la région d'émetteur n 3 qui est connectée à la seconde couche d'électrode en métal 8b, et la région de base p 2 qui est connectée à la première couche d'électrode en métal 8a. A ce moment, une différence de potentiel au plus égale à la tension interne est produite à la jonction pn entre la région d'émetteur n 3 et la région de base p 2. Il en résulte qu'une polarisation en sens direct peut être appliquée à la jonction pn entre la région d'émetteur n 3 et la région de base p 2 pendant la conduction. On peut augmenter le poten- tiel de la région de base p 2 et favoriser l'injection d'électrons dans la région de base p 2, à partir de la région d'émetteur n 3. En outre, on peut augmenter le potentiel de la jonction pn entre la région de dérive n 1 et la région de base p 2, en augmentant le potentiel de la région de base p 2. On peut favoriser l'injection de trous dans la région de base p 2, à

partir de la région de collecteur p 10, à travers la région de dérive n 1.

On peut augmenter la concentration de porteurs dans la région de dérive n 1 et dans la région de base p 2. Il en résulte que l'on peut diminuer la résistance de l'IGBT pendant la conduction, et on peut réduire la tension de conduction de l'IGBT. En outre, si la tension qui est appliquée à la jonction pn entre la région de base p 2 et la région d'émetteur n 3 est

inférieure à la tension interne de la jonction pn, on peut éviter effective-

ment le déverrouillage. On peut donc réduire la tension de conduction de

l'IGBT sans occasionner le déverrouillage.

En se référant à la figure 2, on va décrire un procédé spécifi-

que pour placer la source d'alimentation à courant continu 12. La figure 2 est une vue en perspective de la source d'alimentation à courant continu

12, montrant un exemple du procédé pour incorporer la source.

En se référant à la figure 2, on note que des lames d'électrode en métal 16, 17, 18, 19 et 20 sont respectivement fixées sur un substrat isolant 15 consistant en céramique ou en un matériau semblable. La lame

d'électrode en métal 20 et la lame d'électrode en métal 16 sont connec-

tées électriquement, et l'IGBT 21 qui est décrit ci-dessus est connecté à la lame d'électrode en métal 20 avec sa troisième couche d'électrode en métal 11a faisant face vers le bas. La lame d'électrode en métal 16 est ensuite connectée électriquement à la région de collecteur p 10 de l'IGBT 21. La lame d'électrode en métal 17 est connectée électriquement à

l'électrode de grille 6 de l'IGBT 21 par l'intermédiaire d'un fil de con-

nexion 22. La lame d'électrode en métal 19 est connectée électriquement à la première couche d'électrode en métal 8a par l'intermédiaire d'un fil

de connexion 22. La lame d'électrode en métal 18 est connectée à la se-

conde couche d'électrode en métal 8b par un fil de connexion 22. La source d'alimentation à courant continu 12 est placée sur le substrat

isolant 15 de façon à être connectée électriquement aux lames d'élec-

trode en métal 18 et 19.

En se référant ensuite aux figures 3 à 11, on va décrire un pro-

cédé de fabrication de l'IGBT à canal n ayant une structure de grille

plane, qui est représenté sur la figure 1. Les figures 3 à 10 sont des cou-

pes illustrant les première à huitième étapes du processus de fabrication

de l'IGBT à canal n ayant une structure de grille plane.

En se référant aux figures 3 à 5, on note que l'on forme res-

pectivement la région de dérive n 1, la région de base p 2 et la région

d'émetteur n 3 d'un côté de la première surface principale 14a du subs-

trat 14, et on forme la région de collecteur p 10 d'un côté de la seconde surface principale 14b du substrat 14, par les procédés d'implantation

ionique et de diffusion thermique.

En se référant à la figure 6, on note que l'on forme une couche diélectrique sur la première surface principale 14a en utilisant le procédé

d'oxydation thermique ou un procédé semblable. On forme la couche di-

électrique de façon qu'elle s'étende à la fois sur la région de dérive n 1 et sur la région d'émetteur n 3. En utilisant le procéde de dépôt chimique

en phase vapeur (ou CVD pour "Chemical Vapor Deposition") ou un pro-

cédé semblable, on dépose sur la couche diélectrique une couche de sili-

cium polycristallin dopée avec du phosphore. En définissant un motif dans la couche de silicium polycristallin et la couche diélectrique, on

forme la couche de diélectrique de grille 5 et l'électrode de grille 6.

En se référant à la figure 7, on note que l'on forme la couche diélectrique 7 sur la première surface principale 14a, de façon à recouvrir

l'électrode de grille 6, en utilisant le procédé CVD ou un procédé sembla-

ble. En attaquant la couche diélectrique 7, on forme respectivement le trou de contact 7a qui met à nu au moins une partie de la surface de la région d'émetteur n 3, ainsi que le trou de contact 7b qui met à nu une

partie de la surface de la région de base p 2. On peut former une ouver-

ture dans la couche diélectrique 7 pour former une couche conductrice

connectée électriquement à l'électrode de grille 6.

En se référant à la figure 8, on note que l'on forme la première couche d'électrode en métal 8a de façon qu'elle s'étende sur la couche diélectrique 7 à partir du trou de contact 7b. Ensuite, en se référant à la figure 9, on note qu'après avoir défini un motif dans la première couche d'électrode en métal 8, par attaque sélective de celle-ci, on forme la cou-

che diélectrique inter-couche 13. On définit un motif dans la couche di-

électrique inter-couche 13 en l'attaquant sélectivement. Au moins une

partie de la surface de la région d'émetteur n 3 est ainsi mise à nu.

En se référant à la figure 10, on note que l'on forme la seconde

électrode en métal 8b de façon qu'elle s'étende sur la couche diélectri-

que inter-couche 13, à partir du trou de contact 7a. On définit un motif

dans la seconde couche d'électrode en métal 8b, dans une direction per-

pendiculaire au plan du dessin. On forme séparément les première et se-

conde couches d'électrode en métal 8a et 8b.

On forme la troisième couche d'électrode en métal 11la sur la seconde surface principale 14b de façon qu'elle soit en contact ohmique

avec la surface de la région de collecteur p 10. On place la source d'ali-

mentation à courant continu 12 qui est connectée électriquement aux

première et seconde couches d'électrode en métal 8a et 8b. Par les éta-

pes décrites ci-dessus, on obtient l'IGBT ayant une structure de grille

plane qui est représenté sur la figure 1.

Second mode de réalisation On décrira le second mode de réalisation de l'invention en se référant aux figures 11 et 12. La figure 11 montre une coupe d'un IGBT

conforme au second mode de réalisation de l'invention.

En se référant à la figure 11, on note que, conformément au second mode de réalisation, une couche résistive 24 est formée sur la surface de la région de base p 2. La couche résistive 24 est constituée

par du silicium polycristallin non dopé ou par du silicium polycristallin do-

pé avec du phosphore à une faible concentration. La résistance de la couche résistive 24 est déterminée de préférence de façon à avoir une valeur supérieure à la valeur de résistance carrée de la région de base p 2. La couche d'électrode en métal 8 est formée sur la première surface principale 14a de façon à recouvrir la couche résistive 24. La couche d'électrode en métal 8 est en contact ohmique avec la région d'émetteur

n 3, et elle est connectée électriquement à la région de bas p 2 par l'in-

termédiaire de la couche résistive 24. Des structures supplémentaires

sont presque similaires à celles conformes au premier mode de réalisa-

tion. La présence de la couche résistive 24 occasionne une chute de

tension lorsqu'un courant traverse la couche résistive 24 pendant la con-

duction de l'IGBT. Par conséquent, le potentiel de la région de base p 2

peut devenir supérieur à celui de la région d'émetteur n 3 et une polari-

sation en sens direct peut être appliquée à la jonction pn entre la région de base p 2 et la région d'émetteur n 3. Il en résulte que l'injection d'électrons dans la région de base p 2 à partir de la région d'émetteur n 3 peut être favorisée. En outre, l'injection de trous dans la région de base p 2 peut être favorisee, ce qui a pour effet d'augmenter la densite de

porteurs dans la région de dérive n 1 et la région de base p 2. La résis-

tance de l'IGBT pendant la conduction peut être réduite, et la tension de

conduction de l'IGBT peut être réduite.

Plus précisément, si un courant ayant une densité de 100 A/cm2 circule à travers une cellule d'une taille de 5,um x 5 pm, la tension de conduction peut être améliorée d'environ 0,17 V, au plus, en fixant la valeur de résistance de la couche résistive 24 à environ 2 x 103 (Qç) à

2 x 105 (Q).

La raison en est donnée ci-dessous. Un courant de 2,5 x 10-5 A, qui est obtenu par la relation (1) suivante, circule à travers la cellule cidessus. 100 x (5 x 10-4) x (5 X 10-4) = 2,5 10-5 (A) (1) Lorsque la valeur de la chute de tension maximale est fixée à

0,5 V, on peut obtenir la valeur de résistance R par la relation (2) sui-

vante R = -'5 x 105 = 2 x 104 (n) (2) 2,5 Du fait que le courant de trous dans l'état conducteur est égal

au tiers du courant d'électrons, on peut améliorer la tension de conduc-

tion d'une valeur qui est donnée par la relation (3) suivante 2,5 x 10-5 x 2 x 104 x - = 0,17 (V) (3) Par conséquent, une réduction de la tension de conduction d'environ 0,17 V devient possible. La valeur de la chute de tension qui est occasionnée par la couche résistive 24 est de préférence réglée pour devenir inférieure à la tension interne de la jonction pn entre la région de base p 2 et la région

d'émetteur n 3. On peut ainsi éviter le deverrouillage.

En se référant ensuite à la figure 12, on va décrire un procédé

de fabrication de l'IGBT conforme au second mode de réalisation. La fi-

gure 12 est une coupe montrant un processus de fabrication caractéristi-

que de l'IGBT conforme au second mode de réalisation.

En se référant à la figure 12, on note que l'on réalise l'IGBT

jusqu'à l'électrode de grille 6 par des étapes similaires à celles confor-

mes au premier mode de réalisation. On forme la couche isolante 7 par un procédé similaire à celui du premier mode de réalisation, et on définit

un motif dans la couche diélectrique 7 conformément à une forme dési-

rée. A ce moment, la totalité de la surface de la région de base p 2 qui

n'est pas recouverte par l'électrode de grille 6 est à nu.

Après avoir déposé sur la première surface principale 14a une couche de silicium polycristallin dopée avec du phosphore, en utilisant le procédé CVD ou un procédé similaire, on définit un motif dans la couche de silicium polycristallin pour lui donner une forme désirée. On forme la couche résistive 24 de façon qu'elle s'étende sur une partie de la surface de la région d'émetteur n 3, à partir d'une partie située sur la région de base p 2. On forme ensuite la couche d'électrode en métal 8 de façon qu'elle recouvre la couche résistive 24 et la région d'émetteur n 3. On forme ensuite d'autres éléments constitutifs par des étapes similaires à celles conformes au premier mode de réalisation, et l'IGBT représenté

sur la figure 1 1 est achevé.

Troisième mode de réalisation On décrira le troisième mode de réalisation de l'invention en se référant aux figures 13 et 14. La figure 13 est une coupe montrant l'IGBT

conforme au troisième mode de réalisation.

En se référant à la figure 13, on note que, conformément au troisième mode de réalisation, on forme une région de jonction Schottky à la surface de la région de base p 2. On peut former la région de

jonction Schottky 25 en fixant par exemple à une valeur inférieure la con-

centration d'impuretés dans la région de base p 2, dans une partie de

contact entre la couche d'électrode en métal 8 et la région de base p 2.

Du fait que la région d'émetteur n 3 contient des impuretés de type n

ayant une concentration élevée (par exemple 1019 cm-3 ou plus), la ré-

gion d'émetteur n 3 peut être en contact ohmique avec la couche d'élec-

trode en métal 8. Cependant, on peut former une barrière d'énergie dans la partie de contact entre la couche d'électrode en métal 8 et la région de base p 2, en fixant à une valeur faible la concentration d'impuretés de type p dans la partie de contact entre la région de base p 2 et la couche

d'électrode en métal 8. Il en résulte que la jonction Schottky entre la ré-

gion de base p 2 et la couche d'électrode en métal 8 devient possible.

On peut sélectionner à titre de matériau pour la couche d'élec-

trode en métal 8 un matériau qui produit une barrière d'énergie avec une région d'impureté de type n qui est suffisamment inférieure à une barrière d'énergie avec une région d'impureté de type p. On peut faire en sorte

qu'une barrière d'énergie entre la région de base p 2 et la couche d'élec-

trode en métal 8 soit supérieure à celle entre la couche d'électrode en

métal 8 et la région d'émetteur n 3, et on peut former la région de jonc-

tion Schottky 25 comme dans le cas décrit ci-dessus.

On peut employer différents matériaux pour l'électrode pour la région d'émetteur n 3 et la région de base p 2. Plus précisément, comme représenté sur la figure 1, la première couche d'électrode en métal 8a et la seconde couche d'électrode en métal 8b peuvent être formées par des matériaux différents. Dans ce cas, on sélectionne à titre de matériau pour la seconde couche d'électrode en métal 8b un matériau qui produit une barrière d'énergie aussi faible que possible avec la région d'émetteur n 3, et on utilise à titre de matériau pour la première couche d'électrode en métal 8a un matériau qui produit une barrière d'énergie avec la région de base p 2 plus élevée que celle qui est produite par la seconde couche d'électrode en métal 8b. On peut donc former la région de jonction

Schottky 25. Il est possible de combiner de façon appropriée les princi-

pes décrits ci-dessus. En formant la région de jonction Schottky 25, il devient possible d'obtenir une chute de tension dans la région de jonction Schottky 25,

comme dans le cas conforme au second mode de réalisation, et la ten-

sion de conduction de l'IGBT peut être réduite. La différence de potentiel entre la région de base p 2 et la région d'émetteur n 3 qui est due à la région de jonction Schottky 25 est de préférence inférieure à la tension

interne de la jonction pn entre la région de base p 2 et la région d'émet-

teur n 3, dans le troisième mode de réalisation comme dans le second

mode de réalisation. Le déverrouillage peut ainsi être évité.

En se référant à la figure 14, on va décrire un procédé de fabri-

cation de l'IBGT conforme au troisième mode de réalisation. La figure 14

est une coupe de l'IGBT montrant une étape de fabrication caractéristi-

que conforme au troisième mode de réalisation.

En se référant à la figure 14, on note qu'on réalise l'IGBT jus-

qu'à la couche diélectrique 7 par des étapes similaires à celles confor-

mes au second mode de réalisation. On forme la région de jonction

Schottky 25 à la surface de la région de base p 2. On peut former la ré-

gion de jonction Schottky 25 en fixant par exemple à une valeur faible la concentration d'impuretés de type p qui sont contenues dans la surface de la région de base p 2, en limitant la concentration à la surface de la région de base p 2. Plus précisément, on limite le niveau de dopage d'impuretés de type p pour le contact avec la couche d'électrode en métal

8, ou bien on omet le dopage. On achève ensuite l'IGBT qui est repré-

senté sur la figure 13 par des étapes similaires à celles conformes au

second mode de réalisation.

On peut appliquer la présente invention à un dispositif dans le-

quel le type n est remplacé par le type p dans chaque mode de réalisa-

tion. On peut combiner de façon appropriée les premier à troisième mo-

des de réalisation.

Il va de soi que de nombreuses autres modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans

sortir du cadre de l'invention.

Claims (9)

REVENDICATIONS

1. Dispositif à semiconducteurs ayant une structure dans laquelle il existe des première et seconde surfaces principales (14a, 14b) mutuellement opposées, et un courant qui circule entre les première et seconde surfaces principales (14a, 14b) est établi/coupé, caractérisé en ce qu'il comprend: un substrat semiconducteur (14) ayant les première et seconde surfaces principales (14a, 14b); une première région d'impureté (1) d'un premier type de conductivité, formée de façon à s'étendre dans le substrat semiconducteur (14) à partir de la première surface principale

(14a); une seconde région d'impureté (2) d'un second type de conducti-

vité, formée de façon à s'étendre dans la première région d'impureté (1) à partir de la première surface principale (14a); une troisième région

d'impureté (3) du premier type de conductivité, formée de façon à s'éten-

dre dans la seconde région d'impureté (2) à partir de la première surface principale (14a); une région de formation de canal (4) se trouvant dans la seconde région d'impureté (2) et atteignant la première surface principale (14a); une couche de diélectrique de grille (5) formée sur la première surface principale (14a) de façon à recouvrir la région de formation de

canal (4); une électrode de grille (6) ayant une partie située face à la ré-

gion de formation de canal (4), avec la couche diélectrique de grille in-

terposée entre elles; des moyens de polarisation en sens direct (12, 24, ) pour appliquer une polarisation en sens direct à une jonction pn entre les seconde et troisième régions d'impureté (2, 3) pendant la conduction; et une quatrième région d'impureté (10) du second type de conductivité, formée de façon à s'étendre dans le substrat semiconducteur (14) à partir

de la seconde surface principale (14ab).

2. Dispositif à semiconducteurs selon la revendication 1, ca-

ractérisé en ce que la tension qui est appliquée par les moyens de pola-

risation en sens direct (12, 24, 25) à la jonction pn entre les seconde et troisième régions d'impureté (2, 3), est inférieure à la tension interne de

la jonction pn.

3. Dispositif à semiconducteurs selon la revendication 1, ca-

ractérisé en ce qu'il comprend en outre: une première couche d'électrode

(8a) formée sur la première surface principale (14a) du substrat semicon-

ducteur (14), pour être connectée électriquement à la seconde région

d'impureté (2); une seconde couche d'électrode (8b) formée sur la pre-

mière surface principale (14a) du substrat semiconducteur (14), pour être connectée électriquement à la troisième région d'impureté (3); une source

d'alimentation à courant continu (12), constituant les moyens de polari-

sation en sens direct (12, 24, 25), connectée électriquement entre les

première et seconde couches d'électrode (8a, 8b), pour maintenir un po-

tentiel de la seconde région d'impureté (2) relativement supérieur à un potentiel de la troisième région d'impureté (3); et une troisième couche d'électrode (11a) formée sur la seconde surface principale (14b), pour

être connectée électriquement à la quatrième région d'impureté (10).

4. Dispositif à semiconducteurs selon la revendication 3, ca-

ractérisé en ce que la première couche d'électrode (8a) est constituée par une couche de métal formée de façon à être en contact ohmique avec une surface de la seconde région d'impureté (2), la seconde couche d'électrode (8b) est constituée par une couche de métal formée de façon

à être en contact ohmique avec une surface de la troisième région d'im-

pureté (3), et une couche diélectrique (13) est formée entre les première et seconde couches d'électrode (8a, 8b) de façon à s'étendre à partir

d'une partie sur la première surface principale (14a).

5. Dispositif à semiconducteurs selon la revendication 1, ca-

ractérisé en ce qu'il comprend en outre: une première couche d'électrode

(8) formée sur la première surface principale (14a) de façon à être con-

nectée électriquement à la seconde région d'impureté (2); des moyens de chute de tension (24, 25) constituant les moyens de polarisation en sens direct (12, 24, 25) entre la première couche d'électrode (8) et la seconde région d'impureté (2); et une seconde couche d'électrode (11) formée sur

la seconde surface principale (14b) de façon à être connectée électri-

quement à la quatrième région d'impureté (10).

6. Dispositif à semiconducteurs selon la revendication 5, ca-

ractérisé en ce qu'il comprend une couche résistive (24) pour les moyens de chute de tension (24, 25), ayant une valeur de résistance supérieure à

une valeur de résistance carrée de la seconde région d'impureté (2).

7. Dispositif à semiconducteurs selon la revendication 5, ca-

ractérisé en ce qu'il comprend une région de jonction Schottky (25) pour les moyens de chute de tension (24, 25), formée entre la seconde région

d'impureté (2) et la première couche d'électrode (8).

8. Procédé de fabrication d'un dispositif à semiconducteurs

ayant une structure dans laquelle il existe des première et seconde sur-

faces principales (14a, 14b) mutuellement opposées, et un courant cir-

culant entre les première et seconde surfaces principales (14a, 14b) est établi/coupé, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat semiconducteur (14) ayant les première et seconde surfaces principales (14a, 14b); on forme une première région d'impureté (1) d'un premier type de conductivité, de façon qu'elle s'étende dans le substrat semiconducteur (14) à partir de la première surface principale (14a); on forme une seconde région d'impureté (2) d'un second type de

conductivité, de façon qu'elle s'étende dans la première région d'impu-

reté (1) à partir de la première surface principale (14a); on forme une troisième région d'impureté (3) du premier type de conductivité, de façon

qu'elle s'étende dans la seconde région d'impureté (2) à partir de la pre-

mière surface principale (14a); on forme une quatrième région d'impureté (10) du second type de conductivité, de façon qu'elle s'étende dans le substrat semiconducteur (14) à partir de la seconde surface principale

(14b); on forme une couche diélectrique de grille (5) de façon qu'elle re-

couvre une région de formation de canal (4) qui se trouve dans la se-

conde région d'impureté (2) et qui atteint la première surface principale (14a); on forme une électrode de grille (6) ayant une partie située face à la région de formation de canal (4), avec la couche diélectrique de grille (5) incorporée entre elles; on forme une première couche d'électrode (8a) sur la première surface principale (14a), de façon qu'elle soit connectée

électriquement à la seconde région d'impureté (2); on met à nu une sur-

face de la troisième région d'impureté (3) en définissant un motif dans la première couche d'électrode (8a); on forme une couche diélectrique (13) de façon à recouvrir la première couche d'électrode (8a) dans laquelle on a défini un motif; on forme une seconde couche d'électrode (8b) à la fois sur la couche diélectrique (13) et sur la surface de la troisième région d'impureté (3); on forme une troisième couche d'électrode (11a) sur une surface de la quatrième région d'impureté (10); et on place une source d'alimentation à courant continu (12) de façon qu'elle soit connectée

électriquement aux première et seconde couches d'électrode (8a, 8b).

9. Procédé de fabrication d'un dispositif à semiconducteurs

ayant une structure dans laquelle il existe des première et seconde sur-

faces principales (14a, 14b) mutuellement opposées, et un courant qui circule entre les première et seconde surfaces principales (14a, 14b) est établi/coupé, caractérisé en ce qu'il comprend les étapes suivantes: on fournit un substrat semiconducteur (14) ayant les première et seconde surfaces principales (14a, 14b); on forme une première région d'impureté (1) d'un premier type de conductivité, de façon qu'elle s'étende dans le substrat semiconducteur (14) à partir de la première surface principale (14a); on forme une seconde région d'impureté (2) d'un second type de

conductivité, de façon qu'elle s'étende dans la première région d'impu-

reté (1) à partir de la première surface principale (14a); on forme une troisième région d'impureté (3) du premier type de conductivité, de façon

qu'elle s'étende dans la seconde région d'impureté (2) à partir de la pre-

mière surface principale (14a); on forme une quatrième région d'impureté (10) du second type de conductivité, de façon qu'elle s'étende dans le substrat semiconducteur (14) à partir de la seconde surface principale

(14b); on forme une couche diélectrique de grille (5) de façon qu'elle re-

couvre une région de formation de canal (4) qui se trouve dans la se-

conde région d'impureté (2) et qui atteint la première surface principale (14a); on forme une électrode de grille (6) ayant une partie située face à la région de formation de canal (4), avec la couche diélectrique de grille (5) interposée entre elles; on forme une partie de chute de tension (24,

) pour produire une chute de tension à une surface de la seconde ré-

gion d'impureté (2); on forme une première couche d'électrode (8) de fa-

çon qu'elle s'étende sur la partie de chute de tension (24, 25), à partir d'une partie située sur une surface de la troisième région d'impureté (3); et on forme une seconde couche d'électrode (11) sur une surface de la

quatrième région d'impureté (10).