[go: up one dir, main page]

FR2641126A1 - Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits - Google Patents

Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits Download PDF

Info

Publication number
FR2641126A1
FR2641126A1 FR8906415A FR8906415A FR2641126A1 FR 2641126 A1 FR2641126 A1 FR 2641126A1 FR 8906415 A FR8906415 A FR 8906415A FR 8906415 A FR8906415 A FR 8906415A FR 2641126 A1 FR2641126 A1 FR 2641126A1
Authority
FR
France
Prior art keywords
ohmic
type
regions
titanium
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8906415A
Other languages
English (en)
Other versions
FR2641126B1 (fr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2641126A1 publication Critical patent/FR2641126A1/fr
Application granted granted Critical
Publication of FR2641126B1 publication Critical patent/FR2641126B1/fr
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

L'invention concerne la technologie des circuits intégrés. Un procédé de formation d'un contact à faible résistance avec au moins deux régions pré-ohmiques 2 comprend les étapes consistant à déposer une couche de silicium polycristallin sur une couche isolante 3, à effectuer une attaque anisotrope pour mettre à nu les régions pré-ohmiques, à déposer une couche de titane qu'on transforme ensuite en siliciure de titane 7, et à déposer un siliciure de métal 9 pour éviter les discontinuités électriques au niveau des parois latérales verticales 8 des trous de prise de contact. Application aux circuits intégrés à très haut niveau d'intégration.

Description

La présente invention concerne un procédé de formation d'un contact à faible résistance prévu pour l'utilisé tion dans des dispositifs à très haut niveau d'intégration (VLSI), et elle porte plus particulièrement sur un procédé de formation d'un contact à faible résistance avec des régions pré-ohmiques de type N+ et/ou P+, sur un substrat en silicium.
Dans la fabrication de dispositifs VLSI, on a utilisé des siliciures de métaux réfractaires en tant que matériaux d'interconnexion, pour éliminer les inconvénients du silicium polycristallin. Du fait que le silicium polycristallin a une résistance carrée de 20 à 30 Q/s pour une épaisseur de 500 nm, il est très difficile de réduire le retard R-C pour permettre un fonctionnement à vitesse élevée, et de réduire les largeurs de ligne pour obtenir une densité élevée. On a donc employé des siliciures de métaux tels que le siliciure de tungstène, le siliciure de titane, le siliciure de platine et le siliciure de tantale, qui peuvent procurer une résistance carrée inférieure d'un ordre de grandeur à celle du silicium, pour permettre la réduction des dimensions et le fonctionnement rapide de dispositifs VLSI incorporés sur une puce.On doit cependant prendre en consi dération certains problèmes relatifs aux siliciure de métaux, pour réaliser des contacts ohmiques stables et sûrs à travers une couche de dioxyde de silicium, entre le siliciure de métal et des régions pré-ohmiques fortement dopées dans le substrat en silicium.
Premièrement, pour être utilisable dans un processus de fabrication CMOS qui est le plus largement utilisé dans la fabrication de dispositifs VLSI, on doit sélectionner un siliciure de métal capable de réaliser simultanément des con tacts-ohmiques avec des régions pré-ohmiques N+ et P+. Dans l'art antérieur, on a utilisé le siliciure de tungstène en tant que matériau de contact pour des régions pré-ohmiques
N+. Cependant, du fait que le siliciure de tungstène donne lieu à une diffusion de dopants provenant des régions préohmiques N+ et P+ pendant un processus de formation de siliciure qui exige un traitement à haute température, la résistance de contact entre le siliciure de tungstène et les régions pré-ohmiques augmente.
Secondement, des siliciures déposés par pulvérisation cathodique ne procurent pas toujours une bonne couverture de marche sur des parois latérales verticales du dioxyde de silicium, tandis que des siliciures de métaux formés par dépôt chimique en phase vapeur (CVD) ont généralement une bonne couverture de marche sur ces parois.
On a trouvé que parmi les siliciures de métaux, le siliciure de titane a la plus faible résistance carrée. Deux procédés de formation du siliciure de titane par la technique de pulvérisation cathodique sont connus dans l'art antérieur.
L'un consiste à produire une réaction thermique de titane déposé par pulvérisation cathodique, avec le silicium sousjacent. L'autre consiste à déposer directement le siliciure de titane par la pulvérisation cathodique. Cependant, dans un cas comme dans l'autre, le titane déposé par pulvérisation cathodique ne peut pas procurer une bonne couverture de marche sur des parois latérales verticales de dioxyde de silicium d'environ 500 nm d'épaisseur, et ceci peut avoir une conséquence grave consistant en une rupture de connexion électrique.
Un but de l'invention est donc de procurer un procédé de formation de contacts à faible résistance employant des siliciures de métaux, qui soit-capable d'empêcher des ruptures de connexions électriques.
Un autre but de l'invention est de procurer un procédé pour former simultanément des contacts à faible résistance, stables et fiables, sur des régions pré-ohmiques fortement dopées avec le type N et fortement dopées avec le type
P, dans un substrat en silicium, sans rupture de connexion électrique.
Conformément à un mode de réalisation préféré de l'invention, le procédé de formation de contacts à faible résistance avec au moins deux régions pré-ohmiques formées dans un substrat en silicium, comprend les étapes qui consistent à former une couche isolante sur la surface du substrat en silicium, à déposer du silicium polycristallin sur la couche isolante, à former des trous ayant des parois latérales verticales dans la couche isolante et dans le silicium polycristallin, de façon à mettre complètement à nu des par tiea de surface des régions pré-ohmiques, à déposer du titane sur la couche de silicium polycristallin et sur les régions pré-ohmiques qui sont mises à nu, à former du siliciure de titane en faisant réagir le titane avec le silicium sousjacent, et à déposer un siliciure de métal sur le siliciure de titane et sur les parois latérales de la couche isolante.
Selon un autre mode de réalisation de l'invention, le procédé de formation de contacts à faible résistance avec au moins deux régions pré-ohmiques formées dans un substrat en silicium, comprend les étapes consistant à former une couche isolante sur la surface du substrat en silicium, à former des trous ayant des parois latérales verticales dans la couche isolante, de façon à mettre complètement à nu des parties de surface des régions pré-ohmiques, à déposer du siliciure de titane sur la couche isolante et sur les régions pré-ohmi ques qui ont été mises à nu, et déposer un siliciure de métal sur le siliciure de titane et sur les parois latérales de la couche isolante
Selon encore un autre mode de réalisation de l'invention, le procédé de formation de contacts à faible résistance à travers des trous dans une couche isolante formée sur la surface d'un substrat en silicium, avec au moins deux régions pré-ohmiques qui sont mises à nu par les trous, ces trous ayant des parois latérales pratiquement verticales dans la couche isolante, comprend les étapes qui consistent à déposer du silicium polycristallin sur la couche isolante, sur les parois latérales des trous et sur les régions pré-ohmiques qui ont été mises à nu, à déposer du titane sur la surface du silicium polycristallin et sur le silicium polycristallin qui se trouve au-dessus des régions pré-ohmiques qui sont mises à nu, à former du siliciure de titane en faisant réagir le titane avec le silicium polycristallin sous-jacent, et à déposer un siliciure de métal sur le siliciure de titane et sur les parois latérales du silicium polycristallin.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de-la description qui va suivre de modes de réalisation, donnés à titre d'exemples non limitatifs. La suite de la description se réfère aux des sins annexés sur lesquels
Les figures la à 1d sont des coupes de parties d'une tranche de silicium, destinées à l'explication d'un procédé de formation d'un contact à faible résistance conformément à la présente invention;
La figure le est une coupe d'une partie d'une tranche de silicium montrant un autre mode de réalisation de la présente invention; et
Les figures 2a et 2b sont des coupes de parties d'une tranche de silicium montrant encore un autre mode de réalisation de la présente invention.
En considérant maintenant les figures la à id, on voit des coupes de parties d'une tranche de silicium au cours de diverses étapes de fabrication conformes à un mode de réalisation de l'invention.
Comme le montre la figure la, une région pré-ohmique 2, fortement dopée avec des impuretés de type N ou de type P, est formée sur la surface d'un substrat silicium 1. Une couche isolante 3 d'environ 500 nm, qui est de façon caractéristique une couche de dioxyde de silicium, est formée par oxydation thermique ou par dépôt chimique en phase vapeur (CVD) sur la surface du substrat en silicium 1, et une couche de silicium polycristallin 4, d'environ 100 nm, est en suite déposée par un procédé de CVD bien connu sur la couche de dioxyde de silicium 3.
En considérant la figure lb, on note qu'un trou 5 qui met à nu une zone de surface sélectionnée de la région pré-ohmique 2, est formé dans la couche de silicium polycristallin 4 et dans la couche de dioxyde de silicium 3, par une technique d'attaque anisotrope, telle que l'attaque ionique réactive (ou RIE). Le trou 5 mesure de façon caractéristique environ 0,6 pin de largeur. Après la formation du trou 5, on place la tranche de silicium dans une machine de pulvérisation cathodique à magnétron, pour pulvériser du titane, après quoi on élimine, par pulvérisation cathodique dans cette machine, du dioxyde de silicium natif et des contaminants de surface, sur la couche de silicium polycristallin 4 et dans la zone pré-ohmique à nu 6', qui sont formés par l'exposition à l'atmosphère ambiante.On dépose ensuite du titane avec une épaisseur d'environ 100 nm, par pulvérisation cathodique dans une atmosphère d'argon.
Comme le montre la figure lc, le dépôt de titane forme une couche de titane 6 d'une épaisseur d'environ 50 nm sur la couche de silicium polycristallin 4, mais d'environ 20 nm dans la zone pré-ohmique à nu (6') dans le trou 5. Il n'y a cependant pas de dépôt de titane sur la paroi latérale verticale de la couche de dioxyde de silicium 3.Après le dépôt de la couche de titane 6, on place la tranche de silicium dans une machine de recuit thermique rapide (ou RTA), et on la chauffe à environ 8500C pendant environ 10 secondes dans une atmosphère d'azote. Ce traitement thermique a pour effet de convertir le titane en une couche de siliciure de titane 7, par réaction avec le silicium sous-jacent, comme représenté sur la figure id. Pendant ce processus de formation de siliciure, des parties de titane et de silicium polycristallin qui ne réagissent pas peuvent rester dans la couche de siliciure de titane 7, en fonction de l'épaisseur de la couche de titane 6 et de la couche de silicium poly cristallin 4, des contaminants de surface, de la durée de chauffage, etc.On dépose une couche de siliciure de tungstène 9 à 360 C, par une opération bien connue de dépôt chimique en phase vapeur à faible pression (LPCVD), sur la couche de siliciure de titane 7 et sur les parois latérales verticales (8), pour empêcher une rupture de connexion électrique de la couche de siliciure de titane 7. Le processus expliqué cidessus permet d'obtenir un contact à faible résistance, ayant une résistance carrée d'environ 25L/D .
La figure le illustre un autre mode de réalisation de la présente invention.
Dans le cas de la figure le, après le processus de la figure lb, on forme une couche de siliciure de titane 10 par pulvérisation cathodique dans une atmosphère d'argon, à partir d'une cible en siliciure de titane, sur la couche de silicium polycristallin 4 et sur la zone pré-ohmique à nu 6'.
L'épaisseur de la couche de siliciure de titane 10 est d'environ 100 nm sur la couche de silicium polycristallin 4, mais d'environ 50 nm dans la zone pré-ohmique à nu 6'. La cible consiste en un siliciure de titane riche en silicium, ayant un rapport titane/silicium de 1/2,6. Du fait du dépôt par pulvérisation cathodique, une rupture de connexion électrique de la couche de siliciure de titane 10 se produit sur la paroi latérale verticale de la couche de dioxyde de silicium 3. Pour empêcher la rupture de connexion électrique, on forme une couche de siliciure de tungstène 11, par le procédé
LPCVD, sur la paroi latérale verticale 8 et sur la couche de siliciure de titane 10.Ensuite, on effectue un trai#tement thermique de recuit à environ 9000C pendant environ 20 secondes, dans une atmosphère d'azote, dans la machine RTA, pour donner une valeur faible à la résistance des couches de siliciure 10 et 11.
Pendant l'opération de formation de siliciure de titane, le silicium qui se trouve dans la région pré-ohmique 2 est consommé, et des contraintes apparaissent dans la région pré-ohmique 2 à cause de la contraction du volume. Ceci peut produire un courant de fuite dans des dispositifs VLSI dans lesquels on utilise des régions pré-ohmiques d'environ 0,2 pm de profondeur. Les étapes de fabrication suivantes permettent de résoudre ces problèmes.
En considérant la figure 2a, on note qu'on forme dans le substrat en silicium 1 une région pré-ohmique 2, dopée avec le type N+ ou le type P+. On forme ensuite sur la surface du substrat en silicium 1 une couche de dioxyde de silicium 3, après quoi on forme un trou 5 ayant une paroi latérale verticale 8, par la technique d'attaque anisotrope, dans la couche de dioxyde de silicium 3, pour mettre à nu une partie de la surface de la région pré-ohmique 2. On dépose ensuite une couche de silicium polycristallin 14, par le procédé CVD.
L'épaisseur de la couche de silicium polycristallin 14 est d'environ 100 nm sur la couche de dioxyde de silicium 3, mais elle est d'environ 50 nm sur la zone pré-ohmique à nu 6', et elle est plus mince sur la paroi latérale 8. On dépose une couche de titane 15, par pulvérisation cathodique, sur la couche de silicium polycristallin 14. L'épaisseur de la couche de titane 15 sur la couche de silicium polycristallin 14 est d'environ 50 nm, mais elle est de 20 nm dans le trou 5. Cependant, une rupture de connexion électrique se produit sur la paroi latérale 8. Après le dépôt de la couche de titane 15, on accomplit le processus de formation de siliciure par le traitement thermique.
En considérant la figure 2b, on voit une couche de siliciure de titane 16 qui est produite par le processus de formation de siliciure. Cependant, il y a toujours rupture de la connexion électrique. Pour empêcher une telle rupture de connexion électrique, on dépose une couche de siliciure de tungstène 17, par le procédé LPCVD, sur la paroi latérale 8 et sur la couche de siliciure de titane 16.
D'autre part, pendant le processus de formation de siliciure, on peut employer une opération d'implantation pour empêcher l'accroissement de la résistance de contact sous l'effet de la diffusion de dopant à partir de la région préohmique 2. On peut accomplir le processus d'implantation juste avant ou juste après la formation de la couche de siliciure de tungstène 17. On implante de l'arsenic dans la région pré-ohmique N+, avec une dose d'environ 1016 cl 2, tandis qu'on implante du bore, B, dans la région pré-ohmique P+, avec une dose d'environ 1016 cm 2
D'autres modes de réalisation et des modifications de l'invention apparaîtront aisément à l'homme de l'art, sur la base de la description qui précède et des dessins annexés.
A titre d'exemple, on peut choisir pour le siliciure de tungstène l'un des siliciures de métaux qui sont formés à basse température par le procédé LPCVD. On doit donc considérer que ces modifications et modes de réalisation entrent dans le cadre des revendications annexées.

Claims (26)

REVENDICATIONS
1. Procédé de formation de contacts à faible résistance avec au moins deux régions pré-ohmiques (2) formées dans un substrat en silicium (1), caractérisé en ce qu'il comprend les étapes suivantes : on forme une couche isolante (3) sur la surface du substrat en silicium (1); on dépose du silicium polycristallin (4) sur la couche isolante (3); on forme des trous (5) ayant des parois latérales verticales dans la couche isolante (3) et dans le silicium polycristallin (4), de façon que des parties de surface des régions préohmiques (2) soient mises entièrement à nu; on dépose du titane (6) sur la couche de silicium polycristallin (4) et sur les régions pré-ohmiques (2) à nu; on forme du siliciure de titane (7), en faisant réagir le titane avec le silicium sous-jacent (4); et on dépose un siliciure de métal (9) sur le siliciure de titane (7), et sur les parois latérales de la couche isolante (3).
2. Procédé selon la revendication 1, caractérisé en ce que la couche isolante (3) consiste en dioxyde de silicium.
3. Procédé selon la revendication 2, caractérisé en ce que le siliciure de métal (9) consiste en siliciure de tungstène.
4. Procédé selon la revendication 3, caractérisé en ce que les régions pré-ohmiques (2) consistent en régions pré-ohmiques de type N+ ou P+.
5. Procédé selon la revendication 4, caractérisé en ce que l'une au moins des régions pré-ohmiques (2) consiste en une région pré-ohmique de type P+, et les régions préohmiques restantes consistent en régions pré-ohmiques de type N+.
6. Procédé selon la revendication 5, caractérisé en ce que, juste avant ou juste après la formation du siliciure de tungstène (9), on introduit des impuretés de type P avec une concentration élevée dans la région pré-ohmique de type
P+ (2), et on introduit des impuretés de type N avec une con centration élevée dans les régions pré-ohmiques de type N+ (2)
7. Procédé selon la revendication 6, caractérisé en ce qu'on dépose le titane (6) par une opération de dépôt par pulvérisation cathodique.
8. Procédé selon la revendication 7, caractérisé en ce qu'on dépose le siliciure de tungstène (9) par dépôt chimique en phase vapeur.
9. Procédé de formation de contacts à faible résistance avec au moins deux régions pré-ohmiques (2) qui sont formées dans un substrat en silicium (1), caractérisé en ce qu'il comprend les étapes suivantes : on forme une couche isolante (3) sur la surface du substrat en silicium (1); on forme des trous (5) ayant des parois latérales verticales dans la couche isolante (3), de façon à mettre entièrement à nu des parties de surface des régions pré-ohmiques (2); on dépose du siliciure de titane (10) sur la couche isolante (3) et sur les régions pré-ohmiques (2) qui ont été mises à nu; et on dépose un siliciure de métal (11) sur le siliciure de titane (10) et sur les parois latérales de la couche isolante (3).
10. Procédé selon la revendication 9, caractérisé en ce qu'il comprend en outre l'opération consistant à déposer du silicium polycristallin (4) entre la couche isolante (3) et le siliciure de titane (10).
11. Procédé selon la revendication 10, caractérisé en ce que la couche isolante (3) consiste en dioxyde de silicium.
12. Procédé selon la revendication 11, caractérisé en ce que le siliciure de métal (11) consiste en siliciure de tungstène.
13. Procédé selon la revendication 11, caractérisé en ce que les régions pré-ohmiques (2) sont constituées par des régions pré-ohmiques de type N+ ou de type P+.
14. Procédé selon la revendication 12, caractérisé en ce que l'une au moins des régions pré-ohmiques (2) consiste en une région pré-ohmique de type P+, et les régions préohmiques restantes (2) consistent en régions pré-ohmiques de type N+.
15. Procédé selon la revendication 14, caractérisé en ce que, juste avant ou juste après la formation du siliciure de tungstène (11), on introduit des impuretés de type
P avec une concentration élevée dans la région pré-ohmique de type P+ (2), et on introduit des impuretés de type N avec une concentration élevée dans les régions pré-ohmiques de type N+ (2).
16. Procédé selon la revendication 15, caractérisé en ce qu'on dépose le siliciure de titane (10) par une opération de dépôt par pulvérisation cathodique.
17. Procédé selon la revendication 16, caractérisé en ce que le siliciure de titane (10) présente un rapport de composition titane/silicium de 1/2,6.
18. Procédé selon la revendication 16, caractérisé en ce qu'on forme le siliciure de titane (10) par dépôt chi inique en phase vapeur à basse pression et à basse température.
19. Procédé de formation de contacts à faible résistance à travers des trous (5) dans une couche isolante (3) qui est formée sur la surface d'un substrat en silicium (1) de façon à établir des contacts avec au moins deux régions pré-ohmiques (2) qui sont mises à nu par ces trous, les trous (5) ayant des parois latérales pratiquement verticales dans la couche isolante (3), caractérisé en ce qu'il comprend les opérations suivantes :on dépose du silicium polycristallin (14) sur la couche isolante, sur les parois latérales des trous et sur les régions pré-ohmiques mises à nu; on dépose du titane (15) sur la surface du silicium polycristallin (14) et sur le silicium polycristallin se trouvant au-dessus de la région pré-ohmique à nu (2); on forme du siliciure de titane (16) en faisant réagir le titane (15) avec le silicium polycristallin sous-jacent (14); et on dépose un siliciure de métal (17) sur le siliciure de titane (16) et sur les parois latérales du silicium polycristallin (14).
20. Procédé selon la revendication 19, caractérisé en ce que la couche isolante (3) consiste en dioxyde de silicium.
21. Procédé selon la revendication 20, caractérisé en ce que le siliciure de métal (17) consiste en siliciure de tungstène.
22. Procédé selon-la revendication 21, caractérisé en ce que les régions pré-ohmiques (2) sont constituées par des régions pré-ohmiques de type N+ ou de type P+.
23. Procédé selon la revendication 21, caractérisé en ce que l'une au moins des régions pré-ohmiques (2) est constituée par une région pré-ohmiques de type P+, et les régions pré-ohmiques restantes sont constituées par des régions pré-ohmiques de type N+.
P avec une concentration élevée dans la région pré-ohmique de type P+ (2), et on introduit des impuretés de type N avec une concentration élevée dans les régions pré-ohmiques de type N+ (2).
24. Procédé selon la revendication 23, caractérisé en ce que, juste avant ou juste après la formation du siliciure de tungstène (17), on introduit des impuretés de type
25. Procédé selon la revendication 24, caractérisé en ce qu'on dépose le titane (15) par une opération de dépôt par pulvérisation cathodique.
26. Procédé selon la revendication 25, caractérisé en ce qu'on dépose le siliciure de tungstène (17) par dépôt chimique en phase vapeur.
FR8906415A 1988-12-24 1989-05-17 Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits Granted FR2641126A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880017435A KR930004295B1 (ko) 1988-12-24 1988-12-24 Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법

Publications (2)

Publication Number Publication Date
FR2641126A1 true FR2641126A1 (en) 1990-06-29
FR2641126B1 FR2641126B1 (fr) 1992-11-27

Family

ID=19280663

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8906415A Granted FR2641126A1 (en) 1988-12-24 1989-05-17 Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits

Country Status (6)

Country Link
US (1) US5070038A (fr)
JP (1) JP2528961B2 (fr)
KR (1) KR930004295B1 (fr)
DE (1) DE3908676A1 (fr)
FR (1) FR2641126A1 (fr)
GB (1) GB2226446B (fr)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5629218A (en) * 1989-12-19 1997-05-13 Texas Instruments Incorporated Method for forming a field-effect transistor including a mask body and source/drain contacts
KR940008936B1 (ko) * 1990-02-15 1994-09-28 가부시끼가이샤 도시바 고순도 금속재와 그 성질을 이용한 반도체 장치 및 그 제조방법
US5288664A (en) * 1990-07-11 1994-02-22 Fujitsu Ltd. Method of forming wiring of semiconductor device
KR920010759A (ko) * 1990-11-16 1992-06-27 원본미기재 저 저항 접점을 제조하는 방법
EP0496169A1 (fr) * 1991-01-25 1992-07-29 AT&T Corp. Procédé pour la fabrication de circuits intégrés comprenant le remplissage d'ouvertures avec un matériau conducteur
KR100228619B1 (ko) * 1991-03-05 1999-11-01 아치 케이. 말론 자기-정합 접점 형성 방법 및 구조
US5278096A (en) * 1991-12-23 1994-01-11 At&T Bell Laboratories Transistor fabrication method
US5416034A (en) 1993-06-30 1995-05-16 Sgs-Thomson Microelectronics, Inc. Method of making resistor with silicon-rich silicide contacts for an integrated circuit
JP2699839B2 (ja) * 1993-12-03 1998-01-19 日本電気株式会社 半導体装置の製造方法
US6200871B1 (en) * 1994-08-30 2001-03-13 Texas Instruments Incorporated High performance self-aligned silicide process for sub-half-micron semiconductor technologies
TW316326B (en) * 1996-09-21 1997-09-21 United Microelectronics Corp Manufacturing method of word line
GB2319658B (en) * 1996-09-21 2001-08-22 United Microelectronics Corp Method of fabricating a word line
JP3413078B2 (ja) * 1997-10-06 2003-06-03 キヤノン株式会社 光電変換装置と密着型イメージセンサ
US6048791A (en) * 1998-03-31 2000-04-11 Kabushiki Kaisha Toshiba Semiconductor device with electrode formed of conductive layer consisting of polysilicon layer and metal-silicide layer and its manufacturing method
JP2001068670A (ja) * 1999-08-30 2001-03-16 Nec Corp 半導体装置の製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
US7407882B1 (en) 2004-08-27 2008-08-05 Spansion Llc Semiconductor component having a contact structure and method of manufacture
US8018015B2 (en) * 2005-06-29 2011-09-13 Micron Technology, Inc. Buried conductor for imagers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186341A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor device
EP0124960A2 (fr) * 1983-05-05 1984-11-14 Stc Plc Dispositifs semi-conducteurs comportant de siliciures

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4364166A (en) * 1979-03-01 1982-12-21 International Business Machines Corporation Semiconductor integrated circuit interconnections
US4359490A (en) * 1981-07-13 1982-11-16 Fairchild Camera & Instrument Corp. Method for LPCVD co-deposition of metal and silicon to form metal silicide
JPS59150421A (ja) * 1983-02-10 1984-08-28 Toshiba Corp 半導体装置の製造方法
US4545116A (en) * 1983-05-06 1985-10-08 Texas Instruments Incorporated Method of forming a titanium disilicide
JPS60143648A (ja) * 1983-08-23 1985-07-29 Nec Corp 半導体装置の製造方法
JPS60119750A (ja) * 1983-12-02 1985-06-27 Hitachi Ltd 半導体装置の製造方法
JPS60193380A (ja) * 1984-03-15 1985-10-01 Nec Corp 半導体装置の製造方法
US4619035A (en) * 1984-06-23 1986-10-28 Nippon Gakki Seizo Kabushiki Kaisha Method of manufacturing a semiconductor device including Schottky barrier diodes
US4720908A (en) * 1984-07-11 1988-01-26 Texas Instruments Incorporated Process for making contacts and interconnects for holes having vertical sidewalls
JPS6158866A (ja) * 1984-08-30 1986-03-26 三菱マテリアル株式会社 高融点金属珪化物基複合材料の製造法
JPS61294816A (ja) * 1985-06-21 1986-12-25 Matsushita Electronics Corp 半導体装置の製造方法
DE3665961D1 (en) * 1985-07-29 1989-11-02 Siemens Ag Process for selectively filling contact holes made by etching in insulating layers with electrically conductive materials for the manufacture of high-density integrated semiconductor circuits, and apparatus used for this process
US4751198A (en) * 1985-09-11 1988-06-14 Texas Instruments Incorporated Process for making contacts and interconnections using direct-reacted silicide
US4818723A (en) * 1985-11-27 1989-04-04 Advanced Micro Devices, Inc. Silicide contact plug formation technique
JPS62213277A (ja) * 1986-03-14 1987-09-19 Nec Corp 半導体装置の製造方法
JPH0779136B2 (ja) * 1986-06-06 1995-08-23 株式会社日立製作所 半導体装置
JPS63116A (ja) * 1986-06-19 1988-01-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6377117A (ja) * 1986-09-19 1988-04-07 Fujitsu Ltd 半導体装置の製造方法
JPS63120419A (ja) * 1986-11-10 1988-05-24 Matsushita Electronics Corp 半導体装置の製造方法
NL8700820A (nl) * 1987-04-08 1988-11-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法
JPH06276518A (ja) * 1993-03-22 1994-09-30 Sony Corp 画像処理装置
JPH06321829A (ja) * 1993-05-07 1994-11-22 Taiho Yakuhin Kogyo Kk α，α−ジメチルシクロヘキサンカルビノール誘導体又はその塩

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57186341A (en) * 1981-05-13 1982-11-16 Hitachi Ltd Semiconductor device
EP0124960A2 (fr) * 1983-05-05 1984-11-14 Stc Plc Dispositifs semi-conducteurs comportant de siliciures

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
* le document en entier * *
1986 SYMP. ON VLSI TECHNOLOGY, SAN DIEGO 28-30/5/86, IEEE, P53-54, R.V. JOSHI ET.AL. "LPCVD TUNGSTEN SILICIDE WITH TITANIUM UNDERLAYER" *
IEDM 1986, LOS ANGELES CA., 7-10/12/86, P62-65 S.OGAWA ET.AL., "THERMALLY STABLE W/SILICIDE/Si CONTACT" *
PATENT ABSTRACTS OF JAPAN vol. 7, no. 33 (E-157)(1178) 9 Février 1983 & JP-A-57 186 341 ( HITACHI ) 16 Novembre 1982 *

Also Published As

Publication number Publication date
KR930004295B1 (ko) 1993-05-22
US5070038A (en) 1991-12-03
JP2528961B2 (ja) 1996-08-28
KR900010993A (ko) 1990-07-11
JPH02194524A (ja) 1990-08-01
GB2226446A (en) 1990-06-27
DE3908676A1 (de) 1990-06-28
FR2641126B1 (fr) 1992-11-27
GB8921421D0 (en) 1989-11-08
GB2226446B (en) 1993-02-24

Similar Documents

Publication Publication Date Title
FR2641126A1 (en) Method of forming low-resistance contacts with pre-ohmic regions of n&lt;+&gt; and p&lt;+&gt; types in integrated circuits
FR2679069A1 (fr) Dispositif a semiconducteur comportant une couche d&#39;interconnexion et procede de fabrication de celui-ci.
FR2524709A1 (fr) Dispositif a semi-conducteur et procede pour sa fabrication
EP0325808B1 (fr) Procédé pour établir une structure d&#39;interconnexion électrique sur un dispositif semiconducteur au silicium
EP0780889B1 (fr) Procédé de depôt sélectif d&#39;un siliciure de métal réfractaire sur du silicium
US20010007797A1 (en) Method of forming a tungsten plug in a semiconductor device
FR2799304A1 (fr) Structure de tranchee sensiblement remplie de matiere a haute conductivite
FR2825834A1 (fr) Procede de fabrication d&#39;un disositif a semi-conducteur
FR2907259A1 (fr) Realisation d&#39;une barriere metallique dans un circuit electronique integre
FR2664295A1 (fr) Procede de formation d&#39;une couche metallique a travers un trou de contact.
FR2794897A1 (fr) Plaquette a semi-conducteur et dispositif a semi-conducteur fabrique a partir d&#39;une telle plaquette
FR2818011A1 (fr) Dispositif de semiconducteur a pellicule d&#39;isolation et procede de fabrication
EP2045837B1 (fr) Formation sélective d&#39;un composé comprenant un matériau semi-conducteur et un matériau métallique dan un substrat, à travers une couche d&#39;oxyde de germanium
FR2731841A1 (fr) Transistors a effet de champ du type a grille isolee et son procede de fabrication
FR2881575A1 (fr) Transistor mos a grille totalement siliciuree
US6750089B2 (en) Methods of forming conductive interconnects
FR2527225A1 (fr) Procede de depot auto-catalytique de platine sur du silicium
EP1223614B1 (fr) Procédé de fabrication d&#39;un substrat monocristallin, et circuit intégré comportant un tel substrat
FR2767965A1 (fr) Procede de fabrication d&#39;un dispositif a circuit integre ayant differentes epaisseurs d&#39;oxyde de grille
EP1650796A2 (fr) Procédé de prise de contact sur une région d&#39;un circuit intégré, en particulier sur les électrodes d&#39;un transistor
FR2664096A1 (fr) Procede de metallisation pour dispositif a semi-conducteur utilisant du nitrure de titane amorphe.
FR3099964A1 (fr) Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique
EP0933812A1 (fr) Electroplacage d&#39;éléments conducteurs dans un circuit intégré
EP3072148B1 (fr) Procédé de protection d&#39;une couche de siliciure
FR2819636A1 (fr) Circuit integre comportant un point memoire de type dram, et procede de fabrication