[go: up one dir, main page]

FR2664295A1 - Procede de formation d'une couche metallique a travers un trou de contact. - Google Patents

Procede de formation d'une couche metallique a travers un trou de contact. Download PDF

Info

Publication number
FR2664295A1
FR2664295A1 FR9011624A FR9011624A FR2664295A1 FR 2664295 A1 FR2664295 A1 FR 2664295A1 FR 9011624 A FR9011624 A FR 9011624A FR 9011624 A FR9011624 A FR 9011624A FR 2664295 A1 FR2664295 A1 FR 2664295A1
Authority
FR
France
Prior art keywords
metal
contact hole
metal layer
aluminum
process according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9011624A
Other languages
English (en)
Other versions
FR2664295B1 (fr
Inventor
Park Chang-Su
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019900010027A external-priority patent/KR930005485B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2664295A1 publication Critical patent/FR2664295A1/fr
Application granted granted Critical
Publication of FR2664295B1 publication Critical patent/FR2664295B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/584—Non-reactive treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

La présente invention a pour objet un procédé de formation d'une couche métallique (4) à travers un trou de contact (2) dans un dispositif à semiconducteur, comprenant: une première opération de dépôt d'un métal à une température choisie, après avoir formé un dessin du trou de contact sur un substrat semi-conducteur (10) sur lequel une partie en gradin (1) est formée; et une deuxième opération de traitement thermique du métal déposé, dans une chambre réactionnelle de pulvérisation, afin de remplir le trou de contact avec ce métal. La deuxième opération est effectuée en transférant le substrat obtenu de la première opération, dans une autre chambre réactionnelle de pulvérisation sans rupture du vide, et en chauffant ensuite pendant un temps prédéterminé à une température correspondant à 80% ou plus du point de fusion du métal, en fonction du type de métal utilisé dans la première opération.

Description

De A La présente invention est relative à un procédé de métallisation, et
plus particulièrement à un procédé pour former une couche métallique dans un
dispositif à semi-conducteur à topographie importante.
Grâce au progrès rapide de technologie de fabrication des semiconducteurs, et à l'extension du domaine d'application des dispositifs à mémoire, on a récemment élaboré des dispositifs à mémoire ayant une
importante capacité.
Ces dispositifs à mémoire à capacité importante ont été élaborés sur des recherches, de cellules de mémoire basées sur la technique fine de
traitement progressant en deux fois à chaque étape.
Une opération de métallisation dans le dispositif à semi-conducteur est en particulier une des opérations importantes de la technique fine de
traitement du dispositif à mémoire.
L'opération de métallisation peut être effectuée pour former le conducteur reliant les électrodes de grille, et pour former la connexion reliant la région de diffusion de source ou de drain,
et d'autres éléments du dispositif à mémoire.
D'une manière usuelle, la couche métallique disposée entre les dispositifs est principalement formée par dépôt physique en mettant en oeuvre le procédé de pulvérisation ainsi que cela est illustré
sur la figure 1.
On forme, en se référant à la figure 1, une partie en gradin 1 possédant une forme prédéterminée sur le substrat semi-conducteur 10, puis on forme un trou de contact 2 destiné à être métallisé, dans la partie en gradin 1 Après cela, on forme la couche métallique 3 par pulvérisation Toutefois, cette couche métallique 3 a un emploi limité en raison de la discontinuité de la couche métallique ou de la dégradation des caractéristiques du revêtement du
gradin dans la paroi intérieure du trou de contact.
De manière plus détaillée, en raison de la
tendance à la production de dispositifs à semi-
conducteur à densité élevée, il est difficile de réduire la taille géométrique verticale selon la même proportion que celle dans la direction horizontale du trou de contact, ce qui accroît le rapport d'aspect En conséquence, en raison de l'effet de masquage du gradin, il est difficile d'obtenir un revêtement du gradin suffisant pour que le trou de contact ait un rapport d'aspect élevé, ce qui donne ainsi lieu à la séparation de la couche métallique comme illustré- sur
la figure 1.
Pour résoudre le problème précité, on a tenté de remplir le trou de contact de différentes façons Il y a par exemple une technique de remplissage sélectif avec du tungstène, selon laquelle on remplit et on nivelle le trou de contact avec le tungstène avant de déposer la couche métallique, et une technique de remplissage de trou de contact mettant en oeuvre du silicium polycristallin qui a une excellente
caractéristique de revêtement du gradin.
Toutefois, dans le cas de la technique de remplissage sélectif avec du tungstène précitée, on rencontre des problèmes dans la mesure o le courant de fuite est accru en raison de la réaction interfaciale du tungstène avec le substrat de silicium, et son
adhérence est insuffisante.
De plus, dans le cas du remplissage du trou de contact avec du silicium polycristallin, il est difficile de maintenir la résistance de contact à un niveau constant dans le trou de contact, dans la mesure o le silicium polycristallin doit être modifié dans le conducteur par implantation d'ions La quantité d'ions
implantés est en outre difficile à contrôler.
En conséquence, la présente invention a pour but de procurer un procédé amélioré pour former une couche métallique dans un dispositif à semiconducteur, selon lequel on dépose un métal et on remplit ensuite
un trou de contact par traitement thermique.
Pour atteindre le but précité, on fournit selon la présente invention, un procédé pour former une couche métallique à travers un trou de contact dans un dispositif à semi-conducteur, caractérisé en ce qu'il comprend: une première opération de dépôt d'un métal à une température choisie, après avoir formé un dessin du trou de contact sur le substrat semi-conducteur sur lequel on forme une partie en gradin; et 1 une deuxième opération de traitement thermique du métal déposé dans une chambre réactionnelle de pulvérisation, afin de remplir le trou
de contact avec ce métal.
La présente invention va être mieux comprise
à la lecture de la description détaillée suivante du
mode de réalisation préféré, faite en référence aux dessins annexés, sur lesquels: la figure 1 est une vue en coupe d'une couche métallique réalisée selon un procédé classique par pulvérisation; et les figures 2 A à 2 C illustrent un mode de réalisation d'un procédé de formation de la couche
métallique selon la présente invention.
On se référera à la figure 2 A illustrant un procédé pour former une première couche métallique, selon lequel on forme le dessin d'un trou de contact 2
ayant une taille de 0,8 em sur un substrat semi-
conducteur 10 sur lequel une partie en gradin est formée, et on nettoie ensuite le substrat 10 sur lequel
le dessin est formé.
Après avoir réalisé l'opération décrite ci-
dessus, le substrat 10 est introduit dans une chambre réactionnelle de pulvérisation, dans laquelle une première couche métallique 4 est formée par dépôt d'un métal, par exemple l'aluminium (Al), selon une épaisseur de 500 À à 3000 À à une température de 200 OC ou moins et sous un degré de vide prédéterminé A ce stade, à la place d'aluminium pur, on peut employer un alliage d'aluminium formé en mélangeant du silicium à raison de 1 %, et 0,5 % de cuivre. La figure 2 B illustre un procédé de remplissage du trou de contact Eu égard à la figure 2 B, après avoir transféré le substrat obtenu dans l'opération précédente dans une autre chambre réactionnelle de pulvérisation sans rupture du vide, on chauffe pendant 2 minutes ou plus à une température de 550 O C, en fondant ainsi le métal déposé et en remplissant le trou de contact comme illustré sur la figure 2 B A ce stade, la pression dans la chambre réactionnelle doit être aussi faible que possible afin d'accroître la distance de déplacement en surface de l'aluminium Sur la figure 2 B, la référence numérique
4 a désigne le métal remplissant le trou de contact.
La température de traitement thermique de l'opération illustrée sur la figure 2 B correspond nécessairement à 80 % ou plus du point de fusion de
l'aluminium en fonction du type d'aluminium.
La figure 2 C illustre un procédé pour former une deuxième couche métallique 5, selon lequel la deuxième couche métallique 5 est formée par dépôt du reste de l'épaisseur totale nécessaire de la couche métallique à une température déterminée, en prenant en considération sa fiabilité, de façon à compléter ainsi
la formation de la couche métallique.
Si l'épaisseur totale nécessaire de la couche métallique est par exemple de 6000 A, et que l'épaisseur de la première couche métallique déposée sur la partie en gradin est de x A, la deuxième couche métallique est formée en déposant l'aluminium selon une
épaisseur de ( 6000 x)A.
A ce stade, il est souhaitable que x soit minimisé en prenant en considération la fiabilité de la métallisation En outre, la température déterminée en prenant en considération la fiabilité correspond à une température appropriée d'après le type de la deuxième couche métallique, afin d'assurer la liaison entre les première et deuxième couches métalliques. Comme mentionné ci-dessus, selon la présente invention, le trou de contact peut être facilement et entièrement rempli en déposant d'abord un métal à l'aide du dispositif de pulvérisation employé pour le procédé de dépôt physique classique, et en traitant ensuite à chaud le métal déposé, de sorte qu'il est possible de remplir complètement le trou de contact
même s'il a un rapport d'aspect élevé.
De plus, si l'épaisseur de la couche métallique nécessaire est importante, il est possible d'ajuster l'épaisseur en déposant successivement la
couche métallique après remplissage du trou de contact.
On remarquera que le procédé de formation de la couche métallique selon la présente invention est applicable à tous les dispositifs à semiconducteur afin d'assurer la continuité de la couche métallique à
travers le trou de contact.

Claims (7)

REVENDICATIONS
1 Procédé de formation d'une couche métallique ( 4) à travers un trou de contact ( 2) dans un dispositif à semi-conducteur, caractérisé en ce qu'il comprend: une première opération de dépôt d'un métal à une température choisie, après avoir formé un dessin du trou de contact sur un substrat semi-conducteur ( 10) sur lequel une partie en gradin ( 1) est formée; et une deuxième opération de traitement thermique du métal déposé dans une chambre réactionnelle de pulvérisation, afin de remplir le trou
de contact avec ce métal.
2 Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre une opération de dépôt d'un métal après avoir effectué ladite
deuxième opération.
3 Procédé selon la revendication 1, caractérisé en ce que le dépôt de métal dans la première opération est effectué par pulvérisation cathodique. 4 Procédé selon la revendication 3, caractérisé en ce que la température choisie dans la
première opération est de 200 OC ou moins.
Procédé selon la revendication 4, caractérisé en ce que la deuxième opération est effectuée en transférant le substrat obtenu dans la première opération, dans une autre chambre réactionnelle de pulvérisation sans rupture du vide, et en chauffant ensuite pendant un temps prédéterminé à une température correspondant à 80 % ou plus du point de fusion du métal, en fonction du type du métal mis en
oeuvre dans la première opération.
6 Procédé selon la revendication 1, caractérisé en ce que le métal mis en oeuvre dans la première opération est l'aluminium ou un alliage à base d'aluminium. 7 Procédé selon la revendication 1, caractérisé en ce que le métal mis en oeuvre dans la première opération est un alliage à base d'aluminium formé en mélangeant 1 % de silicium et 0,5 % de cuivre
avec l'aluminium.
8 Procédé selon la revendication 7, caractérisé en ce que l'épaisseur de l'aluminium est de
500 A à 3000 A.
9 Procédé selon la revendication 8, caractérisé en ce que la deuxième opération est effectuée en transférant le substrat obtenu dans la première opération, dans une autre chambre réactionnelle de pulvérisation sans rupture du vide, et en chauffant ensuite le substrat pendant 2 minutes ou
plus à 550 OC.
FR9011624A 1990-07-03 1990-09-20 Procede de formation d'une couche metallique a travers un trou de contact. Expired - Lifetime FR2664295B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019900010027A KR930005485B1 (ko) 1990-07-03 1990-07-03 금속 배선층 형성 방법
US07/897,294 US5318923A (en) 1990-07-03 1992-06-11 Method for forming a metal wiring layer in a semiconductor device

Publications (2)

Publication Number Publication Date
FR2664295A1 true FR2664295A1 (fr) 1992-01-10
FR2664295B1 FR2664295B1 (fr) 1994-10-07

Family

ID=26628286

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9011624A Expired - Lifetime FR2664295B1 (fr) 1990-07-03 1990-09-20 Procede de formation d'une couche metallique a travers un trou de contact.

Country Status (5)

Country Link
US (1) US5318923A (fr)
JP (1) JPH0465831A (fr)
DE (1) DE4028776C2 (fr)
FR (1) FR2664295B1 (fr)
GB (1) GB2245596B (fr)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
KR950009934B1 (ko) * 1992-09-07 1995-09-01 삼성전자주식회사 반도체 장치의 배선층 형성방법
DE4230387C2 (de) * 1992-09-11 2001-04-12 Berker Geb Krallenverlängerung für konventionelle Spreizkrallen an elektrischen Installationsgeräten
KR960002061B1 (ko) * 1992-10-05 1996-02-10 삼성전자주식회사 반도체 장치의 배선층 형성방법
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
TW271490B (fr) * 1993-05-05 1996-03-01 Varian Associates
JP2928057B2 (ja) * 1993-07-01 1999-07-28 日本電気株式会社 半導体装置の製造方法
JPH08222564A (ja) 1995-02-15 1996-08-30 Yamaha Corp 半導体装置の製造方法および半導体製造装置
KR0179827B1 (ko) * 1995-05-27 1999-04-15 문정환 반도체 소자의 배선 형성방법
JP2950218B2 (ja) * 1995-09-18 1999-09-20 ヤマハ株式会社 半導体装置の製造方法
US5888876A (en) * 1996-04-09 1999-03-30 Kabushiki Kaisha Toshiba Deep trench filling method using silicon film deposition and silicon migration
US5891803A (en) * 1996-06-26 1999-04-06 Intel Corporation Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits
US6083823A (en) * 1996-06-28 2000-07-04 International Business Machines Corporation Metal deposition process for metal lines over topography
JP2956830B2 (ja) * 1996-11-21 1999-10-04 日本電気株式会社 半導体装置の製造方法
JP4095701B2 (ja) * 1997-10-09 2008-06-04 キヤノンアネルバ株式会社 高温リフロースパッタリング方法及び高温リフロースパッタリング装置
US6605531B1 (en) * 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
JP2000068230A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置、その製造装置、および、その製造方法
US6180480B1 (en) 1998-09-28 2001-01-30 International Business Machines Corporation Germanium or silicon-germanium deep trench fill by melt-flow process
US6372645B1 (en) 1999-11-15 2002-04-16 Taiwan Semiconductor Manufacturing Company Methods to reduce metal bridges and line shorts in integrated circuits
EP1990831A3 (fr) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Carte de circuit imprimé multicouche et son procédé de fabrication
KR20030060898A (ko) * 2000-09-25 2003-07-16 이비덴 가부시키가이샤 반도체소자,반도체소자의 제조방법,다층프린트배선판 및다층프린트배선판의 제조방법
US20090311483A1 (en) * 2006-04-04 2009-12-17 Technion Research & Development Foundation Ltd. Articles with Two Crystalline Materials and Method of Making Same
CN110923642B (zh) * 2019-11-11 2022-07-22 北京北方华创微电子装备有限公司 溅射装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208848A (ja) * 1985-03-14 1986-09-17 Toshiba Corp 半導体装置
JPS62293739A (ja) * 1986-06-13 1987-12-21 Toshiba Corp 半導体装置の製造方法
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
EP0451571A2 (fr) * 1990-03-30 1991-10-16 Applied Materials, Inc. Procédé de pulvérisation d'une couche d'aluminium sur des plaquettes échelonnées
EP0451644A1 (fr) * 1990-04-10 1991-10-16 Texas Instruments Incorporated Système de métallisation amélioré afin de réduire la sensibilité à la corrosion
JPH1191448A (ja) * 1997-09-24 1999-04-06 Suzuki Motor Corp グローブボックス構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
BE793097A (fr) * 1971-12-30 1973-04-16 Western Electric Co Procede pour ajuster le coefficient de resistance en fonction de la temperature d'alliages tantale-aluminium
DE2550512A1 (de) * 1975-11-11 1977-05-12 Bosch Gmbh Robert Verfahren zur herstellung einer metallisierung auf einem substrat
US4442137A (en) * 1982-03-18 1984-04-10 International Business Machines Corporation Maskless coating of metallurgical features of a dielectric substrate
JPS592352A (ja) * 1982-06-28 1984-01-07 Toshiba Corp 半導体装置の製造方法
KR900005785B1 (ko) * 1985-05-13 1990-08-11 닛뽄덴신덴와 가부시끼가이샤 평탄성 박막의 제조방법
US4650696A (en) * 1985-10-01 1987-03-17 Harris Corporation Process using tungsten for multilevel metallization
JPS62293740A (ja) * 1986-06-13 1987-12-21 Fujitsu Ltd 半導体装置の製造方法
JPS62296444A (ja) * 1986-06-16 1987-12-23 Toshiba Corp 半導体装置及びその製造方法
JPS63162854A (ja) * 1986-12-25 1988-07-06 Fujitsu Ltd 金属膜形成方法
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
GB2212979A (en) * 1987-12-02 1989-08-02 Philips Nv Fabricating electrical connections,particularly in integrated circuit manufacture
US4970176A (en) * 1989-09-29 1990-11-13 Motorola, Inc. Multiple step metallization process
US5147819A (en) * 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208848A (ja) * 1985-03-14 1986-09-17 Toshiba Corp 半導体装置
JPS62293739A (ja) * 1986-06-13 1987-12-21 Toshiba Corp 半導体装置の製造方法
US4920070A (en) * 1987-02-19 1990-04-24 Fujitsu Limited Method for forming wirings for a semiconductor device by filling very narrow via holes
EP0451571A2 (fr) * 1990-03-30 1991-10-16 Applied Materials, Inc. Procédé de pulvérisation d'une couche d'aluminium sur des plaquettes échelonnées
EP0451644A1 (fr) * 1990-04-10 1991-10-16 Texas Instruments Incorporated Système de métallisation amélioré afin de réduire la sensibilité à la corrosion
JPH1191448A (ja) * 1997-09-24 1999-04-06 Suzuki Motor Corp グローブボックス構造

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 11, no. 46 (E-479)12 Février 1987 & JP-A-61 208 848 ( TOSHIBA CORP ) 17 Septembre 1986 *
PATENT ABSTRACTS OF JAPAN vol. 12, no. 189 (E-616)2 Juin 1988 & JP-A-62 293 739 ( TOSHIBA CORP ) 21 Décembre 1987 *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 483 (E-839)2 Novembre 1989 & JP-A-11 91 448 ( TOSHIBA CORP ) 1 Août 1989 *
PATENT ABSTRACTS OF JAPAN vol. 13, no. 564 (E-860)14 Décembre 1989 & JP-A-12 35 334 ( OKI ELECTRIC IND CO LTD ) 20 Septembre 1989 *

Also Published As

Publication number Publication date
JPH0465831A (ja) 1992-03-02
FR2664295B1 (fr) 1994-10-07
GB9020519D0 (en) 1990-10-31
DE4028776A1 (de) 1992-01-16
US5318923A (en) 1994-06-07
DE4028776C2 (de) 1994-03-10
GB2245596A (en) 1992-01-08
GB2245596B (en) 1994-11-23

Similar Documents

Publication Publication Date Title
FR2664295A1 (fr) Procede de formation d'une couche metallique a travers un trou de contact.
KR100250919B1 (ko) 금속접점 형성 방법
KR100303873B1 (ko) 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
EP0002165B1 (fr) Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ
EP0463956B1 (fr) Procédé de réalisation d'un étage d'un circuit intégré
US6030895A (en) Method of making a soft metal conductor
US6066559A (en) Method for forming a semiconductor connection with a top surface having an enlarged recess
EP0848419A1 (fr) Procédé de fabrication d'un contact en aluminium
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
FR2799304A1 (fr) Structure de tranchee sensiblement remplie de matiere a haute conductivite
US5366929A (en) Method for making reliable selective via fills
KR19980086841A (ko) 구리 합금 금속 및 시드층의 스퍼터 디포지션 및 어닐링
US20020058409A1 (en) Elimination of overhang in liner/barrier/seed layers using post-deposition sputter etch
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
FR2588418A1 (fr) Procede de formation d'un reseau metallique multicouche d'interconnexion des composants d'un circuit integre de haute densite et circuit integre en resultant
FR2641126A1 (en) Method of forming low-resistance contacts with pre-ohmic regions of n<+> and p<+> types in integrated circuits
FR2774811A1 (fr) Procede de formation de lignes conductrices sur des circuits integres
EP0190243B1 (fr) Procede de fabrication d'un circuit integre de type mis
KR100373193B1 (ko) 집적 회로의 접촉부 제조 방법 및 집적 회로 제조 방법
EP1029948A2 (fr) Utilistion de cuivre electroplaqué comme couche froide pour déposition froide/chaude
US20040259348A1 (en) Method of reducing post-CMP defectivity
EP0933812B1 (fr) Electroplacage d'éléments conducteurs dans un circuit intégré
EP1011136A1 (fr) Procédé de réalisation d'une résistance dans un circuit intégré et dispositif intégré correspondant de mémoire vive statique à quatre transistors et deux résistances
FR3099964A1 (fr) Procédé de réalisation d’une électrode dans un substrat de base et dispositif électronique