[go: up one dir, main page]

KR0179827B1 - 반도체 소자의 배선 형성방법 - Google Patents

반도체 소자의 배선 형성방법 Download PDF

Info

Publication number
KR0179827B1
KR0179827B1 KR1019950013556A KR19950013556A KR0179827B1 KR 0179827 B1 KR0179827 B1 KR 0179827B1 KR 1019950013556 A KR1019950013556 A KR 1019950013556A KR 19950013556 A KR19950013556 A KR 19950013556A KR 0179827 B1 KR0179827 B1 KR 0179827B1
Authority
KR
South Korea
Prior art keywords
aluminum alloy
forming
wiring
substrate
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950013556A
Other languages
English (en)
Other versions
KR960043035A (ko
Inventor
김준기
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950013556A priority Critical patent/KR0179827B1/ko
Priority to US08/569,884 priority patent/US5846877A/en
Priority to JP7338368A priority patent/JP3029395B2/ja
Publication of KR960043035A publication Critical patent/KR960043035A/ko
Application granted granted Critical
Publication of KR0179827B1 publication Critical patent/KR0179827B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 반도체 기판 위에 절연막을 증착한 후 이를 선택 식각하여 콘택홀을 형성하는 공정과; 상기 절연막과 기판 위에 장벽층을 형성하는 공정과, 상기 장벽층 위에 제1 알루미늄 합금층을 형성하는 공정과; 상기 제1 알루미늄 합금층 위에 Ge을 함유한 제2 알루미늄 합금층을 형성하는 공정 및; 상기 제1 및 제2 알루미늄 합금층이 형성된 기판을 열처리하여 알루미늄 합금 배선을 형성하는 공정을 거쳐 소자 제조를 완료하므로써, 제2 알루미늄 합금층의 고유 특성인 저온 유동성을 살리면서도 최종적으로 형성되는 알루미늄 합금 배선의 일렉트로마이그레이션(electromigration) 특성을 개선시킬 수 있는 고신뢰성의 반도체 소자의 배선을 구현할 수 있게 된다.

Description

반도체 소자의 배선 형성방법
제1(a)도 내지 제1(d)도는 종래 기술에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
제2(a)도 내지 제2(e)도는 본 발명의 제1 실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
제3(a)도 내지 제2(d)도는 본 발명의 제2 실시예에 따른 반도체 소자의 배선 형성방법을 도시한 공정수순도.
* 도면의 주요부분에 대한 부호의 설명
100 : 반도체 기판 102 : 절연막
104 : 장벽층 106 : 제1 알루미늄 합금층
108 : 제2 알루미늄 합금층 110 : 알루미늄 합금 배선
본 발명은 반도체 소자의 배선 형성방법에 관한 것으로, 특히 콘택홀의 종횡비(aspect ratio)가 커 알루미늄 플로우잉(flowing) 공정을 적용해야 하는 ULSI급 반도체 소자의 배선 형성방법에 관한 것이다.
제1(a)도 내지 제1(d)도에는 기존 반도체 소자의 배선 형성방법을 도시한 공정수순도가 도시되어 있다.
상기 공정수순도를 참조하여 그 형성방법을 간략하게 살펴보면, 먼저 제1(a)도에 도시된 바와 같이 반도체 기판 예컨대, 실리콘 기판(1) 위에 절연막(3)인 산화막을 증착한 후, 실리콘 기판 상에 형성될 반도체 소자와 이에 신호를 전달할 배선금속이 연결될 부분의 절연막을 식각하여 콘택홀을 형성한다.
그 다음 실리콘기판(1)의 실리콘과 배선금속으로 쓰이는 알루미늄 사이에서 발생되는 확산에 의해 기판 위에 형성되는 정션(junction)이 파괴되는 현상을 방지하기 위해 제1(b)도에 도시된 바와 같이 상기 절연막(3)과 실리콘 기판(1) 위에 W, TiW, TiN, TiSi2등과 같은 금속으로 이루어진 장벽층(5)을 형성한다. 이후 상기 장벽층(5)의 특성 강화 또는 콘택홀의 저항 감소를 목적으로 열처리(anneal)를 실시하기도 한다.
이어서 제1(c)도에 도시된 바와 같이 열처리된 상기 장벽층(5) 위에 배선으로 쓰일 알루미늄막(7)을 증착하게 되는데, 이때 상기 알루미늄이 콘택홀 내를 채울 수 있도록 하기 위하여 알루미늄 플로우잉 공정을 실시한다.
상기 알루미늄 플로우잉 공정은 크게 두가지 방법으로 실시되는데, 그 하나는 150℃ 이하의 저온에서 알루미늄을 증착한 후 이를 고온 챔버에서 열처리함으로써 증착된 상기 알루미늄막(7)이 콘택홀 내로 흘러 들어가도록 하는 방법이고, 또 다른 하나는 150℃ 이하의 저온에서 배선으로 증착할 알루미늄 총 두께의 일부 예컨대, 1/3 정도를 먼저 증착하고, 이후 이를 고온으로 올린 상태에서 나머지 2/3 두께의 알루미늄을 증착하는 방법이다.
그 결과, 제1(d)도에 도시된 바와 같이 알루미늄(7')이 콘택홀 내를 채우는 형태의 배선을 완성하게 된다.
상기 알루미늄 플로우잉 공정 진행시 알루미늄 배선 재료로서 흔히 이용되는 Al-Cu 또는 Al-Si-Cu를 사용할 경우에는 고온조건으로서 웨이퍼온도가 450℃ 이상이 되는 온도를 필요로하나, 알루미늄에 1-7at/0의 게르마늄을 포함한 Al-Ge 합금을 사용할 경우에는 그 온도를 30℃까지 낮출 수 있어 알루미늄 배선과 실리콘의 확산을 방지할 목적으로 쓰이는 장벽층의 두께를 낮출 수 있게 된다.
그러나 상기 Al-Ge 합금을 사용할 경우에는 배선의 일렉트로마이그레이션(electromigration) 내성이 크게 떨어져 순수 알루미늄 배선을 사용한 정도로 소자의 신뢰도가 저하되는 문제점을 가진다.
최근에는 이를 보완하기 위해 Al-Ge 합금에 Cu를 넣은 Al-Cu-Ge을 배선재료로 사용하고자 하는 움직임이 있으나, 이 경우에는 알루미늄 플로우잉 공정 진행시 필요로 되는 웨이퍼의 온도가 증가하게 되어 Al-Ge 합금의 장점인 저온공정 특성을 살릴 수 없다는 문제점이 따르게 된다.
이에 본 발명은 상기와 같은 문제점을 개선하기 위하여 이루어진 것으로, 저온공정 특성을 살리면서도 배선의 일렉트로마이그레이션 내성을 향상시킬 수 있는 반도체 소자의 배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 제1 실시예에 따른 반도체 소자의 배선 형성방법은 반도체 기판 위에 절연막을 증착한 후 이를 선택 식각하여 콘택홀을 형성하는 공정과; 상기 절연막과 기판 위에 장벽층을 형성하는 공정과; 상기 장벽층 위에 제1 알루미늄 합금층을 형성하는 공정과; 상기 제1 알루미늄 합금층 위에 Ge을 함유한 제2 알루미늄 합금층을 형성하는 공정 및; 상기 제1 및 제2 알루미늄 합금층이 형성된 기판을 열처리하여 알루미늄 합금 배선을 형성하는 공정을 포함하여 이루어진 것을 특징으로 한다.
한편, 상기와 같은 목적을 달성하기 위한 본 발명의 제2 실시예에 따른 반도체 소자의 배선 형성방법은 반도체 기판 위에 절연막을 증착한 후 이를 선택 식각하여 콘택홀을 형성하는 공정과; 상기 절연막과 기판 위에 장벽층을 형성하는 공정과; 상기 장벽층 위에 제1 알루미늄 합금층을 형성하는 공정 및; 상기 제1 알루미늄 합금층이 형성된 기판을 가열하여 고온으로 올린 후, 고온 상태에서 Ge을 함유한 제2 알루미늄 합금층을 형성하여 알루미늄 합금배선을 완성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.
제2(a)도 내지 재2(e)도에는 본 발명의 제1 실시예에 따른 반도체 소자의 배선 형성방법을 나타낸 공정수순도가 도시되어 있으며,제3(a)도 내지 제3(d)도에는 본 발명의 제2 실시예에 따른 반도체 소자의 배선 형성방법을 나타낸 공정수순도가 도시되어 있다.
상기 실시예들은 알루미늄 플로우잉 공정에 의한 콘택홀 필링(filling) 방법에 따라 구분되어진 것으로, 제2도에 도시된 제1 실시예부터 살펴보면 아래와 같다.
먼저, 제2(a)도에 도시된 바와 같이 반도체 기판(100) 예컨대, 실리콘 기판 위에 절연막(102)을 증착한 후, 실리콘 기판 상에 형성될 반도체 소자와 이에 신호를 전달할 배선금속이 연결될 부분의 절연막을 식각하여 콘택홀을 형성한다.
이후 상기 콘택흘에 배선으로 쓰일 알루미늄을 고온 증착할 때 알루미늄 배선 물질과 기판의 실리큰이 확산하여 기판의 정션이 파괴되는 것을 방지할 목적으로 제2(b)도에 도시된 바와 같이, 상기 절연막(102)과 기판(100) 위에 TiN, TiW, W, TiSi2 등과 같은 내화성 금속(refractory metal)이나 그들의 질화물, 또는 그들의 실리사이드로 이루어진 장벽층(104)을 형성한다. 필요에 따라 상기 장벽층(104)은 급속열처리 장치(RTP) 또는 반응로(furnance)를 통해 열처리하기도 한다.
그 다음 제2(c)도 내지 제2(e)도에 도시된 바와 같이 알루미늄 플로우임 공정을 실시하는데, 상기 공정은 알루미늄 배선으로 두개의 물질을 사용한다. 그 하나는 제1 알루미늄 합금층(106)으로서 알루미늄에 Sc, V, Pd, Cu, Ti, Sc 등과 같은 원소들을 하나 이상 함유시킨 것이며, 다른 하나는 저온유동 특성이 우수한 제2 알루미늄 합금층(108)으로서 알루미늄에 게르마늄을 함유시킨 것이다. 여기서는 일예로서, 제1 알루미늄 합금층(106)으로 일렉트로마이그레이션 특성이 우수한 Al-Cu를 증착한 경우에 대하여 설명한다.
즉, 제2(c)도에 도시된 바와 같이 상기 장벽층(104) 위에 제1 알루미늄 합금층(106)인 Al-Cu를 150℃ 이하의 온도에서 전체 알루미늄 배선 두께의 1/4-2/3 정도로 증착하고, 이후 150℃ 이하의 온도에서 나머지 3/4-1/3 두께의 제2 알루미늄 합금층(108)인 Al-Ge을 증착하여 제2도(d)에 도시된 바와 같은 패턴을 형성한다.
그후 제1 및 제2 알루미늄 합금층(106, 108)인 Al-Cu 및 Al-Ge이 증착된 기판(100)을 300℃ 이상의 온도에서 열처리함으로써 상기 Al-Ge이 콘택홀을 채우게 되고, 상기 기판(100)이 고온을 유지하는 시간 동안 하부층인 Al-Cu로 부터 확산된 Cu에 의해 제1 및 제2 알루미늄 합금층(106, 108) 내에 Cu가 균일하게 분포하게 되어 최종적으로 제2(e)도에 도시된 바와 같은 Al-Cu-Ge의 알루미늄 합금 배선(110)을 형성하게 되며, 그 결과 상기 배선의 일렉트로마이그레이션 특성을 향상시킬 수 있게 된다. 이때 상기 Al-Ge에 포함된 Ge의 양은 상기 알루미늄 합금 배선의 1-10 at/0 가 되도록 한다.
한편, 제3도에 도시된 제2 실시예는 제1 실시예와 비교해 보았을 때 알루미늄 플로우잉 공정에 의해 콘택홀을 필링시키는 방법 상에 차이가 있는 것으로, 제3(a)도 내지 제3(c)도에 도시된 공정까지는 제2(a)도 내지 제2(c)의 공정과 동일하게 진행되므로 간략하게만 언급하고 그 이후의 콘택홀 필링 공정부터 살펴본다.
즉, 콘텍홀이 형성되어 있는 반도체 기판(100)을 포함한 절연막(102) 위에 장벽층(104)을 형성하고, 상기 장벽층(104) 위에 제1 알루미늄 합금층(106)으로서 Al-Cu를 형성한 후 상기 기판을 300℃ 이상의 온도로 가열하여 고온으로 올리고, 고온 상태에서 제2 알루미늄 합금층(108)인 Al-Ge을 증착함으로써 제1 실시예에서와 같이 고온이 유지되는 시간동안 하부층으로 부터 확산되어 온 CU가 알루미늄 합금배선 내에 균일하게 분포하게 되므로 최종적으로 제3(d)도에 도시된 바와 같은 Al-Cu-Ge으로 이루어진 알루미늄 합금 배선(110)을 형성하게 된다. 이때 제2 알루미늄 합금층(108)인 Al-Ge에 포함된 Ge의 양은 상기 알루미늄 합금 배선의 1-10 at/0가 되도록 한다.
그 결과, 제1 실시예에서와 같이 상기 배선의 일렉트로마이그레이션 특성을 개선할 수 있게 되는 것이다.
상술한 바와 같이 본 발명에 의하면, 제1 알루미늄 합금층인 Al-Cu와 제2 알루미늄 합금층인 Al-Ge을 이용하여 알루미늄 플로우잉 공정을 실시함으로써, 최종적으로 알루미늄 합금 배선인 Al-Cu-Ge 배선을 얻을 수 있게 되어 Al-Ge의 고유 특성인 우수한 저온 유동성을 살리면서도 상기 배선의 일렉트로마이그레이션 특성을 개선시킬 수 있게 된다.

Claims (10)

  1. 반도체 기판 위에 절연막을 증착한 후 이를 선택 식각하여 콘택홀을 형성하는 공정과, 상기 절연막과 기판 위에 장벽층을 형성하는 공정과; 상기 장벽층 위에 제1 알루미늄 합금층을 형성하는 공정과; 상기 제1 알루미늄 합금층 위에 Ge을 함유한 제2 알루미늄 합금층을 형성하는 공정 및; 상기 제1 및 제2 알루미늄 합금층이 형성된 기판을 열처리하여 알루미늄 합금 배선을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  2. 제1항에 있어서, 상기 제1 알루미늄 합금층은 알루미늄에 V, Pd, Sc, Cu, Ti 등의 원소들을 하나 이상 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  3. 제1항에 있어서, 상기 제1 및 제2 알루미늄 합금층은 150℃ 이하의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  4. 제1항에 있어서, 상기 제2 알루미늄 합금층에 함유된 Ge의 양은 상기 알루미늄 합금 배선의 1-10at/0가 되도록 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  5. 제1항에 있어서, 상기 열처리 공정은 300℃ 이상의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  6. 제1항에 있어서, 상기 알루미늄 합금 배선은 Al-Cu-Ge로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  7. 반도체 기판 위에 절연막을 증착한 후 이를 선택 식각하여 콘택홀을 형성하는 공정과; 상기 절연막과 기판 위에 장벽층을 형성하는 공정과; 상기 장벽층 위에 제1 알루미늄 합금층을 형성하는 공정 및, 상기 제1 알루미늄 합금층이 형성된 기판을 가열하여 고온으로 올린 후, 고온 상태에서 Ge을 함유한 제2 알루미늄 합금층을 형성하여 알루미늄 합금배선을 완성하는 공정을 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  8. 제7항에 있어서, 상기 제1 알루미늄 합금층은 150℃ 이하의 온도에서 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  9. 제7항에 있어서, 상기 기판은 300℃ 이상의 온도를 가지도록 가열하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
  10. 제7항에 있어서, 상기 제1 알루미늄 합금층은 알루미늄에 V, Pd, Sc, Cu, Ti 등의 원소들을 하나 이상 포함하여 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.
KR1019950013556A 1995-05-27 1995-05-27 반도체 소자의 배선 형성방법 Expired - Fee Related KR0179827B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950013556A KR0179827B1 (ko) 1995-05-27 1995-05-27 반도체 소자의 배선 형성방법
US08/569,884 US5846877A (en) 1995-05-27 1995-12-08 Method for fabricating an Al-Ge alloy wiring of semiconductor device
JP7338368A JP3029395B2 (ja) 1995-05-27 1995-12-26 半導体素子の配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950013556A KR0179827B1 (ko) 1995-05-27 1995-05-27 반도체 소자의 배선 형성방법

Publications (2)

Publication Number Publication Date
KR960043035A KR960043035A (ko) 1996-12-21
KR0179827B1 true KR0179827B1 (ko) 1999-04-15

Family

ID=19415637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950013556A Expired - Fee Related KR0179827B1 (ko) 1995-05-27 1995-05-27 반도체 소자의 배선 형성방법

Country Status (3)

Country Link
US (1) US5846877A (ko)
JP (1) JP3029395B2 (ko)
KR (1) KR0179827B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5789317A (en) 1996-04-12 1998-08-04 Micron Technology, Inc. Low temperature reflow method for filling high aspect ratio contacts
KR100223332B1 (ko) * 1996-06-17 1999-10-15 김영환 반도체 소자의 금속배선 및 그 형성방법
JP3725266B2 (ja) 1996-11-07 2005-12-07 株式会社半導体エネルギー研究所 配線形成方法
KR100269878B1 (ko) * 1997-08-22 2000-12-01 윤종용 반도체소자의금속배선형성방법
US6365514B1 (en) * 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US6812766B2 (en) 2001-05-22 2004-11-02 Matsushita Electric Industrial Co., Ltd. Input/output circuit of semiconductor integrated circuit
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100710192B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51142988A (en) * 1975-06-04 1976-12-08 Hitachi Ltd Semiconductor devices
JPS6132444A (ja) * 1984-07-24 1986-02-15 Hitachi Ltd 集積回路装置
JPS61144847A (ja) * 1984-12-19 1986-07-02 Hitachi Ltd 半導体装置およびその製造法
JPH0719885B2 (ja) * 1985-10-31 1995-03-06 株式会社東芝 半導体装置の製造方法
US4999160A (en) * 1989-12-04 1991-03-12 Micron Technology, Inc. Aluminum alloy containing copper, silicon and titanium for VLSI devices
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
KR960001601B1 (ko) * 1992-01-23 1996-02-02 삼성전자주식회사 반도체 장치의 접촉구 매몰방법 및 구조
JP2736371B2 (ja) * 1990-10-25 1998-04-02 日本電気株式会社 半導体装置の製造方法
JP2841976B2 (ja) * 1990-11-28 1998-12-24 日本電気株式会社 半導体装置およびその製造方法
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
JPH04209572A (ja) * 1990-12-07 1992-07-30 Nec Corp 半導体装置
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
KR100214036B1 (ko) * 1991-02-19 1999-08-02 이데이 노부유끼 알루미늄계 배선형성방법
JPH04280425A (ja) * 1991-03-07 1992-10-06 Sony Corp 配線形成方法
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
JPH05267471A (ja) * 1991-04-05 1993-10-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR940004256B1 (en) * 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
JPH04360536A (ja) * 1991-06-07 1992-12-14 Sony Corp アルミニウム・ゲルマニウム合金膜のゲルマニウムの除去方法
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2547935B2 (ja) * 1992-04-30 1996-10-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体集積回路の相互接続構造の形成方法
JPH0629405A (ja) * 1992-07-10 1994-02-04 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE69319993T2 (de) * 1992-09-22 1998-12-10 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Methode zur Herstellung eines Metallkontaktes
US5314840A (en) * 1992-12-18 1994-05-24 International Business Machines Corporation Method for forming an antifuse element with electrical or optical programming
US5270255A (en) * 1993-01-08 1993-12-14 Chartered Semiconductor Manufacturing Pte, Ltd. Metallization process for good metal step coverage while maintaining useful alignment mark
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
US5443995A (en) * 1993-09-17 1995-08-22 Applied Materials, Inc. Method for metallizing a semiconductor wafer
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer

Also Published As

Publication number Publication date
JPH08330427A (ja) 1996-12-13
US5846877A (en) 1998-12-08
JP3029395B2 (ja) 2000-04-04
KR960043035A (ko) 1996-12-21

Similar Documents

Publication Publication Date Title
US5240880A (en) Ti/TiN/Ti contact metallization
KR890003144B1 (ko) 반도체장치 제조방법
JPS6173370A (ja) 半導体装置及びその製造方法
KR0179827B1 (ko) 반도체 소자의 배선 형성방법
US5395795A (en) Method for fabricating a semiconductor device
JP3625652B2 (ja) 半導体装置の製造方法
US5804251A (en) Low temperature aluminum alloy plug technology
US5926736A (en) Low temperature aluminum reflow for multilevel metallization
EP0186296A2 (en) Method of producing a contact on a semiconductor device
JPH07130854A (ja) 配線構造体及びその形成方法
US6403478B1 (en) Low pre-heat pressure CVD TiN process
JP3521119B2 (ja) 集積回路の合金製相互接続構造を形成する方法
KR100210898B1 (ko) 반도체 소자의 금속배선 형성방법
KR100237682B1 (ko) 반도체 소자의 배선 형성 방법
KR0149572B1 (ko) 구리막 식각방법
KR100284074B1 (ko) 반도체 소자 제조방법
KR100248804B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100443363B1 (ko) 반도체 소자의 금속배선 형성방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR0179826B1 (ko) 반도체 소자의 배선 형성방법
KR0132512B1 (ko) 반도체소자의금속배선공정방법
KR100199910B1 (ko) 반도체 소자 제조 방법
KR100222124B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100248620B1 (ko) 반도체장치의 배선 형성 방법
JPH01196142A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131129

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131129