[go: up one dir, main page]

KR900005785B1 - 평탄성 박막의 제조방법 - Google Patents

평탄성 박막의 제조방법 Download PDF

Info

Publication number
KR900005785B1
KR900005785B1 KR1019860003683A KR860003683A KR900005785B1 KR 900005785 B1 KR900005785 B1 KR 900005785B1 KR 1019860003683 A KR1019860003683 A KR 1019860003683A KR 860003683 A KR860003683 A KR 860003683A KR 900005785 B1 KR900005785 B1 KR 900005785B1
Authority
KR
South Korea
Prior art keywords
thin film
substrate
film
charged particles
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
KR1019860003683A
Other languages
English (en)
Other versions
KR860009480A (ko
Inventor
카즈요시 카모시다
히로아끼 나까무라
다까오 아마자와
Original Assignee
닛뽄덴신덴와 가부시끼가이샤
신도우 히산
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP60099505A external-priority patent/JPS61261472A/ja
Priority claimed from JP60209741A external-priority patent/JPS6269534A/ja
Application filed by 닛뽄덴신덴와 가부시끼가이샤, 신도우 히산 filed Critical 닛뽄덴신덴와 가부시끼가이샤
Publication of KR860009480A publication Critical patent/KR860009480A/ko
Application granted granted Critical
Publication of KR900005785B1 publication Critical patent/KR900005785B1/ko
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

평탄성 박막의 제조방법
제1도는 종래의 바이어스 스퍼터링법의 기본원리를 설명하기 위한 도표.
제2a도 내지 2(e)도는, 종래의 바이어스 스퍼터링법에서의 순차적인 진행과정을 나타내는 단면도.
제3도는 종래의 바이어스 스퍼터링법에 의해 SiO2기판(基板)상에 형성한 알루미늄막 표면의 주사형(走査型)전자 현미경 사진.
제4도는 본 발명의 실시를 위해 사용되는 장치의 개략도.
제5도는 본 발명의 실시를 위해 사용되는 장치의 타아게트와 기판(基板)의 상세한 단면도.
제6도는 제5도에 있어서의 스퍼터건 부분의 다른예의 단면도.
제7a도 및 내지 제7b도는 본 발명의 제1실시예의 순차적인 진행 과정을 나타내는 단면도.
제8a도 내지 제8c도는 바이어스 전압의 변화에 따른 본 발명의 제1실시예에 의해 형성된 알루미늄막의 피복 형상을 나타내는 사진.
제9a도 내지 제9e도는 조사 시간 변화에 다른 본 발명의 제1실시예에 의해 형성된 알루미늄막의 피복형상을 나타내는 사진.
제10a도는 본 발명의 제1실시예에 있어서의 막의 평탄도의 바이어스 전압 의존성을 나타내는 특성 곡선도표.
제10b도는 평탄도의 정의를 설명하기 위한 설명도.
제11도는 기판이면에 하전입자를 조사하였을때의 기판 표면상의 알루미늄막의 피복형상을 나타내는 사진.
제12a도 내지 제12d도는 본 발명의 제2실시예에 의한 알류미늄막의 피복형상을 나타내는 사진.
제13도는 본 발명의 제2실시예에 있어서의, 알루미늄막의 평탄도와 바이어스 전압 의존도를 나타내는 도표.
제14도는 본 발명의 제2실시예에 있어서의, 막형성 속도 및 에칭 속도의 바이어스 전압 의존도를 나타내는 도표.
제15도는 본 발명의 타아게트 전력 공급과 기판 전력 공급 사이의 전력 입력 관계를 나타내는 타이밍 도표.
제16도는 순차 제어기의 작동모드를 설명하기 위한 타이밍 도표.
제17도는 바이어스 전압에 대한 알루미늄막의 저항도의 관계를 나타내는 도표.
제18도는 시간(t1)에 대한 알루미늄막의 저항도의 변화에 다른 시간-저항도 특성 곡선 도표.
제19도는 시간(t1)이 60초 일 때 바이어스 스퍼터링법에 의해 성형된 알루미늄막 표면의 주사형 전자 현미경사진.
제20도는 막 전체 두께가 1.5μm일때의 초기막 두께와 홈 피복 정도와의 관계를 나타내는 특성 곡선 도표.
제21도는 라인-앤드-스페이스가 1.0μm∼1.5μm이고 깊이가 0.8μm인 홈을 갖는, 바이어스 스퍼터링법에 의해 기판상에 형성된 알루미늄막 단면의 주사형 전자 현미경 사진.
제22도는 퇴적막의 두께와 저항도 간의 관계를 나타내는 특성 곡선 도표이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 진공실 2,100 : 기판(基板)
3,3' : 타아게트(Target)전극 4 : 타아게트 전원
5 : 기판전원 6 : 진공배기장치
7,7' : 플라즈마 8 : 순차 제어기
9 : 가스 유동 제어기 10 : 폐쇄기
11,12 : 밸브 21 : 스퍼터건(Sputter gun)
21A,21B : 자석 21C : 전극
22 : 감지기 (Susceptor) 23 : 기판전극
24 : 유지구 25 : O형 고리
26 : 밀폐부재 31,40,102 : 돌기
32,32',32a,32b,41,101 : 알루미늄막 33 : 돌기의 측벽
34,42 : 홈
본 발명은 반도체 집적회로의 배선 등에 사용되는 박막의 제조 방법에 관한 것으로써, 특히 평탄하지 아니한 표면을 갖는 밑판 위에 표면이 평탄한 박막을 형성, 제조하는 방법에 관한 것이다.
종래에, 반도체 집적회로의 배선 등에 사용되는 금속박막의 제조 방법으로서 진공증착법(Vacuum Evaporation) 또는 스퍼터링법이 널리 사용되어졌다.
그러나, 금속박막이 형성되는 기판의 표면은 일반적으로 평탄치 아니하고 울퉁불퉁하였다.
다시 말하여, 기판의 표면상에는 작은 기복이나 오목볼록부가 존재하였다.
따라서, 이러한 기판의 거친 표면상에, 진공증착법 또는 스퍼터링법에 의해 박막을 형성시키면, 그 거친 표면을 피복하는 박막의 형상이 나빠지게 된다.
예를 들어, 돌기부상에 오우버 행잉 박막이 형성되어 그 돌기부 단기(段基)에 마이크로 크랙이 발생하여 단전 등의 배선 장애를 일으키는 문제점이 있었다.
상기의 문제점을 해결하기 위하여는, 금속박막이 기판의 기복부를 완전히 피복하여 그 표면이 최대한으로 평탄하게 되어지는 것이 요구된다.
상기한 요구 조건을 만족시키기 위하여는 다음과 같은 2개의 방법이 생각되어 질 수 있다.
한가지 방법은, 피복상태가 좋지 않은 채로 기판의 거친면상에 금속박막을 형성한 후에, 모종의 방법으로 금속박막의 피복 상태가 나쁜 부위를 교정하는 방법이다.
다른 방법은, 처음부터 기판의 거친 표면을 균일하게 피복하여 그 피복형상이 평탄한 박막을 형성하는 방법이다.
그러나, 상기 방법을 실제로 구현하기 위한 수단은 아직껏 제안되어져 있지 않았다.
최근의 방법으로서는, 전자화학 확회지 제132권(1985년 발행), 1466∼1472 페이지에 수록된 "알에프 바이어스와 알에프/디씨 스퍼터링에 의한 알루미늄의 평탄한 퇴적"에서 흠마 에트 알씨가 제안한, 소위 말하는 "바이어스 스퍼터링법"이라는 기술이 있다.
바이어스 스퍼터일법에서는, 기복이 있는 기판의 표면상에 -100V∼-500V정도의 직류 또는 교류의 바이어스 전압을 기판에 가한 상태에서, 박막 원료가 스퍼터되어 박막을 형성한다.
종래의 바이어스 스퍼터링법에 의한 박막의 형성은 기판상에 퇴적되는 박막의 일부가 에칭 되어지면서 진행된다. 바이어스 스퍼터링법은, 제1도에 나타낸 바와 같이, 박막의 에칭속도가 이온 입사 각도 의존성을 갖고 있는 것을 이용하여, 이하 구체적으로 기술하는 바와 같이, 박막 표면의 평탄화를 도모한다.
이하, 박막의 평탄화 방법을 제2a도 내지 제2(e)도에 따라 상세하게 설명한다. 박막 형성 시간이 짧은 때에는, 제2a도에 나타낸 것과 같이 돌기(102)를 갖는 기판(100)상에 평탄하지 않은 형상의, 만족스럽지 못한 알루미늄박막(101)이 형성된다.
그로부터 잠시후에는, 알루미늄박막(101)의 경사면이 상기 박막의 수평면보다 빨리 에칭되고, 동시에 알루미늄이 경사진면과 수평면상에 퇴적되어, 퇴적된 박막의 피복형상은 제2b도 및 제2c도와 같이 변화한다. 박막형성이 보다 더 진행되면, 경사면에서의 에칭속도가 기판(100)표면에 평행한 수평면에서 보다 빠르고, 따라서 경사면들은, 제2d도에서와 같이, 돌기(102)의 중앙부로 후퇴되어 진다.
이 경우에는, 이미 퇴적된 박막이 에칭 되어지는 동안에 타아게트로부터 날아온, 스퍼터된 원자들의 퇴적에 의하여 새로운 박막이 형성되기 때문에 상기(101)의 두께는 대단히 얇게 되지는 않는다.
시간이 보다 경과한 후에는, 돌기(102)상의 경사면들은 돌기(102)의 중앙부로 좀더 후퇴되고, 최후에는 양쪽에서 후퇴한 경사면은 돌기(102)의 중앙 부분에서 없어져 버리고, 따라서 박막(101)은 제2(e)도에서와 같은 평탄한 표면을 갖게된다.
그러나, 상술한 바이어스 스퍼터링법에는 다음과 같은 치명적인 결점들이 있다.
즉, 첫째로, 평탄한 표면을 얻기 위하여는 타아게트 전극로부터 스퍼터되는 원자들의 퇴적에 의해 형성되는 새로운 박막의 형성 속도가 경사면이 후퇴되고 없어지는 속도보다 늦어야만 한다.
따라서, 박막의 표면이 완전히 평탄화 되기까지는 장시간이 소요된다는 문제점이 발생한다. 종래의 마그네트론 스퍼터링법에 의하면, 알루미늄의 퇴적속도가 약 1μm/분이나, 상기한 바이어스 스퍼터링법에 의하면 퇴적속도가 약 20nm/분이다.
즉, 바이어스 스퍼터링법에서의 퇴적 속도는 마그네트론 스퍼터링법에서의 퇴적 속도 보다 50배 느리다.
둘째로, 제2a도 내지 제2(e)도에 따른 상기 설명에서 알 수 있는 바와 같이, 돌기의 폭이 좁을때에는 박막의 표면이 비교적 짧은 시간내에 평탄화 되어 질 수 있으나, 돌기의 폭이 넓을 때에는 박막의 표면이 평탄화 되기까지 대단히 긴 시간이 소요되게 된다.
따라서, 밑판 또는 기판의 표면형상이 서로 다른 크기의 돌기를 갖는 때에는 밑판 또는 기판상에 퇴적되는 박막의 두께와 형상은 상기 밑판 또는 기판의 표면형상에 의존하게 된다.
더구나, 박막의 두께는 돌기형상에 따라 변화하게 되고, 커다란 형상의 돌기상의 표면은 출분히 평탄화 되어지지 않는다.
이러한 박막 표면의 기판 표면 형상 의존성 때문에, 박막은 에칭 조작이 행하여 지는 중에도 부분적으로 에칭 되지 않는 부분이 남아 있게 되고 그리하여 최종 생성물의 수율은 낮아지게 된다.
또한, 바이어스 스퍼터링법에서는, 가속화된 이온이 기판표면에 입사되고, 스퍼터 에칭은 박막이 기판 표면상에 퇴적되는 것과 동시에 진행되어 진다.
결과적으로, 박막이 기판 표면상에 충분하게 퇴적되지 아니한 초기 단계에서는 스퍼터 에칭 되어진 기판의 구성 원소가 퇴적되고 있는 박막에 혼입되어지고 또한 가속화된 이온도 박막내에 입사되어져서, 퇴적된 박막의 순도가 낮아지게 된다. 이온이 높은 가속 에너지를 갖고 기판 표면에 입사 되어지면, 퇴적된 박막의 구조가 변화하게 되고 따라서 고품질의 박막은 계속하여 형성되어 질 수 없게 된다.
제3도는 알루미늄 박막이 바이어스 스퍼터링법에 의하여 높은 가속 에너지를 갖고 SiO2막상에 형성되어 졌을때의 표면상태를 주사형 전자 현미경으로 찍은 사진이다.
이 사진은 알루미늄의 결정입자 성장이 기판으로부터 비산된 산소와 실리콘에 의해 억제되어지고, 그리하여 결정입자가 서로서로 간극을 갖는, 기둥형상의 결정이 성장 되어지는 것을 보여준다. 결과적으로, 상기와 같이 퇴적된 알루미늄막은 무한대의 저항치를 나타낸다.
상술한 바와 같은 결점 때문에, 금속박막의 형성에 있어서, 바이어스 스퍼터링법은 아직 실용화 되어져 있지 못하다.
이러한 관점하에서, 본 발명의 목적은 오목부와 볼록부를 갖고 있는 기판의 표면을 양호한 피복 형상으로 피복함과 동시에, 표면이 평탄한 평탄성 박막을 고속으로 형성하는 신규한 방법을 제공함에 있다.
본 발명의 다른 목적은, 오목부와 볼록부를 갖고 있는 기판의 표면을, 이 기판 형상에 관계없이, 양호한 피복 형상으로 우수하게 평탄화된 박막을 형성하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 고도의 품질과 고도의 순도를 갖는 평탄성 박막을 형성하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 낮은 저항치를 가지며, 결정성이 양호하고 높은 거울면성도(Degree of Mirror Surface Property)를 갖는 금속 박막을 형성하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 기판 표면을 전혀 손상함이 없이 평탄성 박막을 형성하는 방법을 제공함에 있다.
본 발명의 또 다른 목적은, 폭이 1μm 보다 작은 VLS1에의 배선층을 형성하기에 적합한 평탄성 박막을 형성하는 방법을 제공함에 있다.
상술한 바와 같은 목적을 달성하기 위하여, 본 발명에서는, 오목부와 볼록부를 가지는 기판의 표면상에 형성된 박막상에, 하전입자가 조사되거나 또는, 이러한 기판의 표면상에 형성되고 있는 박막상에 하전입자가 조사되어 진다.
이러한 조사 도중에, 박막의 온도상승과 하전입자의 입자가, 박막의 유동을 유발시키고, 그리하여 단시간내에 평탄성 박막이 형성되어 진다.
본 발명은, 알루미늄의 스퍼터링법을 실험하는 등의 광범위한 연구를 행하던 중에 새롭게 발견된 알루미늄의 유동 현상을 이용함으로써 발명되어진 것으로써, 에칭 현상을 이용하고 있는 종래의 바이어스 스퍼터링법과는 그 원리를 완전히 달리하는 것이다.
본 발명의 다른 형태로써는, 기판에 하전입자를 조사하지 않은 상태로 타아게트의 구성원소를 연속막이 퇴적에 의해 형성되어질때까지 퇴적시킨 다음, 상기 기판에 하전입자를 조사시키면서 스퍼터 퇴적을 행하는 방법도 있다.
더욱 상세하게는, 우선 타아게트 전극의 구성원소가 하전입자를 조사하지 않은 상태로 기판상에 퇴적된다. 이 퇴적막은 기판 구성물질이 혼입되어지지 아니한 고순도의 타아게트 구성원소로 구성되어 진다.
다음에, 기판에 하전입자가 조사 되어지면서 스퍼터퇴적이 행하여 진다. 이때에, 상기 퇴적막은 에칭 작용을 받고, 그리하여 그 구성물질이 새로이 형성되는 퇴적막에 혼입하게 될 가능성이 있으나, 상기 퇴적층 자체가 고순도의 타아게트 물질로 구성 되어져 있기 때문에, 혼입에 의해 새로이 형성되는 퇴적막의 순도를 저하 시키지는 않는다.
또한, 상기 방법에서는, 기판의 표면은 이온이 직접 입사하는 것에 의해 보호 되어짐으로써, 상기 기판에 아무런 손상도 일으키지 않게 된다.
본 발명의 제1형태에 의한, 평탄성 박막의 형성방법은 다음과 같은 공정으로 구성되어진다. 평탄하지 아니한 표면을 갖는 기판상에 박막을 형성하고; 이 박막상에 하전입자를 조사하여, 박막이 이 하전입자로 인한 박막의 온도상승과 충격에 의해 유동되어진다.
여기에서, 상기 박막은 알루미늄막 일 수 있다. 이 박막에 조사한 하전입자는, 절대값이-850V보다 높은 바이어스 전압에 의해 가속화 되어 질 수 있다. 이 박막이 온도는 이 박막의 융점보다 낮아야 할 것이다.
상기한, 평탄하지 아니한 표면을 갖는 기판상에 상기 박막을 형성한 다음, 상기 하전입자는, 상기 기판이 외부 장치에 의해 가열되고 있거나, 가열되어지려고 할 때에, 상기 박막상에 조사되어 질 수 있다.
상기한 하전입자가 조사되어 질때의 상기 박막의 온도 및 상기 외부로부터의 가열온도는, 상기 박막의 융점보다 낮아야 할 것이다.
본 발명의 제2형태에 의한, 평탄하지 아니한 표면을 갖는 기판상에 평탄성 박막을 형성하는 방법은 다음과 같은 공정으로 구성되어 진다. 형성되어지려 하는 박막상에 하전입자를 조사하고; 이 하전입자에 의한 상기 박막의 온도상승과 충격에 의해 상기 박막을 유동시키면서 상기 박막을 형성한다.
여기에서, 상기 박막은 알루미늄막일 수 있다. 상기 박막에 조사한 하전입자는, 절대값이-700V보다 높은 바이어스, 전압에 의해 가속화되어 질 수 있다.
상기 박막의 온도는 그 박막의 융점보다 낮아야 할 것이다. 상기한, 평탄하지 아니한 표면을 갖는 기판은, 그 기판상에 상기 박막이 형성되어 질때, 외부로부터 가열되어 질 수 있다.
상기한 하전입자가 조사되어 질때의 상기 박막이 온도 및 상기 외부로부터의 가열온도는, 상기 박막의 융점보다 낮아야 할 것이다.
본 발명의 제3형태에 의한 평탄성 박막이 형성 방법은 다음의 공정으로 구성되어진다. 평탄하지 아니한 표면을 갖는 기판상에 1차 박막을 형성하는 제1공정; 2차 박막의 형성중에 하전입자를 2차 박막상에 조사하면서, 1차 박막상에 2차 박막을 형성하는 제2공정, 여기에서 제1공정에서 퇴적된 1차 박막의 두께는, 이 1차 박막이 섬형상으로 퇴적되어지지 아니하고, 연속형 막형상으로 퇴적되어 있는 정도가 되게 결정되어질수 있다.
상기 하전입자는, 제2공정에서 2차 박막이 형성되어 질 때, 형성되어지려 하는 상기 2차 박막에 조사되어 질 수 있으며, 상기 2차 박막은, 상기 하전입자에 의한 박막의 온도 상승과 충격에 의해 이 2차 박막이 유동되어지면서 형성 되어질 수 있다.
상기 박막은 알루미늄막 일수 있다.
상기 박막에 조사한 하전입자는, 절대값이 -700V보다 높은 바이어스 전압에 의해 가속화 되어질 수 있다.
상기 박막의 온도는, 그 박막의 융점보다 낮아야 할 것이다.
상기 기판은 제2공정에서 외부로부터 가열되어질 수 있다. 상기한 하전입자가 조사되어 질때의 상기 박막의 온도 및 상기 외부로부터의 가열온도는, 상기 박막의 융점보다 낮아야 할 것이다.
본 발명에 의한, 상술한 바와 같은 목적, 작용, 효과, 특징 및 잇점등은 이하 설명하는 본 발명의 실시예에 의해 보다 명확해 질 것이며 이하 첨부도면에 따라 본 발명의 실시예를 설명한다.
본 발명의 실시예를 설명하기에 앞서서, 본 발명의 실시를 위해 사용되는 장치의 1예를 제4도에 따라 설명한다.
제4도에서, 기판(2)과 타아게트 전극(3)가 진공실(1)내에 서로 대립하는 관계로 배설되어져 있다. 타아게트 전극(3)에 전기적으로 연결되어져 있는 타아게트 전원(4)은 직류 또는 고주파 전원일 수 있다. 기판(2)에 전기적으로 연결되어져 있는 기판전원(5)은 직류 전압 발생기 또는 고주파 전압 발생기 일 수 있다.
상기 타아게트 전원(4), 상기 기판전원(5), 진공실(1)을 진공으로 하기 위한 진공배기장치(6), 진공실내로 공급되는 가스의 유동속도를 제어하는 가스유동 제어기(9) 및 상기 기판(2)과 타아게트 전극(3)사이에 삽입되어진 폐쇄기(10)들은 순차 제어기(8)로부터 송출되는 제어신호에 의해 각각 구동되거나 정지되도록 제어되어 진다. 밸브(11),(12)는 상기 진공배기장치(6)와 진공실(1)사이 및 상기 가스유동 제어기(9)와 진공실(1)사이에 설치되고, 진공실(1)의 진공상태 및 진공실(1)내로의 가스유동을 각각 제어한다.
제5도는 기판(2), 타아게트 전극(3) 및 이들과 연결된 부분들을 상세히 보여 주는 것이나, 상기 진공실(1) 및 가스공급 계통 및 여기에 연결되어진 배기계통등은 상세히 나타내고 있지 않다. 스퍼터건(21)내에는 원통형상의 자석(21A)이 끼워져 있고, 더욱이, 이 원통형상의 자석(21A)의 중심에는 제5도에 나타낸 바와 같이 자석(21A)과는 반대의 극성을 갖는 자석(21B)이 들어있다. 진공실(1)내의 자석(21B)의 내측단에는, 접지되어져 있는 전극(21C)이 설치 되어져 있다.
상기 타아게트 전극(3)는, 진공실(1)내의 자석(21A)의 내측단에 부착되어져 있다. 예를 들어, 타아게트 전극(3)의 알루미튬으로 만들어져 있고, 안쪽을 향하여 방사형으로 경사져 있다. 예를 들면, 타아게트 전극(3)의 외경은 약 18cm이고, 이 타아게트 전극으 표면적은 약 200cm2이다. 타아게트 전극(3)는, 전원(4)으로부터 이 타아게트 전극(3)에 음성 전위가 부가되도록 전원(4)과 연결되어져 있다.
상기 스퍼터건(21)은 상술한 바와 같이 중심 자석(21A),(21B)을 가지므로, 타아게트 전극(3)의 주변에만 타아게트를 스퍼터링 하는 프라즈마가 발생한다.
기판 전극(23)에 의해 지지되고 있는 감지기(22)가 스퍼터건(21)과 서로 대립하는 관계로 약 8cm떨어져서 배설되어져 있고, 이 감지기(22)의 표면적은, 예를 들면, 약80cm2이다.
이 감지기(22)는, 기판(2)의 하부표면과 접촉되도록 내측을 향해 약 1mm높이로 돌설된 주변돌기를 갖는다. 상기 기판전극(23)은 직류 또는 교류의 바이어스 기판전원(5)에 연결되어져 있다. 기판(2)을 제 위치에 유지되게 하는 유지구(24)가 상기 감지기(22)의 주변에, 상기 기판(2)의 상기 진공실(1)과 전기적으로 절연 상태에 놓이도록, 배설되어져 있다.
상기 스퍼터건(21)과 상기 기판전극(23)은 O형 고리(25)와 밀폐부재(26)의 수단에 의해 각각 진공실(1)에 밀착되어져 있다.
여기에서, 상기 스퍼터건(21)은, 제6도에 나타낸 것과 같은 평면 타아게트 전극(3')를 갖는 구조의 스퍼터건 이어도 좋다는 점이다.
제4도 또는 제5도에 나타낸 장치를 사용하여 박막을 형성할 때에는, 우선 진공실(1)내에 기판(2)을 설치하고, 진공배기장치(6)에 의해 진공실(1)의 배기를 행한다. 이어서, 가스 유동 제어기(9)를 통하여 스퍼터링 가스가 진공실(1)내로 도입되어지고, 일정한 압력이 진공실(1)내에 유지되어 진다.
상기 스퍼터링 가스로서는, 아르곤과 같은 불활성 가스가 대체로 사용되어질 수 있다.
다음에, 상기 타아게트 전원(4)이 작동된다. 상기 타아게트 전극(3)이 평행평판형인 비 마그네트론형의 2극 스퍼터 일때에는, 상기 타아게트 전극(3)과 상기 기판(2)사이에 플라즈마(7)가 발생된다.
상기 타아게트 전극(3)과 자석(21A),(21B)이 연합하여 사용되어질때에는, 상기 타아게트 전극(3)의 근처에 플라즈마(7')가 발생된다.
상기 타아게트 전극(3)과 플라즈마(7) 또는 플라즈마(7')사이에서 발생되는 바이어스에 의한 스퍼터링 작용 때문에, 상기 타아게트 전극(3)을 구성하는 원소가 스퍼터 되어진다.
상기 폐쇄기(10)가 열려져 있는 상태에서는 상기 타아게트의 구성원소가 기판(2)상에 퇴적되어 진다.
여기에서, 바이어스 기판 전원(5)으로부터 기판(2)에 가하여지는 바이어스 전압에 의한 효과를 설명하면 다음과 같다. 음성의 직류 또는 고주파 바이어스 전압이 기판(2)에 가하여지면, 플라즈마(7)내의 하전입자, 또는 기판(2)에 가하여진 바이어스 전압에 의해 새로이 발생되는 플라즈마가 기판(2)에 입사되는 바이어스 전압에 의해 가속화되어 진다.
이 경우에, 기판(2)에 주사되는 하전입자의 가속 에너지는, 직류 바이어스인 경유에는 직류 바이어스 전압, 고주파 바이어스인 경우에는 기판(2)과 플라즈마 사이에서 발생되는 자체 바이어스 전압에 의하여 결정되어 진다.
다음으로, 본 발명의 제1실시예에 대하여 설명하면 다음과 같다.
예를 들어, 제7a도에 나타낸 바와 같이, 산화 실리콘막이 돌기(31)를 갖는 기판(2)으로서 사용되어진다. 알루미늄막(32)이, 기판(2)에 하등의 바이어스 전압을 가하지 아니한 상태에서, 스퍼터링법에 의해 기판(2)상에 형성되어 진다.
다음에, 예를 들어 13.56MHZ의 고주파 전압이 기판 전원(5)으로부터 기판(2)에 가하여지고, 진공실(1)내에 플라즈마가 생성되어 진다. 주로 이온인, 아르곤 이온등과 같은 하전입자가 바이어스 전압이 가하여진 기판(2)상의 알루미늄막(32)에 입사되어지게 된다. 결과적으로, 상기 알루미늄막(32)은 유동되어지고 제7b도에 나타낸 것과 같은 평탄한 막(32')이 얻어진다.
다음으로 제8a도 내지 제8c도를 참조하여, 이 경우에 있어서의 상기 알루미늄막의 피복 상태의 실제적인 변화를 기술한다. 제8a도는, 폭이 2.5μm이고 높이가 1.0μm 이며 간격이 4.5μm인 돌기(31)를 갖는 산화 실리콘 기판상에, 이 기판에 바이어스 전압을 가하지 아니한 상태에서 형성된 알루미늄막(32)의 피복 형상을 나타내는, 제7a도에 상당하는 사시도이다.
상기 돌기(31)에 상응하는 알루미늄막(32)부위의 두께는 1.5μm이다. 이 막의 형성시간은 7.5분이었다.
돌기(31)의 측벽(33)에 퇴적된 알루미늄막(32a)은, 돌기(31)의 상부면에 퇴적된 알루미늄막(32b)이나 돌기(31)사이으 홈(34)바닥에 상방향으로 수렴되어 퇴적된 알루미늄막(32c)에 비하여 대단히 얇다.
상술한 바와 같이, 기판(2)에 바이어스 전압을 가하지 않은 상태에서 스퍼터링법에 의해 형성된 알루미늄막(32)은, 스퍼터링법의 음영효과(Shadowing Effect)의 반영으로 인하여 대단히 불량한 피복 정보를 나타낸다.
그후에, 기판(2)에 바이어스 전압이 가하여지고, 하전입자가 알루미늄막(32)의 표면상에 주사되어 진다.
그러면, 바이어스 전압을 가함에 의하여, 알루미늄막(32)은 유동되고, 그리하여 피복정도가 눈에뜨게 향상되어지고, 순차적으로 평탄성 알루미늄막(32')이 형성되어 진다.
이러한 과정이 제8a도 내지 제8c도에 나타내어져 있다. 이 경우에 있어서의 바이어스 전압이란, 플라즈마의 발생으로 인한 기판 전극(23)(제5도 참조)내에 생성 되어진 자체 바이어스 전압을 말한다. 기판전원(5)의 전력이 높으면 높을수록, 바이어스 전압도 높아지게 된다.
제8b도는, 바이어스 전압이-850V(100W 전력에 상당)하에서 10분간 경과 시켰을 때 형성되는 알루미늄막(32')의 피복 정도를 나타낸다.
제8b도를 제8a도와 비교하여 보면, 제8b도에서는, 돌기(31)의 상부면에 퇴적된 알루미늄막(32b)의 양쪽 가장자리가 원형화 되어가고, 홈(34)의 하부에 퇴적된 알루미늄막(32c)의 단면이 유동에 의하여 변화되어지며, 따라서 알루미늄막 전체가 점차로 평탄해져 가는 변천 과정을 보여줌을 알 수 있다.
제8c도는 바이어스 전압이-1200V(220W 전력에 상당)하에서 10분간 경과 시켰을 때 형성되는 알루미늄막(32')의 피복 정도를 나타낸다.
여기에서, 알루미늄막(32')이 유동되고 홈(34)내로 채워지며, 그리하여 홈(34)의 양쪽 측벽(33)이 알루미늄막(32')에 의해 만족할만하게 피복 되어지고, 순차적으로, 퇴적된 알루미늄막의 평탄도가 점점 더 향상되어지는 것을 볼수 있다.
제9a도 내지 제9(e)도는, -1400V의 바이어스 전압하에서, 알루미늄막에 하전입자가 조사되어질 때의 피복상태의, 조사시간 의존도를 나타낸다. 이때에, 산화 실리콘막 기판상의 돌기의 높이는 1μm이고, 폭은 1μm이며, 간격은 3μm이다.
이 돌기상의 알루미늄막의 두께는 제8a도에서의 두께와 동일하다.
제9a도는 하전입자가 조사되기 이전의 상태를 나타내고 이는 제8a도와 동일한 형상을 나타낸다.
제9b도는 하전입자가 2분동안 조사 되었을때의 알루미늄막(32')의 피복상태를 나타낸다. 홈(34)의 바닥의 알루미늄막(32c)은,수렴 형상이었던 것이 평탄하게 되고, 돌기(31)상의 알루미늄막(32b)의 양쪽 가장 자리는 약간 둥글게 된다.
제9c도는 3분간 조사한 후의 형상을 나타낸다. 이때의 형상은 2분간 조사한 후의 형상인 제9b도와 비교하여, 괄목할만 하게는 변화되지 않았다.
제9d도는 4분간 조사한 후의 형상을 나타낸다. 돌기(31)상의 알루미늄막(32b)의 높이가 감소되어졌고, 홈(34)의 바닥에 있는 알루미늄막(32c)의 높이가 증가되어 졌고 경사진면 형상으로 되었다.
이 경사는 돌기(31)상의 알루미늄막(32b)이 유동 되어져서 홈(34)으로 흘러 내려 갔다는 것을 나타낸다.
제9(e)도는 5분간 조사한 후의 형상을 나타낸다. 알라미늄막의표면은 만족할만하게 평탄화 되었다. 상기 예로부터 자명하듯이, 돌기상의 알루미늄막은, 일정 시간의 조사가 행하여 진후에야 비로소 갑자기 홈안으로 흘러 들어갔다.
이는 하전입자의 입사에 의해 기판(2)의 온도가 상승하였고, 그로인해 알루미늄막이 유동 되어졌음을 나타낸다.
제10a도는 평탄화도의 바이어스 전압 의존도를 나타낸다. 평탄화도는 γ=1-(d1/d0)로 정의 되어지고, 여기에서(d0)는 돌기부위의 높이 차이 다시 말하여 밑판(기판)상의 홈의 깊이를 말하며, (d1)은 기판상에 퇴적된 알루미늄막의 표면상의 오목한 부분의 깊이를 표시한다.
알루미늄 박막의 표면이 완전히 평탄화 되어졌을때에는 γ=1이 되고, 알루미늄박막의 표면 형상이 밑판 또는 기판의 표면 형상과 동일한때에는 γ=0가 된다.
더우기, (d1)이 (d0)보다 클때에는 γ값이 마이너스로 된다 제10a도에서, 바이어스 전압의 절대값이 실질적으로 -850V보다 크고(예를 들어, -1200V), 제5도를 참조하여 상술한 형상의 장치를 사용하였을때에는, 밑판 또는 기판의 표면형상의 침강 부위의 작용을 받지않는, 지극히 평탄화된 알루미늄막을 얻을 수 있다는 것을 알 수 있다.
바이어스 전압의 상한선은, 알루미늄막이 녹기 시작하려 하는 온도(융점)에 도달하기 직전의 바이어스 전압 값이다.
다음에, 본 발명과 종래의 바이어스 스퍼터링법과의 실질적인 차이점에 대하여 약술한다.
상술한 바와 같이, 종래의 바이어스 스퍼터링법은 에칭 현상을 이용하는 것이다.
한편, 본 발명에서도, 기판에 바이어스 전압이 가하여 질때에 비록 알루미늄막(32)이 다소 에칭되어지기는 하나, 그 에칭 속도는 지극히 낮은 것이다.
예를 들어, 바이어스 전압이 -850V일때의 에칭 속도는 약 200Å/분이고, 바이어스 전압이 -1200V일때에는 에칭 속도가 약 300Å 1분이다.
따라서, 상술한 바와 같은 짧은 시간내에서는, 2.5μm의 폭을 갖는 돌기(31)의 상부면상의 알루미늄막(32b)을, 평탄화하기 위해 후퇴시키기란 불가능하다.
예를 들어, 설명 알루미늄막(32b)이 후퇴된다 하더라도, 스퍼터링법에서와 같이 알루미늄이 공급되어지지 않기 때문에, 제8a도에 나타낸 것과 같이 홈(34)내에 상부를 향하여 수렴되어져 있는 알루미늄막(32c)이, 왜 제8b도에 나타낸 것과 같이 균일하게 평탄화되어지는 가가 설명되어지지 아니한다.
본 발명에 의하면, 알루미늄막(32)은 하전입자로 조사되어지고, 그리하여 알루미늄막의 온도가 상승한다.
또한, 가속화된 하전입자에 의한 알루미늄막 표면의 충격으로 인하여, 알루미늄막은 유동되어 홈을 채우게 되어, 제8b도 및 제8c도에 나타낸 바와 같이 알루미늄막 표면을 평탄화시킨다.
본 발명에서, 하전입자의 조사에 의하여 상승되는 알루미늄막의 온도는 그 알루미늄막의 융점보다 낮아야 한다는 점을 주의해야한다. 예를 들어, -850V의 바이어스 전압하에서의 온도 상승은 약 380℃였고, -1200V의 바이어스 전압하에서의 온도 상승은 약 410℃였다.
상술한 바와 같이, 하전입자에 의한 알루미늄막의 표면의 충격은 본 발명에 있어서 중요한 역할을 담당하고, 그 이유는 본 발명의 발명자들의 광대한 연구와 실험의 결과로 명백하여 졌고, 이하 그 이유는 설명한다.
제11도는 제8a도에 나타낸 견본을 뒤집어서 그의 이면에, 제8c도에 나타낸 것과 동일한 조건하에서 하전입자를 조사하였을 때의 알루미늄막의 상태를 나타내고 있다.
기판의 이면에, 1200V의 바이어스 전압하에서 하전입자가 조사되어지면, 온도는 제8c도에 나타낸 것과 동일한 온도 수준으로 실질적으로는 상승하지마, 알류미늄막의 피복 정도는 실질적으로 제8a도에 나타낸 것과 유사하고, 그 피복정도는 개선되지 않는다. 기판으로부터의 열 복사로 인한 열 발산이 발생하면, 진공 과학 기술지 제11권(1974년판)1177∼1185페이지에 발표된 것과 같이, 기판의 표면과 이면사이에는 온도 차이가 존재하지 않게 된다.
상기면에서 볼 때, 온도 그 자체는 알루미늄막의 유동을 유발시키기 위한 필수적인 요구사항은 아니며, 상술한 사항은, 본 발명의 효과를 일으키기 위하여는, 하전 입자에 의한 박막 표면의 충격이 역시 필요하다는 것을 보여준다.
상술한, 본 발명의 제1실시예에서는 기판은 외부장치로부터 적극적으로 가열되지는 않았다.
물론, 기판을 히이터나 적외선등과 같은 수단에 의해 외부로부터 가열하면서 하전입자를 박막 표면에 주사 시킬수도 있다. 기판을 외부로부터 가열하지 않는 경우와 비교하여 볼때에, 기판을 외부로부터 가열하였을때에는 알루미늄막이 보다 쉽게 유동되어지고, 그리하여 상응하는 평탄화도를 얻기 위하여 필요로하는 바이어스 전압이 괄목할만하게 감소되어질 수 있다.
그러나, 이 경우에, 하전입자의 주사로인한 온도상승과 외부로부터의 가열이 이 알루미늄막의 융점을 넘지 아니 하도록 하는 것이 필요하다.
제1실시예에서, 알루미늄막을 퇴적시키는 공정과 이 알루미늄막에 하전입자를 조사하는 공정은 순차적으로, 계속하여 진행되어지고, 이들 공정을 서로 독립된 공정이므로 별도로 진행되어질 수도 있다.
예를 들어, 알루미늄막의 퇴적 공정은 별도의 진공실에서 진행되어질 수도 있고, 진공 증발법이나 화학적 증기 퇴적법과 같은 별개의 퇴적방법을 채용하여 진행시킬수도 있다.
또한, 알루미늄막의 모양내기 공정과 같은 차기공정을 본 발명의 실시를 방해함이 없이, 상기한 양 공정사이에서 행할 수 있다.
다음으로, 본 발명의 제2실시예를 기술한다.
제2실시예에서는, 알루미늄막이 형성되어 지면서 그 표면이 평탄화 되어진다. 오목부와 볼록부 표면을 갖는 기판이 진공실(1)내에 설치되어 지고 아르곤 가스 등과 같은 가스가 이 진공실(1)내로 공급되어 진다.
예를 들어, 13.56MHZ의 고주파수의 전력이 기판 전원(5)으로부터 기판전극(23)에 가하여 지고, 하전입자가 기판(2)에 주사되어지며, 스퍼터건(21)이 알루미늄 타아게트(3)를 스퍼터 하도록 활성화되어 지고, 그리하여 알루미늄막이 기판(2)의 거칠은 표면위에 형성되어 진다.
제12a도 내지 제12d도는, 기판(2)에 -850V의 바이어스 전압이 가하여진 상태에서, 폭이 1.0μm이고, 높이가 1.0μm이며, 간격이 3.5μm인 돌기(40)를 갖는 이산화실리콘막의 표면상에 형성된 알루미늄박막의 피복 형상을 나타낸다. 막형성 시간이 짧을때에는 온도 상승은 충분하지 못하며, 따라서 알루미늄막(41)의 피복정도는 비록 제8a도에서 처럼 불량하지는 않지만, 만족할만 하지는 못한 것이다.
그후에, 동일한 바이어스 전압이 유지되어지는 가운데, 알루미늄막(41)의 퇴적이 보다 진행된다.
그리하여, 알루미늄막(41)은, 기판(2)의 온도상승과 제1실시예에서 상술한 바와 같은 하전입자에 의한 알루미늄막(41)의 표면의 충격 때문에 점차로 유동되어진다.
결과적으로, 제12b도 내지 제12d도에 나타낸 것과 같이 알루미늄막(41)은 홈(42)내에 완전히 채워지게 되고 알루미늄막(41)의 표면은 평탄화되어 진다.
상술한 바와 같이, 본 발명의 제2실시예에서, 바이어스 전압의 절대값은, 제1실시예와 비교하여 상대적으로 낮은 -850V이지만 기판의 온도가 그 위에 입사되는 스퍼터된 원자로 인해 상승함으로써, 알루미늄막의 표면은 평탄화되어 진다.
이 경우에 기판은 온도가 약450℃였다.
제12a도 내지 제12d도는 동일한 바이어스 전압 조건하에서 형성되는 알루미늄막의 평탄화도가 진행 시간에 따라 어떻게 개선되어지는가를 나타낸다.
본 발명의 발명자들의 연구와 실험의 결과에 의해, 상이한 바이어스 전압하에서도 유사한 개선이 성취되어질 수 있다는 것이 확인되었다.
제13도는 평탄화도의 바이어스 전압 의존도를 나태낸다. 바이어스 전압이 -700V 보다 큰 절대값을 가질때에는 평탄화도는 향상되어지고, 특히 바이어스 전압이-800V보다 큰 절대값을 가질때에는 퇴적되는 알루미늄막의 표면이, 표면상의 오목부와 볼록부가 거의 없어질 정도로 평탄화되어 진다.
이 경우에, 바이어스 전압의 상한선은, 알루미늄막의 온도가 그 알루미늄막이 녹을 정도의 수준을 넘지 아니하도록 결정되어져야 한다.
본 발명의 제2실시예와 바이어스 스퍼터링법인 종래의 기술과의 가장 큰 차이점중의 하나는, 막 형성 속도에 대한 에칭 속도의 비(R)가 실질적으로 상이하다는 사실에 있다.
종래의 바이어스 스퍼터링법에서는 에칭에 의한 평탄화가 이용되어지고, 그리하여 바이어스 스퍼터링법에 관한 상술한 문헌들에서, R>0.4라는 조건을 만족시켜야만 한다고 알려져 있다.
이 조건을 만족시키기 위하여는 막 형성 속도는 낮은 값으로 제한되어져야만 한다.
한편으로 제14도에 나타낸 바와 같이, 본 발명에서는, 알루미늄막의 유동이 유발되어지는 -600V의 바이어스 전압하에서는 R=0.05가 얻어지고, 알루미늄막의 표면이 완전히 평탄화되어지는 -850V의 바이어스 전압하에서는 R=0.1이 얻어진다.
본 발명과 종래의 바이어스 스퍼터링법 사이에 있어서의 (R)의 차이는,본 발명에 의한 알루미늄 표면의 평탄화가 종래의 바이어스 스퍼터링법에 의한 평탄화와 완전히 상이한 원리에 기초하고 있음을 나타낸다.
제14도 역시, 본 발명의 방법에 의하여 달성되는 막형성 속도가 에칭 속도보다 훨신 크기 때문에, 종래의 바이어스 스퍼터링법과 비교하여,본 발명에서는 상대적으로 짧은 시간내에 평탄성 알루미늄막이 형성되어질 수 있다는 것을 나타낸다.
본 발명의 이 예에서, 종래 기술인 바이어스 스퍼터링법에서의 막형성 속도가 20nm/분 임에 비하여, 본 발명에서의 막형성 속도는 약 200mn/분 이었다.
이는 본 발명에 의한 막형성 속도가 종래의 바이어스 스퍼터링법에 의한 속도보다 약 10배 빠르다는 것을 나타낸다.
제2실시에서도 제1실시예의 경우와 마찬가지로 기판은 히이터나 적외선등과 같은 수단에 의해 외부로부터 가열되어질 수 있다.
이때에, 외부로부터의 가열은 알루미늄막의 유동을 촉진시키고, 그리하여 만족할만하게 평탄화된 표면을 갖는 퇴적된 막이 확보되어질 수 있다.
다음에, 본 발명의 제3실시예를 설명한다. 제3실시예에서는, 기판에 바이어스 전압이 가하여지지 아니한 상태로 기판의 오목, 볼로한 표면위에 일정두께를 갖는 알루미늄막을 형성하는 제1공정후에, 기판에 바이어스 전압이 가하여지고 또한 하전입자가 기판위에 조사되어질때에 제1공정에서 퇴적된 알루미늄막 위에 새로운 알루미늄막을 형성하기 위하여, 알루미늄 타아게트가 제2공정에서 스퍼터되어 진다.
이러한 공정을 포함하는 실시예를 설명하면 다음과 같다.
제15도는 기판(2)과 타아게트 전극(3)에 가하여지는 전력의 시간에 따른 변화를 나타낸다.
여기에서, 기판(2)은 진공실(1)내에 배설되어져 있고 타아게트 전원(4)은 제4도에서와 같이 작동되어져 있다.
그리고, 폐쇄기(10)는 제1공정에서 기판상에 알루미늄막을 형성하도록 열려져 있다. 순차적으로, 기판 전원(5)은 폐쇄기(10)가 열려지고 (t1)시간 후에 작동되어지며, 그리하여 제2공정에서 기판에 하전입자가 조사되어지면서 새로운 알루미늄막이 1차 알루미늄막 위에 퇴적되어진다. 기판(2)과 타아게트 전극(3)에 가해지는 전력은 수동으로 제어되어질 수도 있으나, 이들은 순차 제어기(8)의 제어 신호에 의하여 보다 정확하게 제어되어질 수 있다.
후자의 경우에, "Fluke Corp"사 제품인 "제어기 모델 1720A"이 제16도에 나타낸 것과 같은 타이밍 도표에 따른 순차적인 제어를 수행하는 순차 제어기(8)로써 사용되어질 수 있다.
제1공정에서 (t1)시간까지의 퇴적 시간내에 퇴적 되어진 박막은, 고주파 또는 직류 바이어스 전압이 기판(2)에 가하여 지지 아니하기 때문에, 기판(2)의 구성물질을 포함하지 않고, 고순도를 갖게된다.
이어서, 바이어스 전압이 가하여지고 또한 하전입자가 조사되어지면서, 제1공정에서 기판(2)에 퇴적되어졌던 박막이 에칭 작용을 당하면서, 연이은 퇴적이 제2공정에서 형성되어진다.
결과적으로, 먼저 퇴적되었던 막에서 에칭된 물질이 새로이 퇴적되는 박막에 혼입되어질 가능성은 있다.
그러나, 먼저 퇴적되었던 박막 자체가 타아게트 전극(3)을 구성하는 고순도의 물질로 구성되어져 있기 때문에, 새로이 퇴적되는 박막의 순도를 저하시키지는 않는다. 또한, 이온이 기판(2)의 표면에 직접 충격을 가하지 않게 됨으로써, 기판(2)의 표면은 덜 손상되게 된다.
또한, 이온이 기판(2)의 표면에 직접 충격을 가히지 않게 됨으로써, 기판(2)의 표면은 덜 손상되게 된다.
이 실시예에서는, 제1공정과 제2공정에서 동일한 타아게트가 사용되어 졌으나, 제1공정에서 상이한 타아게트나 상이한 퇴적장치를 사용하여 1차막을 퇴적시켜도 동일한 효과를 얻을 수 있다.
제17도는 본 실시예를 사용하여 퇴적한 알루미늄막의 저항도의 바이어스 전압 의존도를,제1공정이 없는 경우와를 비교하여 보여주고 있다.
여기에서, 기판(2)으로서는 이산화 실리콘이 사용되어 졌다.
제1공정에서 퇴적된 막으 두께는 300nm였다. 막의 전체 두께는,다시 말하여 제1공정에서 형성된 막 두께와 제2공정에서 형성된 막의 두께의 합계는,제1공정의 존재 여부를 불문하고 1μm로 고정되어져 있다. 아르곤 가스의압력은 0.8Pa였고, 기판의 온도는 상온이었다. 바이어스 전압으 절대값이 400V 이상일때에는,제1공정을 포함하는 과정(△표시)에서의 알루미늄막의 저항도는,제1공정을 갖지 않는 과정(0표시)에서의 저항도의 1/3 내지 1/2로 낮아졌다.
따라서, 제1공정을 포함하고 있는 전자의 우에서가 퇴적되는 막의 품질이 훨씬 향상되어 졌다.
제18도는, -1600V의 바이러스 전압이 가하여 지고 또한 하전압자가 주사되어진 상태에서 알루미늄막이 형성되어진 극단적인 경우에 있어서의, 그 알루미늄막의 저항도와 시간(t1)과의 관계를 나타내고 있다. 시간(t1)이 0인 경우, 다시말하여 바이어스 전압이 퇴적 공정의 초기에서부터 기판에 가하여 졌을때에는, 기판상에 퇴적된 알루미늄막의 저항도는 무한대로 되었다.
이 경우에, 이 알루미늄막의 표면상태는 제3도에 나타낸 것과 같다.
제3도에 나타낸 주사형 전자 현미경 사진에서, 결정입자가 서로서로 간극을 가지면서, 그 결정입자가 성장하는 것을 알 수 있다. 시간(t1)이 3,6,15 그리고 200초로 길어지면, 저항도는 점차로 저하되고 또한 저항도의 변화가 감소된다.
제19도는 시간(t1)이 60초인 경우의 알루미늄막의 표면을 보여주는 주사형 전자 현미경 사진이다.
제19도로부터, 퇴적된 아루미늄막이 균일하고 매끈한 표면을 갖는 것을 알 수 있다. 시간(t1)이 너무 길면, 하등의 바이어스 전압을 가하지 아니한 기판(2)상에 퇴적되는 박막의 두께가 증가되어 진다.
따라서, 퇴적되는 막의 두께가 소망하는 두께로 되어질때까지 기판에 하전입자를 조사하면서 퇴적을 계속 진행시켜도 만족할만한 피복 정도를 갖는 평탄한 표면 형상을 얻을 수 없게 된다.
제20도는 초기에 퇴적된 막의 두께와 d1/d0와의 관계를 나타내고, 여기에는 d0는 막 전체의 두께(초기에 퇴적된 막의 두께+바이어스를 가함에 의하여 나중에 형성된 박막의 두께)이고, 제1차막을 시간(t1) 동안 기판에 바이어스 전압을 가함이 없이, 폭이 1μm이고 깊이가 0.8μm인 홈상에 여러가지 두께로 퇴적시키고, 연이어 제2차막이 퇴적된 막에 하전입자를 조사하면서 기판에 -850V의 바이어스 전압을 가하여 퇴적시켜 퇴적된 막의 총 두께가 1.5μm가 되도록 하였을 경우의 그 홈의 한쪽 상부 가장자리로부터 홈의 중심선상의 막표면까지의 거리를 d1이라 하였다.
제20도에서 알 수 있는 바와 같이, 초기에 형성된 막의 두께, 다시 말하여 시간(t1)동안에 퇴적된 박막의 두께가 두꺼우면 두꺼울수록 홈의 피복정도가 더욱더 나빠진다. (다시 말하여 d1/d0비가 더욱더 작아진다)
제21도는 시간(t1)이 본 발명의 방법에 의하여 적절히 선택되어지고 또한 상술한 형태의 장치를 사용하였을때에, 1.0μm-1.5μm의 라인-앤드-스페이스와 깊이 0.8μm인 홈을 갖는 기판의 표면상에 퇴적되어진 알루미늄막을 보여주는 주사형 전자 현미경 사진이다.
이 사진으로부터, 알루미늄이 상기 홈내로 완전하게 채워 넣어지고 고도한 피복정도를 갖는 막이 형성되어지는 것을 알 수 있다. 상술한 바와 같이, 시간(t1)이 적절하게 선택되어지고, 막 형성 공정이 순차 제어기(8)에 의하여 대단히 정확하게 제어되어지면, 박막의 표면이 평탄화 되어지고, 낮은 저항도를 갖는 고품질의 박막을 퇴적시킬 수 있게 된다.
또한, 이 박막은 기판의 표면에 보다 적은 손상을 입히게 되고, 균일하고도 양호한 피복정도를 갖게 된다. 음성의 전위가 가하여 지지 아니한 기판 표면상에 타아게트의 구성원소가 퇴적되어 형성되는 제1공정에서의 토적막이 섬 형상으로 성장되어지면, 제2공정에서 하전입자의 조사에 의하여 스퍼터-에칭되어진 기판의 구성 물질이 퇴적막에 혼입되어지게 되고, 퇴적막의 순도가 저하되게 된다.
따라서, 제1공정에서 형성되어질 막은, 기판표면을 완전히 피복하는 연속막으로 되어지는 것이 바람직하다.
다음으로, 제22도를 참조하여, 알루미늄막인 경우에 있어서, 초기에 퇴적되는 막이 연속막이기 위한 조건에 대하여 기술한다.
제22도에 나타낸 바와 같이, 기판이 상온으로 유지되어 지고 타아게트 전력이 800W이며 퇴적속도가 20Å/초 인때에는, 초기에 퇴적되는 알루미늄막의 두께가 약 130Å보다 큰 경우에 낮은 저항도를 갖는 연속막이 형성되어질 수 있다.
따라서, 제1차 퇴적 공정에서의 초기 퇴적막의 두께는 약 130Å보다 두꺼운 것이 바람직하다.
한편, 기판의 온도가 400℃로 유지되어질 때에는, 알루미늄막의 두께가 2000Å이상일때에 연속막이 형성되어질 수 있다. 만일 두께가 약 2000Å보다 얇으면 높은 저항치를 갖는 섬 형상의 막이 형성되어 진다.
상술한 바와 같이, 연속막을 형성하기 위하여 요구되는 막의 두께는, 기판의 온도에 따라 변화한다. 따라서, 기판이 상온으로 유지되는가 또는 가열되는 가에 따라 퇴적시간 주기를 적당하게 결정하면, 연속막을 형성하는데 필요한 두께를 갖는 알루미늄막이 퇴적되어질 수 있다.
또한, 타아게트 구성물질 혹은 타아게트 전력이 변하면, 연속막 형성을 위한 막의 두께가 역시 변화되어 질 수 있다.
상술한 바와 같이, 본발명의 제3실시예에서는, 타아게트 전극을 구성하는 스퍼터된 구성원소가 바이어스 전압이 가하여 지지 아니한 기판의 표면상에 퇴적되어지고, 이 타아게트 전극을 구성하는 원소가, 기판에 음성의 바이어스 전압이 가혀여질때의 유동현상에 의하여, 기판의 표면상에 더욱 퇴적 되어지게 된다.
따라서, 기판의 구성물질이 퇴적되는 박막에 혼입되어지는 것이 방지되어질 수 있으며, 기판의 표면이 오목볼록한 경우에 있어서도, 기판의 표면에 하등의 바람직하지 못한 손상 등을 유발하지 아니하면서도 우수한 피복정도를 갖는 평탄하고 균일한 박막이 퇴적되어질 수 있다. 결과적으로, 반도체 집적회로의, 배선 형상이 다층배선인 경우에도 배선에 단전이 전혀 없는, 신뢰성이 매우 높은 배선 형성이 가능해지게 된다.
이제껏, 본 발명에 알루미늄막을 예로하여 기술하였으나, 본 발명은 Si,Su 또는 이와 유사한 하나 또는 다수의 원소를 소량 함유하는 알류미늄 합금막의 표면의 평탄화에 대하여도 동일하게 적용되어질 수 있다.
또한, 본 발명은 소재가 알루미늄이 아닌 기타의 금속박막에 대하여도 동일하게 적용되어질 수 있다. 비록 기판으로서는 이산화실리콘으로 구성되는 것만이 기술되어졌으나, 본 발명은 LSI장치의 기판으로 사몰될 수 있는 기타의 물질에 대하여도 동일하게 적용되어질 수 있다.
기판 물질로서는 단결정 실리콘, 다결정 실리콘, 이산화실리콘, 실리콘질화물 또는 일반적으로 사용되어지는 기타물질 및 Ti,MO,W 또는 이들의 혼합물등이 사용되어질 수 있다.
상술한 바와 같이, 본 발명은 에칭 현상을 기초로 한 것이 아니고, 이미 형성된 박막 또는 형성되려하는 박막의 유동현상에 기초한 것이다.
알루미늄의 유동으로 인하여, 홈들은 유동된 알루미늄막으로 채워지고, 그리하여 알루미늄막의 표면이 평탄화 된다.
따라서, 알루미늄막이 형성된 직후의, 또는 알루미늄막 형성의 초기 단계에서의
알루미늄막의 피복정도는 개선되어지고 단전등과 같은 배선 장애가 극소화되어질 수 있으며 결과적으로는, 반도체 집적회로의 제조능률 향상되어질 수 있다는 효과를 얻을 수 있게 된다.
또한, 에칭 현상에 의한 경사표면이 없어지는데에 소요되는 시간주기보다, 본 발명에 의한 알루미늄막의 유동을 일으키는데 필요한 시간주기가 더 짧아, 종래의 바이어스 스퍼터링법과 비교하여 더 짧은 시간내에 평탄성 박막이 형성되어질 수 있다는 잇점이 있다.
더욱이, 기판이 외부로부터 가열되어질 수 있기 때문에, 막퇴적속도가 보다 더 증가되어질 수 있다는 효과가 발생한다.
본 발명은 알루미늄막과 같은 박막의 유동 현상을 이용한 것이기 때문에 퇴적되는 알루미늄 박막의 표면은, 밑판 혹은 기판의 표면 형상에 관계없이 평탄화 되어질 수 있다는 효과가 있다.
본 발명의 제1실시예와 제3실시예에서는 기판에 하등의 바이어스 전압을 가히지 아니한 상태에서, 우선 알루미늄막을 형성시키고, 후속 공정에서 하전입자의 조사가 포함되어지기 때문에, 기판이 스퍼터링되는 것이 방지되어진다고 하는 잇점이 있다.
결과적으로, 퇴적되는 막의 품질이 향상 되어지고, 연속막이 형성되어질 수 있게 되는 것이며, 더욱이 하전입자의 충격에 의한 기판 표면의 손상이 극소화 되어질 수 있다는 잇점이 있다.

Claims (14)

  1. 진공실(1)내에 스퍼터링 가스가 일정한 압력으로 유지된 상태에서 평탄하지 않은 기판(2)상에 형성된 박막을 평탄화함에 있어서, 상기 진공실(1)내에 타아게트 전원(4)이 접속된 타아게트 전극(3)과 기판전원(5)이 접속된 기판전극(23)을 형성하여, 타아게트 전원(4)의 작동에 의한 플라즈마(7) 또는 (7')를 발생하고, 타아게트 전극(3)과 플라즈마(7) 또는 (7')사이에서 발생하는 바이어스에 의한 스프터링 작용에 의해 타아게트 전극(3)을 구성하는 원소를 스퍼터하며, 기판(2)상에 박막을 형성한 후 기판전원(5)을 기판전극(23)에 인가하여 플라즈마(7) 또는 (7')내의 하전입자를 기판(2) 상의 박막에 조사하므로써, 박막의 온도상승과 하전입자에 의한 박막의 충격에 의한 박막을 유종시키는 공정으로 하는 평탄성 박막의 제조방법.
  2. 제1항에 있어서, 박막이 알루미늄막이고, 상기 박막에 조사되는 하전입자가 -850V보다 큰 절대값을 갖는 바이어스 전압에 의해 가속화 되어지고; 상기 박막의 온도가 상기 박막의 융점보다 낮은 것을 특징으로 하는 평탄성 박막의 제조방법.
  3. 제1항에 있어서, 기판(2)을 외부로부터 가열한 후 가열하면서, 상기 박막에 상기 하전입자를 조사하는 것을 특징으로 하는 평탄성 박막의 제조방법.
  4. 제3항에 있어서, 하전입자에 의한 조사와 상기한 외부로부터의 가열이 행하여 졌을 때의 상기 박막의 온도가, 상기 박막의 융점보다 낮은 것을 특징으로 하는 평탄성 박막의 제조방법.
  5. 진공실(1)내에 스퍼터링 가스가 일정한 압력으로 유지된 상태에서 평탄하지 않은 기판(2)상에 형성되는 박막을 평탄화함에 있어서, 상기 진공실(1)내에 타아게트 전원(4)이 접속된 타아게트 전극(3)과 기판전원(5)이 접속된 기판전극(23)을 형성하여, 타아게트 전원(4)의 작동에 의한 플라즈마(7) 또는 (7')사이에서 발생하는 바이어스에 의한 스퍼터링 작용에 의해 타아게트 전극(3)을 구성하는 원소를 스퍼터하며, 기판전원(5)를 기판전극(23)에 인가하여 플라즈마(7) 또는 (7')내의 하전입자를 상기의 형성중에 있는 기판(2)상의 박막에 조사하므로써, 박막의 온도상승과 하전입자에 의한 박막의 충격에 의해 박막을 유동시키는 공정으로 하는 평탄성 박막의 제조방법.
  6. 제5항에 있어서, 상기 박막이 알루미늄막이고, 상기 박막에 조사되는 상기 하전입자가 -700V보다 큰 절대값을 갖는 바이어스 전압에 의해 가속화되어지고; 상기 박막의 온도가 상기 박막의 융점보다 낮은 것을 특징으로 하는 평탄성 박막의 제조방법.
  7. 제5항에 있어서, 기판(2)이 외부로부터 가열되는 것을 특징으로 하는 평탄성 박막의 제조방법.
  8. 제7항에 잇어서, 상기 하전입자에 의한 조사와 상기한 외부로부터의 가열이 행하여 졌을 때의 상기 박막의 온도가 상기 박막의 융점보다 낮은 것을 특징으로 하는 평탄성 박막의 제조방법.
  9. 진공실(1)내에 스퍼터링 가스가 일정한 압력으로 유지된 상태에서 평탄하지 않은 기판(1)상에 형성된 제1공정에 의한 1차 박막위에 제2공정에 의한 2차 박막을 형성하면서 박막을 평탄화함에 있어서, 상기 진공실(1)내에 타아게트 전원(4)이 접속된 타아게트 전극(3)과 기판전원(5)이 접속된 기판전극(23)을 형성하여, 타아게트 전원(4)의 작동에 의한 플라즈마(7) 또는 (7')를 발생하고, 타아게트 전극(3)과 플라즈마(7) 또는 (7')사이에서 발생하는 바이어스에 의한 스퍼터링 작용에 의해 타아게트 전극(3)을 구성하는 원소를 스퍼터하며, 기판(2)상에 박막을 형성하는 제1공정과 기판전원(5)를 기판전극(23)에 인가하여 플라즈마(7) 또는 (7')내의 하전입자를 상기 제1공정에 의해 1차 박막이 연속적으로 퇴적된 이 1차 박막위에 제2공정에 의한 2차 박막을 형성하는 때에, 형성중에 잇는 기판(2)상의 2차 박막에 하전입자를 조사하므로써, 박막의 온도상승과 하전입자에 의한 박막의 충격에 의해 박막을 유동시키는 공정으로 하는 평탄성 박막의 제조방법.
  10. 제9항에 있어서, 제1공정에서 퇴적된 상기 1차 박막의 두께가 상기 1차 박막이 섬 형상으로 되지 아니하고, 연속막으로 퇴적되도록 결정되어진 것을 특징으로 하는 평탄성 박막의 제조방법.
  11. 제9항에 있어서, 상기 제2공정에서 상기 2차 박막이 형성되어질 때, 형성중에 있는 상기 2차 박막에 하전입자가 조사되어지고, 상기 박막의 온도상승과 상기 하전입자에 의한 상기 박막의 충격에 의하여 상기 2차 박막이 유동되어지면서 상기 2차 박막이 형성되어지는 것을 특징으로 하는 평탄성 박막의 제조방법.
  12. 제9항에 있어서, 상기 박막이 알루미늄막이고; 상기 박막이 조사되는 상기 하전입자가 -700V 보다 큰 절대값을 갖는 바이어스 전압에 의해 가속화 되어지고; 상기 박막의 온도가 상기 박막의 융점보다 낮은 것을 특징으로 하는 평탄성 박막의 제조방법.
  13. 제9항에 있어서, 상기 기판(2)이, 제2공정에서, 외부로부터 가열되는 것을 특징으로 하는 평탄성 박막의 제조방법.
  14. 제13항에 있어서, 상기 하전입자에 의한 조사와 상기한 외부로부터의 가열이 행하여 졌을 때의 상기 박막의 온도가 상기 박막의 융점보다 낮은 것을 특징으로 하는 평탄성 박막의 제조방법.
KR1019860003683A 1985-05-13 1986-05-12 평탄성 박막의 제조방법 Expired KR900005785B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP60-99505 1985-05-13
JP60099505A JPS61261472A (ja) 1985-05-13 1985-05-13 バイアススパツタ法およびその装置
JP99505 1985-05-13
JP60209741A JPS6269534A (ja) 1985-09-20 1985-09-20 平坦性薄膜の形成方法
JP209741 1985-09-20
JP60-209741 1985-09-20

Publications (2)

Publication Number Publication Date
KR860009480A KR860009480A (ko) 1986-12-23
KR900005785B1 true KR900005785B1 (ko) 1990-08-11

Family

ID=26440635

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860003683A Expired KR900005785B1 (ko) 1985-05-13 1986-05-12 평탄성 박막의 제조방법

Country Status (5)

Country Link
US (1) US4816126A (ko)
EP (2) EP0544648B1 (ko)
KR (1) KR900005785B1 (ko)
CA (1) CA1247464A (ko)
DE (2) DE3689388T2 (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2602276B2 (ja) * 1987-06-30 1997-04-23 株式会社日立製作所 スパツタリング方法とその装置
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
US5231055A (en) * 1989-01-13 1993-07-27 Texas Instruments Incorporated Method of forming composite interconnect system
US5419822A (en) * 1989-02-28 1995-05-30 Raytheon Company Method for applying a thin adherent layer
US4994162A (en) * 1989-09-29 1991-02-19 Materials Research Corporation Planarization method
JP2758948B2 (ja) * 1989-12-15 1998-05-28 キヤノン株式会社 薄膜形成方法
DE69129081T2 (de) * 1990-01-29 1998-07-02 Varian Associates Gerät und Verfahren zur Niederschlagung durch einen Kollimator
US5108570A (en) * 1990-03-30 1992-04-28 Applied Materials, Inc. Multistep sputtering process for forming aluminum layer over stepped semiconductor wafer
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
DE4028776C2 (de) * 1990-07-03 1994-03-10 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht und Füllen einer Kontaktöffnung in einem Halbleiterbauelement
KR950009939B1 (ko) * 1990-11-30 1995-09-01 가부시끼가이샤 히다찌세이사꾸쇼 박막 형성 방법 및 그에 의해 형성된 반도체 장치
EP0491503A3 (en) * 1990-12-19 1992-07-22 AT&T Corp. Method for depositing metal
US5171412A (en) * 1991-08-23 1992-12-15 Applied Materials, Inc. Material deposition method for integrated circuit manufacturing
US6127730A (en) * 1992-05-26 2000-10-03 Texas Instruments Incorporated Composite metal films for severe topology interconnects
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
US5360524A (en) * 1993-04-13 1994-11-01 Rudi Hendel Method for planarization of submicron vias and the manufacture of semiconductor integrated circuits
US5380414A (en) * 1993-06-11 1995-01-10 Applied Materials, Inc. Shield and collimator pasting deposition chamber with a wafer support periodically used as an acceptor
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
KR960015719A (ko) * 1994-10-12 1996-05-22 이온 충돌을 이용하여 반도체 기판상에 평탄한 층을 형성하기 위한 방법 및 장치
EP0735577A3 (en) * 1994-12-14 1997-04-02 Applied Materials Inc Separation process and facility therefor
US5807467A (en) * 1996-01-22 1998-09-15 Micron Technology, Inc. In situ preclean in a PVD chamber with a biased substrate configuration
JP3523962B2 (ja) 1996-05-21 2004-04-26 アネルバ株式会社 スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法
JP3514408B2 (ja) * 1996-09-12 2004-03-31 キヤノン株式会社 透明導電膜をスパッタ形成する方法
US5961793A (en) * 1996-10-31 1999-10-05 Applied Materials, Inc. Method of reducing generation of particulate matter in a sputtering chamber
TW358964B (en) 1996-11-21 1999-05-21 Applied Materials Inc Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6451179B1 (en) 1997-01-30 2002-09-17 Applied Materials, Inc. Method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US6042700A (en) * 1997-09-15 2000-03-28 Applied Materials, Inc. Adjustment of deposition uniformity in an inductively coupled plasma source
US6023038A (en) * 1997-09-16 2000-02-08 Applied Materials, Inc. Resistive heating of powered coil to reduce transient heating/start up effects multiple loadlock system
US6177350B1 (en) 1998-04-14 2001-01-23 Applied Materials, Inc. Method for forming a multilayered aluminum-comprising structure on a substrate
US6287977B1 (en) 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
JP4458740B2 (ja) * 2002-09-13 2010-04-28 株式会社アルバック バイアススパッタ成膜方法及びバイアススパッタ成膜装置
US20080173538A1 (en) * 2007-01-19 2008-07-24 Kim Sun-Oo Method and apparatus for sputtering
KR102152811B1 (ko) 2013-11-06 2020-09-07 어플라이드 머티어리얼스, 인코포레이티드 Ｄｃ 바이어스 변조에 의한 입자 발생 억제기

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3451912A (en) * 1966-07-15 1969-06-24 Ibm Schottky-barrier diode formed by sputter-deposition processes
US3661761A (en) * 1969-06-02 1972-05-09 Ibm Rf sputtering apparatus for promoting resputtering of film during deposition
FR2119930B1 (ko) * 1970-12-31 1974-08-19 Ibm
US3868723A (en) * 1973-06-29 1975-02-25 Ibm Integrated circuit structure accommodating via holes
US4007103A (en) * 1975-10-14 1977-02-08 Ibm Corporation Planarizing insulative layers by resputtering
US4035276A (en) * 1976-04-29 1977-07-12 Ibm Corporation Making coplanar layers of thin films
GB2023926B (en) * 1978-06-22 1983-03-16 Western Electric Co Conductors for semiconductor devices
DE2937993A1 (de) * 1979-09-20 1981-04-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie
US4336118A (en) * 1980-03-21 1982-06-22 Battelle Memorial Institute Methods for making deposited films with improved microstructures
US4327477A (en) * 1980-07-17 1982-05-04 Hughes Aircraft Co. Electron beam annealing of metal step coverage
US4510173A (en) * 1983-04-25 1985-04-09 Kabushiki Kaisha Toshiba Method for forming flattened film
JPH069199B2 (ja) * 1984-07-18 1994-02-02 株式会社日立製作所 配線構造体およびその製造方法

Also Published As

Publication number Publication date
DE3650612D1 (de) 1997-05-15
US4816126A (en) 1989-03-28
EP0202572A2 (en) 1986-11-26
EP0544648B1 (en) 1997-04-09
EP0202572A3 (en) 1989-09-27
DE3689388T2 (de) 1994-05-26
EP0202572B1 (en) 1993-12-15
DE3689388D1 (de) 1994-01-27
EP0544648A2 (en) 1993-06-02
EP0544648A3 (ko) 1994-02-16
KR860009480A (ko) 1986-12-23
CA1247464A (en) 1988-12-28
DE3650612T2 (de) 1997-08-21

Similar Documents

Publication Publication Date Title
KR900005785B1 (ko) 평탄성 박막의 제조방법
US6139699A (en) Sputtering methods for depositing stress tunable tantalum and tantalum nitride films
US5639357A (en) Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
US5175608A (en) Method of and apparatus for sputtering, and integrated circuit device
US5925225A (en) Method of producing smooth titanium nitride films having low resistivity
US4999096A (en) Method of and apparatus for sputtering
US5882399A (en) Method of forming a barrier layer which enables a consistently highly oriented crystalline structure in a metallic interconnect
US4732761A (en) Thin film forming apparatus and method
US11718908B2 (en) DC magnetron sputtering
JPS63152146A (ja) 層形成物質の付着および平坦化方法ならびにその装置
KR100243785B1 (ko) 스텝된 반도체 웨이퍼 위에 알루미늄층을 형성시키기위한 다단계 스퍼터링 방법
JP3190610B2 (ja) 実質的に平坦な膜を形成する方法
JP2641725B2 (ja) 基板バイアス方式のスパッタリング方法及びその装置
JPS6187868A (ja) 薄膜形成方法および装置
CN116065140A (zh) 薄膜沉积方法
JPH04225224A (ja) 突起状部分を有する半導体ウエハ上にアルミニウム層を形成する多段階スパッタリング法
JPH07113172A (ja) 薄膜加工用コリメーター、薄膜加工装置、薄膜加工方法並びに半導体装置の配線形成方法
JPH0237092B2 (ko)
JP3507108B2 (ja) バイアススパッタリング法による堆積膜形成方法
JPH08222555A (ja) 絶縁膜製造装置および製造方法
JPH02172226A (ja) シリコン酸化膜の形成方法及び形成装置
JPH03265123A (ja) 結晶質半導体膜の形成方法
JPH0959765A (ja) テフロン薄膜作製方法及び薄膜作製装置
Felmetsger Enhancement of Preferred Crystal Orientation in Electrode and AlN Thin Films Using Predeposition RF Plasma Etch
JPH08306692A (ja) Ａｌ基合金金属配線薄膜およびその製造方法およびその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 19960805

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 19970812

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 19970812

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000