JP3514408B2 - 透明導電膜をスパッタ形成する方法 - Google Patents
透明導電膜をスパッタ形成する方法Info
- Publication number
- JP3514408B2 JP3514408B2 JP24239896A JP24239896A JP3514408B2 JP 3514408 B2 JP3514408 B2 JP 3514408B2 JP 24239896 A JP24239896 A JP 24239896A JP 24239896 A JP24239896 A JP 24239896A JP 3514408 B2 JP3514408 B2 JP 3514408B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- transparent conductive
- conductive film
- layer
- self
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/56—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks
- C23C14/562—Apparatus specially adapted for continuous coating; Arrangements for maintaining the vacuum, e.g. vacuum locks for coating elongated substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F71/00—Manufacture or treatment of devices covered by this subclass
- H10F71/138—Manufacture of transparent electrodes, e.g. transparent conductive oxides [TCO] or indium tin oxide [ITO] electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Physical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【発明の詳細な説明】
【０００１】
【産素上の利用分野】本発明は、透明導電膜をスパッタ
形成する装置および方法に係る。より詳細には、透明導
電膜をスパッタ形成する際に、半導体接合層の破壊（シ
ョート）が防止でき、かつ、半導体接合層に対するプラ
ズマダメージが小さい、透明導電膜をスパッタ形成する
装置および方法に関する。
形成する装置および方法に係る。より詳細には、透明導
電膜をスパッタ形成する際に、半導体接合層の破壊（シ
ョート）が防止でき、かつ、半導体接合層に対するプラ
ズマダメージが小さい、透明導電膜をスパッタ形成する
装置および方法に関する。
【０００２】
【従来の技術】従来の光起電力素子は、例えば、導電性
基板の上に反射層を介して半導体接合層を設けた後、該
半導体接合層の上に透明導電膜を設けた構成を有する。
基板の上に反射層を介して半導体接合層を設けた後、該
半導体接合層の上に透明導電膜を設けた構成を有する。
【０００３】上記透明導電膜は、蒸着法やＤＣマグネト
ロンスパッタ法などで形成される場合が多い。しかし、
蒸着法は一般的に透明導電膜の堆積速度が遅いため、大
量生産には不向きである。それに対して、ＤＣマグネト
ロンスパッタ法は大きな堆積速度が得られやすいため、
多用されている。
ロンスパッタ法などで形成される場合が多い。しかし、
蒸着法は一般的に透明導電膜の堆積速度が遅いため、大
量生産には不向きである。それに対して、ＤＣマグネト
ロンスパッタ法は大きな堆積速度が得られやすいため、
多用されている。
【０００４】図１は、長尺状の導電性基板に、透明導電
膜を堆積するＤＣマグネトロンスパッタ装置の一例であ
る。図１では、反射層を介して半導体接合層が設けてあ
る導電性基板１０１は、Roll to Roll方式により真空チ
ャンバー１０４の中を移動する。このとき、導電性基板
１０１は真空チャンバー１０４と同じアース電位であ
り、アノード電極を兼ねている。また、導電性基板１０
１の最表面に位置する半導体接合層は、透明導電膜を堆
積する面をカソード電極１０６に向けている。
膜を堆積するＤＣマグネトロンスパッタ装置の一例であ
る。図１では、反射層を介して半導体接合層が設けてあ
る導電性基板１０１は、Roll to Roll方式により真空チ
ャンバー１０４の中を移動する。このとき、導電性基板
１０１は真空チャンバー１０４と同じアース電位であ
り、アノード電極を兼ねている。また、導電性基板１０
１の最表面に位置する半導体接合層は、透明導電膜を堆
積する面をカソード電極１０６に向けている。
【０００５】半導体接合層上の透明導電膜は、カソー
ド、アノード電極間に所定の直流電圧を印加し、カソー
ド電極上に搭載された透明導電膜を形成するためのター
ゲット材料をスパッタすることにより形成される。
ド、アノード電極間に所定の直流電圧を印加し、カソー
ド電極上に搭載された透明導電膜を形成するためのター
ゲット材料をスパッタすることにより形成される。
【０００６】しかしながら、上述した透明導電膜をスパ
ッタ形成する装置を用い、導電性基板上に透明導電膜を
堆積する場合、アノード電極を兼ねている導電性基板に
は、その表面に位置する半導体接合層から導電性基板に
向かって、ＤＣ電源の出力に応じた直流電流が流れてし
まう。その際、半導体接合層の電気的に弱い部分に電流
が集中して流れ、その部分に破壊（ショート）が生ず
る。その結果、光起電力素子の機能を果たさなくなると
いう問題点があった。
ッタ形成する装置を用い、導電性基板上に透明導電膜を
堆積する場合、アノード電極を兼ねている導電性基板に
は、その表面に位置する半導体接合層から導電性基板に
向かって、ＤＣ電源の出力に応じた直流電流が流れてし
まう。その際、半導体接合層の電気的に弱い部分に電流
が集中して流れ、その部分に破壊（ショート）が生ず
る。その結果、光起電力素子の機能を果たさなくなると
いう問題点があった。
【０００７】また、長尺状の導電性基板のセルフバイア
ス電圧Ｖselfがマイナス側に大きくなり過ぎると、Ａｒ
等の陽イオンによる半導体接合層へのプラズマダメージ
が大きくなり、光起電力素子は機能を果たさなくなると
いう問題点があった。
ス電圧Ｖselfがマイナス側に大きくなり過ぎると、Ａｒ
等の陽イオンによる半導体接合層へのプラズマダメージ
が大きくなり、光起電力素子は機能を果たさなくなると
いう問題点があった。
【０００８】
【発明が解決しようとする課題】本発明は、透明導電膜
をスパッタ形成する際に、半導体接合層の破壊（ショー
ト）が防止でき、かつ、半導体接合層に対するプラズマ
ダメージが小さな、透明導電膜をスパッタ形成する方法
を提供することを目的とする。
をスパッタ形成する際に、半導体接合層の破壊（ショー
ト）が防止でき、かつ、半導体接合層に対するプラズマ
ダメージが小さな、透明導電膜をスパッタ形成する方法
を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明者は、上記課題を
解決するために鋭意研究開発を重ねた結果、次のような
方法が最良であることを見いだした。すなわち、 （１）本発明に係る透明導電膜をスパッタ形成する方法
は、導電性基板の上に反射層を介して半導体接合層を設
けた後、該半導体接合層の上に透明導電膜をスパッタ形
成するとき、前記導電性基板を電気的に絶縁（フローテ
ィング）し、かつ、前記導電性基板のセルフバイアス電
圧Ｖ self を−５０Ｖ≦Ｖ self ＜０Ｖとしたため、半導体
接合層の破壊（ショート）が回避でき、かつ、Ａｒ等の
陽イオンによる半導体接合層へのプラズマダメージの少
ない、透明導電膜をスパッタ形成する方法が得られる。
解決するために鋭意研究開発を重ねた結果、次のような
方法が最良であることを見いだした。すなわち、 （１）本発明に係る透明導電膜をスパッタ形成する方法
は、導電性基板の上に反射層を介して半導体接合層を設
けた後、該半導体接合層の上に透明導電膜をスパッタ形
成するとき、前記導電性基板を電気的に絶縁（フローテ
ィング）し、かつ、前記導電性基板のセルフバイアス電
圧Ｖ self を−５０Ｖ≦Ｖ self ＜０Ｖとしたため、半導体
接合層の破壊（ショート）が回避でき、かつ、Ａｒ等の
陽イオンによる半導体接合層へのプラズマダメージの少
ない、透明導電膜をスパッタ形成する方法が得られる。
【００１０】（２）本発明に係る透明導電膜をスパッタ
形成する方法は、前記導電性基板のセルフバイアス電圧
Ｖ self を好ましくは−３０Ｖ≦Ｖ self ＜０Ｖ、より好ま
しくは−２０Ｖ≦Ｖ self ＜０Ｖとしたことで半導体接合
層の破壊（ショート）が回避でき、かつ、Ａｒ等の陽イ
オンによる半導体接合層へのプラズマダメージの少な
い、透明導電膜をスパッタ形成する方法が得られる。
形成する方法は、前記導電性基板のセルフバイアス電圧
Ｖ self を好ましくは−３０Ｖ≦Ｖ self ＜０Ｖ、より好ま
しくは−２０Ｖ≦Ｖ self ＜０Ｖとしたことで半導体接合
層の破壊（ショート）が回避でき、かつ、Ａｒ等の陽イ
オンによる半導体接合層へのプラズマダメージの少な
い、透明導電膜をスパッタ形成する方法が得られる。
【００１１】上記（１）及び（２）の作用により、開放
電圧が高くかつ光電変換効率も優れた光起電力素子を、
安定して作製することが可能となる。
電圧が高くかつ光電変換効率も優れた光起電力素子を、
安定して作製することが可能となる。
【００１２】
（透明導電膜をスパッタ形成する装置）図１は、本発明
に係る透明導電膜をスパッタ形成する装置の一例を示す
概略構成図である。図１の装置は、円筒形の回転ターゲ
ットを用い、Roll to Roll方式で長尺状の基体を移動さ
せながら、ＤＣマグネトロンスパッタ法により、基体上
に透明導電膜を堆積する。
に係る透明導電膜をスパッタ形成する装置の一例を示す
概略構成図である。図１の装置は、円筒形の回転ターゲ
ットを用い、Roll to Roll方式で長尺状の基体を移動さ
せながら、ＤＣマグネトロンスパッタ法により、基体上
に透明導電膜を堆積する。
【００１３】図１において、１０１は基体、１０２は基
体送り出しロール、１０３は基体巻き取りロール、１０
４は真空室、１０５はターゲット、１０６はカソード電
極、１０７はマグネット、１０８は直流電源、１０９は
電圧計、１１０はヒータ、１１１はセンサーである。
体送り出しロール、１０３は基体巻き取りロール、１０
４は真空室、１０５はターゲット、１０６はカソード電
極、１０７はマグネット、１０８は直流電源、１０９は
電圧計、１１０はヒータ、１１１はセンサーである。
【００１４】真空室１０４は、基板送り出し室１２１、
成膜室１２２、基板巻き取り室１２３から構成され、各
室内はそれぞれ不図示の真空ポンプで排気される。
成膜室１２２、基板巻き取り室１２３から構成され、各
室内はそれぞれ不図示の真空ポンプで排気される。
【００１５】基体１０１は、導電性基板１３１の上に反
射層１３２を介して半導体接合層１３３を設けたもので
あり、その詳細な構成は図３に示した。
射層１３２を介して半導体接合層１３３を設けたもので
あり、その詳細な構成は図３に示した。
【００１６】導電性基板１３１（図３の３０１）として
は、厚さ０．２ｍｍ、幅３６０ｍｍ、長さ３００ｍのス
テンレス板（ＳＵＳ４３０）の表面をＢＡ処理したもの
を用いた。導電性基板１３１には、ステンレス板の他
に、亜鉛鋼板、アルミニウム板、めっき鋼板等も使用で
きる。
は、厚さ０．２ｍｍ、幅３６０ｍｍ、長さ３００ｍのス
テンレス板（ＳＵＳ４３０）の表面をＢＡ処理したもの
を用いた。導電性基板１３１には、ステンレス板の他
に、亜鉛鋼板、アルミニウム板、めっき鋼板等も使用で
きる。
【００１７】反射層１３２としては、導電性基板１３１
（図３の３０１）側から、アルミニウム層３０２、酸化
亜鉛層３０３からなる２層をＤＣマグネトロンスパッタ
法により堆積したものを用いた。
（図３の３０１）側から、アルミニウム層３０２、酸化
亜鉛層３０３からなる２層をＤＣマグネトロンスパッタ
法により堆積したものを用いた。
【００１８】半導体接合層１３３は、ｎｉｐ接合を３つ
重ねた構造からなる。すなわち、ｎ型ａ−Ｓｉ層３０
４、ｉ型ａ−ＳｉＧｅ層３０５及びｐ型ａ−Ｓｉ層３０
６からなるボトムセル、ｎ型ａ−Ｓｉ層３０７、ｉ型ａ
−ＳｉＧｅ層３０８及びｐ型ａ−Ｓｉ層３０９からなる
ミドルセル、並びに、ｎ型ａ−Ｓｉ層３１０、ｉ型ａ−
Ｓｉ層３１１及びｐ型ａ−Ｓｉ層３１２からなるトップ
セルである。
重ねた構造からなる。すなわち、ｎ型ａ−Ｓｉ層３０
４、ｉ型ａ−ＳｉＧｅ層３０５及びｐ型ａ−Ｓｉ層３０
６からなるボトムセル、ｎ型ａ−Ｓｉ層３０７、ｉ型ａ
−ＳｉＧｅ層３０８及びｐ型ａ−Ｓｉ層３０９からなる
ミドルセル、並びに、ｎ型ａ−Ｓｉ層３１０、ｉ型ａ−
Ｓｉ層３１１及びｐ型ａ−Ｓｉ層３１２からなるトップ
セルである。
【００１９】これらの半導体層は非晶質および微結晶に
制限されるものではない。また、ｎｉｐ接合を重ねる回
数は１以上であれば良い。さらに、半導体接合層１３３
はｎｉｐ接合に限定されるものではない、ｐｉｎ接合で
も構わない。
制限されるものではない。また、ｎｉｐ接合を重ねる回
数は１以上であれば良い。さらに、半導体接合層１３３
はｎｉｐ接合に限定されるものではない、ｐｉｎ接合で
も構わない。
【００２０】上記のように構成された基体１０１は、導
電性基板１３１が基体送り出しロール１０２に接触する
ように巻かれ、不図示の搬送手段によって図１のように
基体巻き取りロール１０３に巻き取られる。
電性基板１３１が基体送り出しロール１０２に接触する
ように巻かれ、不図示の搬送手段によって図１のように
基体巻き取りロール１０３に巻き取られる。
【００２１】導電性基板１３１と接触する各ロール１０
２、１０２’、１０３、１０３’の表面に、両面テープ
でポリイミドフィルムを貼り、導電性基板を電気的に絶
縁（フローティング）する手段とした。この手段によ
り、導電性基板１３１を真空室１０４等のアース電位に
対して電気的に絶縁（フローティング）した。電気的絶
縁手段としてはこの他に、テフロン等の樹脂を塗布して
も良い。また、紙等からなる絶縁物質を貼りつけても良
い。各ロール表面にテフロン等の樹脂を含浸させても良
い。更には、各ロール表面を絶縁物質で覆うのではな
く、各ロールの回転軸の軸受けにテフロン、デルリン等
の樹脂を用いても良い。これらの手段をいくつか組み合
わせても構わない。
２、１０２’、１０３、１０３’の表面に、両面テープ
でポリイミドフィルムを貼り、導電性基板を電気的に絶
縁（フローティング）する手段とした。この手段によ
り、導電性基板１３１を真空室１０４等のアース電位に
対して電気的に絶縁（フローティング）した。電気的絶
縁手段としてはこの他に、テフロン等の樹脂を塗布して
も良い。また、紙等からなる絶縁物質を貼りつけても良
い。各ロール表面にテフロン等の樹脂を含浸させても良
い。更には、各ロール表面を絶縁物質で覆うのではな
く、各ロールの回転軸の軸受けにテフロン、デルリン等
の樹脂を用いても良い。これらの手段をいくつか組み合
わせても構わない。
【００２２】カソード電極１０６は、外径２０ｃｍ、内
径１８ｃｍ、長さ５０ｃｍのステンレス製のチューブで
ある。このカソード電極１０６の外周には、インジウム
と錫からなる合金のターゲット（インジウム：錫＝９
５：５［ｗｔ％］）１０５をボンディングした。ターゲ
ット１０５とカソード電極１０６は、図１の紙面に向か
って時計回りに３ｒｐｍの速度で回転させた。ターゲッ
ト１０５と基体１０１との距離は、５０ｍｍとした。直
流電源１０８は、真空室１０４がアノードとなるように
接続し、カソード電極１０６と真空室１０４との間に電
圧を印加した。
径１８ｃｍ、長さ５０ｃｍのステンレス製のチューブで
ある。このカソード電極１０６の外周には、インジウム
と錫からなる合金のターゲット（インジウム：錫＝９
５：５［ｗｔ％］）１０５をボンディングした。ターゲ
ット１０５とカソード電極１０６は、図１の紙面に向か
って時計回りに３ｒｐｍの速度で回転させた。ターゲッ
ト１０５と基体１０１との距離は、５０ｍｍとした。直
流電源１０８は、真空室１０４がアノードとなるように
接続し、カソード電極１０６と真空室１０４との間に電
圧を印加した。
【００２３】また、電圧計１０９を用いて、透明導電膜
を堆積中の導電性基板１３１と真空室１０４との間に生
じるセルフバイアス電圧Ｖselfを測定した。セルフバイ
アス電圧Ｖselfは、スパッタ条件（印加直流電力、成膜
圧力、基体とターゲット間の距離、磁場強度など）を適
宜選択して調節した。特に、Ａｒ等の陽イオンによる半
導体接合層へのプラズマダメージを軽減するためには、
セルフバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０Ｖ、
好ましくは−３０Ｖ≦Ｖself＜０Ｖ、より好ましくは−
２０Ｖ≦Ｖself＜０Ｖ、となるようにスパッタ条件を選
ぶとよい。したがって、本発明に係る、前記導電性基板
のセルフバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０Ｖ
とする手段とは、上述したスパッタ条件を制御する各機
構を指す。
を堆積中の導電性基板１３１と真空室１０４との間に生
じるセルフバイアス電圧Ｖselfを測定した。セルフバイ
アス電圧Ｖselfは、スパッタ条件（印加直流電力、成膜
圧力、基体とターゲット間の距離、磁場強度など）を適
宜選択して調節した。特に、Ａｒ等の陽イオンによる半
導体接合層へのプラズマダメージを軽減するためには、
セルフバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０Ｖ、
好ましくは−３０Ｖ≦Ｖself＜０Ｖ、より好ましくは−
２０Ｖ≦Ｖself＜０Ｖ、となるようにスパッタ条件を選
ぶとよい。したがって、本発明に係る、前記導電性基板
のセルフバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０Ｖ
とする手段とは、上述したスパッタ条件を制御する各機
構を指す。
【００２４】ヒータ１１０としてはシースヒータを用
い、基体１０１直上の点Ａに設置した熱電対の指示値が
一定となるように制御した。
い、基体１０１直上の点Ａに設置した熱電対の指示値が
一定となるように制御した。
【００２５】センサー１１１は、プラズマの発光強度を
観察する手段であり、発光強度中のインジウムの発光強
度が一定となるように反応性ガスである酸素（Ｏ2）の
導入流量を制御するために用いた。
観察する手段であり、発光強度中のインジウムの発光強
度が一定となるように反応性ガスである酸素（Ｏ2）の
導入流量を制御するために用いた。
【００２６】図２は、本発明に係る透明導電膜をスパッ
タ形成する装置の他の一例を示す概略構成図である。図
２の装置は、平板形の固定ターゲットを用い、Roll to
Roll方式で長尺状の基体を移動させながら、ＤＣマグネ
トロンスパッタ法により、基体上に透明導電膜を堆積す
る。
タ形成する装置の他の一例を示す概略構成図である。図
２の装置は、平板形の固定ターゲットを用い、Roll to
Roll方式で長尺状の基体を移動させながら、ＤＣマグネ
トロンスパッタ法により、基体上に透明導電膜を堆積す
る。
【００２７】図２において、２０１は基体、２０２は基
体送り出しロール、２０３は基体巻き取りロール、２０
４は真空室、２０５はターゲット、２０６はカソード電
極、２０７はマグネット、２０８は直流電源、２０９は
電圧計、２１０はヒータである。
体送り出しロール、２０３は基体巻き取りロール、２０
４は真空室、２０５はターゲット、２０６はカソード電
極、２０７はマグネット、２０８は直流電源、２０９は
電圧計、２１０はヒータである。
【００２８】真空室２０４は、基板送り出し室２２１、
成膜室２２２、基板巻き取り室２２３から構成され、各
室内はそれぞれ不図示の真空ポンプで排気される。
成膜室２２２、基板巻き取り室２２３から構成され、各
室内はそれぞれ不図示の真空ポンプで排気される。
【００２９】（透明導電膜をスパッタ形成する方法）以
下では、上述した構成の装置（図１）を用いて透明導電
膜を形成する方法を、作製手順にしたがって説明する。
下では、上述した構成の装置（図１）を用いて透明導電
膜を形成する方法を、作製手順にしたがって説明する。
【００３０】まず、基体送り出しロール１０２に巻き付
けられた基体１０１を基体送り出し室１２１に装着し、
図１のようにロール１０２’、ロール１０３’を介して
基体巻き取りロール１０３に巻き付けた。各ロールに対
しては、上述した導電性基板を電気的に絶縁（フローテ
ィング）する手段を施した。電気的絶縁（フローティン
グ）は、電圧計１０９を取り外し、基体１０１と真空室
１０４との間の電気抵抗を測定することにより確認し
た。この時の抵抗値は、高ければ高いほど流れる電流を
少なくすることができるため好ましいが、３００ｋΩ以
上あれば良く、好ましくは６００ｋΩ以上、更に好まし
くは８００ｋΩ以上あれば良い。
けられた基体１０１を基体送り出し室１２１に装着し、
図１のようにロール１０２’、ロール１０３’を介して
基体巻き取りロール１０３に巻き付けた。各ロールに対
しては、上述した導電性基板を電気的に絶縁（フローテ
ィング）する手段を施した。電気的絶縁（フローティン
グ）は、電圧計１０９を取り外し、基体１０１と真空室
１０４との間の電気抵抗を測定することにより確認し
た。この時の抵抗値は、高ければ高いほど流れる電流を
少なくすることができるため好ましいが、３００ｋΩ以
上あれば良く、好ましくは６００ｋΩ以上、更に好まし
くは８００ｋΩ以上あれば良い。
【００３１】次に、不図示の真空ポンプを用いて、真空
室１０４内を適当な真空度まで減圧した後、成膜室１２
２の中に例えばアルゴンガスを導入した。また、基体１
０１を、ヒータ１１０で所定の温度に加熱しながら、所
望の膜厚の透明導電膜が形成される基体搬送速度で移動
させた。
室１０４内を適当な真空度まで減圧した後、成膜室１２
２の中に例えばアルゴンガスを導入した。また、基体１
０１を、ヒータ１１０で所定の温度に加熱しながら、所
望の膜厚の透明導電膜が形成される基体搬送速度で移動
させた。
【００３２】その後、直流電源１０８により印加電力、
並びに、アルゴン流量又は／及び排気バルブの開度によ
り成膜圧力を調整することにより、所望のセルフバイア
ス電圧Ｖselfを維持しながら、基体１０１の表面すなわ
ち半導体接合層１３３の上に、透明導電膜を形成した。
また、透明導電膜を形成する際は、プラズマ中のインジ
ウムの発光強度が一定になるように制御して、適当量の
酸素を導入した。
並びに、アルゴン流量又は／及び排気バルブの開度によ
り成膜圧力を調整することにより、所望のセルフバイア
ス電圧Ｖselfを維持しながら、基体１０１の表面すなわ
ち半導体接合層１３３の上に、透明導電膜を形成した。
また、透明導電膜を形成する際は、プラズマ中のインジ
ウムの発光強度が一定になるように制御して、適当量の
酸素を導入した。
【００３３】
【実施例】以下、実施例に基づき本発明を詳細に説明す
るが、本発明はこれらの実施例に限定されるものではな
い。
るが、本発明はこれらの実施例に限定されるものではな
い。
【００３４】（実施例１）本例では、図１に示した装置
を用い、セルフバイアス電圧Ｖselfを−７０Ｖ≦Ｖself
≦＋１０Ｖの範囲で変化させて透明導電膜を形成し、光
起電力素子を作製した。
を用い、セルフバイアス電圧Ｖselfを−７０Ｖ≦Ｖself
≦＋１０Ｖの範囲で変化させて透明導電膜を形成し、光
起電力素子を作製した。
【００３５】基体１０１としては、導電性基板１３１の
上に反射層１３２を介して半導体接合層（図３に示した
トリプルセル型）１３３を設けたものを用いた。
上に反射層１３２を介して半導体接合層（図３に示した
トリプルセル型）１３３を設けたものを用いた。
【００３６】以下では、透明導電膜を形成する方法を、
作製手順にしたがって説明する。
作製手順にしたがって説明する。
【００３７】（１）基体送り出しロール１０２に巻き付
けられた基体１０１を基体送り出し室１２１に装着し、
図１のようにロール１０２’、ロール１０３’を介して
基体巻き取りロール１０３に巻き付けた。
けられた基体１０１を基体送り出し室１２１に装着し、
図１のようにロール１０２’、ロール１０３’を介して
基体巻き取りロール１０３に巻き付けた。
【００３８】導電性基板を電気的に絶縁（フローティン
グ）する手段として、導電性基板１３１と接触する各ロ
ール１０２、１０２’、１０３、１０３’の表面に、両
面テープでポリイミドフィルムを貼った。
グ）する手段として、導電性基板１３１と接触する各ロ
ール１０２、１０２’、１０３、１０３’の表面に、両
面テープでポリイミドフィルムを貼った。
【００３９】（２）電圧計１０９を取り外し、導電性基
板１３１と真空室１０４との間の電気抵抗をテスターで
測定した。その抵抗値はＭΩ台を示し、確かに基体１０
１が電気的に絶縁（フローティング）されていることを
確認した。
板１３１と真空室１０４との間の電気抵抗をテスターで
測定した。その抵抗値はＭΩ台を示し、確かに基体１０
１が電気的に絶縁（フローティング）されていることを
確認した。
【００４０】（３）不図示の真空ポンプを用いて、真空
室１０４内の真空度が１０-5Ｔｏｒｒ台になるまで排気
した後、成膜室１２２の中にアルゴンガスを導入した。
室１０４内の真空度が１０-5Ｔｏｒｒ台になるまで排気
した後、成膜室１２２の中にアルゴンガスを導入した。
【００４１】（４）ヒータ１１０は、熱電対の指示値が
２００℃になるように出力制御した。ヒータ１１０をつ
けてから１時間後に基体１０１の搬送を開始した。この
時の基体搬送速度は、膜厚が概ね７０ｎｍとなるように
調整した。
２００℃になるように出力制御した。ヒータ１１０をつ
けてから１時間後に基体１０１の搬送を開始した。この
時の基体搬送速度は、膜厚が概ね７０ｎｍとなるように
調整した。
【００４２】（５）直流電源１０８により印加電力、並
びに、アルゴン流量又は／及び排気バルブの開度により
成膜圧力を調整することにより、セルフバイアス電圧Ｖ
selfを、−７０Ｖ≦Ｖself＜０Ｖの範囲で変化させて、
基体１０１の表面すなわち半導体接合層１３３の上に、
透明導電膜を形成した。
びに、アルゴン流量又は／及び排気バルブの開度により
成膜圧力を調整することにより、セルフバイアス電圧Ｖ
selfを、−７０Ｖ≦Ｖself＜０Ｖの範囲で変化させて、
基体１０１の表面すなわち半導体接合層１３３の上に、
透明導電膜を形成した。
【００４３】また、成膜中にフローティングを短絡さ
せ、Ｖself＝０Ｖでの成膜を行った。更には直流電源を
用いて、セルフバイアス電圧Ｖselfを、０Ｖ＜Ｖself≦
＋１０Ｖの範囲で印加しながらの成膜も行った。
せ、Ｖself＝０Ｖでの成膜を行った。更には直流電源を
用いて、セルフバイアス電圧Ｖselfを、０Ｖ＜Ｖself≦
＋１０Ｖの範囲で印加しながらの成膜も行った。
【００４４】透明導電膜を形成する際は、プラズマ中の
インジウムの発光強度が一定になるように制御して、酸
素を導入した。
インジウムの発光強度が一定になるように制御して、酸
素を導入した。
【００４５】上記工程（１）〜（５）により、層構成
が、導電性基板／反射層／半導体接合層／透明導電膜か
らなる光起電力素子の作製を終えた。
が、導電性基板／反射層／半導体接合層／透明導電膜か
らなる光起電力素子の作製を終えた。
【００４６】図４は、セルフバイアス電圧Ｖselfを変え
て透明導電膜を形成した各光起電力素子から、２０ｍお
きに３０ｃｍ巾で切り出した試料を作製し、この試料を
２００ｌｕｘの蛍光灯下に配置して、開放電圧を測定し
た結果である。
て透明導電膜を形成した各光起電力素子から、２０ｍお
きに３０ｃｍ巾で切り出した試料を作製し、この試料を
２００ｌｕｘの蛍光灯下に配置して、開放電圧を測定し
た結果である。
【００４７】図５は、開放電圧の測定に用いた試料の透
明導電膜上に、銀ペーストをスクリーン印刷して集電電
極を形成した後、ＡＭ１．５（１００ｍＷ／ｃｍ2）の
光照射下に配置し、光電変換効率を測定した結果であ
る。
明導電膜上に、銀ペーストをスクリーン印刷して集電電
極を形成した後、ＡＭ１．５（１００ｍＷ／ｃｍ2）の
光照射下に配置し、光電変換効率を測定した結果であ
る。
【００４８】図４及び図５から、セルフバイアス電圧Ｖ
selfが０Ｖ以上の場合は、光起電力素子の機能が著しく
低下することが分かった。これは、アノード電極を兼ね
ている導電性基板には、表面の半導体接合層から導電性
基板側に向かって、ＤＣ電源の出力に応じた直流電流が
流れてしまう。その際、半導体接合層の電気的に弱い部
分に電流が集中して流れ、その部分に破壊（ショート）
を引き起こすためと思われる。
selfが０Ｖ以上の場合は、光起電力素子の機能が著しく
低下することが分かった。これは、アノード電極を兼ね
ている導電性基板には、表面の半導体接合層から導電性
基板側に向かって、ＤＣ電源の出力に応じた直流電流が
流れてしまう。その際、半導体接合層の電気的に弱い部
分に電流が集中して流れ、その部分に破壊（ショート）
を引き起こすためと思われる。
【００４９】また、セルフバイアス電圧Ｖselfがマイナ
ス側に大きくなり過ぎると（−５０Ｖより小さくなる
と）、光起電力素子の機能は低下する。特に、低照度で
の開放電圧の低下が著しい。これは、Ａｒ等の陽イオン
による半導体接合層へのプラズマダメージが大きくなっ
たためと思われる。
ス側に大きくなり過ぎると（−５０Ｖより小さくなる
と）、光起電力素子の機能は低下する。特に、低照度で
の開放電圧の低下が著しい。これは、Ａｒ等の陽イオン
による半導体接合層へのプラズマダメージが大きくなっ
たためと思われる。
【００５０】したがって、半導体接合層において破壊
（ショート）が発生せず、かつ、半導体接合層へのプラ
ズマダメージを抑制するためには、導電性基板を電気的
に絶縁（フローティング）し、かつ、導電性基板のセル
フバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０Ｖの範囲
にすると良いことが分かった。
（ショート）が発生せず、かつ、半導体接合層へのプラ
ズマダメージを抑制するためには、導電性基板を電気的
に絶縁（フローティング）し、かつ、導電性基板のセル
フバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０Ｖの範囲
にすると良いことが分かった。
【００５１】（実施例２）本例では、図２に示した装置
で、ターゲットとして酸化インジウムと酸化錫の酸化物
ターゲット（酸化インジウム：酸化錫＝９０：１０［ｗ
ｔ％］、サイズ＝１０インチ×２０インチ×１／４イン
チ）を用い、透明導電膜を形成した点が実施例１と異な
る。
で、ターゲットとして酸化インジウムと酸化錫の酸化物
ターゲット（酸化インジウム：酸化錫＝９０：１０［ｗ
ｔ％］、サイズ＝１０インチ×２０インチ×１／４イン
チ）を用い、透明導電膜を形成した点が実施例１と異な
る。
【００５２】基体２０１としては、導電性基板２３１の
上に反射層２３２を介して半導体接合層（不図示のシン
グルセル型）２３３を設けたものを用いた。
上に反射層２３２を介して半導体接合層（不図示のシン
グルセル型）２３３を設けたものを用いた。
【００５３】半導体接合層２３３としては、反射層２３
２側から、材料ガスとしてＳｉＨ4、ＰＨ3及びＨ2を用
いてｎ型ａ−Ｓｉ層を、次はＳｉＨ4、ＧｅＨ4及びＨ2
を用いてｉ型ａ−ＳｉＧｅ層を、最後にＳｉＨ4、ＢＦ3
及びＨ2を用いてｐ型μｃ−Ｓｉ層を順次形成したもの
を用いた。
２側から、材料ガスとしてＳｉＨ4、ＰＨ3及びＨ2を用
いてｎ型ａ−Ｓｉ層を、次はＳｉＨ4、ＧｅＨ4及びＨ2
を用いてｉ型ａ−ＳｉＧｅ層を、最後にＳｉＨ4、ＢＦ3
及びＨ2を用いてｐ型μｃ−Ｓｉ層を順次形成したもの
を用いた。
【００５４】以下では、透明導電膜を形成する方法を、
作製手順にしたがって説明する。
作製手順にしたがって説明する。
【００５５】（１）基体送り出しロール２０２に巻き付
けられた基体２０１を基体送り出し室２２１に装着し、
図２のようにロール２０２’、ロール２０３’を介して
基体巻き取りロール２０３に巻き付けた。
けられた基体２０１を基体送り出し室２２１に装着し、
図２のようにロール２０２’、ロール２０３’を介して
基体巻き取りロール２０３に巻き付けた。
【００５６】実施例１と同様に、導電性基板を電気的に
絶縁（フローティング）する手段として、導電性基板２
３１と接触する各ロール２０２、２０２’、２０３、２
０３’の表面に、両面テープでポリイミドフィルムを貼
った。
絶縁（フローティング）する手段として、導電性基板２
３１と接触する各ロール２０２、２０２’、２０３、２
０３’の表面に、両面テープでポリイミドフィルムを貼
った。
【００５７】（２）電圧計２０９を取り外し、導電性基
板２３１と真空室２０４との間の電気抵抗をテスターで
測定した。その抵抗値はＭΩ台を示し、確かに基体２０
１が電気的に絶縁（フローティング）されていることを
確認した。
板２３１と真空室２０４との間の電気抵抗をテスターで
測定した。その抵抗値はＭΩ台を示し、確かに基体２０
１が電気的に絶縁（フローティング）されていることを
確認した。
【００５８】（３）不図示の真空ポンプを用いて、真空
室２０４内の真空度が１０-5Ｔｏｒｒ台になるまで排気
した後、成膜室２２２の中にアルゴンガスを導入した。
室２０４内の真空度が１０-5Ｔｏｒｒ台になるまで排気
した後、成膜室２２２の中にアルゴンガスを導入した。
【００５９】（４）ヒータ２１０は、熱電対の指示値が
２００℃になるように出力制御した。ヒータ２１０をつ
けてから１時間後に基体２０１の搬送を開始した。これ
と同時に酸素を１００ｓｃｃｍ導入した。この時の基体
搬送速度は、毎分５０ｃｍとした。
２００℃になるように出力制御した。ヒータ２１０をつ
けてから１時間後に基体２０１の搬送を開始した。これ
と同時に酸素を１００ｓｃｃｍ導入した。この時の基体
搬送速度は、毎分５０ｃｍとした。
【００６０】（５）直流電源１０８により４ｋＷの電力
を印加し、基体２０１の表面すなわち半導体接合層２３
３の上に、透明導電膜を形成した。透明導電膜堆積中の
電圧計２０９の指示値、すなわちセルフバイアス電圧Ｖ
selfは−２Ｖであった。
を印加し、基体２０１の表面すなわち半導体接合層２３
３の上に、透明導電膜を形成した。透明導電膜堆積中の
電圧計２０９の指示値、すなわちセルフバイアス電圧Ｖ
selfは−２Ｖであった。
【００６１】上記工程（１）〜（５）により、層構成
が、導電性基板／反射層／半導体接合層／透明導電膜か
らなる光起電力素子の作製を終えた。
が、導電性基板／反射層／半導体接合層／透明導電膜か
らなる光起電力素子の作製を終えた。
【００６２】本例で作製した光起電力素子を、２０ｍお
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
０．４５Ｖ±０．０３Ｖであり、良好な値を示すことが
分かった。
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
０．４５Ｖ±０．０３Ｖであり、良好な値を示すことが
分かった。
【００６３】また、本例で作製した光起電力素子を、２
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は７．２±０．２％であり、優れた特性が得ら
れた。
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は７．２±０．２％であり、優れた特性が得ら
れた。
【００６４】（比較例１）本例では、透明導電膜を形成
する際に、導電性基板２０１を真空室２０４と電気的に
導通させた点が実施例２と異なる。すなわち、導電性基
板２０１と、基板送り出しロール２０２、ロール２０
２’、基板巻き取りロール２０３、ロール２０３’とが
電気的につながっている状態とした。
する際に、導電性基板２０１を真空室２０４と電気的に
導通させた点が実施例２と異なる。すなわち、導電性基
板２０１と、基板送り出しロール２０２、ロール２０
２’、基板巻き取りロール２０３、ロール２０３’とが
電気的につながっている状態とした。
【００６５】本例で作製した光起電力素子を、２０ｍお
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
０．０３Ｖ以下と低い値であった。
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
０．０３Ｖ以下と低い値であった。
【００６６】また、本例で作製した光起電力素子を、２
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は最高でも２．５％であった。
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は最高でも２．５％であった。
【００６７】さらに、この光起電力素子の集電電極を陽
極とし、導電性基板２０１を負極にして直流電流を２０
ｍＡ流した時の光起電力素子表面をＩＲカメラで観察し
た。その結果、光起電力素子の全面に電流のパスが発生
しているのが確認された。この状態は、次の理由により
生じたと考えられる。
極とし、導電性基板２０１を負極にして直流電流を２０
ｍＡ流した時の光起電力素子表面をＩＲカメラで観察し
た。その結果、光起電力素子の全面に電流のパスが発生
しているのが確認された。この状態は、次の理由により
生じたと考えられる。
【００６８】透明導電膜を形成する際、導電性基板２０
１が真空室２０４と電気的につながっているため、導電
性基板２０１はアノード電極の役割を果した。その結
果、表面の半導体接合層から導電性基板側に向かって、
ＤＣ電源の出力に応じた直流電流が流れた。そのため、
半導体接合層の電気的に弱い部分に電流が集中して流
れ、その部分に破壊（ショート）が発生した。
１が真空室２０４と電気的につながっているため、導電
性基板２０１はアノード電極の役割を果した。その結
果、表面の半導体接合層から導電性基板側に向かって、
ＤＣ電源の出力に応じた直流電流が流れた。そのため、
半導体接合層の電気的に弱い部分に電流が集中して流
れ、その部分に破壊（ショート）が発生した。
【００６９】（比較例２）本例では、透明導電膜堆積中
の電圧計２０９の指示値、すなわちセルフバイアス電圧
Ｖselfを−７０Ｖとした点が実施例２と異なる。Ｖself
＝−７０Ｖとするため、実施例２の工程（３）〜（５）
を以下のように変更した。
の電圧計２０９の指示値、すなわちセルフバイアス電圧
Ｖselfを−７０Ｖとした点が実施例２と異なる。Ｖself
＝−７０Ｖとするため、実施例２の工程（３）〜（５）
を以下のように変更した。
【００７０】（３）’不図示の真空ポンプを用いて、真
空室２０４内の真空度が１０-5Ｔｏｒｒ台になるまで排
気した後、成膜室２２２の中にアルゴンガスを２００ｓ
ｃｃｍ導入し、真空度を１．５ｍＴｏｒｒとした。
空室２０４内の真空度が１０-5Ｔｏｒｒ台になるまで排
気した後、成膜室２２２の中にアルゴンガスを２００ｓ
ｃｃｍ導入し、真空度を１．５ｍＴｏｒｒとした。
【００７１】（４）’ヒータ２１０は、熱電対の指示値
が２００℃になるように出力制御した。ヒータ２１０を
つけてから１時間後に基体２０１の搬送を開始した。こ
れと同時に酸素を３０ｓｃｃｍ導入した。この時の基体
搬送速度は、毎分６５ｃｍとした。
が２００℃になるように出力制御した。ヒータ２１０を
つけてから１時間後に基体２０１の搬送を開始した。こ
れと同時に酸素を３０ｓｃｃｍ導入した。この時の基体
搬送速度は、毎分６５ｃｍとした。
【００７２】（５）’直流電源２０８により４ｋＷの電
力を印加し、基体２０１の表面すなわち半導体接合層２
３３の上に、透明導電膜を形成した。透明導電膜堆積中
の電圧計２０９の指示値、すなわちセルフバイアス電圧
Ｖselfは−７０Ｖであった。
力を印加し、基体２０１の表面すなわち半導体接合層２
３３の上に、透明導電膜を形成した。透明導電膜堆積中
の電圧計２０９の指示値、すなわちセルフバイアス電圧
Ｖselfは−７０Ｖであった。
【００７３】本例で作製した光起電力素子を、２０ｍお
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、８０％のサン
プルの開放電圧が０．０５Ｖ以下と低い値であった。
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、８０％のサン
プルの開放電圧が０．０５Ｖ以下と低い値であった。
【００７４】また、本例で作製した光起電力素子を、２
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、前述
８０％のサンプルの光電変換効率は最高でも４．２％で
あった。
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、前述
８０％のサンプルの光電変換効率は最高でも４．２％で
あった。
【００７５】さらに、この光起電力素子の集電電極を陽
極とし、導電性基板２０１を負極にして直流電流を２０
ｍＡ流した時の光起電力素子表面をＩＲカメラで観察し
た。その結果、光起電力表面のところどころに直径約３
ｍｍ前後のボール状の電流のパスが発生しているのが確
認された。この状態は、透明導電膜を形成する際、半導
体接合層がＡｒ等の陽イオンによってプラズマダメージ
を受け、破壊（ショート）が引き起こされたためと考え
られる。
極とし、導電性基板２０１を負極にして直流電流を２０
ｍＡ流した時の光起電力素子表面をＩＲカメラで観察し
た。その結果、光起電力表面のところどころに直径約３
ｍｍ前後のボール状の電流のパスが発生しているのが確
認された。この状態は、透明導電膜を形成する際、半導
体接合層がＡｒ等の陽イオンによってプラズマダメージ
を受け、破壊（ショート）が引き起こされたためと考え
られる。
【００７６】（実施例３）本例では、図１に示した装置
で透明導電膜を作製するとき、透明導電膜堆積中の電圧
計１０９の指示値、すなわちセルフバイアス電圧Ｖself
を−５Ｖとした点が実施例１と異なる。Ｖself＝−５Ｖ
とするため、実施例１の工程（３）〜（５）を以下のよ
うに変更した。
で透明導電膜を作製するとき、透明導電膜堆積中の電圧
計１０９の指示値、すなわちセルフバイアス電圧Ｖself
を−５Ｖとした点が実施例１と異なる。Ｖself＝−５Ｖ
とするため、実施例１の工程（３）〜（５）を以下のよ
うに変更した。
【００７７】（３）”不図示の真空ポンプを用いて、真
空室１０４内の真空度が１０-5Ｔｏｒｒ台になるまで排
気した後、成膜室１２２の中にアルゴンガスを１２００
ｓｃｃｍ導入し、真空度を２１ｍＴｏｒｒとした。
空室１０４内の真空度が１０-5Ｔｏｒｒ台になるまで排
気した後、成膜室１２２の中にアルゴンガスを１２００
ｓｃｃｍ導入し、真空度を２１ｍＴｏｒｒとした。
【００７８】（４）”ヒータ１１０は、熱電対の指示値
が２００℃になるように出力制御した。ヒータ１１０を
つけてから１時間後に基体１０１の搬送を開始した。こ
の時の基体搬送速度は、毎分７７ｃｍとした。
が２００℃になるように出力制御した。ヒータ１１０を
つけてから１時間後に基体１０１の搬送を開始した。こ
の時の基体搬送速度は、毎分７７ｃｍとした。
【００７９】（５）”直流電源１０８により２．５ｋＷ
の電力を印加し、Ｉｎの発光強度が一定となる様Ｏ2を
導入し、基体１０１の表面すなわち半導体接合層１３３
の上に、透明導電膜を形成した。透明導電膜堆積中の電
圧計１０９の指示値、すなわちセルフバイアス電圧Ｖse
lfは−５Ｖであった。
の電力を印加し、Ｉｎの発光強度が一定となる様Ｏ2を
導入し、基体１０１の表面すなわち半導体接合層１３３
の上に、透明導電膜を形成した。透明導電膜堆積中の電
圧計１０９の指示値、すなわちセルフバイアス電圧Ｖse
lfは−５Ｖであった。
【００８０】本例で作製した光起電力素子を、２０ｍお
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
１．１５Ｖ±０．０５Ｖであり、良好な値を示すことが
分かった。
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
１．１５Ｖ±０．０５Ｖであり、良好な値を示すことが
分かった。
【００８１】また、本例で作製した光起電力素子を、２
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は１０．１±０．２％であり、優れた特性が得
られた。
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は１０．１±０．２％であり、優れた特性が得
られた。
【００８２】（比較例３）本例では、透明導電膜堆積中
の電圧計１０９の指示値、すなわちセルフバイアス電圧
Ｖselfを−６０Ｖとした点が実施例３と異なる。Ｖself
＝−６０Ｖとするため、実施例２の工程（３）”〜
（５）”を以下のように変更した。
の電圧計１０９の指示値、すなわちセルフバイアス電圧
Ｖselfを−６０Ｖとした点が実施例３と異なる。Ｖself
＝−６０Ｖとするため、実施例２の工程（３）”〜
（５）”を以下のように変更した。
【００８３】（３）'''不図示の真空ポンプを用いて、
真空室１０４内の真空度が１０-5Ｔｏｒｒ台になるまで
排気した後、成膜室１２２の中にアルゴンガスを１００
ｓｃｃｍ導入し、真空度を１．５ｍＴｏｒｒとした。
真空室１０４内の真空度が１０-5Ｔｏｒｒ台になるまで
排気した後、成膜室１２２の中にアルゴンガスを１００
ｓｃｃｍ導入し、真空度を１．５ｍＴｏｒｒとした。
【００８４】（４）'''ヒータ１１０は、熱電対の指示
値が２００℃になるように出力制御した。ヒータ１１０
をつけてから１時間後に基体１０１の搬送を開始した。
この時の基体搬送速度は、毎分１００ｃｍとした。
値が２００℃になるように出力制御した。ヒータ１１０
をつけてから１時間後に基体１０１の搬送を開始した。
この時の基体搬送速度は、毎分１００ｃｍとした。
【００８５】（５）'''直流電源１０８により４ｋＷの
電力を印加し、Ｉｎの発光強度が一定となる様Ｏ2を導
入し、基体１０１の表面すなわち半導体接合層１３３の
上に、透明導電膜を形成した。透明導電膜堆積中の電圧
計１０９の指示値、すなわちセルフバイアス電圧Ｖself
は−６０Ｖであった。
電力を印加し、Ｉｎの発光強度が一定となる様Ｏ2を導
入し、基体１０１の表面すなわち半導体接合層１３３の
上に、透明導電膜を形成した。透明導電膜堆積中の電圧
計１０９の指示値、すなわちセルフバイアス電圧Ｖself
は−６０Ｖであった。
【００８６】本例で作製した光起電力素子を、２０ｍお
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、９０％のサン
プルの開放電圧が０．０３Ｖ以下と低い値であった。
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、９０％のサン
プルの開放電圧が０．０３Ｖ以下と低い値であった。
【００８７】また、本例で作製した光起電力素子を、２
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、前述
９０％のサンプルの光電変換効率は最高でも７．３％で
あった。
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、前述
９０％のサンプルの光電変換効率は最高でも７．３％で
あった。
【００８８】さらに、この光起電力素子の集電電極を陽
極とし、導電性基板１０１を負極にして直流電流を２０
ｍＡ流した時の光起電力素子表面をＩＲカメラで観察し
た。その結果、光起電力表面のところどころに直径約３
０〜５０ｍｍ前後の細長いボール状に電流のパスが発生
しているのが確認された。この状態は、透明導電膜を形
成する際、半導体接合層がＡｒ等の陽イオンによってプ
ラズマダメージを受け、破壊（ショート）が引き起こさ
れたためと考えられる。
極とし、導電性基板１０１を負極にして直流電流を２０
ｍＡ流した時の光起電力素子表面をＩＲカメラで観察し
た。その結果、光起電力表面のところどころに直径約３
０〜５０ｍｍ前後の細長いボール状に電流のパスが発生
しているのが確認された。この状態は、透明導電膜を形
成する際、半導体接合層がＡｒ等の陽イオンによってプ
ラズマダメージを受け、破壊（ショート）が引き起こさ
れたためと考えられる。
【００８９】（実施例４）本例では、透明導電膜堆積中
の電圧計１０９の指示値、すなわちセルフバイアス電圧
Ｖselfを−１８Ｖとした点が比較例３と異なる。Ｖself
＝−１８Ｖとするため、ターゲット１０５と基体１０１
との距離を５００ｍｍに、基体搬送速度を毎分６０ｃｍ
に変更した。
の電圧計１０９の指示値、すなわちセルフバイアス電圧
Ｖselfを−１８Ｖとした点が比較例３と異なる。Ｖself
＝−１８Ｖとするため、ターゲット１０５と基体１０１
との距離を５００ｍｍに、基体搬送速度を毎分６０ｃｍ
に変更した。
【００９０】本例で作製した光起電力素子を、２０ｍお
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
１．０９Ｖ±０．０５Ｖであり、良好な値を示すことが
分かった。
きに３０ｃｍ巾で切り出し、２００ｌｕｘの蛍光灯下に
配置し、開放電圧を測定した。その結果、開放電圧は
１．０９Ｖ±０．０５Ｖであり、良好な値を示すことが
分かった。
【００９１】また、本例で作製した光起電力素子を、２
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は１０．０±０．２％であり、優れた特性が得
られた。
０ｍおきに３０ｃｍ巾で切り出し、透明導電膜上に銀ペ
ーストをスクリーン印刷して集電電極を形成した光起電
力素子を、ＡＭ１．５（１００ｍＷ／ｃｍ2）の光照射
下に配置し、光電変換効率を測定した。その結果、光電
変換効率は１０．０±０．２％であり、優れた特性が得
られた。
【００９２】
【発明の効果】以上説明したように、本発明によれば、
導電性基板の上に反射層を介して半導体接合層を設けた
後、該半導体接合層の上に透明導電膜をスパッタ形成す
るとき、前記導電性基板を電気的に絶縁（フローティン
グ）したため、表面の半導体接合層から導電性基板側に
向かって直流電流が流れにくくなり、半導体接合層の破
壊（ショート）を防止できる。また、該半導体接合層の
上に透明導電膜をスパッタ形成するとき、前記導電性基
板のセルフバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０
Ｖとしたため、Ａｒ等の陽イオンによる半導体接合層へ
のプラズマダメージを軽減することができる。
導電性基板の上に反射層を介して半導体接合層を設けた
後、該半導体接合層の上に透明導電膜をスパッタ形成す
るとき、前記導電性基板を電気的に絶縁（フローティン
グ）したため、表面の半導体接合層から導電性基板側に
向かって直流電流が流れにくくなり、半導体接合層の破
壊（ショート）を防止できる。また、該半導体接合層の
上に透明導電膜をスパッタ形成するとき、前記導電性基
板のセルフバイアス電圧Ｖselfを−５０Ｖ≦Ｖself＜０
Ｖとしたため、Ａｒ等の陽イオンによる半導体接合層へ
のプラズマダメージを軽減することができる。
【００９３】その結果、開放電圧が高くかつ光電変換効
率も優れた光起電力素子を、安定して作製することが可
能となる。
率も優れた光起電力素子を、安定して作製することが可
能となる。
【図１】本発明に係る透明導電膜をスパッタ形成する装
置の一例を示す模式的な断面図である。
置の一例を示す模式的な断面図である。
【図２】本発明に係る透明導電膜をスパッタ形成する装
置の他の一例を示す模式的な断面図である。
置の他の一例を示す模式的な断面図である。
【図３】本発明に係る透明導電膜を堆積するとき用いた
基体の一例を示す模式的な断面図である。
基体の一例を示す模式的な断面図である。
【図４】セルフバイアス電圧Ｖselfと開放電圧Ｖocとの
関係を調べた結果を示すグラフである。
関係を調べた結果を示すグラフである。
【図５】セルフバイアス電圧Ｖselfと光電変換効率との
関係を調べた結果を示すグラフである。
関係を調べた結果を示すグラフである。
１０１ 基体、
１０２ 基体送り出しロール、
１０３ 基体巻き取りロール、
１０４ 真空室、
１０５ ターゲット、
１０６ カソード電極、
１０７ マグネット、
１０８ 直流電源、
１０９ 電圧計、
１１０ ヒータ、
１１１ センサー、
１２１ 基板送り出し室、
１２２ 成膜室、
１２３ 基板巻き取り室、
１３１ 導電性基板、
１３２ 反射層、
１３３ 半導体接合層、
３０１ 導電性基板、
３０２ アルミニウム層、
３０３ 酸化亜鉛層、
３０４ ｎ型ａ−Ｓｉ層、
３０５ ｉ型ａ−ＳｉＧｅ層、
３０６ ｐ型ａ−Ｓｉ層、
３０７ ｎ型ａ−Ｓｉ層、
３０８ ｉ型ａ−ＳｉＧｅ層、
３０９ ｐ型ａ−Ｓｉ層、
３１０ ｎ型ａ−Ｓｉ層、
３１１ ｉ型ａ−Ｓｉ層、
３１２ ｐ型ａ−Ｓｉ層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 斉藤 恵志
東京都大田区下丸子３丁目30番２号キヤ
ノン株式会社内
(56)参考文献 特開 平５−125537（ＪＰ，Ａ)
特開 平７−326783（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/285
H01L 31/04
C23C 14/08
C23C 14/34
Claims (3)
- 【請求項１】 導電性基板の上に反射層を介して半導体
接合層を設けた後、該半導体接合層の上に透明導電膜を
スパッタ形成するとき、 前記導電性基板を電気的に絶縁（フローティング）し、
かつ、前記導電性基板のセルフバイアス電圧Ｖselfを−
５０Ｖ≦Ｖself＜０Ｖとしたことを特徴とする透明導電
膜をスパッタ形成する方法。 - 【請求項２】 前記導電性基板のセルフバイアス電圧Ｖ
selfを−３０Ｖ≦Ｖself＜０Ｖとしたことを特徴とする
請求項１に記載の透明導電膜をスパッタ形成する方法。 - 【請求項３】 前記導電性基板のセルフバイアス電圧Ｖ
selfを−２０Ｖ≦Ｖself＜０Ｖとしたことを特徴とする
請求項１に記載の透明導電膜をスパッタ形成する方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24239896A JP3514408B2 (ja) | 1996-09-12 | 1996-09-12 | 透明導電膜をスパッタ形成する方法 |
| US08/927,395 US6054024A (en) | 1996-09-12 | 1997-09-10 | Apparatus for forming transparent conductive film by sputtering and method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24239896A JP3514408B2 (ja) | 1996-09-12 | 1996-09-12 | 透明導電膜をスパッタ形成する方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1092766A JPH1092766A (ja) | 1998-04-10 |
| JP3514408B2 true JP3514408B2 (ja) | 2004-03-31 |
Family
ID=17088559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24239896A Expired - Fee Related JP3514408B2 (ja) | 1996-09-12 | 1996-09-12 | 透明導電膜をスパッタ形成する方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6054024A (ja) |
| JP (1) | JP3514408B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1129863A (ja) * | 1997-07-10 | 1999-02-02 | Canon Inc | 堆積膜製造方法 |
| US6964731B1 (en) * | 1998-12-21 | 2005-11-15 | Cardinal Cg Company | Soil-resistant coating for glass surfaces |
| KR100320197B1 (ko) * | 1999-08-21 | 2002-01-10 | 구자홍 | 직류전원 플라즈마중합 연속처리장치 |
| JP4630443B2 (ja) | 2000-10-23 | 2011-02-09 | キヤノン株式会社 | スパッタリングによる成膜方法 |
| JP2002231984A (ja) | 2001-02-01 | 2002-08-16 | Canon Inc | 透明導電膜の成膜方法、半導体層の欠陥領域補償方法、光起電力素子、及びその製造方法 |
| JP2002371357A (ja) | 2001-06-14 | 2002-12-26 | Canon Inc | シリコン系薄膜の形成方法、シリコン系薄膜及び半導体素子並びにシリコン系薄膜の形成装置 |
| JP2003272264A (ja) * | 2002-03-14 | 2003-09-26 | Sony Corp | 光磁気記録媒体およびその製造方法 |
| US20040011290A1 (en) * | 2002-06-10 | 2004-01-22 | Takaharu Kondo | Apparatus and process for forming deposited film |
| JP2005133110A (ja) * | 2003-10-28 | 2005-05-26 | Konica Minolta Opto Inc | スパッタリング装置 |
| JP4416569B2 (ja) * | 2004-05-24 | 2010-02-17 | キヤノン株式会社 | 堆積膜形成方法および堆積膜形成装置 |
| ATE377580T1 (de) | 2004-07-12 | 2007-11-15 | Cardinal Cg Co | Wartungsarme beschichtungen |
| WO2006080968A2 (en) * | 2004-11-15 | 2006-08-03 | Cardinal Cg Company | Methods and equipment for depositing coatings having sequenced structures |
| US7923114B2 (en) | 2004-12-03 | 2011-04-12 | Cardinal Cg Company | Hydrophilic coatings, methods for depositing hydrophilic coatings, and improved deposition technology for thin films |
| US8092660B2 (en) | 2004-12-03 | 2012-01-10 | Cardinal Cg Company | Methods and equipment for depositing hydrophilic coatings, and deposition technologies for thin films |
| TWI349042B (en) * | 2006-02-09 | 2011-09-21 | Sputtering system providing large area sputtering and plasma-assisted reactive gas dissociation | |
| JP2009534563A (ja) | 2006-04-19 | 2009-09-24 | 日本板硝子株式会社 | 同等の単独の表面反射率を有する対向機能コーティング |
| US20080011599A1 (en) | 2006-07-12 | 2008-01-17 | Brabender Dennis M | Sputtering apparatus including novel target mounting and/or control |
| US7820296B2 (en) * | 2007-09-14 | 2010-10-26 | Cardinal Cg Company | Low-maintenance coating technology |
| US10604442B2 (en) | 2016-11-17 | 2020-03-31 | Cardinal Cg Company | Static-dissipative coating technology |
| US20210114832A1 (en) * | 2018-06-14 | 2021-04-22 | Applied Materials, Inc. | Roller device for guiding a flexible substrate, use of a roller device for transporting a flexible substrate, vacuum processing apparatus, and method of processing a flexible substrate |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1155798A (en) * | 1981-03-30 | 1983-10-25 | Shmuel Maniv | Reactive deposition method and apparatus |
| DE3650612T2 (de) * | 1985-05-13 | 1997-08-21 | Nippon Telegraph & Telephone | Verfahren zur Planarisierung einer dünnen Al-Schicht |
| US4728406A (en) * | 1986-08-18 | 1988-03-01 | Energy Conversion Devices, Inc. | Method for plasma - coating a semiconductor body |
| US5135581A (en) * | 1991-04-08 | 1992-08-04 | Minnesota Mining And Manufacturing Company | Light transmissive electrically conductive oxide electrode formed in the presence of a stabilizing gas |
-
1996
- 1996-09-12 JP JP24239896A patent/JP3514408B2/ja not_active Expired - Fee Related
-
1997
- 1997-09-10 US US08/927,395 patent/US6054024A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1092766A (ja) | 1998-04-10 |
| US6054024A (en) | 2000-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3514408B2 (ja) | 透明導電膜をスパッタ形成する方法 | |
| US5977477A (en) | Photovoltaic device | |
| US5986204A (en) | Photovoltaic cell | |
| US4417092A (en) | Sputtered pin amorphous silicon semi-conductor device and method therefor | |
| JPH0964397A (ja) | 太陽電池および太陽電池モジュール | |
| KR100343241B1 (ko) | 광기전력소자제조방법 | |
| JPH11302843A (ja) | 酸化亜鉛膜の堆積方法および堆積装置、光起電力素子 | |
| US6726812B1 (en) | Ion beam sputtering apparatus, method for forming a transparent and electrically conductive film, and process for the production of a semiconductor device | |
| JP3402637B2 (ja) | 太陽電池の製造方法、その製造装置及び長尺シート基板の製造方法 | |
| US6716324B2 (en) | Method of forming transparent, conductive film, method of compensating defective region of semiconductor layer, photovoltaic element, and method of producing photovoltaic element | |
| JP3162261B2 (ja) | 太陽電池の製造方法及び製造装置 | |
| US6860974B2 (en) | Long-Term sputtering method | |
| KR100936487B1 (ko) | ＣｄＳ／ＣｄＴｅ 박막 태양전지 제조 방법 | |
| JPH09186351A (ja) | 光起電力素子及びその製造方法 | |
| JP3006701B2 (ja) | 薄膜半導体太陽電池 | |
| JP3762089B2 (ja) | 半導体装置の製造法及び光電変換装置の製造法 | |
| JP2004241618A (ja) | 光起電力素子の製造方法 | |
| JPH10313125A (ja) | 薄膜形成方法 | |
| JP3017421B2 (ja) | 光起電力素子 | |
| JP3337918B2 (ja) | 光起電力素子の製造方法 | |
| JPH0969640A (ja) | 光起電力素子 | |
| JP2952121B2 (ja) | 光起電力素子 | |
| JP3270679B2 (ja) | 光起電力素子 | |
| JPH06204535A (ja) | 薄膜太陽電池 | |
| JP2001156317A (ja) | 光起電力素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040109 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090123 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100123 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110123 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140123 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |