FR2597661A1 - Protection des circuits integres contre les decharges electriques - Google Patents
Protection des circuits integres contre les decharges electriques Download PDFInfo
- Publication number
- FR2597661A1 FR2597661A1 FR8702019A FR8702019A FR2597661A1 FR 2597661 A1 FR2597661 A1 FR 2597661A1 FR 8702019 A FR8702019 A FR 8702019A FR 8702019 A FR8702019 A FR 8702019A FR 2597661 A1 FR2597661 A1 FR 2597661A1
- Authority
- FR
- France
- Prior art keywords
- impurity
- layer
- integrated circuit
- regions
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 6
- 238000001465 metallisation Methods 0.000 claims description 6
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000009792 diffusion process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 7
- 229910052796 boron Inorganic materials 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000002513 implantation Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 101001034843 Mus musculus Interferon-induced transmembrane protein 1 Proteins 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000002216 antistatic agent Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UNE STRUCTURE SEMI-CONDUCTRICE INTEGREE POUR LA PROTECTION CONTRE LES DECHARGES ELECTRIQUES D'ORIGINE ELECTROSTATIQUE DE COMPOSANTS PARTICULIEREMENT SENSIBLES D'UN CIRCUIT INTEGRE. LA STRUCTURE EST PRESQUE ENTIEREMENT FORMEE DIRECTEMENT EN DESSOUS D'UN POINT D'ENTREE PARTICULIER 9, NECESSITANT PAR CONSEQUENT UNE SURFACE UTILE MINIMALE, ET EST CARACTERISEE PAR UNE TENSION DE DETERIORATION ET UNE VITESSE D'INTERVENTION TRES ELEVEES, GRACE A LA RESISTANCE SERIE EXTREMEMENT FAIBLE DES DEUX JONCTIONS ZENER 5, 7, 5, 8 CONSTITUANT LA STRUCTURE.
Description
PROTECTION DES CIRCUITS INTEGRES CONTRE LES DECHARGES ELECTRIQUES
La présente invention concerne d'une manière générale les dispositifs ou circuits intégrés à semiconducteurs, et, plus particulièrement, une structure intégrée pour protéger les composants actifs et/ou passifs du dispositif 5 contre la possibilité d'une détérioration accidentelle à cause de décharges d'origine électrostatique pouvant survenir
durant les étapes de fabrication, d'assemblage et de manipulation du circuit ou du dispositif intégré lui-même.
Les extraordinaires avances technologiques dans le 10 domaine de la fabrication des circuits intégrés telles que l'implantation ionique, la gravure par faisceau ionique, la définitionde zones par faisceau ionique, ont permis d'accroître la densitédes circuits et les performances des composants individuels de ceux-ci, mais ils onttrès souvent déterminé du 15 même coup une plus grande sensibilité de certains de ceux-ci aux détériorations provoquées par des décharges électriques
accidentelles d'origine électrostatique.
Sous ce rapport, on sait que les sols, les verres, les récipients pour le transfert des plaquettes, les sacs en plastique et les tubes pour le transfert et la manipulation des pièces sont tous des matériaux très dangereux du fait des
potentiels qu'ils peuvent atteindre (jusqu'à 30 kV).
De plus, l'opérateur lui-même, lors de manipulations
manuelles, peut provoquer une décharge de valeur non négli25 geable.
Par conséquent, l'utilisation d'un matériau antistatique particulier pour les sols, les plans de travail, les revêtements de sols et de tables, assurera un drainage continuel des charges électriques en les dispersant vers 30 le sol, de même que l'utilisation de tubes de transfert antistatiques et de bracelets antistatiques pour retirer toute charge des opérateurs sera indispensable pour éviter
la génération de décharges de haute intensité.
f::5::1: E 1:: D:::2: : - 3:: -u35
Toutefois, même un système de protection antistatique sophistiqué est insuffisant pour éviter des détériorations accidentelles, spécialement dans le cas de composants particulièrement sensibles qui présentent déjà des défaillances avec des tensions (Vdét) de l'ordre de 100 à 400 V. Dans ces exemples, une intervention dans le circuit devient elle-môme nécessaire, car même des structures intrinsèquement robustes, si elles sont manipulées dans un environnement qui n'est pas particulièrement étudié de façon à éviter les effets triboélectriques, peuvent également être sujettes à des défaillances.
Du point de vue de la résistance spécifique aux détériorations dues aux décharges électrostatiques, chaque type de dispositif présente sa propre plage particulière de tensions au-delà de laquelle la décharge, par un effet de tension dans les dispositifs de type MOS ou par un effet de courant dans les dispositifs de type bipolaire, provoqoe une défaillance ou une dégradation.
Avec l'intégration à grande échelle, et, par conséquent, avec des géométries encore plus petites, le problème, limité à l'origine au domaine des dispositifs M!DS, s'est également présenté dans le domaine des circuits int-rés de type bipolaire, et, naturellement, également dans ce que l'on appelle les procédés mixtes, qui réalisent sur le même substrat monolithique des composants de type MOS et de type bipolaire.
Les décharges électrostatiques touchant les jonctlons base-émetteur dans les transistors de surface réduite peuvent provoquer leur détérioration, de même qu'elles peuvent provoquer la détérioration de la couche fine d'oxeyde de la grille dans les composants de type MOS, ainsi que dans les condensateurs intégrés.
Dans les circuits intégrés de type bipolaire, le problème, dont l'incidence est évaluable pour certains procédés à une chute de 2% du rendement, a été traité, particulièrement dans les cas o la tension de détérioration Vdét se trouvait être relativement faible, par l'utilisation dans les circuits intégrés de structures de protection qui fonctionnent généralement comme une diode de limitation, respectivement vers la masse et/ou vers le noeud d'alimentation. Dans la publication intitulée "Electrostatic discharge protection in linear IC's", de Marisa Manzoni, présentée au cours de l'International conference on Consumer Electronics de l'ICCE, à Chicago, en Illinois, aux Etats-Unis, du 5 au 7 Juin 1985, le problème technique mentionné ci-dessus 10 et les divers types connusde structures de protection utilisées dans les circuits intégrés de type linéaire sont analysés du point de vue de leur efficacité ou de leur robustesse, ainsi que de leur caractéristique de surface et de leur
vitesse d'intervention quantifiée en termes de-constante RC 15 mesurée entre les broches d'entrée et de masse.
On se référera à ladite publication pour de plus
amples renseignements.
Les expédients des circuits de la technique existante analysés et commentés dans ladite publication présentent 20 quelques inconvénients.
Un premier inconvénient est représenté par le fait que les diverses structures de protection du type connu nécessitent, dans presque tous les cas, une surface non négligeable pour leur implantation dans le circuit intégré. 25 Un deuxième aspect désavantageux est dû au fait que les Jonctions Zener B-E et B-C, de même que les structures de thyristors doubles, ainsi que d'autres structures dérivées de transistors intégrés, présentent normalement des résistances séries de l'ordre de plusieurs centaines d'ohms (de façon caractéristique, entre 400 et 500 ohms). Ce fait limite non seulement la valeur de la tension de détérioration (Vdét) que l'on peut obtenir au moyen de la structure particulière,
mais a également un effet négatif sur la vitesse d'intervention.
Un objet de la présente invention est de procurer une structure intégrée de protection contre les décharges électrostatiques améliorée. La structure semiconductrice I intégrée de la présente invention pour la protection contre des décharges électriques d'origine électrostatique de composants d'un circuit intégré comportant un substrat monocristallin de matériau semiconducteur et une couche développée par croissance épitaxiale sur ledit substrat dans lequel sont formés lesdits composants du circuit est caractérisée en ce qu'elle comporte deux jonctions Zener entre une région enterrée obtenue par implantation ionique et par croissance épitaxiale et ayant un niveau de dopage élevé d'une impureté 10 d'un premier type de conductivité, cette région enterrée étant isolée du matériau semiconducteur du substrat par une couche enterrée inférieure d'isolation dopée avec une impureté d'un deuxième type de conductivité, et, respectivement, deux régions diffusées distinctes de niveau de dopage élevé d'une impureté dudit deuxième type de conductivité, lesdites deux régions diffusées distinctes étant isolées entre elles et des autres régions de ladite couche développée par croissance épitaxiale par des régions d'iso20 lation diffusées de niveau de dopage élevé d'une impureté dudit premier type de conductivité connectées à ladite région enterrée; l'une desdites deux régions diffusées distinctes étant électriquement connectée à un point d'entrée (ou de sortie) du circuit intégré, et l'autre étant électriquement connectée à une couche de métallisation constituant un noeud
de potentiel commun dudit circuit intégré.
De façon avantageuse, la structure toute entière, ou tout au moins une partie substantielle de celle-ci, est 30 formée dans la couche développée par croissance épitaxiale dans une zone située directement au-dessous de la surface métallisée constituant ledit point d'entrée (c'est-à-dire la surface métallisée sur laquelle est soudé le fil pour le raccordement électrique avec le secteur respectif de la 35 structure métallique pour l'assemblage et le support du
circuit intégré).
De cette façon, la surface nécessaire pour la structure de protection de l'invention qui dépasse celle qui se révèle irréductible par l'économie du procédé, c'està-dire celle qui se trouve directement en dessous de la surface de projection du point d'entrée, n'est que de
quelques mil2 (1 mil = 1 millième de pouce = 0,024 mm).
De plus, les deux jonctions Zener, c'est-à-dire la combinaison des deux diodes Zener, présentent une résistance série extrêmement faible car la couche enterrée et les deux régions 10 diffusées distinctes sont toutes des régions d'un niveau de dopage relativement élevé avec des caractéristiques de
résistivité extrêmement faibles.
Dans un but purement illustratif, et non limitatif, et aux fifis de faire mieux comprendre l'invention et ses
avantages, la description suit à présent avec l'illustration
d'une réalisation particulièrement préférée faisant référence au dessin joint, montrant, bien que de façon schématique, une vue en perspective en coupe de la structure intégrée
de l'invention.
Si l'on se réfère à la figure, le dispositif en question est fait sur un substrat 1 de silicium p-, constitué de préférence par une tranche d'orientation cristallographique <100> ayant une résistivité générale comprise entre 1 et 5 ohms.cm sur laquelle une couche 2 de 25 sicilium nayant une résistivité comprise entre 1 et 3
ohms.cm est développée par croissance épitaxiale.
Selon les techniques d'implantation, de diffusion partielleet même de croissance épitaxiale connues, on forme en un emplacement situé directement en dessous de la surface 30 sur laquelle sera formé le point d'entrée particulier du circuit intégré une couche enterrée d'isolation inférieure 3 (puits n inférieur) de silicium n+ et une région enterrée 4 de silicium p+ substantiellement superposée à ladite couche
enterrée n+ d'isolation inférieure. La région enterrée 4 de 35 silicium p+ est dopée au bore et a une résistivité superficielle comprise de préférence entre 50 et 100 ohms/carré.
1 0 15 20
30
Des diffusions profondes de bore pour former les régions d'isolation respectives 5 et 6 de silicium p+ procurent une isolation parfaite des deux jonctions Zener qui sont formées en diffusant du phosphore afin de réaliser les deux régions distinctes 7 et 8 de silicium n+ suffisamment profondes pour qu'elles atteignent la région enterrée 4 de silicium p+.
Comme montré sur la figure, la cathode de l'une des deux diodes (région 7) est connectée à la couche de métallisation 9 du point d'entrée du circuit intégré le long d'un bord de celui-ci par l'intermédiaire d'une ouverture appropriée dans la couche d'oxyde d'isolation formée thermiquement 10 présente sur la surface de la couche de silicium développée par croissance épitaxiale, tandis que la cathode de la deuxième diode (région 8) est connectée à la couche de métallisation 11 du potentiel de masse ou commun du circuit intégré par l'intermédiaire d'une ouverture appropriée dans la couche d'oxyde d'isolation 10.
Le silicium p+ des diffusions d'isolation 5 et 6, ainsi que le silicium n+ des diffusions de cathodes 7 et 8 des deux diodes Zener, a une résistivité superficielle comprise de préférence entre 0,8 et 1,2 ohms/carré.
Dans les applications aux circuits intégrés linéaires avec des dimensions de point d'entrée de 125 micromètres sur 125 micromètres environ, la structure de protection de l'invention formée selon la réalisation préférée décrite ci-dessus présente une résistance série généralement comprise entre 50 et 100 ohms.
De plus, la surface utile occupée peut être évaluée à environ 0,25 mm2 (10 mil2).
Gràce aux essais effectués selon les caractéristiques courantes sur des dispositifs linéaires fabriqués selon des procédés conçus pour des tensions d'alimentation de 18 volts et utilisant des transistors NPN ou PNP de faible surface dans les étages d'entrée, on a observé que la plus grande sensibilité est présentée par la jonction B-E lorsque l'inversion d'impulsion polarise la jonction et le mécanisme de défaillance semble être, de façon caractéristique, la fusion du silicium provoquée par des surchauffes localisées
dans la région d'appauvrissement de la jonction.
Dans ces conditions, la valeur de la tension de
détérioration peut être de 400 V environ.
Si dans le même dispositif on réalise la structure
de protection de la présente invention, on observe un accroissement de la tension de détérioration jusqu'à 3000 à 9000 V 10 environ.
La structure de protection intégrée de l'invention est compatible avec un grand nombre de procédés de fabrication pour des circuits intégrés contenant des composants
de type bipolaire et/ou de type MOS et/ou de type D/MOS 15 complémentaire.
Un procédé pour fabriquer la structure intégrée de l'obJet de protection de la présente invention comporte les étapes suivantes: - l'implantation et la diffusion de phosphore sur 20 la surface d'un substrat de départ de silicium p ou p- dopé au bore afin de former la couche enterrée d'isolation inférieure 3 (puits n inférieur) de silicium n+ (dans cette étape de fabrication, on formera également, normalement, ce que l'on appelle les platines implantées des transistors 25 NPN et le puits n inférieur des transistors PNP verticaux avec collecteurs isolés); l'implantation de bore sur la surface o la région 4 de silicium p+ correspondant à l'anode des deux diodes sera formée (dans cette étape, on fera également les 30 implantations de bore pour réaliser les différentes régions d'isolation inférieure); - la croissance épitaxiale d'une couche 2 de silicium n-; le dépot de bore et sa diffusion pour réaliser les diffusions d'isolation 5 et 6 de silicium p+ pour l'isolation des deux cathodes des diodes (dans cette étape, on réalisera également les dépots et les diffusions de bore pour former les diffusions d'isolation supérieure); - le dépot de phosphore et sa diffusion pour
former les deux régions de cathode des deux diodes, respectivement 7 et 8, de silicium n+ (dans cette étape, on réalisera également la diffusion des platines).
Comme cela sera facilement compris par l'expert de ce domaine, le procédé de fabrication de la structure de l'invention peut également être modifié en faisant varier, par exemple, les conditions et/ou les procédures des différents traitements prévus par le procédé lui-même afin d'adapter ceuxci à des nécessités et à des contraintes
particulières de conception et de fabrication.
Il est évident que la structure de protection de l'invention est applicable aussi bien à des points d'entrée qu'à des points de sortie du circuit intégré, pourvu que les tensions de sortie normales du circuit soient inférieures à la tension Zener des diodes. De plus, la structure peut également être reproduite pour chaque point d'entrée ou de sortie individuel afin de procurer une protection par diode de limitation aussi bien vers le potentiel de la masse que vers le potentiel de l'alimentation. Dans ce cas, la surface de protection du point d'entrée ou de sortie peut être partagée par les deux structures distinctes, l'une d'entre elles étant connectée à l'autre noeud (métallisation) de potentiel
commun approprié du circuit intégré.
Claims (3)
1. Structure semiconductrice intégrée pour protéger contre des décharges électriques d'origine électrostatique les composants d'un circuit intégré comportant un substrat monocristallin (1) de matériau semiconducteur et une couche (2), développée par croissance épitaxiale sur ledit substrat, dans laquelle sont formés lesdits composants du circuit, caractérisée par le fait qu'elle comporte deux jonctions Zener entre une région enterrée (4) ayant un niveau de dopage élevé d'une impureté d'un premier type de conduc10 tivité isolée du matériau semiconducteur du substrat par une couche enterrée d'isolation inférieure (3) dopée avec une impureté d'un deuxième type de conductivité, et, respectivement, deux régions diffusées distinctes (7, 8) ayant un niveau de dopage élevé d'une impureté d'un deuxième type de conductivité; lesdites deux régions diffusées distinctes (7, 8) étant isolées entre elles et des autres régions de ladite couche développée par croissance épitaxiale par des régions d'isolation avec un niveau de dopage élevé d'une impureté dudit premier type de conductivité connectées avec ladite région enterrée (4); l'une desdites régions diffusées (7) étant électriquement connectée à un point d'entrée ou de sortie (9) du circuit intégré et l'autre (8) étant électriquement connectée à une couche de métallisation (11) constituant un noeud de potentiel commun
dudit circuit intégré.
2. Structure de la revendication 1 formée, substantiellement, dans la couche de croissance épitaxiale directement en dessous d'une surface métallisée constituant ledit point d'entrée
ou de sortie.
3. Circuit intégré à semiconducteurs comportant un 30 substrat monocristallin (1) de matériau semiconducteur et une couche (2) développée par croissance épitaxiale sur ledit substrat dans lequel est formée une pluralité de composants de circuit dont certains sont directement connectés à des points d'entrée ou de sortie (9) conçus pour la connexion de fils caractérisé en ce que dans une 35 région située directement au-dessous de la surface d'au moins un desdits points d'entrée ou de sortie (9) se trouve une structure de protection contre les décharges d'origine électrostatique formée par deux jonctions Zener entre une région enterrée (4) ayant un niveau de dopage élevé d'une impureté d'un premier type de conductivité isolée du matériau semiconducteur du substrat par une couche enterrée d'isolation inférieure (3) dopée avec une impureté d'un deuxième type de conductivité, et, respectivement, deux régions diffusées distinctes (7, 8) ayant un niveau de dopage élevé d'une impureté d'un deuxième type de conductivité; lesdites deux régions diffusées distinctes (7, 8) 10 étant isolées entre elles et des autres régions de ladite couche développée par croissance épitaxiale par des régions d'isolation (5) avec un niveau de dopage élevé d'une impureté dudit premier type de conductivité connectées à ladite région enterrée (4), l'une desdites régions diffusées (7) étant électriquement connectée audit point d'entrée ou de sortie (9) du circuit intégré et l'autre (8) étant électriquement connectée à une couche de métallisation (11) constituant un noeud de potentiel commun
dudit circuit intégré.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT19449/86A IT1188398B (it) | 1986-02-18 | 1986-02-18 | Struttura integrata di protezione da scariche elettrostatische e dispositivo a semiconduttore incorporante la stessa |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2597661A1 true FR2597661A1 (fr) | 1987-10-23 |
| FR2597661B1 FR2597661B1 (fr) | 1992-02-28 |
Family
ID=11158100
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR878702019A Expired - Lifetime FR2597661B1 (fr) | 1986-02-18 | 1987-02-17 | Protection des circuits integres contre les decharges electriques |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4739378A (fr) |
| JP (1) | JP2617902B2 (fr) |
| DE (1) | DE3704867C2 (fr) |
| FR (1) | FR2597661B1 (fr) |
| GB (1) | GB2187040B (fr) |
| IT (1) | IT1188398B (fr) |
| NL (1) | NL8700394A (fr) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008746B1 (ko) * | 1986-11-19 | 1990-11-29 | 삼성전자 주식회사 | 접합 파괴장치 반도체장치 |
| US4750081A (en) * | 1987-10-19 | 1988-06-07 | Unisys Corporation | Phantom ESD protection circuit employing E-field crowding |
| US4978869A (en) * | 1988-03-02 | 1990-12-18 | Dallas Semiconductor Corporation | ESD resistant latch circuit |
| JPH01262654A (ja) * | 1988-04-14 | 1989-10-19 | Toshiba Corp | 半導体装置 |
| US4864454A (en) * | 1988-04-21 | 1989-09-05 | Analog Devices, Incorporated | Means for reducing damage to JFETs from electrostatic discharge events |
| DE3835569A1 (de) * | 1988-10-19 | 1990-05-03 | Telefunken Electronic Gmbh | Schutzanordnung |
| US4896243A (en) * | 1988-12-20 | 1990-01-23 | Texas Instruments Incorporated | Efficient ESD input protection scheme |
| US5182223A (en) * | 1990-12-19 | 1993-01-26 | Texas Instruments Incorporated | Method of making an integrated circuit with capacitor |
| DE4200884A1 (de) * | 1991-01-16 | 1992-07-23 | Micron Technology Inc | Integrierte halbleiterschaltungsvorrichtung |
| US5384482A (en) * | 1992-05-18 | 1995-01-24 | Nec Corporation | Semiconductor integrated circuit device having input protective circuit |
| US5538907A (en) * | 1994-05-11 | 1996-07-23 | Lsi Logic Corporation | Method for forming a CMOS integrated circuit with electrostatic discharge protection |
| US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
| US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
| US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
| US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
| US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
| EP1006568A1 (fr) * | 1998-12-02 | 2000-06-07 | STMicroelectronics S.r.l. | Augmenter la protection des diélectriques contre les dommages induits par plasma |
| US6433370B1 (en) * | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
| US6455902B1 (en) | 2000-12-06 | 2002-09-24 | International Business Machines Corporation | BiCMOS ESD circuit with subcollector/trench-isolated body mosfet for mixed signal analog/digital RF applications |
| US7042028B1 (en) * | 2005-03-14 | 2006-05-09 | System General Corp. | Electrostatic discharge device |
| US20060268479A1 (en) * | 2005-05-31 | 2006-11-30 | Atmel Germany Gmbh | ESD protection structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2005929A1 (fr) * | 1968-04-10 | 1969-12-19 | Rca Corp | Transistor a effet de champ et a porte isolee protege contre les surtensions |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1176088A (en) * | 1951-01-28 | 1970-01-01 | Itt | Temperature Compensated Zener Diode. |
| US4451839A (en) * | 1980-09-12 | 1984-05-29 | National Semiconductor Corporation | Bilateral zener trim |
| US4405933A (en) * | 1981-02-04 | 1983-09-20 | Rca Corporation | Protective integrated circuit device utilizing back-to-back zener diodes |
| JPS5860576A (ja) * | 1981-10-06 | 1983-04-11 | Mitsubishi Electric Corp | ツエナ−ダイオ−ド |
| GB2113907B (en) * | 1981-12-22 | 1986-03-19 | Texas Instruments Ltd | Reverse-breakdown pn junction devices |
| JPS5988871A (ja) * | 1982-11-12 | 1984-05-22 | バ−・ブラウン・コ−ポレ−ション | 高安定低電圧集積回路表面下降状ダイオ−ド構造体及びその製造方法 |
| JPS59198768A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | ツエナ−ダイオ−ド |
| US4833509A (en) * | 1983-10-31 | 1989-05-23 | Burr-Brown Corporation | Integrated circuit reference diode and fabrication method therefor |
| US4631562A (en) * | 1985-05-31 | 1986-12-23 | Rca Corporation | Zener diode structure |
| US4651178A (en) * | 1985-05-31 | 1987-03-17 | Rca Corporation | Dual inverse zener diode with buried junctions |
| IT1186338B (it) * | 1985-10-29 | 1987-11-26 | Sgs Microelettronica Spa | Dispositivo elettronico a semiconduttore per la protezione di circuiti integrati da scariche elettrostatiche e procedimento per la sua fabbricazione |
-
1986
- 1986-02-18 IT IT19449/86A patent/IT1188398B/it active
-
1987
- 1987-02-12 GB GB8703225A patent/GB2187040B/en not_active Expired
- 1987-02-16 DE DE3704867A patent/DE3704867C2/de not_active Expired - Fee Related
- 1987-02-17 US US07/015,650 patent/US4739378A/en not_active Expired - Lifetime
- 1987-02-17 FR FR878702019A patent/FR2597661B1/fr not_active Expired - Lifetime
- 1987-02-17 JP JP62034371A patent/JP2617902B2/ja not_active Expired - Lifetime
- 1987-02-17 NL NL8700394A patent/NL8700394A/nl not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2005929A1 (fr) * | 1968-04-10 | 1969-12-19 | Rca Corp | Transistor a effet de champ et a porte isolee protege contre les surtensions |
Non-Patent Citations (1)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN, vol. 24, no. 11B, avril 1982, pages 6042,6043, Armonk, New York, US; L.E. KNEPPER: ESD protection without parasitic NPN" * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2187040B (en) | 1989-11-08 |
| JPS62271457A (ja) | 1987-11-25 |
| NL8700394A (nl) | 1987-09-16 |
| GB2187040A (en) | 1987-08-26 |
| DE3704867A1 (de) | 1987-08-20 |
| DE3704867C2 (de) | 1996-04-04 |
| JP2617902B2 (ja) | 1997-06-11 |
| IT1188398B (it) | 1988-01-07 |
| GB8703225D0 (en) | 1987-03-18 |
| US4739378A (en) | 1988-04-19 |
| FR2597661B1 (fr) | 1992-02-28 |
| IT8619449A0 (it) | 1986-02-18 |
| IT8619449A1 (it) | 1987-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2597661A1 (fr) | Protection des circuits integres contre les decharges electriques | |
| EP0576375B1 (fr) | Structure de diodes de protection de plot | |
| EP0040125B1 (fr) | Dispositif de protection contre les courants de fuite dans des circuits intégrés | |
| US3555374A (en) | Field effect semiconductor device having a protective diode | |
| KR101950637B1 (ko) | 수직 집적 반도체 디바이스 및 제작 방법 | |
| US9490243B2 (en) | Semiconductor device comprising an ESD protection device, an ESD protection circuitry, an integrated circuit and a method of manufacturing a semiconductor device | |
| JP2007518255A (ja) | 高エネルギーｅｓｄ構造および方法 | |
| EP0581625B1 (fr) | Composant életronique multifonctions, notamment élément à résistance dynamique négative, et procédé de fabrication correspondant | |
| KR20090091711A (ko) | 정전기 방전 이벤트로부터 반도체 디바이스를 보호하는 정전기 방전 보호 디바이스 및 방법 | |
| US20050083618A1 (en) | ESD protection for integrated circuits | |
| US9543420B2 (en) | Protection device and related fabrication methods | |
| EP0090686B1 (fr) | Transistor PNP fort courant faisant partie d'un circuit intégré monolithique | |
| US3517280A (en) | Four layer diode device insensitive to rate effect and method of manufacture | |
| EP3185288A1 (fr) | Procédé de fabrication d'un transistor jfet au sein d'un circuit intégré et circuit intégré correspondant | |
| FR2787637A1 (fr) | Structure peripherique pour dispositif monolithique de puissance | |
| US20020043688A1 (en) | Integrated circuit provided with overvoltage protection and method for manufacture thereof | |
| US10062641B2 (en) | Integrated circuits including a dummy metal feature and methods of forming the same | |
| EP2685497A1 (fr) | Circuit integre sur soi comprenant une diode laterale de protection contres des decharges electrostatiques | |
| EP0015835B1 (fr) | Dispositif semiconducteur de commutation à fréquence élevée et procédé pour sa fabrication | |
| FR3092699A1 (fr) | Dispositif semiconducteur de thyristor et procédé de fabrication correspondant | |
| FR2581796A1 (fr) | Circuit integre bipolaire comprenant des transistors pnp verticaux avec collecteur sur le substrat, et procede pour la realisation d'un tel circuit | |
| FR2495378A1 (fr) | Circuit de protection, contre les tensions transitoires, comprenant un thyristor (scr), pour circuits integres | |
| FR2982077A1 (fr) | Triac a amplification de gachette | |
| FR2574595A1 (fr) | Diac a electrodes coplanaires | |
| KR100207904B1 (ko) | 정전기 방지를 개선한 반도체 소자 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| D6 | Patent endorsed licences of rights | ||
| ST | Notification of lapse |