[go: up one dir, main page]

EP3374460A1 - Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium - Google Patents

Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium

Info

Publication number
EP3374460A1
EP3374460A1 EP16795267.0A EP16795267A EP3374460A1 EP 3374460 A1 EP3374460 A1 EP 3374460A1 EP 16795267 A EP16795267 A EP 16795267A EP 3374460 A1 EP3374460 A1 EP 3374460A1
Authority
EP
European Patent Office
Prior art keywords
face
intermediate layer
substrate
assembly
assembly method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP16795267.0A
Other languages
German (de)
English (en)
Inventor
Bruno Imbert
Hubert Moriceau
Xavier BLOT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Soitec SA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Soitec SA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP3374460A1 publication Critical patent/EP3374460A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/02—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving pretreatment of the surfaces to be joined
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J5/00—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers
    • C09J5/06—Adhesive processes in general; Adhesive processes not provided for elsewhere, e.g. relating to primers involving heating of the applied adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors

Definitions

  • the invention relates to a method for assembling a first substrate and a second substrate, the assembly being intended for use in the fields of energy, optoelectronics, and microelectronics.
  • Figure 1 shows an assembly method known from the state of the art and described by Shiro Uchida et al. [1] which comprises the following steps:
  • a heterostructure 4 comprising an assembly interface 3 between the first face and the second face, is obtained.
  • the cleaning step c) comprises cleaning in an alkaline solution.
  • this method provides removal of the native oxides on said first and second faces before the assembly step e).
  • step d), argon ion beam bombardment activation, and assembly step e) are performed in the same high vacuum chamber ("high vacuum chamber"). According to the English terminology), and at a pressure of less than 10 ⁇ 5 Pa. The maintenance of such a vacuum throughout these two steps then prevents the re-growth of native oxide on the first and second faces after step d), activation by bombardment with an argon ion beam.
  • argon ion beam bombardment activation increases the risk of particulate abrasive contamination of the surfaces of the indium phosphide and gallium arsenide 2 substrates to be contacted.
  • ion beam bombardment activation degrades crystalline quality near the surface of substrates subjected to this treatment.
  • thermocompression it has also been proposed to perform the assembly step e) by thermocompression.
  • thermocompression assembly requires the implementation of heavy equipment and expensive.
  • thermocompression assembly is generally performed at high temperature, under a low oxygen environment, and requires the application of an external mechanical pressure on the substrates during said assembly step,. These operating conditions also limit production rates and are not always compatible with the requirements of the microelectronics, or optronics industries.
  • heterostructures comprising a stack of indium phosphide and gallium arsenide having a low electrical and thermal resistance at the bonding interface is of great interest in the fields of energy, optoelectronics and microelectronics.
  • substrates of indium phosphide 1 on gallium arsenide 2 are well adapted to form epitaxially grown junctions for transforming light energy into electrical energy.
  • An object of the invention is therefore to propose a method for assembling, at ambient temperature and without recourse to the application of an external mechanical pressure, a substrate comprising a first crystalline indium phosphide face with a substrate. crystalline to obtain a low electrical and / or thermal interface resistivity, and compatible with the requirements of the microelectronics industry in terms of costs, production rates and ease of implementation.
  • step d subjecting the assembly, formed in step d), to a heat treatment.
  • ambient temperature is meant a temperature between 15 ° C and 25 ° C, preferably between 18 ° C and 22 ° C, for example 20 ° C.
  • the Applicant has found that the method implemented according to the invention does not require performing an ion beam bombardment, or even a high vacuum to perform the step d) assembly, and allows despite all to obtain electrical resistivity and / or thermal interface sufficiently low.
  • the formation of the intermediate layer on the second substrate makes it possible to perform the assembly step in an atmosphere having a pressure greater than 10 -4 Pa, preferably greater than 10 ⁇ 3 Pa.
  • step d) can be performed under a moderate vacuum, the production rates are not penalized, unlike the known method of the state of the art.
  • the process according to the invention makes it possible to obtain heterostructures that can not be obtained according to the assembly methods known from the prior art.
  • the process according to the invention makes it possible to obtain heterostructures comprising crystalline indium phosphide on a silicon substrate.
  • the first face and the second face of the second substrate are monocrystalline, and the intermediate layer is formed in a coherent growth mode.
  • a coherent growth mode makes it possible to obtain a monocrystalline intermediate layer.
  • the formation of the intermediate layer by a coherent growth mode prevents or reduces the generation of crystal defects, such as dislocations, in said intermediate layer.
  • This advantageously allows to maintain a roughness of the exposed surface of the relatively low intermediate layer and therefore compatible with a direct bonding step.
  • an absence or a reduced number of crystalline defects is very favorable for the realization of an assembly interface having low electrical, thermal and optical resistivities, and in particular limiting carrier recombinations at the bonding interface. . Consequently, obtaining an intermediate layer in a coherent growth mode makes it possible to further reduce the electrical and thermal resistivities of the interface interface formed by the first face and the intermediate layer, and to limit the recombinations of carriers at this interface.
  • this configuration is particularly advantageous when monocrystalline structures are required.
  • the heat treatment step e) is adapted to allow at least partial connection of the crystal lattices to the interface formed by the first face and the intermediate layer.
  • connection at least partial crystalline networks at the interface formed by the assembly of the first face and the intermediate layer.
  • connection, at least partially, crystalline networks is made possible monocrystalline character of the first face and the intermediate layer.
  • the at least partial connection of the crystal lattices is also a factor for improving the electrical, thermal and optical resistivities of the assembly interface.
  • step d) is performed according to one of the following conditions: under an atmosphere having a partial pressure in water of less than 10 1 Pa,
  • the partial vacuum having a pressure of less than 10 Pa, preferably less than 1 Pa, still more preferably less than
  • this mode of implementation has the advantage of reducing the amount of water present at the bonding interface during step d).
  • step c) of formation of the intermediate layer is carried out by an epitaxial process, advantageously by MOCVD.
  • the heat treatment step e) is carried out at a temperature of between 200 ° C. and 600 ° C., preferably between 300 ° C. and 600 ° C., even more preferentially between 300 ° C. and 500 ° C.
  • step d), of direct bonding is preceded by a step c), of preparing the exposed surface of the intermediate layer and of the first face, step c) being adapted to preserve the crystallinity of the intermediate layer and the first face.
  • step c1) is also adapted to make the exposed surface of the intermediate layer and the first face hydrophilic.
  • the second layer has a thickness of less than 5 nm, preferably less than 2 nm.
  • the first substrate is indium phosphide, advantageously monoblock.
  • the second substrate comprises at least one of the following materials: gallium arsenide, silicon, silicon and germanium alloy, germanium, sapphire, alumina, silicon carbide, alloy of elements III and V.
  • FIG. 1 is a schematic representation of the process for manufacturing the heterostructure 4 according to a method known from the prior art
  • FIGS. 2a and 2b are diagrammatic representations of a step of the assembly method according to the first embodiment of the invention.
  • FIG. 3 is a schematic representation of a step of the assembly method according to the first embodiment of the invention.
  • FIG. 4 is a schematic representation of a step of the assembly method according to the first embodiment of the invention.
  • FIG. 5 is a graph representing, along the ordinate axis, the electrical resistivity (in mOhm.cm 2 ) of assemblies as a function of the temperature (in ° C.) of heat treatment given along the abscissa axis;
  • FIG. 6 is a graph representing, according to the ordinate axis, the bonding energy of assemblies (in mJ.m 2 ) as a function of the temperature (in ° C) of heat treatment given along the axis of the abscissa
  • FIG. 7 is an image obtained by transmission electron microscope of the assembly interface formed according to the invention.
  • FIG. 8 is a schematic representation of the assembly method according to a second embodiment of the invention.
  • Indium Phosphide means any alloy with the following chemical formula: lni- x (Eiii) x Pi-y (Ev) y, Em and Ev being, respectively, elements of column III and column V of the periodic table of elements, and with x and y less than 0.5, preferably less than 0.2, more preferably less than 0.05.
  • the indium phosphide may also comprise doping elements, for example sulfur, iron or silicon.
  • Coherent growth mode coherent growth mode of a layer is understood to mean the epitaxial growth of a monocrystalline layer on a monocrystalline substrate, and for which the monocrystalline layer has a thickness less than its critical thickness.
  • the layer having a thickness less than its critical thickness, is in mesh with the substrate.
  • the monocrystalline layer has the same mesh parameter as the substrate at any point in its volume. Therefore, the monocrystalline layer may be constrained.
  • a monocrystalline layer, having a thickness greater than its critical thickness will relax (“relaxation” according to the Anglo-Saxon terminology) its internal stresses so as to recover its natural mesh parameter. This relaxation phenomenon is accompanied by the generation of dislocation dislocations mesh ("misfit dislocations" according to the English terminology), as well as a degradation (increase) roughness of the exposed surface of the epitaxial layer.
  • Monobloc substrate by monoblock substrate is meant a substrate having a chemical composition essentially identical at any point in its volume.
  • the assembly method comprises a step a) of providing a first substrate 10.
  • the first substrate 10 comprises a first face 11.
  • the first face 11 is made of crystalline indium phosphide, advantageously the indium phosphide is monocrystalline.
  • the roughness of the first face 11 is adapted to direct bonding.
  • the roughness of the first face 11 is less than 1 nm RMS ("RMS” being the abbreviation of "Root Mean Square"), preferably less than 0.5 nm RMS, and very preferably less than 0.3 nm RMS, measured by atomic force microscopy ("Atomic Force Microscopy" according to the English terminology), and according to a measuring field of 5 ⁇ x 5 ⁇ .
  • the first substrate 10 may comprise a support substrate 10a on which a crystalline indium phosphide layer 10b rests.
  • the exposed surface of the crystalline indium phosphor layer 10b, advantageously monocrystalline, is then the first face 11.
  • the indium phosphide layer 10b may have a thickness of between 0.2 nm and 5 nm, preferably less than 2 nm.
  • the first face 11 has the chemical composition InP.
  • the support substrate 10a can comprise at least one of the materials chosen from: indium phosphide, gallium arsenide, silicon, germanium silicon alloy, germanium, sapphire, alumina, silicon carbide, alloy of elements III and V.
  • the support substrate 10a may comprise indium phosphide.
  • the first substrate 10 may be a monoblock indium phosphide substrate ("bulk” according to the Anglo-Saxon terminology).
  • the support substrate 10a can be laminated and comprise a stack of layers of functional semiconductor materials, such as junctions, diodes, tunnel diodes.
  • the assembly method comprises a step b) which comprises providing a second substrate 20.
  • the second substrate 20 comprises a second crystalline face 21 different from the indium phosphide.
  • the chemical composition of the substrate 20 does not correspond to the chemical formula of the indium phosphide given in definition.
  • the second substrate 20 may, for example, comprise at least one of the materials: gallium arsenide, silicon, silicon and germanium alloy, germanium, sapphire, alumina, silicon carbide, alloy of elements III and V.
  • the second substrate 20 may be laminated and comprise a stack of layers of functional semiconductor materials, such as junctions, diodes, tunnel diodes
  • the process according to the invention comprises a step c), represented in FIG. 3, which comprises the formation of a crystalline intermediate layer (by crystalline means, polycrystalline or monocrystalline) formed on the second face 21, also called front face 21, the second substrate 20.
  • the intermediate layer 22 is made of crystalline indium phosphide.
  • the formation of the intermediate layer 22 may be preceded by a step of preparing the second face 21 so as to reduce its roughness and / or deoxidize it.
  • the skilled person is able to determine the conditions for reducing the roughness and / or deoxidize a surface, and can in this regard refer to reference [3] cited at the end of the description.
  • the intermediate layer 22 will be polycrystalline if it is formed on a second face 21 also polycrystalline.
  • the second face 21 of the second substrate 20 and the intermediate layer 22 are monocrystalline.
  • the intermediate layer 22 is formed by epitaxy in a coherent growth mode.
  • an intermediate layer 22 of indium phosphide on a gallium arsenide substrate by metalorganic chemical vapor deposition ("MOCVD” or “Metalorganic Chemical Vapor Deposition” according to English terminology. Saxon).
  • the intermediate layer 22 can thus be formed using triethylindium (Teln) or trimethylindium (TMIn) and PH3 as precursor gases, under a working pressure of between 50 and 150 mbar, for example 100 mbar, and at a temperature of between 500 and 700 ° C, preferably between 500 and 600 ° C, for example 550 ° C.
  • the thickness of the intermediate layer 22 of indium phosphide formed on a gallium arsenide substrate is less than 5 nm, according to the model described by Matthews et al. [2]. It is also possible to form the intermediate layer 22 by other techniques known to those skilled in the art such as: liquid phase epitaxy ("Liquid Phase Epitaxy” according to the Anglo-Saxon terminology), jet epitaxy Molecular Beam Epitaxy (Anglo-Saxon terminology), spraying, plasma-assisted chemical deposition ("Plasma Enhanced Chemical Vapor Deposition” in Anglo-Saxon terminology), laser ablation (“Pulsed Laser Deposition "according to Anglo-Saxon terminology).
  • the intermediate layer 22 may have a thickness of less than 5 nm, preferably less than 2 nm.
  • the defectivity (dislocations, surface roughness) of the intermediate layer 22 is relatively low.
  • the intermediate layer 22 formed by epitaxy in a coherent growth mode, retains its constraint. Therefore, there is no generation of dislocations in the intermediate layer 22, and the roughness of the exposed surface of said intermediate layer 22 is not degraded.
  • the roughness of the exposed surface of the intermediate layer 22 is suitable for direct bonding.
  • the roughness of the exposed surface of the intermediate layer 22 is less than 1 nm RMS, preferably less than 0.5 nm RMS, measured by atomic force microscopy, and according to a measurement field of 5 ⁇ ⁇ 5 ⁇ .
  • the intermediate layer 22 may have the chemical composition InP.
  • the intermediate layer 22 may be thicker than desired after its formation. It is then possible to adapt its thickness by a thinning step. Said thinning step may be carried out by dry or wet etching according to techniques well known to those skilled in the art, and may consult the reference [3] cited at the end of the description.
  • the method according to the invention comprises a step d), represented in FIG. 4, which comprises a step of direct bonding of the first face 11 of the first substrate 10 with the exposed surface of the intermediate layer 22.
  • step d comprises a step of direct bonding of the first face 11 of the first substrate 10 with the exposed surface of the intermediate layer 22.
  • the first face 11 and the exposed surface of the intermediate layer 22 are brought into contact, more particularly in intimate contact, so that they can adhere to one another.
  • the assembly step d) is carried out at ambient temperature and without applying external mechanical pressure.
  • the assembly step d) does not require the implementation of a non-thermocompression assembly.
  • ambient temperature is meant a temperature of between 15 ° C. and 25 ° C., preferably between 18 ° C. and 22 ° C., for example 20 ° C.
  • Said assembly 30 comprises the intermediate layer 22 interposed between the first substrate 10 and the second substrate 20.
  • Step d) direct bonding is performed under an atmosphere having a pressure greater than 10 ⁇ 4 Pa, preferably greater than 10 ⁇ 3 Pa.
  • Step d) direct bonding can be performed at atmospheric pressure.
  • a bonding wave is initiated by means of a mechanical pressure exerted at a point on one of the two substrates 10 and 20 to assemble.
  • the step d) of direct bonding is carried out under a humidity controlled atmosphere, namely an atmosphere having a low moisture content.
  • step d) of direct bonding under a humidity controlled atmosphere can be performed under an atmosphere having a partial pressure of water less than 10 1 Pa.
  • step d) of direct bonding is performed in a closed chamber, in which the humidity level is controlled.
  • the humidity level can be controlled by controlling the dew point in the gluing chamber.
  • the moisture content can be controlled by the implementation of a molecular sieve to ensure a dew point temperature of about -90 ° C and a water content of less than lppm in a chamber at atmospheric pressure (which corresponds to a partial pressure of water less than 0.1 Pa for a total pressure equal to atmospheric pressure).
  • step d) of bonding under a controlled humidity atmosphere can be carried out under a partial vacuum, the partial vacuum having a pressure of less than 10 Pa, preferably less than 1 Pa, still more preferably less than 10 1 Pa.
  • a wave Bonding initiates and propagates spontaneously so that the first face 11 and the intermediate layer 22 bond to each other by direct molecular adhesion.
  • the first and second alternatives mentioned above have the advantage of reducing the amount of water present at the bonding interface during step d). Thus, little or no reaction products will be observed at the assembly interface, thus preventing degradation of the electrical, thermal and / or optical properties of the assemblies 30 thus formed.
  • step d a heat treatment step e), preferably under a neutral atmosphere, for example under Argon, is carried out.
  • a neutral atmosphere for example under Argon
  • Step e) is intended to reinforce the bonding interface of the assembly 30.
  • the heat treatment step e) can be carried out at a temperature of between 200 ° C. and 600 ° C.
  • the first face 11 and the second face 21 are monocrystalline, and the intermediate layer 22 is formed in a coherent growth mode (it is therefore also monocrystalline).
  • the heat treatment step e) can be adapted to allow the connection, at least partially, of the crystal lattices to the interface formed by the first face 11 and the layer Intermediate 22.
  • electrical and thermal resistivities are further reduced.
  • this configuration is particularly well suited when a structure comprising a monocrystalline indium phosphide substrate on a second monocrystalline substrate is required.
  • the electrical resistivity of the bonding interface of the assembly comprises a monocrystalline intermediate layer (thus formed in a coherent growth mode), which is less than at 10 mQ.cm 2 .
  • the order of 18 atm / cm 3 (eg sulfur atoms) is of the order of 5 m ⁇ .cm 2 , after a heat treatment step performed at 200 ° C. Bonding an InP substrate to GaAs requires heat treatment performed at at least 500 ° C to achieve an equivalent electrical resistivity level.
  • the intermediate layer 22 comprises a doping, for example N type, and concentration greater than 10 18 atm / cm 3 , preferably greater than 5 x 10 18 atm / cm 3 .
  • a heat treatment performed at a temperature below 600 ° C. limits the deformation of the assembly which may be caused by the differences in coefficient of thermal expansion ("CTE” or "coefficient of thermal expansion” according to the English terminology). Saxon) of the first and second substrates.
  • CTE coefficient of thermal expansion
  • Saxon coefficient of thermal expansion
  • the heat treatment step can be carried out at a temperature between 300 ° C and 600 ° C.
  • the bonding energy of an assembly 30 is greater than 600 mJ.m 2 after heat treatment of said assembly 30 carried out at a temperature above 300 ° C.
  • the heat treatment step can be carried out at a temperature of between 300 ° C and 500 ° C.
  • a heat treatment performed at 500 ° C makes it possible to observe a connection of the crystal lattices of the first face 11 and of the intermediate layer 22 (illustrated in FIG. 7).
  • step d), of direct bonding is preceded by a step c1), of preparing the exposed surface of the intermediate layer 22, and of the first face 11.
  • step c1) The preparation of the exposed surface of the intermediate layer 22, and of the first face 11 during step c1) can also be adapted to make them compatible with a direct bonding step performed at ambient temperature and without application of a external mechanical pressure.
  • step c1) can also be intended to make the exposed surface of the intermediate layer 22, and the first face 11 hydrophilic.
  • Step c1) is also adapted to preserve the roughness of the exposed surface of the intermediate layer (22) and the first face (11).
  • the roughness of the exposed surface of the intermediate layer (22) and the first face (11) are not affected at the end of step c1). More particularly, the roughness of the exposed surface of the intermediate layer (22) and the first face (11) will be preserved during step c1).
  • Step c1) may comprise deoxidation and / or passivation of the exposed surface of the intermediate layer 22 and the first face 11.
  • Step c1) is adapted to preserve the crystallinity of the intermediate layer 22 and the first face 11.
  • Step c1) may comprise dry etching or wet etching.
  • Those skilled in the art are able to determine the conditions and the compounds adapted to perform step c1), and in this regard may consult the reference [3] cited at the end of the description.
  • a step c1) carried out wet may comprise the use of a chemical solution comprising at least one of the elements:
  • the aforementioned chemical solution makes it possible to remove / etch the native oxides which may be present on the first face 11 and the exposed surface of the intermediate layer 22, as well as to passivate said surfaces.
  • the surface preparation step c1) can be carried out by a radical oxidation step of the first face 11 and of the exposed surface of the intermediate layer 22.
  • the radical oxide formed on each of the aforementioned faces has the advantage of disappearing at least partially in step e) of heat treatment.
  • the radical oxide thus has the advantage of protecting the surfaces to be assembled, and especially to allow a step d), direct bonding, without having to manage the waiting time between the different steps.
  • the radical oxidation can be carried out under an atmosphere of ozone and / or oxygen illuminated by ultraviolet radiation.
  • the ultraviolet radiation may comprise primary wavelengths preferably of the order of 185 nm and 254 nm (for example radiation from a low pressure mercury vapor lamp).
  • the surrounding oxygen can be used as an oxidizing species, but the latter can be substituted by ozone.
  • a 1.8 nm thick free radical oxide layer can be generated on indium phosphide for an exposure time of 3 minutes.
  • a first application of this first embodiment makes it possible to form an InP assembly on silicon.
  • the first application comprises the supply of a monocrystalline substrate of InP chemical composition and a silicon substrate.
  • An InP chemical intermediate layer, 2 nm thick, is then formed on the silicon substrate in a coherent growth mode.
  • the formation of the intermediate layer is carried out by MOCVD at a temperature of 550 ° C., under a pressure of 100 mbar, with PH3 and Teln as precursor gases.
  • the assembly step is then carried out under partial vacuum at an atmospheric pressure of less than 10 1 Pa, and is followed by a heat treatment step at 500 ° C for 2 hours.
  • an assembly of InP on silicon is obtained, with an assembly interface having a reduced defectivity, and electrical, thermal and optical properties improved compared to what is known from the state of the art.
  • a second application of this first embodiment makes it possible to form an InP assembly on GaAs.
  • This second mode of application differs from the first mode of application in that the second substrate is a monocrystalline GaAs substrate.
  • FIG. 8 which differs from the first embodiment in that a step a2) is performed before step e), and a step f) after step e).
  • Step a2) comprises the formation of an embrittlement zone 12 in the first substrate 10.
  • the weakening zone 12 is substantially parallel to the first face 11.
  • the embrittlement zone 12 and the first face 11 delimit a useful layer 13.
  • the useful layer 13, as described below, is intended to be transferred to the exposed surface of the intermediate layer 22.
  • the weakening zone 12 may be formed by implantation of gaseous species through the first face 11, and at a depth defined by the implantation energy of said species.
  • the implanted species may comprise at least one of the elements included in the list: H, He.
  • the weakening zone 12 is formed by implantation of hydrogen, at an energy of 10OKeV, and at a dose of 6.5 x 10 16 atm / cm 2 , in a first substrate 10 made of phosphide d 'indium.
  • an embrittlement zone is formed at a distance of about 900 nm from the first face 11, thus delimiting a useful layer 13, for example 800 nm thick.
  • a fracture step f) is performed after the assembly step e).
  • the fracture step comprises the initiation and the propagation of a fracture wave within the weakening zone 12 so that the first substrate 10 is detached from the useful layer 13, and thus enables the transfer of said useful layer. 13 on the exposed surface of the intermediate layer 22.
  • Step f) can be carried out by heat treatment, for example a treatment comprising a rise in temperature.
  • the heat treatment is carried out under an inert atmosphere, for example under argon, at a temperature of between 150 ° C. and 300 ° C., and a duration of between 30 minutes and 3 hours.
  • an inert atmosphere for example under argon
  • a heterogeneous assembly step unlike the method according to the invention, generates an interface having no connection and therefore defects likely to degrade the electrical and thermal conduction properties, but also the optical properties, for example transparency.
  • the optical properties of the bonding interface directly affect the performance of the devices, in particular photovoltaic cells, intended to be manufactured in or on the heterostructures obtained according to the invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L'invention concerne un procédé d'assemblage comprenant les étapes suivantes : a) fournir un premier substrat comprenant une première face en phosphure d'indium cristallin, b) fournir un second substrat comprenant une seconde face cristalline et différente du phosphure d'indium, c) former une couche intermédiaire de phosphure d'indium cristallin sur la seconde face du second substrat, d) former un assemblage, par une étape de collage direct, en mettant en contact la première face du premier substrat avec la couche intermédiaire, l'étape de collage direct étant réalisée sous une atmosphère présentant une pression supérieure à 10"4 Pa, de préférence supérieure à 10-3 Pa. e) soumettre l'assemblage, formé à l'étape d), à un traitement thermique.

Description

PROCEDE D'ASSEM BLAGE DE SUBSTRATS PAR COLLAGE DE SU RFACES
DE PHOSPHU RE D'INDI UM
DESCRIPTION DOMAINE TECHNIQU E ET ART ANTÉRIEUR
L'invention concerne un procédé d'assemblage d'un premier substrat et d'un second substrat, l'assemblage étant destiné à être utilisé dans les domaines de l'énergie, de l'optoélectronique, et de la microélectronique.
La figure 1 présente un procédé d'assemblage connu de l'état de la technique et décrit par Shiro Uchida et al. [1] qui comprend les étapes suivantes :
a) fournir un premier substrat 1 de phosphure d'indium cristallin comprenant une première face,
b) fournir un second substrat 2 d'arséniure de gallium cristallin comprenant une seconde face,
c) exécuter un nettoyage de la première face et de la seconde face, d) activer la première face et la seconde face avec un bombardement par un faisceau d'ions d'argon,
e) assembler la première face et la seconde face.
A l'issue de l'étape e) du procédé connu de l'état de la technique, une hétérostructure 4, comprenant une interface 3 d'assemblage entre la première face et la seconde face, est obtenue.
L'étape c) de nettoyage comprend un nettoyage dans une solution alcaline.
Selon ce procédé connu de l'état de la technique, il est possible d'atteindre une résistance électrique à l'interface 3 d'assemblage de l'ordre de 2,5Χ10-5 ΩΧΙΎΙ2.
Cependant, ce procédé n'est pas satisfaisant.
En effet, afin d'assurer une faible résistivité électrique et/ou thermique à l'interface 3 d'assemblage formée par la première face et la seconde face, ce procédé prévoit le retrait des oxydes natifs sur lesdites première et seconde faces avant l'étape d'assemblage e).
Pour ce faire, l'étape d), d'activation par bombardement par un faisceau d'ions d'argon, et l'étape e), d'assemblage, sont exécutées dans une même chambre à vide poussé (« high vacuum chamber » selon la terminologie anglo-saxonne), et à une pression inférieure à 10~5 Pa. Le maintien d'un tel vide tout au long de ces deux étapes prévient alors la recroissance d'oxyde natif sur la première et la seconde face après l'étape d), d'activation par bombardement par un faisceau d'ion d'argon.
Cependant, ce procédé est très coûteux car il nécessite une chambre à vide poussé.
De plus, ce procédé limite les cadences de production (« through put » selon la terminologie Anglo-Saxonne) requises dans les industries de la microélectronique, ou de l'optronique.
Par ailleurs, l'activation par bombardement par un faisceau d'ions d'argon augmente le risque de contamination particulaire par abrasion des surfaces des substrats de phosphure d'indium 1 et d'arséniure de gallium 2 destinées à être mises en contact.
En outre, l'activation par bombardement par un faisceau d'ions dégrade la qualité cristalline au voisinage de la surface des substrats soumis à ce traitement.
De manière alternative, il a également été proposé d'exécuter l'étape d'assemblage e) par thermocompression.
Cependant, ce mode d'assemblage par thermocompression n'est pas non plus satisfaisant.
En effet, un assemblage par thermocompression requiert la mise œuvre d'un équipement lourd et coûteux.
Par ailleurs, un assemblage par thermocompression est généralement exécuté à haute température, sous un environnement pauvre en oxygène, et nécessite l'application d'une pression mécanique extérieure sur la substrats lors de ladite étape d'assemblage, . Ces conditions opératoires limitent également les cadences de production et ne sont pas toujours compatibles avec les requis des industries de la microélectronique, ou de l'optronique.
Or, l'obtention d'hétérostructures comprenant un empilement de phosphure d'indium et d'arséniure de gallium présentant une faible résistance électrique et thermique à l'interface de collage est d'un grand intérêt dans les domaines de l'énergie, de l'optoélectronique et de la microélectronique.
Notamment, lors de la fabrication de cellules photovoltaïques, des substrats de phosphure d'indium 1 sur arséniure de gallium 2 sont bien adaptées pour former par croissance épitaxiale les jonctions destinées à transformer l'énergie lumineuse en énergie électrique.
Par ailleurs, afin de pouvoir collecter le courant généré par les cellules photovoltaïques, il est nécessaire d'obtenir une résistivité électrique et/ou thermique à l'interface 3 phosphure d'indium/arséniure de gallium la plus faible possible.
Un but de l'invention est alors de proposer un procédé d'assemblage, à température ambiante et sans recours à l'application d'une pression mécanique extérieure, d'un substrat comprenant une première face en phosphure d'indium cristallin avec un substrat cristallin permettant d'obtenir une résistivité électrique et/ou thermique d'interface faible, et compatible avec les requis de l'industrie de la microélectronique en terme de coûts, de cadences de production et de facilité de mise en œuvre. EXPOSÉ DE L'INVENTION
Le but précédemment énoncé est atteint par un procédé d'assemblage comprenant les étapes suivantes :
a) fournir un premier substrat comprenant une première face en phosphure d'indium cristallin,
b) fournir un second substrat comprenant une seconde face cristalline et différente du phosphure d'indium,
c) former une couche intermédiaire de phosphure d'indium cristallin sur la seconde face du second substrat, d) former un assemblage, par une étape de collage direct à température ambiante et sans appliquer de pression mécanique extérieure, en mettant en contact la première face du premier substrat avec la couche intermédiaire, l'étape de collage direct étant réalisée sous une atmosphère présentant une pression supérieure à 10~4 Pa, de préférence supérieure à 10~3 Pa.
e) soumettre l'assemblage, formé à l'étape d), à un traitement thermique.
Par température ambiante, on entend une température comprise entre 15°C et 25°C, préférentiellement entre 18°C et 22°C, par exemple 20°C.
Ainsi, la Demanderesse a pu constater que le procédé mis en œuvre selon l'invention ne nécessite pas d'exécuter un bombardement par un faisceau d'ions, ni même de vide poussé pour exécuter l'étape d) d'assemblage, et permet malgré tout d'obtenir une résistivité électrique et/ou thermique d'interface suffisamment faible.
Cet effet est pour le moins surprenant. En effet, le collage d'un substrat de phosphure d'indium sur un substrat de nature différente, comme par exemple sur de l'arséniure de gallium, nécessite généralement des conditions d'activation de collage et de collage sous vide très poussé.
Ainsi, la formation de la couche intermédiaire sur le second substrat permet de réaliser l'étape d'assemblage à une atmosphère présentant une pression supérieure à 10~4 Pa, de préférence supérieure à 10~3 Pa.
Par ailleurs, puisque l'étape d) peut être réalisée sous un vide modéré, les cadences de production ne sont pas pénalisées, contrairement au procédé connu de l'état de la technique.
En outre, le procédé selon l'invention permet d'obtenir des hétérostructures qui ne peuvent être obtenues selon les procédés d'assemblage connus de l'art antérieur. Notamment, le procédé selon l'invention permet d'obtenir des hétérostructures comprenant du phosphure d'indium cristallin sur un substrat de silicium.
Selon un mode de mise en œuvre, la première face et la seconde face du second substrat sont monocristallines, et la couche intermédiaire est formée selon un mode de croissance cohérente. Un mode de croissance cohérente permet d'obtenir une couche intermédiaire monocristalline.
Ainsi, la formation de la couche intermédiaire par un mode de croissance cohérente prévient ou réduit la génération de défauts cristallins, tels que des dislocations, dans ladite couche intermédiaire. Ce qui permet avantageusement de conserver une rugosité de la surface exposée de la couche intermédiaire relativement faible et donc compatible avec une étape de collage direct. De plus, une absence ou un nombre réduit de défauts cristallins est très favorable pour la réalisation d'une interface d'assemblage présentant de faibles résistivités électriques, thermiques et optiques, et, en particulier limitant les recombinaisons de porteurs à l'interface de collage. Par conséquent, l'obtention d'une couche intermédiaire selon un mode de croissance cohérente permet de réduire encore les résistivités électriques et thermiques de l'interface de l'interface formée par la première face et le couche intermédiaire, et de limiter les recombinaisons de porteurs au niveau de cette interface.
Par ailleurs, cette configuration est particulièrement avantageuse lorsque des structures monocristallines sont requises.
Selon un mode de mise en œuvre, l'étape e), de traitement thermique, est adaptée pour permettre un raccord, au moins partiel, des réseaux cristallins à l'interface formée par la première face et la couche intermédiaire.
Ainsi, il a également été observé par la Demanderesse un raccord, au moins partiel, des réseaux cristallins à l'interface formée par l'assemblage de la première face et de la couche intermédiaire.
Par ailleurs, le raccord, au moins partiel, des réseaux cristallins est rendu possible le caractère monocristallin de la première face et de la couche intermédiaire.
En outre, le raccord, au moins partiel, des réseaux cristallins est également un facteur d'amélioration des résistivités électriques, thermiques et optiques de l'interface d'assemblage.
Selon un mode de mise en œuvre, l'étape d) est réalisée selon une des conditions suivantes : - sous une atmosphère présentant une pression partielle en eau inférieure à 10 1 Pa,
ou
- sous un vide partiel, le vide partiel présentant une pression inférieure à 10 Pa, préférentiellement inférieure à 1 Pa, encore plus préférentiellement inférieure à
10 1 Pa.
Ainsi, ce mode de mise en œuvre présente l'intérêt de réduire la quantité d'eau présente à l'interface de collage pendant l'étape d).
En outre, peu ou pas de produits de réactions seront observés à l'interface d'assemblage, prévenant alors la dégradation des propriétés électriques, thermiques et optiques des assemblages ainsi formés.
Selon un mode de mise en œuvre, l'étape c) de formation de la couche intermédiaire est exécutée par un procédé d'épitaxie, avantageusement par MOCVD.
Selon un mode de mise en œuvre, l'étape e), de traitement thermique est exécutée à une température comprise entre 200°C et 600°C, préférentiellement entre 300°C et 600°C, encore plus préférentiellement entre 300°C et 500°C.
Selon un mode de mise en œuvre, l'étape d), de collage direct, est précédée d'une étape cl), de préparation de la surface exposée de la couche intermédiaire et de la première face, l'étape cl) étant adaptée pour préserver la cristallinité de la couche intermédiaire et de la première face.
Selon un mode de réalisation avantageux, , l'étape cl) est également adaptée pour rendre la surface exposée de la couche intermédiaire et de la première face hydrophiles
Selon un mode de mise en œuvre, la seconde couche a une épaisseur inférieure à 5 nm, de préférence inférieure à 2 nm.
Selon un mode de mise en œuvre, le premier substrat est en phosphure d'indium, avantageusement monobloc.
Selon un mode de mise en œuvre, le second substrat comprend au moins un des matériaux : arséniure de gallium, silicium, alliage de silicium et de germanium, germanium, saphir, alumine, carbure de silicium, alliage d'éléments III et V. BRÈVE DESCRIPTION DES DESSINS
D'autres caractéristiques et avantages apparaîtrons dans la description qui va suivre des modes de mise en œuvre du procédé d'assemblage selon l'invention, donnés à titre d'exemples non limitatifs, en référence aux dessins annexés dans lesquels :
- la figure l est une représentation schématique du procédé de fabrication de l'hétérostructure 4 selon un procédé connu de l'art antérieur,
- les figures 2a et 2b sont des représentations schématiques d'une étape du procédé d'assemblage selon le premier mode de réalisation de l'invention,
- la figure 3 est une représentation schématique d'une étape du procédé d'assemblage selon le premier mode de réalisation de l'invention,
- la figure 4 est une représentation schématique d'une étape du procédé d'assemblage selon le premier mode de réalisation de l'invention,
- la figure 5 est un graphique représentant, selon l'axe des ordonnées, la résistivité électrique (en mOhm.cm2) d'assemblages en fonction de la température (en °C) de traitement thermique donnée selon l'axe des abscisses,
- la figure 6 est un graphique représentant, selon l'axe des ordonnées, l'énergie de collage d'assemblages (en mJ.m 2) en fonction de la température (en °C) de traitement thermique donnée selon l'axe des abscisses,
- la figure 7 est une image obtenue par microscope électronique à transmission de l'interface d'assemblage formée selon l'invention,
- la figure 8 est une représentation schématique du procédé d'assemblage selon un second mode de réalisation de l'invention.
EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Pour les différents modes de mise en œuvre, les mêmes références seront utilisées pour des éléments identiques ou assurant la même fonction, par souci de simplification de la description.
Phosphure d'indium : Par phosphure d'indium, on entend tout alliage répondant à la formule chimique suivante : lni-x(Eiii)xPi-y( Ev)y, Em et Ev étant, respectivement, des éléments de la colonne III et de la colonne V de la classification périodique des éléments, et avec x et y inférieurs à 0,5, de préférence inférieurs à 0,2, encore plus préférentiellement inférieurs à 0,05. Le phosphure d'indium peut également comprendre des éléments dopants, par exemple du soufre, du fer, du silicium.
Composition chimique InP : on entend par composition chimique InP, du phosphure d'indium tel que défini précédemment avec x = y = 0.
Mode de croissance cohérente (« cohérent epitaxial growth » selon la terminologie Anglo-Saxonne) : on entend par mode de croissance cohérente d'une couche, la croissance épitaxiale d'une couche monocristalline sur un substrat monocristallin, et pour laquelle la couche monocristalline a une épaisseur inférieure à son épaisseur critique. Dans ce cas, la couche, présentant une épaisseur inférieure à son épaisseur critique, est en accord de maille avec le substrat. Autrement dit, la couche monocristalline a le même paramètre de maille que le substrat en tout point de son volume. Par conséquent, la couche monocristalline peut présenter une contrainte. Une couche monocristalline, présentant une épaisseur supérieure à son épaisseur critique, relâchera (« relaxation » selon la terminologie anglosaxonne) ses contraintes internes de manière à retrouver son paramètre de maille naturel. Ce phénomène de relaxation s'accompagne de la génération de dislocations de désaccord de maille (« misfit dislocations » selon la terminologie anglosaxonne), ainsi que d'une dégradation (augmentation) de la rugosité de la surface exposée de la couche épitaxiée.
Substrat monobloc : par substrat monobloc, on entend un substrat présentant une composition chimique essentiellement identique en tout point de son volume.
Selon un premier mode de réalisation, le procédé d'assemblage, illustré aux figures 2a et 2b, comprend une étape a) consistant à fournir un premier substrat 10.
Le premier substrat 10 comprend une première face 11.
La première face 11 est faite de phosphure d'indium cristallin, avantageusement le phosphure d'indium est monocristallin.
De manière avantageuse, la rugosité de la première face 11 est adaptée au collage direct. Par exemple, la rugosité de la première face 11 est inférieure à 1 nm RMS (« RMS » étant l'abbréviation de « Root Mean Square »), de préférence inférieure à 0,5 nm RMS, et très préférentiellement inférieure à 0,3 nm RMS, mesurée par microscopie à force atomique (« Atomic Force Microscopy » selon la terminologie anglosaxonne), et selon un champ de mesure de 5 μιη x 5 μιη.
Le premier substrat 10 peut comprendre un substrat support 10a sur lequel repose une couche de phosphure d'indium cristallin 10b. La surface exposée de la couche de phosphure d'indium 10b cristalline, avantageusement monocristalline, est alors la première face 11.
La couche de phosphure d'indium 10b peut avoir une épaisseur comprise entre 0,2 nm et 5 nm, préférentiellement inférieure à 2 nm.
De manière avantageuse, la première face 11 a pour composition chimique InP.
Le substrat support 10a peut comprendre au moins un des matériaux choisi parmi : phosphure d'indium, arséniure de gallium, silicium, alliage de silicium germanium, germanium, saphir, alumine, carbure de silicium, alliage d'éléments III et V.
De manière alternative, le substrat support 10a peut comprendre du phosphure d'indium. De manière avantageuse, le premier substrat 10 peut être un substrat de phosphure d'indium monobloc (« bulk » selon la terminologie Anglo-Saxonne).
Le substrat support 10a peut être stratifié et comprendre un empilement de couches de matériaux semi-conducteurs fonctionnelles, telles que des jonctions, des diodes, des diodes tunnels.
Le procédé d'assemblage comprend une étape b), qui consiste à fournir un second substrat 20. Le second substrat 20 comprend une seconde face 21 cristalline et différente du phosphure d'indium. Autrement dit, la composition chimique du substrat 20 ne correspond pas à la formule chimique du phosphure d'indium donnée en définition.
Le second substrat 20 peut, par exemple, comprendre au moins un des matériaux : arséniure de gallium, silicium, alliage de silicium et de germanium, germanium, saphir, alumine, carbure de silicium, alliage d'éléments III et V. Le second substrat 20 peut être stratifié et comprendre un empilement de couches de matériaux semi-conducteurs fonctionnelles, telles que des jonctions, des diodes, des diodes tunnels
Le procédé selon l'invention comprend une étape c), représentée à la figure 3, qui comprend la formation d'une couche intermédiaire 22 cristalline (par cristalline, on entend polycristallin ou monocristallin) formée sur la seconde face 21, dite également face avant 21, du second substrat 20.
La couche intermédiaire 22 est faite de phosphure d'indium cristallin.
La formation de la couche intermédiaire 22 peut être précédée d'une étape de préparation de la seconde face 21 de manière réduire sa rugosité et/ou à la désoxyder. L'homme du métier est à même de déterminer les conditions permettant de réduire la rugosité et/ou de désoxyder une surface, et peut à cet égard consulter la référence [3] citée à la fin de la description.
La couche intermédiaire 22 sera polycristalline si elle est formée sur une seconde face 21 également polycristalline.
Avantageusement, le seconde face 21 du second substrat 20 et la couche intermédiaire 22 sont monocristallines.
Dans ce cas, la couche intermédiaire 22 est formée par épitaxie selon un mode de croissance cohérente.
Par exemple, il est possible de former une couche intermédiaire 22 de phosphure d'indium sur un substrat 20 d'arséniure de gallium par dépôt chimique en phase vapeur aux organométalliques (« MOCVD » ou « Metalorganic Chemical Vapor Déposition » selon la terminologie Anglo-Saxonne). La couche intermédiaire 22 peut ainsi être formée en utilisant du triethylindium (Teln) ou Trimethylindium (TMIn) et PH3 comme gaz précurseurs, sous une pression de travail comprise entre 50 et 150 mbar, par exemple 100 mbar, et à une température de comprise entre 500 et 700°C, préférentiellement entre 500 et 600°C, par exemple 550°C. Selon un mode de croissance cohérente, l'épaisseur de la couche intermédiaire 22 de phosphure d'indium formée sur un substrat d'arséniure de gallium est inférieure à 5 nm, selon le modèle décrit par Matthews et al. [2]. Il est également possible de former le couche intermédiaire 22 par d'autres techniques connues de l'homme du métier telles que : l'épitaxie en phase liquide (« Liquid Phase Epitaxy » selon la terminologie Anglo-Saxonne), l'épitaxie par jets moléculaires (« Molecular Beam Epitaxy » selon la terminologie Anglo-Saxonne), la pulvérisation, le dépôt par voie chimique assistée par plasma (« Plasma Enhanced Chemical Vapor Déposition » selon la terminologie Anglo-Saxonne), l'ablation laser ( « Pulsed Laser Déposition » selon la terminologie Anglo-Saxonne).
Avantageusement, la couche intermédiaire 22 peut avoir une épaisseur inférieure à 5 nm, de préférence inférieure à 2 nm.
Ainsi, dans le cas d'un mode de croissance cohérente, la défectivité (les dislocations, la rugosité de surface) de la couche intermédiaire 22 est relativement faible.
En effet, la couche intermédiaire 22, formée par épitaxie selon un mode de croissance cohérente, conserve sa contrainte. Par conséquent, il n'y a pas de génération de dislocations dans la couche intermédiaire 22, et la rugosité de la surface exposée de ladite couche intermédiaire 22 n'est pas dégradée.
De manière avantageuse, la rugosité de la surface exposée de la couche intermédiaire 22 est adaptée au collage direct. Par exemple, la rugosité de la surface exposée de la couche intermédiaire 22 est inférieure à 1 nm RMS, de préférence inférieure à 0,5 nm RMS, mesurée par microscopie à force atomique, et selon un champ de mesure de 5 μιη x 5 μιη.
De manière avantageuse, la couche intermédiaire 22 peut avoir pour composition chimique InP.
La couche intermédiaire 22 peut être plus épaisse que souhaité après sa formation. Il est alors possible d'adapter son épaisseur par une étape d'amincissement. Ladite étape d'amincissement peut être exécutée par gravure sèche ou humide selon des techniques bien connues de l'homme du métier, et pourra consulter la référence [3] citée à la fin de la description.
Le procédé selon l'invention comprend une étape d), représenté à la figure 4, qui comprend une étape de collage direct de la première face 11 du premier substrat 10 avec la surface exposée de la couche intermédiaire 22. Lors de l'étape de collage direct, la première face 11 et la surface exposée de la couche intermédiaire 22 sont mises en contact, plus particulièrement en contact intime, de sorte qu'elles puissent adhérer l'une sur l'autre.
Plus particulièrement, l'étape d) d'assemblage est exécutée à température ambiante et sans appliquer de pression mécanique extérieure. Autrement dit, l'étape d) d'assemblage ne nécessite pas la mise en œuvre d'un assemblage pas thermocompression.
Par température ambiante, on entend une température comprise entre 15°C et 25°C, préférentiellement entre 18°C et 22°C, par exemple 20°C.A l'issue de l'étape d) de collage direct, un assemblage 30 est formé. Ledit assemblage 30 comprend la couche intermédiaire 22 intercalée entre le premier substrat 10 et le second substrat 20.
L'étape d) de collage direct est exécutée sous une atmosphère présentant une pression supérieure à 10~4 Pa, de préférence supérieure à 10~3 Pa.
L'étape d) de collage direct peut être exécutée à la pression atmosphérique. Lors de la mise en contact de la première face 11 et de la surface exposée de la couche intermédiaire 22, une onde de collage est initiée à l'aide d'une pression mécanique exercée en un point d'un des deux substrats 10 et 20 à assembler.
Selon un mode de réalisation avantageux, l'étape d) de collage direct est exécutée sous une atmosphère à humidité contrôlée, à savoir une atmosphère présentant un faible taux d'humidité.
Selon une première alternative, l'étape d) de collage direct sous une atmosphère à humidité contrôlée peut être exécutée sous une atmosphère présentant une pression partielle en eau inférieure à 10 1 Pa.
Pour ce faire, l'étape d) de collage direct est exécutée dans une enceinte fermée, dans laquelle le taux d'humidité est contrôlé.
Par exemple, le taux d'humidité peut être contrôlé par le contrôle du point de rosée dans l'enceinte de collage. Par exemple le taux d'humidité peut être contrôlé par la mise en œuvre d'un tamis moléculaire permettant d'assurer une température de point de rosée d'environ -90°C et une teneur en eau inférieure à lppm dans une enceinte à pression atmosphérique (ce qui correspond à une pression partielle en eau inférieure à 0,1 Pa pour une pression totale égale à la pression atmosphérique).
Selon une seconde alternative, l'étape d) de collage sous une atmosphère à humidité contrôlée peut être exécutée sous un vide partiel, le vide partiel présentant une pression inférieure à 10 Pa, préférentiellement inférieure à 1 Pa, encore plus préférentiellement inférieure à 10 1 Pa.
Lorsque la première face 11 et la surface exposée de la couche intermédiaire 22 sont mises en contact, et que le vide partiel atteint une pression inférieure à 10 Pa, préférentiellement inférieure à 1 Pa, encore plus préférentiellement inférieure à 10 1 Pa, une onde de collage s'initie et se propage de manière spontanée de sorte que la première face 11 et la couche intermédiaire 22 se lient l'une à l'autre par adhésion moléculaire directe.
Les première et seconde alternatives précitées présentent l'intérêt de réduire la quantité d'eau présente à l'interface de collage pendant l'étape d). Ainsi peu ou pas de produits de réactions seront observés à l'interface d'assemblage, prévenant alors la dégradation des propriétés électriques, thermiques et/ou optiques des assemblages 30 ainsi formés.
Les modes de collage direct précités, exécutés à pression atmosphérique ou sous vide modéré, ne pénalisent pas les cadences de production contrairement au procédé connu de l'état de la technique.
A l'issue de l'étape d), une étape e) de traitement thermique, de préférence, sous atmosphère neutre, par exemple sous Argon, est exécutée.
L'étape e) a pour but renforcer l'interface de collage de l'assemblage 30.
L'étape e) de traitement thermique peut être exécutée à une température comprise entre 200°C et 600°C.
De manière particulièrement avantageuse, la première face 11 et la seconde face 21 sont monocristallines, et la couche intermédiaire 22 est formée selon un mode de croissance cohérente (elle est donc également monocristalline). Ainsi, l'étape e) de traitement thermique peut être adaptée pour permettre le raccord, au moins partiel, des réseaux cristallins à l'interface formée par la première face 11 et la couche intermédiaire 22. Par conséquent, les résistivités électrique et thermique s'en trouvent encore réduites. Par ailleurs, cette configuration est particulièrement bien adaptée lorsqu'une structure comprenant un substrat de phosphure d'indium monocristallin sur un second substrat monocristallin est requise.
Ainsi, après un traitement thermique exécuté à 200°C, il a été observé par la Demanderesse une résistivité électrique, de l'interface de collage de l'assemblage comprenant une couche intermédiaire monocristalline (donc formée selon un mode de croissance cohérente), inférieure à 10 mQ.cm2.
Tel qu'illustré à la figure 5, la résistivité électrique de l'interface de collage d'un assemblage 30, impliquant un première face 11 monocristalline et une couche intermédiaire 22, monocristalline, de composition chimique InP de dopage de type N de l'ordre de 1018 atm/cm3 (par exemple des atomes de soufre), est de l'ordre de 5 mQ.cm2, après une étape de traitement thermique exécutée à 200°C. Un collage d'un substrat d'InP sur du GaAs nécessite un traitement thermique exécuté à au moins 500°C pour atteindre un niveau de résistivité électrique équivalent.
Avantageusement, la couche intermédiaire 22 comprend un dopage, par exemple de type N, et de concentration supérieure à 1018 atm/cm3, préférentiellement supérieure à 5 x 1018 atm/cm3.
Par ailleurs, un traitement thermique exécuté à une température inférieure à 600°C limite la déformation de l'assemblage 30 pouvant être causée par les différences de coefficient de dilation thermique (« CTE » ou « coefficient of thermal expansion » selon la terminologie Anglo-Saxonne) des premier et second substrats.
De manière avantageuse, l'étape de traitement thermique peut être exécutée à une température comprise entre 300°C et 600°C.
Tel qu'illustré à la figure 6, l'énergie de collage d'un assemblage 30 est supérieure à 600 mJ.m2 après un traitement thermique dudit assemblage 30 exécuté à une température supérieure à 300°C.
Toujours de manière avantageuse, l'étape de traitement thermique peut être exécutée à une température comprise entre 300°C et 500°C. Par exemple, un traitement thermique exécuté à 500°C permet d'observer un raccordement des réseaux cristallins de la première face 11 et de la couche intermédiaire 22 (illustré à la figure 7).
De manière particulièrement avantageuse, l'étape d), de collage direct, est précédée d'une étape cl), de préparation de la surface exposée de la couche intermédiaire 22, et de la première face 11.
La préparation de la surface exposée de la couche intermédiaire 22, et de la première face 11 au cours de l'étape cl) peut également être adaptée pour les rendre compatibles avec une étape de collage direct exécutée à température ambiante et sans application d'une pression mécanique extérieure. Notamment, l'étape cl) peut également être destinée à rendre la surface exposée de la couche intermédiaire 22, et de la première face 11 hydrophile.
L'étape cl) est également adaptée pour préserver la rugosité de la surface exposée de la couche intermédiaire (22) et de la première face (11). Ainsi, la rugosité de la surface exposée de la couche intermédiaire (22) et de la première face (11) ne sont pas affectées à l'issue de l'étape cl). Plus particulièrement, la rugosité de la surface exposée de la couche intermédiaire (22) et de la première face (11) seront préservées au cours de l'étape cl).
Ainsi, dès lors que la rugosité de la surface exposée de la couche intermédiaire (22) et de la première face (11) sont inférieures à 1 nm RMS, ladite surface exposée et ladite première face présenterons une rugosité inférieure à 1 nm RMS après exécution de l'étape cl).
L'étape cl) peut comprendre une désoxydation et / ou une passivation de la surface exposée de la couche intermédiaire 22 et de la première face 11. L'étape cl) est adaptée pour préserver la cristallinité de la couche intermédiaire 22 et de la première face 11.
Par adaptée pour préserver la cristallinité, on entend une étape qui n'affecte pas la qualité cristalline (pas d'amorphisation), et qui ne génère pas de défauts cristallins tels que des dislocations. Contrairement à la figure 3a d'Uchida et al. [1], l'interface formée par la première face 11 et la couche intermédiaire 22 est toujours cristalline après l'étape de collage direct.
L'utilisation d'un bombardement ionique d'argon pour désoxyder les surfaces à assembler, tel que proposé par Uchida et al., aurait pour conséquence d'amorphiser lesdites surfaces. Etant donné sa faible épaisseur, la couche intermédiaire 22 serait amorphisée selon toute son épaisseur.
Cela aurait alors pour conséquence de dégrader les propriétés électriques, thermiques et optiques de l'interface formée après collage direct.
L'étape cl) peut comprendre une gravure par voie sèche ou par voie humide. L'homme du métier est à même de déterminer les conditions et les composés adaptés pour exécuter l'étape cl), et à cet égard pourra consulter la référence [3] citée à la fin de la description.
A titre d'exemple, une étape cl) exécutée par voie humide peut comprendre l'utilisation d'une solution chimique comprenant au moins un des éléments :
HF, HCI, H2S04, NH4OH, (NH4)2S, un mélange de K2Se et de KOH.
La solution chimique précité permet de retirer/graver les oxydes natifs susceptibles d'être présents sur la première face 11 et la surface exposée de la couche intermédiaire 22, ainsi que de passiver lesdites surfaces.
Le retrait desdits oxydes natifs permet de mieux préparer la première face 11 et la surface exposée de la couche intermédiaire 22 avant l'étape d) de collage direct.
De manière particulièrement avantageuse, l'étape cl) de préparation de surface, peut être exécutée par une étape d'oxydation radicalaire de la première face 11, et de la surface exposée de la couche intermédiaire 22.
L'oxyde radicalaire formé sur chacune des faces précitées présente l'avantage de disparaître au moins partiellement à l'étape e), de traitement thermique.
L'oxyde radicalaire présente ainsi l'avantage de protéger les surfaces à assembler, et surtout de permettre de réaliser une étape d), de collage direct, sans avoir à gérer les temps d'attente entre les différentes étapes. L'oxydation radicalaire peut être exécutée sous une atmosphère d'ozone et/ou d'oxygène illuminée par un rayonnement ultraviolet.
Par exemple, le rayonnement ultraviolet peut comprendre des longueurs d'onde primaires préférentiellement de l'ordre de 185 nm et de 254 nm (par exemple rayonnement d'une lampe à vapeur de mercure basse pression).
L'oxygène environnant peut être utilisé comme espèce oxydante, mais ce dernier peut être substitué par de l'ozone.
Par exemple, une couche d'oxyde radicalaire de 1,8 nm d'épaisseur peut être générée sur du phosphure d'indium pour un temps d'exposition de 3 minutes.
Une première application de ce premier mode de réalisation permet de former un assemblage d'InP sur silicium. La première application comprend la fourniture d'un substrat monocristallin de composition chimique InP et un substrat de silicium. Une couche intermédiaire de composition chimique InP, de 2 nm d'épaisseur, est alors formée sur le substrat de silicium selon un mode de croissance cohérente. La formation de la couche d'intermédiaire est exécutée par MOCVD à une température de 550°C, sous une pression de 100 mbar, avec comme gaz précurseurs PH3 et Teln. L'étape d'assemblage est ensuite exécutée sous vide partiel à une pression atmosphérique inférieure à 10 1 Pa, et est suivie d'une étape de traitement thermique à 500°C pendant 2 heures. Ainsi, un assemblage d'InP sur silicium est obtenu, avec une interface d'assemblage présentant une défectivité réduite, et des propriétés électriques, thermiques et optiques améliorées par rapport à ce qui est connu de l'état de l'art.
Une deuxième application de ce premier mode de réalisation permet de former un assemblage d'InP sur GaAs. Ce deuxième mode d'application diffère du premier mode d'application en ce que le second substrat est un substrat de GaAs monocristallin.
Selon un deuxième mode de réalisation, présenté à la figure 8, qui diffère du premier mode de réalisation en ce que sont exécutées une étape a2) avant l'étape e), et une étape f) après l'étape e).
L'étape a2) comprend la formation d'une zone de fragilisation 12 dans le premier substrat 10. La zone de fragilisation 12 est sensiblement parallèle à la première face 11. La zone de fragilisation 12 et la première face 11 délimitent une couche utile 13.
La couche utile 13, tel que décrit par la suite, est destinée à être transférée sur la surface exposée de la couche intermédiaire 22.
La zone de fragilisation 12 peut être formée par implantation d'espèces gazeuses au travers de la première face 11, et selon une profondeur définie par l'énergie d'implantation desdites espèces.
Les espèces implantées peuvent comprendre au moins un des éléments compris dans la liste : H, He.
A titre d'exemple, la zone de fragilisation 12 est formée par implantation d'hydrogène, à une énergie de lOOKeV, et à une dose de 6,5 x 1016 atm/cm2, dans un premier substrat 10 fait de phosphure d'indium. Ainsi, une zone de fragilisation est formée à une distance de l'ordre 900 nm de la première face 11, délimitant ainsi une couche utile 13, par exemple d'épaisseur 800 nm.
Toujours selon le second mode de réalisation, une étape f) de fracture est exécutée après l'étape e) d'assemblage.
L'étape de fracture comprend l'initiation et la propagation d'une onde de fracture au sein de la zone de fragilisation 12 de sorte que le premier substrat 10 se détache de la couche utile 13, et permette ainsi le transfert de ladite couche utile 13 sur la surface exposée de la couche intermédiaire 22.
L'étape f) peut être réalisée par traitement thermique, par exemple un traitement comprenant une élévation de température.
De manière avantageuse, le traitement thermique est exécuté sous atmosphère inerte, par exemple sous Argon, à une température comprise entre 150 °C et 300°C, et une durée comprise entre 30 min et 3 h.
A titre d'exemple, pour une dose d'hydrogène de 6,5 x 1016 atm/cm2, implantée à une énergie de 100 KeV dans un premier substrat 10 fait de phosphure d'indium, un recuit exécuté à une température de 275°C, et une durée de lh30 permettra l'initiation et la propagation d'une onde de fracture au sein de la zone de fragilisation. Une étape d'assemblage hétérogène, contrairement au procédé selon l'invention, génère une interface ne présentant pas de raccord et par conséquent des défaut susceptibles de dégrader les propriétés de conduction électrique et thermique, mais également les propriétés optiques, par exemple la transparence. Or, il est bien connu que les propriétés optiques de l'interface de collage affectent directement les performances des dispositifs, notamment des cellules photovoltaïques, destinés à être fabriqués dans ou sur les hétérostructures 30 obtenues selon l'invention.
REFERENCES :
[1] Shiro Uchida et al., "Room-temperature GaAs/l nP wafer bonding with extremelv low résistance", Appl. Phys. Express, 2014, vol. 7, pages 112301-1 - 112301-4.
[2] Matthews et al., "Defects in epitaxial multilayers". Journal of Crystal Growth, 1974, vol. 27, pages 118-125.
[3] Paul H. Holloway et al., Handbook of Compound Semiconductors, "Growth, Processing, Characterization, and Devices", Cambridge University Press, 19 oct. 2008, chapter 7

Claims

REVENDICATIONS
1. Procédé d'assemblage comprenant les étapes suivantes :
a) fournir un premier substrat (10) comprenant une première face (11) en phosphure d'indium cristallin,
b) fournir un second substrat (20) comprenant une seconde face (21) cristalline et différente du phosphure d'indium,
c) former une couche intermédiaire (22) de phosphure d'indium cristallin sur la seconde face du second substrat (20),
d) former un assemblage (30), par une étape de collage direct à température ambiante et sans appliquer de pression mécanique extérieure, en mettant en contact la première face (11) du premier substrat (10) avec la couche intermédiaire (22), l'étape de collage direct étant réalisée sous une atmosphère présentant une pression supérieure à 10~4 Pa, de préférence supérieure à 10~3 Pa.
e) soumettre l'assemblage (30), formé à l'étape d), à un traitement thermique.
2. Procédé d'assemblage selon la revendication 1, dans lequel la première face (11) et la seconde face (21) du second substrat (20) sont monocristallines, et la couche intermédiaire (22) est formée selon un mode de croissance cohérente.
3. Procédé d'assemblage selon la revendications 2, dans lequel l'étape e), de traitement thermique, est adaptée pour permettre un raccord, au moins partiel, des réseaux cristallins à l'interface formée par la première face (11) et la couche intermédiaire (22).
4. Procédé d'assemblage selon l'une des revendications 1 à 3, dans lequel l'étape d) est réalisée selon une des conditions suivantes :
- sous une atmosphère présentant une pression partielle en eau inférieure à 10 1 Pa, ou
- sous un vide partiel, le vide partiel présentant une pression inférieure à 10 Pa, préférentiellement inférieure à 1 Pa, encore plus préférentiellement inférieure à 10 1 Pa.
5. Procédé d'assemblage selon l'une des revendications 1 à 4, dans lequel l'étape c) de formation de la couche intermédiaire (22) est exécutée par un procédé d'épitaxie, avantageusement par MOCVD.
6. Procédé d'assemblage selon l'une des revendications 1 à 5, dans lequel l'étape e), de traitement thermique est exécutée à une température comprise entre 200°C et 600°C, préférentiellement entre 300°C et 600°C, encore plus préférentiellement entre 300°C et 500°C.
7. Procédé d'assemblage selon l'une des revendications 1 à 6, dans lequel l'étape d), de collage direct, est précédée d'une étape cl), de préparation de la surface exposée de la couche intermédiaire (22) et de la première face (11), l'étape cl) étant adaptée pour préserver la cristallinité de la couche intermédiaire (22) et de la première face (11), l'étape cl) est avantageusement adaptée pour rendre la surface exposée de la couche intermédiaire (22) et de la première face (11) hydrophiles.
8. Procédé d'assemblage selon l'une des revendications 1 à 7, dans lequel la seconde couche a une épaisseur inférieure à 5nm, de préférence inférieure à 2nm.
9. Procédé d'assemblage selon l'une des revendications 1 à 8, dans lequel le premier substrat (10) est en phosphure d'indium, avantageusement monobloc.
10. Procédé d'assemblage selon les revendications 1 à 9, dans lequel le second substrat (20) comprend au moins un des matériaux : arséniure de gallium, silicium, alliage de silicium et de germanium, germanium, saphir, alumine, carbure de silicium, alliage d'éléments III et V.
EP16795267.0A 2015-11-09 2016-11-07 Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium Withdrawn EP3374460A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1560721A FR3043406B1 (fr) 2015-11-09 2015-11-09 Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium
PCT/EP2016/076806 WO2017080944A1 (fr) 2015-11-09 2016-11-07 Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium

Publications (1)

Publication Number Publication Date
EP3374460A1 true EP3374460A1 (fr) 2018-09-19

Family

ID=55022586

Family Applications (1)

Application Number Title Priority Date Filing Date
EP16795267.0A Withdrawn EP3374460A1 (fr) 2015-11-09 2016-11-07 Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium

Country Status (4)

Country Link
US (1) US10283364B2 (fr)
EP (1) EP3374460A1 (fr)
FR (1) FR3043406B1 (fr)
WO (1) WO2017080944A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116666201A (zh) * 2023-06-09 2023-08-29 中国科学院上海微系统与信息技术研究所 一种异质集成体及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU9296098A (en) 1997-08-29 1999-03-16 Sharon N. Farrens In situ plasma wafer bonding method
US5966622A (en) 1997-10-08 1999-10-12 Lucent Technologies Inc. Process for bonding crystalline substrates with different crystal lattices

Also Published As

Publication number Publication date
FR3043406B1 (fr) 2019-06-21
FR3043406A1 (fr) 2017-05-12
WO2017080944A1 (fr) 2017-05-18
US20180330950A1 (en) 2018-11-15
US10283364B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
EP1412972A2 (fr) Procede de diminution de rugosite de surface
FR3033933A1 (fr) Couche thermiquement stable de piegeage de charges pour une utilisation dans la fabrication de structures de semi-conducteur sur isolant
EP1949430A1 (fr) Traitement d'une couche de germanium collee a un substrat
FR2978603A1 (fr) Procede de transfert d'une couche semi-conductrice monocristalline sur un substrat support
FR2983342A1 (fr) Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue
FR2938975A1 (fr) Procede de realisation d'une heterostructure de type silicium sur saphir
WO2021191511A1 (fr) Procede de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
JP2011061084A (ja) 貼り合わせ基板の製造方法
EP3166132A1 (fr) Procede de fabrication de substrats
FR3099637A1 (fr) procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
FR2914488A1 (fr) Substrat chauffage dope
EP3185279A1 (fr) Procede de collage direct entre deux structures
FR3043406B1 (fr) Procede d'assemblage de substrats par collage de surfaces de phosphure d'indium
EP2979306A1 (fr) Procédé de fabrication d'une structure à multijonctions pour cellule photovoltaïque
FR3085538A1 (fr) Tranche soi et son procede de production
EP3503174B1 (fr) Procede de transfert d'une couche utile
FR2928031A1 (fr) Procede de transfert d'une couche mince sur un substrat support.
EP4088309B1 (fr) Procede d'assemblage de deux substrats semi-conducteurs
EP3295480B1 (fr) Procédé de collage direct
WO2022189733A1 (fr) Procede de fabrication d'une structure semi-conductrice a base de carbure de silicium et structure composite intermediaire
EP3503173B1 (fr) Procede de transfert d'une couche utile
EP4199040A1 (fr) Procede de transfert d'une couche utile en diamant cristallin sur un substrat support
WO2023052704A1 (fr) Procédé de fabrication d'une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic polycristallin
WO2022117930A2 (fr) Substrat donneur pour le transfert d'une couche mince et procede de transfert associe
WO2024088942A1 (fr) Procédé de fabrication d'un empilement semiconducteur hautement résistif et empilement associé

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20180516

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC MK MT NL NO PL PT RO RS SE SI SK SM TR

AX Request for extension of the european patent

Extension state: BA ME

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)
GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: GRANT OF PATENT IS INTENDED

INTG Intention to grant announced

Effective date: 20190725

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20191205