[go: up one dir, main page]

DE69937485T2 - Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode - Google Patents

Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode Download PDF

Info

Publication number
DE69937485T2
DE69937485T2 DE69937485T DE69937485T DE69937485T2 DE 69937485 T2 DE69937485 T2 DE 69937485T2 DE 69937485 T DE69937485 T DE 69937485T DE 69937485 T DE69937485 T DE 69937485T DE 69937485 T2 DE69937485 T2 DE 69937485T2
Authority
DE
Germany
Prior art keywords
structures
electrically conductive
semiconducting
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69937485T
Other languages
English (en)
Other versions
DE69937485D1 (de
Inventor
Per-Erik Nordal
Geirr I. Leistad
Hans Gude Gudesen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ensurge Micropower ASA
Original Assignee
Thin Film Electronics ASA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NO980385A external-priority patent/NO980385D0/no
Priority claimed from NO982518A external-priority patent/NO308149B1/no
Application filed by Thin Film Electronics ASA filed Critical Thin Film Electronics ASA
Publication of DE69937485D1 publication Critical patent/DE69937485D1/de
Application granted granted Critical
Publication of DE69937485T2 publication Critical patent/DE69937485T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Prostheses (AREA)
  • Immobilizing And Processing Of Enzymes And Microorganisms (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Contacts (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Secondary Cells (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zum Erzeugen elektrisch leitender und/oder halbleitender Strukturen in zwei oder drei Dimensionen in einer Verbundmatrix, wobei die Matrix ein oder mehrere Materialien umfaßt, die jeweils in räumlich getrennten und homogenen Materialstrukturen bereitgestellt sind, wobei die Materialien als Reaktion auf die Zufuhr von Energie spezifische Zustandsänderungen erfahren können, die einen Übergang von einem elektrisch nichtleitenden Zustand zu einem elektrisch leitenden und/oder halbleitenden Zustand oder umgekehrt oder eine Änderung bei dem Stromleitungsmodus des Materials verursachen und wobei jede Materialstruktur in der Form einer dünnen Schicht hergestellt ist. Die Erfindung betrifft auch ein Verfahren zum globalen Löschen elektrisch leitender und/oder halbleitender Strukturen, in zwei oder drei Dimensionen in einer Verbundmatrix erzeugt, wobei die Matrix zwei oder mehrere Materialien umfaßt, die jeweils in räumlich getrennten und homogenen Materialstrukturen bereitgestellt sind, wobei die Materialien als Reaktion auf die Zufuhr von Energie spezifische Zustandsänderungen erfahren können, die einen Übergang von einem elektrisch nichtleitenden Zustand zu einem elektrisch leitenden und/oder halbleitenden Zustand oder umgekehrt oder eine Änderung bei dem Stromleitungsmodus des Materials verursachen und wobei jede Materialstruktur in der Form einer dünnen Schicht hergestellt ist. Schließlich betrifft die Erfindung einen Elektrische-Feld-Generator/Modulator (EFGM) zum Strukturieren und Erzeugen elektrisch leitender und/oder halbleitender Strukturen in zwei oder drei Dimensionen in einer Verbundmatrix, wobei die Matrix ein oder mehrere Materialien umfaßt, die jeweils in einer oder mehreren räumlich getrennten und homogenen Materialstrukturen bereitgestellt sind, wobei die Materialien als Reaktion auf die zugeführte Energie spezifische Zustandsänderungen erfahren können, die einen Übergang von einem elektrisch nichtleitenden Zustand zu einem elektrisch leitenden und/oder halbleitenden Zustand und umgekehrt oder eine Änderung bei dem Leitungsmodus des Materials verursachen und wobei jede Materialstruktur in der Form einer dünnen Schicht hergestellt ist.
  • Die vorliegende Erfindung betrifft insbesondere die Herstellung von zwei- und dreidimensionalen isolierenden, resistiven, leitenden und/oder halbleitenden Mustern und Strukturen zur Verwendung in Elektronikschaltungen, die ganz besonders aus einer einzelnen oder mehreren gestapelten Schichten aus dünnen Filmen bestehen.
  • Die Evolution der Mikroelektroniktechnologie zeigt einen stetigen Trend in Richtung kleinerer Abmessungen und reduzierter Kosten der Einrichtungen. Gut belegte Vorhersagen zeigen, dass die Leistung ansteigen wird, während der Preis pro Einheit oder Einrichtung abnehmen wird. Die heutige Mikroelektroniktechnologie basiert jedoch im Wesentlichen auf kristallinem Silizium und zeigt eine zunehmende Tendenz in Richtung abnehmender Erträge, hauptsächlich aufgrund der inhärenten Begrenzungen, die mit der Komplexität von ultrahochauflösender Lithographie und zunehmenden Anforderungen an die Materialverarbeitung assoziiert sind. Es kann somit nicht erwartet werden, dass Extrapolierungen der auf kristallinem Silizium basierenden gegenwärtigen Technologien weder hinsichtlich Leistung noch Preis dramatische Durchbrüche bieten werden, und zukünftige Verbesserungen werden Produktionsanlagen und Produktionsgeräte erfordern, die extrem kapitalintensiv sind.
  • Andererseits kann sicher vorhergesagt werden, dass die auf der Dünnfilmtechnologie basierende Mikroelektronik in naher Zukunft Produkte liefern wird, die hinsichtlich Leistung sowie Preis echte Durchbrüche darstellen werden. Durch die Verschiebung von kristallinen anorganischen Halbleitern zu mikrokristallinen, polykristallinen oder amorphen anorganischen oder organischen Halbleitern werden völlig neue Grenzbedingungen bezüglich der Produktion von Mikroelektronik und insbesondere durch die Rohlinge mit Formfaktoren, die große Flächen ermöglichen, das heißt, die Substrate können große Platten anstelle von Wafern sein, die aus Rohlingen begrenzter Größe geschnitten werden, und große Flexibilität hinsichtlich Architekturen eingeführt, was bei der erwarteten Entwicklung der Elektroniktechnologie von morgen essentielle Faktoren sein werden. Besonders betont wird bei der vorliegenden Erfindung der Einsatz von organischen Materialien aufgrund der Leichtigkeit, mit der sie basierend auf der Verwendung großer Flächen und mehrschichtiger Rohlinge mit präzise steuerbarer Dicke verarbeitet werden können, sowie ihrem riesigen Potenzial für das chemische Zuschneiden der gewünschten Materialeigenschaften.
  • Insbesondere sind, bevor die Verwendung von Elektronik auf der Basis von amorphen Materialien ihr erwartetes Potenzial erfüllen kann, weitere Entwicklungen in gewissen Gebieten erforderlich. In den vergangenen Jahren wurden Bemühungen unternommen, die Halbleitereigenschaften von organischen halbleitenden Dünnfilmmaterialien zu verbessern, was zu einer dramatischen und schnellen Zunahme bei der Transistorleistung bis zu einem Punkt geführt hat, wo Transistoren auf organischer Basis jetzt mit Transistoren auf der Basis von amorphem Silizium konkurrieren können (siehe beispielsweise Y.-Y. Lin, D. J. Gundlach, S. F. Nelson und T. N. Jackson, "Pentacene-Based Organic Thin Film Transistors", IEEE Transactions an Electron Devices, August 1997). Weitere gegenwärtige Projekte werden zu Beschichtungsprozessen für einen Dünnfilm führen, um bei niedrigen Temperaturen Halbleiter aus organischem und amorphem Silizium und mit Kompatibilität zu einem großen Bereich von organischen und anorganischen Substratmaterialien zu erzeugen. Dies hat zu der Entwicklung von extrem billigen Elektronikeinrichtungen mit großen Flächen auf der Basis des Einsatzes von Massenproduktionsverfahren geführt.
  • Trotz dieser Entwicklung fehlt immer noch eine völlig zufriedenstellende Lösung dafür, wie die Herstellungstechnologie angepasst und für eine preiswerte, flexible Massenproduktion von elektrischen Verbindungen in den die Elektronikschaltungen bildenden Dünnfilmstrukturen geeignet gemacht werden soll. Gegenwärtige Dünnfilmeinrichtungen basieren auf amorphem Silizium, das mit Stromwegen und Leitern hergestellt wird, die mit traditionellen Verfahren wie etwa Lithographie und Vakuummetallisierung strukturiert werden. Letzteres Verfahren wurde früher zur Demonstration von Dünnfilm-Halbleitereinrichtungen auch auf organischer Basis auf Schaltungen angewendet (siehe beispielsweise A. R. Brown & al. "Logic gates made from polymer transistors and their use of ring oscillators", Science 270: 972-974 (1995)). Alternativ wurde Siebdruck mit leitender "Tinte" verwendet, um Transistoren auf flexiblen Polymersubstraten herzustellen (siehe beispielsweise F. Garnier & al., "All-polymer field-effect transistor realized by printing techniques", Science 265: 1884-1886 (1994)). Auch wenn die Lithographie möglicherweise eine hohe Auflösung liefert, ist sie relativ komplex und beinhaltet typische Nasschemieschritte, die bei der Massenproduktion von mehrschichtigen organischen Dünnfilmstrukturen unerwünscht sind. Auch der Siebdruck mit Tinte ist bei weitem nicht ideal, da er abgesehen davon, dass er ein "nasses" Verfahren ist, nur eine niedrige bis mäßige Auflösung liefert.
  • Unter den Beispielen für den Stand der Technik, wie er sich aus der verfügbaren Patentliteratur ergibt, kann auch das US-Patent Nr. 5,043,251 (Sonnenschein & al.) erwähnt werden, das einen Prozess für die dreidimensionale Lithographie von amorphen Polymeren zum Erzeugen einer sofortigen permanenten Struktur in einem Polymermaterial offenbart und das Schritte umfasst zum Bereitstellen dotierter nichtkristalliner Schichten oder Filme aus einem Polymer in einem stabilen amorphen Zustand unter menschlichen Arbeitsbedingungen. Beim Herstellen der Strukturen wird der Film optisch maskiert und durch die Maske einer Strahlung mit ausreichender Intensität ausgesetzt, um eine Ablation der exponierten Abschnitte derart zu verursachen, dass im Film ein deutlicher dreidimensionaler Eindruck entsteht. Dieser Prozess wurde unter anderem für die Verwendung bei der Herstellung einer optischen Datenspeicherungsplatte vorgeschlagen. Zudem ist aus dem US-Patent Nr. 5,378,916 (Mantell) eine lichtempfindliche Einrichtung in Form einer einkristallinen Struktur bekannt, wobei verschiedene Abschnitte der Struktur unterschiedliche Zusammensetzungen aufweisen können. Insbesondere bildet die Struktur ein zweidimensionales Array, und ein erster lichtempfindlicher Abschnitt umfasst ein Material, das bei Belichtung innerhalb eines vorbestimmten ersten Wellenlängenbereichs Elektronen-Loch-Paare erzeugt, während ein anderer lichtempfindlicher Abschnitt ein Material umfasst, das dafür ausgelegt ist, bei Belichtung in einem anderen Wellenlängenbereich, der von dem ersten Wellenlängenbereich deutlich verschieden ist, Elektronen-Loch-Paare zu erzeugen. Noch weiter ist aus dem US-Patent 5,677,041 (Smayling) ein Transistorbauelement bekannt, das durch Ausbilden einer dotierten Schicht aus strahlungsempfindlichem Material auf einem Substrat ausgebildet wird. Bei dem strahlungsempfindlichen Material kann es sich unter anderem um Polyimid, Polymer, ein organisches Dielektrikum, einen Leiter oder einen Halbleiter handeln. Bei dem Substrat kann es sich um Silizium, Quarz, Galliumarsenid, Glas, Keramik, Metall oder Polyamid handeln. Eine neutrale oder undotierte Schicht aus einem anderen strahlungsempfindlichen Material wird über der dotierten Schicht ausgebildet. Ein erster und ein zweiter Source-/Drainbereich werden dann in der neutralen Schicht ausgebildet und verlaufen hinunter bis zu einem oberen Abschnitt der dotierten Schicht. Ein Gatebereich wird in dem oberen Abschnitt der neutralen Schicht zwischen dem ersten Source-/Drainbereich und dem zweiten Source-/Drainbereich derart ausgebildet, dass ein Kanalbereich in der dotierten Schicht unter dem Gatebereich vorgesehen wird. Drain-/Source- und Gateelektroden werden durch Bestrahlung der obersten neutralen Schicht durch eine Maske ausgebildet, die gemäß der gewünschten Elektrodenstruktur strukturiert und derart realisiert ist, dass sie die Intensität der Strahlung moduliert. Außerdem kann die Maske auch als eine phasenverschiebende Maske realisiert werden.
  • Schließlich ist aus dem Artikel "Polymeric integrated circuits and light-emitting diodes" von D. M. de Leeuw & al., IEDM, S. 331-336 (1997) ein MOSFET bekannt, der ganz in Polymer und mit Verwendung von Polymermaterialien realisiert ist, die durch Belichtung mit UV-Strahlung die gewünschten elektrischen Eigenschaften erhalten. Bei der Herstellung wird die fotochemische Strukturierung von dotierten elektrisch leitenden Polyanilinfilmen, sogenannten PANI-Dünnfilmen, verwendet. Die Filme werden in einer geeigneten Lösung aufgelöst, wonach ein Fotoinitiator der Lösung zugesetzt wird, der auf einem geeigneten Substrat wie etwa einem Polyimidfilm abgeschieden worden ist. Indem danach der PANI-Film durch eine Maske Tief-UV-Strahlung ausgesetzt worden ist, wird das anfänglich leitende Polyanilin in den belichteten Bereichen in die nichtleitende Leucoemeraldin-Form umgewandelt. Der Ausgangspunkt ist hier dementsprechend ein leitendes Polymermaterial, dessen Flächenwiderstand anfänglich 1 Kiloohm/Quadrat beträgt, das aber nach der Belichtung einen Flächenwiderstand von mehr als 1013 Ohm/Quadrat erreicht. Auf diese Weise können dielektrische Strukturen in einer ansonsten leitenden Matrix erzeugt werden. 1 zeigt einen MOSFET gemäß Leeuw & al., der ein Polyimidsubstrat 1 mit einem PANI-Dünnfilm umfasst, der nach Belichtung mit UV-Licht durch geeignete Masken isolierende Strukturen 6 in dem ansonsten leitenden Dünnfilmmaterial 3 ausbildet. Die noch leitenden Bereiche 3 in dem PANI-Film definieren jeweils die Source- und Drainelektrode eines MOSFET-Transistors. Über dem PANI-Film wird eine weitere Schicht 4 in Form eines Dünnfilms aus Polythienylenvinylen oder PTV abgeschieden, das ein organisches Halbleitermaterial ist. Diese Schicht 4 bestimmt im Wesentlichen die elektrischen Parameter des MOSFET-Transistors. Ein Film 5 aus Polyvinylphenol PVP, das den Gateisolator des Transistors bildet und für UV-Strahlung und sichtbares Licht undurchsichtig ist, wird über dem PTV-Film 4 abgeschieden. Noch ein weiterer PANI-Film wird auf dem PTV-Film 5 abgeschieden und durch Strahlung mit UV-Licht strukturiert, so dass isolierende Strukturen 6 entstehen. Ein noch elektrisch leitender Bereich 2 bildet die Gateelektrode der MOSFET-Struktur.
  • Wenn mehrere Transistoren dieser Art wie oben erwähnt zu in der Form von gestapelten Filmschichten realisierten integrierten Schaltungen kombiniert werden sollen, müssen vertikale Stromwege beispielsweise zwischen Source- und Drainelektrode in einem Transistor und der Gateelektrode in einem anderen Transistor verwendet werden. Solche vertikalen Stromwege können prinzipiell mechanisch beispielsweise durch Abscheiden eines Metallfilms über vertikal geätzten Stufen in der Struktur realisiert werden. Ansonsten ist eine enge Analogie die Verwendung von durchplattierten Löchern in Leiterplatten zum Realisieren einer vertikalen Verbindung zwischen Stromwegen auf der oberen und unteren Seite der Leiterplatte.
  • Die Hauptaufgabe der vorliegenden Erfindung besteht in der Bereitstellung verbesserter Herstellungsverfahren für leitende Verbindungen und Elektroden in Mikroelektronikkomponenten und insbesondere Mikroelektronikeinrichtungen mit großen Flächen auf flexiblen Substraten mit Hilfe von Prozessen, die eine Massenproduktion mit niedrigen Kosten vereinigen. Insbesondere besteht eine Aufgabe der Erfindung in der Bereitstellung solcher Herstellungsverfahren, die auf beschichteten physischen Einrichtungen verwendet werden können, beispielsweise in Form einer großen Anzahl benachbarter gestapelter Dünnfilmschichten, wodurch dreidimensionale Schaltungsstrukturen erzeugt werden. Die vorliegende Erfindung ermöglicht dadurch die flexible und billige, aber auch gleichzeitig einzigartig einfache und präzise Herstellung von Einrichtungen wie etwa Flachdisplayeinrichtungen, Logikschaltungen, Speichereinrichtungen usw.
  • Weiterhin besteht eine Aufgabe der Erfindung auch in der Bereitstellung eines Verfahrens zum Löschen solcher dreidimensionaler Schaltungsstrukturen in situ, so dass das Material in den Strukturen in einen anfänglichen reinen Zustand zurückverwandelt wird, wonach es mit Hilfe eines geeigneten Verfahrens wieder in Form von elektrisch leitenden und/oder halbleitenden Strukturen in drei Dimensionen rekonfiguriert werden kann, beispielsweise aber mit einem anderen Muster oder einer anderen Struktur als dem oder der ursprünglichen.
  • Die oben erwähnten Merkmale und Vorteile werden gemäß der vorliegenden Erfindung mit einem Verfahren realisiert, das gekennzeichnet ist Anlegen, an die getrennte Schicht, eines durch eine Potentialdifferenz erzeugten räumlich modulierten elektrischen Feldes mit einer gegebenen Feldstärke und/oder Charakteristik, ausgelegt für die spezifische Reaktion des Materials auf die von dem Feld gelieferte Energie, wobei das angelegte elektrische Feld entsprechend einem bestimmten Protokoll räumlich moduliert wird, das ein vorbestimmtes Muster elektrisch leitender und/oder halbleitender Strukturen in der relevanten Materialstruktur darstellt, wodurch in den Schichten als Reaktion auf die von dem Feld gelieferte Energie zweidimensionale elektrisch leitende und/oder halbleitende Strukturen mit dem von dem Protokoll vorbestimmten Muster erzeugt werden, und dann wahlweise Bereitstellen von zwei oder mehr Schichten in einer gestapelten Konfiguration, so dass die von getrennten benachbarten Schichten gebildete Verbundmatrix mit elektrisch leitenden und/oder halbleitenden Strukturen in drei Dimensionen versehen wird.
  • Weiterhin ist es gemäß der Erfindung vorteilhaft, dass das durch eine Potentialdifferenz erzeugte elektrischen Feld in einer Ebene im wesentlichen parallel mit einer Schicht mit Hilfe einer Elektrodeneinrichtung mit gemusterten Elektroden räumlich moduliert wird, wobei die Elektrodeneinrichtung durch selektive Zufuhr einer Spannung zu den Elektroden entsprechend dem bestimmten Protokoll elektrische Punkt- oder Linienpotentiale erzeugt, die die elektrisch leitenden und/oder halbleitenden Strukturen erzeugen.
  • Gemäß der Erfindung ist es vorteilhaft, dass die gestapelte Konfiguration, ausgebildet durch zwei oder mehr Schichten nach dem Erzeugen der elektrisch leitenden und/oder halbleitenden Struktur in jeder Schicht, zu laminierten mehrschichtigen Strukturen kombiniert wird, was die Verbundmatrix mit elektrisch leitenden und/oder halbleitenden Strukturen in drei Dimensionen bildet.
  • Gemäß der Erfindung ist es auch vorteilhaft, die durch eine Laminierung aus zwei oder mehr selbsttragenden Schichten gebildete Mehrfachschicht zu einer gestapelten Konfiguration zu positionieren. Eine Schicht wird nach der Laminierung an benachbarte Schichten dann bevorzugt derart positioniert, dass das Positionieren einer Schicht nach der Laminierung zu benachbarten Schichten derart, dass zwei oder mehr zweidimensionale elektrisch leitende und/oder halb leitende Strukturen in der zuerst erwähnten Schicht gemäß dem Protokoll mit einer oder mehreren zweidimensionalen elektrisch leitenden und/oder halbleitenden Strukturen in benachbarten Schichten zusammenpassen, wodurch in der Querrichtung durch die Schichten ein oder mehrere vertikale elektrisch leitende und/oder halbleitende Kanäle erzeugt werden Schließlich ist es gemäß der Erfindung vorteilhaft, eine elektrisch leitende und/oder halbleitende Struktur, die einen vertikalen Kanal durch die Schicht gemäß dem Protokoll bildet, in elektrisch leitender und/oder halbleitender Verbindung mit einer oder mehreren zweidimensionalen elektrisch leitenden und/oder halbleitenden Strukturen in dieser Schicht bereitzustellen, wobei jeder Kanal mit einer Leitfähigkeit oder einem Leitungsmodus erzeugt wird, die bzw. der zwischen den Schichten variiert.
  • Ein Verfahren zum globalen Löschen gemäß der Erfindung ist gekennzeichnet durch globales Anlegen, an die Verbundmatrix, eines durch eine Potentialdifferenz erzeugten elektrischen Feldes mit einer gegebenen Feldstärke und/oder Charakteristik, ausgelegt für die spezifische Reaktion des Materials auf die von dem Feld gelieferte Energie, bis die Materialien in der Verbundmatrix als Reaktion auf die von dem Feld gelieferte Energie in ihrer Gänze in dem elektrisch nichtleitenden Zustand ankommen
  • Ein Elektrische-Feld-Generator/Modulator (EFGM) ist dadurch gekennzeichnet, dass er ein in einer Ebene bereitgestelltes erstes Elektrodenmittel mit mehreren parallelen Streifenelektroden, ein in einem Abstand von dem ersten Elektrodenmittel bereitgestelltes zweites Elektrodenmittel mit mehreren parallelen Streifenelektroden und dazu in einer zweiten Ebene parallel zur ersten Ebene überlagert, so dass die Elektroden gegenseitig in einer matrixartigen Anordnung im wesentlichen orthogonal orientiert sind, dass die Elektrodenmittel über Querverbindungseinrichtungen mit einer steuerbaren Stromversorgung verbunden sind, der Elektrische-Feld-Generator/Modulator in dem Raum zwischen den Elektrodenmitteln ausgelegt ist, ein Dünnfilmmaterial in Form einer diskreten Komponente oder eines kontinuierlichen Bandes aufzunehmen, das ohne kontinuierliches oder intermittierendes Berühren der Elektrodenmittel durch den Raum mit gleichzeitiger Positionierung und Ausrichtung vorgeschoben wird, von den Elektrodenmittel beanstandet und dazwischen in einer Ebene im wesentlichen parallel dazu, wodurch die elektrisch leitenden und/oder halbleitenden Strukturen erzeugt werden können gemäß einem bestimmten Protokoll und mit Hilfe von Punkt-, Linien- oder Flächenpotentialen, die zwischen ausgewählten Elektroden in den Elektrodenmitteln erzeugt werden, wenn erstere über die Querverbindungseinrichtungen mit elektrischem Strom versorgt werden. Bevorzugt sind die Elektroden in jedem Elektrodenmittel an oder in Oberflächen von jeweiligen Substraten einander zugewandt vorgesehen und/oder in dieser Verbindung bevorzugt als ein Teil der Substrate hergestellt und leitende Strukturen in dem Substratmaterial bildend.
  • Weiterhin ist es gemäß der Erfindung vorteilhaft, dass der Abstand zwischen den Elektrodenmitteln je nach der Dicke des Dünnfilmmaterials gesteuert werden kann.
  • Schließlich ist es gemäß der Erfindung vorteilhaft, das die Elektroden in jedem Elektrodenmittel mit einem gegenseitigen Abstand zwischen 0,1 μm und 1,0 μm vorgesehen sind und dass die Elektrodenmittel mit einer im Wesentlichen konstanten Breite von 0,1 bis 1,0 μm ausgebildet werden.
  • Die Erfindung soll nun im Zusammenhang mit einem Überblick über ihre grundlegenden Prinzipien und unter Verwendung von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen ausführlicher erläutert werden. Es zeigen:
  • 1 einen MOSFET mit den aus einem lichtkonvertierbaren Material gemäß dem Stand der Technik ausgebildeten Elektroden,
  • 2a, b schematisch jeweils in Schnitt- und Draufsicht eine Ausführungsform eines Elektrische-Feld-Generators/Modulators (EFGM) gemäß der Erfindung und seine Verwendung in einem ersten Schritt bei dem Verfahren zum Erzeugen gemäß der Erfindung,
  • 2c, d schematisch in jeweiliger Schnitt- und Draufsicht den EFGM, wie in 2a, b gezeigt und in einem zweiten Schritt bei dem Verfahren zum Erzeugen gemäß der Erfindung verwendet,
  • 2e, f schematisch in jeweiliger Schnitt- und Draufsicht den EFGM, wie in 2a, b gezeigt und in einem dritten Schritt bei dem Verfahren zum Erzeugen gemäß der Erfindung verwendet,
  • 3 schematisch die Ausführungsform des Verfahrens zum Erzeugen gemäß der Erfindung, kombiniert mit einer Laminierung von einzelnen Schichten zu einer mehrschichtigen Struktur,
  • 4 einen Schnitt durch eine mehrschichtige Struktur mit leitenden und/oder halbleitenden Strukturen nach Erzeugung durch die in 2a–f gezeigten Schritte,
  • 5 einen schematischen Schnitt durch eine laminierte Mehrschichtstruktur, die durch das Verfahren gemäß der vorliegenden Erfindung hergestellte leitende und/oder halbleitende Strukturen umfasst,
  • 6 einen schematischen Schnitt durch eine durch das Verfahren gemäß der vorliegenden Erfindung erzeugte Diodenstruktur,
  • 7 einen schematischen Schnitt durch eine durch das Verfahren gemäß der vorliegenden Erfindung erzeugte MOSFET-Struktur,
  • 8 einen schematischen Schnitt durch eine Logikinverterstruktur auf der Basis der MOSFET-Struktur in 7 und durch das Verfahren gemäß der vorliegenden Erfindung hergestellt,
  • 9 das Äquivalenzdiagramm eines in CMOS-Technologie realisierten AND-Gatters,
  • 10a–d in Draufsicht Teilschichten in einer durch das Verfahren gemäß der Erfindung und gemäß dem Äquivalenzdiagramm in 8 unter Verwendung von MOSFET-Strukturen, wie in 7 gezeigt, erzeugten AND-Gatter-Struktur,
  • 11 die AND-Gatter-Struktur in 10 als eine gestapelte Mehrschichtkonfiguration, aber in die separaten Teilschichten auseinandergezogen,
  • 12 schematisch eine weitere Variante der AND-Gatter-Struktur in 10 und wobei die separaten MOSFET-Strukturen gegenseitig in einer vertikalen Konfiguration verbunden vorgesehen sind.
  • Nun werden die grundlegenden Prinzipien eines Verfahrens gemäß der vorliegenden Erfindung erörtert, durch das dreidimensionale Strukturen mit einem wohl definierten Modus und Grad an elektrischer Leitung erzeugt werden durch räumlich gesteuertes Strukturieren in konvertierbaren Materialien (CM) in situ, die solche Eigenschaften besitzen, dass ihre elektronischen Eigenschaften unter dem Einfluss von Strahlen, Wärme oder elektrischen Feldern reversibel oder irreversibel konvertiert werden. Das Verfahren zum Erzeugen solcher Strukturen gemäß der vorliegenden Erfindung basiert auf der Verwendung von elektrischen Feldern, entweder Gleichstromfeldern oder Wechselstromfeldern. Anfänglich können die dreidimensionalen elektrisch leitenden und/oder halbleitenden Strukturen als zweidimensionale Strukturen dieser Art durch direkten lokalen Einfluss des elektrischen Feldes auf eine einzelne Schicht erzeugt werden, und sie erscheinen als dreidimensional durch Verbinden einzelner Schichten zu einer mehrschichtigen Struktur. In der Regel wird ein durch ein elektrisches Feld konvertierbares Material (EFCM – electric field-convertible material) ein organisches Material sein, beispielsweise ein Molekül, ein Oligomer oder ein Polymer, wo ein Phasenübergang von einem anfänglichen ersten Zustand zu einem neuen zweiten Zustand stattfindet, wenn es einem elektrischen Feld ausgesetzt wird, beispielsweise mit einer gegebenen Feldstärke oder mit einer gegebenen Frequenz. Wie nachfolgend erwähnt wird vorausgesetzt, dass die wichtigste Änderung, die vom ersten zum zweiten Zustand stattfindet, der Grad an elektrischer Leitung ist. Nachfolgend soll das Verfahren zum Erzeugen und Löschen elektrisch leitender und/oder halbleitender Strukturen mit Hilfe elektrischer Felder sowohl allgemein als auch mehr spezifisch in Verbindung mit einer Beschreibung der Figuren erörtert werden.
  • Für Polymere, wie etwa Polyanilin, werden, wie in dem oben erwähnten Referat von de Leeuw & al. gezeigt, Leitungsverhältnisse zwischen zwei Zuständen von bis zu 1010 beobachtet. In diesem Fall betraf es die In-situ-Konvertierung einer einzelnen Schicht aus bestrahlungskonvertierbarem Material aus einem leitenden in einen nichtleitenden Zustand zum Erzeugen elektrischer Verbindungen in einer einzigen Elektronikschaltung. Elektrisch leitende Verbindungen in dotierten Polyanilinfilmen (PANI-Filmen) wurden durch Belichtung mit Tief-UV-Strahlung durch eine strukturierte Maske definiert.
  • Ein mehrschichtiger Stapel aus verschiedenen, durch ein elektrisches Feld konvertierbaren Materialien kann auf einem Substrat vorgesehen werden, das flexibel oder starr, leitend oder nichtleitend sein kann. Die feldkonvertierbaren Materialien werden in gewünschten Mustern leitend, halbleitend oder isolierend gemacht, indem eine Anzahl von einschichtigen feldkonvertierbaren Materialien räumlich gesteuerten elektrischen Feldern ausgesetzt wird und die nachfolgenden Schichten zu einem mehrschichtigen Stapel kombiniert werden. Mehrschichtige Stapel aus feldkonvertierbarem Material sind von besonderem Interesse in Verbindung mit mehrschichtigen Dünnfilmschaltungen, wo es erforderlich ist, elektrisch leitende Linien, Stromwege, Verbindungspunkte oder Elektroden in mehreren Schichten derart zu erzeugen, dass die leitenden Strukturen in einer Schicht eine präzise gesteuerte räumliche Beziehung zu den leitenden Strukturen in den Schichten besitzen, die darüber oder darunter liegen. Ein Beispiel sind Dünnfilm-Feldeffekttransistoren (TFET), wo die Source- und Drainelektrode in einer Schicht relativ zur Gateelektrode mit dazwischen liegenden isolierenden und halbleitenden Schichten korrekt positioniert werden muss. Ein weiteres Beispiel sind elektrische Verbindungen zwischen den Schichten, wo in vielen Fällen traditionelle Lösungen nicht zufriedenstellend sind, beispielsweise durch Integrieren einer Anzahl von Schritten wie etwa Ausbilden von offenen Kanälen oder Durchkontakten zwischen geeigneten Punkten, die dann elektrisch in den verschiedenen Schichten verbunden werden sollen, und mit nachfolgendem Füllen oder Einhüllen der Kanäle mit einem leitenden Material, was seine Parallele in dem Einsatz von durchplattierten Löchern in Leiterplatten findet, um eine Verbindung von der Vorderseite zur Rückseite der Leiterplatte zu erhalten. Ein dritter Fall ist das Herstellen von Kondensatoren durch Definieren von leitenden Bereichen, die einander gegenüber in zwei durch eine isolierende Schicht getrennten Schichten ausgerichtet sind. Offensichtlich sind nicht nur stark leitende, sondern auch isolierende resistive und halbleitende Muster in mehrschichtigen Strukturen von größter Wichtigkeit. Wie nachfolgend ausführlicher erläutert wird, können Muster dieser Art durch Verwendung des Verfahrens zum Erzeugen von elektrisch leitenden und/oder halbleitenden Strukturen oder Mustern gemäß der vorliegenden Erfindung erzeugt werden. Hinsichtlich der Präzision und Klarheit soll die folgende Beschreibung jedoch eingeleitet werden, indem betont wird, wie Muster und dreidimensionale Strukturen, die entweder sehr gute oder sehr schlechte elektrische Leiter sind, definiert werden sollen.
  • Mehrschichtige Strukturen wie hierin beschrieben sind dann von besonderem Interesse, wenn sie mit Dünnfilm-Halbleitern integriert werden, um vollständige Schaltungen zu bilden. Die gegenwärtigen Standardprozeduren zum Herstellen von Mikroelektronikschaltungen, die die Halbleitereigenschaften eines üblichen Siliziumsubstrats ausnutzen, schränken automatisch die realisierbaren Architekturen auf die Art ein, die Zugang zu dem Substrat für alle aktiven Einrichtungen gestattet. Wenn das Verfahren gemäß der vorliegenden Erfindung zum Erzeugen elektrisch leitender und/oder halbleitender Strukturen in drei Dimensionen mit Hilfe von konvertierten gestapelten einzelnen Schichten verwendet wird, können ganze Einrichtungen auf diese Weise ohne irgendeine essentielle Beschränkung bezüglich der Größe oder Komplexität hergestellt werden, da die Skalierung ganz einfach stattfindet, indem mehrere Schichten mit dem Stapel verbunden werden. Da jede Schicht dünn ausgeführt werden kann, beispielsweise mit einer Größenordnung von 10–100 nm, kann die resultierende Volumendichte für die Schaltungsmuster und somit die Leistung pro Gewichts- oder Volumeneinheit extrem hoch sein. Weitere Hybridarchitekturen können unter Verwendung von Schichten realisiert werden, die in einem elektrischen Feld konvertierte elektronische Strukturen enthalten, die auf traditionellen siliziumbasierten Elektronikschaltungen ausgebildet sind und in Kooperation mit diesen funktionieren.
  • Die Grundaufgabe der vorliegenden Erfindung ist die Erzeugung von elektrisch leitenden, halbleitenden und/oder resistiven Strukturen in drei Dimensionen mit einem mehrschichtigen Material in monolithischem Format, da die erwähnten Strukturen unter Verwendung von elektrischen Feldern in Form von Punkt-, Linien- oder Flächenpotenzialen erzeugt werden. Eine Ausführungsform des Verfahrens der vorliegenden Erfindung zum Erzeugen unter Verwendung eines elektrischen Felds soll nun unter Bezugnahme auf 2a–f beschrieben werden.
  • 2a zeigt einen Schnitt durch einen Elektrische-Feld-Generator/Modulator gemäß der Erfindung, der als eine elektrische Strukturierungseinrichtung für durch ein elektrisches Feld konvertierbare Materialien fungiert. Der Elektrische-Feld-Generator/Modulator ist derart realisiert, dass er sowohl das Feld erzeugt als auch zusätzlich die Felder räumlich modulieren kann, das heißt in einer Ebene oder zwei Dimensionen, und in dieser Ebene elektrisch leitende und/oder halbleitende Strukturen mit dem gewünschten Muster erzeugen kann. Nachfolgend wird somit der Elektrische-Feld-Generator/Modulator mit EFGM abgekürzt. Der EFGM 20 umfasst, wie in 2a im Schnitt und in 2b in Draufsicht gezeigt, ein erstes Elektrodenmittel E1, das aus dünnen parallelen Elektroden 21 besteht, und ein weiteres von dem Elektrodenmittel E1 in einer Ebene parallel dazu beabstandetes Elektrodenmittel E2. Das Elektrodenmittel E2 besteht analog aus dünnen parallelen Elektroden 22, die so vorgesehen sind, dass sie im Wesentlichen orthogonal zu den Elektroden 21 in dem Elektrodenmittel E1 orientiert sind. Die Elektrodenmittel E1, E2 sind mit einer hier als Gleichspannungsversorgung gezeigten Stromquelle 23 verbunden, doch kann die Stromversorgung 23 auch eine Wechselstromversorgung sein. Die Stromversorgung 23 ist mit der Elektrode 21; 22 in den Elektrodenmitteln E1; E2 über jeweilige quer verbindende Einrichtungen 24, 25 verbunden. Der Abstand zwischen den Elektrodenmitteln E1, E2 gestattet, einen Dünnfilm aus über ein elektrisches Feld konvertierbarem Material EFCM, in 2a mit SS1 bezeichnet, zwischen den Elektrodenmitteln E1, E2 einzusetzen, ohne diese zu berühren. Die Elektrodenmittel E1, E2 können aus selbsttragenden oder getragenen Dünnfilmen ausgebildet sein, wobei die Elektroden 21, 22 in jedem Fall in das Filmmaterial eingebettet sind. Analog ist zu verstehen, dass es sich bei der Schicht SS1 aus dem feldkonvertierbaren Material EFCM um ein kontinuierliches Band handeln kann, das in einer im Wesentlichen kontinuierlichen Bewegung in den EFGM 20 zwischen den Elektrodenmitteln E1, E2 eingesetzt wird. Durch Anlegen einer Spannung zum Beispiel an eine Elektrode 21 im Elektrodenmittel E1 und an eine Elektrode 22 im Elektrodenmittel E2 wird an der Kreuzung zwischen den Elektroden 21 und 22 ein elektrisches Feld senkrecht zur Schicht SS1 ausgebildet, und das feldkonvertierbare Material SS1 kann in Bereichen, die von dem Feld zwischen den Elektroden 21, 22 beeinflusst werden, von einem nichtleitenden in einen leitenden Zustand übergehen. Wenn eine Elektrode 21 beziehungsweise eine andere Elektrode 22 auf diese Weise elektrisch adressiert werden, wird ein ungefähres punktförmiges Potenzial an der Kreuzung dazwischen erhalten. Wenn zum Beispiel eine Elektrode 21 in der Elektrodeneinrichtung E1 und alle Elektroden 22 in der Elektrodeneinrichtung E2 adressiert werden, wird ein Feld im Wesentlichen in der Form eines Linienpotenzials entlang der fraglichen Elektrode 21 erhalten, und entsprechend wird eine linienartige, beispielsweise eine elektrisch leitende, Struktur in der Schicht SS1 erzeugt, die zwischen den Elektrodeneinrichtungen E1, E2 liegt. Wenn eine Anzahl von Elektroden 21 in der Elektrodeneinrichtung E1 nebeneinander liegt und entsprechend sich mehrere Elektroden 22 in der Elektrodeneinrichtung E2 nebeneinander liegen, erzeugt das Feld, das zwischen den Elektrodenkreuzungen erzeugt wird, ein Flächenpotenzial, und es kann beispielsweise eine elektrische Flächenstruktur in der Schicht SS1 erzeugt werden. In 2a, 2b werden solche elektrisch leitenden Strukturen zum Beispiel im Wesentlichen als Flächenstrukturen erzeugt, doch versteht sich, dass sie je nach der Weise, wie das elektrische Feld erzeugt wird, auch als Punkt- oder Linienstrukturen erzeugt werden können.
  • Die 2c und 2d zeigen jeweils im Schnitt und in Draufsicht, wie der EFGM 20 zum Erzeugen beispielsweise elektrisch leitender Strukturen 9 in einer zweiten Schicht durch geeignetes Adressieren der Elektrodenmittel E1, E2 im EFGM 20 verwendet wird. Entsprechend zeigen auch 2e, f im Schnitt und in Draufsicht den EFGM 20 mit einer dritten Schicht SS3, die hier beispielsweise mit halbleitenden Strukturen 10 strukturiert ist. Wie in 2a–f gezeigt, findet das Strukturieren des feldkonvertierbaren Materials EFCM für jede getrennte Schicht SS1, SS2, SS3 statt, doch können diese Schichten, wie oben erwähnt, in Form von selbsttragenden einzelnen Filmen aus EFCM vorliegen und zu einem mehrschichtigen Stapel zusammengesetzt werden, wie schematisch in 3 gezeigt ist. Die Herstellung von mit elektrischen leitenden und/oder halbleitenden Strukturen in EFCM realisierten Schaltungen kann mit Bändern aus EFCM in kontinuierlichen Wegen wie gezeigt stattfinden. Jedes Band oder jeder Film ist in 3 als drei Filme EFCM1, EFCM2, EFCM3 gezeigt und wird durch ein elektrisches Feld in das gewünschte räumliche Muster in einem separaten EFGM 20 für jeden dieser Wege konvertiert. Dann folgt der Zusammenbau zu einer mehrschichtigen Struktur MLS, zum Beispiel durch Kleben oder wärmeunterstützte Laminierung. Die mehrschichtige Struktur MLS kann auch auf einem Substrat bereitgestellt werden, das natürlich keinem elektrischen Feld ausgesetzt ist, aber in dem gleichen Prozessschritt auf die mehrschichtige Struktur MLS laminiert wird. In jedem Fall wird ein flexibles Band MLS erhalten, das entweder gefaltet oder aufgewickelt oder zu Segmenten geschnitten werden kann, um beispielsweise einzelne Schaltungen herzustellen. In 3 wird das feldkonvertierbare Material EFCM in Form von drei Bändern oder Filmen EFCM1, EFCM2, EFCM3 von jeweiligen Rollen Ra abgezogen und in entsprechenden Straßen durch Ausrichtungsrollen Rb1, Rb2, Rb3, Rb4 in jeder Straße befördert, um die Bänder durch den EFGM 20 zu spannen und zu positionieren. Die fertiggestellten strukturierten Filme EFCM1, EFCM2, EFCM3 werden über einen Führungsrollensatz Rc und möglicherweise nach einer weiteren Positionsjustierung durch einen Laminierungsschritt Rd geführt und zu der mehrschichtigen Struktur MLS laminiert. Diese mehrschichtige Struktur kann wie erwähnt ein Substrat 1 enthalten, das von einer weiteren Rolle Ra in einer separaten Straße abgezogen wird und zusammen mit dem konvertierten Filmmaterial EFCM in dem Laminierungsschritt Rd laminiert wird. Für drei Schichten, die auf diese Weise zusammen laminiert und konvertiert werden, wie in 2a–f gezeigt, kann dann wie schematisch im Schnitt in 4 gezeigt eine Schaltungsstruktur erhalten werden, die auf dem Substrat 1 vorgesehen ist. Die leitenden Strukturen 9 und die halbleitenden Strukturen 10 berühren einander vertikal oder erstrecken sich horizontal in jeder der Schichten SS1, SS2, SS3, wie gezeigt, und bilden zusammen dreidimensionale Strukturen dieser Art in dem gewünschten Muster.
  • Die Elektrodenmittel E1, E2 in dem Elektrische-Feld-Generator/Modulator (EFGM 20), wie beispielsweise in 2a und 2b gezeigt, können in oder auf Substraten aus einem nichtleitenden Material ausgebildet werden, und die Elektroden 21, 22 können dann auf den gegenüberliegenden Oberflächen der Substrate vorgesehen oder in die Substrate eingebettet werden. Sie können auch leitende Strukturen in dem Substratmaterial selbst bilden. Die Elektrodenbreite und der gegenseitige Abstand zwischen den Elektroden 21, 22 in jedem Elektrodenmittel E1, E2 wird für die räumliche Auflösung bei der Strukturierung der leitenden und/oder halbleitenden Strukturen und der erzielbaren Teilungen bestimmend sein. Kompatibel mit der heutigen Halbleitertechnologie können die Elektroden 21, 22 somit mit einer Breite zwischen 0,1 und 1,0 μm und entsprechenden gegenseitigen Abständen realisiert werden. Es ist mit der heutigen Technologie durchaus möglich, Elektrodenbreiten, zum Beispiel in auf Substraten bereitgestellten Dünnfilmen, von 0,1 μm oder weniger durch Nanotechnologie zu realisieren, beispielsweise über Druckverfahren oder mit Hilfe von chemischen Verfahren. Die Schaltungsmuster, die mit EDGM 20 mit dem Verfahren gemäß der vorliegenden Erfindung realisiert werden, werden zumindest von den Dimensionen her mit denen kompatibel sein, die optimalerweise durch Verwendung beispielsweise von Mikrolithographie in der siliziumbasierten Schaltungstechnologie erzielt werden können. Je nach der Dicke des Dünnfilmmaterials, in dem leitende und/oder halbleitende Strukturen, das heißt Schaltungsmuster, erzeugt werden, kann der Abstand zwischen den Elektrodeneinrichtungen E1, E2 gesteuert werden, um eine optimale Definition der zwischen den Elektroden ausgebildeten Potenziale zu erzielen. Die Steuerung kann über nicht gezeigte mikromechanische Servosteuermittel stattfinden, die dem Fachmann wohlbekannt sind. Während der Erzeugung des Schaltungsmusters kann der Raum zwischen den Elektroden außerdem mit einem isolierenden Gas mit hoher Durchschlagfestigkeit gefüllt sein, um einen Durchschlag zwischen den Elektroden zu verhindern.
  • Wie mit Kandidatenmaterialien für feldinduzierte Konversion gezeigt wurde, kann die Konversion mit einem hohen Grad an Reproduzierbarkeit bei einer wohl definierten Feldstärke durchgeführt werden. Die zum Induzieren der Konversion erforderliche Feldstärke wird in der Regel in der Größenordnung von 5.000.000 V/m liegen, was eine Potenzialdifferenz über den Elektrodenmitteln E1, E2 in der Größenordnung von 3–6 Volt bei Filmdicken im Bereich 200–300 nm und einem Spalt zwischen den Elektrodenmitteln E1, E2, der groß genug ist, um Filme dieser Dicke aufzunehmen, impliziert. Es sei auch angemerkt, dass das elektrische Feld im Wesentlichen in einer Richtung senkrecht zum Dünnfilm angelegt wird, wenngleich es prinzipiell mit anderen Orientierungen angelegt werden könnte. Die erstere Alternative erscheint so bevorzugbar hinsichtlich der erforderlichen Präzision bei der räumlichen Auflösung wie auch dem Erhalten einer wohl definierten Feldstärke.
  • Die Stromversorgung 23 im EFGM 20, zum Beispiel wie in 2a und 2b gezeigt, kann entweder eine Gleichstromquelle oder eine Wechselstromquelle sein. Bevorzugt wird sie als eine gesteuerte Stromversorgung realisiert und wird die Elektrodenmittel E1, E2 mit Strom unterschiedlicher Modi und Charakteristiken versorgen können. Zu diesem Zweck werden sowohl die Stromversorgung 23 als auch die Querverbindungsmittel 24, 25 somit mit einer nicht gezeigten externen Steuereinrichtung verbunden sein, die entsprechend dem Protokoll für ein gewünschtes Schaltungsmuster programmiert sein wird und entsprechend die Erzeugung der gewünschten elektrisch leitenden und/oder halbleitenden Strukturen in dem Schichtmaterial oder dem Dünnfilmmaterial zwischen den Elektrodenmitteln E1, E2 steuern wird. Protokolle und erforderliche Software können in die nicht gezeigte Steuereinrichtung von einer beliebigen externen Quelle geladen werden, und es gibt somit nichts dagegen, dass die Herstellung von Schaltungen unter Verwendung des EFGM 20 von einer entfernten Lokalität aus verwaltet wird.
  • Es erfolgt nun eine ausführlichere Erörterung der über ein elektrisches Feld konvertierbaren Materialien EFCM, die in dem Verfahren gemäß der vorliegenden Erfindung verwendet werden können, sowie spezifischer Techniken, die in der Ausführungsform des Verfahrens verwendet werden können. Das Grundprinzip der In-situ-Feldkonversion von Materialien besteht darin, leitende und/oder halbleitende Strukturen mit Hilfe von räumlich modulierten und/oder hinsichtlich der Feldstärke modulierten elektrischen Feldern zu erzeugen. Die Konversion selbst kann außerdem reversibel oder irreversibel sein. Konkrete Beispiele dafür werden unten angegeben. Es muss erwähnt werden, dass EFCMs sich gegenwärtig in einem frühen Entwicklungsstadium befinden und dass zu erwarten sein wird, dass weitere Forschungs- und Entwicklungsaktivitäten auf dem Gebiet die Anzahl verfügbarer Materialien drastisch erhöhen wird.
  • Es wird in der vorliegenden Erfindung besonders bevorzugt, EFCMs zu verwenden, die, indem sie einem elektrischen Feld ausgesetzt werden, in diesem Zustand bleiben, bis sie wieder ausgesetzt werden, was das Material in den Anfangszustand zurückversetzt. Dies ist unter anderem der Fall bei verschiedenen organischen Makromolekülen und anderen Materialien, die im Allgemeinen als molekulare Elektronikmaterialien bekannt sind. Ein Fall eines Materials dieser Art ist aus dem Referat bekannt "A new material for optical, electrical and electronic thin film memories" von Z. Y. Hua & G. R. Chen, Vacuum, Band 43, Nr. 11: 1019-1023 (1992)). Dieses Material ist ein organometallischer Ladungstransferkomplex M(TCNQ), ausgebildet durch TCNQ (7,7,8,8-Tetracyanochinodimethan, C12H4N4), das als ein Elektronenakzeptormolekül mit unterschiedlichen Metallen als elektronenreiche Donatoren fungiert. Bei den Metallen kann es sich um Li, Na, K, Ag, Cu oder Fe handeln. M(TCNQ) kann unter Anlegung von elektrischen Feldern und dazu auch in Form von Hitze oder Lichtstrahlung gelieferter Energie aus einem Zustand hoher Impedanz in einen Zustand niedriger Impedanz übergehen. Die Reaktion kann allgemein geschrieben werden als [M+(TCNQ)–]n←ε hν,E→[Mx + (TCNQ)x + [M+(TCNQ)–]n–x
  • Der Prozess ist reversibel, da die Umkehrreaktion durch Zufuhr von Energie ε in Form von Hitze, elektrischen Feldern oder Photonenstrahlung erhalten werden kann. Die reversible Reaktion führt dazu, dass M(TCNQ) zum Erzeugen eines bistabilen Schaltmediums verwendet werden kann, beispielsweise eines löschbaren Speichermaterials. Bei dem Verfahren gemäß der vorliegenden Erfindung werden nur elektrische Felder verwendet und keine Bestrahlung. Bei dünnen Schichten, beispielsweise von 100–200 nm, besitzt M(TCNQ) eine nichtlineare Strom-Spannungs-Charakteristik, was zum Realisieren von Speichern vom Typ ROM und RAM verwendet werden kann. Dazu ist von besonderem Interesse, dass M(TCNQ) stabil und reproduzierbar ein stromgesteuertes bistabiles elektrisches Schalten gestattet. Bei einem elektrisch adressierbaren Speicher beispielsweise kann der Zustand hoher Impedanz verwendet werden, um eine binäre 1 darzustellen, und der Zustand niedriger Impedanz für eine binäre 0. Die Übergangszeit zwischen zwei solchen Zuständen liegt unter 400 ns. Weitere Beispiele für relevante Materialien werden in W. Xu & al., "Two new all-organic complexes with electrical bistable states", Appl. Phys. Lett. 67: 2241-2242 (1995) und den darin beigefügten Literaturreferenzen erörtert. Die erwähnten Materialien sind bistabil und besitzen wohl definierte Schwellwerte für die Konversion vom leitenden zum nichtleitenden Zustand und umgekehrt durch Verwendung von elektrischen Feldern.
  • Bei gewissen feldkonvertierbaren Materialien, einschließlich TCNQ, kann die Konversion von einem nichtleitenden zu einem leitenden Zustand auch stattfinden, wenn die Energie in Form von Hitze zugeführt wird. Da das feldkonvertierbare Material im Grunde dielektrisch oder stark resistiv ist, kann ein elektrisches Wechselfeld, das über die Elektroden mit einer geeigneten Frequenz an das Material angelegt wird, Hitze in dem Potenzialbereich erzeugen, und eine Erhitzung mit einer nachfolgenden Konversion des Materials von einem nichtleitenden in einen leitenden Zustand in diesem Bereich kann dann stattfinden. Die Stromversorgung kann dann als eine Wechselstromversorgung betrieben werden, und die thermische Konversion muss als ein durch das elektrische Feld induzierter sekundärer Effekt angesehen werden. Um eine gute räumliche Definition der erzeugten elektrisch leitenden und/oder halbleitenden Strukturen zu erhalten, muss das von dem Wechselfeld in dem Material induzierte thermische Feld präzise gesteuert werden. Das thermische Feld wird sich nämlich durch das Material ausbreiten und eine Temperaturerhöhung verursachen, die die elektrischen Eigenschaften des Materials außerhalb des Potenzialbereichs beeinflussen kann, der idealerweise das räumliche Ausmaß der erzeugten Struktur definieren soll. Wenn das feldkonvertierbare Material als eine unendlich dünne Schicht angesehen wird, wirkt sich die Temperaturerhöhung bis zu einem Abstand von beispielsweise einem Punktpotenzial aus, das mit dem Schnittpunkt der aktivierten Elektroden zusammenfällt, wobei eine thermische Diffusionslänge definiert ist durch die Formel μ = (κ/πfρc)1/2 (1)mit den folgenden Materialparametern
    • κ
    = Wärmeleitfähigkeit,
    f
    = 1/τ die charakteristische Frequenz, die ≅ dem Kehrwert der Impulsdauer τ ist,
    ρ
    = die Dichte des Materials und
    c
    = die spezifische Wärme des Materials.
  • Es folgt aus Gleichung 1, dass zum Reduzieren der thermischen Diffusion und zum Erhalten einer scharfen räumlichen Definition der gewünschten elektrisch leitenden und/oder halbleitenden Strukturen ein Wechselstromimpuls verwendet werden sollte, der eine hohe Feldstärke und eine schnelle Temperaturerhöhung in dem Potenzialbereich mit nachfolgender schneller Konversion des feldkonvertierbaren Materials liefert. Erreicht werden kann dies durch Kombinieren einer hohen Feldstärke mit einer hohen Feldfrequenz, und es wird vermutet, dass durch Verwendung von feldkonvertierbaren Materialien in Form von Dünnfilmen mit einer Dicke von 100 nm eine unerwünschte thermische Diffusion effektiv vermieden werden kann, wenn Wechselstromimpulse von höchstens einigen wenigen Mikrosekunden verwendet werden. In diesem Zusammenhang muss die Feldcharakteristik auch auf den gewünschten Grad der Leitfähigkeit in den Potenzialbereichen abgestimmt werden, der idealerweise die erzeugten leitenden und/oder halbleitenden Strukturen definiert.
  • Elektrische Verbindungen zwischen verschiedenen Schichten in Dünnfilmmaterialien oder anderen Arten von elektronischen Materialien stellen eine große Herausforderung für die Herstellung von Mikroelektronik dar. Die präzise Positionierung von leitenden Wegen in jeder Schichtebene und in der senkrechten Richtung zu den Ebenen ist von überragender Wichtigkeit und umfasst in der Regel das Ausbilden von Durchkontakten oder Löchern, die mit leitendem Material gefüllt werden können, um Verbindungen senkrecht zu den Schichten herzustellen. Die physische Herstellung der Löcher findet im Stand der Technik mit Hilfe von Bohren, Stanzen oder Ätzen statt, und das leitende Material wird durch mechanisches Füllen, Elektroplattieren usw. zugesetzt. Ganz eindeutig stellen Prozesse dieser Art eine signifikante Komplikation und wesentliche Kosten bei einer damit einhergehenden begrenzten Präzision dar.
  • Bei der vorliegenden Erfindung können die Verbindungen sowie aktive und passive Einrichtungen in der gleichen Verarbeitungssequenz erzeugt werden, die die elektrisch leitenden und/oder halbleitenden Strukturen in jeder Schicht definiert, das heißt mit der gleichen Art von räumlicher Präzision wie die Strukturen selbst und ohne Zuflucht zu weiteren und anderen Arten von Herstellungsschritten. 5 zeigt das Grundprinzip für den besonderen Fall, dass ein einzelner leitender Weg 9 zwischen einem Abschnitt von beispielsweise einer leitenden Struktur in einer Schicht SS5 und einem Abschnitt einer anderen leitenden Struktur 9 in einer von der ersteren beabstandeten Schicht SS8 hergestellt werden soll. Durch wiederholte Konversion eines kleinen Bereichs am gleichen Ort in jeder von mehreren benachbarten Schichten zwischen den Anschlusspunkten einer leitenden und/oder halbleitenden Struktur wird eine Säule 9' aus leitendem Material ausgebildet, wie in 5 gezeigt, und elektrische Leitfähigkeit schrittweise von der Ausgangsschicht SS5, die die erste leitende Struktur enthält, zu der Endschicht SS8, die die zweite leitende Struktur enthält, erhalten. Der Querschnitt von Säule 9' kann willkürlich über das ausgewählte Muster des elektrischen Felds definiert werden. Eine Reihe paralleler leitender Säulen kann durch direkte Erweiterung dieser Prozedur hergestellt werden, und die Säulen können in verschiedenen Schichten beginnen und enden, wie dies aus 5 hervorgeht. In einer gegebenen Schicht, die mit einer leitenden Struktur 9 in Verbindung mit einer oder mehreren leitenden Säulen von vertikalen leitenden Strukturen 9' beiträgt, soll Letztere gleichzeitig mit anderen leitenden 9 und/oder halbleitenden Strukturen 10, die in dieser Schicht strukturiert sind, beispielsweise SS6 in 5, hergestellt werden, ohne dass andere oder unterschiedliche Verarbeitungsschritte ausgeführt werden müssen. In der Regel kann der Konversionsgrad von einem nichtleitenden zu einem leitenden Zustand oder umgekehrt über die Feldstärke und/oder ihre Zeitcharakteristik gesteuert werden, möglicherweise auch durch die Dauer des Feldes. Somit kann eine Säule, die Punkte in zwei verschiedenen Schichten verbindet, derart ausgebildet werden, dass sie als ein Widerstand in einer Schaltung fungiert, indem der Grad an Leitfähigkeit in Segmenten von Schicht zu Schicht entlang der Säule gewählt wird.
  • Ein Verfahren zum Löschen von in drei Dimensionen erzeugten elektrisch leitenden und/oder halbleitenden Strukturen bildet einen Teil der Erfindung.
  • Im Prinzip können elektrisch leitende und/oder halbleitende Strukturen in einzelnen Schichten durch den Einsatz des EFGM 20, wie in einer der 2a–f gezeigt, und geeigneter spektraler Modulation selektiv gelöscht werden. Nach dem Vereinigen einzelner Schichten zu einer mehrschichtigen Struktur MLS kann das Löschen zurzeit jedoch nur global durch die mehrschichtige Struktur durchgeführt werden, für den Fall, dass die Matrix global einem elektrischen Feld mit gegebener Feldstärke und/oder Charakteristiken ausgesetzt wird und möglicherweise auf die spezifische Reaktion des Materials auf die durch das Feld gelieferte Energie angepasst ist. Die Materialien in der Matrix werden dann rekonvertiert, bis die Matrix in ihrer Gänze in einem elektrisch nichtleitenden Zustand ankommt, was zum Beispiel dann der Fall sein wird, wenn sie zum Beispiel aus einem Material wie etwa M(TCNQ) hergestellt ist. Eine mehrschichtige Struktur oder Matrix aus M(TCNQ)-Material kann danach mit einer neuen elektrisch leitenden und/oder halbleitenden Struktur rekonfiguriert werden, doch ist dies gegenwärtig unter Einsatz elektrischer Felder nicht möglich. Es kann jedoch ein Verfahren zum Erzeugen, wie durch die eigene, gleichzeitig eingereichte internationale Patentanmeldung PCT/NO99/00023 offenbart, verwendet werden.
  • Da das Verfahren zum Erzeugen gemäß der Erfindung ermöglicht, dass geeignete Materialien durch elektrische Felder entweder direkt oder indirekt (zum Beispiel im letzten Fall aufgrund einer simultanen lokalen Erhitzung) aus einem isolierenden in einen halbleitenden Zustand oder umgekehrt konvertiert werden können, wird es möglich sein, das Verfahren auf die Herstellung von beispielsweise Dioden und Transistoren anzuwenden, die elektrisch mit Widerständen und Kondensatoren verbunden werden können, um vollständige aktive Elektronikschaltungen zu bilden. Spezifischere Beispiele für aktive Komponenten und daraus gebildete Schaltungen werden durch die folgenden Beispiele offenbart.
  • Beispiel 1
  • 6 zeigt eine in Durchlassrichtung betriebene pn-Sperrschichtdiode mit durch das Verfahren gemäß der Erfindung erzeugten und in Dünnfilmtechnologie realisierten leitenden und/oder halbleitenden Strukturen mit vier Teilschichten SS1–SS4. Die Schichten SS2 und SS3 enthalten das zwischen den Elektroden 11 in den jeweiligen Teilschichten SS1 und SS4 vorgesehene aktive halbleitende Material. Das aktive Material 10 in der Teilschicht SS2 ist ein n-dotierter Halbleiter, während das benachbarte aktive Material 10' in der Teilschicht SS3 ein p-dotierter Halbleiter ist. Die Elektroden 11 in den Schichten SS1 und SS4 werden durch horizontale elektrisch leitende Strukturen oder leitende Wege 9 in der gleichen Schicht kontaktiert. Die getrennte Schicht in der Diodenstruktur von 6 besitzt in der Regel eine Dicke von etwa 100 nm, so dass die ganze Struktur eine mehrschichtige Struktur mit einer Dicke von unter 1 μm bildet. Die horizontale Erstreckung der Fläche der Diodenstruktur wird durch die räumliche Auflösung bestimmt, die durch die Verwendung eines EFGM realisiert wird, aber mit den Elektrodenmitteln E1, E2, wie in 2a–f gezeigt, wird es möglich sein, über herkömmliche lithographische Verfahren oder durch Verwendung von strahlungskonvertierbaren Materialien und einem wie in der oben erwähnten internationalen Patentanmeldung PCT/NO99/00023 offenbarten Verfahren Elektroden 21, 22 mit Teilungen in der Größenordnung von 0,2–1,0 μm auszubilden. Spezielle Druckverfahren oder die Verwendung von nanotechnologischen und chemischen Verfahren werden daneben Elektrodenstrukturen realisieren können, die eine Größenordnung kleiner sind. Realistischerweise kann angenommen werden, dass es mit den zur Verfügung stehenden Technologien zum Herstellen der Elektrodeneinrichtungen möglich sein wird, Punkt- und Linienpotenziale räumlich in zwei Dimensionen bis zu einer kleinsten Erstreckung von 0,1 μm zu modulieren.
  • Beispiel 2 – MOSFET
  • 7 zeigt schematisch einen MOSFET zur Verwendung in der vorliegenden Erfindung und ganz in organischem Material in Dünnfilmtechnologie realisiert. Die Gateelektrode 12 ist in der Teilschicht SS1 vorgesehen und mit einer horizontalen leitenden Struktur 9 verbunden, während die Teilschicht SS2 den Gateisolator 13 darstellt. Das aktive halbleitende Material 10 ist in der Teilschicht SS3 vorgesehen und steht mit der Gateelektrode 10 in Registrierung. Die Source- und Drainelektroden 14 sind in der folgenden Deckschicht SS4 vorgesehen und werden durch horizontale elektrisch leitende Strukturen 9 in der gleichen Schicht kontaktiert. Jede der Schichten umfasst entweder elektrisch leitende Strukturen und/oder eine halbleitende Struktur sowie dielektrische Bereiche. Die Dicke eines MOSFET dieser Art kann ½ μm betragen, während die Erstreckung in der horizontalen Ebene, wie sie etwa mit gegenwärtiger Technologie realisiert werden kann, von höchstens einigen wenigen μm bis unter 1 μm betragen wird, siehe auch das, was in Beispiel 1 gesagt wurde.
  • Beispiel 3 – Logischer CMOS-Inverter
  • Die MOSFET-Struktur in 7 kann nun in Logikgattern verwendet werden, beispielsweise ein Logikinverter in CMOS-Technologie, wie in 8 gezeigt. Ein Inverter dieser Art wird durch eine Parallelschaltung aus der Drain- und Sourceelektrode in jeweils einem n-MOSFET und einem p-MOSFET in einer antiparallelen Konfiguration mit einer gemeinsamen Gateelektrode ausgebildet. Zu diesem Zweck wird eine vertikale leitende Struktur 15 erzeugt, und sie verläuft durch alle Teilschichten SS1–SS7 und verbindet die Elektroden 14'.
  • Das Ausgangssignal von dem Inverter wird auf dieser leitenden Struktur 15 zu einer horizontalen verbindenden Struktur 9 auf der linken Seite in der Figur befördert. Die gemeinsame Gateelektrode 12 des MOSFET empfängt das Eingangssignal über die horizontale leitende Struktur 9 in der Teilschicht SS4 auf der rechten Seite in der Figur. Die Dicke aller Teilschichten wird unter 1 μm liegen, in der Regel mit einer Dicke von etwa 0,7 μm realisiert, während die horizontale Erstreckung des Inverters die gleichen Abmessungen wie oben in Verbindung mit der Erörterung der MOSFET-Struktur in 7 festgestellt aufweisen wird.
  • Beispiel 4 – CMOS-AND-Gatter
  • Aktive Komponenten wie die in 7 gezeigten MOSFET-Strukturen können zum Ausbilden integrierter Schaltungen durch Stapeln von Teilschichten mit Strukturen verwendet werden, die die gewünschten elektrischen Eigenschaften besitzen und ganz in einer organischen Dünnfilmtechnologie realisiert werden. Das folgende Beispiel steht insbesondere im Zusammenhang mit einem in CMOS-Technologie unter Verwendung der Transistorstruktur realisierten AND-Gatter, wie in 7 gezeigt. Um das Verständnis zu erleichtern, wie aktive Einrichtungen wie etwa Feldeffekttransistoren in mehrschichtigen Strukturen zu funktionalen Einrichtungen wie beispielsweise Logikgattern kombiniert werden können, wird nun auf 9 Bezug genommen, die das Schaltungsdiagramm für ein in komplementärer MOS-Technologie (CMOS-Technologie) realisiertes AND-Gatter zeigt. Das CMOS-AND-Gatter wird mit jeweiligen n-MOSFETs und p-MOSFETs vom Anreicherungstyp als Schalter realisiert. Zwei Eingangssignale A und B werden jeweils zu den Gateelektroden am p-MOS Q1 und Q2 und den Gateelektroden am n-MOS Q3 und Q4 befördert. Wenn beide Eingangssignale A und B auf H sind, wird das Ausgangssignal X L sein. In diesem Fall werden Q3 und Q4 beide eingeschaltet sein und die p-MOS-Schalter Q1 und Q2 werden beide ausgeschaltet sein, d. h., es fließt kein Strom und das Ausgangssignal X geht somit auf L. Wenn dagegen entweder das Eingangssignal A oder das Eingangssignal B L ist oder beide L sind, werden entsprechend die p-MOS-Transistoren Q1 beziehungsweise Q2 eingeschaltet werden und das Ausgangssignal X geht auf H, da einer in Reihe geschalteten n-MOS Q3, Q4 oder beide ausgeschaltet sind und kein Strom fließt. Die Einrichtungen Q1, Q2, Q3, Q4 realisieren, wie zu sehen wird, ein NAND-Gatter, und zum Realisieren eines AND-Gatters ist es notwendig, den Ausgang des NAND-Gatters mit einem Logikinverter zu verbinden, der ebenfalls in CMOS-Technologie realisiert ist, jeweils mit der Verwendung- eines p-MOS-Schalters Q2 und eines n-MOS-Schalters Q6, die parallel geschaltet sind. Dies ist ein standardmäßiger CMOS-Inverter, und wenn sein Eingangssignal X auf H ist, wird sein Ausgangssignal X der Kehrwert des Eingangssignals X und somit L sein. Umgekehrt wird ein L-Eingangssignal X zu einem H-Ausgangssignal X invertiert werden, und dies entspricht dem, dass beide Eingangssignale A und B zum NAND-Gatter auf H sind. Mit anderen Worten wird leicht realisiert, dass die Schaltung, wie in 9 gezeigt, ein AND- Gatter umsetzt, und der Fachmann versteht, dass entsprechende logische OR- und NOR-Gatter mit einer beliebigen Anzahl von Eingängen realisiert werden können. Im Prinzip jedoch können alle Boole'schen Funktionen in Kombinationen aus einer Art von Gatter und einer oder mehreren Invertern, in CMOS-Technologie realisiert, realisiert werden, beispielsweise durch die Verwendung der Transistorstruktur, wie in 7 gezeigt.
  • Rein praktisch kann das AND-Gatter in Dünnfilmtechnologie, wie in 10a–10d gezeigt und unter Verwendung von MOSFET-Strukturen entsprechend den in 7 gezeigten, implementiert werden. Die 10a–10d zeigen das ganz in Dünnfilmtechnologie realisierte AND-Gatter und wobei die aktiven und passiven Einrichtungen in vier Teilschichten SS1, SS3–SS5 vorgesehen sind. Die erste Teilschicht SS1 (10a) enthält die Gateelektroden g1–g6, wobei der Index auf den entsprechenden Index für die MOSFETs Q1–Q6 in 9 hinweist. Die Eingaben A und B werden zu den jeweiligen Gateelektroden g1, g3 und g2, g4 und über horizontale leitende Strukturen oder Stromwege 9 weitergeleitet. Entsprechend sind die Gateelektroden g5, g6 in dem Inverter mit einem horizontalen Stromweg 9 verbunden. Eine vertikale elektrisch leitende Struktur ist mit 15 bezeichnet, wobei das Symbol Δ anzeigt, dass sie sich in vertikaler Richtung von der Teilschicht SS1 aus nach oben erstreckt. In 10b zeigen die Symbole Δ und ∇ an, dass die vertikale Leiterstruktur 15 in der Schicht SS3 sich vertikal durch diese Schicht und auf beiden Seiten davon erstreckt.
  • Die Schicht SS3 umfasst Bereiche mit aktiven Halbleitermaterialien b1–b6 (entsprechend 10 in 7), die den entsprechenden Gateelektroden g1–g6 in der Schicht SS1 zugeordnet sind und damit im Register stehen. Es muss angemerkt werden, dass eine Schicht SS2, außer der vertikalen Leiterstruktur 15, die sich ebenfalls durch diese Teilschicht auf beiden Seiten davon erstreckt, ausschließlich aus dielektrischem Material besteht, das einen gemeinsamen Gateisolator für die MOSFETs Q1–Q6 bildet, die das AND-Gatter realisieren. Die Schicht SS2 befindet sich natürlich zwischen SS1 und SS3, wurde aber in der Zeichnung weggelassen. Die Schicht SS4 in 10c ist über und neben den Schichten SS3 vorgesehen und umfasst jeweils die Sourceelektroden s1–s6 und die Drainelektroden d1–d6 für die entsprechenden MOSFETs Q1–Q6. Das aktive Halbleitermaterial d1–d6, das sich in der Schicht SS3 befindet, ist hier durch gestrichelte Linien angegeben. Der vertikale Stromweg 15 erstreckt sich auch durch die Schicht SS4 und auf beiden Seiten davon und kontaktiert einen horizontalen Stromweg 9 in der Teilschicht SS5, wie in 10d gezeigt. Dieser horizontale Stromweg entspricht der Verbindung zwischen den Drainelektroden d2 und d3 für die entsprechenden MOSFETs Q2, Q3 und ist außerdem auch mit der Drainelektrode d1 an Q1 verbunden. Ein weiterer horizontaler Stromweg 9 realisiert die Reihenschaltung zwischen der Sourceelektrode s3 an Q3 und der Drainelektrode d4 an Q4. Die Sourceelektroden s4 und s6 sind über weitere horizontale Leiterstrukturen 9 geerdet, während die in der Schicht SS5 am weitesten rechts liegende horizontale leitende Struktur 9 mit einer Spannung Vdd versorgt wird und die Sourceelektroden s1, s2, s5 an jeweiligen Q1, Q2 und Q5 verbindet. Ein in 10d ganz oben liegender weiterer horizontaler Stromweg 9 bildet die Parallelschaltung zwischen den Drainelektroden d5, d6 an Q5, Q6 und der mit X bezeichneten Ausgangsleitung. Das Ausgangssignal X von dem aus Q1, Q2, Q3, Q4 bestehenden NAND-Gatter wird auf dem vertikalen Stromweg 15 befördert. 11 zeigt schematisch, wie die Schichten in 10 in einer gestapelten Konfiguration erscheinen, wobei die Schicht SS2 mit dem Gateisolator hier enthalten ist. Der Übersichtlichkeit halber ist jedoch der Stapel in seine separaten Teilschichten SS1–SS5 auseinandergezogen gezeigt, aber mit korrekter Registrierung, und der Verlauf des vertikalen Stromwegs 15 durch jede Teilschicht ist durch die gestrichelte Linie angegeben. Wenn die Gateelektrodenschichten SS1–SS5 auf einer darunterliegenden nicht gezeigten dielektrischen Schicht vorgesehen sind, kann die gesamte AND-Struktur, wie in 11 gezeigt, eine Dicke von 0,75 μm und eine Fläche von etwa 100 μm2 (12·8 μm2) aufweisen. Das Volumen der Struktur wird somit etwa 75 μm3 betragen. Bei konservativer räumlicher Auflösung impliziert dies, dass etwa 10.000 Logikgatter dieser Art auf einer Fläche von 1 mm2 und mit einer Dicke weit unter 1 μm realisiert werden können. Entsprechend skaliert wird die Länge der Stromwege 9, 15 zusammen 60 μm.
  • Beispiel 5 – AND-Gatter mit vertikal gestapelten CMOS-Schaltungen
  • Eine Reduzierung der Stromweglänge und eine signifikante Vereinfachung der Struktur des AND-Gatters kann erzielt werden, indem die MOSFET-Strukturen vertikal gestapelt werden, wie in 12 gezeigt. Wieder werden die gleichen Bezugszahlen wie in 10 und 11 verwendet, und es wird zu sehen sein, dass die vertikale AND-Gatter-Struktur die Tatsache ausnutzt, dass die Gateelektroden g1 und g3 der Transistoren Q1, Q3 auf dem gleichen Potenzial liegen, die Gateelektroden g2 und g4 in Q2, Q4 auf einem anderen gemeinsamen Potenzial und die Gateelektroden g5 und g6 in Q5, Q6 auf einem dritten gemeinsamen Potenzial. Somit werden die Transistoren Q1–Q6 durch gemeinsame Gateelektroden g1, g3; g2, g4; g5, g6 für die entsprechenden MOSFET-Strukturen Q1, Q3; Q2, Q4; Q5, Q6 als CMOS-Schaltungen in einer paarweisen antiparallelen Konfiguration implementiert. Jede CMOS-Schaltung ist auf einer isolierenden Schicht bereitgestellt, die sich in 12 in jeder der MOSFET-Strukturen unter Q3, zwischen Q1 und Q4 und zwischen Q2 und Q5 befindet. Die Gateelektroden g sind natürlich durch nicht explizit bezeichnete isolierende Schichten, die die jeweiligen Gateisolatoren umfassen, von dem aktiven Halbleitermaterial b isoliert. Die horizontalen Stromwege in 10 und 11 sind nun im Wesentlichen durch vertikale Stromwege ersetzt, die durch die Schichten verlaufen und die gleiche Verbindung wie in der Äquivalenzschaltung in 9 gezeigt bereitstellen. Insbesondere ist der Stromweg 15 gezeigt, der ebenfalls vertikal in der Konfiguration in 10 realisiert ist und, wie zu sehen ist, wie zuvor die Gateelektroden g5, g6 an Q5, Q6 mit der Verbindung zwischen den Drainelektroden d2, d3 an Q2, Q3 und der Drainelektrode d1 an Q1 verbindet.
  • Die vertikale AND-Gatter-Struktur in 12 einschließlich des Substrats 1 wird durch insgesamt 24 Teilschichten erzeugt, von denen 6 relativ dicke isolierende Schichten die Gateisolatoren bilden und drei entsprechende dicke isolierende Schichten die paarweisen Kombinationen aus MOSFET-Strukturen gegenseitig isolieren. Mit den gleichen Abmessungen, wie in Verbindung mit der Beschreibung von 11 angegeben, wird somit die ganze gestapelte Schichtkonfiguration in 12 eine Dicke von etwa 3,0 μm aufweisen und auf einer Fläche von 16 μm2 vorgesehen sein. Das Gesamtvolumen wird somit weniger als 50 μm3 betragen, eine Reduktion des Volumens um 1/3 relativ zu der Konfiguration in 11. Am wichtigsten ist jedoch, dass die Stromwege, die in der Konfiguration in 11 anhand der angegebenen Abmessungen eine Länge von 52 μm besitzen, bei einer optimalen Ausführungsform in der Konfiguration von 12 durchaus etwa 15 μm betragen können, was eine Reduktion um etwa 70% impliziert. In diesem Zusammenhang soll besonders beachtet werden, dass 12 schematisch ist und dass die vertikalen Stromwege in der horizontalen Ebene zueinander verschoben sind, um deutlicher zu erscheinen. Sie können jedoch in der gleichen Ebene liegen, parallel auf einer der Seitenoberflächen der Struktur.
  • Innerhalb des Umfangs der heutigen Dünnfilmtechnologie und bei Verwendung von Technologien wie oben erwähnt zum Herstellen von elektrisch leitenden und/oder halbleitenden Strukturen in dünnen Filmen durch Bestrahlung von konvertierbaren organischen Materialien ist es durchaus möglich, die linearen Abmessungen in der horizontalen Richtung derart zu reduzieren, dass die Komponentendichte um mindestens eine Größenordnung heraufgesetzt werden kann. Dies impliziert, dass die Konfiguration in 11 etwa 105 Logikgatter der gezeigten Art auf 1 mm2 und mit einer Schichtdicke weit unter 1 μm realisieren kann, während die Konfiguration in 12 etwa 6·105 Gatter auf der gleichen Fläche mit einem besseren Formfaktor realisieren könnte, so dass die Erhöhung der Einrichtungsdichte etwa 33% relativ zu der Einrichtungsdichte der Konfiguration von 11 wird.
  • Das Verarbeiten von einzelnen Schichten, das heißt das Erzeugen elektrisch leitender und/oder halbleitender Strukturen, kann, nachdem das Konvertieren mit Hilfe elektrischer Felder stattgefunden hat und wenn es, wie in 2a–f und 3 gezeigt, ausgeführt wird, mögliche Nachbehandlungen und Korrekturen beinhalten, zum Beispiel eine mögliche Wärmebehandlung, bevor die separaten Schichten zu einer mehrschichtigen Struktur verbunden werden und eine gestapelte Schaltungskonfiguration bilden.
  • Beispielsweise kann eine Wärmebehandlung von einzelnen Schichten nach der Konversion durchgeführt werden, um Leitungs- und/oder Halbleitungseigenschaften zu steuern, wie etwa Konversion von Monomer zu Oligomer oder Polymer, Dotieren, Kristallisation usw. Solche Prozesse sind wohlbekannt und besitzen breite Anwendung, und deshalb werden hier keine spezifischen Beispiele angegeben. Die Wärmebehandlung kann zum Beispiel mit Hilfe von Bestrahlung ausgeführt werden. Eine weitere Möglichkeit besteht in der Verwendung der elektrischen Wechselfelder. Im Prinzip können Wechselfelder auch verwendet werden, um die Feldkonversion von EFCM zu bewirken, und die in 2a–f gezeigte Stromversorgung 23 muss dann natürlich eine Wechselspannungsquelle sein. In diesem Zusammenhang soll angemerkt werden, dass ein resistives Material, das einem Wechselfeld ausgesetzt wird, sich erhitzt. Durch Verwenden eines Wechselspannungsfeldes zum Erzeugen eines Übergangs aus einem nichtleitenden in einem beispielsweise leitenden Zustand kann eine Erwärmung der so erzeugten elektrisch leitenden Struktur stattfinden, und auch eine mögliche gewünschte Wärmebehandlung kann in situ und gleichzeitig mit dem Konversionsprozess stattfinden.
  • Indem beispielsweise in den Schichten organische Materialien verwendet und die elektrisch leitenden und/oder halbleitenden Strukturen mit Konversion und mit Hilfe von elektrischen Feldern gemäß der vorliegenden Erfindung erzeugt werden, kann eine weit einfachere und billigere Herstellung von Elektronikeinrichtungen erhalten werden, als was mit der heutigen anorganischen Halbleitertechnologie möglich ist. Wenn bei der Herstellung von Schaltungen, wie in 7 gezeigt, eine Spule-zu-Spule-Anordnung verwendet wird, kann die Produktion mit hohen Volumen und hoher Geschwindigkeit und ohne wesentliche Abmessungs beschränkungen stattfinden. Bei dem Vereinigen von getrennten Schichten zu einer mehrschichtigen Struktur und dem Ausbilden einer gestapelten Konfiguration wird jedoch die Registrierung zwischen den Schichten kritisch sein, um unter anderem sicherzustellen, dass vertikale leitende Strukturen in getrennten Schichten miteinander in Register stehen und dass beispielsweise Elektroden und aktive Halbleitermaterialien in Halbleiterstrukturen das Gleiche tun. Die Anforderung zur Registrierungsgenauigkeit wird durch die Teilung vorgegeben, die bei der Herstellung der elektrisch leitenden und/oder halbleitenden Strukturen realisiert werden kann, kann in der Praxis aber durch den Einsatz von interferometrischen Verfahren zum Steuern und Positionieren, eine Markierung, die optisch aufgezeichnet werden kann, oder mechanische oder elektrische Nanotechnologie realisiert werden. Solche Maßnahmen fallen jedoch außerhalb des Schutzbereichs der vorliegenden Erfindung und werden somit nicht eingehender erörtert, sondern müssen als dem Fachmann bekannt angesehen werden.
  • Durch Verwenden des Verfahrens zum Erzeugen gemäß der vorliegenden Erfindung kann das Protokoll für eine gegebene Schaltungskonfiguration bei Mehrschichtdesign weit weg vom Herstellungsort der Schaltung erzeugt und dorthin übertragen werden, um beispielsweise zu einer Steuereinrichtung heruntergeladen zu werden, die die Erzeugung der physischen Schaltungsmuster in situ an dem Herstellungsort steuert. Ein Benutzer kann somit Schaltungen durch Televerarbeitung gemäß eigener Spezifikationen lediglich durch Übertragen der erforder lichen Anweisungen und Informationen erzeugen und produzieren. Die vorliegende Erfindung kann somit das Konzept einer applikations- und kundenspezifischen Schaltungsproduktion mit einem radikal neuen Inhalt bereitstellen.

Claims (15)

  1. Verfahren zum Erzeugen elektrisch leitender und/oder halbleitender Strukturen in zwei oder drei Dimensionen in einer Verbundmatrix, wobei die Matrix ein oder mehrere Materialien umfaßt, die jeweils in einer oder mehreren räumlich getrennten und homogenen Materialstrukturen bereitgestellt sind, wobei die Materialien als Reaktion auf die Zufuhr von Energie spezifische Zustandsänderungen erfahren können, die einen Übergang von einem elektrisch nichtleitenden Zustand zu einem elektrisch leitenden und/oder halbleitenden Zustand oder umgekehrt oder eine Änderung bei dem Stromleitungsmodus des Materials verursachen und wobei jede Materialstruktur in der Form einer dünnen Schicht hergestellt ist, gekennzeichnet durch Anlegen, an die getrennte Schicht, eines durch eine Potentialdifferenz erzeugten räumlich modulierten elektrischen Feldes mit einer gegebenen Feldstärke und/oder Charakteristik, ausgelegt für die spezifische Reaktion des Materials auf die von dem Feld gelieferte Energie, wobei das angelegte elektrische Feld entsprechend einem bestimmten Protokoll räumlich moduliert wird, das ein vorbestimmtes Muster elektrisch leitender und/oder halbleitender Strukturen in der relevanten Materialstruktur darstellt, wodurch in den Schichten als Reaktion auf die von dem Feld gelieferte Energie zweidimensionale elektrisch leitende und/oder halbleitende Strukturen mit dem von dem Protokoll vorbestimmten Muster erzeugt werden, und dann wahlweise Bereitstellen von zwei oder mehr Schichten in einer gestapelten Konfiguration, so daß die von getrennten benachbarten Schichten gebildete Verbundmatrix mit elektrisch leitenden und/oder halbleitenden Strukturen in drei Dimensionen versehen wird.
  2. Verfahren nach Anspruch 1, gekennzeichnet durch räumliches Modulieren des durch eine Potentialdifferenz erzeugten elektrischen Feldes in einer Ebene im wesentlichen parallel mit einer Schicht mit Hilfe einer Elektrodeneinrichtung mit gemusterten Elektroden, wobei die Elektrodeneinrichtung durch selektive Zufuhr einer Spannung zu den Elektroden entsprechend dem bestimmten Protokoll elektrische Punkt- oder Linienpotentiale erzeugt, die die elektrisch leitenden und/oder halbleitenden Strukturen erzeugen.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die gestapelte Konfiguration, ausgebildet durch zwei oder mehr Schichten nach dem Erzeugen der elektrisch leitenden und/oder halbleitenden Struktur in jeder Schicht, zu laminierten mehrschichtigen Strukturen kombiniert wird, was die Verbundmatrix mit elektrisch leitenden und/oder halbleitenden Strukturen in drei Dimensionen bildet.
  4. Verfahren nach Anspruch 3, gekennzeichnet durch das Ausbilden der Mehrfachschicht, ausgebildet durch eine Laminierung aus zwei oder mehr selbsttragenden Schichten, zu einer gestapelten Konfiguration.
  5. Verfahren nach Anspruch 4, gekennzeichnet durch das Positionieren einer Schicht nach der Laminierung zu benachbarten Schichten derart, daß zwei oder mehr zweidimensionale elektrisch leitende und/oder halbleitende Strukturen in der zuerst erwähnten Schicht gemäß dem Protokoll mit einer oder mehreren zweidimensionalen elektrisch leitenden und/oder halbleitenden Strukturen in benachbarten Schichten zusammenpassen, wodurch in der Querrichtung durch die Schichten ein oder mehrere vertikale elektrisch leitende und/oder halbleitende Kanäle erzeugt werden.
  6. Verfahren nach Anspruch 5, gekennzeichnet durch Bereitstellen einer elektrisch leitenden und/oder halbleitenden Struktur, die einen vertikalen Kanal durch die Schicht gemäß dem Protokoll bildet, in elektrisch leitender und/oder halbleitender Verbindung mit einer oder mehreren zweidimensionalen elektrisch leitenden und/oder halbleitenden Strukturen in dieser Schicht.
  7. Verfahren nach Anspruch 6, gekennzeichnet durch Erzeugen jedes Kanals mit einer Leitfähigkeit oder einem Leitungsmodus, die bzw. der zwischen den Schichten konstant ist.
  8. Verfahren nach Anspruch 6, gekennzeichnet durch Erzeugen jedes Kanals mit einer Leitfähigkeit oder einem Leitungsmodus, die bzw. der zwischen den Schichten variiert.
  9. Verfahren zum Löschen globaler, in zwei oder drei Dimensionen in einer Verbundmatrix erzeugter elektrisch leitender und/oder halbleitender Strukturen, wobei die Matrix ein oder mehrere Materialien umfaßt, die jeweils in einer oder mehreren räumlich getrennten und homogenen Materialstrukturen bereitgestellt sind, wobei die Materialien als Reaktion auf die Zufuhr von Energie spezifische Zustandsänderungen erfahren können, die einen Übergang von einem elektrisch nichtleitenden Zustand zu einem elektrisch leitenden und/oder halbleitenden Zustand oder umgekehrt oder eine Änderung bei dem Stromleitungsmodus des Materials verursachen und wobei jede Materialstruktur in der Form einer dünnen Schicht hergestellt ist, gekennzeichnet durch globales Anlegen, an die Verbundmatrix, eines durch eine Potentialdifferenz erzeugten elektrischen Feldes mit einer gegebenen Feldstärke und/oder Charakteristik, ausgelegt für die spezifische Reaktion des Materials auf die von dem Feld gelieferte Energie, bis die Materialien in der Verbundmatrix als Reaktion auf die von dem Feld gelieferte Energie in ihrer Gänze in dem elektrisch nichtleitenden Zustand ankommen.
  10. Elektrische-Feld-Generator/Modulator (EFGM) zum Strukturieren und Erzeugen elektrisch leitender und/oder halbleitender Strukturen in zwei oder drei Dimensionen in einer Verbundmatrix, wobei die Matrix ein oder mehrere Materialien umfaßt, die jeweils in einer oder mehreren räumlich getrennten und homogenen Materialstrukturen bereitgestellt sind, wobei die Materialien als Reaktion auf die zugeführte Energie spezifische Zustandsänderungen erfahren können, die einen Übergang von einem elektrisch nichtleitenden Zustand zu einem elektrisch leitenden und/oder halbleitenden Zustand und umgekehrt oder eine Änderung bei dem Leitungsmodus des Materials verursachen, wobei jede Materialstruktur in der Form einer dünnen Schicht hergestellt ist und wobei der Elektrische-Feld-Generator/Modulator (20) dadurch gekennzeichnet ist, daß er ein in einer Ebene bereitgestelltes erstes Elektrodenmittel (E1) mit mehreren parallelen Streifenelektroden (21), ein in einem Abstand von dem ersten Elektrodenmittel (E1) bereitgestelltes zweites Elektrodenmittel (E2) mit mehreren parallelen Streifenelektroden (22) und dazu in einer zweiten Ebene parallel zur ersten Ebene überlagert, so daß die Elektroden (21, 22) gegenseitig in einer matrixartigen Anordnung im wesentlichen orthogonal orientiert sind, daß die Elektrodenmittel (E1; E2) über Querverbindungseinrichtungen (24; 25) mit einer steuerbaren Stromversorgung (23) verbunden sind, der Elektrische-Feld-Generator/Modulator (20) in dem Raum zwischen den Elektrodenmitteln (E1, E2) ausgelegt ist, ein Dünnfilmmaterial in Form einer diskreten Komponente oder eines kontinuierlichen Bandes aufzunehmen, das ohne kontinuierliches oder intermittierendes Berühren der Elektrodenmittel durch den Raum mit gleichzeitiger Positionierung und Ausrichtung vorgeschoben wird, von den Elektrodenmitteln (E1, E2) beanstandet und dazwischen in einer Ebene im wesentlichen parallel dazu, wodurch die elektrisch leitenden und/oder halbleitenden Strukturen erzeugt werden können gemäß einem bestimmten Protokoll und mit Hilfe von Punkt-, Linien- oder Flächenpotentialen, die zwischen ausgewählten Elektroden (21, 22) in den Elektrodenmitteln (E1; E2) erzeugt werden, wenn erstere über die Querverbindungseinrichtungen (24; 25) mit elektrischem Strom versorgt werden.
  11. Elektrische-Feld-Generator/Modulator nach Anspruch 10, dadurch gekennzeichnet, daß die Elektroden (21; 22) in jeder Elektrodeneinrichtung (E1; E2) an oder in Oberflächen von jeweiligen Substraten einander zugewandt vorgesehen sind.
  12. Elektrische-Feld-Generator/Modulator nach Anspruch 11, dadurch gekennzeichnet, daß die Streifenelektroden (21, 22) als Teil der Substrate hergestellt werden und leitende Strukturen in dem Substratmaterial bilden.
  13. Elektrische-Feld-Generator/Modulator nach Anspruch 10, dadurch gekennzeichnet, daß der Abstand zwischen den Elektrodenmitteln (E1, E2) je nach der Dicke des Dünnfilmmaterials gesteuert werden kann.
  14. Elektrische-Feld-Generator/Modulator nach Anspruch 10, dadurch gekennzeichnet, daß die Elektroden (21; 22) in jedem Elektrodenmittel (E1; E2) mit einem gegenseitigen Abstand zwischen 0,1 μm und 1,0 μm vorgesehen sind.
  15. Elektrische-Feld-Generator/Modulator nach Anspruch 10, dadurch gekennzeichnet, daß die Elektroden (21; 22) in jedem Elektrodenmittel (E1; E2) mit einer im wesentlichen konstanten Breite von 0,1 μm bis 1,0 μm vorgesehen sind.
DE69937485T 1998-01-28 1999-01-28 Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode Expired - Fee Related DE69937485T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
NO980385 1998-01-28
NO980385A NO980385D0 (no) 1998-01-28 1998-01-28 Kretser generert ved omvandling in situ
NO982518 1998-06-02
NO982518A NO308149B1 (no) 1998-06-02 1998-06-02 Skalerbar, integrert databehandlingsinnretning
PCT/NO1999/000022 WO1999044229A1 (en) 1998-01-28 1999-01-28 A method for generating electrical conducting or semiconducting structures in two or three dimensions, a method for erasing the same structures and an electric field generator/modulator for use with the method for generating

Publications (2)

Publication Number Publication Date
DE69937485D1 DE69937485D1 (de) 2007-12-20
DE69937485T2 true DE69937485T2 (de) 2008-08-21

Family

ID=26648814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69937485T Expired - Fee Related DE69937485T2 (de) 1998-01-28 1999-01-28 Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode

Country Status (12)

Country Link
US (3) US6432739B1 (de)
EP (2) EP1051741A1 (de)
JP (2) JP2002515641A (de)
KR (2) KR100375864B1 (de)
CN (2) CN1171301C (de)
AT (1) ATE377842T1 (de)
AU (2) AU733522B2 (de)
CA (2) CA2319428C (de)
DE (1) DE69937485T2 (de)
HK (2) HK1035602A1 (de)
RU (2) RU2183882C2 (de)
WO (2) WO1999044229A1 (de)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6859548B2 (en) 1996-09-25 2005-02-22 Kabushiki Kaisha Toshiba Ultrasonic picture processing method and ultrasonic picture processing apparatus
US6839158B2 (en) 1997-08-28 2005-01-04 E Ink Corporation Encapsulated electrophoretic displays having a monolayer of capsules and materials and methods for making the same
US6842657B1 (en) 1999-04-09 2005-01-11 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device fabrication
US7030412B1 (en) 1999-05-05 2006-04-18 E Ink Corporation Minimally-patterned semiconductor devices for display applications
AU6365900A (en) 1999-07-21 2001-02-13 E-Ink Corporation Use of a storage capacitor to enhance the performance of an active matrix drivenelectronic display
EP1208603A1 (de) 1999-08-31 2002-05-29 E Ink Corporation Transistor für eine elektronische anzeigevorrichtung
EP1145339A1 (de) * 1999-11-02 2001-10-17 Koninklijke Philips Electronics N.V. Verfahren zur bildung von senkrechten verbindungen zwischen mikroelektronischen dünnschicht-bauelementen und elemente, die solche senkrechten verbindungen enthalten
EP1136942A1 (de) * 2000-03-22 2001-09-26 Infineon Technologies AG Schaltungsanordnung zum Schützen einer Schaltung gegen Analyse und Manipulation
AU2001253575A1 (en) 2000-04-18 2001-10-30 E-Ink Corporation Process for fabricating thin film transistors
US7893435B2 (en) 2000-04-18 2011-02-22 E Ink Corporation Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
JP2004507096A (ja) * 2000-08-18 2004-03-04 シーメンス　アクチエンゲゼルシヤフト 有機電界効果トランジスタ（ｏｆｅｔ），該有機電界効果トランジスタの製造方法、前記有機電界効果トランジスタから形成される集積回路、及び該集積回路の使用
EP1309994A2 (de) * 2000-08-18 2003-05-14 Siemens Aktiengesellschaft Verkapseltes organisch-elektronisches bauteil, verfahren zu seiner herstellung und seine verwendung
KR100394028B1 (ko) * 2000-12-28 2003-08-06 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
DE10043204A1 (de) * 2000-09-01 2002-04-04 Siemens Ag Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung
DE10044842A1 (de) * 2000-09-11 2002-04-04 Siemens Ag Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters
US20040026121A1 (en) * 2000-09-22 2004-02-12 Adolf Bernds Electrode and/or conductor track for organic components and production method thereof
DE10061297C2 (de) * 2000-12-08 2003-05-28 Siemens Ag Verfahren zur Sturkturierung eines OFETs
DE10061299A1 (de) * 2000-12-08 2002-06-27 Siemens Ag Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu
DE10063721A1 (de) * 2000-12-20 2002-07-11 Merck Patent Gmbh Organischer Halbleiter, Herstellungsverfahren dazu und Verwendungen
DE10105914C1 (de) * 2001-02-09 2002-10-10 Siemens Ag Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung
WO2002078052A2 (de) * 2001-03-26 2002-10-03 Siemens Aktiengesellschaft Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu
CN1276518C (zh) 2001-05-07 2006-09-20 先进微装置公司 使用复合分子材料的浮置栅极存储装置
WO2002091385A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Molecular memory cell
WO2002091495A2 (en) * 2001-05-07 2002-11-14 Coatue Corporation Molecular memory device
KR100900080B1 (ko) * 2001-05-07 2009-06-01 어드밴스드 마이크로 디바이시즈, 인코포레이티드 자기 조립형 폴리머 막을 구비한 메모리 디바이스 및 그제조 방법
WO2002091494A1 (en) * 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Switch element having memeory effect
WO2002091496A2 (en) 2001-05-07 2002-11-14 Advanced Micro Devices, Inc. Reversible field-programmable electric interconnects
US6756620B2 (en) * 2001-06-29 2004-06-29 Intel Corporation Low-voltage and interface damage-free polymer memory device
WO2003009359A1 (fr) * 2001-07-16 2003-01-30 Boris Aronovich Gurovich Procede de formation d'une structure a couches multiples a parametres predetermines
US6624457B2 (en) 2001-07-20 2003-09-23 Intel Corporation Stepped structure for a multi-rank, stacked polymer memory device and method of making same
US6967640B2 (en) 2001-07-27 2005-11-22 E Ink Corporation Microencapsulated electrophoretic display with integrated driver
EP1434232B1 (de) 2001-08-13 2007-09-19 Advanced Micro Devices, Inc. Speicherzelle
US6806526B2 (en) 2001-08-13 2004-10-19 Advanced Micro Devices, Inc. Memory device
US6858481B2 (en) 2001-08-13 2005-02-22 Advanced Micro Devices, Inc. Memory device with active and passive layers
US6768157B2 (en) 2001-08-13 2004-07-27 Advanced Micro Devices, Inc. Memory device
US6838720B2 (en) * 2001-08-13 2005-01-04 Advanced Micro Devices, Inc. Memory device with active passive layers
DE10151036A1 (de) * 2001-10-16 2003-05-08 Siemens Ag Isolator für ein organisches Elektronikbauteil
DE10151440C1 (de) 2001-10-18 2003-02-06 Siemens Ag Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung
DE10160732A1 (de) * 2001-12-11 2003-06-26 Siemens Ag Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu
KR100433407B1 (ko) * 2002-02-06 2004-05-31 삼성광주전자 주식회사 업라이트형 진공청소기
US6900851B2 (en) 2002-02-08 2005-05-31 E Ink Corporation Electro-optic displays and optical systems for addressing such displays
DE10212639A1 (de) * 2002-03-21 2003-10-16 Siemens Ag Vorrichtung und Verfahren zur Laserstrukturierung von Funktionspolymeren und Verwendungen
DE10212640B4 (de) * 2002-03-21 2004-02-05 Siemens Ag Logische Bauteile aus organischen Feldeffekttransistoren
RU2205469C1 (ru) * 2002-04-18 2003-05-27 Гурович Борис Аронович Способ получения объемной проводящей структуры
DE10226370B4 (de) * 2002-06-13 2008-12-11 Polyic Gmbh & Co. Kg Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET)
US6661024B1 (en) * 2002-07-02 2003-12-09 Motorola, Inc. Integrated circuit including field effect transistor and method of manufacture
EP1525630A2 (de) * 2002-07-29 2005-04-27 Siemens Aktiengesellschaft Elektronisches bauteil mit vorwiegend organischen funktionsmaterialien und herstellungsverfahren dazu
US20060079327A1 (en) * 2002-08-08 2006-04-13 Wolfgang Clemens Electronic device
ES2282722T3 (es) 2002-08-23 2007-10-16 POLYIC GMBH & CO. KG Componente organico para la proteccion frente a sobretensiones y circuito correspondiente.
US7012276B2 (en) * 2002-09-17 2006-03-14 Advanced Micro Devices, Inc. Organic thin film Zener diodes
KR101196591B1 (ko) 2002-10-02 2012-11-02 레오나르트 쿠르츠 스티프퉁 운트 코. 카게 유기 반도체 막
US6870183B2 (en) * 2002-11-04 2005-03-22 Advanced Micro Devices, Inc. Stacked organic memory devices and methods of operating and fabricating
JP2006505927A (ja) * 2002-11-05 2006-02-16 ポリアイシー ゲーエムベーハー ウント コー、 カーゲー 高分解能の構造を有する有機電子要素およびそれを製造する方法
DE10253154A1 (de) * 2002-11-14 2004-05-27 Siemens Ag Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe
EP1563554B1 (de) * 2002-11-19 2012-01-04 PolyIC GmbH & Co. KG Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten
ES2282708T3 (es) * 2002-11-19 2007-10-16 POLYIC GMBH & CO. KG Componente electronico organico con capa funcional semiconductora estructurada y metodo para producir el mismo.
US6905908B2 (en) * 2002-12-26 2005-06-14 Motorola, Inc. Method of fabricating organic field effect transistors
DE10300521A1 (de) * 2003-01-09 2004-07-22 Siemens Ag Organoresistiver Speicher
EP1586127B1 (de) * 2003-01-21 2007-05-02 PolyIC GmbH & Co. KG Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik
DE10302149A1 (de) * 2003-01-21 2005-08-25 Siemens Ag Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik
WO2004068534A2 (de) * 2003-01-29 2004-08-12 Polyic Gmbh & Co. Kg Organisches speicherbauelement und ansteuerungsschaltung dazu
JP2004311845A (ja) * 2003-04-09 2004-11-04 National Institute Of Advanced Industrial & Technology 発電機能を有する可視光透過構造体
US7049153B2 (en) * 2003-04-23 2006-05-23 Micron Technology, Inc. Polymer-based ferroelectric memory
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
DE10330064B3 (de) * 2003-07-03 2004-12-09 Siemens Ag Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen
DE10330062A1 (de) * 2003-07-03 2005-01-27 Siemens Ag Verfahren und Vorrichtung zur Strukturierung von organischen Schichten
RU2243613C1 (ru) * 2003-07-16 2004-12-27 Гурович Борис Аронович Способ формирования объемной структуры
DE10338277A1 (de) * 2003-08-20 2005-03-17 Siemens Ag Organischer Kondensator mit spannungsgesteuerter Kapazität
DE10339036A1 (de) 2003-08-25 2005-03-31 Siemens Ag Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu
DE10340644B4 (de) * 2003-09-03 2010-10-07 Polyic Gmbh & Co. Kg Mechanische Steuerelemente für organische Polymerelektronik
DE10340643B4 (de) * 2003-09-03 2009-04-16 Polyic Gmbh & Co. Kg Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht
WO2005031890A1 (en) * 2003-09-24 2005-04-07 E.I. Dupont De Nemours And Company Process for laminating a dielectric layer onto a semiconductor
JP4729843B2 (ja) * 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
DE10349963A1 (de) 2003-10-24 2005-06-02 Leonhard Kurz Gmbh & Co. Kg Verfahren zur Herstellung einer Folie
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP4501444B2 (ja) * 2004-02-04 2010-07-14 ソニー株式会社 トランジスタにおける配線構造の形成方法及び電界効果型トランジスタの製造方法
US7230368B2 (en) 2004-04-20 2007-06-12 Visualsonics Inc. Arrayed ultrasonic transducer
US7122489B2 (en) * 2004-05-12 2006-10-17 Matsushita Electric Industrial Co., Ltd. Manufacturing method of composite sheet material using ultrafast laser pulses
JP2007537552A (ja) * 2004-05-14 2007-12-20 ウェーブゼロ， インコーポレイテッド 無線周波数アンテナおよび識別タグ、ならびに無線周波数アンテナおよび無線周波数タグの製造方法
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
GB0413749D0 (en) * 2004-06-19 2004-07-21 Koninkl Philips Electronics Nv Active matrix electronic array device
DE102004040831A1 (de) * 2004-08-23 2006-03-09 Polyic Gmbh & Co. Kg Funketikettfähige Umverpackung
RU2284267C2 (ru) * 2004-11-10 2006-09-27 Броня Цой Материал для компонентов радиоэлектронных приборов
DE102004059465A1 (de) * 2004-12-10 2006-06-14 Polyic Gmbh & Co. Kg Erkennungssystem
DE102004059467A1 (de) * 2004-12-10 2006-07-20 Polyic Gmbh & Co. Kg Gatter aus organischen Feldeffekttransistoren
DE102004059464A1 (de) * 2004-12-10 2006-06-29 Polyic Gmbh & Co. Kg Elektronikbauteil mit Modulator
DE102004063435A1 (de) 2004-12-23 2006-07-27 Polyic Gmbh & Co. Kg Organischer Gleichrichter
DE102005009819A1 (de) 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe
DE102005009820A1 (de) * 2005-03-01 2006-09-07 Polyic Gmbh & Co. Kg Elektronikbaugruppe mit organischen Logik-Schaltelementen
DE102005017655B4 (de) * 2005-04-15 2008-12-11 Polyic Gmbh & Co. Kg Mehrschichtiger Verbundkörper mit elektronischer Funktion
KR100719346B1 (ko) 2005-04-19 2007-05-17 삼성전자주식회사 저항 메모리 셀, 그 형성 방법 및 이를 이용한 저항 메모리배열
US7420442B1 (en) * 2005-06-08 2008-09-02 Sandia Corporation Micromachined microwave signal control device and method for making same
NO20052904L (no) * 2005-06-14 2006-12-15 Thin Film Electronics Asa Et ikke-flyktig elektrisk minnesystem
DE102005031448A1 (de) 2005-07-04 2007-01-11 Polyic Gmbh & Co. Kg Aktivierbare optische Schicht
DE602005023597D1 (de) * 2005-07-08 2010-10-28 St Microelectronics Srl Verfahren zur Realisierung einer elektrischen Verbindung in einer elektronischen Halbleitervorrichtung zwischen einem nanometrischen Schaltungsarchitektur und elektronischen Standardkomponenten
DE102005035589A1 (de) 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Verfahren zur Herstellung eines elektronischen Bauelements
DE102005035590A1 (de) * 2005-07-29 2007-02-01 Polyic Gmbh & Co. Kg Elektronisches Bauelement
DE102005042166A1 (de) * 2005-09-06 2007-03-15 Polyic Gmbh & Co.Kg Organisches Bauelement und ein solches umfassende elektrische Schaltung
DE102005044306A1 (de) * 2005-09-16 2007-03-22 Polyic Gmbh & Co. Kg Elektronische Schaltung und Verfahren zur Herstellung einer solchen
CN101351724B (zh) 2005-11-02 2013-03-20 视声公司 高频阵列超声系统
JP2007252249A (ja) * 2006-03-22 2007-10-04 Oki Electric Ind Co Ltd 有機化合物合成装置，光照射装置，有機化合物合成用基板および有機化合物の合成方法
US20070279230A1 (en) * 2006-06-01 2007-12-06 Wavezero, Inc. System and Method for Attaching Radiofrequency Identification Chips to Metalized Antenna
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
TWI300251B (en) * 2006-07-14 2008-08-21 Ind Tech Res Inst Manufacturing method of vertical thin film transistor
US7851786B2 (en) * 2006-09-01 2010-12-14 Alcatel-Lucent Usa Inc. Programmable polyelectrolyte electrical switches
JP5250981B2 (ja) * 2007-02-21 2013-07-31 セイコーエプソン株式会社 有機デバイスの製造方法並びに電子機器
WO2009067577A1 (en) * 2007-11-21 2009-05-28 The Board Of Trustees Of The Leland Stanford Junior University. Patterning of organic semiconductor materials
US9173047B2 (en) 2008-09-18 2015-10-27 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
US9184369B2 (en) 2008-09-18 2015-11-10 Fujifilm Sonosite, Inc. Methods for manufacturing ultrasound transducers and other components
EP3121844B1 (de) 2008-09-18 2019-06-26 FUJIFILM SonoSite, Inc. Ultraschallwandler
US10441185B2 (en) * 2009-12-16 2019-10-15 The Board Of Trustees Of The University Of Illinois Flexible and stretchable electronic systems for epidermal electronics
JP2013515612A (ja) * 2009-12-23 2013-05-09 イムラ アメリカ インコーポレイテッド 光学素子構造体と集束ビームとを用いたレーザ利用パターン形成
US8656333B1 (en) * 2010-02-16 2014-02-18 Deca Technologies, Inc. Integrated circuit package auto-routing
US9196509B2 (en) 2010-02-16 2015-11-24 Deca Technologies Inc Semiconductor device and method of adaptive patterning for panelized packaging
US8799845B2 (en) 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
US20110266436A1 (en) * 2010-04-29 2011-11-03 Battelle Energy Alliance, Llc Apparatuses and methods for forming electromagnetic fields
US8502159B2 (en) * 2010-04-29 2013-08-06 Battelle Energy Alliance, Llc Apparatuses and methods for generating electric fields
RU2461151C1 (ru) * 2011-01-25 2012-09-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Ионный диод для генерации нейтронов
RU2479890C1 (ru) * 2011-12-07 2013-04-20 Открытое акционерное общество "Научно-исследовательский институт полупроводникового машиностроения" Кассета для технологических спутников фотопреобразователей
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
SG10201605470SA (en) 2012-01-23 2016-08-30 Semiconductor Energy Lab Co Ltd Semiconductor device
JP2013161878A (ja) * 2012-02-02 2013-08-19 Renesas Electronics Corp 半導体装置、および半導体装置の製造方法
US8753904B2 (en) * 2012-06-07 2014-06-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and system for semiconductor device pattern loading effect characterization
US9482518B2 (en) 2012-06-07 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for semiconductor device process determination using reflectivity measurement
RU2504046C1 (ru) * 2012-07-12 2014-01-10 Открытое акционерное общество "Концерн радиостроения "Вега" Способ получения межсоединений в высокоплотных электронных модулях
CN103338596A (zh) * 2013-06-18 2013-10-02 华南理工大学 一种不用光刻胶的全加成线路板制作方法
US9040316B1 (en) 2014-06-12 2015-05-26 Deca Technologies Inc. Semiconductor device and method of adaptive patterning for panelized packaging with dynamic via clipping
CN104282250B (zh) * 2014-10-24 2016-08-31 深圳市华星光电技术有限公司 Tft 中mis 结构设计的控制方法及系统
JP6504497B2 (ja) * 2015-03-04 2019-04-24 株式会社アルバック タッチパネルおよび透明導電性基板
CN105353590B (zh) * 2015-12-11 2018-01-02 中国电子科技集团公司第四十一研究所 薄膜电路金属化孔内光刻胶的曝光方法及基片承载装置
US10573601B2 (en) 2016-09-19 2020-02-25 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
US10157803B2 (en) 2016-09-19 2018-12-18 Deca Technologies Inc. Semiconductor device and method of unit specific progressive alignment
CN109216370B (zh) * 2017-06-29 2022-12-06 爱思开海力士有限公司 执行uv辅助擦除操作的存储器件
RU185725U1 (ru) * 2018-07-02 2018-12-17 федеральное государственное бюджетное научное учреждение "Научно-исследовательский институт перспективных материалов и технологий" Микроволновое устройство для термообработки полимерных композиционных материалов
RU2700231C1 (ru) * 2018-10-24 2019-09-13 Федеральное государственное автономное образовательное учреждение высшего образования "Национальный исследовательский университет "Московский институт электронной техники" Способ формирования трехмерных структур топологических элементов функциональных слоев на поверхности подложек
EP3953739A1 (de) * 2019-04-12 2022-02-16 Queen Mary University of London Strahlungsdetektor
CN116801532A (zh) * 2021-05-14 2023-09-22 Oppo广东移动通信有限公司 壳体、其制备方法、可穿戴设备及电子设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4371883A (en) * 1980-03-14 1983-02-01 The Johns Hopkins University Current controlled bistable electrical organic thin film switching device
US4507672A (en) * 1980-03-14 1985-03-26 The Johns Hopkins University Method of fabricating a current controlled bistable electrical organic thin film switching device
US5407851A (en) * 1981-02-23 1995-04-18 Unisys Corporation Method of fabricating an electrically alterable resistive component on an insulating layer above a semiconductor substrate
US4825408A (en) * 1984-04-25 1989-04-25 The Johns Hopkins University Multistate optical switching and memory apparatus using an amphoteric organic charge transfer material
IL86162A (en) * 1988-04-25 1991-11-21 Zvi Orbach Customizable semiconductor devices
US5427941A (en) 1985-08-08 1995-06-27 Schering Corporation Actinomadura brunnea var. antibiotica strains
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
EP0263574A1 (de) * 1986-09-08 1988-04-13 THORN EMI North America Inc. Methode zur Herstellung eines Halbleiterbauelementes und ein solches Bauelement mit zumindest einer selektiv aktivierbaren Leiterbahn
US4806995A (en) * 1987-02-02 1989-02-21 Olin Corporation Optical and electrical switching devices and a polymer composition containing pendant organic charge transfer salt moieties useful in switching devices
DE3853675T2 (de) * 1988-06-01 1995-08-31 Texas Instruments Inc Optische Schaltvorrichtung.
JPH07103190B2 (ja) * 1989-02-15 1995-11-08 松下電器産業株式会社 有機導電性薄膜とその製造方法
US5043251A (en) 1989-11-29 1991-08-27 The United States Of America As Represented By The Secretary Of The Navy Process of three dimensional lithography in amorphous polymers
US5689428A (en) 1990-09-28 1997-11-18 Texas Instruments Incorporated Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5378916A (en) 1993-02-17 1995-01-03 Xerox Corporation Color imaging charge-coupled array with multiple photosensitive regions
DE69413436T2 (de) 1993-03-09 1999-05-20 Koninklijke Philips Electronics N.V., Eindhoven Herstellungsverfahren eines Musters von einem elektrisch leitfähigen Polymer auf einer Substratoberfläche und Metallisierung eines solchen Musters
US5427841A (en) 1993-03-09 1995-06-27 U.S. Philips Corporation Laminated structure of a metal layer on a conductive polymer layer and method of manufacturing such a structure
US5567550A (en) 1993-03-25 1996-10-22 Texas Instruments Incorporated Method of making a mask for making integrated circuits
CA2173123A1 (en) 1993-09-30 1995-04-06 Paul M. Zavracky Three-dimensional processor using transferred thin film circuits
US5572409A (en) 1994-02-08 1996-11-05 Prolinx Labs Corporation Apparatus including a programmable socket adapter for coupling an electronic component to a component socket on a printed circuit board
US5808351A (en) * 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5537108A (en) 1994-02-08 1996-07-16 Prolinx Labs Corporation Method and structure for programming fuses
JP3770631B2 (ja) * 1994-10-24 2006-04-26 株式会社ルネサステクノロジ 半導体装置の製造方法
US5703394A (en) * 1996-06-10 1997-12-30 Motorola Integrated electro-optical package
WO1999010939A2 (en) * 1997-08-22 1999-03-04 Koninklijke Philips Electronics N.V. A method of manufacturing a field-effect transistor substantially consisting of organic materials

Also Published As

Publication number Publication date
RU2183882C2 (ru) 2002-06-20
CA2319428C (en) 2004-10-12
WO1999045582A9 (en) 1999-11-11
CN1295719A (zh) 2001-05-16
WO1999044229A1 (en) 1999-09-02
CA2319430C (en) 2004-05-11
US20030085439A1 (en) 2003-05-08
JP2002512438A (ja) 2002-04-23
AU2749599A (en) 1999-09-15
US6432739B1 (en) 2002-08-13
CN1294755A (zh) 2001-05-09
KR100375864B1 (ko) 2003-03-10
US6776806B2 (en) 2004-08-17
AU2303299A (en) 1999-09-20
EP1051745A1 (de) 2000-11-15
HK1035602A1 (en) 2001-11-30
KR20010034466A (ko) 2001-04-25
JP4272353B2 (ja) 2009-06-03
JP2002515641A (ja) 2002-05-28
WO1999044229A9 (en) 1999-12-02
HK1035438A1 (en) 2001-11-23
RU2210834C2 (ru) 2003-08-20
WO1999045582A1 (en) 1999-09-10
CN1171301C (zh) 2004-10-13
AU733522B2 (en) 2001-05-17
KR100375392B1 (ko) 2003-03-08
DE69937485D1 (de) 2007-12-20
AU739848B2 (en) 2001-10-18
US6403396B1 (en) 2002-06-11
KR20010040452A (ko) 2001-05-15
CA2319428A1 (en) 1999-09-10
CN1187793C (zh) 2005-02-02
EP1051741A1 (de) 2000-11-15
CA2319430A1 (en) 1999-09-02
EP1051745B1 (de) 2007-11-07
ATE377842T1 (de) 2007-11-15

Similar Documents

Publication Publication Date Title
DE69937485T2 (de) Methode zur herstellung zwei- oder dreidimensionaler elektrisch leitender oder halbleitender strukturen, eine löschmethode derselben und ein generator/modulator eines elektrischen feldes zum gebrauch in der herstellungsmethode
DE60218932T2 (de) Integrierte Schaltkreisstruktur
EP1559147B1 (de) Folie mit organischen halbleitern
DE60206913T2 (de) Herstellung einer molekülare elektronische schaltung mittels stanzens
DE60301508T2 (de) Flexibles hybrides Speicherelement
DE1959438A1 (de) Integrierte Schaltung und Verfahren zum selektiven Beschalten integrierter elektronischer Schaltungen
EP2387076A1 (de) Feldeffekttransistor sowie elektrische Schaltung
DE112004001855T5 (de) Selbststrukturierende Anordnung eines leitenden Polymers zur Herstellung einer Polymerspeicherzelle
EP1457099B1 (de) System zur fertigung von elektrischen und integrierten schaltkreisen
EP1825516A2 (de) Gatter aus organischen feldeffekttransistoren
DE112012001647T5 (de) Bildelement-Kondensatoren
DE4426311A1 (de) Leiterbahnstruktur eines Halbleiterbauelementes und Verfahren zu ihrer Herstellung
DE19934560A1 (de) Photovoltaikmodul mit integriert serienverschalteten Zellen und Herstellungsverfahren hierfür
DE3722941C2 (de)
DE60204239T2 (de) Elektroden, verfahren und vorrichtung für eine speicherstruktur
DE102009035419B4 (de) Verfahren zur Herstellung eines CMOS-Bauelements mit molekularen Speicherelementen in einer Kontaktdurchführungsebene
DE102015100692B4 (de) Verfahren zur Erstellung einer zweidimensionalen elektronischen Struktur und zweidimensionale elektronische Struktur
EP3170210A2 (de) Verfahren zur herstellung eines organischen halbleiterbauteils und organisches halbleiterbauteil
DE102019201792A1 (de) Halbleiter-Schaltungsanordnung und Verfahren zu deren Herstellung
EP1999757A1 (de) Verfahren zum programmieren einer elektronischen schaltung sowie elektronische schaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee