DE69621107T2

DE69621107T2 - Verbesserungen in oder in Bezug auf Halbleiterchiptrennung

Info

Publication number: DE69621107T2
Application number: DE69621107T
Authority: DE
Inventors: John W. Orcutt
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1995-11-21
Filing date: 1996-11-20
Publication date: 2002-10-31
Anticipated expiration: 2016-11-21
Also published as: CN1159075A; KR970030651A; SG67365A1; TW347555B; EP0776029A1; EP0776029B1; DE69621107D1; JPH09171979A

Description

HINTERGRUND DER ERFINDUNG

GEBIET DER ERFINDUNG

Diese Erfindung betrifft ein Verfahren zum Trennen auf einem Halbleiterwafer gebildeter Halbleiterchips und insbesondere ein Verfahren des im Oberbegriff des Anspruchs 1 definierten Typs.

KURZBESCHREIBUNG DES STANDS DER TECHNIK

Auf einem Einzelwafer aus einem Halbleitermaterial gebildete Chips wurden im Stand der Technik gewöhnlich durch eines von mehreren verfügbaren Verfahren geritzt und getrennt. Bei diesen Verfahren aus dem Stand der Technik wird der Wafer gewöhnlich an einem haftenden Handhabungsfilm angebracht, wobei das nachfolgende Brechen entlang zwischen Zeilen und Spalten von Chips ausgebildeten "Straßen" stattfindet, um die Chips zu trennen. Die Chips werden dann vom Handhabungsfilm entfernt und standardmäßig verarbeitet.
Das Brechen des Wafers wurde gewöhnlich durch (I) Ritzen einer Vertiefung mit einem Laser entlang den "Straßen" in den Wafer und dann erfolgendes Brechen des Wafers über das restliche Stück, (2) Sägen einer Vertiefung in den Wafer entlang den "Straßen" und dann erfolgendes Brechen des Wafers über das restliche Stück oder (3) vollständiges Durchsägen des Wafers entlang den "Straßen" erreicht.
Ein sich aus den oben beschriebenen bekannten Techniken ergebendes Problem bestand in der großen Menge Halbleitermaterial oder Chipfläche, die durch die großen Breiten der "Straßen" verschwendet wurde, die erforderlich waren, um das Beschädigen von Chips während ihrer Trennung zu verhindern. Im Fall des Brechens durch die oben unter (1) und (2) angeführten Verfahren besteht die Möglichkeit, daß der Bruch im Wafer unterhalb der Vertiefung nicht gerade ist, was zu Chips mit ungleichmäßigen Abmessungen führt. Weiterhin kann das Sägen Brüche an der Waferoberfläche hervorrufen, wobei dies eine Quelle von Fehlern und verringerter Ausbeuten ist, wenn das Sägen an der die elektrischen Bauelemente enthaltenden Fläche stattfindet.
Ein Verfahren des eingangs erwähnten Typs ist aus Patent Abstracts of Japan JP-A-04107155 bekannt. In diesem Dokument ist eine Technik zum Verbessern der Druckqualität durch genaues Schneiden der Oberfläche eines Siliciumsubstrats mit Rillen für Schneidprozesse, die zuvor unter Verwendung eines anisotropen Ätzens an der Oberflächenseite des Siliciumsubstrats hergestellt wurden, offenbart.
In der europäischen Patentanmeldung EP-A-0 305 204 ist ein Verfahren zum Bilden von Einzelchips offenbart, bei dem die aktive Seite eines Wafers geätzt wird, um kleine V-förmige Rillen zu bilden, die die Stirnflächen der Einzelchips definieren, bei dem verhältnismäßig breite Rillen in die inaktive Seite des Wafers gegenüber jeder V-förmigen Rille geschnitten werden und der Wafer durch Sägen entlang den V-förmigen Rillen zerschnitten wird, wobei die Säge so angeordnet wird, daß die dem Einzelchip zugewandte Seite des Sägeblatts mit dem Boden der V-förmigen Rille ausgerichtet wird, so daß eine Seite der V-förmigen Rille intakt gehalten wird, um zu unterbinden und zu verhindern, daß durch das Sägen hervorgerufene Risse und Absplitterungen die aktive Fläche des Einzelchips und irgendwelche darauf befindliche Schaltungen beschädigen.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß der vorliegenden Erfindung ist ein Verfahren zum Trennen auf und in Halbleiterwafern gebildeter Chips des eingangs erwähnten Typs vorgesehen, das weiterhin die Merkmale des kennzeichnenden Teils von Anspruch 1 aufweist.
Bei einer bevorzugten Ausführungsform werden Gräben in den Wafer aus Halbleitermaterial geätzt, wobei das Ätzen unter Strukturieren und Ätzen zum Definieren jeder Chipfläche auf der Waferoberfläche zu Beginn, während oder nach der Herstellung der Chips stattfindet. Die Chiptrennung beinhaltet dann das Befestigen der Gräben enthaltenden Fläche an einem Klebeband zum Chip- Bonden und das dann erfolgende Sägen einer Rille von der Rückseite in Richtung des Grabens in einem Abstand vom Graben. Das Trennen wird durch Brechen abgeschlossen. Das Sägen oder ein anderes Verfahren zum Bilden von Rillen wird zu dieser Zeit mit dem Graben ausgerichtet, indem Licht, für das der Wafer etwas transparent ist, wie im Fall eines Siliciumwafers Infrarotlicht, durch den maskierten Wafer hindurchgeführt wird. Durch dieses Verfahren wird die durch das im Stand der Technik ausgeführte Sägen auf der die elektrischen Bauelemente enthaltenden Chipfläche hervorgerufene Beschädigung der aktiven Fläche des Chips minimiert.

KURZBESCHREIBUNG DER ZEICHNUNG

Die vorliegende Erfindung wird nun beispielhaft mit Bezug auf Ausführungsformen der anliegenden Zeichnung näher beschrieben, wobei:
Fig. 1 eine Draufsicht auf einen Teil eines teilweise hergestellten Halbleiterwafers gemäß dem Stand der Technik ist,
Fig. 2 eine Ansicht eines entlang der Linie 2-2 aus Fig. 1 vorgenommenen Schnitts ist und
die Fig. 3 bis 5 einen Teil eines Verarbeitungsablaufs zur Herstellung von Halbleiterchips gemäß der vorliegenden Erfindung zeigen.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

In den Fig. 1 und 2 ist zunächst ein Teil eines typischen, teilweise hergestellten Wafers 1 aus dem Stand der Technik mit in vertikaler Richtung verlaufenden "Straßen" 3 und in horizontaler Richtung verlaufenden "Straßen" 5, welche Chips oder Einzelchips 7 definieren, dargestellt. Die Chips 7 werden voneinander unter Verwendung von einer der oben beschriebenen bekannten Techniken getrennt, wodurch zunächst ein Schnitt 9 in der "Straße" 3 und ein ähnlicher Schnitt in der "Straße" 5 (nicht dargestellt) bereitgestellt wird, woraufhin entlang der Linie 13 zerlegt oder gebrochen wird. Die "Straßen" 3 und 5 haben im allgemeinen eine im Bereich von etwa 3 bis 5 Millizoll liegende Breite, um einer gewissen Fehljustierung der Ritzvorrichtung Rechnung zu tragen und eine Beschädigung der Oberfläche des Chips durch Sägen oder dergleichen zu minimieren. Bei den bekannten Herstellungstechniken wird der Wafer an einem Handhabungsfilm 11 befestigt, der im allgemeinen ein flexibler Film ist, auf dem sich ein Haftmittel befindet, bevor jegliche der in Fig. 2 dargestellten Ritzvorgänge eingeleitet werden.
In den Fig. 3 bis 5 ist ein Teil eines Verarbeitungsablaufs zur Herstellung von Chips gemäß der vorliegenden Erfindung dargestellt. In Fig. 3 ist ein Querschnitt eines Halbleiterwafers 21 gemäß der vorliegenden Erfindung dargestellt, worin der Wafer mit der aktiven Fläche 25 und einem zum Definieren von Chips auf dem Wafer in die aktive Fläche des Wafers geätzten Graben 27 dargestellt ist.
Der Wafer 21 wird durch die darauf befindliche aktive Fläche 25 an einem Sägeband 29 befestigt, das aus einem haftenden Material ähnlich demjenigen des Handhabungsfilms bestehen kann, das für die Lichtfrequenzen, die durch es hindurchtreten sollen, durchlässig sein kann, wie später erörtert wird, falls solches Licht verwendet wird, wie in Fig. 4 dargestellt ist. Es wird dann ein Sägeschnitt oder eine Rille 28 gebildet, die mit dem Graben 27 ausgerichtet ist und sich vorzugsweise bis zu einem kleinen Abstand oberhalb des Grabens erstreckt, wie in Fig. 4 dargestellt ist. Die Rille 28 kann sich bei einer alternativen Ausführungsform bis zum Graben 27 erstrecken. Das Licht kann beispielsweise im Fall eines Siliciumwafers Infrarotlicht sein, weil Silicium für diese Lichtfrequenzen durchlässig ist. Der mit Licht oder auf andere Weise erfolgende Justiervorgang wird so gewählt, daß er mit dem zum Erzielen der Justierfunktion verwendeten Halbleiterwafer-Material verträglich ist.
Der Wafer 21 wird dann vom Sägeband 29 entfernt, und die Fläche mit der Rille 28 wird wiederum an einem Handhabungsfilm 33 befestigt, der aus einem haftenden Material ähnlich demjenigen des vorstehend erörterten Handhabungsfilms bestehen kann, und die Chips werden dann durch Brechen oder dergleichen wie im Stand der Technik entlang der Linie 31 zwischen dem Graben 27 und der Rille 28 getrennt, wie in Fig. 5 dargestellt ist. Der Brechschritt ist nicht erforderlich, wenn die Rille 28 so gesägt wurde, daß sie in Kontakt mit dem Graben 27 steht.
Es ist ersichtlich, daß ein Verfahren zum Definieren und Trennen auf einem Wafer hergestellter Chips bereitgestellt wurde, wobei zwischen den Chipflächen viel weniger Abstand erforderlich ist als dies bei Verfahren aus dem Stand der Technik der Fall ist, wodurch an Oberfläche gespart wird und ermöglicht wird, daß auf der gleichen Waferfläche mehr Chips hergestellt werden als im Stand der Technik.
Wenngleich die Erfindung mit Bezug auf eine spezielle bevorzugte Ausführungsform beschrieben wurde, werden Fachleuten viele Abänderungen und Modifikationen sofort einfallen.

Claims

1. Verfahren zum Trennen von Chips auf einem Halbleiterwafer (21) mit den Schritten:

Ätzen eines Musters einander schneidender Gräben (27) auf einer gewählten Fläche (25) des Wafers (21), um Chipflächen auf der Fläche (25) zu definieren, und

Bilden einer Rille (28), die sich von einer Fläche des Wafers (21), die der gewählten Fläche (25) gegenüberliegt und mit dem Muster einander schneidender Gräben (27) ausgerichtet ist, erstreckt, dadurch gekennzeichnet, daß

das Verfahren weiterhin den Schritt des Brechens des Bereichs des Halbleitermaterials in dem Wafer (21) zwischen der Rille (28) und dem Muster einander schneidender Gräben (27) zur Bildung einzelner Chips aufweist und daß

der Schritt des Bildens einer Rille (28) die Schritte des Hindurchführens von Licht mit einer vom Halbleiterwafer (21) durchgelassenen Frequenz von den Gräben (27) durch den Halbleiterwafer (21) und des Bildens der mit den Gräben (27) ausgerichteten Rille (28) aufweist.

2. Verfahren nach Anspruch 1, wobei der Schritt des Ätzens eines Musters die Schritte des Maskierens der gewählten Fläche (25) zum Definieren eines Gittermusters und des Ätzens des Gittermusters zum Bilden der Gräben (27) aufweist.

3. Verfahren nach Anspruch 1 oder 2, wobei der Schritt des Bildens einer Rille (28) weiter den Schritt des Klebens des Wafers (21) auf ein für Licht mit der Frequenz durchlässiges Band (29) aufweist, bevor Licht durch den Wafer (21) hindurchgeführt wird.

4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren weiter die Schritte des Befestigens der Fläche des Wafers (21), die der gewählten Fläche (25) gegenüberliegt, an einer Haftfläche, bevor der Bereich des Halbleitermaterials in dem Wafer (21) gebrochen wird, und des Entfernens der einzelnen Chips von der Haftfläche nach dem Brechen des Bereichs des Halbleitermaterials in dem Wafer (21) aufweist.