DE69231161T2

DE69231161T2 - Bildanzeigevorrichtung zur Anzeige von aus mehreren Videosignalarten bestehenden Bildern

Info

Publication number: DE69231161T2
Application number: DE69231161T
Authority: DE
Inventors: Ryuji Matsuura; Yutaka Nio
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1991-03-22
Filing date: 1992-03-20
Publication date: 2000-11-23
Anticipated expiration: 2012-03-21
Also published as: DE69215939D1; EP0669762A3; DE69231161D1; KR960001264B1; EP0507159B1; JP2502829B2; JPH04293384A; DE69215939T2; US5351088A; EP0669762B1; US5341172A; EP0507159A1; KR920019194A; EP0669762A2

Description

Hintergrund der Erfindung

1. Gebiet der Erfindung

Die vorliegende Erfindung betrifft eine Bildanzeigevorrichtung und insbesondere eine Bildanzeigevorrichtung zum Anzeigen von Bildern von mehreren Arten von Videosignalen wie einem NTSC-(National Television System Committee)-Videosignal, einem PAL-(Phase Alternating by Line)-Videosignal, einem SECAM-(Sequential Memoire Color television System)-Videosignal, oder ähnlichem.

2. Beschreibung des Standes der Technik

Gegenwärtig werden verschiedene Arten von Videosignalen, wie das NTSC-Videosignal, das PAL-Videosignal, das SECAM-Videosignal oder ähnliche verwendet, bei denen die Anzahl der Abtastzeilen einer Art des Videosignals von derjenigen einer anderen Art von Videosignal verschieden sein kann und die Teilbildfrequenz einer Art von Videosignal von derjenigen einer anderen Art von Videosignal verschieden sein kann. Beispielweise weist das NTSC-Videosignal 525 horizontale Abtastzeilen und eine Teilbildfrequenz von 60Hz auf und das PAL-Videosignal und das SECAM- Videosignal weisen 625 horizontale Abtastzeilen und eine Teilbildfrequenz von 50Hz auf. In dieser Beschreibung wird nachfolgend eine horizontale Abtastzeile als Abtastzeile bezeichnet.
Allgemein ausgedrückt kann eine Anzeigevorrichtung zum Anzeigen einer ersten Art von Videosignal darauf nicht eine zweite Art von Videosignal anzeigen, die von der ersten Art des Videosignals verschieden ist. Eine Anzeigevorrichtung zum Anzeigen des NTSC-Videosignals kann z. B. nicht das PAL-Videosignal anzeigen. Es wurde jedoch ein Multi-System-Fernsehgerät entwickelt und verkauft, das in der Lage ist, Rundfunkwellen, welche jeweils gemäß mehreren Arten von Videosignalen moduliert sind, zu empfangen und zu demodulieren und eine Art von Videosignal, das aus den demodulierten Videosignalen selektiert wurde, anzuzeigen.
Fig. 1 Zeit ein konventionelles Multi-System-Fernsehgerät dieser Art. In den Fig. 1 und 2 sind nur Schaltungen zum Verarbeiten eines Videosignals gezeigt. Da Schaltungen zum Verarbeiten eines Audiosignals in einer Weise aufgebaut sind, die der dem Durchschnittsfachmann bekannten vergleichbar ist, wird auf diese Schaltungen in den Figuren und dieser Beschreibung der vorliegenden Anmeldung verzichtet.
In Fig. 1 werden Rundfunkwellen, welche entsprechend einem NTSC-Videosignal, einem PAL-Videosignal und einem SECAM-Signal moduliert sind, von einer Antenne 100 empfangen und dann in eine Fernseh-Abstimmvorrichtung 101 eingegeben. Die Fernseh-Abstimmvorrichtung 101 umfaßt einen Hochfrequenzverstärker und einen Frequenzumwandler und verstärkt und wandelt die empfangenen Rundfunkwellen in Video-Zwischenfrequenz-Signale (nachfolgend als VIF-Signale bezeichnet) der NTSC-, PAL- und SECAM-Videosignale, um die VIF-Signale durch Kontakte (a), (b) und (c) eines Schalters SW1 zu VIF-Verstärkern und Demodulatoren 102a, 102b und 102c für die NTSC-, PAL- und SECAM-Videosignale auszugeben.
Die Schalter SW1 bis SW7 sind vorgesehen zum Selektieren der Rundfunkwellen der entsprechenden Signale und werden manuell durch den Bediener umgeschaltet und sind untereinander verriegelt. Im Fall des Empfangs der Rundfunkwelle des NTSC-Videosignals werden die Schalter SW1 bis SW5 zu den entsprechenden Kontakten (a) davon umgeschaltet und die Schalter SW6 und SW7 werden zu ihren entsprechenden Kontakten (a) umgeschaltet. Im Fall des Empfangs der Rundfunkwelle des PAL-Videosignals werden die Schalter SW1 bis SW5 zu ihren entsprechenden Kontakten (b) umgeschaltet und die Schalter SW6 und SW7 werden zu ihren entsprechenden Kontakten (b) umgeschaltet. Im Fall des Empfangs der Rundfunkwelle des SECAM-Signals werden die Schalter SW1 bis SW5 zu ihren entsprechenden Kontakten (c) umgeschaltet und die Schalter SW6 und SW7 werden zu ihren entsprechenden Kontakten (b) umgeschaltet.
Jeder der VIF-Verstärker und Demodulatoren 102a, 102b und 102c weist einen VIF-Verstärker und einen Demodulator für jedes entsprechende Videosignal auf und gibt ein Videosignal mit einem Luminanzsignal, einem Farbsignal und Synchronisationssignalen durch einen der Kontakte (a), (b) und (c) des Schalters SW2 und einen gemeinsamen Anschluß davon an den Kontakt (a) des Schalters SW10 aus, der vorgesehen ist zum manuellen Selektieren von einem der Videosignale, die von einem der Ausgänge der VIF-Verstärker und Demodulatoren 102a, 102b und 102c ausgegeben werden und Videosignalen, die durch externe Eingangsanschlüsse 103a und 103b von externen Einheiten wie Videorekordern, Videoplattenspielern, Videokameras oder ähnlichem eingegeben werden. Der externe Eingangsanschluß 103a ist an den Kontakt (b) des Schalters SW 10 angeschlossen und der externe Eingangsanschluß 103b ist an den Kontakt (c) des Schalters SW10 angeschlossen. Ein gemeinsamer Anschluß des Schalters SW 10 ist durch einen der Kontakte (a), (b) und (c) des Schalters SW3 an einen der entsprechenden Eingangsanschlüsse von Y/C-Separationsschaltungen 104a, 104b und 104c jeweils für die NTSC-, PAL- und SECAM-Videosignale angschlossen.
Jede der Y/C-Separationsschaltungen 104a, 104b und 104c separiert ein analoges Luminanzsignal Y mit den Synchronisationssignalen und ein analoges Farbsignal C aus dem eingegebenen Videosignal, gibt das separierte Luminanzsignal Y mit dem Synchronisationssignal durch einen der Kontakte (a), (b) und (c) des Schalters SW4 zu einer RGB-Matrixschaltung 105 und einer Synchronisations-Separationsschaltung 108 aus und gibt ebenfalls das separierte Farbsignal C durch einen der Kontakte (a), (b) und (c) des Schalters SW5 zu der RGB-Matrixschaltung 105 aus. Die RGB-Matrixschaltung 105 erzeugt R (rote), G (grüne) und B (blaue) Bildsignale (nachfolgend als RGB-Bildsignale bezeichnet) als Reaktion auf das analoge Luminanzsignal Y und das analoge Farbsignal C und gibt die RGB-Bildsignale zu einer CRT-Anzeigeeinheit 106 mit einem Ablenkjoch 107 aus.
Die Synchronisations-Separationsschaltung 108 separiert und reproduziert andererseits horizontale und vertikale Synchronisationsimpulse HSP und VSP aus dem eingegebenen analogen Luminanzsignal Y und gibt sie durch einen der Kontakte (a) und (b) des Schalters SW6 zu jeweils einem der Ablenksignalgeneratoren 109a und 109b aus. Als Reaktion auf die Synchronisationsimpulse HSP und VSP erzeugt der Ablenksignalgenerator 109a Ablenksignale mit einer Teilbildfrequenz von 50Hz und 625 Abtastzeilen, d. h. horizontale und vertikale Impulse zur Ablenkung der Anzeige in der CRT-Anzeigeeinheit 106 und gibt sie durch den Kontakt (a) des Schalters SW7 zu dem Ablenkjoch 107 der CRT-Anzeigeeinheit 106 aus. Als Reaktion auf dieSynchronisationsimpulse HSPundVSPerzeugtderAblenksignalgenerator 109b andererseits Ablenksignale mit einer Teilbildfrequenz von 60Hz und 525 Abtastzeilen, d. h. horizontalen und vertikalen Impulsen zur Ablenkung der Anzeige in der CRT-Anzeigeeinheit 106, und gibt diese durch den Kontakt (b) des Schalters SW7 zu dem Ablenkjoch 107 der CRT-Anzeigeeinheit 106 aus. Dann zeigt die CRT- Anzeigeeinheit 106 ein Bild des selektierten Videosignals mit einer Ablenkfrequenz entsprechend der Teilbildfrequenz und der Anzahl der Abtastzeilen der Art des anzuzeigenden Videosignales an.
In dem oben erwähnten, konventionellen Multi-System-Fernsehgerät sind jedoch die Ablenkungssignalgeneratoren 109a und 109b zum Erzeugen der horizontalen und vertikalen Impulse (H- und V-Impulse) zur Ablenkung der Anzeige unter Verwendung eines anlogen Prozesses vorgesehen. Daher weisen die Ablenksignalgeneratoren 109a und 109b entsprechend komplizierte Strukturen auf, was in hohen Kosten dafür resultiert.
Da weiterhin die CRT-Anzeigeeinheit 106 mit einer vorbestimmten Spezifikation Bilder mehrerer Arten von Videosignalen mit voneinander verschiedenen Teilbildfrequenzen und voneinander verschiedenen Abtastzeilen-Anzahlen aufweist, ist es außerordentlich schwierig, eine Konvergenz und geometrische Verzerrungen wie eine sogenannte Spulenwicklerverzerrrung oder ähnliche, welche darin ausgelöst werden können, zu korrigieren, was in einer Qualitätseinbuße des auf der CRT- Anzeigeeinheit 106 angezeigten Bildes resultiert.
Hinsichtlich des oben erwähnten Standes der Technik wird Bezug genommen auf die JP-A-55052684, JP-A-60194693 und JP-A-61039692.

Abriß der Erfindung

Eine Aufgabe der vorliegenden Erfindung ist es daher, eine Bildanzeigevorrichtung mit einem einfachen Aufbau anzugeben, welche in der Lage ist, Bilder aus mehreren Arten von Videosignalen mit einer besseren Bildqualität als derjenigen der konventionellen Vorrichtungen anzuzeigen.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Multi-System-Fernsehgerät mit einem einfachen Aufbau anzugeben, welches in der Lage ist, Bilder von mehreren Videosignalen mit einer besseren Qualität als derjenigen der konventionellen Vorrichtung anzuzeigen.
Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Videosignalumwandlungsvorrichtung anzugeben, welche in der Lage ist, ein Videosignal mit einer ersten Teilbildfrequenz in ein anderes Videosignal mit einer zweiten Teilbildfrequenz, welche höher als die erste Teilbildfreqeuenz ist, noch besser umzuwandeln, wobei die Umwandlungsschaltung einen einfacheren Aufbau als diejenige der konventionellen Vorrichtung aufweist.
Noch eine weitere Aufgabe der vorliegenden Erfindung ist es, eine Videosignalumwandlungsvorrichtung anzugeben, welche in der Lage ist, ein Videosignal mit einer ersten Anzahl von Abtastzeilen in ein anderes Videosignal mit einer zweiten Anzahl von Abtastzeilen, die größer als die erste Anzahl ist, noch besser umzuwandeln, wobei die Umwandlungsschaltung einen einfacheren Aufbau als diejenige der konventionellen Vorrichtung aufweist.
Um die vorstehend erwähnte Aufgabe gemäß einem Aspekt der vorliegenden Erfindung zu verwirklichen wird eine Bildanzeigevorrichtung angegeben, mit:
einer ersten Synchronisierungssignal-Erzeugungseinrichtung zum Wiedergeben und Erzeugen erster vertikaler und horizontaler Synchronisierungssignale als Reaktion auf ein eingegebenes Videosignal mit entweder einem ersten oder einem zweiten Videosignal, wobei das eingegebene Videosignal eines Vollbildes aufgebaut ist aus einem ungeradzeiligen Teilbild und einem geradzeiligen Teilbild, wobei jedes Teilbild eine Mehrzahl von Abtastzeilen beinhaltet und die ersten Synchronisierungssignale aus dem eingegebenen Videosignal entfernt werden;
einer zweiten Synchronisierungssignal-Erzeugungseinrichtung zum Erzeugen zweiter vertikaler und horizontaler Synchronisierungssignale als Reaktion auf die ersten vertikalen und horizontalen Synchronisierungssignale, welche von der erstem Synchronisierungssignal-Erzeugungseinrichtung erzeugt werden, zur Ablenkung der Anzeige asynchron mit den erstem vertikalen und horizontalen Synchronisierungssignalen;
einer Anzeigeeinrichtung zum Anzeigen eines Bildes des eingegebenen Videosignales darauf mit einer vorbestimmten Teilbildfrequenz und einer vorbestimmten Anzahl von Abtastzeilen, wobei die Anzeigeeinrichtung durch eine Ablenkung gesteuert wird, welche auf die von der zweiten Synchronisierungssignal-Erzeugungseinrichtung ausgegebenen zweiten vertikalen und horizontalen Synchronisierungssignale reagiert;
einer ersten Umwandlungseinrichtung zum Umwandeln des ersten Videosignals mit einer ersten Teilbildfrequenz unterhalb der vorbestimmten Teilbildfrequenz und mit der vorbestimmten Anzahl von Abtastzeilen, welches durch die erste Umschalteinrichtung eingegeben wird, in ein ausgegebenes drittes Videosignal mit der vorbestimmten Teilbildfrequenz und der vorbestimmten Anzahl von Abtastzeilen als Reaktion auf die ersten und zweiten vertikalen und horizontalen Synchronisierungssignale, erzeugt durch die erste und zweite Synchronisierungssignal-Erzeugungseinrichtung, und zum Ausgeben des ausgegebenen dritten Videosignales durch die zweite Umschalteinrichtung zu der Anzeigeeinrichtung;
einer zweiten Umwandlungseinrichtung zum Umwandeln des zweiten Videosignals mit einer ersten Anzahl von Abtastzeilen, die geringer als die vorbestimmte Anzahl von Abtastzeilen ist, und mit der vorbestimmten Teilbildfrequenz, welches durch die erste Umschalteinrichtung eingegeben wird, in ein ausgegebenes viertes Videosignal mit der vorbestimmten Teilbildfrequenz und der vorbestimmten Anzahl von Abtastzeilen als Reaktion auf die ersten und zweiten vertikalen und horizontalen Synchronisierungssignale, erzeugt durch die erste und zweite Synchronisierungssignal-Erzeugungseinrichtung, und zum Ausgeben des ausgegebenen vierten Videosignals durch die zweite Umschalteinrichtung zu der Anzeigeeinrichtung; und
einer Steuerungseinrichtung zum Steuern der ersten Umwandlungseinrichtung und der ersten und zweiten Umschalteinrichtungen, so dass das erste Videosignal durch die erste Umschalteinrichtung (SW4) in die erste Umwandlungseinrichtung eingegeben wird, und das dritte Videosignal von der ersten Umwandlungseinrichtung durch die zweite Umschalteinrichtung zu der Anzeigeeinrichtung ausgegeben wird, und zum Steuern der zweiten Umwandlungseinrichtung und der ersten und zweiten Umschalteinrichtungen (SW4, SW23, SW24), so dass das zweite Videosignal durch die erste Umschalteinrichtung (SW4) in die zweite Umwandlungseinrichtung eingegeben wird, und dass vierte Videosignal von der zweiten Umwandlungseinrichtung durch die zweite Umschalteinrichtung (SW23, SW24) zu der Anzeigeeinrichtung ausgegeben wird, um dadurch auf der Anzeigeeinrichtung (106) ein Bild entweder des dritten oder vierten Videosignals mit der vorbestimmten Teilbildfrequenz und der vorbestimmten Anzahl von Abtastzeilen anzuzeigen.
Weitere vorteilhafte Ausführungsformen sind in den Unteransprüchen angegeben.
Wie oben beschrieben, wird erfindungsgemäß z. B. im Fall des NTSC-Singals das NTSC-Signal in das Videosignal mit 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz konvertiert und dann kann ein Bild des NTSC-Signals auf der Anzeigeeinrichtung mit 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz angezeigt werden. Weiterhin wird im Fall des PAL- oder SECAM-Signals das PAL- oder SECAM-Signal in das Videosignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen konvertiert und dann kann ein Bild des PAL- oder SECAM-Signals auf der Anzeigeeinrichtung mit 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz angezeigt werden. Als Ergebnis kann die Qualitätsverminderung des anzuzeigenden Bildes verringert werden, resultierend in einer hochwertigeren Bildanzeige auf der Anzeigeeinrichtung.
Weiterhin kann erfindungsgemäß jede Videosignalumwandlungsvorrichtung zum Konvertieren einer ersten Teilbildfrequenz eines Videosignals in eine vorbestimmte zweite Teilbildfrequenz, welche höher als die erste Teilbildfrequenz ist, und eine weitere Videosignalumwandlungsvorrichtung zum Umwandeln einer ersten Anzahl von Abtastzeilen eines Videosignals in eine vorbestimmte zweite Anzahl von Abtastzeilen, die größer als deren erste Anzahl ist, gebildet werden unter Verwendung eines Teilbildspeichers und diese Umwandlungsvorrichtung kann verglichen mit den bekannten Schaltungen 109a und 109b vereinfacht werden. Als Ergebnis kann ein Multi-System-Fernsehgerät angegeben werden, das billiger als das in Fig. 1 gezeigte, konventionelle Multi-System-Fernsehgeräte ist.

Kurzbeschreibung der Zeichnungen

Diese und andere Aufgaben und Merkmale der vorliegenden Erfindung werden aus der folgenden Beschreibung in Verbindung mit deren bevorzugten Ausführungsformen anhand der beigefügten Zeichnungen deutlich, in welchen gleiche Teile mit gleichen Bezugszeichen bezeichnet sind. Dabei zeigen:
Fig. 1 ein vereinfachtes Blockschaltbild eines konventionellen Multi-System- Fernsehgerätes;
Fig. 2 ein vereinfachtes Blockschaltbild eines Multi-System-Fernsehgerätes eines Beispiels, welches nicht in den Umfang der Ansprüche fällt;
Fig. 3 ein vereinfachtes Schaltbild eines in Fig. 2 gezeigten Ausgangssynchronisationssignalgenerators 114;
Fig. 4 ein vereinfachtes Blockschaltbild eines in Fig. 2 gezeigten Luminanzsignalwandlers 111a;
Fig. 5 ein vereinfachtes Blockschaltbild eines in Fig. 2 gezeigten ungerade/gerade-Beurteilungssignalgenerators 32 oder 35;
Fig. 6 ein vereinfachtes Blockschaltbild einer Schreibsteuerung 33 oder 40 zum Steuern eines in Fig. 2 gezeigten Teilbildspeichers 8;
Fig. 7 ein vereinfachtes Blockschaltbild einer Lesesteuerung 34 zum Steuern des in Fig. 2 gezeigten Teilbildspeichers 8;
Fig. 8 ein vereinfachtes Blockschaltbild einer Lesesteuerung 41 zum Steuern des in Fig. 2 gezeigten Teilbildspeichers 8 und eines Zeilenspeichers 9;
Fig. 9 ein vereinfachtes Blockschaltbildes eines Ausgangssynchronisationssignalgenerators 114a einer bevorzugten Ausführungsform gemäß der vorliegenden Erfindung;
Fig. 10 ein vereinfachtes Blockschaltbild eines Luminanzsignalwandlers 111a der bevorzugten Ausführungsform;
Fig. 11 ein vereinfachtes Blockschaltbild einer in Fig. 10 gezeigten Zeitsteuerungskorrekturschaltung 54;
Fig. 12a eine Vorderansicht eines Beispiels angezeigter horizontaler Abtastzeilen, wobei die Abtastzeilen, wobei die Abtastzeilen eines geraden Teilbildes durch Abtastzeilen eines ungeraden Teilbildes ersetzt werden;
Fig. 12b eine Vorderansicht eines anderen Beispiels horizontaler Abtastzeilen, welche durch eine Steuerungsschaltung des Beispiels korrigiert wurden, so daß die Abtastzeilen der geraden und ungeraden Teilbilder sequentiell in einer vorbestimmten Weise auf einer in Fig. 2 gezeigten CRT-Anzeigeeinheit angezeigt werden;
Fig. 13a ein Zeitdiagramm entsprechender Signale, welches die entsprechenden Abläufe einer Speichersteuerung 114 und des in Fig. 4 gezeigten Teilbildspeichers 8 zum Konvertieren eines Luminanzsignals mit einer Teilbildfrequenz von 50Hz in ein Luminanzsignal mit einer Teilbildfrequenz von 60Hz zeigen;
Fig. 13b ein Zeitdiagramm entsprechender Signale, welches einen Lesesteuerungsvorgang des Teilbildspeichers 8 zum Verzögern eines Lesevorgangs eines Luminanzsignals um eine horizontale Abtastzeile zeigen;
Fig. 14 ein Zeitdiagramm entsprechender Signale, welches die entsprechenden Abläufe einer Speichersteuerung 120 des in Fig. 4 gezeigten Teilbildspeichers 8 und eines Zeilenspeichers 9 zum Konvertieren eines Luminanzsignals mit 525 horizontalen Abtastzeilen in ein Luminanzsignal mit 625 horizontalen Abtastzeilen zeigt; und
Fig. 15 ist ein Zeitdiagramm der entsprechenden Signale, welches die entsprechenden Abläufe eines in Fig. 10 gezeigten Luminanzsignalumwandlers 111a und einer Zeitsteuerungskorrekturschaltung 54 der erfindungsgemäßen, bevorzugten Ausführungsform.

Detaillierte Beschreibung der bevorzugten Ausführungsform

Fig. 2 zeigt ein Beispiel eines Multi-System-Fernsehgerätes, welches nicht in den Umfang der Ansprüche fällt, aber nützlich zum Verstehen der erfindungsgemäßen, bevorzugten Ausführungsform erscheint, die unten beschrieben wird.
Fig. 2 zeigt ein Multi-System-Fernsehgerät einer erfindungsgemäßen ersten bevorzugten Ausführungsform. In Fig. 2 sind die gleichen Schaltungen wie die in Fig. 1 gezeigten mit den gleichen Bezugszeichen wie den in Fig. 1 gezeigten bezeichnet.
Wie aus dem Vergleich zwischen den Fig. 1 und 2 deutlich wird, ist das Multi- System-Fernsehgerät des Beispiels dadurch gekennzeichnet, daß es:
(a) Analog/Digital-Wandler (nachfolgend als A/D-Wandler bezeichnet) 110a und 110b;
(b) einen Luminanzsignalumwandler 111a;
(c) einen Farbsignalumwandler 111b;
(d) Digital/Analog-Wandler (nachfolgend als D/A-Wandler bezeichnet) 112a und 112b;
(e) eine Synchronisationssignalwiederherstellungsschaltung 113; und
(f) einen Ausgangssynchronisationssignalgenerator 114;
anstelle der Synchronisationsseparationsschaltung 108 und der Ablenksignalgeneratoren 109a und 109b, welche in Fig. 1 gezeigt sind, umfaßt.
Insbesondere der Luminanzsignalumwandler 111a ist gekennzeichnet durch Konvertieren von einem der NTSC-, PAL- und SECAM-Digitalluminanzsignale in ein digitales Luminanzsignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen unter Verwendung einer später detailliert beschriebenen digitalen Verarbeitung. Weiterhin ist der Farbsignalumwandler 111b gekennzeichnet durch Konvertieren von einem der NTSC-, PAL- und SECAM-Digitalfarbsignale in ein Digitalfarbsignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen unter Verwendung einer später detailliert beschriebenen digitalen Verarbeitung. Weiterhin zeigt die CRT- Anzeigeeinheit 106 ein Bild eines Videosignals mit einem Luminanzsignal und einem Farbsignal darin an, welches eine Teilbildfrequenz von 60Hz und 625 Abtastzeilen aufweist. In der vorliegenden bevorzugten Ausführungsform ist die CRT- Anzeigeeinheit 106 in einer Weise aufgebaut und eingestellt, die der dem Durchschnittsfachmann bekannten gleicht, um ein Bild eines Videosignals mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen mit dessen höchster Qualität anzuzeigen.
Unterschiede zwischen dem in Fig. 2 gezeigten Multi-System-Fernsehgerät des Beispiels und dem in Fig. 1 gezeigten konventionellen Multi-System-Fernsehgerät werden nachfolgend beschrieben.
Wenn die Schalter SW1 bis SW4 durch den Bediener manuell umgeschaltet werden, wird ein Schaltersteuerungssignal zum Anzeigen von dessen Kontakt, der zu selektieren ist, erzeugt und in den Luminanzsignalumwandler 111a, den Farbsignalumwandler 111b und den Ausgangssynchronisationssignalgenerator 114 eingegeben.
Die Synchronisationssignal-Wiederherstellungsschaltung 113 erzeugt die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP und stellt sie wieder her als Reaktion auf das Luminanzsignal von einer der Y/C-Separationsschaltungen 104a, 104b und 104c durch den gemeinsamen Anschluß des Schalters SW4 in einer dem Durchschnittsfachmann bekannten Weise und gibt sie zu dem Luminanzsignalumwandler 111a, dem Farbsignalumwandler 111b und dem Ausgangssynchronisationssignalgenerator 114 aus. Die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP, welche durch die Synchronisationssignal-Wiederherstellungsschaltung 113 erzeugt werden, werden für Schreibvorgänge eines in Fig. 4 gezeigten Teilbildspeichers 8 verwendet. Weiterhin erzeugt der Ausgangssynchronisationssignalgenerator 114 horizontale und vertikale Synchronisationsimpulse (H- und V-Impulse) und einen Takt als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113, wie später anhand von Fig. 3 detailliert beschrieben, gibt sie zu dem Luminanzsignalumwandler 111a und dem Farbsignalumwandler 111b aus und gibt auch die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) zur Ablenkung der Anzeige zu dem Ablenkungsjoch 107 der CRT- Anzeigeeinheit 106 aus. Die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse), welche durch den Ausgangssynchronisationssignalgenerator 114 erzeugt werden, werden für Lesevorgänge des in Fig. 4 gezeigten Teilbildspeichers 8 und für Lese- und Schreibvorgänge des in Fig. 4 gezeigten Zeilenspeichers 9 verwendet.
Da der Ausgangssynchronisationssignalgenerator 114 die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) und den Takt als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 erzeugt, sind sie synchron mit den horizontalen und vertikalen Synchronisationsimpulsen HSP und VSP, die von der Synchronisationssignalwiederherstellungsschaltung 113 in den Luminanzsignalumwandler 111a und den Farbsignalumwandler 111b eingegeben werden.
Weiterhin wandelt der A/D-Wandler 11Oa das eingegebene analoge Luminanzsignal Y von dem gemeinsamen Anschluß des Schalters SW4 in ein digitales Luminanzsignal und gibt dieses zu dem Luminanzsignalumwandler 111a aus. Der A/D-Umwandler 110b konvertiert das eingegebene analoge Farbsignal C von dem gemeinsamen Anschluß des Schalters SW5 in ein digitales Farbsignal und gibt dieses zu dem Farbsignalumwandler 111b aus.
Danach konvertiert der Luminanzsignalumwandler 111a die eingegebenen digitalen Luminanzsignale in ein digitales Luminanzsignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen unter Verwendung einer digitalen Verarbeitung, basierend auf den horizontalen und vertikalen Synchronisationsimpulsen (H- und V-Impulse), wie später detailliert anhand von Fig. 4 beschrieben. Andererseits konvertiert der Farbsignalumwandler 111b die eingegebenen digitalen Farbsignale in ein digitales Farbsignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen unter Verwendung einer digitalen Verarbeitung, basierend auf den horizontalen und vertikalen Synchronisationsimpulsen (H- und V-Impulse), in einer mit derjenigen des Luminanzsignalumwandlers 111a vergleichbaren Weise. Daher wird auf die Beschreibung und die Figur des Farbsignalumwandlers 111b hier verzichtet.
Weiterhin konvertiert der D/A-Wandler 112a das eingegebene digitale Luminanzsignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen in ein analoges Luminanzsignal und gibt es zu der RGB-Matrixschaltung 105 aus. Andererseits konvertiert der D/A-Wandler 112b das eingegebene digitale Farbsignal mit einer Teilbildfrequenz von 60Hz und 625 Abtastzeilen in ein analoges Farbsignal und gibt es zu der RGB-Matrixschaltung 105 aus.
Es ist anzumerken, daß die Kombinationen der Fernseh-Abstimmvorrichtung 101, der VIF-Verstärker und Demodulatoren 102a, 102b und 102c, der Y/C-Separationsschaltungen 104a, 104b und 104c und die RGB-Matrixschaltung 105 die gleichen wie die in Fig. 1 gezeigten sind.
Die RGB-Matrixschaltung 105 erzeugt RGB-Bildsignale als Reaktion auf das analoge Luminanzsignal Y und das analoge Farbsignal C und gibt die RGB-Signale zu der CRT-Anzeigeeinheit 106 mit dem Ablenkjoch 107 aus. Dann zeigt die CRT-Anzeigeeinheit 106 ein Bild des Videosignals an, das durch die Schalter SW1 bis SW5 und SW 10 selektiert wurde, mit einer Ablenkfrequenz entsprechend der Teilbildfrequenz von 60Hz und 625 Abtastzeilen an.
Fig. 3 zeigt den in Fig. 2 gezeigten Ausgangssynchronisationssignalgenerator 114.
In Fig. 3 umfaßt der Ausgangssynchronisationssignalgenerator 114 Schalter 17 und 25, Multiplizierer 18 und 24, einen Phasendetektor 19, einen Taktsignalgenerator 20 mit einem Quarz-Resonator 21 und Frequenzteilern 22 und 23. Das oben erwähnte Schaltersteuerungssignal wird an entsprechenden Steuerungsanschlüssen der Schalter 17 und 25 eingegeben. Im Fall der Selektion des NTSC-Videosignals wird jeder der Schalter 17 und 25 zu seinem Kontakt (a) umgeschaltet. Weiterhin wird im Fall des Selektierens entweder des PAL- oder SECAM-Videosignals jeder der Schalter 17 und 25 zu seinem Kontakt (b) umgeschaltet.
Die horizontalen Synchronisationsimpulse HSP von der Synchronisationssignalwiedergabeschaltung 113 werden durch den Kontakt (a) des Schalters SW 17 in den Multiplizierer 18 eingegeben und die vertikalen Synchronisationsimpulse VSP von der Synchronisationssignalwiedergabeschaltung 113 werden durch den Kontakt (b) des Schalters SW17 in den Multiplizierer 18 eingegeben. Der Multiplizierer 18 multipliziert die Freqzenz der eingegebenen Synchronisationsimpulse mit einem Multiplikationsfaktor von sechs und gibt einen Synchronisationsimpuls mit dem sechsfachen der Frequenz der eingegebenen Synchronisationsimpusle zu dem Phasendetektor 19 aus.
Der Taktsignalgenerator 20 mit dem Quarzresonator 21 erzeugt einen Takt synchron mit dem eingegebenen Signal von dem Phasendetektor 19, um den Takt mit der gleichen Frequenz wie derjenigen des von dem Multiplizierer 18 ausgegebenen Signals zu erzeugen und gibt den Takt zu dem Frequenzteiler 22 und dem in Fig. 2 gezeigten Luminanzsignalumwandler 111a und dem Farbsignalumwandler 111b aus.
Der Frequenzteiler 22 teilt die Frequenz des eingegebenen Taktes von dem Taktsignalgenerator 20 mit einem Teilungsfaktor von 910, gibt ein frequenzgeteiltes Signal mit einer geteilten Frequenz an den Frequenzteiler 23 und ebenfalls durch den Kontakt (a) des Schalters 25 zu dem Multiplizierer 24 aus und gibt das frequenzgeteilte Signal als horizontale Synchronisationsimpulse (H-Impulse) zu dem Luminanzsignalumwandler 111a, dem Farbsignalumwandler 111b und dem Ablenkjoch 107 aus. Weiterhin teilt der Frequenzteiler 23 die Frequenz des eingegebenen Signals von dem Frequenzteiler 22 mit einem Teilungsfaktor von 625, gibt das frequenzgeteilte Signal mit einer geteilten Frequenz durch den Kontakt (b) des Schalters 25 zu dem Multiplizierer 24 aus und gibt das frequenzgeteilte Signal als vertikale Synchronisationsimpulse (V-Impulse) ebenfalls zu dem Luminanzsignalumwandler 111a, dem Farbsignalumwandler 111b und dem Ablenkjoch 107 aus.
Der Multiplizierer 24 multipliziert die Frequenz des eingegebenen Signals mit einem Multiplikationsfaktor von fünf und gibt einen Synchronisationsimpuls mit der fünffachen Frequenz des eingegebenen Signals zu dem Phasendetektor 19 aus. Der Phasendetektor 19 vergleicht das eingegebene Signal von dem Multiplizierer 18 mit dem anderen eingebenenen Signal von dem Multiplizierer 24 und gibt ein Signal zum Anzeigen eines Vergleichsergebnisses dazwischen oder ein Phasenerfassungsergebnis dazwischen durch ein Tiefpaßfilter (nicht dargestellt) zu dem Taktsignalgenerator 20 aus.
In dem, wie oben beschrieben, aufgebauten Ausgangssynchronisationsignalgenerator 114 ist im Fall der Selektion des NTSC-Videosignals ein erster Phasenregelkreis (ein Phasenregelkreis wird nachfolgend als PLL-Schaltung bezeichnet) aufgebaut aus dem Taktsignalgenerator 20, dem Frequenzteiler 22, dem Multiplizierer 24 und dem Phasendetektor 19. In diesem Fall erzeugt der Taktsignalgenerator 20 einen Takt mit der gleichen Frequenz wie das sechsfache der Frequenz der horizontalen Synchronisationsimpulse HSP oder das sechsfache der horizontalen Abtastfrequenz von etwa 15,75 kHz des NTSC-Videosignals. Der Ausgangssynchronisationssignalgenerator 114 erzeugt weiterhin die horizontalen und vertikalen Synchronisationssignale (H- und V-Impulse) synchron mit dem durch die erste PLL-Schaltung erzeugten Takt und gibt diese aus.
Im Fall der Selektion entweder des PAL- oder SECAM-Videosignals wird andererseits eine zweite PLL-Schaltung durch den Taktsignalgenerator 20, die Frequenzteiler 22 und 23, den Miltiplizierer 24 und den Phasendetektor 19 gebildet. In diesem Fall erzeugt der Taktsignalgenerator 20 einen Takt mit der gleichen Frequenz wie das sechsfache der Frequenz der vertikalen Synchronisationsimpulse VSP oder das sechsfache der vertikalen Abtastfrequenz von 50Hz von entweder dem PAL- oder SECAM-Videosignal. Weiterhin erzeugt der Ausgangssynchronisationssignalgenerator 114 die horizontalen und vertikalen Synchronisationssignale (H- und V-Impulse) synchron mit dem durch die zweite PLL-Schaltung erzeugten Takt.
Fig. 4 zeigt den in Fig. 2 gezeigten Luminanzsignalumwandler 111a.
In Fig. 4 umfaßt der Luminanzsignalumwandler 111a den Teilbildspeicher 8 des Doppel-Seriellanschluß-Typs zum Speichern eines Luminanzsignals eines Teilbildes, den Zeilenspeicher 9 des Doppel-Serielfanschluß-Typs zum Speichern eines Luminanzsignals einer Abtastzeile zum Verzögern des Luminanzsignals um eine Abtastzeile, die Schalter SW21 bis SW24, eine Speichersteuerung 120 zur Teilbildfrequenzumwandlung, eine Speichersteuerung 121 zur Abtastzeilenanzahlumwandlung und eine Abtastzeilen-Interpolationsschaltung 123.
Der Teilbildspeicher 8 ist vom Doppel-Seriellanschluß-Typ und weist einen seriellen Dateneingangsanschluß und einen seriellen Signalausgangsanschluß auf. Das Luminanzsignal von dem A/D-Wandler 110a wird an dem seriellen Dateneingangsanschluß des Teilbildspeichers 8 eingegeben und dann dort gespeichert, wenn ein dort eingegebenes Schreib-Freigabesignal WEN einen hohen Pegel aufweist. Danach wird das in dem Teilbildspeicher 8 gespeicherte Luminanzsignal von dessen seriellen Datenausgangsanschluß zu dem gemeinsamen Anschluß des Schalters SW23 ausgelesen, wenn ein Lese-Freigabesignal REN den hohen Pegel aufweist.
Das oben erwähnte Schaltersteuerungssignal wird an entsprechenden Steuerungsanschlüssen der Schalter SW21 bis SW24 eingegeben. Daher werden die Schalter SW21 bis SW24 im Fall des Auswählens des NTSC-Videosignals zu ihren entsprechenden Kontakten (a) umgeschaltet. In diesem Fall wird die Speichersteuerung 121 aus den Speichersteuerungen 120 und 121 ausgewählt, um die Lese- und Schreib-Vorgänge des Teilbildspeichers 8 zum Konvertieren des eingegebenen Luminanzsignals mit 525 Abtastzeilen in das Luminanzsignal mit 625 Abtastzeilen zu steuern und ein von dem Teilbildspeicher 8 ausgegebenes Luminanzsignal durchläuft die Abtastzeilen-Interpolationsschaltung 123, um einen Abtastzeilen- Interpolationsvorgang auszuführen und dann wird das interpolierte Luminanzsignal zu dem D/A-Wandler 112a ausgegeben.
Im Fall des Selektierens entweder des PAL- oder SECAM-Videosignals werden die Schalter SW21 bis SW24 andererseits zu ihren entsprechenden Kontakten (b) umgeschaltet. In diesem Fall wird die Speichersteuerung 120 aus den Speichersteuerungen 120 und 121 selektiert, um die Lese- und Schreib-Vorgänge des Teilbildspeichers 8 zum Konvertieren des eingegebenen Luminanzsignals mit einer Teilbildfrequenz von 50Hz in das Luminanzsignal mit einer Teilbildfrequenz von 60Hz zu steuern und das von dem Teilbildspeicher 8 ausgegebene Luminanzsignal wird direkt zu dem D/A-Wandler 112a ausgegeben, ohne daß das Luminanzsignal die Abtastzeilen-Interpolationsschaltung 123 durchläuft oder ohne Ausführen des Abtastzeilen-Interpolationsvorgangs.
Der von dem Ausgangssynchronisationssignalgenerator 114 ausgegebene Takt wird in die entsprechenden Schaltungen in dem Luminanzsignalumwandler 111a eingegeben.
Die Speichersteuerung 120 für die Teilbildfrequenz-Umwandlung umfaßt einen Ungerade/Gerade-Beurteilungssignal-Generator (nachfolgend als U/G-Beurteilungs- Signalgenerator bezeichnet) 32, eine Schreibsteuerung 33, eine Lesesteuerung 34 und einen Ungerade/Gerade-Beurteilungs-Signalgenerator (nachfolgend als UIG- Beurteilungs-Signalgenerator bezeichnet) 35. Die Speichersteuerung 120 steuert den Teilbildspeicher 8 zum Schreiben des eingegebenen Luminanzsignals unter Verwendung der Speichersteuerungssignale WVR, WHR und WEN darin und zum Auslesen der Luminanzsignale unter Verwendung der Speichersteuerungssignale RVR, RHR und REN daraus, so daß das eingegebene Luminanzsignal mit einer Teilbildfrequenz von 50Hz in das Luminanzsignal mit einer Teilbifdfrequenz von 60Hz umgewandelt wird.
Der U/G-Beurteilungs-Signalgenerator 32 erzeugt nicht nur ein Verschachtelungs- Beurteilungssignal IJS zum Darstellen, daß eine Verschachtelung bewirkt wurde, oder zum Darstellen eines solchen Zustands, daß das ungerade Teilbild 252 Abtastzeilen aufweist und das gerade Teilbild 253 Abtastzeilen aufweist, sondern auch ein U/G-Beurteilungssignal FJS1 zum Darstellen, ob das momentane Videosignal in einem ungeraden Teilbild oder einem geraden Teilbild als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 ist oder nicht, und gibt dann die Signale IJS1 und FJS1 zu der Lesesteuerung 34 aus. Die Schreibsteuerung 33 erzeugt vertikale und horizontale Schreib-Rücksetzsignale WVR und WHR und das Schreibfreigabesignal WEN als Reaktion auf die horizontalen und vertikalen Syn chronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 und gibt dann die Signale WVR, WHR und WEN durch den Kontakt (b) des Schalters SW21 zu dem Teilbildspeicher 8 aus.
Der U/G-Beurteilungssignalgenerator 35 erzeugt ein U/G-Beurteilungssignal FJS2 zum Darstellen, ob das momentane Videosignal sich in einem ungeraden Teilbild oder einem geraden Teilbild als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) von dem Ausgangssynchronisationssignalgenerator 114 befindet oder nicht und gibt dann das Signal FJS2 zu der Lesesteuerung 34 aus. Die Lesesteuerung 34 erzeugt vertikale und horizontale Lese-Rücksetzsignale RVR und RHR und das Lesefreigabesignal REN als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse (Hund V-Impulse) von dem Ausgangssynchronisationssignalgenerator 114, die Signale IJS und FJS1 von dem U/G-Beurteilungssignalgenerator 32 und das Signal FJS2 von dem U/G-Beurteilungssignalgenerator 35 und gibt dann die Signale RVR, RHR und REN durch den Kontakt (b) des Schalters SW22 zu dem Teilbildspeicher 8 aus.
Die Speichersteuerung 121 für die Abtastanzahlumwandlung umfaßt eine Schreibsteuerung 40 und eine Lesesteuerung 41. Die Speichersteuerung 121 steuert den Teilbildspeicher 8 und den Zeilenspeicher 9 zum Schreiben des eingegebenen Luminanzsignals in den Teilbildspeicher 8, zum Auslesen des Luminanzsignals daraus unter Verwendung der Speichersteuerungssignale WVR, WHR und WEN zum Schreiben des Luminanzsignals von dem Teilbildspeicher 8 in den Zeilenspeicher 9 und zum Auslesen dessen daraus unter Verwendung der Speichersteuerungsignale REN, WEN, RR und WR, so daß das eingegebene Luminanzsignal mit 525 Abtastzeilen in das Luminanzsignal mit 625 Abtastzeilenn konvertiert wird.
Die Schreibsteuerung 40 erzeugt Schreib- und vertikale und horizontale Rücksetz- Signale WVR und WHR und das Schreibfreigabesignal WEN als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 und gibt dann die Signale WVR, WHR und WEN durch den Kontakt (a) des Schalters SW21 zu dem Teilbildspeicher 8 aus. Die Lesesteuerung 41 erzeugt nicht nur vertikale und horizontale Lese-Rücksetzsignale RVR und RHR und das Lesefreigabesignal REN für den Teilbildspeicher 8, sondern auch Lese- und Schreib-Freigabesignale REN und WEN und Lese- und Schreib-Rücksetzsignale RR und WR für den Zeilenspeicher 9 als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse (H- und V- Impulse) von dem Ausgangssynchronisationssignalgenerator 114 und gibt dann die Signale RVR, RHR und REN durch den Kontakt (a) des Schalters SW22 zu dem Teilbildspeicher 8 aus und gibt die Signale REN, WEN, RR und WR zu der Abtastzeileninterpolationsschaltung 123 aus.
Es ist anzumerken, daß der in Fig. 2 gezeigte Farbsignalumwandler 111b in einer mit dem in Fig. 4 gezeigten Luminanzsignalumwandler 111a vergleichbaren Weise aufgebaut ist.
Fig. 5 zeigt den in Fig. 2 gezeigten U/G-Beurteilungssignalgenerator 32.
In Fig. 5 umfaßt der U/G-Beurteilungssignalgenerator 32 eine Differentiationsschaltung 140, eine Wellenform-Formschaltung 141, Frequenzteiler 142 und 143, die jeder einen Teilungsfaktor von 2 haben, Verzögerungs-Flip-Flops FF1, FF2 und FF3, ein Exklusiv-OR-Gatter XOR1 und einen Selektor SEL1. Jedes der Flip-Flops FF1, FF2 und FF3 speichert ein an dem Takteingangsanschluß darin eingegebenes Signal an der Signalvorderflanke und gibt danach das gespeicherte Signal an der nächsten Vorderflanke des an dem Takteingangsanschluß eingegebenen Singals aus. Es ist anzumerken, daß jedes der Verzögerungs-Flip-Flops FF11, FF21 bis FF24 und FF31, die später beschrieben werden, in einer mit derjenigen der Flip- Flops FF1 bis FF3 vergleichbaren Weise arbeiten.
Die vertikalen Synchronisationsimpulse VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 werden durch die Differentiationsschaltung 140 und das Flip-Flop FF1 in den Frequenzteiler 143 und entsprechende Takteingangsanschlüße der Flip-Flop FF2 und FF3 eingegeben. Andererseits werden die horizontalen Synchronisationsimpulse HSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 durch die Wellenform-Formschaltung 141 in den Frequenzteiler 142 und den Takteingangsanschluß des Flip-Flops FF1 eingegeben. Die Wellenform-Formschaltung 141 erzeugt ein Impulssignal mit einer vorbestimmten Impulsbreite, die kleiner als diejenige der dort eingegebenen horizontalen Synchronisationsimpulse HSP ist, als Reaktion auf die eingegebenen horizontalen Synchronisationsimpulse HSP und gibt diese aus. Der Frequenzteiler 142 teilt die Frequenz des eingegebenen Signals und erzeugt ein Signal mit der halben Frequenz des eingegebenen Signals von dem Flip-Flop FF2 zu dem Flip-Flop FF3, den zweiten Eingangsanschluß des Exklusiv-OR-Gatters XOR1 und den ersten Eingangsanschluß des Selektors SEL1, und gibt dieses aus. Ein von dem Flip-Flop FF3 ausgegebenes Signal wird zu dem ersten Eingangsanschluß des Exklusiv-OR-Gatters XOR1 ausgegeben. Weiterhin teilt der Frequenzteiler 143 die Frequenz des eingegebenen Signals, erzeugt ein Signal mit der Hälfte der Frequenz des eingegebenen Signals für den zweiten Eingangsanschluß des Selektors SEL1 und gibt dieses aus.
Das Exklusiv-OR-Gatter XOR1 gibt ein Verschachtelungs-Beurteilungssignal IJS zu dem Selektionssteuerungsanschluß des Selektors SEL1 und der Lesesteuerung 34 aus. Wenn das Verschachtelungs-Beurteilungssignal IJS den hohen Pegel aufweist, gibt der Selektor SEL1 das eingegebene Signal von dem Flip-Flop FF2 als das U/G- Beurteilungssignal FJS1 zu der Lesesteuerung 34 aus. Wenn andererseits das Verschachtelungs-Beurteilungssignal IJS einen niedrigen Pegel aufweist, gibt der Selektor SEL1 das eingegebene Signal von dem Frequenzteiler 143 als das U/G- Beurteilungssignal FJS 1 zu der Lesesteuerung 34 aus.
In dem, wie oben beschrieben, aufgebauten U/G-Beurteilungssignalgenerator 32 werden die eingegebenen vertikalen Synchronisationsimpulse VSP durch das Flip- Flop FF1 an der Vorderflanke der horizontalen Synchronisationsimpulse HSP zwischengespeichert, um einen vertikalen Synchronisationsimpuls mit einer Impulsbreite von 262H in einem ungeraden Teilbild und einen anderen vertikalen Synchronisationsimpuls mit einer Impulsbreite von 263H in einem geraden Teilbild zu erzeugen. Wenn eine Verschachtelung bewirkt wurde, wird das frequenzgeteilte Signal der horizontalen Synchronisationsimpulse HSP von dem Frequenzteiler 142 durch das Flip-Flop FF2 an einer Vorderflanke der Synchronisationsimpulssignale von 262H und 263H zwischengespeichert, um das U/G-Beurteilungssignal FJS1 zu erzeugen und auszugeben. Wenn andererseits keine Verschachtelung bewirkt wurde, wird das frequenzgeteilte Signal der vertikalen Synchronisationsimpulse VSPdurch den Selektor SEL1 als das U/G-Beurteilungssignal FJS1 ausgegeben. Es ist anzumerken, daß das U/G-Beurteilungssignal FJS1 mit dem hohen Pegel darstellt, daß das momentane Luminanzsignal in einem geraden Teilbild ist, und das U/G-Beurteilungssignal FJS1 mit dem niedrigen Pegel darstellt, daß sich das momentane Luminanzsignal in einem ungeraden Teilbild befindet.
Der in Fig. 2 gezeigte U/G-Beurteilungssignalgenerator 35 ist in einer mit dem in Fig. 5 gezeigten U/G-Beurteilungssignalgenerator 32 vergleichbaren Weise aufgebaut und erzeugt das U/G-Beurteilungssignal FJS2 entsprechend dem U/G-Beurteilungssignal FJS1 für die Lesesteuerung 34 als Reaktion auf die vertikalen und horizontalen Synchronisationsimpulse VSP und HSP von dem Ausgangssynchronisationssignalgenerator 114 und gibt dieses aus.
Fig. 6 zeigt die Schreibsteuerung 33 zum Steuern des in Fig. 2 gezeigten Teilbildspeichers 8.
In Fig. 6 umfaßt die Schreibsteuerung 33 eine Differentiationsschaltung 150, eine Wellenform-Formschaltung 151 und ein Verzögerungs-Flip-Flop FF11. Die vertikalen Synchronisationsimpulse VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113 werden durch die Differentiationsschaltung 150 in das Flip- Flop-FF11 eingegeben und die horizontalen Synchronisationsimpulse HSP werden durch die Wellenform-Formschaltung 151 in den Takteingangsanschluß des Flip- Flops FF11 eingegeben.
Bei der, wie oben beschrieben, aufgebauten Schreibsteuerung 40 werden die vertikalen Synchronisationsimpulse VSP durch das Flip-Flop FF11 verzögert und dann als das vertikale Schreib-Rücksetzsignal WVR zu dem Teilbildspeicher 8 ausgegeben. Außerdem wird das von der Wellenform-Formschaltung 151 ausgegebene Signal als das horizontale Schreib-Rücksetzsignal WHR zu dem Teilbildspeicher 8 ausgegeben. Weiterhin wird ein Signal mit hohem Pegel, welches durch eine Spannungsquelle (nicht dargestellt) erzeugt wird, als das Schreibfreigabesignal WEN zu dem Teilbildspeicher 8 ausgegeben.
Es ist anzumerken, daß die in Fig. 2 gezeigte Schreibsteuerung 40 in einer mit der in Fig. 6 gezeigten Schreibsteuerung 33 vergleichbaren Weise aufgebaut ist, die vertikalen und horizontalen Lese-Rücksetzsignale RVR und RHR und das Lesefreigabesignal REN erzeugt und zu dem Teilbildspeicher 8 ausgibt.
Fig. 7 zeigt die Lesesteuerung 34 zum Steuern des in Fig. 2 gezeigten Teilbildspeichers 8.
In Fig. 7 umfaßt die Lesesteuerung 34 eine Differentiationsschaltung 160, eine 1H-Verzögerungsschaltung 161, eine Wellenform-Formschaltung 162, Verzögerungs-Flip-Flops FF21, FF22, FF23 und FF24, OR-Gatter OR1 und OR2 und einen Selektor SEL2.
Das Verschachtelungs-Beurteilungssignal IJS von dem U/G-Beurteilungssignalgenerator 32 wird in den invertierenden Eingangsanschluß des OR-Gatters OR2 eingeben. Das U/G-Beurteilungssignal FJS1 von demU/G-Beurteilungssignalgenerator 32 wird durch die Flip-Flops FF21, FF22 und FF23, welche in Reihe geschaltet sind, in den ersten Eingangsanschluß des OR-Gatters OR1 eingegeben. Es ist anzumerken, daß ein von dem Flip-Flop FF23 ausgegebenes Beurteilungssignal mit EJS bezeichnet ist. Weiterhin wird das U/G-Beurteilungssignal FJS2 von dem U/G- Beurteilungssignalgenerator 35 durch das Flip-Flop FF24 in den Takteingangs anschluß des Flip-Flop 23 und den zweiten Eingangsanschluß des OR-Gatters OR1 eingegeben, dessen Ausgangsanschluß an den zweiten Eingangsanschluß des OR- Gatters OR2 angeschlossen ist. Das OR-Gatter OR2 gibt ein Ersatzbeurteilungssignal RJS zum Darstellen, ob die Abtastzeilen eines geraden Teilbildes durch Abtastzeilen eines ungeraden Teilbildes ersetzt werden oder nicht, zum Selektionssteuerungsanschluß des Selektors SEL2 aus.
Das verzögerungsdarstellende Signal RJS mit dem hohlen Pegel zeigt an, daß die Abtastzeilen eines geraden Teilbildes nicht durch Abtastzeilen eines ungeraden Teilbildes ersetzt werden, oder daß die Abtastzeilen des geraden und ungeraden Teilbildes abgetastet und in einer vorbestimmten Weise auf der CRT-Anzeigeeinheit 106 in einer vorbestimmten Weise der CRT-Anzeigeeinheit 106, wie in Fig. 12b gezeigt, angezeigt werden. Wenn andererseits das verzögerungsdarstellende Signal RJS den niedrigen Pegel aufweist, zeigt dies an, daß die Abtastzeilen eines geraden Teilbildes durch Abtastzeilen eines ungeraden Teilbildes ersetzt werden, oder das die Abtastzeilen des geraden Teilbildes um eine Abtastzeile, verglichen mit den Abtastzeilen des ungeraden Teilbildes, verzögert werden, wie in Fig. 12a gezeigt. In den Fig. 12a und 12b bezeichnet 200 eine Unter-Abtast-Richtung der CRT- Anzeigeeinheit 106 und jede der an deren rechten Seite gezeigten Zeilenreferenznummern stellt eine serielle Nummer jeder der horizontalen Abtastzeilen beim Anzeigen eines Bildes auf der CRT-Anzeigeeinheit 106 dar. In den Fig. 12a und 12b sind m und n natürliche Zahlen.
Der vertikale Synchronisationsimpuls V-Impuls von dem Ausgangssynchronisationssignalgenerator 114 wird durch die Differentiationsschaltung 160 in den ersten Eingangsanschluß des Selektors SEL2 und die 1 H-Verzögerungsschaltung 161 eingegeben. Die 1 H-Verzögerungsschaltung 161 verzögert das eingegebene Signal um eine horizontale Abtastzeile und gibt das verzögerte Signal zu dem zweiten Eingangsanschluß des Selektors SEL2 aus. Der horizontale Synchronisationsimpuls H-Impuls von dem Ausgangssynchronisationssignalgenerator 114 wird in die entsprechenden Takteingangsanschlüsse der Flip-Flops FF21, FF22 und FF24 eingegeben und ebenfalls in die Wellenform-Formschaltung 162 eingegeben. Als Reaktion auf den eingegebenen horizontalen Synchronisationsimpuls H-Impuls von dem Ausgangssynchronisationsignalgenerator 114 erzeugt die Wellenform-Formschaltung 162 ein Impulssignal mit einer vorbestimmten Impulsbreite, die kleiner als diejenige des darin eingegebenen horizontalen Synchronisationsimpulses H- Impuls ist, als das horizontale Lese-Rücksetzsignal RHR für den Teilbildspeicher 8 und gibt dieses aus.
Wie in Fig. 13a gezeigt, selektiert der Selektor SEL2 das Ausgangssignal der Differentiationsschaltung 160 als das vertikale Lese-Rücksetzsignal RVR für den Teilbildspeicher 8 und gibt dieses aus, wenn das Ersatz-Beurteilungssignal RJS den hohen Pegel aufweist oder die Abtastzeilen des ungeraden Teilbildes durch die Abtastzeilen des geraden Teilbildes ersetzt werden, wie in Fig. 12a gezeigt. Wenn andererseits das Ersatzbeurteilungssignal RJS den niedrigen Pegel aufweist oder eine Abtastzeile des ungeraden Teilbildes nicht durch die Abtastzeile des geraden Teilbildes ersetzt wird, wie in Fig. 12b gezeigt, selektiert der Selektor SEL2 das Ausgangssignal der 1 H-Verzögerungsschaltung 161 oder den vertikalen Synchronisationsimpuls V-Impuls, welcher durch die 1 H-Verzögerungsschaltung 161 um eine Abtastzeile verzögert wurde, als das vertikale Lese-Rücksetzsignal RVR für den Teilbildspeicher 8 und gibt dieses aus. Weiterhin wird ein von der Spannungsquelle (nicht dargestellt) ausgegebenes Signal mit dem hohen Pegel als das Lese-Freigabesignal REN zu dem Teilbildspeicher 8 ausgegeben.
Fig. 8 zeigt die Lesesteuerung 41 zum Steuern des Teilbildspeichers 8 und des Zeilenspeichers 9, die in Fig. 2 gezeigt sind.
In Fig. 8 umfaßt die Lesesteuerung 41 eine Differentiationsschaltung 170, eine Wellenform-Formschaltung 171, einen Vier-Bit-Abwärtzähler 172 und ein AND- Gatter AND1.
Der vertikale Synchronisationsimpuls V-Impuls von dem Ausgangssynchronisationssignalgenerator 114 wird durch die Differentiationsschaltung 170 in den invertierten zweiten Eingangsanschluß des AND-Gatters AND1 eingegeben und ein von der Differentiationsschaltung 170 ausgegebenes Signal wird als das vertikale Lese- Rücksetzsignal RVR zu dem Teilbildspeicher ausgegeben. Der Ausgangsanschluß des AND-Gatters AND1 ist an einen Lade-Eingangsanschluß LOAD des Abwärtszählers 172 angeschlossen.
Andererseits wird der horizontale Synchronisationsimpuls (H-Impuls) von dem Ausgangssynchronisationssignalgenerator 114 durch die Wellenform-Formschaltung 171 in den Takteingangsanschluß des Abwärtszählers 172 eingegeben und die Wellenform-Formschaltung 171 erzeugt ein Impulssignal mit einer vorbestimmten Impulsbreite, die kleiner als diejenige des dort eingegebenen horizontalen Synchronisationsimpulses ist, nicht nur als horizontales Lese-Rücksetzsignal RHR für den Teilbildspeicher 8, sondern auch als Lese- und Schreib-Rücksetzsignale RR und WR für den Zeilenspeicher 9 und gibt diese aus.
Die zwei am wenigsten signifikanten Bits DI1 und DI2 des Eingangsdatenanschlusses des Abwärtszählers 172 sind an Masse mit dem niedrigen Pegel angeschlossen und die zwei signifikantesten Bits DI3 und DI4 des Eingangsanschlusses des Abwärtszählers 172 sind an die Spannungsquelle (nicht dargestellt) mit dem hohen Pegel angeschlossen. Das signifikanteste Bit DO4 des Ausgangsdatenanschlußes des Abwärtszählers 172 ist an den ersten Eingangsanschluß des AND-Gatters AND1 angeschlossen. Ein von dem signifikantesten Bit DO4 davon ausgegebenes Signal wird als das Lesefreigabsignal REN zu dem Teilbildspeicher 8 ausgegeben und wird ebenfalls als das Schreibfreigabesignal WEN zu dem Zeilenspeicher 9 ausgegeben. Weiterhin wird das von der Spannungsquelle (nicht dargestellt) ausgegebene Signal mit hohem Pegel als das Lesefreigabesignal REN zu dem Zeilenspeicher 9 ausgegeben.
Nachfolgend werden die Schreib- und Lese-Vorgänge des Teilbildspeichers 8 anhand der Fig. 13a und 13b beschreiben. Fig. 13a zeigt entsprechende Signale, welche entsprechende Vorgänge der Speichersteuerung 121 und des in Fig. 4 gezeigten Teilbildspeichers 8 zum Konvertieren eines Luminanzsignals mit einer Teilbildfrequenz von 50Hz in ein Luminanzsignal mit einer Teilbildfrequenz von 60Hz zeigen.
In Fig. 13a zeigen (a) und (b) eine Beziehung zwischen den ungeraden und geraden Teilbildern beim Schreiben des Luminanzsignals in den Teilbildspeicher 8 und Auslesen des Luminanzsignals daraus. Zu jedem der Zeitpunkte t1 und t2 wird das gleiche Luminanzsignal eines Teilbildes aus dem Teilbildspeicher 8 ausgelesen. Daher können die Abtastzeilen des ungeraden Teilbildes periodisch durch die Abtastzeilen des geraden Teilbildes ersetzt werden.
In Fig. 13a zeigen (c) und (d) die U/G-Beurteilungssignale FJS1 und FJS2. Das U/G-Beurteilungssignal FJS 1 weist den hohen Pegel auf, der darstellt, daß sich das momentane Luminanzsignal in einem geraden Teilbild befindet, und das U/G- Beurteilungssignal FJS1 mit dem niedrigen Pegel zeigt, daß sich das momentane Luminanzsignal in einem ungeraden Teilbild befindet. Außerdem stellt das U/G- Beurteilungssignal FJS2 das Teilbild des momentanen Luminanzsignals in einer mit dem U/G-Beurteilungssignal FJS1 vergleichbaren Weise dar.
Die in Fig. 7 gezeigte Lesesteuerung 34 erzeugt das Ersatzbeurteilungssignal RJS zum Darstellen, ob die Abtastzeilen des geraden Teilbildes durch Abtastzeilen des ungeraden Teilbildes ersetzt wurden oder nicht. Wenn die Abtastzeilen des geraden Teilbildes durch die Abtastzeilen des ungeraden Teilbildes ersetzt wurden, werden die Abtastzeilen des geraden Teilbildes um eine Abtastzeile, verglichen mit den Abtastzeilen des ungeraden Teilbildes, verzögert, wie in Fig. 12(a) gezeigt.
Hinsichtlich der oben erwähnten Probleme wird der Lesevorgang des Luminanzsignals in dem ungeraden Teilbild des Teilbildspeichers 8 um eine Abtastzeile verzögert, wenn die Abtastzeilen des geraden Teilbildes durch die Abtastzeilen des ungeraden Teilbildes ersetzt werden. Wie in den Fig. 7 und 13a gezeigt, wird nämlich das Ersatzbeurteilungssignal RJS auf dem U/G-Beurteilungssignalen FJS1 und FJS2 basierend erzeugt. In diesem Fall, wenn das Ersatzbeurteilungssignal RJS den hohen Pegel aufweist, werden die vertikalen Synchronisationsimpulse (V- Impulse) durch die Differentiationsschaltung 160 und den Selektor SEL2 als das vertikale Lese-Rücksetzsignal RVR ausgegeben, d. h. vertikale und horizontale Lese- Rücksetzsignal RVR und RHR werden nicht verzögert. Wenn andererseits das Ersatzbeurteilungssignal RJS den niedrigen Pegel aufweist, wird das in dem Teilbildspeicher 8 gespeicherte Luminanzsignal daraus, basierend auf dem vertikalen Leserücksetzsignal RVR zu einem Zeitpunkt t13 einer Vorderflanke des vertikalen Lese-Rücksetzsignals RVR ausgelesen, welche um das Zeitintervall einer Abtastzeile von einem vorbestimmten Zeitpunkt t12 verzögert ist, verzögert um ein Zeitintervall td von einem Zeitpunkt t11 einer Vorderflanke des vertikalen Synchronisationsimpulses (V-Impuls), wie in Fig. 13b gezeigt.
Die Abtastzeileninterpolationsschaltung 123 in Fig. 4 wird nachfolgend beschrieben.
Im Fall der Selektion des NTSC-Signals werden die Schalter SW21 bis SW 24 zu ihren entsprechenden Kontakten (a) als Reaktion auf das Schaltersteuerungssignal umgeschaltet. In diesem Fall wird der Teilbildspeicher 8 zum Konvertieren des eingegebenen Luminanzsignals mit 525 Abtastzeilen in das Luminanzsignal mit 625 Abtastzeilen verwendet, wie oben beschrieben.
Die Abtastzeileninterpolationsschaltung 123 umfaßt den Zeilenspeicher 9 zum Interpolieren der Abtastzeile, einen Verstärker 42 mit einem veränderbaren Verstärkungsfaktor (1-K), welcher zum Gewichten der Umwandlung der Anzahl der Abtastzeilen verwendet wird, einen Verstärker 43 mit einem veränderbaren Verstärkungsfaktor K, welcher ebenfalls zum Gewichten der Umwandlung der Anzahl der Abtastzeilen verwendet wird, eine Addiererschaltung 44 zum Addieren von zwei Luminanzsignalen von zwei durch die Verstärker 42 und 43 gewichteten Abtastzeilen, ein ROM 131 zum Vorabspeichern von Daten des Verstärkungs faktors (1-K) und Einstellen dieser in dem Verstärker 42, ein ROM 132 zum Vorabspeichern von Daten des Verstärkungsfaktors K und Einstellen dessen in dem Verstärker 43 und einen Adreßgenerator 130 zum Erzeugen von Adressen der ROMs 131 und 132 auf die Signale WEN und WR.
Der Zeilenspeicher 9 ist vom Doppelanschlußtyp und weist einen seriellen Dateneingangsanschluß und einen seriellen Signalausgangsanschluß auf. Das aus dem Teilbildspeicher 8 ausgelesenen Luminanzsignal wird durch den Kontakt (a) des Schalters SW23 in den Signaleingangsanschluß des Zeilenspeichers 9 eingegeben und ebenfalls von dem Schalter SW23 durch den Verstärker 43 in den Eingangsanschluß der Addiererschaltung 44 eingegeben. Das Luminanzsignal wird in dem Zeilenspeicher 9 gespeichert, wenn das dort eingegebene Schreibfreigabesignal WEN den hohen Pegel aufweist. Danach wird das in dem Zeilenspeicher 9 gespeicherte Luminanzsignal von dessen seriellem Datenausgangsanschluß durch den Verstärker 42 zu dem ersten Eingangsanschluß der Addiererschaltung 44 ausgelesen, wenn das Lesefreigabesignal REN den hohen Pegel aufweist. Die Addiererschaltung 44 addiert die jeweils an deren ersten und zweiten Eingangsanschlüssen eingegebenen Signale und gibt ein Signal mit einem Pegel des Summenergebnis als interpoliertes oder konvertiertes Luminanzsignal durch den Kontakt (a) des Schalters SW24 zu dem D/A-Wandler 112a aus.
Es ist anzumerken, daß der Kontakt (b) des Schalters SW23 an den Kontakt (b) des Schalters SW24 angeschlossen ist.
Wie in Fig. 14 gezeigt, ist ein Zeitintervall von einem Zeitpunkt einer Hinterflanke des Schreibfreigabesignals WEN und einer Vorderflanke des Schreibrücksetzsignals WR zu der nächsten Vorderflanke des Schreibrücksetzsignals WR definiert als ein Zeitintervall C1 entsprechend einem Zeitintervall eines Teilbildes des aus dem Zeilenspeicher 9 ausgelesenen Luminanzsignals. Weiterhin sind sequentiell fünf Zeitintervalle C2 bis C6 definiert, welche dem Zeitintervall C1 kontinuierlich folgen, wobei jedes der Zeitintervalle C2 bis C6 jedem Zeitintervall eines Teilbildes des aus dem Zeilenspeicher 9 ausgelesenen Luminanzsignals entspricht.
Als Reaktion auf das Schreibfreigabesignal WEN und das Schreibrücksetzsignal WR von der Lesesteuerung 41 erzeugt der Adreßgenerator 130 Adressen der ROMs 131 und 132 für entsprechende Adreßanschlüsse der ROMs 131 und 132 für jedes der Zeitintervalle C1 bis C6 und gibt diese aus, so daß die ROMs 131 und 132 entsprechend in Tabelle 1 gezeigte Daten der Verstärkungsfaktoren (1-K) und K zu den Verstärkern 42 und 43 ausgeben und einstellen.
Die Wirkungsweise der Umwandlung der Anzahl der Abtastzeilen der Abtastzeileninterpolationsschaltung 123, die wie oben beschrieben aufgebaut ist, wird nachfolgend anhand der Fig. 4 und 14 beschrieben.
Fig. 14 ist ein Zeitdiagramm der entsprechenden Signale, welche die jeweiligen Vorgänge der Speichersteuerung 121, des Teilbildspeichers 8 und des Zeilenspeichers 9 zeigen, die in Fig. 4 gezeigt sind.
Bei der Umwandlung der Anzahl der Abtastzeilen wird ein Luminanzsignal mit 525 Abtastzeilen in das Luminanzsignal mit 625 Abtastzeilen durch Steuern des Teilbildspeichers 8 zum Hineinschreiben des eingegebenen Luminanzsignals unter Verwendung der Steuerungssignale WVR, WHR und WEN von der Schreibsteuerung 40 und zum Lesen der geschriebenen Luminanzsignale daraus unter Verwendung der Steuerungssignale RVR, RHR und REN von der Lesesteuerung 41 konvertiert. Danach durchläuft das aus dem Teilbildspeicher 8 ausgelesene Luminanzsignal den Zeilenspeicher 9, um eine Abtastzeile verzögert zu werden und dann werden das verzögerte Luminanzsignal und das nicht verzögerte Luminanzsignal durch die Verstärker 42 und 43 mit Verstärkungsfaktoren (1-K) und K, welche durch die ROMs 131 und 132 eingestellt sind, entsprechend verstärkt. Dann werden beide von den Verstärkern 42 und 43 ausgegebenen Luminanzsignale miteinander addiert, um das Luminanzsignal einer Abtastzeile zu interpolieren.
In Fig. 14 wird das bei (a) in Fig. 14 gezeigte eingegebene Luminanzsignal mit 525 Abtastzeilen in das bei (b) in Fig. 14 gezeigte Luminanzsignal mit 625 Abtastzeilen konvertiert. Bei dieser Steuerung des Teilbildspeichers 8 wird die Taktfrequenz zum Auslesen des gespeicherten Luminanzsignals, welche von der Lesesteuerung in den Teilbildpeicher 8 eingegeben wird, auf das 6/5-fache der Frequenz des Taktes zum Schreiben des dort eingegebenen Luminanzsignals eingestellt und das Lesefreigabesignal REN wird für ein Zeitintervall der ersten Abtastzeile durch sechs Abtastzeilen des Lesetaktes, wie bei (c) in Fig. 14 gezeigt, auf den niedrigen Pegel eingestellt, so daß das Luminanzsignal daran gehindert wird, daraus ausgelesen zu werden, oder ein nicht definiertes Luminanzsignal NFD wird in das von dem Teilbildspeicher 8 auszugebene Luminanzsignal eingefügt, wie bei (f) in Fig. 14 gezeigt.
In dem Beispiel ist die Frequenz des Taktes zum Auslesen des gespeicherten Luminanzsignals auf die Frequenz des Taktes zum Schreiben des eingegebenen Luminanzsignals eingestellt, welche mit einem vorbestimmten Multiplikator von 6/5 multipliziert ist. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Der vorbestimmte Multiplikator wird bevorzugt auf einen größeren Wert als Eins eingestellt, abhängig von einem Verhältnis der Anzahl der Abtastzeilen des in dem Teilbildspeicher 8 geschriebenen Videosignals zu der Anzahl der Abtastzeilen des daraus ausgelesenen Videosignals. Der vorbestimmte Multiplikator kann zum Beispiel auf 625/525 eingestellt sein.
Zur Steuerung des Zeilenspeichers 9 werden die Schreib- und Lese-Rücksetzsignale RR und WR verwendet, die von der Lesesteuerung 41 erzeugt werden. In diesem Fall wird, um das Luminanzsignal für das oben beschriebene Zeitintervall des nicht definierten Luminanzsignals NFD ohne Daten, wie bei Figur (e) in Fig. 14 gezeigt, daran zu hindern, in den Zeilenspeicher 9 geschrieben zu werden, das Schreibfreigabesignal WEN für dieses Zeitintervall auf den niedrigen Pegel eingestellt. Danach werden das von dem Teilbildspeicher 8 ausgegebene Luminanzsignal und das von dem Zeilenspeicher 9 ausgegebene, um eine Abtastzeile verzögerte Luminanzsignal mit vorbestimmten Gewichtungsfaktoren entsprechend den Verstärkungsfaktoren (1-K) und K durch die Verstärker 42 und 43 gewichtet und dann werden beide gewichteten Luminanzsignale miteinander addiert, um ein interpoliertes Luminanzsignal auszugeben, wie bei (h) in Fig. 14 gezeigt. Es ist anzumerken, daß die Gewichtungsfaktoren oder Verstärkungsfaktoren (1-K) und K, welche um eine Abtastzeile des Lesetaktes versetzt sind und den Zeitintervallen C1 bis C6 entsprechen, eingestellt sind, wie in Tabelle 1 gezeigt.
Bei dem Multi-System-Fernsehgerät, das aufgebaut ist wie oben beschrieben, wird z. B. im Fall der Selektion einer Rundfunkwelle des NTSC-Signals diese Rundfunkwelle durch die Antenne 1β0 empfangen und durch die Abstimmvorrichtung 101, den VIF-Verstärker und den Demodulator 102a, die Y/C-Separationsschaltung 104a und die A/D-Wandler 110a und 110b in den Luminanzsignalumwandler 111a und den Farbsignalumwandler 111b eingegeben. Der Luminanzsignalumwandler 111a konvertiert ein eingegebenes Luminanzsignal mit 525 Abtastzeilen und einer Teilbildfrequenz von 60Hz in das Luminanzsignal mit den 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz entsprechend dem eingegebenen Luminanzsignal und gibt dann das konvertierte Luminanzsignal durch den D/A-Wandler 112a zu der RGB-Matrixschaltung 105 aus. Der Farbsignalumwandler 111d konvertiert andererseits ein eingegebenes Farbsignal mit 525 Abtastzeilen und einer Teilbildfrequenz von 60Hz in das Farbsignal mit den 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz entsprechend dem eingegebenen Farbsignal und gibt dann das konvertierte Farbsignal durch den DIA-Wandler 112b zu der RGB-Matrixschaltung 105 aus.
Danach wird ein Bild des NTSC-Signals mit den konvertierten Luminanz- und Farbsignalen auf der CRT-Anzeigeeinheit 106 mit 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz in einer Weise angezeigt, welche der dem Durchschnittsfachmann bekannten gleicht.
Weiterhin wird z. B. im Fall der Selektion einer Rundfunkwelle des PAL-Signals dessen Rundfunkwelle durch die Antenne 100 empfangen und durch die Abstimmvorrichtung 101, den VIF-Vertärker und Demodulator 102b, die Y/C-Separationsschaltung 104b und die A/D-Wandler 110a und 1 10b in den Luminanzsignalumwandler 111a und den Farbsignalumwandler 111b eingegeben. Dann konvertiert der Luminanzsignalkonverter 111a ein eingegebenes Luminanzsignal mit einer Teilbildfrequenz von 50Hz und 625 Abtastzeilen in das Luminanzsignal mit einer Teilbildfrequenz von 60Hz und den 625 Abtastzeilen entsprechend dem eingegebenen Luminanzsignal und gibt dann das umgewandelte Luminanzsignal durch den D/A-Wandler 112a zu der RGB-Matrixschaltung 105 aus. Andererseits konvertiert der Farbsignalumwandler 111b ein eingegebenes Farbsignal mit einer Teilbildfrequenz von 50Hz und 625 Abtastzeilen in das Farbsignal mit einer Teilbildfrequenz von 60Hz und den 625 Abtastzeilen entsprechend dem eingegebenen Farbsignal und gibt dann das konvertierte Farbsignal durch den D/A-Wandler 112b zu der RGB-Matrixschaltung 105 aus. Danach wird ein Bild des PAL-Signals mit den konvertierten Luminanz- und Farbsignalen auf der CRT-Anzeigeeinheit 106 mit 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz in einer der dem Durchschnittsfachmann bekannten Weise vergleichbaren Weise angezeigt.
Somit können verschiedene Arten von Videosignalen mit unterschiedlichen Teilbildfrequenzen und unterschiedlichen Abtastzeilen auf einer CRT-Anzeigeeinheit 106 ohne Konvergenz- und geometrische Verzerrungen, wie einer sogenannten Spulenwicklerverzerrung o. ä. und ohne Beeinträchtigung der darauf angezeigten Bildqualität angezeigt werden.
Die Kennzeichen des Beispiels sind insbesondere das Umwandeln eines Videosignals in ein anderes Videosignal mit Informationen des Videosignals mit der maximalen Teilbildfrequenz und der maximalen Anzahl der Abtastzeilen aus den in dieser Vorrichtung zu verarbeitenden Videosignalen, wobei die CRT-Anzeigeeinheit 106 so ausgebildet ist, daß sie mit der maximalen Teilbildfrequenz und der maximalen Anzahl von Abtastzeilen arbeitet.
Ein Multi-System-Fernsehgerät einer erfindungsgemäßen, bevorzugten Ausführungsform ist dadurch gekennzeichnet, daß die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP nicht zu dem Ausgangssynchronisationssignalgenerator 114 (114a in der bevorzugten Ausführungsform) in dem in Fig. 2 gezeigten Beispiel abgegeben werden, insbesondere werden die Schreib- und Lese- Vorgänge jeweils unter Verwendung der voneinander verschiedenen Taktsignale oder asynchron zueinander ausgeführt.
Das vertikale Schreibrücksetzsignal WVR kann damit vor dem vertikalen Leserücksetzsignal RVR erzeugt werden, d. h. das vertikale Schreibrücksetzsignal WVR eilt dem vertikalen Leserücksetzsignal RVR voraus, ein Videosignal eines in dem Teilbildspeicher 8a oder 8b gespeicherten ersten Teilbildes wird gelöscht und ein anderes Videosignal eines dem ersten Teilbild folgenden zweiten Teilbildes wird in den Teilbildspeicher 8a oder 8b geschrieben. Andererseits kann das vertikale Leserücksetzsignal RVR vor dem vertikalen Schreibrücksetzsignal WVR erzeugt werden, wobei das vertikale Leserücksetzsignal RVR dem vertikalen Schreibrücksetzsignal WVR vorauseilt, und dann wird ein Videosignal des vorherigen Teilbildes aus dem Teilbildspeicher 8a oder 8b ausgelesen.
In diesen Fällen, insbesondere, wenn eine Korrelation zwischen den Videosignalen und den nachfolgenden Teilbildvideosignalen relativ groß ist, werden voneinander verschiedene Bilder in oberen und unteren Teilen der CRT-Anzeigeeinheit 106 angezeigt, ein Bild auf einer Anzeigeoberfläche ist nämlich in zwei Teile geteilt, die aus oberen und unteren Teilen zusammengesetzt sind, resultierend im Anzeigen eines Bildes, das nicht dem eingegebenen Videosignal entspricht, auf der CRT- Anzeigeeinheit 106. Um die obigen Probleme zu lösen, ist die bevorzugte Ausführungsform vorgesehen.
Fig. 9 zeigt einen Ausgangssynchronisationsignalgenerator 114a der erfindungsgemäßen, bevorzugten Ausführungsform entsprechend dem Ausgangssynchronisationssignalgenerator 114 und Fig. 10 zeigt einen Luminanzsignalumwandler 111a der bevorzugten Ausführungsform entsprechend dem Luminanzsignalumwandler 111a.
Zu Fig. 2 sind die Unterschiede zwischen dem Beispiel und der bevorzugten Ausführungsform wie folgt:
(a) die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Snychronisationssignal-Wiederherstellungsschaltung 113 werden nicht zu dem Ausgangssynchronisationssignalgenerator 11 4a abgegeben;
(b) die Anordnungen der Luminanz- und Farbsignalumwandler 111a und 111b des Beispiels unterscheiden sich von denjenigen des Luminanzsignalumwandlers 111a und des Farbsignalumwandlers (nicht dargestellt) der bevorzugten Ausführungsform; und
(c) es ist eine Synchronisationssignal-Wiederherstellungsschaltung 113a (der Block ist in den Figuren nicht dargestellt, das Bezugszeichen 113a ist aber in Fig. 10 gezeigt) zum Erzeugen eines Taktes zusätzlich zu den horizontalen und vertikalen Synchronisationsimpulsen HSP und VSP anstelle der in Fig. 4 gezeigten Synchronisationssignal-Wiederherstellungsschaltung 11 3 vorgesehen. Es ist anzumerken, daß der Farbsignalumwandler der bevorzugten Ausführungsform in einer Weise aufgebaut ist, die dem Luminanzsignalumwandler 111aa vergleichbar ist. Die entsprechenden anderen Schaltungen als die Luminanz- und Farb-signalgeneratoren 111a und 111b und der Ausgangssynchronisationssignalgenerator 114a sind in einer Weise aufgebaut, die derjenigen der in Fig. 2 gezeigten vergleichbar ist.
Wie insbesondere aus dem Vergleich zwischen den Fig. 4 und 10 deutlich wird, sind in der bevorzugten Ausführungsform weiterhin der zweite Teilbildspeicher 8b zusätzlich zu dem Teilbildspeicher 8a, zwei Inverter 124 und 125 und eine Zeitsteuerungs-Korrekturschaltung 54 zusätzlich zu den in Fig. 4 gezeigten entsprechenden Schaltungen vorgesehen und es sind zwei Schalter SW31 und SW32 mit zwei Kontakten und zwei Schaltungen anstelle der Schalter SW21 und SW22 mit zwei Kontakten und drei Schaltungen in dem Beispiel vorgesehen.
Die Unterschiede zwischen den Anordnungen des Beispiels und der bevorzugten Ausführungsform wird nachfolgend anhand der Fig. 9 bis 11 beschrieben.
In Fig. 9 umfaßt der Ausgangssynchronisationssignalgenerator 114a nur einen Taktsignalgenerator 20a mit dem Quarzresonator 21, dem Frequenzteiler 22 und dem Frequenzteiler 23. Das Kennzeichen des Ausgangssynchronisationssignalgenerators 114a ist das Erzeugen eines Taktes und der horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) in freilaufender Weise.
Der Taktsignalgenerator 20a erzeugt einen Takt asynchron mit den horizontalen und vertikalen Synchronisationsimpulsen HSP und VSP oder in freilaufender Weise, um den Takt mit einer Frequenz zu erzeugen, welche aus zwei vorbestimmten Frequenzen als Reaktion auf das Schaltersteuerungssignal gewählt ist, daß von der gewählten Art der eingegebenen Videosignale abhängt, und gibt den Takt zu dem Frequenzteiler 22, dem Luminanzsignalumwandler 111 aa und dem Farbsignalumwandler (nicht dargestellt) aus. Der Frequenzteiler 22 teilt die Frequenz des eingegebenen Taktes vom Taktsignalgenerator 20a mit einem Teilungsfaktor von 910 gibt ein Signal mit einer geteilten Frequenz zu dem Frequenzteiler 23 aus und gibt die Frequenz des geteilten Signals als die horizontalen Synchronisaationsimpuls (H-Impulse) zu dem Luminanzsignalumwandler 111aa, dem Farbsignalumwandler 111b und dem Ablenkjoch 107 aus. Weiterhin teilt der Frequenzteiler 23 die Frequenz des von dem Frequenzteiler 22 eingegebenen Signals mit einem Teilungsfaktor von 625 und gibt das frequenzgeteilte Signal als die vertikalen Synchronisationsimpulse zu dem Luminanzsignalumwandler 111 aa, dem Farbsignalumwandler und dem Ablenkjoch 107 aus.
In Fig. 10 ist jeder der Teilbildspeicher 8a und 8b vom Doppelanschlußtyp und weist einen seriellen Dateneingangsanschluß und einen seriellen Datenausgangsanschluß auf. Das Luminanzsignal von dem A/D-Wandler 110a wird in die entsprechenden seriellen Dateneingangsanschlüsse der Teilbildspeicher 8a und 8b eingegeben und nur dann darin gespeichert, wenn das eingegebene Schreib-Freigabesignal WEN den hohen Pegel aufweist. Wie das Schreibfreigabesignal WEN wird das von dem U/G-Beurteilungssignalgenerator 32 ausgegebene U/G-Beurteilungssignal FJS1 in den Teilbildspeicher 8a eingegeben und wird durch den Invertierer 124 ebenfalls in den Teilbildspeicher 8b eingegeben. Daher wird das Luminanzsignal eines Teilbildes um ein Teilbild alternierend in die Teilbildspeicher 8a und 8b eingegeben und geschrieben. Danach werden die Luminanzsignale, die in den Teilbildspeichern 8a und 8b gespeichert sind, von deren seriellen Datenausgangsanschlüssen zu einem gemeinsamen Anschluß des Schalters SW23 ausgelesen, wenn das Lesefreigabesignal REN den hohen Pegel aufweist. Das Lesefreigabesignal REN wird in den Teilbildspeicher 8b eingegeben und durch den Invertierer 125 ebenfalls in den Teilbildspeicher 8a eingegeben. Das Luminanzsignal eines Teilbildes wird daher um ein Teilbild alternierend aus den Teilbildspeichern 8a und 8b ausgelesen.
Das oben erwähnte Schaltersteuerungssignal wird an entsprechenden Steuerungsanschlüssen der Schalter SW31, SW32, SW23 und SW24 eingegeben. Daher werden im Fall der Selektion des NTSC-Videosignals diese Schalter SW31, SW32, SW23 und SW24 zu deren entsprechenden Kontakten (a) umgeschaltet. In diesem Fall wird die Speichersteuerung 121 aus den Speichersteuerungen 120 und 121 selektiert, um die Lese- und Schreib-Vorgänge in den Teilbildspeichern 8a und 8b zum Umwandeln des eingegebenen Luminanzsignals mit 525 Abtastzeilen in das Luminanzsignal mit 625 Abtastzeilen zu steuern und ein von den Teilbildspeichern 8a und 8b ausgegebenes Luminanzsignal durchläuft die Abtastzeileninterpolationsschaltung 123, um den oben erwähnten Abtastzeileninterpolationsvorgang auszuführen und dann wird das interpolierte Luminanzsignal zu dem DIA-Wandler 112a ausgegeben.
Im Fall der Auswahl entweder des PAL oder SECAM-Videosignals werden die Schalter SW23, SW24, SW31 und SW32 andererseits zu deren entsprechenden Kontakten (b) umgeschaltet. In diesem Fall wird die Speichersteuerung 120 aus den Speichersteuerungen 120 und 121 selektiert, um die Lese- und Schreib-Vorgänge der Teilbildspeicher 8a und 8b zum Umwandeln des eingegebenen Luminanzsignals mit einer Teilbildfrequenz von 50Hz in das Luminanzsignal mit einer Teilbildfrequenz von 60Hz zu steuern, und das von den Teilbildspeichern 8a und 8b ausgegebene Luminanzsignal wird direkt zu dem D/A-Wandler 112a ausgegeben, ohne daß das Luminanzsignal die Abtastzeileninterpolationsschaltung 123 durchläuft und ohne Ausführen des oben erwähnten Abtastzeileninterpolationsvorganges.
Der von der Synchronisationssignalwiederherstellungsschaltung 113a ausgegebene Takt wird in den U/G-Beurteilungssignalgenerator 32 und die Schreibsteuerungen 33 und 40 eingegeben und der von dem Ausgangssynchronisationssignalgenerator 114a ausgegebene Takt wird in den U/G-Beurteilungssignalgenerator 35 und die Lesesteuerungen 34 und 41 eingegeben.
Die Speichersteuerung 120 steuert die Teilbildspeicher 8a und 8b zum Schreiben des eingegebenen Luminanzsignals darin und zum Auslesen des Luminanzsignals daraus unter Verwendung der Speichersteuerungssignale WVR, WHR und WEN (FJS1), so daß das eingegebene Luminanzsignal mit einer Teilbildfrequenz von 50Hz in das Luminanzsignal mit einer Teilbildfrequenz von 60Hz konvertiert wird. Der U/G-Beurteilungssignalgenerator 32 erzeugt nicht nur das Verschachtelungsbeurteilungssignal IJS, sondern auch das U/G-Beurteilungssignal FJS1 als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113a und gibt dann die Signale IJS1 und FJS1 zu der Lesesteuerung 34 aus, gibt das Signal FJS1 zu der Zeitsteuerungskorrekturschaltung 54 und den Teilbildspeicher 8a aus und gibt weiterhin das Signal FJS1 durch den Invertierer 124 zu dem Teilbildspeicher 8b aus. Die Schreibsteuerung 33 erzeugt die vertikalen und horizontalen Schreibrücksetzsignale WVR und WHR als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113a und gibt dann diese Signale WVR und WHR durch den Kontakt (b) des Schalters SW31 zu den Teilbildspeichern 8a und 8b aus.
Der U/G-Beurteilungssignalgenerator 35 erzeugt das U/G-Beurteilungssignal FJS2 als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) von dem Ausgangssynchronisationssignalgenerator 114a und gibt dann das Signal FJS2 zu der Lesesteuerung 34 und der Zeitsteuerungskorrekturschaltung 54 aus. Die Lesesteuerung 34 erzeugt vertikale und horizontale Leserücksetzsignale RVR und RHR als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) von dem Ausgangssynchronisationssignalgenerator 114a, die Signale IJS und FJS1 von dem U/G-Beurteilungssignalgenerator 32 und das Signal FJS2 von dem U/G-Beurteilungssignalgenerator 35 und gibt dann die Signale RVR und RHR durch den Kontakt (b) des Schalters SW32 zu den Teilbildspeichern 8a und 8b aus.
Die Speichersteuerung 121 steuert die Teilbildspeicher 8a und 8b und den Zeilenspeicher 9 zum Schreiben des eingegebenen Luminanzsignals in die Teilbildspeicher 8a und 8b unter Verwendung der Speichersteuerungssignale WVR, WHR und WEN, zum Auslesen der Luminanzsignale daraus unter Verwendung der Speichersteuerungssignale RVR, RHR und REN, zum Schreiben des Luminanzsignals aus den Teilbildspeichern 8a und 8b in den Zeilenspeicher 9 und zum Auslesen daraus unter Verwendung der Speichersteuerungssignale REN, WEN, RR und WR, so daß das eingegebene Luminanzsignal mit 525 Abtastzeilen in das Luminanzsignal mit 625 Abtastzeilen konvertiert wird.
Die Schreibsteuerung 40 erzeugt vertikale und horizontale Schreibrücksetzsignale WVR und WHR als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse HSP und VSP von der Synchronisationssignal-Wiederherstellungsschaltung 113a und gibt dann die Signale WVR und WHR durch den Kontakt (a) des Schalters SW31 zu den Teilbildspeichern 8a und 8b aus. Die Lesesteuerung 41 erzeugt nicht nur die vertikalen und horizontalen Leserücksetzsignale RVR und RHR für die Teilbildspeicher 8a und 8b, sondern auch Lese- und Schreibfreigabesignale REN und WEN und Lese- und Schreibrücksetzsignale RR und WR für den Zeilenspeicher 9 als Reaktion auf die horizontalen und vertikalen Synchronisationsimpulse (H- und V-Impulse) von dem Ausgangssynchronisationssignalgenerator 114a und gibt dann die Signale RVR und RHR durch den Kontakt (a) des Schalters SW32 zu den Teilbildspeichern 8a und 8b aus und gibt die Signale REN, WEN, RR und WR zu der Abtastzeileninterpolationsschaltung 123 aus.
Fig. 11 zeigt die in Fig. 10 gezeigte Zeitsteuerungskorrekturschaltung 54.
In Fig. 11 umfaßt die Zeitsteuerungskorrekturschaltung 54 eine 90 Grad-Verzögerungsschaltung 173 zum Verzögern einer Phase eines eingegebenen Signals um 90 Grad, einen Invertierer 174, eine Differentiationsschaltung 175, ein Verzögerungs-Flip-Flop FF31 und ein Exklusiv-OR-Gatter XOR2. Das U/G-Beurteilungssignal FJS1 von dem U/G-Beurteilungssignalgenerator 32 wird durch das Flip-Flop FF31 in den ersten Eingangsanschluß des Exklusiv-OR-Gatters XOR2 eingegeben. Andererseits wird das U/G-Beurteilungssignal FJS2 von dem U/G-Beurteilungssignalgenerator 35 in den zweiten Eingangsanschluß des Exklusiv-OR-Gatters XOR2 eingegeben und durch die 90 Grad-Verzögerungsschaltung 173, den Invertierer 174 und die Differentiationsschaltung 175 in den Takteingangsanschluß des Flip-Flops FF31 eingegeben. Das Schreibfreigabesignal von der Zeitsteuerungskorrekturschaltung 54 von dem Ausgangsanschluß des Exklusiv-OR-Gatters XOR2 wird in den Teilbildspeicher 8b eingegeben und wird durch den Invertierer 125 ebenfalls in den Teilbildspeicher 8a eingegeben. In Fig. 11 bezeichnet DFJS2 einen Ausgang der 90 Grad-Verzögerungsschaltung 173, DDFJS2 bezeichnet einen Ausgang der Differentiationsschaltung 175 und EJS2 bezeichnet einen Ausgang des Flip-Flops FF31.
Die Wirkungsweise des Luminanzsignalumwandlers 111aa der bevorzugten Ausführungsform wird nachfolgend anhand der Fig. 10, 11 und 15 beschrieben.
Die Luminanzsignale eines ungeraden Teilbildes und eines geraden Teilbildes von dem A/D-Wandler 110a werden z. B. jeweils ein Teilbild alternierend unter Verwendung des Schreibfreigabesignals WEN oder des U/G-Beurteilungssignals FJS1 von dem U/G-Beurteilungssignalgenerator 32 in die Teilbildspeicher 8a und 8b geschrieben. Andererseits werden die Luminanzsignale des ungeraden Teilbildes und des geraden Teilbildes jeweils ein Teilbild alternierend unter Verwendung des Lesefreigabesignals REN von der Zeitsteuerungskorrekturschaltung 54 aus den Teilbildspeichern 8a und 8b ausgelesen.
Wie in Fig. 10 gezeigt, werden das U/G-Beurteilungssignal FJS1 der Eingangsseite, das beim Schreiben des Luminanzsignals in die Teilbildspeicher Sa und 8b verwendet wird, und das U/G-Beurteilungssignal FJS2 der Ausgangsseite, das beim Lesen des Luminanzsignals aus den Teilbildspeichern 8a und 8b verwendet wird, erzeugt. Danach wird, wie in Fig. 11 gezeigt, das Signal FJS2 durch die Verzögerungsschaltung 173 um 90 Grad verzögert und dann wird das verzögerte Signal DFJS2 durch den Invertierer 174 in die Differentiationsschaltung 175 eingegeben. Die Differentiationsschaltung 175 erzeugt ein Differentiationssignal DDFJS2 und gibt es dann zu dem Takteingangsanschluß des Flip-Flops FF31 aus. Dann wird das Signal FJS1 als Reaktion auf das Differentiationssignal DDFJS2 zu einem Zeitpunkt einer Vorderflanke davon zwischengespeichert, um das Teilbildersatzsignal EJS2 zum Darstellen, ob das Videosignal des geraden Teilbildes durch dasjenige des ungeraden Teilbildes ersetzt wurde oder nicht, zu erzeugen. In diesem Fall, wenn das Teilbildersatzsignal EJS2 den hohen Pegel aufweist, wird das U/G-Beurteilungssignal FJS2 der Ausgangsseite durch das Exklusiv-OR-Gatter XOR2 als das Lesefreigabesignal REN ausgegeben, wie es ist. Wenn andererseits das Teilbildersatzsignal EJS2 den niedrigen Pegel aufweist, wird das U/G-Beurteilungssignal FJS2 der Ausgangsseite durch das Exklusiv-OR-Gatter XOR2 invertiert und als das Lesefreigabesignal REN ausgegeben.
Fig. 15 ist ein Zeitdiagramm der entsprechenden Signale, welche die entsprechenden Abläufe des in Fig. 10 gezeigten Luminanzsignalumwandlers 111 aa und der Zeitsteuerungskorrekturschaltung 54 der zweiten bevorzugten Ausführungsform zeigen. In Fig. 15 ist n eine natürliche Zahl.
In Fig. 15 zeigt (f) das Lesefreigabesignal REN, das von der Zeitsteuerungskorrekturschaltung 54 ausgegeben wird, wobei R8a ein Zeitintervall zum Lesen des Luminanzsignals aus dem Teilbildspeicher 8a bezeichnet und R8b ein anderes Zeitintervall zum Auslesen des Luminanzsignals aus dem Teilbildspeicher 8b bezeichnet.
In dem Fall, in dem das Teilbildersatzsignal EJS2 den hohen Pegel aufweist, wenn das Lesefreigabesignal REN den hohen Pegel aufweist, wird das Luminanzsignal des geraden Teilbildes aus dem Teilbildspeicher 8a ausgelesen. Wenn andererseits das Lesefreigabesignal REN den niedrigen Pegel aufweist, wird das Luminanzsignal des ungeraden Teilbildes aus dem Teilbildspeicher 8b ausgelesen.
Weiterhin werden im Fall, daß das Teilbildersatzsignal EJS2 den niedrigen Pegel aufweist, die Abtastzeilen des ungeraden Teilbildes durch die Abtastzeilen des geraden Teilbildes ersetzt, wie in Fig. 12a gezeigt. Dann wird das Lesefreigabesignal REN um eine Abtastzeile verzögert und das Luminanzsignal wird aus dem Teilbildspeicher 8a oder 8b ausgelesen. Zu einem in Fig. 15 gezeigten Zeitpunkt t27 wird das gleiche Luminanzsignal wie dasjenige des vorherigen Teilbildes (n + 5) aus dem Teilbildspeicher 8b ausgelesen. Weiterhin wird zu dem in Fig. 15 gezeigten Zeitpunkt t31 das gleiche Luminanzsignal wie dasjenige des vorherigen Teilbildes (n + 8) aus dem Teilbildspeicher 8a ausgelesen.
Wie oben beschrieben, wird das Luminanzsignal ein Teilbild alternierend aus den Teilbildspeichern 8a und 8b ausgelesen und wenn die Abtastzeilen des ungeraden Teilbildes durch diejenigen des geraden Teilbildes ersetzt werden, wird das gleiche Luminanzsignal wie dasjenige des vorherigen Teilbildes aus dem Teilbildspeicher 8a oder 8b ausgelesen, damit das vertikale Leserücksetzsignal RVR pseudo-synchron mit dem vertikalen Schreibrücksetzsignal WVR ist. Als Ergebnis wird verhindert, daß ein auf der CRT-Anzeigeeinheit 106 angezeigtes Bild in zwei Teile geteilt ist.
Wie oben beschrieben, wird im Fall des NTSC-Signals das NTSC-Signal in das Videosignal mit 625 Abtastzeilen und einer Teilbildfrequenz von 60Hz umgewandelt und dann ein Bild des NTSC-Signals auf der CRT-Anzeigeeinheit 106 mit 625 Abtastzeilen und einer Teilbildwiederholfrequenz von 60Hz angezeigt. Weiterhin wird im Fall des PAL- oder SECAM-Signals das PAL- oder SECAM-Signal in das Videosignal mit einer Teifbildfrequenz von 60Hz und 625 Abtastzeilen umgewandelt und dann kann ein Bild des PAL- oder SECAM-Signals auf der CRT-Anzeigeeinheit 106 mit 625 Abtastzeilen und einer Teilbildfreqeunz von 60Hz angezeigt werden. Als Ergebnis kann die Qualitätsverminderung des anzuzeigenden Bildes verringert werden, resultierend in einem auf der CRT-Anzeigeeinheit 106 angezeigten Bild mit hoher Qualität.
Weiterhin kann gemäß dem Beispiel jeder der Luminanz- und Farbumwandler 111a und 111b unter Verwendung nur eines Teilbildspeichers 8 aufgebaut sein und diese Umwandler 111a und 111b können, verglichen mit den bekannten Schaltungen 109a und 109b, vereinfacht werden. Als Ergebnis kann ein Multi-System-Fernsehgerät bereitgestellt werden, das billiger als das konventionelle Multi-System-Fernsehgerät ist.
In der oben erwähnten Ausführungsform wird die CRT-Anzeigeeinheit 106 verwendet, die vorliegende Erfindung ist jedoch nicht auf diese beschränkt. Es können andere Arten von Bildanzeigeeinheiten mit einer vorbestimmten Teilbildfrequenz und einer vorbestimmten Anzahl von Abtastzeilen verwendet werden.
In der oben erwähnten bevorzugten Ausführungsform wird der Zeilenspeicher 9 verwendet, die vorliegende Erfindung ist jedoch nicht darauf beschränkt. Eine 1H- Verzögerungsschaltung zum Verzögern eines Videosignals um eine Abtastzeile kann verwendet werden.

Claims

1. Bildanzeigevorrichtung, mit:

einer ersten Synchronisierungssignal-Erzeugungseinrichtung (113) zum Wiedergeben und Erzeugen erster vertikaler und horizontaler Synchronisierungssignale als Reaktion auf ein eingegebenes Videosignal, welche entweder ein erstes oder ein zweites Videosignal aufweisen, wobei das eingegebene Videosignal eines Vollbildes gebildet ist aus einem ungeradzahligen Teilbild und einem geradzahligen Teilbild, wobei jedes Teilbild eine Mehrzahl von Abtastzeilen beinhaltet und die ersten Synchronisierungssignale aus dem eingegebenen Videosignal separiert sind;

einer zweiten Synchronisierungssignal-Erzeugungseinrichtung (114a) zum Erzeugen zweiter vertikaler und horizontaler Synchronisierungssignale, die zu den ersten vertikalen und horizontalen Synchronisierungssignalen asynchron sind;

einer Anzeigeeinrichtung (106) zum Anzeigen eines Bildes des eingegebenen Videosignales darauf mit einer vorbestimmten Teilbildfrequenz und einer vorbestimmten Anzahl von Abtastzeilen, wobei die Anzeigeeinrichtung (106) durch eine Ablenkung gesteuert wird, welche auf die zweiten vertikalen und horizontalen Synchronisierungssignale reagiert, die von der zweiten Synchronisierungssignal-Erzeugungseinrichtung (114a) ausgegeben werden;

einer ersten Umwandlungseinrichtung (111aa) zum Umwandeln des ersten Videosignals mit einer ersten Teilbildfrequenz unterhalb der vorbestimmten Teilbildfrequenz und mit der vorbestimmten Anzahl von Abtastzeilen, welche durch eine erste Umschalteinrichtung (SW4) eingegeben werden, in ein ausgegebenes drittes Videosignal mit der vorbestimmten Teilbildfrequenz und der vorbestimmten Anzahl von Abtastzeilen, als Reaktion auf die durch die erste und zweite Synchronisierungssignal-Erzeugungseinrichtung (113, 114a) erzeugten ersten und zweiten vertikalen und horizontalen Synchronisierungssignale, und zum Ausgeben des ausgegebenen dritten Videosignals durch eine zweite Umschalteinrichtung (SW23, SW24) zu der Anzeigeeinrichtung (106);

einer zweiten Umwandlungseinrichtung (111aa) zum Umwandeln des zweiten Videosignals mit einer ersten Anzahl von Abtastzeilen unterhalb der vorbestimmten Anzahl von Abtastzeilen und mit der vorbestimmten Teilbildfrequenz, welche durch die erste Umschalteinrichtung (SW4) eingegeben wird, in ein ausgegebenes viertes Videosignal mit der vorbestimmten Teilbildfrequenz und der vorbestimmten Anzahl von Abtastzeilen, als Reaktion auf die durch die erste und zweite Synchronisierungssignal-Erzeugungseinrichtung (113, 114a) erzeugten ersten und zweiten vertikalen und horizontalen Synchronisierungssignale, und zum Ausgeben des ausgegebenen vierten Videosignals durch die zweite Umschalteinrichtung (SW23, SW 24) zu der Anzeigeeinrichtung (106); und

einer Steuerungseinrichtung zum Steuern der ersten Umwandlungseinrichtung (111aa) und der ersten und zweiten Umschalteinrichtung (SW4, SW23, SW24), so dass das erste Videosignal durch die erste Umschalteinrichtung (SW4) in die erste Umwandlungseinrichtung (111aa) eingegeben wird und das dritte Videosignal von der ersten Umwandlungseinrichtung (111 aa) durch die zweite Umschalteinrichtung (SW23, SW24) zu der Anzeigeeinrichtung (106) ausgegeben wird, und zum Steuern der zweiten Umwandlungseinrichtung (111aa) und der ersten und zweiten Umschalteinrichtung (SW4, SW23, SW24) derart, dass das zweite Videosignal durch die erste Umschalteinrichtung (SW4) in die zweite Umwandlungseinrichtung (111aa) eingegeben wird und das vierte Videosignal von der zweiten Umwandlungseinrichtung (111aa) durch die zweite Umschalteinrichtung (SW23, SW24) zu der Anzeigeeinrichtung (106) ausgegeben wird, um dadurch auf der Anzeigeeinrichtung (106) ein Bild entweder des dritten oder des vierten Videosignals mit einer vorbestimmten Teilbildfrequenz und der vorbestimmten Anzahl von Abtastzeilen anzuzeigen.

2. Vorrichtung nach Anspruch 1, bei welcher die erste Umwandlungseinrichtung (111aa) umfasst:

erste und zweite Teilbildspeicher (8a, 8b), wobei jeder das erste Videosignal eines Teilbildes speichert;

eine erste Beurteilungssignal-Erzeugungseinrichtung (32, 35) zum Beurteilen, ob die Abtastzeilen des ungeradzahligen Teilbildes durch die Abtastzeilen des geradzahligen Teilbildes ersetzt werden oder nicht, wenn das Bild des ersten Videosignals auf der Anzeigeeinrichtung (106) angezeigt wird, als Reaktion auf die durch die erste und zweite Synchronisierungssignal-Erzeugungseinrichtung (113, 114a) erzeugten ersten und zweiten vertikalen und horizontalen Synchronisierungssignale, und zum Erzeugen eines ersten Beurteilungssignals zum Darstellen des Beurteilungsergebnisses;

eine erste Steuerungssignal-Erzeugungseinrichtung (33, 34) zum Erzeugen eines ersten Schreib-Steuerungssignals zum Steuern der ersten und zweiten Teilbildspeicher (8a, Sb) alternierend um ein Teilbild des ersten Videosignals zum Schreiben des ersten Videosignals darin, und ein erstes Lese-Steuerungssignal zum Steuern der ersten und zweiten Teilbildspeicher (8a, 8b) zum Auslesen des Videosignals daraus als Reaktion auf die durch die erste und zweite Synchronisierungssignal-Erzeugungseinrichtung (113, 114a) erzeugten ersten und zweiten vertikalen und horizontalen Synchronisierungssignale, und zum Ausgeben des ersten Schreib- und Lese-Steuerungssignals zu den ersten und zweiten Teilbildspeichern (8a, 8b), wobei die erste Steuerungssignal-Erzeugungseinrichtung (33, 34) das erste Lese- Steuerungssignal um eine Abtastzeile verzögert, wenn das erste Beurteilungssignal angibt, dass die Abtastzeilen des ungeradzahligen Teilbildes durch die Abtastzeilen des geradzahligen Teilbildes ersetzt werden; und

eine Timing-Korrektureinrichtung (54) zum Verzögern des ersten Lese-Steuerungssignals um eine Abtastzeile, wenn das erste Beurteilungssignal angibt, dass die Abtastzeilen des ungeradzahligen Teilbildes durch die Abtastzeilen des geradzahligen Teilbildes ersetzt werden, um dadurch zu verhindern, dass das erste Lese- Steuerungssignal vor dem ersten Schreib-Steuerungssignal erzeugt wird, und zu verhindern, dass das erste Schreib-Steuerungssignal vor dem ersten Lese-Steuerungssignal erzeugt wird.

3. Vorrichtung nach Anspruch 1 oder 2,

bei welcher die zweite Umwandlungseinrichtung (111aa) umfasst:

erste und zweite Teilbildspeicher (8a und 8b), wobei jeder Speicher das zweite Videosignal eines Teilbildes speichert;

eine Verzögerungseinrichtung (9) zum Verzögern des von den ersten und zweiten Teilbildspeichern (8a und 8b) ausgegebenen Videosignals um eine Abtastzeile;

eine zweite Steuerungssignal-Erzeugungseinrichtung (40 und 41) zum Erzeugen eines zweiten Schreib-Steuerungssignals zum Steuern der ersten und zweiten Teilbildspeicher (8a und 8b) zum Schreiben des zweiten Videosignals darin, und eines zweiten Lese-Steuerungssignals zum Steuern der ersten und zweiten Teilbildspeicher (8a und 8b) zum Auslesen des Videosignals daraus, um ein Videosignal eines Teilbildes ohne Daten in das Lese-Videosignal für ein vorbestimmtes Zeitintervall als Reaktion auf die durch die erste und zweite Synchronisierungssignal- Erzeugungseinrichtung (113 und 114a) erzeugten ersten und zweiten vertikalen und horizontalen Synchronisierungssignale einzufügen, und zum Ausgeben des zweiten Schreib- und Lese-Steuerungssignals zu den ersten und zweiten Teilbildspeichern (8a und 8b), wobei die Frequenz des zweiten Lese-Steuerungssignals höher eingestellt ist als die des zweiten Schreib-Steuerungssignals, abhängig von einem Verhältnis der Frequenz des Lese-Steuerungssignals zu der Frequenz des Schreib-Steuerungssignals;

eine erste Verstärkungseinrichtung (43) zum Verstärken des von den ersten und zweiten Speichern (8a und 8b) ausgegebenen Videosignals mit einem vorbestimmten ersten Verstärkungsfaktor;

eine zweite Verstärkungseinrichtung (42) zum Verstärken des von der Verzögerungseinrichtung (9) ausgegebenen Videosignals;

eine Addiereinrichtung (44) zum Addieren des durch die erste Verstärkungseinrichtung (43) verstärkten Videosignals und des durch die zweite Verstärkungseinrichtung (42) verstärkten Videosignals, um das Videosignal eines Teilbildes ohne Daten in dem addierten Videosignal zu interpolieren, und zum Ausgeben des vierten Videosignals mit dem Additionsergebnis;

eine zweite Beurteilungssignal-Erzeugungseinrichtung (32, 35) zum Beurteilen, ob die Abtastzeilen des ungeradzahligen Teilbildes durch die Abtastzeilen des geradzahligen Teilbildes ersetzt werden, wenn das Bild des zweiten Videosignals auf der Anzeigeeinrichtung (106) angezeigt wird, und zum Erzeugen eines zweiten Beurteilungssignals zum Darstellen des Beurteilungsergebnisses; und

eine zweite Timing-Korrektureinrichtung (54) zum Verzögern des zweiten Lese- Steuerungssignals um eine Abtastzeile, wenn das zweite Beurteilungssignal darstellt, dass die Abtastzeilen des ungeradzahligen Teilbildes durch die Abtastzeilen des geradzahligen Teilbildes ersetzt werden, um dadurch zu verhindern, dass das zweite Lese-Steuerungssignal vor dem zweiten Schreib-Steuerungssignal erzeugt wird, und zum Verhindern, dass das zweite Schreib-Steuerungssignal vor dem zweiten Lese-Steuerungssignal erzeugt wird.

4. Fernsehgerät, mit:

der Bildanzeigevorrichtung nach einem der Ansprüche 1-3; und

einer Abstimmeinrichtung (101) zum entsprechenden Umwandeln von Rundfunkwellen, die entsprechend einer Mehrzahl von Arten von Videosignalen moduliert sind, in die Mehrzahl von Arten von Videosignalen, und zum Ausgeben der umgewandelten Mehrzahl von Arten von Videosignalen zu der ersten Umschalteinrichtung (SW4).