[go: up one dir, main page]

JPS61139174A - 倍速変換装置 - Google Patents

倍速変換装置

Info

Publication number
JPS61139174A
JPS61139174A JP59261617A JP26161784A JPS61139174A JP S61139174 A JPS61139174 A JP S61139174A JP 59261617 A JP59261617 A JP 59261617A JP 26161784 A JP26161784 A JP 26161784A JP S61139174 A JPS61139174 A JP S61139174A
Authority
JP
Japan
Prior art keywords
signal
blanking
circuit
supplied
double speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59261617A
Other languages
English (en)
Inventor
Hiroyuki Kita
喜多　宏之
Masaharu Tokuhara
徳原　正春
Hiroyuki Kawashima
弘之 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59261617A priority Critical patent/JPS61139174A/ja
Priority to US06/804,152 priority patent/US4668974A/en
Priority to AU50726/85A priority patent/AU584951B2/en
Priority to CA000497054A priority patent/CA1240388A/en
Priority to DE8585308961T priority patent/DE3581717D1/de
Priority to EP85308961A priority patent/EP0185503B1/en
Publication of JPS61139174A publication Critical patent/JPS61139174A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Processing Of Color Television Signals (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Color Television Systems (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、映像信号の走査線数ｔ−２倍にしてより高品
質の画像の表示が行えるようにした倍速変換装置に関す
る。
〔従来の技術〕
従来の倍速変換装置は、例えば第２図に示すように構成
されていた。図において、入力端子（１）には標準方式
の複合カラービデオ信号が入力され、このビデオ信号が
輝度（至）クワマ（Ｑ信号のプロセス回路（２）に供給
されて標準の三原色信号（ＫＧ　Ｂ　）が形成される。
これらの三原色信号がＡＤ変換回路（３）に供給されて
それぞれデジタルデータとされる。このデジタルデータ
が倍速変換回路（４）に供給されて、水平走査線数ｔ−
２倍にする倍速変換処理が行われる。この倍速弯換され
たデジタルデータがＤＡ変換回路（５）に供給され、倍
速変換された三原色のアナログ信、号とされて出力端子
（６）に出力される。
一方、入力端子（１）からのビデオ・信号が偏向用のＩ
Ｃα力に供給されて、複合同期信号と複合ブランキング
信号が形成され、これらの信号がプロセス回路（２）に
供給される。またＩＣα力からの水平同期パルスがＡＦ
Ｃ回路（６）に供給され、このＡＦＣ出力にてｖＣＯ（
２）が制御式れる。このｖＣＯ出力が書込アドレスカウ
ンタα→及び続出アドレスカウンタ（ト）に供給され、
それぞれ形成されたアドレス信号がセレクタ（Ｌｌ’ｅ
通じて倍速変換回路（４）に供給される。さらに書込ア
ドレスカウンタα→の出力アドレスが水平同期デコーダ
α乃に供給され、デコードされた水平同期パルスのタイ
ミングがＡＦＣ回路（６）に供給されて、入力ビデオ信
号とアドレスとの同期が泡られる。またＶＣＯ出力が同
期カウンタ（至）に供給され、水平周波数が２倍で垂直
周波数は標準の倍速同期信号が形成され、この倍速同期
信号が出力端子（至）に取り出される。
このようにして倍速変換された三原色信号と、倍速の同
期信号が形成される。ところがこの装置において、プロ
セス回路（２）で形成される三原色信号のブランキング
は偏向用のＩＣ（１３）からの複合ブランキング信号に
よって行われ、この複合ブランキング信号はＩＣαηに
内蔵されているＡ２０回路を用いて形成されている。そ
の場合に、このＩＣαηに内蔵されたＡ２０回路のジッ
ター成分が問題になる。
すなわち上述の装置において、倍速変換回路（４）のア
ドレス発生のために別設のＡ２０回路（６）が設けられ
るが、このＡ２０回路（２）と上述のＩＣαυに内蔵さ
れたＡ２０回路とが非同期である。このためこれらのＡ
２０回路のジッター成分が相乗される方向に発生される
ことが６Ｄ、その場合には三原色信号のブランキング期
間が倍速変換回路（４）の書込アドレス期間に入り込む
ことになシ、表示画像の左端または右端に黒くブランキ
ング期間が表示されてしまうことになる。
〔発明が解決しようとする問題点〕
従来の装置は上述のよ５１Ｃ構成されていた。このため
この装置においてＦｉＡＦＣ回路のジッターによってブ
ランキング期間が表示画像に現われてしまう問題点があ
った。
〔問題点を解決するための手段〕
本発明は、入力映像信号を倍速変換して出力映像信号を
得るための基準クロック信号の発振部（２）と、この発
振部を上記入力映像信号の同期信号に同期して発振させ
るためのＡＦＣ部（６）と、上記発振部からの基準クロ
ック信号を分周して上記入力映像信号のブランキングを
行うための制御信号を形成するカウンタ部α◆、麹とを
有してなる倍速変換装置である。
〔作用〕
この装置によれば、倍速変換回路（４）のアドレスに同
期して入力ビデオ信号のブランキングが行われているの
で、仮にＡ２０回路にジッターが発生しても、このブラ
ンキング期間が表示画像に現われることはない。
〔実施例〕
第１図において、偏向用のＩＣα埠からはブランキング
信号として垂直ブランキング信号のみが出力される。−
万書込アドレスカウンタへ４からの出力アドレスが水平
プランキングデコー／（イ）に供給され、書込アドレス
の水平ブランキング信号が形成される。この信号と上述
Ｑ　ＩＣα乃からの垂直ブランキング信号とがアンド回
路（財）に供給され、このアンド出力が輝度（イ）クロ
マ（Ｃ）信号のプロセス回路（２）に供給される。なお
ブランキング信号はアクティブローである。他は第２図
と同様に構成される。
こうして倍速変換された三原色信号と同期信号が出力端
子（６）　、　（１１に取り出されるわけであるが、上
述の装置によれば、プロセス回路（２）からの三原色信
号のブランキングが倍速変換回路（４）のアドレスに同
期しているので、倍速変換回路（４）内でのブランキン
グの位置が固定化され、これによって倍速変換された出
力信号を表示しても、表示画像にブランキングが現われ
ることがない。なおＡ２０回路（２）のジッター成分は
残るが、本来デジタル動作であるのでジッターの量が少
なく、また同じｖＣＯ（至）の出力によって倍速の同期
信号が形成されるので、このジッターによってブランキ
ングが表示画面に現れることはない。
従って上述の装置によれば、倍速変換回路（４）のアド
レスに同期して入力ビデオ信号のブランキングが行われ
ているので、仮にＡ２０回路にジッターが発生しても、
このブランキング期間が表示画像に現われることはない
。
なお上述の装置で垂直のブランキング信号はＩＣａ刀か
ら得ているが、これはプランキングデコ“−ダ翰で同時
に形成してもよい、その方がよシ正確なブランキングと
なるが、垂直のブランキングはＡ２０回路のジッター成
分に比してラフなので上述の例でも問題は々い。
〔発明の効果〕
本発明によれば、倍速変換回路（４）のアドレスに同期
して入力ビデオ信号のブランキングが行われているので
、仮にＡＦＣ回路にシンターが発生しても、このブラン
キング期間が表示画像に現われることはないように々つ
た。
【図面の簡単な説明】
第１図は本発明の一例の構成図、第２図は従来の装置の
構成図である。 （２）は輝度クロマプロセス回路、（４）は倍速変換回
路、αＵｔ偏向用のＩＣ，（Ｌ５はＡＦＣ回路、（至）
はＶＣＯ１α４は書込アドレスカウンタ、妨は水平同期
デコーダ、（１）は水平ブランキングデコーダである。

Claims (1)

    【特許請求の範囲】
  1. 入力映像信号を倍速変換して出力映像信号を得るための
    基準クロック信号の発振部と、この発振部を上記入力映
    像信号の同期信号に同期して発振させるためのＡＦＣ部
    と、上記発振部からの基準クロック信号を分周して上記
    入力映像信号のブランキングを行うための制御信号を形
    成するカウンタ部とを有してなる倍速変換装置。
JP59261617A 1984-12-11 1984-12-11 倍速変換装置 Pending JPS61139174A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP59261617A JPS61139174A (ja) 1984-12-11 1984-12-11 倍速変換装置
US06/804,152 US4668974A (en) 1984-12-11 1985-12-03 Digital scan converter
AU50726/85A AU584951B2 (en) 1984-12-11 1985-12-03 Digital scan converter
CA000497054A CA1240388A (en) 1984-12-11 1985-12-06 Digital scan converter
DE8585308961T DE3581717D1 (de) 1984-12-11 1985-12-10 Digitale abtastungsumwandler.
EP85308961A EP0185503B1 (en) 1984-12-11 1985-12-10 Digital scan converters

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59261617A JPS61139174A (ja) 1984-12-11 1984-12-11 倍速変換装置

Publications (1)

Publication Number Publication Date
JPS61139174A true JPS61139174A (ja) 1986-06-26

Family

ID=17364382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59261617A Pending JPS61139174A (ja) 1984-12-11 1984-12-11 倍速変換装置

Country Status (6)

Country Link
US (1) US4668974A (ja)
EP (1) EP0185503B1 (ja)
JP (1) JPS61139174A (ja)
AU (1) AU584951B2 (ja)
CA (1) CA1240388A (ja)
DE (1) DE3581717D1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922118A (en) * 1988-07-08 1990-05-01 Mitsubishi Denki Kabushiki Kaisha Apparatus for increasing number of scanning lines
US5168360A (en) * 1990-03-30 1992-12-01 Mitsubishi Denki Kabushiki Kaisha Sampling clock generating circuit for a-d conversion of a variety of video signals

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3814089A1 (de) * 1987-04-27 1988-11-17 Toshiba Kawasaki Kk Verfahren und anordnung zum wiedergeben von reihenbildern
AU618411B2 (en) * 1988-10-13 1991-12-19 Sony Corporation Flicker reduction apparatus
FR2638310A1 (fr) * 1988-10-21 1990-04-27 Labo Electronique Physique Procede et dispositif de conversion du rythme temporel d'images de television a haute definition, et decodeur d'images de television comprenant un tel dispositif
NL9002652A (nl) * 1990-12-03 1992-07-01 Philips Nv Televisie-opneem- en/of weergeefinrichting alsmede een roentgenonderzoekapparaat voorzien van een dergelijke inrichting.
JP2502829B2 (ja) * 1991-03-22 1996-05-29 松下電器産業株式会社 画像表示装置
JP3291843B2 (ja) * 1993-07-05 2002-06-17 ソニー株式会社 映像信号の黒レベル再生装置
US6545721B1 (en) * 2000-04-07 2003-04-08 Omneon Video Networks Video retiming through dynamic FIFO sizing
JP6245613B2 (ja) 2012-03-15 2017-12-13 マリンクロット ホスピタル プロダクツ アイピー リミテッド 高濃度の一酸化窒素の投与法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127873A (en) * 1977-05-20 1978-11-28 Rca Corporation Image resolution enhancement method and apparatus
JPS58117788A (ja) * 1982-01-06 1983-07-13 Hitachi Ltd カラ−テレビジヨン信号処理回路
US4415931A (en) * 1982-03-18 1983-11-15 Rca Corporation Television display with doubled horizontal lines
US4567521A (en) * 1983-06-28 1986-01-28 Racal Data Communications Inc. Processor controlled digital video sync generation
JPS60100887A (ja) * 1983-11-07 1985-06-04 Sony Corp テレビジヨン受像機
JPS60112381A (ja) * 1983-11-22 1985-06-18 Sony Corp テレビジヨン受像機
US4623913A (en) * 1984-04-13 1986-11-18 Rca Corporation Progressive scan video processor
AU5010085A (en) * 1984-12-06 1986-06-12 Sony Corporation Rgb double line rate conversion

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922118A (en) * 1988-07-08 1990-05-01 Mitsubishi Denki Kabushiki Kaisha Apparatus for increasing number of scanning lines
US5168360A (en) * 1990-03-30 1992-12-01 Mitsubishi Denki Kabushiki Kaisha Sampling clock generating circuit for a-d conversion of a variety of video signals

Also Published As

Publication number Publication date
CA1240388A (en) 1988-08-09
EP0185503A2 (en) 1986-06-25
DE3581717D1 (de) 1991-03-14
AU584951B2 (en) 1989-06-08
AU5072685A (en) 1986-06-19
EP0185503A3 (en) 1987-11-11
US4668974A (en) 1987-05-26
EP0185503B1 (en) 1991-02-06

Similar Documents

Publication Publication Date Title
JPS61139174A (ja) 倍速変換装置
KR100662219B1 (ko) 클록 생성 회로, 화상 표시 장치 및 방법
JPH05207326A (ja) 水平圧縮ｐｌｌ回路
JPH09327030A (ja) クロックジェネレータ
KR950002666B1 (ko) 문자 표시 장치
JPH066708A (ja) 画面表示装置
JPS6153880A (ja) 文字画像表示制御装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
KR100243364B1 (ko) 동기 발생 ic를 이용한 더블 스캔 컨버터 회로
KR200246560Y1 (ko) 영상신호의 라인 더블러 장치
JP2551997B2 (ja) 固体撮像装置用同期信号発生回路
KR0129253B1 (ko) 모니터겸용티브이수상장치
JPH0379162A (ja) 垂直発振回路
KR870002156B1 (ko) Cctv 카메라의 영상출력 디지타이저
JPH087548B2 (ja) 画面表示装置
JP2644045B2 (ja) ハイビジョン受信機の時間圧縮装置
JPH09284679A (ja) 非同期映像信号処理回路
JPH01162088A (ja) スーパーインポーズ装置
JPH04276993A (ja) Ｐａｌ−ｍ方式用ブルースクリーン回路
JPH04305693A (ja) 液晶ディスプレイ装置
JPS61136383A (ja) 映像信号変換回路
JPH08140019A (ja) 画像表示装置
JPH0591412A (ja) キー信号発生装置
JPS63206083A (ja) カラ−映像作成装置
JPH11266467A (ja) 画像表示装置のテストパターン発生装置