DE69031209T2

DE69031209T2 - Umwandlung von Videosignalen

Info

Publication number: DE69031209T2
Application number: DE69031209T
Authority: DE
Inventors: Michael Maietta; David M Smith
Original assignee: RasterOps Corp
Current assignee: Pinnacle Systems Inc
Priority date: 1989-12-05
Filing date: 1990-11-30
Publication date: 1998-01-22
Anticipated expiration: 2010-12-01
Also published as: EP0431845B1; US5229852A; CA2030941A1; JPH03212688A; EP0431845A3; ATE156620T1; JP2903044B2; CA2030941C; DE69031209D1; EP0431845A2

Description

Die Erfindung betrifft einen Konverter und ein Verfahren zum Konvertieren eines Videosignals.
Die Erfindung kann in Form eines Allzweckabtastkonverters zum Akzeptieren von Videoeingangssignalen und Konvertieren dieser Signale, so daß sie an einem Videomonitor mit einer anderen Abtastfrequenz angezeigt werden können, und zum Liefern spezieller Effekte an der Anzeige ausgebildet sein.
Verschiedene Arten von Videokonvertern gehören zum Stande der Technik. Bei einem typischen Videokonverter liegt ein Videoeingangssignal mit einer gegebenen Abtastfrequenz vor und überträgt ein Prozessor im Videokonverter die ankommenden Videodaten auf einen Konverter. Der Konverter liefert die konvertierte Information in digitaler Form einem Monitor, um diese am Monitor mit einer anderen Abtastfrequenz anzuzeigen. Im typischen Fall erfolgt die Konvertierung nicht in Echtzeit, da die Konvertierung dadurch ausgeführt wird, daß zunächst alle Rotanteile des Videosignals, dann alle Grünanteile und schließlich alle Blauanteile konvertiert werden. Diese Art der Abtastkonvertierung ist relativ kostengünstig auszuführen, jedoch sehr langsam.
Bei einer anderen Art eines Videokonverters, der Zeitbasiskorrigierer (TBC) genannt wird, wird das Videosignal in analoger Form unter Verwendung einer ladungsgekoppelten Schaltung (CCD) gespeichert. Das gesamte ankommende Bild wird somit in Echtzeitfrequenz gespeichert. Das Ausgangssignal der CCD wird mit einer anderen Frequenz verschoben, so daß sich eine Abtastkonvertierung ergibt. Bei einer anderen Art eines Videokonverters werden die ankommenden Videodaten anteilsweise (gewöhnlich nur die Schwarz- und Weißanteile oder die farbigen Anteile) mit verringerter Auflösung oder verringerter Farbabstufung aufgenommen. Die Daten werden in einer Weise, die üblicherweise als Burstbetrieb bezeichnet wird, übertragen, was es der Eingangsschaltung ermöglicht, die Information über einen Systemdatenbus der Videoschaltung zu übertragen. Diese Art eines Abtastkonverters hat gewisse Allzweckanwendungen, da sie eine Übertragung auf nahezu jede Art einer Schaltung erlaubt. Sie hat den Nachteil, daß die Software in der Abtastkonvertervorrichtung die Hardwarespeicherplätze kennen muß. Im typischen Fall ist die Auflösung, die dieses System liefert, sehr schwach und können relativ kleine Informationsmengen in Echtzeit übertragen werden.
Eine andere Art eines Konverters ist eine Videokarte, die ein Videobild mit einer Frequenz speichern kann und dann über die Verwendung eines kostenträchtigen Autosynchronmonitors das gespeicherte Videobild mit einer Nichtzwischenzeilenfrequenz ausgibt. Ein weiterer Nachteil besteht darin, daß die Videokarte fortlaufend so programmiert sein muß, daß sie zwischen den beiden Abtastfrequenzen hin- und hergeht. Dieser Konverter liefert gleichfalls keine Echt zeitanzeige.
Im Stand der Technik steht somit keine wirkliche Echtzeitvideokonvertierung zur Verfügung, die ein digitales Ausgangssignal zur Verwendung durch einen Hostcomputer liefert, das an einem Videomonitor mit einer anderen Abtastfrequenz angezeigt wird, d.h. die vom Zwischenzeilenvideobild auf ein Nichtzwischenzeilenvideobild übergeht. Es gibt im Stand der Technik keine Videokonverter mit hoher Auflösung und hoher Geschwindigkeit für ein Computervideosystem, das vom Konverter digitale Ausgangssignale benötigt.
Im IBM Technical Disclosure Bulletin, Band 28, Nr. 6, November 1985 ist eine Videokompatibilität beschrieben, die es einer gewissen Klasse von Successor Displayadaptern erlaubt, kooperativ mit Predecessor Adaptern zusammenzuarbeiten. Daher können brauchbare Transformationen am Videosignal vor der Anzeige ausgeführt werden. Es kann insbesondere der Bereich des Bildschirmes, an dem das Bild erscheint, willkürlich gewählt werden und dieser Bereich kann abgeschnitten werden, so daß das Bild mit einem anderen Bild überlagert werden kann oder das Bild auf einem anderen Bild erscheinen kann.
Gemäß der vorliegenden Erfindung wird ein Konverter zum Konvertieren eines Videosignais von einer ersten auf eine zweite Abtastfreuenz geschaffen, der einen Bildpunktpuffer zur Aufnahme eines Teils des Videosignals mit ein ersten Abtastfrequenz, einen Adressengenerator zum Bestimmen eines Anzeigeplatzes für das Videosignal, einen Nichtzeilensprungrasterbildpuffer, der in Arbeitsverbindung mit dem Bildpunktpuffer steht und das Videosignal mit einer zweiten Abtastfrequenz empfängt, die von der ersten Abtastfrequenz verschieden ist, eine Folgesteuerung, die in Arbeitsverbindung mit dem Bildpunktpuffer und dem Adressengenerator steht, um den Teil des Videosignals, der im Bildpunktpuffer gespeichert ist, und den Anzeigeplatz dem Bildpuffer auf das Auftreten eines bestimmten Ereignisses hin zu liefern, umfaßt, welcher durch eine Einrichtung zum Steuern der Videodaten gekennzeichnet ist, die in den Bildpuffer Bildpunkt um Bildpunkt geschrieben werden, um für eine Beschneidung mehrfach überlappender Fenster zu sorgen, wobei die Fenster irgendeine Größe und Form haben.
Die vorliegende Erfindung liefert gleichfalls ein Verfahren zum Konvertieren der Abtastfrequenz eines Videosignals, welches die Schritte umfaßt: Speichern eines Teils des Videosignals, das mit einer ersten Abtastfrequenz empfangen wird, Liefern des gespeicherten Teils des Videosignals einem Bildpuffer mit einer zweiten Abtastfrequenz, die von den ersten Abtastfrequenzen verschieden ist, und zwar auf das Auftreten eines bestimmten Ereignisses, Bestimmen eines Platzes an der Anzeige für das Videosignal und Liefern des Teils des Videosignals, der im Bildpuffer gespeichert ist, zur Anzeige an dem bestimmten Platz, welches dadurch gekennzeichnet ist, daß die Videodaten, die in den Bildpuffer Bildpunkt um Bildpunkt eingeschrieben werden, so gesteuert werden, daß sich eine Beschneidung von mehrfach überlappenden Fenstern ergibt, wobei die Fenster irgendeine Form und Größe haben.
Die Erfindung kann daher einen Allzweckvideoabtastkonverter liefern, der NTSC, PAL, EGA, VGA oder andere Standardvideoeingangssignale typisch in RGBS, S-Video oder Mischform akzeptiert und diese Videosignale so konvertiert, daß sie an einem Nichtzeilensprungvideomonitor angezeigt und als Fenster überlagert werden können. Die Auftastfrequenz kann von der Bildpufferauflösung abhängen (ein Auftastkonverter akzeptiert ein Videosignal mit einer niedrigen Abtastfrequenz und zeigt dieses an einem Monitor mit hoher Abtastfrequenz ohne Verlust an Videoinformationen an). Es können verschiedene Betriebsarten vorgesehen sein, die ein fortlaufendes Bildabgreifen, ein Einzelbildabgreifen (d.h. Abgreifen und Halten eines Bildes) und ein dynamisches Skalieren einschließen. Jede dieser Betriebsarten erlaubt eine Fensterbemessung und Plazierung des Fensters am Videobildschirm unter der Benutzersteuerung.
Die Vorrichtung, die gemäß der Erfindung geschaffen wird, ist vorzugsweise ein Echtzeitvideokonverter, der Bilder mit hoher Auflösung liefert. Gemäß der Erfindung kann ein ankommendes Videosignal von der Vorrichtung mit einer gegebenen Frequenz akzeptiert und nach der Konvertierung in Echzeit an einem Monitor angezeigt werden, der im typischen Fall eine andere Auflösung und eine andere Abtastfrequenz als das ankommende Signal hat. Gemäß eines Ausführungsbeispiels der Erfindung wird jedes Bildelement (Bildpunkt) von 24 Bit wiedergegeben. Somit sind acht Bit im Videosignal für jede der drei primären Videofarben vorgesehen. Das liefert 256 (2&sup8;) Intensitätspegel für jeden Videofarbanteil. Jeder Bildpunkt kann daher eine von bis zu 16.777.216, d.h. 256³ Farben haben.
Wie es im Stand der Technik bekannt ist, ist S-Video eine auftretende Norm, die bei auf dem Markt erhältlichen mittelklassigen Videobandaufzeichnungsgeräten benutzt wird, um die Qualität des Bildes zu verbessern, das am Fernsehgerät angezeigt wird. S-Video ist ein Zweidrahtnorm, die Chrominanz und Luminanz involviert. Wie es weiterhin im Stand der Technik bekannt ist, ist ein typisches Fernsehgerät ein Zeilensprungmonitor, an dem jedes Bild so gezeichnet wird, daß bei einem Durchgang über den Bildschirm alle ungeradzahligen Zeilen gezeichnet werden und dann in einem zweiten Durchgang alle geradzahligen Zeilen auf dem Bildschirm gezeichnet werden. Es werden daher zwei Halbbilder, d.h. Durchgänge benötigt, um ein ganzes Bild abzuschließen. Nichtzeilensprungmonitore sind herkömmliche Monitore mit hoher Auflösung, an denen das gesamte Bild in einem vollständigen Durchgang gezeichnet wird, wodurch der künstliche Effekt der Bildschirmerneuerung, der Flimmern genannt wird, beseitigt wird. Wie es weiterhin im Stand der Technik bekannt ist, ist das fortlaufende Bildabgreifen ein Verfahren der fortlaufenden Konvertierung einer ankommenden Information und der Anzeige der Information an einem Nichtzeilensprungmonitor. Fortlaufend bezieht sich darauf, daß dieser Arbeitsvorgang in Echtzeit erfolgt, wie es bei typischen Fernsehsendungen der Fall ist. Einzelbildabgreifen und -halten bedeutet das Nehmen eines Bildes zu einem Zeitpunkt oder das Betrachten auf einen Blick mehrerer Bilder und das Einfrieren des betreffenden Bildes oder der betreffenden Bilder. Im typischen Fall erfolgt das, um ein bestimmten Bild in einer Computerspeichereinrichtung wie beispielsweise auf einer Festplatte zu speichern. Dieses Verfahren ist zweckmäßig beim Band- oder Bildeditieren oder für Animationen. Dynamisches Skalieren ist ein Verfahren, bei dem ein Bild voller Größe in verkleinerter Größe angezeigt wird.
Gemäß eines Ausführungsbeispiels der Erfindung wird ein Videobild zunächst in eine digitale Datenform konvertiert und werden dann die digitalen Daten einem Bildpunktpuffer zugeführt. Die digitalen Videodaten werden in den Bildpunktpuffer über Steuerleitungen mit einer Frequenz eingeschrieben, die synchron mit den ankommenden Videodaten ist. Eine Folgesteuerung liefert einen Schreibimpuls dem Bildpunktpuffer, der den Bildpunktpuffer zu füllen beginnt. Die Folgesteuerung steuert auch die Frequenz, mit der die Daten aus dem Bildpunktpuffer ausgelesen werden. Während Daten aus dem Bildpunktpuffer extrahiert werden, schaltet die Folgesteuerung gleichzeitig die Bildpuffersteuerleitung um und schreibt die Folgesteuerung die Bildpunktpufferdaten in einen Bildspeicher über einen Bildpufferdatenbus. Ein Hostprozessor kann zu jedem Zeitpunkt die Bildschirmposition der konvertierten Videodaten dadurch ändern, daß er eine andere Startadresse in den Adressengenerator lädt. Der Host kann auch die Konvertierung beginnen und unterbrechen sowie dynamisch die Fenstergröße des konvertierten Videobildes skalieren. Der Bildpuffer liefert das konvertierte Videosignal einem Monitor und oder einer digitalen Speichereinrichtung, wie sie üblicherweise in einem Computer vorgesehen ist.
Die Erfindung wird im folgenden weiter anhand eines Beispiels und unter Bezug auf die zugehörigen Zeichnungen beschrieben, in denen
Fig. 1 ein Ausführungsbeispiel der Erfindung in einem Blockschaltbild zeigt,
Fig. 2 ein zweites Ausführungsbeispiel der Erfindung in einem Blockschaltbild zeigt,
Fig. 3a bis 3i ein Computerprogramm gemäß der Erfindung zeigen,
Fig. 4 bis 7 Register nach Maßgabe des Ausführungsbeispiels von Fig. 2 zeigen,
Fig. 8a bis 8i schematisch das Ausführungsbeispiel von Fig. 2 zeigen und
Fig. 9 ein drittes Ausführungsbeispiel der Erfindung in einem Blockschaltbild zeigt.
Fig. 1 zeigt in einem Blockschaltbild einen Konverter bei einem Ausführungsbeispiel der Erfindung. Wie es dargestellt ist, werden digitale Videodaten, d.h. Daten, die von einem Host oder von einem herkömmlichen analogen Videosignalformat in eine digitale Form konvertiert sind, auf einer Leitung 2 einem Bildpunktpuffer 4 geliefert. Der Bildpunktpuffer 4 liefert seinerseits die Daten auf einem Bildpufferdatenbus 6 einem herkömmlichen Bildpuffer 8. Der Bildpuffer 8 enthält Elemente, die üblicherweise als Zwischenbildpuffer bezeichnet werden, d.h. Puffer ohne eingebaute Intelligenz sind. Der Bildpunktpuffer 8 enthält in herkömmlicher Weise somit (nicht dargestellt) einen üblichen Video RAM (VRAM), eine herkömmliche Video- RAM-Steuerrung und Digital/Analog-Ausgangswandler. Im Bildpuffer 8 befindet sich gleichfalls eine Zeitsteuerschaltung, um diese Bauelemente miteinander zu verbinden und die Inhalte des VRAM an einem Monitor 12 anzuzeigen.
Es werden somit die Daten in den Video RAM im Bildpuffer 8 eingeschrieben, wobei die Ausgangsdaten des Video RAM herkömmlichen Digital/Analog-Wandlern (nicht dargestellt) im Bildpuffer zugeführt werden und die Ausgangsdaten der herkömmlichen Digital/Analog-Wandler dem Videomonitor 12 zur Anzeige des Bildes geliefert werden. Die Ausgangsdaten des Bildpuffers 8 frischen daher fortlaufend den Bildschirm des Monitors 12 mit den Daten auf, die im Video RAM gespeichert sind. Der Bildpunktpuffer 4 hat vorzugsweise eine ausreichende Speicherkapazität, um mehrere Bildpunkte (bei einem Ausführungsbeispiel 64 Bildpunkte) der digitalen Videodateninformation zu halten. Der Status der Daten (d.h. ob Daten im Bildpunktpuffer 4 sind oder nicht, die in den Bildpuffer 8 eingeschrieben werden können) im Bildpuffer 8 liegt seinerseits an einer Bildpunkt- und Bildpufferfolgesteuerung 14 über eine Statusleitung 16. Die Folgesteuerung 14 wird mit Zeitsteuersignalen vorzugsweise in Form eines Taktsignals 18 und eines Horizontal- und Vertikalsynchronsignals 20 versorgt. An der Folgesteuerung 14 liegt auch ein Bildpuffer- belegtsignal 22 vom Bildpuffer 8, das angibt, ob der Bildpuffer 8 belegt ist oder nicht.
Der Bildpunktpuffer 4 kann vorzugsweise (ist jedoch nicht darauf beschränkt) 24 Bit pro Bildpunkt der digitalisierten Videodaten enthalten. Die Ausgangsdaten des Bildpunktpuffers 4, die am Bildpufferdatenbus 6 liegen, enthalten vorzugsweise 8 Bit jeweils der Daten für die rote, die grüne und die blaue Farbe. Der rote Kanal (nicht dargestellt) ist vorzugsweise das niedrigstwertige Byte und liegt auf den Datenbit 0 bis 7. Der grüne Kanal (nicht dargestellt) liegt vorzugsweise auf den Datenbit 8 bis 15 und der blaue Kanal (nicht dargestellt), liegt auf den Datenbit 16 bis 23. Die Datenbit 24 bis 31 werden im typischen Fall nicht benutzt.
Der Hostprozessor kann auch direkt auf den VRAM im Bildpuffer 8 zugreifen, indem Signale auf dem Prozessoradressen/Daten/ Steuerbus 23 dem Bildpuffer 8 geliefert werden, während die Frequenzkonvertierung fortschreitet. Diese Mehrprogrammfunktion erlaubt es, daß die Frequenzkonvertierung gleichzeitig mit dem direkten Hostzugriff am Bildpuffer 8 abläuft, und hat mehrere Betriebsweisen. Diese verschiedenen Betriebsweisen erlauben es dem Benutzer zu wählen, wieviel Zeit der Bildpuffer 8 der Frequenzkonvertierung gegenüber dem Hostzugriff zuordnet (d.h. bei einem Ausführungsbeispiel sind die Betriebsweisen derart, daß die Frequenzkonvertierung über 95%, 50%, 30% oder 20% der Zeit arbeitet, während über den Rest der Zeit direkt auf den Host zugriffen wird).
Die Mehrprogrammfunktion wird dadurch erzielt, daß die Prozessoradressen, die Daten und die Steuersignale auf dem Bus 23 während des Zugriffes des Hostes auf den Bildpuffer 8 verriegelt (gehalten) werden. Der Host wird dann für ein Zeitintervall von dem typischen Fall 20 ijs gesperrt. Der Bildpuffer 8 legt dann das Bildpufferbelegtsignal auf die Leitung 22 und es findet dann die Hosttransaktion statt. Während des tatsächlichen Transaktionszeitintervalls beginnt der Bildpunktpuffer 4 sich mit Daten zu ergänzen. Das ist kein Problem, da während der Videoaustastung der Bildpunktpuffer 4 genügend Zeit hat, um sich zu leeren.
Wenn 50% oder weniger für den Zeitanteil gewählt sind, der der Frequenzkonvertierung gewidmet ist, arbeitet der Konverter mit einer verringerten Frequenz (nicht in Echtzeit) d.h. wird nur jedes zweite Bild konvertiert. Das ermöglicht längere Zeitintervalle, über die der Hostprozessor die volle Kontrolle über den Bildpuffer 8 hat.
Die Arbeit des Konverters wird dadurch angehalten, daß ein Startbit gelöscht wird (auf Null gesetzt wird), das sich in einem Steuerregister der Folgesteuerung 14 befindet, wie es im folgenden näher beschrieben wird. Die Folgesteuerung 14 gibt Befehle an den Bildpuffer 8 über die Bildpuffersteuerleitungen 28 aus. Diese Steuerleitungen 28 bewirken die VRAM Zeitsteuerung, die benötigt wird, um Daten des Bildpunktpuffers 4 in den VRAM zu schreiben.
Die Folgesteuerung 14 befindet sich normalerweise im Ruhezustand. Wenn das Startbit auf 1 gesetzt wird, steuert die Folgesteuerung 14 alle Aspekte des Bildpunktpuffers 4 unter Verwendung der Pufferlese/schreibleitung 15, der Statusleitung 16 und der Ausgangsfreigabe-(OE)-Steuerleitung 17. Während eines Bildpufferbildschirm-Auffrischungs/Transferzyklus wird das Bildpufferbelegtbit (auf der Leitung 22) auf den Wert 1 gehen. Das aktiviert die Folgesteuerung 14 und bewirkt, daß die Folgesteuerung 14 kurzzeitig runterfährt, d.h. in einen Tri-State-Zustand geht und somit alle Ausgangssignale 6, 28 und 37 in einen inaktiven Zustand kommen. Das erlaubt es dem Prozessor, die Steuerung des Bildpuffers 8 zu diesem Zeitpunkt wieder aufzunehmen.
Der Bildpunktpuffer 4 wird jedoch weiter mit Daten gefüllt und wird sich zu ergänzen beginnen. Das ist jedoch kein Problem, da während der herkömmlichen Austastung am Ende jeder ankommenden Videoabtastzeile der Bildpunktpuffer 4 genügend Zeit hat, seine Daten zum Bildpuffer 8 zu entladen. Wenn der Bildpunktpuffer 4 soweit ergänzt wird, daß er zu Beginn einer neuen Videoabtastzeile nicht leer ist, löscht die Folgesteuerung 14 die Inhalte des Bildpunktpuffers 4, indem sie einen Befehl auf eine Rücksetzleitung (nicht dargestellt) (eine der Pufferschreib/leseleitung 15) legt. Die Folgesteuerung 14 ist ihrerseits über eine Stop/Startleitung 30, eine Adressenleitung 32 und eine Ausgabefreigabe-(OE)-Steuerleitung 34 mit einem Adressengenerator 36 verbunden. Ein Adressenregister (siehe Fig. 6) im Adressengenerator 36 ist ein Lese/Schreibregister, das einen linearen Adressenwert hält, der der oberen linken Ecke des Fensters entspricht, das abzutasten ist, und zwar abzüglich einer gewissen Zahl, die vorzugsweise 1152 beträgt. Das wird weiter im folgenden im einzelnen beschrieben.
Die Ausgangsdaten des Adressenregisters liegen an Addierem, die im Adressengeneratorblock angeordnet sind. Die Addierer berechnen die erste Startadresse jeder Abtastzeile auf der Grundlage der vorhergehenden intern berechneten Adresse. Mit der Ausnahme der ersten Zeile eines ungeradzahligen Halbbildes wird ein Wert, der bei einem Ausführungsbeispiel gleich 2304 ist, der intern berechneten Adresse am Anfang jeder neuen Abtastzeile zuaddiert. An der ersten Zeile eines ungeradzahligen Halbbildes (in herkömmlicher Weise werden geradzahlige und ungeradzahlige Halbbilder abwechselnd geliefert, um ein Bild am Bildschirm aufzubauen) wird ein Wert, der bei einem Ausführungsbeispiel gleich 1152 ist, der intern berechneten Adresse zuaddiert. Dieser Wert 1152 ist die Anzahl der sichtbaren horizontalen Bildpunkte pro Zeile für eine Art eines Monitors. Das Ergebnis dieser Addition wird in Zähler im Adressengenerator geladen. Die Zähler werden unter der Steuerung der Folgesteuerung 14 um Eins für jeden Bildpunkt aufgezählt, der in den Bildpuffer 8 zu schreiben ist. Die Zähler erzeugen somit eine Zuwachsadresse, die dem Bildpuffer 8 auf dem Bildpufferadressenbus 37 geliefert wird. Wie es oben beschrieben wurde, steht der Adressengenerator 36 unter der Steuerung von Steuersignalen 26, die vom Prozessor kommen. Der Eingang des Adressengenerators 36 ist gleichfalls mit dem Prozessoradressen/Datenbus 24 verbunden, so daß der Adressengenerator 36 hinsichtlich seiner Startadresse programmiert werden kann.
Im obigen wurde ein Ausführungsbeispiel der Erfindung beschrieben. Bei einem zweiten Ausführungsbeispiel der Erfindung, das in einem Blockschaltbild in Fig. 2 dargestellt ist, sind ein zusätzlicher Schaltungsteil und eine Benutzerschnittstelle vorgesehen.
Wie es in Fig. 2 dargestellt ist, liegen verschiedene Arten von analogen Videoeingangssignalen 44, d.h. RGBS-Signale, S-Video-Signale und Videomischsignale an einer Schwarzwerthalte- und Decodierschaltung 46. Ein RGBS-Signal bezieht sich auf RGB (rot, grün, blau) und die Synchronisierung. Das ist das Standard-RGBS- Signal. Wie es oben beschrieben wurde ist S-Video das Supervideo (Y/C). Ein Videogemisch ist eine herkömmliche Eindrahtvideoübertragung (das auf der gesamten Welt akzeptierte Fernsehformat) in dem Chrominanz- und Luminanzanteile auf einem einzigen Leiter zusammenmultiplext sind. Gemäß der vorliegenden Erfindung kann das in Fig. 2 dargestellt Ausführungsbeispiele alle diese drei Arten von Videosignalen akzeptieren. Gemäß der Erfindung können auch andere Arten von analogen Videosignalen gleichfalls konvertiert werden.
Die Schwarzwerthaltung bezieht sich auf ein Verfahren der Gleichspannungszuschaltung, bei dem in herkömmlicher Weise der Spannungspegel eines ankommenden Videosignals von einem gegebenen Gleichvorspannungspegel auf einen Bezugsspannungspegel herabgesetzt wird. Dadurch ergibt sich eine Spannungs/Spannungspegeleinstellung in dynamischer Weise auf jeder Abtastzeile, so daß dann, wenn das Bild heller oder dunkler wird, diese Aktivität den Gleichspannungssignalpegel nicht beeinflußt. Da in den meisten Fällen das ankommende Signal wechselspannüngsgekoppelt ist, wird der gesamte Gleichspannungsanteil, im typischen Fall eine 1,0 V Versetzung, entfernt und schwebt das Signal anschließend auf einem Vorspannungspegel, der für die Decodierschaltung zweckmäßig ist und vorzugsweise bei 3,5 V liegt.
Der Videodecodierer im Block 46 enthält analoge Komponenten, die üblicher Weise dazu benötigt werden, ein Videosignalgemisch oder S-Video-Signale oder RGBS-Signale in ihre roten, grünen und blauen Anteile umzuwandeln. Der Decodierer vom Block 46 enthält weiterhin einen herkömmlichen Videoschalter, der eine RGBS-Videoquelle sowie andere Arten von Videoquellen anschaltet, wie es oben beschrieben wurde. Die decodierten roten, grünen und blauen Anteile 50 liegen an herkömmlichen Analog/Digital-Wandlern (ADC) in einem ADC- und Bildpunktpufferblock 52. Jeder RGBS-Signalanteil wird im Block 52 auf einen 8 Bitwert digitalisiert. In herkömmlicher Weise ist ein Wert Null schwarz und ist ein Wert FF das volle Signal, d.h. die maximale Signalamplitude.
Der Dekodierer 46 liefert auch ein bedingtes Horizontalsynchronimpulssignal (CSYNC) 54 einem spannungsgesteuerten Quarzoszillator (VCXO) und einer Robustphasendetektorschaltung 56. Der VCXO und der Robustphasendetektor 56 sind herkömmlich. Der VCXO liefert die Systemtaktsignale und das Abgriffstaktsignal 58 den ADC und der Folgesteuerung 62. Der VCXO ist in herkömmlicher Weise mit dem ankommenden bedingten Horizontalsynchronimpuls (CSYNC) 54 verriegelt. Der VCXO erzeugt ein Taktsignal 58, das bei einem Ausführungsbeispiel der Erfindung 767 mal schneller (für NTSC) oder 944 mal schneller (für PAL) als der Horizontalsynchronimpuls (CSYNC) 54 ist. Diese Taktsignalfrequenzen entsprechen den Frequenzen von jeweils 12,2098 MHz und 14,750 MHz.
Der Robustphasendetektor im Block 56 ist eine Schaltung, die einen internen Prozess aufweist, der eine intelligente Phasenerfassung erlaubt. Wenn somit das Bezugssignal (d.h. das Signal CSYNC 54) für einen Moment verschwindet, wird das vom Robustphasendetektor übersprungen, d.h. schwingt der Robustphasendetektor über den fehlenden Teil des Signals. Es wird somit eine leichte Unterbrechung im ankommenden Bezugssignal 54 toleriert. Der Robustphasendetektor 56 ist darüber hinaus in der Lage, große Phasenfehler zu erfassen und sich selbst dynamisch nachzustellen, um diese Fehler zu beseitigen. Das ist ein Vorteil, da bei vielen kostengünstigen Videobandaufzeichnungsgeräten das Synchronsignal 54 extern eingegeben wird und bis zu der Hälfte einer Zeile (180º) asynchron sein kann. Der Robustphasendetektor erfaßt diesen außerphasigen Zustand um 1800 und kommt aus diesem Zustand wieder zurück. Die Steuerleitungen 59 verbinden die Robustphasendetektorschaltung mit der Folgesteuerung 62. Die Steuerleitung 59 sagt der Folgesteuerung 62, wann gültige Videodaten verfügbar sind.
Bei diesem Ausführungsbeispiel der Erfindung sind die Analog/Digital-Wandler im selben Block 52 wie der Bildpunktpuffer enthalten, der in Verbindung mit dem in Fig. 1 dargestellten Ausführungsbeispiel beschrieben wurde. Der Bildpunktpuffer im Block 52 kann alternativ die Form eines herkömmlichen FIFO Speichers haben oder in Form einer Reihe von verriegelten Flip-Flop- Schaltungen vorliegen. Die Information, die somit in ein digitales Format durch den Decodierer 46 und die Analog/Digital-Wandler im Block 52 konvertiert wurde, liegt am Bildpunktpufferblock 52. Der Bildpunktpuffer ist in der oben beschriebenen Weise während der Zeiten in Benutzung, während der der Bildpuffer 64 sich erholen muß oder den Video-RAM-Speicher unter Kontrolle hat. Es gibt kurze Zeitintervalle, in denen diese Steuerung notwendig ist, um das Fortschreiben des Bildschirms des Monitors 80 vor einem Verlust der Synchronisationsverriegelung mit dem Monitor 80 zu bewahren, da die Inhalte des Video RAM mit einer Frequenz angezeigt werden müssen, die für den Monitor korrekt ist und die für den Bildpuffer korrekt ist. Der Bildpunktpuffer 52 puffert dann die ankommenden Daten für eine Dauer von einigen Bildpunkten ab, bevor er sie dem Bildpuffer 64 auf dem Bildpufferdatenbus 57 liefert. Wenn die Speichersteuerung einmal aufgegeben ist, setzt die Folgesteuerung 62 (die den Bildpunktpuffer 52 steuert) das Fortschreiben des Video RAM im Bildpuffer 64 fort. Die Größe des Bildpunktpuffers 52 ist durch den Unterschied zwischen der absolut niedrigsten Abtastfrequenz und der absolut höchsten Abtastfrequenz bestimmt, mit denen gearbeitet werden muß. Je größer dieser Unterschied ist um so größer ist die benötigte Größe des Bildpunktpuffers 52. Bei einem Ausführungsbeispiel der Erfindung hält der Bildpunktpuffer 52 64 Bildpunkte jeweils aus 24 Bit von einer Abtastfrequenz von 15,734 kHz bis 64 kHz.
Der Aufbau des Bildpunktpuffers 52, der oben beschrieben wurde, kann aus herkömmlichen verriegelten Flip-Flop-Schaltungen oder aus einem herkömmlichen FIFO Speicher bestehen. Bei einem Ausführungsbeispiel der Erfindung wird ein FIFO Speicher benutzt, zum Teil da das weniger kostenträchtig ist. Die Verwendung eines FIFO Speichers ist auch deshalb bevorzugt, da dann, wenn die genaue Abtastfrequenz nicht bekannt ist, die variable Kapazität des FIFO Speichers besser in der Lage ist, mit variablen Abtastfrequenzen umzugehen. Verriegelte Flip-Flops wurden somit dann verwandt, wenn der erfaßte Unterschied zwischen der höchsten Abtastfrequenz und der niedrigsten Abtastfrequenz bekannt ist, so daß die genaue Anzahl von verriegelten Flip-Flop- Schaltungen angegeben werden kann, die benötigt wird.
Die Folgesteuerung für den Bildpunkt- und den Bildpuffer (Steuersequenzer) 62 steuert den Bildpunktpuffer 52 und den Bildpuffer 64 in ähnlicher Weise, wie es oben in Verbindung mit dem Ausführungsbeispiel von Fig. 1 beschrieben wurde. Die Folgesteuerung liefert auch DAC (Digital/Analog-Wandler) Steuersignale auf der Leitung 23 dem Decodierer 56. Diese Signale erlauben es dem Benutzer die herkömmliche Helligkeit, den Kontrast, den Farbton und die Sättigung im Decodierer 46 einzustellen. Die Folgesteuerung 62 ist mit dem Bildpunktpuffer 52 über eine Pufferlese/schreibleitung 66, eine Statusleitung 68 und eine OE Steuerleitung 70 und mit dem Bildpuffer 64 über Steuerleitungen 74 verbunden. Die Folgesteuerung 62 ist vorzugsweise eine Zustandsmaschine zum Steuern der Frequenz der ankommenden und herausgehenden Signale. Wenn die Folgesteuerung 62 ausgelöst wird, um mit einem Bildabgriff zu beginnen, sucht die Folgesteuerung 62 ein bestimmtes ankommendes Signal wie beispielsweise das Horizontal- und Vertikalsynchronsignal 20 oder das Signal, das angibt, welche Zeile des Bildes auf der Leitung 59 ankommt.
Auf diese aktiven Abtastzeile des Bildes beginnt die Folgesteuerung 62 den Bildpunktpuffer 52 auf den Empfang eines Befehls auf der Bildpunktpufferschreibleitung (buf R/W) 66 zu füllen und beginnt gleichfalls, auf den Video RAM im Bildpuffer 64 über die Bildpuffersteuerleitungen 74 zu schreiben. Die Folgesteuerung 62 sucht gleichfalls nach dem Bildpufferbelegtsignal auf der Leitung 78. Das Bildpufferbelegtsignal ist ein Rückkopplungssignal, das angibt, daß der Bildpuffer 64 belegt ist, wodurch der Folgesteuerung 62 eine Warnung gegeben wird, daß der Bildpuffer 64 dabei ist, eine Auffrischung oder einen Hostzugriff durchzuführen und die Steuerung des Video RAM im Bildpuffer 64 benötigt. Ein Hostzugriff zum Bildpuffer 64 (wie oben erläutert) erfolgt durch den Host, indem dieser digitale Videosignale direkt dem Hostanschluß 77 des Bildpuffers 64 auf dem prozessoradressen/Daten/Steuerbus 79 liefert. Der Hostanschluß 77 enthält Adressen/Daten/Steuerpuffer und Verriegelungsglieder (nicht dargestellt).
Zu diesem Zeitpunkt erkennt die Folgesteuerung 62 das Bildpufferbelegtsignal dadurch an, daß alle Signale zum Bildpuffer 64 inaktiviert werden, d.h. auf einen Tri-State übergehen, was es erlaubt, daß der Bildpuffer 64 seine Aufgabe der Zuführung von Daten zum Monitor 80 ausführen kann. Gleichzeitig unterbricht die Folgesteuerung 62 nicht den Abgriff der ankommenden Signale sondern leitet die Folgesteuerung 62 diese stattdessen zum Bildpunktpuffer 52. Dieser Pufferschritt ist infolge der fortlaufenden Beschaffenheit der ankommenden Videosignale 44 notwendig. Sobald das Bildpufferbelegtsignal auf der Leitung 78 anzeigt, daß der Bildpuffer 64 nicht mehr belegt ist, initialisiert die Folgesteuerung 62 einen neuen Arbeitszyklus. Die OE (Ausgabefreigabe) Steuerleitungen 70, 82 führen die Steuersignale, die die Bildpufferbusleitungen, beispielsweise für den Bildpunktpuffer 52 und den Adressengenerator 84, auf den Tri-State Zustand bringen.
Wie es oben beschrieben wurde, steuert die Folgesteuerung 62 auch den Adressengenerator 84, der bei diesem Ausführungsbeispiel Betriebsartsteuer-, Adressen- und Dimensionierungsregister enthält. Der Adressengenerator 84 ist bei diesem Ausführungsbeispiel ähnlich dem Adressengenerator bei dem oben beschriebenen Ausführungsbeispiel, das in Verbindung mit Fig. 1 erläutert wurde, und enthält zwei Stufen. Die Prozessordaten werden auf einen Prozessoradressen/Datenbus 86 gegeben, um den Adressengenerator 84, die Betriebsartsteuer-, Adressen- und die Dimensionsierungsregister zu programmieren. Die Prozessor-(Host)- Steuerleitungen 87 bewirken das tatsächliche Einschreiben der programmierten Information in die oben erwähnten Register. Das erlaubt es, daß der Benutzerschnittstellenteil der Vorrichtung aktiv ist, wie es im folgenden beschrieben wird.
Das Adressenregister des Adressengenerators 84 enthält die Anfangsposition, an der das Bild am Bildschirm anzuordnen ist und die in herkömmlicher Weise die obere linke Ecke des Bildes ist. Diese Anordnung macht Fenster, d.h. Bilder möglich, die auf dem Bildschirm angeordnet werden und eine kleinere Größe als der volle Monitorbildschirm haben. Eine Rückkopplungsschleife (d.h. die Stop/Startleitung 88) ist zwischen der Folgesteuerung 62 und dem Adressengenerator 84 vorgesehen. Die Adresse wird vom Adressengenerator 84 somit erhöht und die Daten werden dem Bildpuffer VRAM 64 eingeschrieben. Die Daten für den Bildpuffer 64 kommen somit vom Bildpunktpuffer 52 auf dem Bildpufferdatenbus 57 und die Datenadresse kommt vom Adressengenerator 84 auf dem Bildpufferadressenbus 92. Wenn das Bildpufferbelegtsignal auf der Bildpufferbelegtleitung 78 an der Folgesteuerung 62 ankommt, unterbricht die Folgesteuerung 62 den Datenfluß und gleichfalls den Adressenbus 92 und die Steuerleitung 74 zum Bildpuffer 64. Zu diesem Zeitpunkt unterbricht der Adressengenerator 84 gleichfalls die Erhöhung der Adresse. Die Adresse und die Daten passen daher immer hinsichtlich der Tatsache zusammen, wo die Daten auf dem Bildschirm des Monitors 80 angeordnet werden sollen, wenn der Adressengenerator 84 und die Folgesteuerung 62 wieder gestartet werden. Es ist daher nicht notwendig, den Adressengenerator 84 zu puffern. Der Status des Phasendetektors 56 liegt am Adressengenerator 84 auf der Statusleitung 94, damit der Hostprozessor dieses Bit abrufen kann und eine Information über die ankommenden Videozeile erhalten kann.
Gemäß der Erfindung ist eine Benutzerschnittstelle vorgesehen, wie es oben beschrieben wurde. Diese Benutzerschnittstelle ist vorzugsweise in Softwareform eines Programms in einer C Programmiersprache ausgebildet, das auf dem Prozessor eines Hostcomputersystems läuft. Ein Beispiel eines Programms in einer C Programmiersprache gemäß der Erfindung ist in den Fig. 3a bis 3i dargestellt. Der Zweck dieser Software-Benutzerschnittstelle besteht darin, den Konverter benutzerfreundlich zu machen, indem ein Zugriff zu den Skalierungs- und Fensterplazierungsregistern möglich ist, wie es im folgenden beschrieben wird. Diese Bildmanipulationsmöglichkeit erhöht die Nutzbarkeit des Konverters.
Im folgenden wird die Arbeitsweise der Software gemäß der Erfindung näher beschrieben. Alle internen Register haben ein 32 Bit Format. Die Registerdaten sind die 8 niedrigstwertigen Bit, d.h. die Bit D07-D00. Das Steuerregister (siehe Fig. 4) in der Folgesteuerung 62 erlaubt es der zum Prozessor gehörenden Software, die Videosignaiquelle 44 von Fig. 2 zu wählen, die Arbeit des Konverters zu starten und zu beenden und die Fensterskalierung unter Verwendung des Prozessoradressen/Datenbus 86 und der Prozessorsteuersignale 87 freizugeben. Das Steuerregister ist ein Lese/Schreibregister. Das SDA Bit bezieht sich auf serielle Daten. Das SCL Bit bezieht sich auf den seriellen Takt. Das SCL Bit ist ein Kommunikationsbit für die DAC im Block 46, das es erlaubt, die Helligkeit, den Kontrast, den Farbton und die Sättigung des Bildes digital zu steuern. Die beiden mit X bezeichneten Bit werden bei diesem Ausführungsbeispiel der Erfindung nicht benutzt. Das FS Bit ist das Vollgrößenbit, das es erlaubt, die Bemessungsregister im Block 84 zu aktivieren (d.h. zu skalieren). Der Wert 1 im FS Bit erlaubt es dem Bemessungsregister, das Bild mit voller Größe zu liefern. Das Startbit wird so benutzt, daß der Wert 1 in diesem Register den Konverterbetrieb startet. Der Wert 0 im Startbit unterbricht den Konverterbetrieb. Die FS1 und FS0 Bit geben die Wahl der Videosignalquelle 44 (siehe Fig. 2) an. Wie es in der folgenden Tabelle dargestellt ist, werden VS und V0 dazu benutzt, Mischeingangssignale oder S-Video-Eingangssignale oder RGB-Videoeingangssignale zu bezeichnen.
Bei dem bevorzugten Ausführungsbeispiel wird somit die Art des Videoeingangssignals automatisch unter Verwendung der VS1 und VS0 Bit erfaßt und mit dem IDC (angeschlossene Eingabegeräte) Bit verglichen.
Das Statusregister in Fig. 5 (Teil der Betriebsartsteuerung im Block 84) enthält die dargestellten Bit. Wenn das IDC Bit gleich 1 ist, gibt es an, daß die durch die VS1 und VS0 Bit im Steuerregister gewählte Videosignalquelle aktiv ist. Ein Nullwert für das IDC Bit kann eine schlechte Verbindung zur Videosignalquelle oder keine Energieversorgung der Videosignalquelle angeben. Das IDC Bit wird abgegriffen, um festzustellen, ob eine gültige Videosignalquelle gewählt ist. Das SCLO Bit wurde oben beschrieben. Wenn das VSYNC Bit gleich Null ist, zeigt das an, daß die gewählte Videosignalquelle sich im vertikalen Rücklauf befindet. Das VSYNC Bit wird im typischen Fall während des Anhaltens eines Bildes verwandt, um ein vollständiges Halbbild sicherzustellen.
Ein weiteres Register, das bei diesem Ausführungsbeispiel im Block 84 vorgesehen ist, ist das x-y Dimensionierungsregister (in Fig. 6 dargestellt), das eine dynamische Fensterdimensionierung erlaubt. Einer von 16 Werten kann in jedes x und y Halbbyte geladen werden. X und y geben das Maß an, mit dem die Bildpunkte in x und y Richtung ausgesondert werden, wenn das Bild verkleinert wird, damit es ein Fenster auf dem Bildschirm des Monitors 80 wird.
Die dynamische Fensterskalierung erlaubt es dem Benutzer, das Videofenster auf verschiedene Größen zu skalieren. Ein Bildpunktaussonderungsverfahren wird dazu verwandt, diese Aufgabe zu bewältigen. Bei diesem Verfahren werden ankommende digitale Bildpunktdaten selektiv nicht in den Bildpunktpuffer 52 geschrieben. In x Richtung werden Bildpunkte selektiv nicht geschrieben. In y Richtung werden ganze Zeilen selektiv nicht geschrieben. Steuersignale X_SIZE und Y_SIZE (die Ausgangssignale von der Bemessungsschaltung im Block 84 sind, der für die selektive Bildpunktaussonderung sorgt, die im folgenden beschrieben wird) gehen direkt in die Folgesteuerung 62. Wenn X_SIZE oder Y_SIZE aktiv sind, sperrt die Folgesteuerung 62 das Einschreiben in den Bildpunktpuffer 52, solange X_SIZE oder Y_SIZE aktiv sind, so daß Bildpunkte und Zeilen ausgesondert werden können, um die gewählte Fenstergröße unterbringen zu können.
Es gibt mehrere Algorithmen, die die selektive Bildpunktaussonderung ausführen können. Einer ist der n/m Algorithmus, wobei m die Gesamtzahl an ankommenden sichtbaren digitalen Bildpunkten (Vorbildpunktpuffer 52) und n die Anzahl an Bildpunkten sind, die im abtastkonvertierten Videofenster erwünscht sind. In x Richtung ist m gleich 640. In y Richtung gilt die gleiche Beziehung mit der Ausnahme, daß horizontale Zeilen anstelle von Bildpunkten gezählt werden, wobei in y Richtung m gleich 480 ist.
Bei einem Ausführungsbeispiel der vorliegenden Erfindung wird eine vereinfachte Version dieses Algorithmus ausgeführt. Diese Ausführung erlaubt 16 feste Fenstergrößen. Aus diesem Grunde müssen die beiden x-y Dimensionierungsregister im Block 84 nur jeweils 4 Bit (d.h. ein 8 Bit Register, das in zwei Halbbyte unterteilt ist, wie es in Fig. 6 dargestellt ist) haben. Die auszuführende Gleichung für die festen Maßstabsgrößen lautet: (15-d)/(16-d), wobei d das Fenstermaßstabsverhältnis steuert. Der Wert d wird in das x-y Dimensionierungsregister vom Prozessoradressen/Datenbus 86 und vom Prozessorsteuersignalbus 87 geladen. Das x-y Dimensionierungsregister kann mit verschiedenen Werten beladen werden, um einen "gestreckten" Blick in das Fenster zu werfen. Die volle Größe (640 x 480) wird dadurch erzielt, daß das FS Bit im Steuer/Statusregister gesetzt wird. Das x-y Dimensionierungsregister und das Steuer/Statusregister befinden sich beide im Block 84.
Das lineare Startadressenregister im Adressengenerator 84 von Fig. 2 enthält einen Wert der oberen linken Ecke des Fensters, (d.h. des Fensterplatzes), das anzuzeigen ist, abzüglich eines Wertes, der vorzugsweise bei 1152 liegt, wie es oben beschrieben wurde. Fig. 7 zeigt die Bitanordnung dieses Registers, das in Form von drei 8 Bit Registern dargestellt ist. Bei dem bevorzugten Ausführungsbeispiel der Erfindung liegt das lineare Startadressenregister in Form eines linearen Bildpufferschemas vor, bei dem die Adressen alle in einem Strom Zeile um Zeile liegen. Es kann alternativ auch ein binärer Strom verwandt werden, bei dem der linke Rand immer auf einem geraden binären Fixpunkt, (d.h. 256, 512, 768, 1024 u.s.w.) liegt. Somit wird gemäß der Erfindung eine lineare Adressenstruktur verwandt.
Die Figuren 8a bis 8i zeigen schematisch das Ausführungsbeispiel von Fig. 2 ausgeführt mit auf dem Markt erhältlichen integrierten Schaltungen. Die Fig. 8a und 8b zeigen die Schaltung des Blockes 46. Fig. 8c zeigt die Schaltung des Blockes 56. Fig. 8d zeigt die Schaltung der Blöcke 52 und 62. Die Fig. 8e, 8f, 8g zeigen die Schaltung des Blockes 84. Die Fig. 8h und 8i zeigen die Schnittstellenschaltung bezüglich der Fig. 8a bis 8h.
Bei einem weiteren Ausführungsbeispiel der Erfindung ist die oben beschriebene Schaltung in einem ASIC Format ausgeführt. Jeder der Blöcke 56, 62 und 84, die in Fig. 2 dargestellt sind, ist in Form eines oder mehrerer ASIC Chips ausgebildet, die in herkömmlicher Weise hergestellt werden. Die ASIC Chips enthalten dieselbe logische Schaltung, wie sie in integrierten Schaltungen enthalten ist, sowie andere Bauelemente, die in den Fig. 8a bis 8i dargestellt sind. Die Schaltung kann bei anderen Ausführungsbeispielen differieren. Die ASIC Chips zuzüglich der Schaltung des Bildpuffers 64 sind vorzugsweise auf der Oberfläche einer gedruckten Schaltungsplatte ausgebildet und miteinander verbunden. Die gedruckte Schaltungsplatte ist vorzugsweise von einem bekannten Typ, der sich bequem an den Bus eines Hostcomputers anschließen läßt.
Ein Ausführungsbeispiel der Erfindung schließt ein Verfahren zum Steuern der in den Bildpufferspeichern eingeschriebenen Daten auf Bildpunktbasis ein. Dieses Verfahren unterstützt das Beschneiden von mehrfachen überlappenden Fenstern willkürlicher Form, von überlagerten Graphiken oder Texten und die Animation. Die Fensterbeschneidung erlaubt es, daß mehrere graphische Fenster einander überlappen und eines von ihnen das yorderste Fenster ist, selbst wenn das aktuelle Videofenster aktiv ist (d.h. das System Videodaten in Echtzeit konvertiert). Diese Fenster können eine beliebige Form und Größe haben.
Das Fensterbeschneiden erfolgt dadurch, daß ein Speicherbit im RAM jedem Bildpunkt zugeordnet wird. Dieses zugeordnete Speicherbit ist bei einem anderen Ausführungsbeispiel eines der Bildpufferbit. Eine Ebene, die X Bit in der Breite und Y Bit in der Höhe mißt (was als Bildschirmbildpunktbreite und -höhe bezeichnet wird) und ein Bit tief ist, wird gebildet. Das zugeordnete Bit bestimmt, ob die ankommenden digitalisierten Videodaten für einen gegebenen Bildpunkt in den Bildpuffer 8 einzuschreiben sind oder nicht. Die zugeordneten Speicherbit bilden somit eine ein Bit tiefe Ebene, deren Anordnungscharakteristik zu der des Bildpuffers 8 paßt. Diese ein Bit tiefe Ebene wird im folgenden als Maskenebene bezeichnet und ist als MASK RAM 90 in Fig. 9 dargestellt. Fig. 9 ist im übrigen ähnlich zu Fig. 1 mit der Ausnahme der zusätzlichen gebündelten Eingangs- und Ausgangshardwaresteuerleitungen zur MASK Ebene 90.
Wenn das System die Fenster im Bildpuffer 8 updated, wird die MASK Ebene 90 eine Information bezüglich der Position der Fenster (d.h. einen "Schatten" aller Fenster) enthalten. Das vorderste Fenster ist gewöhnlich das letzte upzudatende Fenster.
Das aktuelle Videofenster muß deutlich außerhalb jedes bestehenden Schattens liegen, wenn das aktuelle Videofenster das vorderste Fenster werden soll. Wenn das aktuelle Videofenster aktiv ist, werden Daten vom MASK RAM 90 gelesen und durch die Folgesteuerung 14 ausgewertet. Auf Bildpunktbasis werden aktuelle Videodaten über die Bildpuffersteuer 28 gesperrt, wenn ein Schatten bestehender Fenster angetroffen wird. Dieses Verfahren ermöglicht es, daß andere Fenster zum vordersten Fenster werden, und erlaubt eine Beschneidung eines aktuellen Videofensters.
Da auf die MASK Ebene 90 durch eine Systemanwendung über den Prozessoradressen/Daten/Steuerbus 23 und die Bildpuffersteuerleitung 96 zugegriffen werden kann, kann die MASK Ebene 90 auch für spezielle Effekte wie beispielsweise überlagerte Graphiken oder Text in das aktuelle Videofenster verwandt werden. Das erfolgt über eine Systemanwendung, die einen Schatten beliebiger Form, d.h. Fenster, Zeichen und Symbole in die MASK Ebene 90 einschreibt. Die in die MASK Ebene 90 eingeschriebene Daten bestimmen, welche Bereiche des aktuellen Videofensters abgeschnitten werden. Die MASK Ebene 90 ist mit drei Steuerleitungen 92, 94, 96 verbunden. Die Steuerleitung 92 erlaubt es der Folgesteuerung 14, die MASK Ebene 90 so zu steuern, daß die MASK Ebene 90 eine Bewertung von Daten (d.h. Schatten) durch die Folgesteuerung 14 zuläßt, so daß die Folgesteuerung 14 das Einschreiben sperren kann. Die Steuerleitung 94 (Teil der Bildpuffersteuerung 28) erlaubt es der MASK Ebene 90, ein Schreibsperrsteuersignal dem Bildpuffer 8 zu liefern. Die Steuerleitung 26 erlaubt es dem Bildpuffer 8, die MASK Ebene 90 zu steuern. Die MASK Ebene 90 benotigt "Schatten" Daten, die eingeschrieben sind, so daß die Schattendaten durch die Folgesteuerung 14 ausgewertet werden können. Die Folgesteuerung 14 kann dann das Einschreiben in den Bildpuffer 8 unter Verwendung der Bildpuffersteuerung 28 sperren. Die MASK Ebene 90 ist auch mit dem Bildpufferdatenbus 98 verbunden, um Daten vom Bildpuffer 8 zu empfangen.
Diese Beschreibung enthält urheberrechtlich geschütztes Material. Es wird die Erlaubnis für eine Facsimilewiedergabe dieses Materials gegeben, der Inhaber des Urheberrechts behält sich allerdings alle anderen Rechte vor.
Die obige Beschreibung der Erfindung war nur erläuternd und nicht beschränkend. Weitere Abwandlungen an den beschriebenen Ausführungsbeispielen der Erfindung ergeben sich für den Fachmann in Hinblick auf die Darstellung und die zugehörigen Ansprüche.

Claims

1. Konverter zum Konvertieren eines Videosignals von einer ersten auf eine zweite Abtastfrequenz, umfassend:

einen Bildpunktpuffer (4) zum Empfangen eines Teils des Videosignals mit einer ersten Abtastfrequenz;

einen Adressengenerator (36) zum Ermitteln eines Anzeigeortes für das Videosignal;

einen Vollbildraster-Bildpuffer (8), der betriebsmäßig mit dem Bildpunktpuffer (4) verbunden ist, um das Videosignal mit einer zweiten Abtastfrequenz zu empfangen, die sich von der ersten Abtast frequenz unterscheidet;

eine Folgesteuerung, die betriebsmäßig mit dem Bildpunktpuffer und dem Adressengenerator (36) verbunden ist, um den in dem Bildpunktpuffer (4) gespeicherten Teil des Videsignals und den Anzeigeort nach Auftreten eines vorbestimmten Ereignisses zu dem Bildpuffer (8) zu übertragen; gekennzeichnet durch eine Einrichtung (90) zum Steueren von Videodaten, die in den Bildpuffer geschrieben wurden, auf Bildpunkt-Basis, um mehrere überlappende Fenster zu beschneiden, wobei die Fenster eine beliebige Größe und Form haben.

2. Vorrichtung nach Anspruch 1, wobei die Steuereinrichtung (90) einen Speicher mit einem jedem Bildpunkt zugeordneten Bit aufweist.

3. Vorrichtung nach Anspruch 2, wobei das jedem Bildpunkt zugeordnete Bit ein Teil des Bildpuffers (8) ist.

4. Verfahren zum Konvertieren der Abtastfrequenz eines Videosignals, umfassend die folgenden Schritte;

Speichern eines Teils des Videosignals, der mit einer ersten Abtastfrequenz empfangen wird;

Übertragen des gespeicherten Teils des Videosignals nach dem Auftreten eines vorbestimmten Ereignisses zu einem Bildpuffer mit einer zweiten Abtastfrequenz, die sich von der ersten Abtastfrequenz unterscheidet;

Bestimmen eines Ortes auf einer Anzeige für das Videosignal;

Übertragen des in dem Bildpuffer gespeicherten Teils des Videosignals zu der Anzeige an dem vorbestimmten Ort; gekennzeichnet durch

die Steuerung der Videodaten, die in den Bildpuffer geschrieben wurden, auf Bildpunkt-Basis, um mehrere überlappende Fenster zu beschneiden, wobei die Fenster einer beliebigen Größe und Form haben.

5. Vorrichtung nach Anspruch 4, weiterhin umfassend die Steuerung der Daten, die in den Bildpuffer geschrieben wurden, auf Bildpunkt-Basis, um ein zugeordnetes Bit für jeden Bildpunkt im Speicher vorzusehen.