[go: up one dir, main page]

DE69018328T2 - Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung. - Google Patents

Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.

Info

Publication number
DE69018328T2
DE69018328T2 DE69018328T DE69018328T DE69018328T2 DE 69018328 T2 DE69018328 T2 DE 69018328T2 DE 69018328 T DE69018328 T DE 69018328T DE 69018328 T DE69018328 T DE 69018328T DE 69018328 T2 DE69018328 T2 DE 69018328T2
Authority
DE
Germany
Prior art keywords
grid
cell
fuse
breakdown
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69018328T
Other languages
English (en)
Other versions
DE69018328D1 (de
Inventor
Jacek Kowalski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA filed Critical Gemplus Card International SA
Publication of DE69018328D1 publication Critical patent/DE69018328D1/de
Application granted granted Critical
Publication of DE69018328T2 publication Critical patent/DE69018328T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Credit Cards Or The Like (AREA)

Description

  • Die Erfindung bezieht sich auf das Gebiet der integrierten MOS-Schaltkreise, Metall/Oxid/Halbleiter, und insbesondere auf eine Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.
  • Die Verwendung von Schmelzsicherungen in integrierten Schaltkreisen ist sehr verbreitet, insbesondere für die Programmierung von Festspeichern oder zur Erzielung einer Schaltkreiskonfiguration nach dem Durchschlag der einen oder mehreren Schmelzsicherungen, die von der anfänglichen Konfiguration unterschiedlich ist. Dies ist z.B. der Fall bei integrierten Schaltkreisen für Chipkarten, bei denen die Schmelzsicherungen nach dem Durchschlag es ermöglichen, den Zugriff zu gewissen Schaltkreisbereichen zu blockieren. Es ist im allgemeinen nicht möglich, diese Konfiguration während der Herstellung des Schaltkreises festzulegen, da der Zugriff zu diesen Bereichen für die Prüfung des Schaltkreises und seine Personalisierung möglich sein muß. Erst danach muß der Zugriff auf diese Bereiche verboten werden. Für diese Anwendung ist die Sicherheit der Karte eng mit einem guten Durchschlag der Schmelzsicherungen verbunden.
  • Weitere Anwendungen für die Schmelzsicherungen in integrierten Schaltkreisen werden z.B. in Speichern großer Kapazität für die Redundanz eingesetzt, wobei die defekten Spalten (oder Zeilen) nach dem Durchschlag durch eine entsprechende Schmelzsicherung mittels zusätzlicher Spalten (oder Zeilen) ersetzt werden.
  • Es sind unterschiedliche Arten von Schmelzsicherungen bekannt, die in integrierten Schaltkreisen, insbesondere in programmierbaren Speichern, Verwendung finden können, bei denen der Schreibvorgang mit Hilfe eines Durchschlags einer Schmelzsicherung oder eines Übergangs durchgeführt wird. Die Schmelzsicherung wird in Form einer dünnen Metallschicht aus Nickel- und Chromlegierung oder vor allem aus polykristallinem Silizium mit besserer Zuverlässigkeit hergestellt, die durch Anlegen einer großen Leistung zerstört wird. Auch der Übergangsdurchschlag erfordert eine sichere Handhabung der Durchschlagsbedingungen mit ziemlich starken Strömen.
  • Die hauptsächliche Begrenzung der herkömmlichen Schmelzsicherungen liegt somit in der Notwendigkeit, große Durchschlagsleistungen zu verwenden, wie z.B. Ströme von 100 bis 200 mA bei 10 bis 20 V. Dies ist nun mit der Entwicklung der Technologie integrierter Schaltkreise nicht vereinbar, bei denen eine Tendenz zur Verringerung des Verbrauchs der Schaltkreise und zur Verringerung der internen Spannungen und der Durchschlagsspannungen der Dioden oder der Übergänge besteht.
  • Daher ist es mit der gegenwärtigen Technologie schwieriger, eine Schmelzsicherung in integrierten CMOS-Schaltkreisen korrekt durchbrennen zu lassen als in den einige Jahre alten Schaltkreisen, und zwar vor allem aufgrund der Tatsache, daß die während des Durchschlags angelegte Spannung viel niedriger sein muß als früher.
  • Weitere Probleme sind ebenfalls schlecht gelöst, wie z.B. parasitäre Durchschläge von Schmelzsicherungen, die parallel zu den durchzubrennenden Schmelzsicherungen geschaltet sind. In der Tat kann es während des Durchschlags einer Schmelzsicherung aufgrund des Leitens des Durchschlag-Steuertransistors zu einem "parasitären" Durchschlag einer nicht gewünschten Schmelzsicherung kommen. Die einzige Art zur Lösung dieses Problems besteht in der Verringerung der Durchschlagsspannung, doch erschwert dies den Durchschlag der gewünschten Schmelzsicherung.
  • Ein weiteres Problem ergibt sich aus dem Durchschlag der Schmelzsicherung mittels elektrostatischer Entladung. Dieser Durchschlag tritt in der Tat bei Bedingungen auf, die sich heutzutage den Kenndaten annähern, die für die Eingänge/Ausgänge der Schaltkreise erforderlich sind. So kann es zu einem Durchschlag durch elektrostatische Entladung bei 500 V kommen, während die Eingangs-/Ausgangsspannungen häufig 5000 V erreichen. Somit ist die Verwendung von Schmelzsicherungen an den Eingangs-/Ausgangsanschlüssen und ihr Durchschlag während des Anlegens unmöglich.
  • Um diesen Unzulänglichkeiten abzuhelfen, haben Entwickler integrierter Schaltkreise elektrisch programmierbare MOS-Speicherzellen oder "Speicherpunkte" (EPROM oder EEPROM) entwickelt, deren logischer Zustand, Schaltkreis offen (1) oder durchlassend (0), durch das Vorhandensein oder Nicht-Vorhandensein von Ladungen bestimmt wird, die sich an einem (nicht angeschlossenen) erdfreien Gitter bzw. einem Floating-Gate angesammelt haben. Die Programmierung einer derartigen Zelle, d.h. der Übergang vom Zustand "Schaltkreis offen" zum Zustand "Schaltkreis durchlassend" entspricht einer Verschiebung der Leitungsschwelle durch Ladungen, die sich an dem Floating-Gate angesammelt haben.
  • Eine derartige Zelle mit zwei logischen Zuständen ist äquivalent zu einer Schmelzsicherung bis auf die Tatsache der Unumkehrbarkeit. In der Tat können die an dem Floating-Gate angesammelten Ladungen entfernt werden, z.B. durch Erwärmen des Schaltkreises, durch Radioaktivität, durch elektromagnetische Wellenwirkung oder auch durch Kompensation dieser Ladungen mit Hilfe von Ladungen, die in dem dünnen Oxid der Zellen zwischen der Source-Elektrode und der Drain- Elektrode und der Floating-Gate-Elektrode gespeichert sind. Für Chipkarten- Anwendungen beruht nun die gesamte Sicherheit auf der Tatsache, daß es nach dem Durchschlag der Schmelzsicherung unmöglich sein muß, sie in den vor dem Durchschlag bestehenden logischen Zustand zurückzuführen.
  • Man kann sich auch andererseits auf den Stand der Technik beziehen, der durch das Dokument IEEE-1985 mit dem Titel "A new programmable cell utilizing insulator breakdown", Seiten 639 bis 642 von N - SATO et al., gebildet wird, bei dem eine BIC-Zelle (Breakdown Insulator Cell) beschrieben wird.
  • Diese Zelle umfaßt eine feine Isolierschicht, die einen Kontaktbereich auf einer (N+)-Diflüsionsschicht abdeckt, und eine Elektrode aus Aluminium, die mit der Isolationsoberfiäche verbunden ist.
  • Die Programmierung der Zelle geschieht durch Anlegen von Impulsen an die Aluminiumelektrode dergestalt, daß die Isolierschicht durchgebrannt wird, wodurch die Elektrode dann mit dem (N+)-Gebiet verbunden wird. Diese Zelle ist für die Herstellung von PROM-Speichern bestimmt.
  • Es kann auch auf den Stand der Technik hingewiesen werden, der durch das Dokument Patent Abstracts of Japan, Bd. 9, Nr. 170 vom 16. Juli 1985 gebildet wird, bei dem FET-Transistoren einer ROM-Speicherebene einen Floating-Gate- Anschluß haben, die mit dem gleichen Potential wie der Steuer-Gate-Anschluß verbunden sind.
  • Die Aufgabe der Erfindung ist die Verwendung einer Schmelzsicherung mit Metall/Oxid/Halbleiter-Struktur, welche die Nachteile der herkömmiichen Schmelzsicherungen hinsichtlich der notwendigen Durchschlagsleistungen nicht aufweist und welche die Nachteile der von einem Anfangszustand zu einem anderen Zustand durch Speicherung von Ladungen programmierbaren MOS-Zellen im Hinblick auf die Sicherheit nicht aufweist.
  • Erfindungsgemäß schlägt man die Verwendung einer elektrisch progranmierbaren MOS-Zelle als Schmelzsicherung vor, wobei die Zelle zwei durch Dotierung eines Substrates gebildete Elektroden (A, S) aufweist, ein erstes Gitter (G2) aufweist, das aus polykristallinem Silizium besteht, welches einen Teil einer (A) der beiden Elektroden bedeckt, von der es durch eine verringerte Siliziumoxidschicht getrennt ist, um so eine Tunnelöffiiung (F) zu erhalten, und ein zweites Gitter (G1) aufweist, das vom ersten Gitter durch eine Oxidschicht getrennt ist, wobei die beiden Gitter (G1, G2) miteinander verbunden sind, um die Anlegung eines elektrischen, für das Oxid irreversiblen, die Öffhung (F) bildenden Durchschlagfeldes zu ermöglichen.
  • Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung anhand der beigefügten Figuren, wobei:
  • - Fig. 1a und 1b schematisch einen Schnitt einer bekannten programmierbaren MOS-Zelle mit Floating-Gate sowie das symbolische elektrische Ersatzschaltbild darstellen;
  • - Fig. 2a und 2b schematisch die erfindungsgemäß verwendbare Durchschlag-MOS-Schmelzsicherung sowie das symbolische elektrische Ersatzschaltbild darstellen;
  • - Fig. 3 das zum Durchschlag der Schmelzsicherung notwendige schematische Schaltbild ist; und
  • - Fig. 4 ein Zeitdiagramm der entsprechenden Steuerspannungen ist.
  • Fig. 1a stellt eine bekannte, elektrisch programmierbare und löschbare Tunneleffekt-MOS-Speicherzelle dar. Das Siliziumsubstrat wird einerseits zur Bildung des Source-Anschlusses S und andererseits des Drain-Anschlusses D (N+)-dotiert, woraufhin es mit einer Siliziumoxidschicht, einem Gitter FG aus polykristallinem Silizium, das, da es nicht angeschlossen ist, als "schwebendes" bzw. erdfreies Gitter bezeichnet wird, und einem zweiten Gitter G, auf dem ein Kontaktpunkt vorgesehen ist, überzogen. Das schwebende Gitter bildet mit dem Drain-Anschluß über einem Teil seiner Länge eine dünne Tunnelöffnung F, üblicherweise durch eine Dicke von 0,01 um Oxid hindurch, das zumindest zum Teil durch Aufwachsen gewonnen wird. Der Kontaktpunkt des Gitters G wird mit einer Wortleitung verbunden. Wie oben angegeben, erreicht man die Programmierung einer derartigen Zelle mittels Tunneleffekt, wobei ein starkes elektrisches Feld, typischerweise 10 MV/cm, es den elektrischen Ladungen ermöglicht, das Oxidfenster des Tunnels zu überqueren und auf dem schwebenden Gitter FG gespeichert zu werden. Je nach der Richtung des elektrischen Feldes sind die gespeicherten Ladungen entweder Löcher oder Elektronen. Für eine Oxidöffnung von 0,01 um muß man eine Spannung von 10 V an das schwebende Gitter FG anlegen, um ein ausreichendes elektrisches Feld zu erhalten, um den Durchtritt der Ladungen mittels Tunneleffekt zu ermöglichen.
  • Hierfür ist es erforderlich, daß die über die "Wortleitung" an das Gitter G angelegte Spannung unter Berücksichtigung des kapazitiven Koppplungskoeffzienten zwischen den beiden Gittern G und FG bestimmt wird. Wenn z.B. der Koppplungskoeffizient gleich 0,5 ist, muß die an G angelegte Spannung gleich 20 V sein, um 10 V durch kapazitive Kopplung an dem Gitter FG zu erhalten und den Tunneleffekt auszulösen, wobei der Drain-Anschluß auf 0 V gehalten wird. Ebenso reicht es aus, an den Drain-Anschluß der Zelle 20 V anzulegen und das Gitter auf 0 V zu halten, um den Ladungstransport durch Tunneleffekt mit einem umgekehrten elektrischen Feld auszulösen. Eine derartige Zelle hat, wenn sie "gelöscht" wird (Elektronen auf dem schwebenden Gitter FG gespeichert), eine Schwellenspannung VT&sub0; von ungefähr 5 V; eine "programmierte" Zelle (Löcher auf dem schwebenden Gitter gespeichert) hat eine Schwellenspannung VT&sub1; von ungefähr 3 V Wenn zum Lesen eine Spannung von 2 V an das Gitter G angelegt wird, so leitet die gelöschte Zelle nicht, und die programmierte Zelle leitet.
  • Das Oxid der Tunnelöffnung zwischen dem Gitter FG und dem Drain-Anschluß ist wegen seiner geringen Dicke ein sehr brüchiges Element. Diese Dünnschicht- Oxidstruktur zwischen dem Drain-Anschluß und dem Gitter zur Bildung der Öffnung ist notwendig, damit die Leitung mittels Tunneleffekt auftreten kann. Dieser Effekt findet statt, kurz bevor es zu dem elektrostatischen Durchbruch des Oxids kommt. Wenn der Tunneleffekt durch ein elektrisches Feld zwischen 8 und 10 MV/cm ausgelöst wird, tritt z.B. der Durchschlag des Oxids für ein elektrisches Feld von ungefähr 12 MV/cm oder sogar weniger auf, wenn das elektrische Feld schlagartig angelegt wird. In EEPROM-Zellen dieser Bauart wird die notwendige Spannung während der Programmierung sehr langsam um 20 V/ms erhöht, um den Durchschlag des Oxids zu vermeiden. Fig. 1b zeigt das elektrische Ersatzschaltbild dieser Zelle mit Source-Anschluß S, Drain-Anschluß D, Gitter G und schwebendem Zwischengitter FG in einer sehr geringen Entfernung (0,01 um) von dem Drain-Anschluß über einem Teil seiner Lange.
  • Die Erfindung verwendet zur Ausbildung der Schmelzsicherung einen sehr ähnlichen Aufbau, doch läßt man anstelle der oben beschriebenen Programmierung der Zelle das Tunneloxid "durchschlagen", wodurch ein Widerstand geringen Wertes zwischen dem Drain-Anschluß und dem Gitter FG erzeugt wird. Hierfür sind die beiden Gitter G und FG miteinander verbunden, und anstatt die Programmierspannung langsam anzuheben, wird diese Spannung vorzugsweise schnell angehoben. Die Verbindung der beiden Gitter miteinander gestattet es, die kapazitive Kopplung zwischen den beiden Gittern zu beseitigen, indem man zwischen ihnen eine direkte Verbindung herstellt. Darüber hinaus kann einer der Anschlüsse des durch das Tunneloxid gebildeten Widerstands geerdet werden. Somit erhält man unter den gleichen Bedingungen für die angelegte Spannung wie für die oben beschriebene, als Speicher verwendete Zelle ein elektrisches Feld von 20 MV/cm zwischen G (und FG) und dem Drain-Anschluß D, was völlig ausreicht, um den Durchschlag des Oxids in der Öffnung zu erreichen. Darüber hinaus kann man durch das schnelle Anlegen der Spannung einen sehr guten Durchschlag des Tunneloxids und somit den geringstmöglichen Widerstand zwischen dem Drain-Anschluß und dem Gitter erzielen. Die Bedingung des schnellen Anlegens der Durchschlagsspannung ist nicht unbedingt notwendig, da das Tunneloxid bei Spannungen dieser Amplitude auf jeden Fall einen Durchschlag erfährt; wenn die Spannung langsamer angelegt wird, ist jedoch der Durchschlag weniger scharf, und es verbleibt ein geringfügig höherer Widerstand zwischen dem Drain-Anschluß und dem Gitter.
  • Fig. 2a zeigt im Schnitt den entsprechenden Aufbau der Schmelzsicherung, der demjenigen der Speicherzelle ähnlich ist, bei dem jedoch die beiden Gitter miteinander verbunden sind. Sie sind in dieser Figur mit G1 und G2 bezeichnet, da es kein "schwebendes" Gitter mehr gibt. Die Durchschlagsspannung wird zwischen dem Anschluß B (Gitter) und dem Anschluß A (Drain-Anschluß D in Fig. 1a) angelegt. Der dem Source-Anschluß S entsprechende dotierte Bereich der Fig. 1a ist nicht angeschlossen. Fig. 2b ist das symbolische elektrische Ersatzschaltbild.
  • Fig. 3 zeigt die Schaltungsanordnung, die für den Durchschlag des Oxids verwendet wird, wodurch die Schmelzsicherung bei Bedarf von ihrem anfänglichen "offenen" in ihren "durchlassenden" Zustand gebracht wird, wobei diese Umwandlung unumkehrbar ist: Die wie in Fig. 2b gezeigt dargestellte Schmelzsicherung F1 hat somit einen nicht angeschlossenen Anschluß, wobei ihr Anschluß A an eine Versorgungsspannung Vpp über einen Transistor T1 angeschlossen ist, dessen Gitter mit einem Steueranschluß COMVpp verbunden ist, und wobei ihr Anschluß B über einen Transistor T2 geerdet ist, dessen Gitter mit einem Steueranschluß COMVss verbunden ist. Um diese "Schmelzsicherung" durchzuschlagen, wird das Steuersignal COMVpp von T2 bis zur Versorgungsspannung Vpp erhöht, während das Steuersignal COMVss, das anfänglich im hohen Zustand ist, auf 0 zurückgebracht wird. Zum Zeitpunkt t1 in dem Zeitdiagramm von Fig. 4 sperrt der Transistor T2, und T1 wird leitend. Die Spannung am Knoten B bleibt schwebend. Es wird somit kein elektrisches Feld durch das Tunneloxid hindurch erzeugt. Zum Zeitpunkt t2 ist die Spannung Vpp am Knoten A gleich 20 V, und die Spannung am Knoten B ist 0 V. Es besteht somit ein starkes elektrisches Feld von 20 MV/cm in der Tunnelöffnung, die schnell durchschlägt. Es tritt somit ein Leck zur Masse des Stromdetektors auf, dies führt dazu, daß das Potential am Knoten A absinkt. Der Durchschlagvorgang kommt somit zum Stillstand.
  • Bei der Erfassung ist die an das Gitter von T1 angelegte Spannung COMVpp = 0 V und der Transistor T1 sperrt. Die an das Gitter von T2 angelegte Spannung COMVss = 5 V (man muß T2 gerade eben leitend machen), wodurch die Gitter (Knoten B) der Schmelzsicherungszelle F1 auf Vss (0 V) gebracht werden.
  • - Wenn das Oxid der Tunnelöffnung intakt ist, gibt es in der Schmelzsicherungszelle F1 keinen Strom, und der Stromdetektor zeigt dieses Nichtvorhandensein von Strom an;
  • - wenn das Oxid durchgeschlagen ist, besteht ein geringer Widerstand zwischen A und B, wodurch ein Strom I zu der Masse des Detektors hin erzeugt wird und somit ein unterschiedlicher Zustand erfaßt wird.
  • Dieses Durchschlagphänomen ist unumkehrbar. Keine Erwärmung (Nachglühen) des Schaltkreises kann den Aufbau des durchgeschlagenen Oxids verändern. Da der Effekt keine Speicherung von Ladungen ist, kann darüber hinaus kein Versuch zur Entladung oder Speicherung von Ladungen in dem dünnen Oxid der Zelle den Zustand der Schmelzsicherungszelle beeinträchtigen. Dieser Durchschlag, der eine Millisekunde dauert, ist im Vergleich zu der Programmierdauer einer Zelle (Fig. 1a) von etwa fünf Millisekunden oder der für den Durchschlag einer herkömmlichen Schmelzsicherung notwendigen Dauer von etwa 100 ms schnell. Es ist keinerlei Leistung notwendig, und da der innere Generator der Spannung Vpp für den Durchschlag des Oxids verwendet wird, ist es im Rahmen einer Anwendung bei integrierten Schaltkreisen für Karten möglich, eine oder mehrere Schmelzsicherungen des Schaltkreises durchbrennen zu lassen, sobald man eine Anomalie feststellt, ohne daß es ein möglicher Fälscher verhindern könnte.
  • Eine solche Struktur kann auch verwendet werden, um EEPROM-Speicher zur einmaligen Programmierung zu entwerfen. Somit können Speicherkarten durch unumkehrbare Veränderungen in der Struktur der Schaltkreise mittels Oxiddurchschlag personalisiert werden. Wie oben gezeigt, erfordert die Personalisierung gewöhnlicherweise, wenn sie durch besondere Maßnahmen während der Herstellung erzielt wird, teure Maskierungsschritte, die langsam und wenig flexibel sind, und wenn die Personalisierung durch elektrische Programmierung von EPROM- oder EEPROM-Zellen durchgeführt wird, sind die sich ergebenden Strukturen anfällig. Um eine Zelle, wie sie in Fig. 1a dargestellt ist, in eine Schmelzsicherung, wie sie in Fig. 2a dargestellt ist, umzuwandeln, reicht es in der Praxis aus, während des Auftragens des Siliziumoxids auf das schwebende Gitter, einen Bereich für den Kontakt zwischen den beiden Gittern bereitzustellen, wobei der Kontakt erzielt wird, wenn das polykristalline Silizium des zweiten Gitters auf dem bereitgestellten Bereich aufgetragen wird. Eine weitere Möglichkeit bestünde darin, auf dem schwebenden Gitter aller Zellen dieser Bauart zugängliche Kontaktpunkte bereitzustellen und diese Punkte mit den Wortzeilen der einzigen, als Schmelzsicherungen verwendeten Zellen zu verbinden.

Claims (4)

1. Verwendung einer elektrisch programmierbaren MOS-Zeile als Schmelzsicherung, wobei die Zelle zwei durch Dotierung eines Substrates gebildete Elektroden (A, S) aufweist, ein erstes Gitter (G2) aufweist, das aus polykristallinem Silizium besteht, welches einen Teil einer (A) der beiden Elektroden bedeckt, von der es durch eine verringerte Siliziumoxidschicht getrennt ist, um so eine Tunnelöffnung (F) zu erhalten und ein zweites Gitter (G1) aufweist, das vom ersten Gitter durch eine Oxidschicht getrennt ist, wobei die beiden Gitter (G1, G2) miteinander verbunden sind, um die Anlegung eines elektrischen, für das Oxid irreversiblen, die Öffnung (F) bildenden Durchschlagfeldes zu ermöglichen.
2. Verwendung nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der Öffnung in der Größenordnung von 0,01 Mikrometer liegt und daß das elektrische Durchschlagsfeld, das zwischen dem Gitter und der Elektrode angelegt wird, größer als 12 MV/cm ist.
3. Verwendung nach einem der vorhergehenden Ansprüche, wobei die Zelle Anwendung in Speicherkarten findet, um nach der Personalisierung dieser Karten den Zugriff zu bestimmten Schaltkreisbereichen der Karten in irreversibler Weise zu blockieren.
4. Verwendung nach einem der Ansprüche 1 bis 3, wobei eine Vielzahl von Zellen einem Speicherschaltkreis zugeordnet ist, um Speicherpunkte zu bilden, welche durch einen Oxiddurchschlag programmierbar sind.
DE69018328T 1989-07-13 1990-06-29 Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung. Expired - Fee Related DE69018328T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8909547A FR2649823B1 (fr) 1989-07-13 1989-07-13 Fusible mos a claquage d'oxyde et son application aux cartes a memoire

Publications (2)

Publication Number Publication Date
DE69018328D1 DE69018328D1 (de) 1995-05-11
DE69018328T2 true DE69018328T2 (de) 1995-12-07

Family

ID=9383814

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69018328T Expired - Fee Related DE69018328T2 (de) 1989-07-13 1990-06-29 Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.

Country Status (6)

Country Link
US (1) US5291434A (de)
EP (1) EP0408419B1 (de)
JP (1) JP2515269B2 (de)
CA (1) CA2020718C (de)
DE (1) DE69018328T2 (de)
FR (1) FR2649823B1 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2672434A1 (fr) * 1991-01-31 1992-08-07 Gemplus Card Int Fusible mos a claquage d'oxyde.
US5544111A (en) * 1991-03-14 1996-08-06 Gemplus Card International Programming process for integrated memory, particularly for a smart card
FR2697673B1 (fr) * 1992-10-29 1994-12-16 Gemplus Card Int Circuit à fusible, pour circuit intégré.
FR2705810B1 (fr) * 1993-05-26 1995-06-30 Gemplus Card Int Puce de carte à puce munie d'un moyen de limitation du nombre d'authentifications.
US5777360A (en) * 1994-11-02 1998-07-07 Lsi Logic Corporation Hexagonal field programmable gate array architecture
US5576988A (en) * 1995-04-27 1996-11-19 National Semiconductor Corporation Secure non-volatile memory array
FR2739737B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
FR2739706B1 (fr) * 1995-10-09 1997-11-21 Inside Technologies Perfectionnements aux cartes a memoire
JP3670449B2 (ja) * 1997-07-09 2005-07-13 株式会社東芝 半導体装置
US6091273A (en) * 1997-08-19 2000-07-18 International Business Machines Corporation Voltage limiting circuit for fuse technology
US6020777A (en) * 1997-09-26 2000-02-01 International Business Machines Corporation Electrically programmable anti-fuse circuit
US5976917A (en) * 1998-01-29 1999-11-02 Micron Technology, Inc. Integrated circuitry fuse forming methods, integrated circuitry programming methods, and related integrated circuitry
US6229733B1 (en) 1999-03-24 2001-05-08 Texas Instruments Incorporated Non-volatile memory cell for linear mos integrated circuits utilizing fused mosfet gate oxide
US6210995B1 (en) 1999-09-09 2001-04-03 International Business Machines Corporation Method for manufacturing fusible links in a semiconductor device
US6452248B1 (en) * 2000-08-14 2002-09-17 Exar Corporation Low-powered, self-timed, one-time in-circuit programmable MOS fuse element and circuit
US7076663B2 (en) 2001-11-06 2006-07-11 International Business Machines Corporation Integrated system security method
US6911360B2 (en) * 2003-04-29 2005-06-28 Freescale Semiconductor, Inc. Fuse and method for forming
US6897543B1 (en) 2003-08-22 2005-05-24 Altera Corporation Electrically-programmable integrated circuit antifuses
US7157782B1 (en) 2004-02-17 2007-01-02 Altera Corporation Electrically-programmable transistor antifuses
US7110278B2 (en) * 2004-09-29 2006-09-19 Intel Corporation Crosspoint memory array utilizing one time programmable antifuse cells
US7321502B2 (en) * 2004-09-30 2008-01-22 Intel Corporation Non volatile data storage through dielectric breakdown
JP5190182B2 (ja) * 2005-05-31 2013-04-24 株式会社半導体エネルギー研究所 半導体装置
US8381977B2 (en) * 2007-11-09 2013-02-26 International Business Machines Corporation Voting system and ballot paper
US7789306B2 (en) * 2007-11-09 2010-09-07 International Business Machines Corporation Voting method
US8471296B2 (en) 2011-01-21 2013-06-25 International Business Machines Corporation FinFET fuse with enhanced current crowding
CN104282644B (zh) * 2013-07-02 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种可编程硅通孔结构及其制备方法
FR3070092A1 (fr) * 2017-08-11 2019-02-15 Stmicroelectronics (Rousset) Sas Protection d'un circuit integre

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4203158A (en) * 1978-02-24 1980-05-13 Intel Corporation Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same
JPS6047297A (ja) * 1983-08-26 1985-03-14 Nec Corp マスクromアレイ
FR2569054B1 (fr) * 1984-08-10 1986-11-28 Eurotechnique Sa Dispositif de neutralisation de l'acces a une zone a proteger d'un circuit integre
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4872140A (en) * 1987-05-19 1989-10-03 Gazelle Microcircuits, Inc. Laser programmable memory array
FR2623651B1 (fr) * 1987-11-20 1992-11-27 Sgs Thomson Microelectronics Plan memoire et procede et prototype de definition d'un circuit integre electronique comportant un tel plan memoire
US5019878A (en) * 1989-03-31 1991-05-28 Texas Instruments Incorporated Programmable interconnect or cell using silicided MOS transistors
US5056061A (en) * 1989-12-20 1991-10-08 N. A. Philips Corporation Circuit for encoding identification information on circuit dice using fet capacitors
US5146307A (en) * 1989-12-27 1992-09-08 Texas Instruments Incorporated Fuse having a dielectric layer between sloped insulator sidewalls

Also Published As

Publication number Publication date
DE69018328D1 (de) 1995-05-11
EP0408419B1 (de) 1995-04-05
JPH0346199A (ja) 1991-02-27
CA2020718C (fr) 1995-08-08
US5291434A (en) 1994-03-01
CA2020718A1 (fr) 1991-01-14
JP2515269B2 (ja) 1996-07-10
FR2649823A1 (fr) 1991-01-18
EP0408419A1 (de) 1991-01-16
FR2649823B1 (fr) 1993-10-22

Similar Documents

Publication Publication Date Title
DE69018328T2 (de) Verwendung einer elektrisch programmierbaren MOS-Zelle als Schmelzsicherung.
DE4020007C2 (de) Nichtflüchtiger Speicher
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE69510237T2 (de) Flash-programmation
DE4440539C2 (de) Programmierbarer Halbleiterspeicher
DE3249671C2 (de)
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE69324328T2 (de) Sicherungsschaltung für integrierte Schaltung
DE2939300C3 (de) Nichtflüchtiger Speicher
DE3002493A1 (de) Substratgekoppelte speicherzelle mit einem floating-gate und verfahren zum betrieb dieser zelle
DE3319335C2 (de) Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators
DE2838907A1 (de) Verfahren zum programmieren einer igfet-speicherzelle
DE19813653B4 (de) Anwenderprogrammierbares Verknüpfungsfeld
DE2601622A1 (de) Programmierbarer und loeschbarer festwertspeicher
DE69429239T2 (de) Verfahren und Schaltung zum Löschen von Flash-EEPROMs
DE3485822T2 (de) Halbleiterspeichervorrichtung mit schwebender torelektrode.
DE112004002678B4 (de) Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle
DE3244488C2 (de)
DE3002492A1 (de) Nicht selbstloeschende speichereinrichtung und verfahren zum betrieb dieser einrichtung
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE4135032A1 (de) Elektrisch loeschbare und programmierbare nur-lese-speichervorrichtung mit einer anordnung von einzel-transistor-speicherzellen
DE69514802T2 (de) Verfahren zum Parallel-Programmieren von Speicherwörtern und entsprechende Schaltung
DE2309616A1 (de) Hybride speicherschaltung
EP0988633B1 (de) Ansteuerschaltung für nichtflüchtige halbleiter-speicheranordnung
DE3424760C2 (de) Statische Speicherzelle mit elektrisch programmierbarem, nichtflüchtigem Speicherelement

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee